JP2007207413A5 - - Google Patents

Download PDF

Info

Publication number
JP2007207413A5
JP2007207413A5 JP2007000447A JP2007000447A JP2007207413A5 JP 2007207413 A5 JP2007207413 A5 JP 2007207413A5 JP 2007000447 A JP2007000447 A JP 2007000447A JP 2007000447 A JP2007000447 A JP 2007000447A JP 2007207413 A5 JP2007207413 A5 JP 2007207413A5
Authority
JP
Japan
Prior art keywords
transistor
wiring
electrically connected
terminal
terminal electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007000447A
Other languages
Japanese (ja)
Other versions
JP2007207413A (en
JP5164383B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2007000447A priority Critical patent/JP5164383B2/en
Priority claimed from JP2007000447A external-priority patent/JP5164383B2/en
Publication of JP2007207413A publication Critical patent/JP2007207413A/en
Publication of JP2007207413A5 publication Critical patent/JP2007207413A5/ja
Application granted granted Critical
Publication of JP5164383B2 publication Critical patent/JP5164383B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第1の配線と、第2の配線と、第3の配線と、第4の配線とを有し、
前記第1のトランジスタは、第1端子が前記第1の配線に電気的に接続され、第2端子が前記第2のトランジスタの第2端子に電気的に接続され、ゲート端子が前記第4のトランジスタのゲート端子に電気的に接続され、
前記第2のトランジスタは、第1端子が前記第2の配線に電気的に接続され、ゲート端子が前記第3のトランジスタの第2端子に電気的に接続され、
前記第3のトランジスタは、第1端子が前記第3の配線に電気的に接続され、ゲート端子が前記第4のトランジスタの第2端子、及び前記第5のトランジスタの第2端子に電気的に接続され、
前記第4のトランジスタは、第1端子が前記第2の配線に電気的に接続され、
前記第5のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第4の配線に電気的に接続され、
前記第1のトランジスタのゲート端子は、当該ゲート端子を浮遊状態にするためのトランジスタに電気的に接続されていることを特徴とする半導体装置。
The first transistor, the second transistor, the third transistor, the fourth transistor, the fifth transistor, the first wiring, the second wiring, the third wiring, and the fourth With wiring of
The first transistor has a first terminal electrically connected to the first wiring, a second terminal electrically connected to a second terminal of the second transistor, and a gate terminal connected to the fourth terminal. Electrically connected to the gate terminal of the transistor,
The second transistor has a first terminal electrically connected to the second wiring, a gate terminal electrically connected to the second terminal of the third transistor,
The third transistor has a first terminal electrically connected to the third wiring, and a gate terminal electrically connected to the second terminal of the fourth transistor and the second terminal of the fifth transistor. Connected,
The fourth transistor has a first terminal electrically connected to the second wiring,
The fifth transistor has a first terminal electrically connected to the fourth wiring, a gate terminal electrically connected to the fourth wiring,
The semiconductor device is characterized in that the gate terminal of the first transistor is electrically connected to a transistor for bringing the gate terminal into a floating state.
第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線とを有し、
前記第1のトランジスタは、第1端子が前記第1の配線に電気的に接続され、第2端子が前記第2のトランジスタの第2端子に電気的に接続され、ゲート端子が前記第4のトランジスタのゲート端子、及び前記第6のトランジスタの第2端子に電気的に接続され、
前記第2のトランジスタは、第1端子が前記第2の配線に電気的に接続され、ゲート端子が前記第3のトランジスタの第2端子に電気的に接続され、
前記第3のトランジスタは、第1端子が前記第3の配線に電気的に接続され、ゲート端子が前記第4のトランジスタの第2端子、及び前記第5のトランジスタの第2端子に電気的に接続され、
前記第4のトランジスタは、第1端子が前記第2の配線に電気的に接続され、
前記第5のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第4の配線に電気的に接続され、
前記第6のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第5の配線に電気的に接続されていることを特徴とする半導体装置。
The first transistor, the second transistor, the third transistor, the fourth transistor, the fifth transistor, the sixth transistor, the first wiring, the second wiring, and the third Wiring, fourth wiring, and fifth wiring,
The first transistor has a first terminal electrically connected to the first wiring, a second terminal electrically connected to a second terminal of the second transistor, and a gate terminal connected to the fourth terminal. Electrically connected to a gate terminal of the transistor and a second terminal of the sixth transistor;
The second transistor has a first terminal electrically connected to the second wiring, a gate terminal electrically connected to the second terminal of the third transistor,
The third transistor has a first terminal electrically connected to the third wiring, and a gate terminal electrically connected to the second terminal of the fourth transistor and the second terminal of the fifth transistor. Connected,
The fourth transistor has a first terminal electrically connected to the second wiring,
The fifth transistor has a first terminal electrically connected to the fourth wiring, a gate terminal electrically connected to the fourth wiring,
The semiconductor device, wherein the sixth transistor has a first terminal electrically connected to the fourth wiring and a gate terminal electrically connected to the fifth wiring.
第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線とを有し、
前記第1のトランジスタは、第1端子が前記第1の配線に電気的に接続され、第2端子が前記第2のトランジスタの第2端子に電気的に接続され、ゲート端子が前記第4のトランジスタのゲート端子、前記第6のトランジスタの第2端子、及び前記第7のトランジスタの第2端子に電気的に接続され、
前記第2のトランジスタは、第1端子が前記第2の配線に電気的に接続され、ゲート端子が前記第3のトランジスタの第2端子、及び前記第7のトランジスタのゲート端子に電気的に接続され、
前記第3のトランジスタは、第1端子が前記第3の配線に電気的に接続され、ゲート端子が前記第4のトランジスタの第2端子、及び前記第5のトランジスタの第2端子に電気的に接続され、
前記第4のトランジスタは、第1端子が前記第2の配線に電気的に接続され、
前記第5のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第4の配線に電気的に接続され、
前記第6のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第5の配線に電気的に接続され、
前記第7のトランジスタは、第1端子が前記第2の配線に電気的に接続されていることを特徴とする半導体装置。
A first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a seventh transistor, a first wiring, and a second wiring; Wiring, third wiring, fourth wiring, and fifth wiring,
The first transistor has a first terminal electrically connected to the first wiring, a second terminal electrically connected to a second terminal of the second transistor, and a gate terminal connected to the fourth terminal. Electrically connected to a gate terminal of a transistor, a second terminal of the sixth transistor, and a second terminal of the seventh transistor;
The second transistor has a first terminal electrically connected to the second wiring, and a gate terminal electrically connected to the second terminal of the third transistor and the gate terminal of the seventh transistor. And
The third transistor has a first terminal electrically connected to the third wiring, and a gate terminal electrically connected to the second terminal of the fourth transistor and the second terminal of the fifth transistor. Connected,
The fourth transistor has a first terminal electrically connected to the second wiring,
The fifth transistor has a first terminal electrically connected to the fourth wiring, a gate terminal electrically connected to the fourth wiring,
The sixth transistor has a first terminal electrically connected to the fourth wiring , a gate terminal electrically connected to the fifth wiring,
In the semiconductor device, the first transistor has a first terminal electrically connected to the second wiring.
第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第8のトランジスタと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線と、第6の配線とを有し、
前記第1のトランジスタは、第1端子が前記第1の配線に電気的に接続され、第2端子が前記第2のトランジスタの第2端子に電気的に接続され、ゲート端子が前記第4のトランジスタのゲート端子、前記第6のトランジスタの第2端子、前記第7のトランジスタの第2端子、及び前記第8のトランジスタの第2端子に電気的に接続され、
前記第2のトランジスタは、第1端子が前記第2の配線に電気的に接続され、ゲート端子が前記第3のトランジスタの第2端子、及び前記第7のトランジスタのゲート端子に電気的に接続され、
前記第3のトランジスタは、第1端子が前記第3の配線に電気的に接続され、ゲート端子が前記第4のトランジスタの第2端子、及び前記第5のトランジスタの第2端子に電気的に接続され、
前記第4のトランジスタは、第1端子が前記第2の配線に電気的に接続され、
前記第5のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第4の配線に電気的に接続され、
前記第6のトランジスタは、第1端子が前記第4の配線に電気的に接続され、ゲート端子が前記第5の配線に電気的に接続され、
前記第7のトランジスタは、第1端子が前記第2の配線に電気的に接続され、
前記第8のトランジスタは、第1端子が前記第2の配線に電気的に接続され、ゲート端子が前記第6の配線に電気的に接続されていることを特徴とする半導体装置。
A first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a seventh transistor, an eighth transistor, and a first transistor; A wiring, a second wiring, a third wiring, a fourth wiring, a fifth wiring, and a sixth wiring,
The first transistor has a first terminal electrically connected to the first wiring, a second terminal electrically connected to a second terminal of the second transistor, and a gate terminal connected to the fourth terminal. Electrically connected to a gate terminal of a transistor, a second terminal of the sixth transistor, a second terminal of the seventh transistor, and a second terminal of the eighth transistor;
The second transistor has a first terminal electrically connected to the second wiring, and a gate terminal electrically connected to the second terminal of the third transistor and the gate terminal of the seventh transistor. And
The third transistor has a first terminal electrically connected to the third wiring, and a gate terminal electrically connected to the second terminal of the fourth transistor and the second terminal of the fifth transistor. Connected,
The fourth transistor has a first terminal electrically connected to the second wiring,
The fifth transistor has a first terminal electrically connected to the fourth wiring, a gate terminal electrically connected to the fourth wiring,
The sixth transistor has a first terminal electrically connected to the fourth wiring , a gate terminal electrically connected to the fifth wiring,
The seventh transistor has a first terminal electrically connected to the second wiring,
The semiconductor device, wherein the eighth transistor has a first terminal electrically connected to the second wiring and a gate terminal electrically connected to the sixth wiring.
請求項乃至請求項4のいずれか一項において、
前記第4のトランジスタのチャネル長Lとチャネル幅Wの比W/Lは、前記第5のトランジスタのチャネル長Lとチャネル幅Wの比W/Lの10倍以上であることを特徴とする半導体装置。
In claims 1 to 4 Neu deviation or claim,
The ratio W / L of the channel length L to the channel width W of the fourth transistor is 10 times or more the ratio W / L of the channel length L to the channel width W of the fifth transistor apparatus.
請求項1乃至請求項5のいずれか一項において、
前記第1のトランジスタ及び前記第3のトランジスタは、同じ導電型であることを特徴とする半導体装置。
In claims 1 to 5 gall deviation or claim,
The semiconductor device, wherein the first transistor and the third transistor have the same conductivity type.
請求項1乃至請求項6のいずれか一項において、
前記第1のトランジスタ及び前記第のトランジスタは、Nチャネル型であることを特徴とする半導体装置。
In claims 1 to 6 Neu deviation or claim,
The semiconductor device, wherein the first transistor and the third transistor are n-channel transistors.
請求項1乃至請求項7のいずれか一項において、
前記第1のトランジスタの第2端子と、前記第1のトランジスタのゲート端子との間に電気的に接続された容量素子が設けられていることを特徴とする半導体装置。
In claims 1 to 7 Neu deviation or claim,
A semiconductor device, wherein a capacitor element electrically connected is provided between a second terminal of the first transistor and a gate terminal of the first transistor.
請求項において、
前記容量素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極とに挟持された絶縁体とを有し、前記第1の電極が半導体層であり、前記第2の電極がゲート配線層であり、前記絶縁体がゲート絶縁膜であることを特徴とする半導体装置。
In claim 8 ,
The capacitive element includes a first electrode, a second electrode, and a first electrode and the second electrode and the sandwiched an insulator, the first electrode is located in the semiconductor layer The semiconductor device is characterized in that the second electrode is a gate wiring layer and the insulator is a gate insulating film.
請求項1乃至請求項9のいずれか一項において、
前記第1の配線には、クロック信号が供給され、前記第3の配線には、反転クロック信号が供給されていることを特徴とする半導体装置。
In claims 1 to 9 Neu deviation or claim,
A semiconductor device, wherein a clock signal is supplied to the first wiring and an inverted clock signal is supplied to the third wiring.
請求項1乃至請求項10に記載の半導体装置を具備する駆動回路と、複数の画素を有し、
前記画素は、前記駆動回路により制御されることを特徴とする表示装置。
Includes a drive circuit having a semiconductor device according to claims 1 to 10, and a plurality of pixels,
The display device, wherein the pixel is controlled by the driving circuit.
請求項11において、
前記画素はトランジスタを有し、
前記画素が有するトランジスタと、前記駆動回路が有するトランジスタとは、同じ導電型であることを特徴とする表示装置。
In claim 11 ,
The pixel has a transistor;
The display device, wherein the transistor included in the pixel and the transistor included in the driver circuit have the same conductivity type.
請求項11または請求項12において、
前記画素は、前記駆動回路と同一基板上に設けられていることを特徴とする表示装置。
In claim 11 or claim 12 ,
The display device is characterized in that the pixel is provided over the same substrate as the driving circuit.
請求項11乃至請求項13のいずれか一項に記載の表示装置を具備する電子機器。 An electronic device including the display device according to claims 11 to 13 Neu deviation or claim.
JP2007000447A 2006-01-07 2007-01-05 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus Active JP5164383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007000447A JP5164383B2 (en) 2006-01-07 2007-01-05 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006001941 2006-01-07
JP2006001941 2006-01-07
JP2007000447A JP5164383B2 (en) 2006-01-07 2007-01-05 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012083448A Division JP5371158B2 (en) 2006-01-07 2012-04-02 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus
JP2012188696A Division JP5634457B2 (en) 2006-01-07 2012-08-29 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2007207413A JP2007207413A (en) 2007-08-16
JP2007207413A5 true JP2007207413A5 (en) 2010-02-12
JP5164383B2 JP5164383B2 (en) 2013-03-21

Family

ID=38486714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007000447A Active JP5164383B2 (en) 2006-01-07 2007-01-05 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5164383B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174182B2 (en) 2008-11-28 2022-11-17 株式会社半導体エネルギー研究所 Display device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424794B1 (en) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, and display device and electronic device having the same
WO2009104307A1 (en) * 2008-02-19 2009-08-27 シャープ株式会社 Shift register circuit, display device, and method for driving shift register circuit
JP5527647B2 (en) * 2008-05-26 2014-06-18 Nltテクノロジー株式会社 Shift register
KR101539667B1 (en) * 2008-06-18 2015-07-28 삼성전자주식회사 Inverter device and method of operating the same
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251817B1 (en) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101511126B1 (en) * 2008-10-30 2015-04-13 삼성디스플레이 주식회사 Gate driving circuit and display device having the gate driving circuit
KR101432764B1 (en) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8232947B2 (en) 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI664619B (en) * 2009-01-16 2019-07-01 日商半導體能源研究所股份有限公司 Liquid crystal display device and electronic device including the same
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR101543281B1 (en) 2009-02-19 2015-08-11 삼성디스플레이 주식회사 Gate driving circuit and display device having the gate driving circuit
KR101476817B1 (en) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device including transistor and manufacturing method thereof
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20230145240A (en) 2010-02-18 2023-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR102151495B1 (en) 2010-02-23 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101807734B1 (en) 2010-03-02 2017-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Pulse signal output circuit and shift register
US8779809B2 (en) * 2010-09-02 2014-07-15 Sharp Kabushiki Kaisha Signal processing circuit, inverter circuit, buffer circuit, level shifter, flip-flop, driver circuit, and display device
WO2012029874A1 (en) * 2010-09-02 2012-03-08 シャープ株式会社 Signal processing circuit, inverter circuit, buffer circuit, driver circuit, level shifter, and display device
TWI587306B (en) 2011-05-13 2017-06-11 半導體能源研究所股份有限公司 Semiconductor device
JP6099372B2 (en) * 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 Semiconductor device and electronic equipment
JP6110177B2 (en) * 2013-03-27 2017-04-05 京セラ株式会社 Shift register circuit and image display device
KR102397388B1 (en) 2014-07-24 2022-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display module, and electronic appliance
JP6521794B2 (en) * 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 Semiconductor device and electronic device
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
CN208141792U (en) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 Shift register cell, circuit structure, driving circuit and display device
CN110233603A (en) * 2019-07-10 2019-09-13 宁波大学 A kind of CMOS class-D amplifier circuit with harmonics restraint

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054499A (en) * 2002-07-09 2006-02-23 Renesas Technology Corp Semiconductor integrated circuit device and semiconductor system employing it
TWI393093B (en) * 2004-06-30 2013-04-11 Samsung Display Co Ltd Shift register, display device having the same and method of driving the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174182B2 (en) 2008-11-28 2022-11-17 株式会社半導体エネルギー研究所 Display device
JP7228744B1 (en) 2008-11-28 2023-02-24 株式会社半導体エネルギー研究所 Display device
JP7296529B1 (en) 2008-11-28 2023-06-22 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
JP2007207413A5 (en)
JP2008009393A5 (en)
JP2021047429A5 (en)
JP2008089874A5 (en)
JP2022153454A5 (en)
JP2018163356A5 (en)
JP2010250303A5 (en)
JP2008107807A5 (en) Semiconductor device, display device, liquid crystal display device, display module and electronic device
JP2012257211A5 (en) Semiconductor device and display device
JP2011141543A5 (en) Display device, display module and electronic device
JP2011066432A5 (en)
EP2284891A3 (en) Semiconductor device and manufacturing method thereof
JP2008089915A5 (en)
JP2010027194A5 (en)
JP2011119675A5 (en)
JP2013093565A5 (en) Semiconductor device, display device, method for manufacturing semiconductor device, and method for manufacturing display device
JP2011085918A5 (en) Display device
JP2008171907A5 (en)
JP2009099887A5 (en)
JP2007041571A5 (en)
JP2011091376A5 (en)
TW200703662A (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
JP2009094492A5 (en)
JP2008151963A5 (en)
JP2008116502A5 (en)