JP2002323873A5 - - Google Patents

Download PDF

Info

Publication number
JP2002323873A5
JP2002323873A5 JP2002040963A JP2002040963A JP2002323873A5 JP 2002323873 A5 JP2002323873 A5 JP 2002323873A5 JP 2002040963 A JP2002040963 A JP 2002040963A JP 2002040963 A JP2002040963 A JP 2002040963A JP 2002323873 A5 JP2002323873 A5 JP 2002323873A5
Authority
JP
Japan
Prior art keywords
tft
drain
source
wiring
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002040963A
Other languages
Japanese (ja)
Other versions
JP2002323873A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2002040963A priority Critical patent/JP2002323873A/en
Priority claimed from JP2002040963A external-priority patent/JP2002323873A/en
Publication of JP2002323873A publication Critical patent/JP2002323873A/en
Publication of JP2002323873A5 publication Critical patent/JP2002323873A5/ja
Withdrawn legal-status Critical Current

Links

Claims (43)

第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと画素電極を有する表示装置であって、
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続されていることを特徴とする表示装置。A first wiring, a second wiring, a first TFT, a display device having a second TFT and the pixel electrode,
The first wiring is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The second wiring is connected to one of a source and a drain of the second TFT, a source or drain the other of the second TFT is characterized in that it is connected to the pixel electrode Display device. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと画素電極を有する表示装置であって、
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。A first wiring, a second wiring, a first TFT, a display device having a second TFT and the pixel electrode,
The first wiring is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The second wiring is connected to one of a source and a drain of the second TFT, a source or drain the other of the second TFT, the set to connect the pixel electrode,
Wherein one of the first TFT and the second TFT is a p-channel type TFT, the other display device comprising an n-channel type TFT der Turkey. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a third TFT, and a pixel electrode,
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方と前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT;
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第３の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a third wiring, a first TFT, a second TFT, a third TFT, and a pixel electrode,
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３の配線は、前記第３のＴＦＴのゲート電極と接続され、The third wiring is connected to the gate electrode of the third TFT,
前記第３のＴＦＴのソースまたはドレインの一方と前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT;
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a third wiring, a fourth wiring, a first TFT, a second TFT, a third TFT, and a pixel electrode. And
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３の配線は、前記第３のＴＦＴのゲート電極と接続され、The third wiring is connected to the gate electrode of the third TFT,
前記第４の配線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、The fourth wiring is connected to one of a source and a drain of the third TFT;
前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、The other of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a third TFT, a fourth TFT, and a pixel electrode,
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方と前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT;
前記第４のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のゲート電極と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１の配線と接続され、One of the source and the drain of the fourth TFT is connected to the gate electrode and the second gate electrode of the first TFT, and the other of the source and the drain of the fourth TFT is the first wiring. Connected with
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第３の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a third wiring, a first TFT, a second TFT, a third TFT, a fourth TFT, and a pixel electrode. And
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３の配線は、前記第３のＴＦＴのゲート電極と接続され、The third wiring is connected to the gate electrode of the third TFT,
前記第３のＴＦＴのソースまたはドレインの一方と前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT;
前記第４のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のゲート電極と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１の配線と接続され、One of the source and the drain of the fourth TFT is connected to the gate electrode and the second gate electrode of the first TFT, and the other of the source and the drain of the fourth TFT is the first wiring. Connected with
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、画素電極を有する表示装置であって、First wiring, second wiring, third wiring, fourth wiring, first TFT, second TFT, third TFT, fourth TFT, and pixel electrode A display device comprising:
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３の配線は、前記第３のＴＦＴのゲート電極と接続され、The third wiring is connected to the gate electrode of the third TFT,
前記第４の配線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、The fourth wiring is connected to one of a source and a drain of the third TFT;
前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、The other of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記第４のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のゲート電極と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１の配線と接続され、One of the source and the drain of the fourth TFT is connected to the gate electrode and the second gate electrode of the first TFT, and the other of the source and the drain of the fourth TFT is the first wiring. Connected with
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、画素電極を有する表示装置であって、The first wiring, the second wiring, the third wiring, the fourth wiring, the fifth wiring, the first TFT, the second TFT, the third TFT, and the fourth wiring A display device having a TFT and a pixel electrode,
前記第１の配線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The first wiring is connected to one of a source and a drain of the first TFT, and the other of the source and the drain of the first TFT is connected to the pixel electrode;
前記第２の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The second wiring is connected to one of a source and a drain of the second TFT, and the other of the source and the drain of the second TFT is connected to the pixel electrode;
前記第３の配線は、前記第３のＴＦＴのゲート電極と接続され、The third wiring is connected to the gate electrode of the third TFT,
前記第４の配線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、The fourth wiring is connected to one of a source and a drain of the third TFT;
前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、The other of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記第５の配線は、前記第４のＴＦＴのゲート電極と接続され、The fifth wiring is connected to a gate electrode of the fourth TFT;
前記第４のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のゲート電極と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１の配線と接続され、One of the source and the drain of the fourth TFT is connected to the gate electrode and the second gate electrode of the first TFT, and the other of the source and the drain of the fourth TFT is the first wiring. Connected with
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。One of the first TFT and the second TFT is a p-channel TFT, and the other is an n-channel TFT. 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続されていることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a display device having a second TFT and the pixel electrode,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line, the second is connected to one of a source and a drain of the TFT, the other of the source and the drain of the second TFT is a display device characterized by being connected to the pixel electrode . 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。A display device having a power line, a discharge line, a first TFT, a second TFT, and a pixel electrode ,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
Wherein one of the first TFT and the second TFT is a p-channel type TFT, the other display device, characterized in that an n-channel TFT. 信号線と、走査線と、電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記走査線は、前記第３のＴＦＴのゲート電極に接続され、
前記信号線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。A signal line, a scanning line, and power line, a discharge line, a first TFT, a second TFT, a display device having a third TFT and the pixel electrode,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
The scanning line is connected to the gate electrode of the third TFT ,
The signal line is connected to one of a source and a drain of the third TFT, and the other of the source and the drain of the third TFT is a gate electrode of the first TFT and a gate electrode of the second TFT. A display device characterized by being connected to . 信号線と、走査線と、電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記走査線は、前記第３のＴＦＴのゲート電極に接続され、
前記信号線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。A signal line, a scanning line, and power line, a discharge line, a first TFT, a second TFT, a display device having a third TFT and the pixel electrode,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
The scanning line is connected to the gate electrode of the third TFT ,
The signal line is connected to one of a source and a drain of the third TFT, and the other of the source and the drain of the third TFT is a gate electrode of the first TFT and a gate electrode of the second TFT. Connected with
Wherein one of the first TFT and the second TFT is a p-channel type TFT, the other display device, characterized in that an n-channel TFT. 信号線と、第１の走査線と、第２の走査線と、電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１の走査線は、前記第３のＴＦＴのゲート電極に接続され、
前記信号線は、第３のＴＦＴのソースまたはドレインの一方と接続され、前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、
前記第２の走査線は、前記第４のＴＦＴのゲート電極に接続され、
前記第４のＴＦＴのソースまたはドレインの一方は前記電源線と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。A signal line, a first scan line, a second scan line, and power line, a discharge line, a first TFT, a second TFT, a third TFT, a fourth TFT A display device having a pixel electrode ,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
The first scanning line is connected to the gate electrode of the third TFT ,
The signal line is connected to one of a source and a drain of a third TFT, and the other of the source and the drain of the third TFT is connected to a gate electrode of the first TFT and a gate electrode of the second TFT. Connected,
The second scanning line is connected to the gate electrode of the fourth TFT,
One of the source and drain of the fourth TFT is connected to the power supply line, and the other of the source and drain of the fourth TFT is a gate electrode of the first TFT and a gate electrode of the second TFT. A display device that is connected . 信号線と、第１の走査線と、第２の走査線と、電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと画素電極を有する表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１の走査線は、前記第３のＴＦＴのゲート電極に接続され、
前記信号線は、前記第３のＴＦＴのソースまたはドレインの一方と接続され、前記第３のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、
前記第２の走査線は、前記第４のＴＦＴのゲート電極に接続され、
前記第４のＴＦＴのソースまたはドレインの一方は前記電源線と接続され、前記第４のＴＦＴのソースまたはドレインの他方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続され、
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであることを特徴とする表示装置。A signal line, a first scan line, a second scan line, and power line, a discharge line, a first TFT, a second TFT, a third TFT, a fourth TFT A display device having a pixel electrode ,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
The first scanning line is connected to the gate electrode of the third TFT ,
The signal line is connected to one of a source and a drain of the third TFT, and the other of the source and the drain of the third TFT is a gate electrode of the first TFT and a gate electrode of the second TFT. Connected with
The second scanning line is connected to the gate electrode of the fourth TFT,
One of the source and drain of the fourth TFT is connected to the power supply line, and the other of the source and drain of the fourth TFT is a gate electrode of the first TFT and a gate electrode of the second TFT. Connected,
Wherein one of the first TFT and the second TFT is a p-channel type TFT, the other display device, characterized in that an n-channel TFT. 信号線と、走査線と、電源線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと画素電極を有する画素が複数隣接して設けられた表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第２のＴＦＴのソースまたはドレインの一方は画素電極に接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記隣接する他の画素が有する前記走査線と接続され、
前記第３のＴＦＴと前記第２のＴＦＴの極性が同じであることを特徴とする表示装置。A signal line, a scanning line, and the power supply line, a first TFT, a second TFT, a pixel having a third TFT and the pixel electrode is a display device provided with a plurality adjacent,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
One of the source and drain of the second TFT is connected to a pixel electrode, and the other of the source and drain of the second TFT is connected to the scanning line of the other adjacent pixel,
The display device, wherein the third TFT and the second TFT have the same polarity. 信号線と、走査線と、電源線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと画素電極を有する画素が複数隣接して設けられた表示装置であって、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第２のＴＦＴのソースまたはドレインの一方は画素電極に接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記隣接する他の画素が有する前記走査線と接続され、
前記第１のＴＦＴと前記第２のＴＦＴのうち一方はｐチャネル型ＴＦＴであり、他方はｎチャネル型ＴＦＴであって、
前記第３のＴＦＴと前記第２のＴＦＴの極性が同じであることを特徴とする表示装置。A signal line, a scanning line, and the power supply line, a first TFT, a second TFT, a pixel having a third TFT and the pixel electrode is a display device provided with a plurality adjacent,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
One of the source and drain of the second TFT is connected to a pixel electrode, and the other of the source and drain of the second TFT is connected to the scanning line of the other adjacent pixel,
I wherein one of the first TFT and the second TFT is a p-channel type TFT, the other n-channel type TFT der,
Display the polarity of the third TFT and the second TFT is equal to or the same. 請求項１２乃至請求項１８のいずれか１項において、前記第３のＴＦＴがオンのとき、前記第３のＴＦＴは、前記信号線から入力されたビデオ信号を前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に入力することを特徴とする表示装置。19. The method according to claim 12, wherein when the third TFT is on, the third TFT receives a video signal input from the signal line and a gate electrode of the first TFT. A display device characterized by inputting to the gate electrode of the second TFT. 請求項１４乃至請求項１５のいずれか１項において、前記第４のＴＦＴがオンのとき、前記電源線の電位は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に入力されることを特徴とする表示装置。16. The method according to claim 14, wherein the potential of the power supply line is input to the gate electrode of the first TFT and the gate electrode of the second TFT when the fourth TFT is on. A display device. 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極の電位が前記電源線の電位より低いときは、前記放電線の電位も前記電源線の電位よりも低く、
前記対向電極の電位が前記電源線の電位より高いときは、前記放電線の電位は前記電源線の電位よりも高く、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続されていることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a second TFT, a pixel electrode, a display device having a counter electrode,
Before SL when the potential of the counter electrode is lower than the potential of the power supply line, the potential of the discharge line lower than the potential of the power line,
Wherein when the potential of the counter electrode is higher than the potential of the power line, the potential of the discharge line is higher than the potential of the power line,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line, the second is connected to one of a source and a drain of the TFT, the other of the source and the drain of the second TFT is a display device characterized by being connected to the pixel electrode . 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極の電位は前記電源線の電位よりも低く、
前記放電線の電位は前記電源線の電位よりも低く、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴはｐチャネル型ＴＦＴであり、前記第２のＴＦＴはｎチャネル型ＴＦＴであることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a second TFT, a pixel electrode, a display device having a counter electrode,
Potential before Symbol counter electrode is lower than the potential of the power line,
The potential of the discharge line is lower than the potential of the power line,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
Wherein the first TFT is a p-channel type TFT, the display device wherein the second TFT is an n-channel TFT. 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極の電位は前記電源線の電位より高く、
前記放電線の電位は前記電源線の電位より高く、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴはｎチャネル型ＴＦＴであり、前記第２のＴＦＴはｐチャネル型ＴＦＴであることを特徴とする表示装置。A display device having a power line, a discharge line, a first TFT, a second TFT, a pixel electrode, and a counter electrode,
The potential of the counter electrode is higher than the potential of the power line,
The potential of the discharge line is higher than the potential of the power line,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
Wherein the first TFT is an n-channel TFT, a display device, wherein the second TFT is a p-channel TFT. 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極と前記放電線の電位は同じであり、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続されていることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a second TFT, a pixel electrode, a display device having a counter electrode,
Photoelectric position before Symbol counter electrode and the discharge line Ri same der,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line, the second is connected to one of a source and a drain of the TFT, the other of the source and the drain of the second TFT is a display device characterized by being connected to the pixel electrode . 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極と前記放電線の電位は同じであり、
前記対向電極と前記放電線の電位は、前記電源線の電位より低く、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴはｐチャネル型ＴＦＴであり、前記第２のＴＦＴはｎチャネル型ＴＦＴであることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a second TFT, a pixel electrode, a display device having a counter electrode,
Photoelectric position before Symbol counter electrode and the discharge line Ri same der,
The potential of the counter electrode and the discharge line, rather low Ri by the potential of the power line,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
Wherein the first TFT is a p-channel type TFT, the display device wherein the second TFT is an n-channel TFT. 電源線と、放電線と、第１のＴＦＴと、第２のＴＦＴと、画素電極と、対向電極を有する表示装置であって、
前記対向電極と前記放電線の電位は同じであり、
前記対向電極と前記放電線の電位は前記電源線の電位より高く、
前記電源線は、前記第１のＴＦＴのソースまたはドレインの一方と接続され、前記第１のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記放電線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、
前記第１のＴＦＴはｎチャネル型ＴＦＴであり、前記第２のＴＦＴはｐチャネル型ＴＦＴであることを特徴とする表示装置。And power lines, and the discharge line, a first TFT, a second TFT, a pixel electrode, a display device having a counter electrode,
Photoelectric position before Symbol counter electrode and the discharge line Ri same der,
The potential of the counter electrode and the discharge line is rather high Ri by the potential of the power line,
The power line is connected to one of the source and the drain of the first TFT, the source or drain the other of the first TFT is a connected pre-outs pixel electrode,
The discharge line is connected to one of the source and the drain of the second TFT, the other of the source and the drain of the second TFT, the set to connect the pixel electrode,
Wherein the first TFT is an n-channel TFT, a display device, wherein the second TFT is a p-channel TFT. 請求項１乃至請求項２５のいずれか１項において、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極は容量素子と接続されていることを特徴とする表示装置。26. The display device according to claim 1, wherein the gate electrode of the first TFT or the gate electrode of the second TFT is connected to a capacitor. 請求項１乃至請求項２５のいずれか１項において、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極は容量素子と接続されていることを特徴とする表示装置。26. The display device according to claim 1, wherein the gate electrode of the first TFT and the gate electrode of the second TFT are connected to a capacitor. 第１の配線と、第１のＴＦＴと、第２のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a first TFT, a second TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記容量素子は、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the capacitor element is connected to a gate electrode of the first TFT or a gate electrode of the second TFT. 第１の配線と、第１のＴＦＴと、第２のＴＦＴと、容量素子と、画素電極を有する表示A display having a first wiring, a first TFT, a second TFT, a capacitor, and a pixel electrode 装置であって、A device,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記容量素子は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the capacitor is connected to a gate electrode of the first TFT and a gate electrode of the second TFT. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。2. The display device according to claim 1, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT or the gate electrode of the second TFT. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT and the gate electrode of the second TFT. 第１の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子は、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the capacitor element is connected to a gate electrode of the first TFT or a gate electrode of the second TFT. 第１の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the capacitor is connected to a gate electrode of the first TFT and a gate electrode of the second TFT. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。2. The display device according to claim 1, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT or the gate electrode of the second TFT. 第１の配線と、第２の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT and the gate electrode of the second TFT. 第１の配線と、第２の配線と、第３の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a third wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第３の配線は、前記第３のゲート電極と接続され、The third wiring is connected to the third gate electrode;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極または前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。2. The display device according to claim 1, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT or the gate electrode of the second TFT. 第１の配線と、第２の配線と、第３の配線と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、容量素子と、画素電極を有する表示装置であって、A display device having a first wiring, a second wiring, a third wiring, a first TFT, a second TFT, a third TFT, a capacitor, and a pixel electrode,
前記第１の配線は、前記第２のＴＦＴのソースまたはドレインの一方と接続され、The first wiring is connected to one of a source and a drain of the second TFT;
前記第２の配線は、前記容量素子の一方の端子と接続され、The second wiring is connected to one terminal of the capacitive element;
前記第３の配線は、前記第３のゲート電極と接続され、The third wiring is connected to the third gate electrode;
前記第１のＴＦＴのソースまたはドレインの一方は、前記画素電極と接続され、One of the source and drain of the first TFT is connected to the pixel electrode,
前記第２のＴＦＴのソースまたはドレインの他方は、前記画素電極と接続され、The other of the source and drain of the second TFT is connected to the pixel electrode;
前記第３のＴＦＴのソースまたはドレインの一方は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極に接続され、One of the source and drain of the third TFT is connected to the gate electrode of the first TFT and the gate electrode of the second TFT,
前記容量素子の他方の端子は、前記第１のＴＦＴのゲート電極及び前記第２のＴＦＴのゲート電極と接続されていることを特徴とする表示装置。The display device, wherein the other terminal of the capacitor is connected to the gate electrode of the first TFT and the gate electrode of the second TFT. 請求項１乃至請求項３７のいずれか１項において、前記第１のＴＦＴまたは前記第２のＴＦＴのスイッチングは、ビデオ信号によって制御されていることを特徴とする表示装置。38. The display device according to claim 1, wherein switching of the first TFT or the second TFT is controlled by a video signal. 請求項１乃至請求項３７のいずれか１項において、前記第１のＴＦＴ及び前記第２のＴＦＴのスイッチングは、ビデオ信号によって制御されていることを特徴とする表示装置。In any one of claims 1 to 37, the switching of the first TFT and the second TFT is a display device characterized by being controlled by the video signal. 請求項１乃至請求項３９のいずれか１項において、前記第１のＴＦＴのゲート電極と前記第２のＴＦＴのゲート電極は、互いに接続されていることを特徴とする表示装置。40. The display device according to claim 1, wherein the gate electrode of the first TFT and the gate electrode of the second TFT are connected to each other. 請求項１乃至請求項４０のいずれか１項において、前記第１のＴＦＴと前記第２のＴＦＴは一方がオンの状態のとき、他方はオフの状態になっていることを特徴とする表示装置。41. The display device according to claim 1, wherein when one of the first TFT and the second TFT is in an on state, the other is in an off state. . 請求項１乃至請求項４１のいずれか１項において、前記表示装置は発光素子が備えられていることを特徴とする表示装置。42. The display device according to claim 1, wherein the display device includes a light emitting element. 請求項１乃至請求項４２のいずれか１項において、前記表示装置を用いることを特徴とする電子機器。The electronic device according to any one of claims 1 to 42 , wherein the display device is used.
JP2002040963A 2001-02-21 2002-02-19 Light emission device and electronic equipment Withdrawn JP2002323873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040963A JP2002323873A (en) 2001-02-21 2002-02-19 Light emission device and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001044367 2001-02-21
JP2001-44367 2001-02-21
JP2002040963A JP2002323873A (en) 2001-02-21 2002-02-19 Light emission device and electronic equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007031491A Division JP2007179066A (en) 2001-02-21 2007-02-13 Display device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2002323873A JP2002323873A (en) 2002-11-08
JP2002323873A5 true JP2002323873A5 (en) 2005-08-25

Family

ID=26609776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040963A Withdrawn JP2002323873A (en) 2001-02-21 2002-02-19 Light emission device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2002323873A (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191752A (en) * 2002-12-12 2004-07-08 Seiko Epson Corp Electrooptical device, driving method for electrooptical device, and electronic equipment
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP3912313B2 (en) * 2003-03-31 2007-05-09 セイコーエプソン株式会社 Pixel circuit, electro-optical device, and electronic apparatus
KR100497246B1 (en) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 Light emitting display device and display panel and driving method thereof
KR100497247B1 (en) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 Light emitting display device and display panel and driving method thereof
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2005077812A (en) * 2003-09-01 2005-03-24 Tohoku Pioneer Corp Driving device of light emitting display panel and driving method
KR100578791B1 (en) * 2003-11-29 2006-05-11 삼성에스디아이 주식회사 Light emitting display device and driving method thereof
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
US8760374B2 (en) 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US7332742B2 (en) 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
TWI648719B (en) 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 Display device and electronic device with pixels
JP2006235614A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Driving method of display device
US7733316B2 (en) 2005-01-31 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
JP5084111B2 (en) * 2005-03-31 2012-11-28 三洋電機株式会社 Display device and driving method of display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4999351B2 (en) * 2005-04-20 2012-08-15 株式会社半導体エネルギー研究所 Semiconductor device and display device
JP4926426B2 (en) 2005-08-12 2012-05-09 株式会社半導体エネルギー研究所 Electronics
CN102176299B (en) * 2005-12-02 2013-07-17 株式会社半导体能源研究所 Driving method of light emitting member
KR101518742B1 (en) 2008-09-19 2015-05-11 삼성디스플레이 주식회사 Display device and driving method thereof

Similar Documents

Publication Publication Date Title
JP2002323873A5 (en)
JP2007041571A5 (en)
US20180301082A1 (en) Level shifting unit, level shifting circuit, method for driving the level shifting circuit, gate driving circuit and display device
JP2014209171A (en) Display device and electronic apparatus
TW200501013A (en) Pixel circuit and display device
WO2008152817A1 (en) Image display device
JP2005037842A5 (en)
TW200632817A (en) Display device and driving method thereof
JP2003223138A5 (en)
US10614769B2 (en) GOA circuit and driving method thereof, and touch display apparatus
JP2009175716A5 (en)
US10629154B2 (en) Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel
JP2007179041A5 (en)
JP2007298973A5 (en)
KR101297241B1 (en) Driving device of Liquid crystal display device
JP2005031598A5 (en)
JP2007206681A5 (en)
TWI520117B (en) Shift control cell
CN101227775B (en) Pixel circuit
CN101339739B (en) Pixels and display panels, display device and electronic device
JP2004126526A5 (en)
JP2007041580A5 (en)
JP2008009418A5 (en)
US9830859B2 (en) Pixel circuit and driving method thereof, display panel and display apparatus
JP2009037100A5 (en)