JP2004064054A

JP2004064054A - Ｃｍｏｓ光センサとその動作方法

Info

Publication number: JP2004064054A
Application number: JP2003147912A
Authority: JP
Inventors: Min-Jer Lin; 林　　▲敏▼哲; Shih Huang Chen; 陳　　世煌
Original assignee: Powerchip Semiconductor Corp; Umax Data System Inc
Current assignee: Powerchip Semiconductor Corp; Veutron Corp
Priority date: 2002-07-30
Filing date: 2003-05-26
Publication date: 2004-02-26
Also published as: US20070181782A1; TW567716B; US7250594B2; US20070069110A1; US7501612B2; US20040056175A1; US7468502B2

Abstract

【目的】セグメント（分割）処理できるＣＭＯＳ光センサとその動作方法を提供し、絶え間ない連続したデータ伝送を実現し、キャパシタ漏電減少を減少させる。
【解決手段】ＣＭＯＳ光センサが、光感応線とキャパシタアレイとを具え、光感応線が多数個の光感応セルを有し、キャパシタアレイの有するキャパシタ数量が１本の光感応線上の光感応セル数量よりも少なく、光感応線上の光感応セルが光線に感応して生成する一部の電位を保存する構成において、そのＣＭＯＳ光センサの動作方法が、光感応線のデータを分割してキャパシタアレイに転移するとともに、順番に読み出すことによって、キャパシタの漏電減少を減少させ、データ伝送における時間の無駄を解消する。
【選択図】　　　　図７

Description

【０００１】
【発明の属する技術分野】
この発明は、ＣＭＯＳ光センサとその動作方法とに関し、特に、セグメント（分割）処理できるＣＭＯＳ光センサとその動作方法とに関する。
【０００２】
【従来の技術】
現行技術の光センサは、一般に、電荷結合装置（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ＝ＣＣＤ）光センサと、ＣＭＯＳ光センサとの２種類に分けることができる。従来のＣＣＤ光センサにおいて、１本ごとの光感応線に１組のシフトレジスタが組み合わされるが、このシフトレジスタは、ＣＣＤ光感応線が光線強度に感応して得られる電荷を保存すると共に、これらの電荷を順番にシフトレジスタから取り出して次の処理回路に送るために用いられる。同様に、図１において、現在のＣＭＯＳ光センサ１０でも、１本ごとの光感応線（１２ａ，１４ａ，１６ａ）に対して、それぞれ前述したシフトレジスタに類似した機能の素子が具えられているが、このような類似した機能の素子はキャパシタからなるので、ここではキャパシタアレイ（１２ｂ，１４ｂ，１６ｂ）と呼ぶ。
【０００３】
ＣＭＯＳ光センサ１０においては、キャパシタによってＣＣＤ光センサ中のシフトレジスタを置き換えているが、その他の構成はほぼ同じであり、ＣＭＯＳ光センサ１０の動作方法もＣＣＤ光センサの動作方法とほぼ同じである。現在、一般的なやり方は、先ずＣＭＯＳ光センサ１０に対して露光を行って光感応線（１２ａ，１４ａ，１６ａ）中の光感応セル（例えば、１２０ａ，１２２ａ，１４０ａ，１４２ａ，１６０ａ，１６２ａ）に光線強度に対応する電荷を生成させるものである。次に、光感応線（例えば１２ａ）全体中の異なる光感応セルのせいせいされた電荷を、電位サンプリングにより対応する異なった電位に変換する。前記キャパシタアレイ（例えば１２ｂ）は、これら電位サンプリングにより得られた電荷を保存するために用いられる。
【０００４】
【発明が解決しようとする課題】
前記キャパシタアレイは、前記光感応線全体に対応して生成する多数の電位を１回ですべて保存しなければならず、また、その読み出し方式がシリアル読み出しであるため、前記キャパシタアレイ中に保存された電位を読み出すときに必要とする時間が、前記光感応線中の光感応セルが増加するにつれ増大する。しかしながら、一般にキャパシタには多少とも漏電が発生するから、電位がキャパシタに保存される時間が長引けば、漏電の状況もより深刻になものとなり、保存したデータ（電位）も深刻なダメージ（歪み）を受けることになる。
【０００５】
そこで、この発明の目的は、セグメント（分割）処理できるＣＭＯＳ光センサとその動作方法を提供することにある。この発明に係るＣＭＯＳ光センサにおいて、キャパシタアレイに含まれるキャパシタ数量は１本の光感応線に含まれる光感応セル数量よりも少なく、１本の光感応線が生成するデータを分割して読み出すことができ、データがキャパシタに保存される時間を従来技術と比較して大幅に短縮することができる。
【０００６】
【課題を解決するための手段】
上記問題を解決し、所望の目的を達成するために、この発明に係るＣＭＯＳ光センサは、第１数量の光感応セルを有する第１光感応線と、前記第１数量より少ない第２数量のキャパシタを有し、前記第１光感応線の光感応セルが光線に感応して生成した電位の一部を順番に保存する第１キャパシタアレイとをから構成される。
【０００７】
また、この発明に係る別のＣＭＯＳ光センサは、それぞれ複数個の光感応セルを有する複数個の光感応線と、前記複数個の光感応線の光感応セルの数量よりも少ない複数個のキャパシタを各々具える複数のキャパシタアレイを有し、前記複数個の光感応線の各々の前記複数個の光感応セルが光線に感応して生成する電位を前記キャパシタアレイの一部に所定の順序で順次保存するキャパシタアレイ群とから構成される。
【０００８】
さらに、この発明に係るＣＭＯＳ光線センサの動作方法は、少なくとも一部の複数個の光感応セルを露光して対応する電荷を生成するステップと、部分的に露光され未処理である前記複数個の感応セルの電荷を変換して対応した電位を得ると共に第１キャパシタアレイに保存するステップと、前記第１キャパシタアレイに保存した電位を読み出すステップと、前記電荷の変換および電位の保存並びに電位読み出しとを繰り返して、露光した複数個の光感応セルをすべて処理するステップとから構成される。
【０００９】
この発明に係る好適な実施例は、ＣＭＯＳ光センサの複数個の光感応セルの少なくとも一部を露光して対応する電荷を生成するステップと、複数個のキャパシタアレイの１つに保存した電位がまだ読み出しを完了しない場合、部分的に露光され未処理である前記複数個の光感応セルの電荷を変換して対応した電位を得ると共に、前記電位をまだ読み出しを完了していない前記キャパシタアレイの残りの前記複数個のキャパシタアレイのいずれかへ保存するステップと、それぞれの前記複数個のキャパシタアレイに保存した電位を所定の順序で読み出すステップと、前記電荷の変換および電位の保存並びに電位読み出しとを繰り返して、露光した複数個の光感応セルをすべて処理するステップとから構成される。
【００１０】
したがって、本発明によれば、前記キャパシタアレイに含まれるキャパシタ数量が１本の光感応線に含まれる光感応セル数量よりも少ないため、毎回キャパシタアレイ読み出しに要する時間を、従来技術が必要としていた時間よりも短縮することができる。それによって、キャパシタの漏電がもたらす影響を大幅に減少することができ、しかもデータ歪の程度も大幅に改善することができる。
【００１１】
【発明の実施の形態】
以下、この発明に係る好適実施形態を図面に基づいて説明する。図２において、この発明の好適実施形態に係るＣＭＯＳ光センサ中の光感応線とキャパシタアレイとの関係を示し、ＣＭＯＳ光センサ２０は、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）という三原色に感応する光感応線２２ａ、２４ａ、２６ａを含み、また、それぞれ光感応線２２ａ、２４ａ、２６ａに生成される電位を保存するために用いられるキャパシタアレイ２２ｂ、２４ｂ、２６ｂを有している。３本の光感応線２２ａ、２４ａ、２６ａおよびこれらに対応するキャパシタアレイ２２ｂ、２４ｂ、２６ｂの動作関係はほぼ同じなので、ここでは１組の光感応線およびキャパシタアレイについて説明する。
【００１２】
図２に示すように、本実施形態では、キャパシタアレイ２２ｂ中に含まれるキャパシタ２２１ｂ〜２２５ｂの数量が、光感応線２２ａ中の光感応セル２２１ａ〜２３５ａの数量の３分の１と仮定している。もちろん、当業者であれば分かるように、このような比率は必須のものではなく、説明のために採用しただけである。そして、キャパシタアレイ２２ｂ中のキャパシタ２２１ｂ〜２２５ｂの数量が光感応線２２ａ中の光感応セル２２１ａ〜２３５ａの数量の３分の１という状況において、光感応セル２２１ａ〜２３５ａが光線に感応して得られるデータを完全に獲得するためには、セグメント（分割）方式で取得しなければならない。以下、光感応線２２ａおよびキャパシタアレイ２２ｂの関連動作方式を説明する。
【００１３】
キャパシタ２２１ｂ〜２２５ｂの数量は、光感応セル２２１ａ〜２３５ａの数量の３分の１なので、キャパシタ２２１ｂ〜２２５ｂは１回に図２に示した光感応セル２２１ａ〜２３５ａの三段階の電圧生成の一段階分しか保存できない。そして、光感応セル２２１ａ〜２３５ａが生成する電圧が３回に分けてキャパシタアレイ２２ｂに保存されるため、露光時に用いられる好ましい方式は分割露光、すなわち、先に光感応セル２２１ａ〜２２５ａを露光し、続いて光感応セル２２６ａ〜２３０ａおよび２３１ａ〜２３５ａを露光することである。あるいは、その他の順序でこの三段階の光感応セルを露光することである。もちろん、当業者であれば分かるように、すべての光感応セル２２１ａ〜２３５ａを同時に露光してから生成された電位をキャパシタアレイ２２ｂ中に分割して転移することもできるが、ただ、この方法は光感応セル２２１ａ〜２３５ａの漏電を引き起こすので、全体としてデータ歪み防止効果という点で劣ったものとなる。ともかく、１回で露光する、あるいは分割して露光するかは別にして、光感応セル２２１ａ〜２３５ａが光線により対応して生成した電荷は、電位に変換する方式でキャパシタアレイ２２ｂ中に保存される。その後、キャパシタアレイ２２ｂ中の電位は、順番に読み出されて関連する画像データを得ることができる。
【００１４】
図３から図５において、この発明に係る時差式光センサの３つの実施形態を説明する。図３および図４は、３組の光感応線（Ｒ，Ｇ，Ｂ）のうち１組（光感応線に対応するキャパシタアレイを含む）だけを示しており、残り２組は示した１組の構成と類似しているので省略している。図３に示す実施形態において、ＣＭＯＳ光センサ３０の光感応線３２ａは、１本の線上の奇数画素に含まれる１原色の強度を得るために用いられ、光感応線３４ａは、同一線上の偶数画素に含まれる１原色の強度を得るために用いられ、キャパシタアレイ３２ｂ、３４ｂは、それぞれ光感応線３２ａ、３４ａが原色強度に感応して生成する電荷を変換して得られる電位を保存するために用いられる。図４に示す実施形態において、ＣＭＯＳ光センサ４０において、同じ原色の光感応線４２および４４は、同じキャパシタアレイ４６に対応している。言い換えると、キャパシタアレイ４６は、光感応線４２から得られる電位を保存する以外に、光感応線４４から得られる電位も保存する必要がある。
【００１５】
図５に示す実施形態において、ＣＭＯＳ光センサ５０において、赤色に感応させるための光感応線５２ｒ、５４ｒと、緑色に感応させるための光感応線５２ｇ、５４ｇと、青色に感応させるための光感応線５２ｂ、５４ｂとが、２本のキャパシタアレイ５６、５８を共有している。例えば、各原色の奇数画素を受け持つ光感応線５２ｒ、５２ｇ、５２ｂがキャパシタアレイ５６を共有し、各原色の偶数画素を受け持つ光感応線５４ｒ、５４ｇ、５４ｂがキャパシタアレイ５８を共有するように構成することができる。言い換えると、キャパシタアレイ５６が具えるキャパシタ数量が単一の光感応線（５２ｒ、５２ｇ、５２ｂ）上の光感応セル数量の３分の１であるとき、光感応線５２ｒ、５２ｇ、５２ｂ上の光感応セルが光線に感応して得られる電位を９回に分けて読み出す必要があり、同様に、光感応線５４ｒ、５４ｇ、５４ｂ上の光感応セルが光線に感応して得られる電位も９回に分けて読み出す必要がある。もちろん、このような方式が唯一の光感応線−キャパシタアレイ分配方法ではなく、当業者であれば、実際の状況に応じて最も有利な分配方法を決定することができる。
【００１６】
以上、簡単に各種の光感応線−キャパシタアレイの組み合わせに関する実施形態を紹介した。次に、この発明に係るＣＭＯＳ光センサの動作方法について説明する。図６において、図２〜図５に示したような単一のキャパシタアレイを１本以上の光感応線に対応させたＣＭＯＳ光センサの動作タイミング図を示す。図２を同時に参照し、図２中の光感応線２２ａおよびキャパシタアレイ２２ｂを例にあげて説明する。図６中、クロック信号ＣＫ＿１は、光感応線２２ａおよびキャパシタアレイ２２ｂを制御するために用いる信号である。クロック信号ＣＫ＿１が高レベルであるとき、光感応線２２ａにより補足された光線強度をそれに相当する電位値としてキャパシタアレイ２２ｂ中に転移し、それに引き続く低レベル時に、キャパシタアレイ２２ｂ中から電位値を読み出す。このようなタイミング制御により、光感応線２２ａが光線に感応して得られる電位を３回に分けて読み出すが、それぞれデータ６０２、６０４、６０６とする。しかしながら、このような方法は簡単かつ便利であり、しかも構成上もキャパシタが占有する大きな空間を縮小できるものの、各データ間に空き時間ｔ１を発生させ、この空き時間ｔ１は、光感応線２２ａからキャパシタアレイ２２ｂへ電位値を転移するために要する時間である。もちろん、このようは方式は、光感応線２２ａ全体を露光してから分割してキャパシタ２２ｂへ転移することを前提にしており、もしも光感応線２２ａを分割露光する動作を行えば、空き時間ｔ１に露光時間を加えなければならなくなる。
【００１７】
データ転移が断続的であることによる時間の無駄を解決するために、１本の光感応線に多数本のキャパシタアレイを対応させたＣＭＯＳ光センサを図７（ａ）に示す。図７（ａ）において、各原色の光感応線およびキャパシタアレイの構成はいずれも同一であるので、１組の光感応線７０およびキャパシタアレイ７３、７５を例としてあげる。光感応線７０は、光線に感応して得られる電位をキャパシタアレイ７３、７５にそれぞれ分けて保存することができ、この実施形態において、キャパシタアレイ７３、７５がそれぞれ光感応線７０の光感応セル数量の４分の１ずつのキャパシタ数量を有することを前提に説明するが、当業者であれば、光感応セルとキャパシタとの比率を最良の効果を達成できるように変更することが可能である。
【００１８】
図７（ｂ）において、図７（ａ）に示したＣＭＯＳ光センサの動作方法のタイミング図を示す。クロック信号ＣＬＫ＿２は、キャパシタアレイ７３および光感応線７０の一部分を制御するために用いられ、クロック信号ＣＫ＿３は、キャパシタアレイ７５および光感応線７０の他の部分を制御するために用いられる。例えば、クロック信号ＣＫ＿２が高レベルであるとき、図７（ａ）に示した光感応セル７０１〜７０５または光感応セル７１１〜７１５のうち１つの分割部分が露光により得た電位をキャパシタアレイ７３中に保存し、クロック信号ＣＫ＿２が低レベルであるとき、キャパシタアレイ７３中に保存した電位値を末端回路７４により順番に読み出す。同様に、クロック信号ＣＫ＿３が高レベルであるとき、図７（ａ）に示した光感応セル７０６〜７１０または光感応セル７１６〜７２０のうち１つの分割部分が露光により得た電位をキャパシタアレイ７５中に保存し、クロック信号ＣＫ＿３が低レベルであるとき、キャパシタアレイ７５中に保存した電位値を末端回路７４により順番に読み出す。このようにして、クロック信号の長さを適切に制御しさえすれば、データ７７０、７６０、７７２、７６２、７７４、７６４を１つの連続した絶え間のないデータ流として形成することができ、単一のキャパシタアレイであるときに発生していた伝送データの中断状況を回避することができる。
【００１９】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲、それと均等な領域を基準として定めなければならない。
【００２０】
【発明の効果】
上記構成により、この発明に係るＣＭＯＳ光センサとその動作方法は、毎回キャパシタアレイから読み出すために必要な時間を短縮することで、キャパシタの漏電によりもたらされる悪影響を低減することができる。また、多数個のキャパシタアレイを１本の光感応線に対応させる動作方法により、データ伝送過程における無駄な時間をなくし、時間の浪費を防止することができる。したがって、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】従来技術に係るＣＭＯＳ光センサの光感応線とキャパシタアレイとの関係を示す説明図である。
【図２】この発明に係るＣＭＯＳ光センサの光感応線とキャパシタアレイとの関係を示す説明図である。
【図３】この発明に係る時差式ＣＭＯＳ光センサの光感応線とキャパシタアレイとの関係を示す説明図である。
【図４】この発明に係る別の時差式ＣＭＯＳ光センサの光感応線とキャパシタアレイとの関係を示す説明図である。
【図５】この発明に係るさらに別の時差式ＣＭＯＳ光センサの光感応線とキャパシタアレイとの関係を示す説明図である。
【図６】この発明に係る単一のキャパシタアレイで１本以上の光感応線に対応するＣＭＯＳ光センサの構成を示す動作タイミング図である。
【図７】（ａ）は、この発明に係る多数個のキャパシタアレイで１本の光感応線に対応するＣＭＯＳ光センサの構成を示す説明図であり、（ｂ）は、その動作タイミング図である。
【符号の説明】
２０、３０、４０、５０　ＣＭＯＳセンサ
２２ａ〜２６ａ、３２ａ、３４ａ、４２、４４、５２ｒ、５２、５２ｂ、５４ｒ、５４ｇ、５４ｂ、７０　光感応線
２２ｂ〜２６ｂ、３２ｂ、３４ｂ、４６、５６、５８、７３、７５　キャパシタアレイ
３７、７４　末端回路

Claims

第１数量の光感応セルを有する第１光感応線と、
前記第１数量より少ない第２数量のキャパシタを有し、前記第１光感応線の光感応セルが光線に感応して生成した電位の一部を順番に保存する第１キャパシタアレイとを具えることを特徴とするＣＭＯＳ光センサ。
請求項１に記載のＣＭＯＳ光センサにおいて、前記第１数量より少ない第２数量のキャパシタを有する第２キャパシタアレイをさらに具え、前記第１キャパシタアレイおよび第２キャパシタアレイが、それぞれ前記第１光感応線の異なる部分の光感応セルが光線に感応して生成する電位を保存することを特徴とするＣＭＯＳ光センサ。
請求項１に記載のＣＭＯＳ光センサにおいて、光感応セルを有する第２光感応線をさらに具え、前記第２光感応線の光感応セルが光線に感応して生成する電位と、前記第１光感応線の光感応セルが光線に感応して生成する電位とを、所定の順番で前記第１キャパシタアレイに順次保存することを特徴とするＣＭＯＳ光センサ。
請求項３に記載のＣＭＯＳ光センサにおいて、前記第１数量より少ない第２数量のキャパシタを有する第２キャパシタアレイをさらに具え、前記第２光感応線の光感応セルが光線に感応して生成する電位を前記第２キャパシタアレイ中に分割して保存することを特徴とするＣＭＯＳ光センサ。
それぞれ複数個の光感応セルを有する複数個の光感応線と、
前記複数個の光感応線の光感応セルの数量よりも少ない複数個のキャパシタを各々具える複数のキャパシタアレイを有し、前記複数個の光感応線の各々の前記複数個の光感応セルが光線に感応して生成する電位を前記キャパシタアレイの一部に所定の順序で順次保存するキャパシタアレイ群とを具えることを特徴とするＣＭＯＳ光線センサ。
請求項５に記載のＣＭＯＳ光センサにおいて、前記複数個の光感応線の複数個の光感応セルが光線に感応して生成する電位を、前記キャパシタアレイ群中の１キャパシタアレイに分割して保存することを特徴とするＣＭＯＳ光センサ。
請求項５に記載のＣＭＯＳ光センサにおいて、前記複数の光感応線の１つごとに生成した電位を、前記キャパシタアレイ群中の１キャパシタアレイに保存することができることを特徴とするＣＭＯＳ光センサ。
請求項５に記載のＣＭＯＳ光センサにおいて、前記複数の前記光感応線の１つごとに生成した電位を、前記キャパシタアレイ群中の２つ以上のキャパシタアレイに保存することができることを特徴とするＣＭＯＳ光センサ。
請求項８に記載のＣＭＯＳ光センサにおいて、前記複数の前記光感応線の１つごとに生成した電位を、前記キャパシタアレイ群中の２つのキャパシタアレイに保存することができることを特徴とするＣＭＯＳ光センサ。
請求項５に記載のＣＭＯＳ光センサにおいて、前記複数個の光感応線の数量が、前記複数個のキャパシタアレイの数量より大きいことを特徴とするＣＭＯＳ光センサ。
ＣＭＯＳ光センサの複数個の光感応セルの少なくとも一部を露光して対応する電荷を生成するステップと、
部分的に露光され未処理である前記複数個の感応セルの電荷を変換して対応した電位を得ると共に前記電位を第１キャパシタアレイに保存するステップと、
前記第１キャパシタアレイに保存した電位を読み出すステップと、
前記電荷の変換および電位の保存並びに電位読み出しとを繰り返して、露光した複数個の光感応セルをすべて処理するステップとを含むことを特徴とするＣＭＯＳ光センサの動作方法。
ＣＭＯＳ光センサの複数個の光感応セルの少なくとも一部を露光して対応する電荷を生成するステップと、
複数個のキャパシタアレイの１つに保存した電位がまだ読み出しを完了しない場合、部分的に露光され未処理である前記複数個の光感応セルの電荷を変換して対応した電位を得ると共に、前記電位をまだ読み出しを完了していない前記キャパシタアレイの残りの前記複数個のキャパシタアレイのいずれかへ保存するステップと、
それぞれの前記複数個のキャパシタアレイに保存した電位を所定の順序で読み出すステップと、
前記電荷の変換および電位の保存並びに電位読み出しとを繰り返して、露光した複数個の光感応セルをすべて処理するステップとを含むことを特徴とするＣＭＯＳ光センサの動作方法。
ＣＭＯＳ光センサの複数個の光感応セルの少なくとも一部を露光して対応する電荷を生成するステップと、
第１キャパシタアレイに保存した電位を読み出すとき、部分的に露光され未処理である前記複数個の光感応セルの電荷を変換して対応した電位を得ると共に、前記電位を第２キャパシタアレイへ保存するステップと、
第２キャパシタアレイに保存した電位を読み出すとき、部分的に露光され未処理である前記複数個の光感応セルの電荷を変換して対応した電位を得ると共に、前記電位を第１キャパシタアレイへ保存するステップと、
それぞれ前記第１キャパシタアレイおよび第２キャパシタアレイに保存した電位を所定の順序で読み出すステップと、
前記電荷の変換および電位の保存並びに電位読み出しとを繰り返して、露光した複数個の光感応セルをすべて処理するステップとを含むことを特徴とするＣＭＯＳ光センサの動作方法。
請求項１１に記載のＣＭＯＳ光センサの動作方法において、
第１位置が露光を完了したとき、前記ＣＭＯＳ光センサを第２位置に移動させるステップと、
前記ＣＭＯＳ光センサが前記第１位置での露光に関する読み出しを完了した後、前記第２位置で露光を行うステップとをさらに含むことを特徴とするＣＭＯＳ光センサの動作方法。