JP2004062362A

JP2004062362A - Bus interface device and input/output communication interface device using the bus interface device

Info

Publication number: JP2004062362A
Application number: JP2002217502A
Authority: JP
Inventors: Tatsumi Azuma; 東　龍巳
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2004-02-26

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that a control unit can not access an I/O bus when a mode is switched to a maintenance mode in order to perform the maintenance of an I/O module and can not control the I/O module. <P>SOLUTION: A bus interface device is provided with an access arbitration circuit for arbitrating the operation of an I/O bus interface circuit to which a processor unit is connected and the operation of an I/O bus interface circuit to which an external terminal is connected, so that data do not collide with each other on the I/O bus. A flag indicating the access of an I/O bus communication controller to the I/O bus is used for arbitrating a plurality of I/O bus communication controllers. Thereby the processor unit can control the I/O module on the I/O bus even in the maintenance mode. In addition, the duplication of I/O bus communication controllers can be simply performed. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、フィールドコントロールユニット等に用いるバスインターフェイス装置およびそれを用いたＩＯ通信インターフェイス装置に関するものである。
【０００２】
【従来の技術】
図４にフィールドコントロールユニットの構成を示す。このフィールドコントロールユニットは制御演算を行う制御ユニット６とフィールド機器との信号の入出力を行うＩＯユニット７、およびこれら２つのユニットを接続するＩＯ通信バス８で構成される。
【０００３】
制御ユニット６はプロセッサユニット６１およびＩＯバス通信マスターインターフェイス６２で構成される。また、ＩＯユニットはＩＯバス通信スレーブインターフェイス７１およびＩＯモジュール７２で構成される。
【０００４】
プロセッサユニット６１で行われた制御演算結果はＩＯバス通信マスターインターフェイス６２、ＩＯ通信バス８およびＩＯバス通信スレーブインターフェイス７１を介してＩＯモジュール７２に入力される。
【０００５】
また、ＩＯモジュール７２に入力されたフィールドデータは、逆にＩＯバス通信スレーブインターフェイス７１、ＩＯ通信バス８およびＩＯバス通信マスターインターフェイス６２を介してプロセッサユニット６１に入力される。このようにして、フィールドデータに基づいて制御演算を行い、その結果をフィールドに返すことによって、制御を実行する。
【０００６】
このようなフィールドコントロールユニットにおいて、ＩＯモジュール７２のメンテナンスを行うときには、ＩＯバス通信スレーブインターフェイス７１をメンテナンスモードに切り替え、外部ターミナル９をＩＯバス通信スレーブインターフェイス７１に設けられた通信ポートに接続する。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなフィールドコントロールユニットには次のような課題があった。
【０００８】
上述したように、メンテナンスを行うときにはＩＯバス通信スレーブインターフェイス７１をメンテナンスモードに切り替えて外部ターミナル９に接続するが、そうすると制御ユニット６とＩＯモジュール７２との通信ができなくなり、制御ユニット６がＩＯモジュール７２を制御することができなくなるという課題があった。
【０００９】
従って本発明が解決しようとする課題は、複数のアクセスを調停してバスが衝突することがないバスインターフェイス装置およびこれを用いてメンテナンス中でも制御動作を続行できるＩＯ通信インターフェイス装置を提供することにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、バス３と、このバス３に接続される少なくとも２つのインターフェイス部５２，５７と、これら複数のインターフェイス部５２，５７の動作を調停する調停部５５とを有し、この調停部５５は複数のインターフェイス部５２，５７が同時にバス３にアクセスしようとしたときに、そのアクセスを調停して複数のインターフェイス部５２，５７が同時にバス３をアクセスしないようにしたものである。バスの衝突がなくなる。
【００１１】
請求項２記載の発明は、請求項１記載の発明において、調停部５５は、複数のインターフェイス部５２，５７のうち、現にバス３をアクセスしているインターフェイス部を優先してバス３にアクセスさせるようにしたものである。制御が簡単になる。
【００１２】
請求項３記載の発明は、請求項１または請求項２記載の発明において、バス３はＩＯバスであることを特徴としたものである。多数のモジュールや外部ターミナルが接続されるＩＯバスに用いて好適である。
【００１３】
請求項４記載の発明は、請求項１ないし請求項３のいずれかに記載の発明において、複数のインターフェイス部５２、５７の少なくとも１つにプロセッサユニット１３が接続され、このプロセッサユニット１３が接続されていない複数のインターフェイス部５２，５７のうちの少なくとも１つに外部ターミナル２が接続されていることを特徴としたものである。制御動作を継続しながらメンテナンスができる。
【００１４】
請求項５記載の発明は、ＩＯバス３と、このＩＯバス３に接続されるＩＯインターフェイス部５２，５７と、ＩＯインターフェイス部５７に接続される通信ポートインターフェイス部５６と、ＩＯインターフェイス部５２，５７に接続され、それらの動作を調停する調停部５５とを有し、この調停部５５はＩＯインターフェイス部５２，５７が同時にＩＯバス３にアクセスしようとしたときに、そのアクセスを調停してインターフェイス部５２，５７が同時にＩＯバス３をアクセスしないようにしたものである。ＩＯバス３が衝突することがなくなる。
【００１５】
請求項６記載の発明は、請求項５記載の発明において、調停部５５は、インターフェイス部５２，５７のうち、現にバス３をアクセスしているインターフェイス部を優先してＩＯバス３にアクセスさせるようにしたものである。制御が簡単になる。
【００１６】
請求項７記載の発明は、請求項５または請求項６記載の発明において、通信ポートインターフェイス部５６に外部ターミナル２が接続されていることを特徴としたものである。制御動作を継続しながらメンテナンスできる。
【００１７】
請求項８記載の発明は、請求項５ないし請求項７のいずれかに記載の発明において、ＩＯバス３にアクセスしているかどうかを示すフラグ５３，５４を内蔵したものである。簡単にアクセス中かどうかを判断することができる。
【００１８】
請求項９記載の発明は、請求項８記載の発明において、前記フラグはＩＯバス３へのアクセス要求を表すアクセス制御フラグ５３と、ＩＯバス３に現にアクセスしていることを表すアクセス状態フラグ５４とから構成されていることを特徴としたものである。簡単にアクセス中かどうかを判断することができる。
【００１９】
請求項１０記載の発明は、請求項８または請求項９記載の発明において、バックボードバス１４と、このバックボードバス１４に接続されているプロセッサユニット１３と、バックボードバス１４に接続されている少なくとも２つのＩＯ通信インターフェイス装置１１，１２とを有し、プロセッサユニット１３はＩＯ通信インターフェイス装置１１，１２がＩＯバス３をアクセスしようとしたときに、他のＩＯ通信インターフェイス装置のフラグ５３，５４を参照してこれらのＩＯ通信インターフェイス装置がＩＯバス３をアクセスしていないことを確認して、ＩＯバス３にアクセスしようとしているＩＯ通信インターフェイス装置にＩＯバス３へのアクセスを許可するようにしたものである。ＩＯバスの衝突を避け、かつ簡単にバスインターフェイス部を２重化できる。
【００２０】
請求項１１記載の発明は、請求項９または請求項１０記載の発明において、プロセッサユニット１３は、ＩＯ通信インターフェイス装置１１，１２がＩＯバス３をアクセスしようとしたときに、そのＩＯ通信インターフェイス装置のアクセス制御フラグ５３をセットするようにしたものである。アクセスを要求しているかを簡単に判断できる。
【００２１】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るＩＯ通信インターフェイス装置の一実施例を示す構成図である。図１において、１は制御ユニットであり、ＩＯバス通信コントローラ１１，１２およびプロセッサユニット１３で構成される。ＩＯバス通信コントローラ１１，１２にはそれぞれ外部ターミナル２が接続される。この図からわかるように、ＩＯバス通信コントローラは２台用いられ、２重化されている。
【００２２】
プロセッサユニット１３はバックボードバスインターフェイス１３１およびマイクロプロセッサ１３２で構成されており、制御演算を実行する。１４はバックボードバスであり、プロセッサユニット１３とＩＯバス通信コントローラ１１および１２を接続する。
【００２３】
３はＩＯバスであり、ＩＯバス通信コントローラ１１，１２およびＩＯモジュール４が接続される。ＩＯバス通信コントローラ１１，１２はＩＯバス３を介してＩＯモジュール４と通信を行う。
【００２４】
このような構成において、マイクロプロセッサ１３２はバックボードバスインターフェイス１３１、バックボードバス１４，ＩＯバス通信インターフェイス１１または１２，ＩＯバス３を介してＩＯモジュール４と通信を行って制御を実行する。また、外部ターミナル２を使用してメンテナンスを行う。
【００２５】
図２にＩＯバス通信コントローラ１１、１２の構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図２において、５はＩＯバス通信コントローラであり、図１のＩＯバス通信コントローラ１１，１２と同じものである。５１はバックボードバスインターフェイスであり、図示しないバックボードバス１４に接続される。このバックボードバスインターフェイス５１はバックボードバス１４のインターフェイスとして機能する。
【００２６】
５２はＩＯバスインターフェイス回路であり、バックボードバスインターフェイス５１およびＩＯバス３に接続される。このＩＯバスインターフェイス回路５２はＩＯバス３のインターフェイスとして機能する。
【００２７】
５６は通信ポートインターフェイスであり、外部ターミナル２が接続される。５７はＩＯバスインターフェイス回路であり、通信ポートインターフェイス５６およびＩＯバス３に接続される。ＩＯバスインターフェイス回路５７はＩＯバス３のインターフェイスとして機能する。５５はアクセス調停回路であり、ＩＯバスインターフェイス回路５２と同５７のアクセスが競合したときに調停を行う。
【００２８】
すなわち、アクセス調停回路５５はＩＯバスインターフェイス回路５２および同５７の動作を監視し、ＩＯバス３に対するアクセスが競合したときに、どちらのアクセスを優先させるかを決定して実行する。ＩＯバス３をアクセスする時間は短いので、これによって見かけ上プロセッサユニット１３と外部ターミナル２の両方が同時にＩＯバス３をアクセスすることができる。
【００２９】
５３は通信ポートアクセス制御フラグであり、プロセッサユニット１３によってセットおよびリセットされる。５４は通信ポートアクセス状態フラグであり、ＩＯバス通信コントローラ５がＩＯバス３をアクセスしているときにセットされ、アクセスが終了するとリセットされる。通信ポートアクセス制御フラグ５３は、もう一方のＩＯバス通信コントローラがＩＯバス３を使用することがないように、そのＩＯバス通信コントローラがＩＯバス３をアクセスしようとするときにセットされる。
【００３０】
図３はＩＯバス通信コントローラ１１または１２がＩＯバス３をアクセスするときの動作を表したフローチャートである。なお、図２と同じ要素には同一符号を付し、説明を省略する。また、説明を簡単にするために、ＩＯバス通信コントローラ１１がＩＯバス３をアクセスしようとする場合について説明するが、ＩＯバス通信コントローラ１２がＩＯバス３をアクセスする場合も同じである。
【００３１】
図３において、ＩＯバス通信コントローラ１１がＩＯバス３をアクセスしようとすると、プロセッサユニット１３はＩＯバス通信コントローラ１１内の通信ポートアクセス制御フラグ５３をセットする。次に、ＩＯバス通信コントローラ１２内の通信ポートアクセス状態フラグ５４を参照して、ＩＯバス通信コントローラ１２がＩＯバス３をアクセスしているかどうかをチェックする。ＩＯバス通信コントローラ１２がＩＯバスをアクセスしていると、終了するまでＩＯバス通信コントローラ１１を待機させる。
【００３２】
ＩＯバス通信コントローラ１２によるＩＯバス３のアクセスが終了すると、プロセッサユニット１３はＩＯバス通信コントローラ１１がＩＯバス３をアクセスすることを許可する。そして、アクセスが終了すると、ＩＯバス通信コントローラ１１内の通信ポート制御フラグ５３をリセットする。
【００３３】
このようにすることにより、２つのＩＯバス通信コントローラ１１，１２が同時にＩＯバス３をアクセスすることを防止することができ、簡単にＩＯバス通信コントローラを２重化することができる。なお、前述したように、同一ＩＯバス通信コントローラ内のＩＯバスインターフェイス回路５２と同５７のアクセスが競合した場合は、アクセス調停回路５５が同時にＩＯバス３をアクセスしないように調停を行う。
【００３４】
なお、図１実施例ではＩＯバス通信コントローラ１１，１２を２重化した場合について説明したが、ＩＯバス通信コントローラをさらに増やしても、これらのＩＯバス通信コントローラ間のアクセスの競合を避けることができる。この場合、ＩＯバス通信コントローラはバックボードバス１４とＩＯバス３に接続するだけでよい。
【００３５】
また、通信ポートインターフェイス５６としてはＲＳ２３２Ｃやイーサネット（登録商標）などの汎用的な通信バスを用意し、制御系とは別のデータサーバを接続するようにしてもよい。この場合は、ＩＯの情報を収集することによってイベントレコーダとしての機能を持たせることもできる。
【００３６】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項１記載の発明によれば、バス３と、このバス３に接続される少なくとも２つのインターフェイス部５２，５７と、これら複数のインターフェイス部５２，５７の動作を調停する調停部５５とを有し、この調停部５５は複数のインターフェイス部５２，５７が同時にバス３にアクセスしようとしたときに、そのアクセスを調停して複数のインターフェイス部５２，５７が同時にバス３をアクセスしないようにした。
【００３７】
バス上でのデータの衝突がなくなるという効果がある。また、一般にバスにアクセスしている時間は短いので、見かけ上複数のインターフェイス部が同時に動作しているようにすることもできる。例えば、１つのインターフェイス部にプロセッサユニットを接続し、他方のインターフェイス部に外部ターミナルを接続すると、制御を継続しながらメンテナンスを行うこともできる。
【００３８】
請求項２記載の発明によれば、請求項１記載の発明において、調停部５５は、複数のインターフェイス部５２，５７のうち、現にバス３をアクセスしているインターフェイス部を優先してバス３にアクセスさせるようにした。調停のための制御が簡単になり、かつアクセスが途中で中断されることがなくなるという効果がある。
【００３９】
請求項３記載の発明によれば、請求項１または請求項２記載の発明において、バス３はＩＯバスであることを特徴とした。多数のモジュールや外部ターミナルが接続されるＩＯバスに用いて好適である。
【００４０】
請求項４記載の発明によれば、請求項１ないし請求項３のいずれかに記載の発明において、複数のインターフェイス部５２、５７の少なくとも１つにプロセッサユニット１３が接続され、このプロセッサユニット１３が接続されていない複数のインターフェイス部５２，５７のうちの少なくとも１つに外部ターミナル２が接続されていることを特徴とした。制御動作を継続しながらメンテナンスができるという効果がある。
【００４１】
請求項５記載の発明によれば、ＩＯバス３と、このＩＯバス３に接続されるＩＯインターフェイス部５２，５７と、ＩＯインターフェイス部５７に接続される通信ポートインターフェイス部５６と、ＩＯインターフェイス部５２，５７に接続され、それらの動作を調停する調停部５５とを有し、この調停部５５はＩＯインターフェイス部５２，５７が同時にＩＯバス３にアクセスしようとしたときに、そのアクセスを調停してインターフェイス部５２，５７が同時にＩＯバス３をアクセスしないようにした。
【００４２】
ＩＯインターフェイス部５２と５７が同時にＩＯバスをアクセスすることがなくなるので、データの衝突を避けることができるという効果がある。また、バックボードバスに接続されるプロセッサなどと通信ポートインターフェイス部に接続される外部ターミナルなどが、見かけ上同時に動作しているようにすることができるという効果もある。
【００４３】
請求項６記載の発明によれば、請求項５記載の発明において、調停部５５は、インターフェイス部５２，５７のうち、現にバス３をアクセスしているインターフェイス部を優先してＩＯバス３にアクセスさせるようにした。調停のための制御が簡単になり、かつアクセスが途中で中断されることがなくなるという効果がある。
【００４４】
請求項７記載の発明によれば、請求項５または請求項６記載の発明において、通信ポートインターフェイス部５６に外部ターミナル２が接続されていることを特徴とした。制御動作を継続しながらメンテナンスできるという効果がある。
【００４５】
請求項８記載の発明によれば、請求項５ないし請求項７のいずれかに記載の発明において、ＩＯバス３にアクセスしているかどうかを示すフラグ５３，５４を内蔵した。簡単にアクセス中かどうかを判断することができるという効果がある。
【００４６】
請求項９記載の発明によれば、請求項８記載の発明において、前記フラグはＩＯバス３へのアクセス要求を表すアクセス制御フラグ５３と、ＩＯバス３に現にアクセスしていることを表すアクセス状態フラグ５４とから構成されていることを特徴とした。簡単にアクセス中かどうかを判断することができるという効果がある。
【００４７】
請求項１０記載の発明によれば、請求項８または請求項９記載の発明において、バックボードバス１４と、このバックボードバス１４に接続されているプロセッサユニット１３と、バックボードバス１４に接続されている少なくとも２つのＩＯ通信インターフェイス装置１１，１２とを有し、プロセッサユニット１３はＩＯ通信インターフェイス装置１１，１２がＩＯバス３をアクセスしようとしたときに、他のＩＯ通信インターフェイス装置のフラグ５３，５４を参照してこれらのＩＯ通信インターフェイス装置がＩＯバス３をアクセスしていないことを確認して、ＩＯバス３にアクセスしようとしているＩＯ通信インターフェイス装置にＩＯバス３へのアクセスを許可するようにした。
【００４８】
アクセスが競合しなくなるので、ＩＯバス上でデータが衝突することがなくなるという効果がある。また、簡単にバスインターフェイス部を増設、２重化できるという効果もある。
【００４９】
請求項１１記載の発明によれば、請求項９または請求項１０記載の発明において、プロセッサユニット１３は、ＩＯ通信インターフェイス装置１１，１２がＩＯバス３をアクセスしようとしたときに、そのＩＯ通信インターフェイス装置のアクセス制御フラグ５３をセットするようにした。アクセスを要求しているかを簡単に判断できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例であるＩＯバス通信コントローラの構成図である。
【図３】本発明の一実施例を示すフローチャートである。
【図４】従来のフィールドコントロールユニットの構成図である。
【符号の説明】
１　制御ユニット
５，１１，１２　ＩＯバス通信コントローラ
１３　プロセッサユニット
１４　バックボードバス
２　外部ターミナル
３　ＩＯバス
５１　バックボードバスインターフェイス
５２，５７　ＩＯバスインターフェイス回路
５３　通信ポートアクセス制御フラグ
５４　通信ポートアクセス状態フラグ
５５　アクセス調停回路
５６　通信ポートインターフェイス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a bus interface device used for a field control unit and the like, and an IO communication interface device using the same.
[0002]
[Prior art]
FIG. 4 shows the configuration of the field control unit. This field control unit is composed of a control unit 6 for performing a control operation, an IO unit 7 for inputting and outputting signals to and from a field device, and an IO communication bus 8 for connecting these two units.
[0003]
The control unit 6 includes a processor unit 61 and an IO bus communication master interface 62. The IO unit includes an IO bus communication slave interface 71 and an IO module 72.
[0004]
The result of the control operation performed by the processor unit 61 is input to the IO module 72 via the IO bus communication master interface 62, the IO communication bus 8, and the IO bus communication slave interface 71.
[0005]
Conversely, the field data input to the IO module 72 is input to the processor unit 61 via the IO bus communication slave interface 71, the IO communication bus 8, and the IO bus communication master interface 62. In this way, control is performed based on the field data, and the result is returned to the field to execute the control.
[0006]
In such a field control unit, when maintenance of the IO module 72 is performed, the IO bus communication slave interface 71 is switched to the maintenance mode, and the external terminal 9 is connected to the communication port provided in the IO bus communication slave interface 71.
[0007]
[Problems to be solved by the invention]
However, such a field control unit has the following problems.
[0008]
As described above, when the maintenance is performed, the IO bus communication slave interface 71 is switched to the maintenance mode and connected to the external terminal 9. However, the communication between the control unit 6 and the IO module 72 cannot be performed. 72 cannot be controlled.
[0009]
Accordingly, an object of the present invention is to provide a bus interface device that arbitrates a plurality of accesses so that a bus does not collide, and an IO communication interface device that can use the bus interface device to continue a control operation even during maintenance. .
[0010]
[Means for Solving the Problems]
In order to solve such a problem, the invention according to claim 1 of the present invention provides a bus 3, at least two interface units 52 and 57 connected to the bus 3, and a plurality of interface units 52 and 57. And an arbitration unit 55 that arbitrates the operation of the bus 3 when the plurality of interface units 52 and 57 try to access the bus 3 at the same time. Numeral 57 designates that the bus 3 is not accessed at the same time. Eliminate bus collisions.
[0011]
According to a second aspect of the present invention, in the first aspect of the invention, the arbitration unit 55 gives priority to the interface unit currently accessing the bus 3 among the plurality of interface units 52 and 57 to access the bus 3. It is like that. Control becomes simple.
[0012]
According to a third aspect of the present invention, in the first or second aspect, the bus 3 is an IO bus. It is suitable for use in an IO bus to which a large number of modules and external terminals are connected.
[0013]
According to a fourth aspect of the present invention, in the first aspect of the present invention, the processor unit 13 is connected to at least one of the plurality of interface units 52 and 57, and the processor unit 13 is connected thereto. The external terminal 2 is connected to at least one of the plurality of interface units 52 and 57 that are not connected. Maintenance can be performed while continuing the control operation.
[0014]
According to a fifth aspect of the present invention, the IO bus 3, the IO interface units 52 and 57 connected to the IO bus 3, the communication port interface unit 56 connected to the IO interface unit 57, and the IO interface units 52 and 57 And an arbitration unit 55 for arbitrating their operations. When the IO interface units 52 and 57 try to access the IO bus 3 at the same time, the arbitration unit 55 arbitrates the access. Numerals 52 and 57 prevent access to the IO bus 3 at the same time. The collision of the IO bus 3 does not occur.
[0015]
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the arbitration section 55 gives priority to the interface section which is currently accessing the bus 3 among the interface sections 52 and 57 so as to access the IO bus 3. It was made. Control becomes simple.
[0016]
The invention according to claim 7 is characterized in that, in the invention according to claim 5 or 6, the external terminal 2 is connected to the communication port interface unit 56. Maintenance can be performed while continuing the control operation.
[0017]
The invention according to claim 8 is the one according to any one of claims 5 to 7, wherein flags 53 and 54 indicating whether or not the IO bus 3 is accessed are built in. It can be easily determined whether or not access is being made.
[0018]
According to a ninth aspect of the present invention, in the invention of the eighth aspect, the flags are an access control flag 53 indicating an access request to the IO bus 3 and an access state flag 54 indicating that the IO bus 3 is currently accessed. And characterized in that it is composed of It can be easily determined whether or not access is being made.
[0019]
According to a tenth aspect of the present invention, in the eighth or ninth aspect, the backboard bus, the processor unit 13 connected to the backboard bus, and the backboard bus are connected. The processor unit 13 has at least two IO communication interface devices 11 and 12. When the IO communication interface devices 11 and 12 try to access the IO bus 3, the processor unit 13 sets the flags 53 and 54 of the other IO communication interface devices. By referring to these IO communication interface devices, it is confirmed that these IO communication interface devices are not accessing the IO bus 3, and the IO communication interface device trying to access the IO bus 3 is allowed to access the IO bus 3. It is. The collision of the IO bus can be avoided, and the bus interface can be easily duplicated.
[0020]
According to an eleventh aspect of the present invention, in the ninth or tenth aspect of the present invention, when the IO communication interface devices 11 and 12 try to access the IO bus 3, the processor unit 13 is provided with the IO communication interface device. The access control flag 53 is set. You can easily determine if you are requesting access.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a configuration diagram showing one embodiment of an IO communication interface device according to the present invention. In FIG. 1, reference numeral 1 denotes a control unit, which includes IO bus communication controllers 11 and 12 and a processor unit 13. External terminals 2 are connected to the IO bus communication controllers 11 and 12, respectively. As can be seen from this figure, two IO bus communication controllers are used and are duplicated.
[0022]
The processor unit 13 includes a backboard bus interface 131 and a microprocessor 132, and executes a control operation. A backboard bus 14 connects the processor unit 13 and the IO bus communication controllers 11 and 12.
[0023]
Reference numeral 3 denotes an IO bus to which the IO bus communication controllers 11 and 12 and the IO module 4 are connected. The IO bus communication controllers 11 and 12 communicate with the IO module 4 via the IO bus 3.
[0024]
In such a configuration, the microprocessor 132 performs control by communicating with the IO module 4 via the backboard bus interface 131, the backboard bus 14, the IO bus communication interface 11 or 12, and the IO bus 3. Further, maintenance is performed using the external terminal 2.
[0025]
FIG. 2 shows the configuration of the IO bus communication controllers 11 and 12. The same elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 2, reference numeral 5 denotes an IO bus communication controller, which is the same as the IO bus communication controllers 11 and 12 in FIG. Reference numeral 51 denotes a backboard bus interface, which is connected to the backboard bus 14 (not shown). This backboard bus interface 51 functions as an interface of the backboard bus 14.
[0026]
Reference numeral 52 denotes an IO bus interface circuit, which is connected to the backboard bus interface 51 and the IO bus 3. The IO bus interface circuit 52 functions as an interface of the IO bus 3.
[0027]
56 is a communication port interface to which the external terminal 2 is connected. An IO bus interface circuit 57 is connected to the communication port interface 56 and the IO bus 3. The IO bus interface circuit 57 functions as an interface of the IO bus 3. An access arbitration circuit 55 arbitrates when the access of the IO bus interface circuit 52 and that of the access bus 57 conflict.
[0028]
That is, the access arbitration circuit 55 monitors the operations of the IO bus interface circuits 52 and 57, and when access to the IO bus 3 competes, determines and executes which access has priority. Since the time for accessing the IO bus 3 is short, both the processor unit 13 and the external terminal 2 can apparently access the IO bus 3 at the same time.
[0029]
A communication port access control flag 53 is set and reset by the processor unit 13. Numeral 54 denotes a communication port access state flag, which is set when the IO bus communication controller 5 is accessing the IO bus 3 and is reset when the access is completed. The communication port access control flag 53 is set when the IO bus communication controller attempts to access the IO bus 3 so that the other IO bus communication controller does not use the IO bus 3.
[0030]
FIG. 3 is a flowchart showing the operation when the IO bus communication controller 11 or 12 accesses the IO bus 3. The same elements as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted. For the sake of simplicity, a case where the IO bus communication controller 11 attempts to access the IO bus 3 will be described, but the same applies to a case where the IO bus communication controller 12 accesses the IO bus 3.
[0031]
In FIG. 3, when the IO bus communication controller 11 attempts to access the IO bus 3, the processor unit 13 sets a communication port access control flag 53 in the IO bus communication controller 11. Next, it is checked whether or not the IO bus communication controller 12 is accessing the IO bus 3 with reference to the communication port access state flag 54 in the IO bus communication controller 12. If the IO bus communication controller 12 is accessing the IO bus, the IO bus communication controller 11 waits until the operation is completed.
[0032]
When the access to the IO bus 3 by the IO bus communication controller 12 ends, the processor unit 13 permits the IO bus communication controller 11 to access the IO bus 3. When the access is completed, the communication port control flag 53 in the IO bus communication controller 11 is reset.
[0033]
By doing so, it is possible to prevent the two IO bus communication controllers 11 and 12 from accessing the IO bus 3 at the same time, and it is possible to easily duplicate the IO bus communication controllers. As described above, when the access of the IO bus interface circuit 52 and the access of the same 57 conflicts in the same IO bus communication controller, the access arbitration circuit 55 arbitrates so as not to access the IO bus 3 at the same time.
[0034]
Although the case where the IO bus communication controllers 11 and 12 are duplicated has been described in the embodiment of FIG. 1, even if the number of IO bus communication controllers is further increased, it is possible to avoid contention of access between these IO bus communication controllers. it can. In this case, the IO bus communication controller need only be connected to the backboard bus 14 and the IO bus 3.
[0035]
A general-purpose communication bus such as RS232C or Ethernet (registered trademark) may be prepared as the communication port interface 56, and a data server different from the control system may be connected. In this case, a function as an event recorder can be provided by collecting information on IO.
[0036]
【The invention's effect】
As is clear from the above description, according to the present invention, the following effects can be expected.
According to the first aspect of the present invention, there is provided the bus 3, the at least two interface units 52 and 57 connected to the bus 3, and the arbitration unit 55 for arbitrating the operation of the plurality of interface units 52 and 57. The arbitration unit 55 arbitrates the access when the plurality of interface units 52 and 57 try to access the bus 3 at the same time so that the plurality of interface units 52 and 57 do not access the bus 3 at the same time.
[0037]
This has the effect of eliminating data collision on the bus. Further, since the time for accessing the bus is generally short, a plurality of interface units can be apparently operating simultaneously. For example, when a processor unit is connected to one interface unit and an external terminal is connected to the other interface unit, maintenance can be performed while continuing control.
[0038]
According to the second aspect of the present invention, in the first aspect of the invention, the arbitrating unit 55 gives priority to the bus 3 that is currently accessing the bus 3 among the plurality of interface units 52 and 57. I made it accessible. There is an effect that control for arbitration is simplified and access is not interrupted halfway.
[0039]
According to a third aspect of the present invention, in the first or second aspect, the bus 3 is an IO bus. It is suitable for use in an IO bus to which a large number of modules and external terminals are connected.
[0040]
According to the invention described in claim 4, in the invention described in any one of claims 1 to 3, the processor unit 13 is connected to at least one of the plurality of interface units 52 and 57, and the processor unit 13 is The external terminal 2 is connected to at least one of the plurality of unconnected interface units 52 and 57. There is an effect that maintenance can be performed while the control operation is continued.
[0041]
According to the fifth aspect of the present invention, the IO bus 3, the IO interface units 52 and 57 connected to the IO bus 3, the communication port interface unit 56 connected to the IO interface unit 57, and the IO interface unit 52 , 57, and arbitrates their operations. This arbitration unit 55 arbitrates the access when the IO interface units 52, 57 try to access the IO bus 3 at the same time. The interface units 52 and 57 are prevented from accessing the IO bus 3 at the same time.
[0042]
Since the IO interface units 52 and 57 do not access the IO bus at the same time, there is an effect that data collision can be avoided. Another effect is that a processor connected to the backboard bus and an external terminal connected to the communication port interface unit seemingly operate simultaneously.
[0043]
According to the invention described in claim 6, in the invention described in claim 5, the arbitration unit 55 accesses the IO bus 3 by giving priority to the interface unit currently accessing the bus 3 among the interface units 52 and 57. I tried to make it. There is an effect that control for arbitration is simplified and access is not interrupted halfway.
[0044]
According to a seventh aspect of the present invention, in the fifth or sixth aspect, the external terminal 2 is connected to the communication port interface unit 56. There is an effect that maintenance can be performed while the control operation is continued.
[0045]
According to the invention described in claim 8, in the invention described in any one of claims 5 to 7, flags 53 and 54 indicating whether or not the IO bus 3 is accessed are built in. There is an effect that it is possible to easily determine whether or not access is being made.
[0046]
According to the ninth aspect of the present invention, in the invention of the eighth aspect, the flag is an access control flag 53 indicating an access request to the IO bus 3 and an access state indicating that the IO bus 3 is currently being accessed. And a flag 54. There is an effect that it is possible to easily determine whether or not access is being made.
[0047]
According to the tenth aspect of the present invention, in the eighth aspect or the ninth aspect, the backboard bus, the processor unit 13 connected to the backboard bus, and the backboard bus are connected to the backboard bus. The processor unit 13 has at least two IO communication interface devices 11 and 12 when the IO communication interface devices 11 and 12 try to access the IO bus 3. With reference to 54, it is confirmed that these IO communication interface devices are not accessing the IO bus 3, and the access to the IO bus 3 is permitted to the IO communication interface device that is trying to access the IO bus 3. did.
[0048]
Since access does not conflict, there is an effect that data does not collide on the IO bus. Also, there is an effect that the bus interface unit can be easily added and duplicated.
[0049]
According to the eleventh aspect of the present invention, in the ninth or tenth aspect of the present invention, when the IO communication interface devices 11 and 12 try to access the IO bus 3, the processor unit 13 provides the IO communication interface. The access control flag 53 of the device is set. The effect is that it can be easily determined whether access is requested.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing one embodiment of the present invention.
FIG. 2 is a configuration diagram of an IO bus communication controller according to an embodiment of the present invention.
FIG. 3 is a flowchart showing an embodiment of the present invention.
FIG. 4 is a configuration diagram of a conventional field control unit.
[Explanation of symbols]
1 Control Units 5, 11, 12 IO Bus Communication Controller 13 Processor Unit 14 Backboard Bus 2 External Terminal 3 IO Bus 51 Backboard Bus Interface 52, 57 IO Bus Interface Circuit 53 Communication Port Access Control Flag 54 Communication Port Access Status Flag 55 Access arbitration circuit 56 Communication port interface

Claims

A bus, at least two interface units connected to the bus, and an arbitration unit for arbitrating operation of the plurality of interface units, wherein the arbitration unit tries to access the bus simultaneously by the plurality of interface units A bus interface device arbitrating the access so that the plurality of interface units do not access the bus at the same time.

2. The bus interface device according to claim 1, wherein the arbitration unit accesses the bus by giving priority to the interface unit that is currently accessing the bus among the plurality of interface units. 3.

3. The bus interface device according to claim 1, wherein the bus is an IO bus.

A processor unit is connected to at least one of the plurality of interface units, and an external terminal is connected to at least one of the plurality of interface units to which the processor unit is not connected. The bus interface device according to any one of claims 1 to 3.

An IO bus, first and second IO interfaces connected to the IO bus, a communication port interface connected to the second IO interface, and a first and second IO interface. And an arbitration unit for arbitrating their operations, wherein the arbitration unit arbitrates the access when the first and second IO interface units try to access the IO bus at the same time. An IO communication interface device wherein the first and second interface units do not access the IO bus at the same time.

6. The arbitration unit according to claim 5, wherein, of the first and second interface units, the interface unit that is currently accessing the IO bus is given priority to access the IO bus. 10. The IO communication interface device according to claim 1.

7. The IO communication interface device according to claim 5, wherein an external terminal is connected to the communication port interface unit.

The IO communication interface device according to any one of claims 5 to 7, further comprising a flag indicating whether or not the IO bus is being accessed.

9. The IO communication according to claim 8, wherein the flag comprises an access control flag indicating a request to access the IO bus, and an access state flag indicating that the IO bus is currently being accessed. Interface device.

A backboard bus, a processor unit connected to the backboard bus, and at least two of the IO communication interface devices connected to the backboard bus, wherein the processor unit includes the IO communication interface device; When trying to access the IO bus, referring to the flags in the other IO communication interface devices, confirming that these IO communication interface devices are not accessing the IO bus, 10. The IO communication interface device according to claim 8, wherein the IO communication interface device trying to access the IO bus is permitted to access the IO bus.

11. The processor unit according to claim 9, wherein when the IO communication interface device attempts to access the IO bus, the processor unit sets an access control flag of the IO communication interface device. IO communication interface device.