JP2004061574A - 表示制御装置 - Google Patents
表示制御装置 Download PDFInfo
- Publication number
- JP2004061574A JP2004061574A JP2002216063A JP2002216063A JP2004061574A JP 2004061574 A JP2004061574 A JP 2004061574A JP 2002216063 A JP2002216063 A JP 2002216063A JP 2002216063 A JP2002216063 A JP 2002216063A JP 2004061574 A JP2004061574 A JP 2004061574A
- Authority
- JP
- Japan
- Prior art keywords
- display
- latch pulse
- data
- circuit
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】液晶表示素子等の非自発光型素子のみならず、有機ＥＬ表示素子等の自発光型表示素子にも適用できる表示制御装置を提供する。
【解決手段】出力バッファ３１は、表示データＤＡＴＡを一時的に記憶して、表示器に表示データＤＡＴＡを出力する。ラッチパルス出力回路２９は、ラッチパルスＬＰを出力バッファ３１に出力する。ＰＷＭ出力回路３０は、表示器の輝度を調整する調光データをＰＷＭ信号にて出力バッファ３１を介して表示器に出力する。ＰＭ出力回路３０に、ＰＷＭ信号をラッチパルスＬＰに同期させることが可能な同期回路３２を設ける。ＰＷＭ出力回路３０は、ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、ＰＷＭ信号をラッチパルスＬＰに同期させる。レジスタ２８に、ＰＷＭ信号をラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを設ける。
【選択図】 図５
【解決手段】出力バッファ３１は、表示データＤＡＴＡを一時的に記憶して、表示器に表示データＤＡＴＡを出力する。ラッチパルス出力回路２９は、ラッチパルスＬＰを出力バッファ３１に出力する。ＰＷＭ出力回路３０は、表示器の輝度を調整する調光データをＰＷＭ信号にて出力バッファ３１を介して表示器に出力する。ＰＭ出力回路３０に、ＰＷＭ信号をラッチパルスＬＰに同期させることが可能な同期回路３２を設ける。ＰＷＭ出力回路３０は、ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、ＰＷＭ信号をラッチパルスＬＰに同期させる。レジスタ２８に、ＰＷＭ信号をラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを設ける。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、表示データ及び調光データを出力して表示器を制御する表示制御装置に関するものである。
【０００２】
【従来の技術】
従来より、マイコン１，表示コントローラ２（表示制御装置）及び液晶表示器３からなる液晶表示装置がある（図７参照）。液晶表示器３は、液晶表示素子４，駆動回路５，発光素子６及び点灯回路７を有している。液晶表示素子４は、ドットマトリクス型となっており、例えば３２０×２４０ドットの画素を有している（図８参照）。即ち、液晶表示素子４は、第１ライン〜第２４０ラインからなるものであり、各ラインはそれぞれ３２０個の画素を有している。
【０００３】
発光素子６は液晶表示素子４の裏面側に配置され、液晶表示素子４を後方から照明する。マイコン１は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成されるものであり、表示コントローラ２に表示データおよび調光データを出力する。表示コントローラ２は、駆動回路５を介して液晶表示素子４を駆動すると共に、点灯回路７を介して発光素子６を駆動する。
【０００４】
表示コントローラ２は、レジスタ８，ラッチパルス出力回路９，ＰＷＭ出力回路１０及び出力バッファ１１を有している（図９参照）。表示データＤＡＴＡは、出力バッファ１１を介して、液晶表示器３に出力される。調光データは、ＰＷＭ出力回路１０にてＰＷＭ信号として、出力バッファ１１を介して、点灯回路７に出力される。ＰＷＭ信号は、周期Ｔ１に対するオン時間ｔ１の割合で、輝度レベルを表わしたものである（図１０参照）。
【０００５】
表示コントローラ２は第１ライン〜第２４０ラインの表示データを駆動回路５に順次出力し、駆動回路５は液晶表示素子４の第１ライン〜第２４０ラインを順次駆動する。ラッチパルス出力回路９から出力されるラッチパルスＬＰは、各ラインの表示データＤＡＴＡの終端を示すものであり、ラッチパルスＬＰの立ち下がりと、各ラインの表示データＤＡＴＡの終端が同期している。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記表示コントローラ２は、液晶表示素子４等の非自発光型素子に適用することができるが、有機エレクトロルミネッセンス表示素子（以下、有機ＥＬ表示素子と記す）等の自発光型表示素子には適用することができないという問題を有していた。つまり、表示コントローラ２は、液晶表示器３のように液晶表示素子４と発光素子６を独立して制御する液晶表示器３には用いることができるが、自発光型表示素子を備えた表示器には適用することができなかった。これは、自発光型表示素子の場合、調光データ（即ち、ＰＷＭ信号）を表示データに同期させる必要があるためである。
【０００７】
本願発明は、種々の表示素子を制御できる汎用性が高い表示制御装置が望まれていることに鑑みなされたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる表示制御装置を提供するものである。
【０００８】
【課題を解決するための手段】
本発明は、前記課題を解決するため、表示データＤＡＴＡを一時的に記憶して表示器２３，４３に前記表示データＤＡＴＡを出力バッファ３１と、前記表示データＤＡＴＡの所定量の終端を示すラッチパルスＬＰを前記出力バッファ３１に出力するラッチパルス出力回路２９と、前記表示器２３，４３の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファ３１を介して前記表示器２３，４３に出力するＰＷＭ出力回路３０と、を有する表示制御装置２２であって、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせることが可能な合致回路３２を設けたものである。
【０００９】
また、本発明は、前記合致回路は、前記ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせるものである。
【００１０】
また、本発明は、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせるか否かを選定する指示データを記憶する記憶部２８ａを設けたものである。
【００１１】
また、本発明は、表示データＤＡＴＡを一時的に記憶して表示器２３，４３に前記表示データＤＡＴＡを出力バッファ３１と、前記表示データＤＡＴＡの所定量の終端を示すラッチパルスＬＰを前記出力バッファ３１に出力するラッチパルス出力回路２９と、前記表示器２３，４３の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファ３１を介して前記表示器２３，４３に出力するＰＷＭ出力回路３０と、を有する表示制御装置２２であって、前記ＰＷＭ出力回路３０に、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させることが可能な同期回路３２を設けたものである。
【００１２】
また、本発明は、前記ＰＷＭ出力回路は、前記ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させるものである。
【００１３】
また、本発明は、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを設けたものである。
【００１４】
【発明の実施の形態】
以下、添付の図面に基いて、本発明の一実施形態を説明する。図１乃至図３は、本発明に係る表示コントローラ２２を液晶表示装置２０に適用した実施形態を示すものである。
【００１５】
液晶表示装置２０は、マイコン２１，表示コントローラ２２（表示制御装置）及び液晶表示器２３を有している（図１参照）。液晶表示器２３は、液晶表示素子２４，駆動回路２５，発光素子２６及び点灯回路２７からなるものである。液晶表示素子２４は、３２０×２４０ドットの画素を有するマトリクス型表示素子である。発光素子２６は、例えば発光ダイオード，冷陰極管若しくはバルブからなるものであり、液晶表示素子２４の裏面側に配置され、液晶表示素子２４を後方から照明する。
【００１６】
マイコン２１は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成されるものであり、表示コントローラ２２に表示データ及び調光データを出力する。表示コントローラ２２は、駆動回路２５を介して液晶表示素子２４を駆動すると共に、点灯回路２７を介して発光素子２６を駆動する。
【００１７】
表示コントローラ２２は、レジスタ２８，ラッチパルス出力回路２９，ＰＷＭ出力回路３０及び出力バッファ３１を有している（図２参照）。表示コントローラ２２は、第１ライン〜第２４０ラインの表示データＤＡＴＡを駆動回路２５に順次出力する。調光データは、ＰＷＭ出力回路３０にてＰＷＭ信号に変換され、出力バッファ３１を介して、点灯回路２７に出力される。
【００１８】
ラッチパルス出力回路２９から出力されるラッチパルスＬＰは各ラインの表示データＤＡＴＡの終端を示すものであり、ラッチパルスＬＰの立ち下がりと、各ラインの表示データＤＡＴＡの終端が同期している（図３参照）。ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、周期Ｔ２に対するオン時間ｔ２の割合で輝度レベルを表わしたものである。なお、ＰＷＭ出力回路３０は同期回路３２（合致回路）を有しているが、表示コントローラ２２を液晶表示器２０に適用した場合は、同期回路３２は使用されない。
【００１９】
レジスタ２８は、ＰＷＭ信号をラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを有している。記憶部２８ａは２ビットの記憶容量を有するものであり、例えば記憶部２８ａに「１０」と書込まれていると、ラッチパルス出力回路２９から同期回路３０に同期指示信号が出力され、ＰＷＭ信号がラッチパルスＬＰに同期するように出力され、記憶部２８ａに「００」と書込まれていると、ラッチパルス出力回路２９から同期指示信号は出力されず、ＰＷＭ信号はラッチパルスＬＰに同期しない。同期指示データはマイコン２１によりレジスタ２８の記憶部２８ａに書込まれる。
【００２０】
図４乃至図６は、表示コントローラ２２を有機ＥＬ表示装置４０に適用した実施形態を示すものである。
【００２１】
有機ＥＬ表示装置４０は、マイコン４１，表示コントローラ２２及び有機ＥＬ表示器４３を有している（図４参照）。有機ＥＬ表示器４３は、有機ＥＬ表示素子４４及び駆動回路４５を有している。有機ＥＬ表示素子４４は、３２０×２４０ドットの画素を有するマトリクス型表示素子である。表示コントローラ２２は、第１ライン〜第２４０ラインの表示データＤＡＴＡを駆動回路４５に順次出力する。
【００２２】
ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、周期Ｔ３に対するオン時間ｔ３の割合で輝度レベルを表わしたものである（図６参照）。レジスタ２８の記憶部２８ａには、同期指示信号として「１０」と書込まれており、ラッチパルス出力回路２９から同期回路３２に同期指示信号ＳＹＮが出力される。ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、ラッチパルスＬＰの立ち下がりに同期して、出力バッファ３１を介して駆動回路４５に出力される。
【００２３】
上述したように、表示コントローラ２２は、レジスタ２８の記憶部２８ａに、同期指示データをマイコン２１，４１により書込むことで、ラッチパルス出力回路２９から同期信号ＳＹＮを同期回路３２に出力するか否かを選択することができるため汎用性が高く、液晶表示器２３や有機ＥＬ表示器４３に適用できる。
【００２４】
なお、有機ＥＬ表示器４０における表示コントラーラ２２は、ＰＷＭ信号の立ち上がりと、ラッチパルスＬＰの立ち下がりを同期させたものであったが、ＰＷＭ信号の周期Ｔ３と、ラッチパルスＬＰの周期が同一であれば良く、例えばラッチパルスＬＰの立ち下がりから所定時間だけ遅延させて、ＰＷＭ信号が立ち上がるように同期させても良い。
【００２５】
【発明の効果】
本発明は、表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、前記ＰＷＭ信号の周期を前記ラッチパルスの周期に合わせることが可能な合致回路を設けたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる。
【００２６】
本発明は、表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、前記ＰＷＭ信号を前記ラッチパルスに同期させることが可能な同期回路を設けたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す液晶表示装置のブロック図。
【図２】同上実施形態を示す表示コントローラのブロック図。
【図３】同上実施形態を示すタイミング図。
【図４】同上実施形態を示す有機ＥＬ表示装置のブロック図。
【図５】同上実施形態を示す表示コントローラのブロック図。
【図６】同上実施形態を示すタイミング図。
【図７】従来例を示す液晶表示装置のブロック図。
【図８】同上従来例を示す液晶表示素子の正面図。
【図９】同上従来例を示す表示コントローラのブロック図。
【図１０】同上従来例を示すタイミング図。
【符号の説明】
２３ 液晶表示器（表示器）
２８ レジスタ
２８ａ 記憶部
２９ ラッチパルス出力回路
３０ ＰＷＭ出力回路
３１ 出力バッファ
３２ 合致回路（同期回路）
４３ 有機ＥＬ表示器（表示器）
ＤＡＴＡ 表示データ
ＬＰ ラッチパルス
ＳＹＮ 同期指示信号
【発明の属する技術分野】
本発明は、表示データ及び調光データを出力して表示器を制御する表示制御装置に関するものである。
【０００２】
【従来の技術】
従来より、マイコン１，表示コントローラ２（表示制御装置）及び液晶表示器３からなる液晶表示装置がある（図７参照）。液晶表示器３は、液晶表示素子４，駆動回路５，発光素子６及び点灯回路７を有している。液晶表示素子４は、ドットマトリクス型となっており、例えば３２０×２４０ドットの画素を有している（図８参照）。即ち、液晶表示素子４は、第１ライン〜第２４０ラインからなるものであり、各ラインはそれぞれ３２０個の画素を有している。
【０００３】
発光素子６は液晶表示素子４の裏面側に配置され、液晶表示素子４を後方から照明する。マイコン１は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成されるものであり、表示コントローラ２に表示データおよび調光データを出力する。表示コントローラ２は、駆動回路５を介して液晶表示素子４を駆動すると共に、点灯回路７を介して発光素子６を駆動する。
【０００４】
表示コントローラ２は、レジスタ８，ラッチパルス出力回路９，ＰＷＭ出力回路１０及び出力バッファ１１を有している（図９参照）。表示データＤＡＴＡは、出力バッファ１１を介して、液晶表示器３に出力される。調光データは、ＰＷＭ出力回路１０にてＰＷＭ信号として、出力バッファ１１を介して、点灯回路７に出力される。ＰＷＭ信号は、周期Ｔ１に対するオン時間ｔ１の割合で、輝度レベルを表わしたものである（図１０参照）。
【０００５】
表示コントローラ２は第１ライン〜第２４０ラインの表示データを駆動回路５に順次出力し、駆動回路５は液晶表示素子４の第１ライン〜第２４０ラインを順次駆動する。ラッチパルス出力回路９から出力されるラッチパルスＬＰは、各ラインの表示データＤＡＴＡの終端を示すものであり、ラッチパルスＬＰの立ち下がりと、各ラインの表示データＤＡＴＡの終端が同期している。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記表示コントローラ２は、液晶表示素子４等の非自発光型素子に適用することができるが、有機エレクトロルミネッセンス表示素子（以下、有機ＥＬ表示素子と記す）等の自発光型表示素子には適用することができないという問題を有していた。つまり、表示コントローラ２は、液晶表示器３のように液晶表示素子４と発光素子６を独立して制御する液晶表示器３には用いることができるが、自発光型表示素子を備えた表示器には適用することができなかった。これは、自発光型表示素子の場合、調光データ（即ち、ＰＷＭ信号）を表示データに同期させる必要があるためである。
【０００７】
本願発明は、種々の表示素子を制御できる汎用性が高い表示制御装置が望まれていることに鑑みなされたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる表示制御装置を提供するものである。
【０００８】
【課題を解決するための手段】
本発明は、前記課題を解決するため、表示データＤＡＴＡを一時的に記憶して表示器２３，４３に前記表示データＤＡＴＡを出力バッファ３１と、前記表示データＤＡＴＡの所定量の終端を示すラッチパルスＬＰを前記出力バッファ３１に出力するラッチパルス出力回路２９と、前記表示器２３，４３の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファ３１を介して前記表示器２３，４３に出力するＰＷＭ出力回路３０と、を有する表示制御装置２２であって、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせることが可能な合致回路３２を設けたものである。
【０００９】
また、本発明は、前記合致回路は、前記ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせるものである。
【００１０】
また、本発明は、前記ＰＷＭ信号の周期Ｔ３を前記ラッチパルスＬＰの周期に合わせるか否かを選定する指示データを記憶する記憶部２８ａを設けたものである。
【００１１】
また、本発明は、表示データＤＡＴＡを一時的に記憶して表示器２３，４３に前記表示データＤＡＴＡを出力バッファ３１と、前記表示データＤＡＴＡの所定量の終端を示すラッチパルスＬＰを前記出力バッファ３１に出力するラッチパルス出力回路２９と、前記表示器２３，４３の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファ３１を介して前記表示器２３，４３に出力するＰＷＭ出力回路３０と、を有する表示制御装置２２であって、前記ＰＷＭ出力回路３０に、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させることが可能な同期回路３２を設けたものである。
【００１２】
また、本発明は、前記ＰＷＭ出力回路は、前記ラッチパルス出力回路２９から同期指示信号ＳＹＮを入力した場合に、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させるものである。
【００１３】
また、本発明は、前記ＰＷＭ信号を前記ラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを設けたものである。
【００１４】
【発明の実施の形態】
以下、添付の図面に基いて、本発明の一実施形態を説明する。図１乃至図３は、本発明に係る表示コントローラ２２を液晶表示装置２０に適用した実施形態を示すものである。
【００１５】
液晶表示装置２０は、マイコン２１，表示コントローラ２２（表示制御装置）及び液晶表示器２３を有している（図１参照）。液晶表示器２３は、液晶表示素子２４，駆動回路２５，発光素子２６及び点灯回路２７からなるものである。液晶表示素子２４は、３２０×２４０ドットの画素を有するマトリクス型表示素子である。発光素子２６は、例えば発光ダイオード，冷陰極管若しくはバルブからなるものであり、液晶表示素子２４の裏面側に配置され、液晶表示素子２４を後方から照明する。
【００１６】
マイコン２１は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成されるものであり、表示コントローラ２２に表示データ及び調光データを出力する。表示コントローラ２２は、駆動回路２５を介して液晶表示素子２４を駆動すると共に、点灯回路２７を介して発光素子２６を駆動する。
【００１７】
表示コントローラ２２は、レジスタ２８，ラッチパルス出力回路２９，ＰＷＭ出力回路３０及び出力バッファ３１を有している（図２参照）。表示コントローラ２２は、第１ライン〜第２４０ラインの表示データＤＡＴＡを駆動回路２５に順次出力する。調光データは、ＰＷＭ出力回路３０にてＰＷＭ信号に変換され、出力バッファ３１を介して、点灯回路２７に出力される。
【００１８】
ラッチパルス出力回路２９から出力されるラッチパルスＬＰは各ラインの表示データＤＡＴＡの終端を示すものであり、ラッチパルスＬＰの立ち下がりと、各ラインの表示データＤＡＴＡの終端が同期している（図３参照）。ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、周期Ｔ２に対するオン時間ｔ２の割合で輝度レベルを表わしたものである。なお、ＰＷＭ出力回路３０は同期回路３２（合致回路）を有しているが、表示コントローラ２２を液晶表示器２０に適用した場合は、同期回路３２は使用されない。
【００１９】
レジスタ２８は、ＰＷＭ信号をラッチパルスＬＰに同期させるか否かを選定する同期指示データを記憶する記憶部２８ａを有している。記憶部２８ａは２ビットの記憶容量を有するものであり、例えば記憶部２８ａに「１０」と書込まれていると、ラッチパルス出力回路２９から同期回路３０に同期指示信号が出力され、ＰＷＭ信号がラッチパルスＬＰに同期するように出力され、記憶部２８ａに「００」と書込まれていると、ラッチパルス出力回路２９から同期指示信号は出力されず、ＰＷＭ信号はラッチパルスＬＰに同期しない。同期指示データはマイコン２１によりレジスタ２８の記憶部２８ａに書込まれる。
【００２０】
図４乃至図６は、表示コントローラ２２を有機ＥＬ表示装置４０に適用した実施形態を示すものである。
【００２１】
有機ＥＬ表示装置４０は、マイコン４１，表示コントローラ２２及び有機ＥＬ表示器４３を有している（図４参照）。有機ＥＬ表示器４３は、有機ＥＬ表示素子４４及び駆動回路４５を有している。有機ＥＬ表示素子４４は、３２０×２４０ドットの画素を有するマトリクス型表示素子である。表示コントローラ２２は、第１ライン〜第２４０ラインの表示データＤＡＴＡを駆動回路４５に順次出力する。
【００２２】
ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、周期Ｔ３に対するオン時間ｔ３の割合で輝度レベルを表わしたものである（図６参照）。レジスタ２８の記憶部２８ａには、同期指示信号として「１０」と書込まれており、ラッチパルス出力回路２９から同期回路３２に同期指示信号ＳＹＮが出力される。ＰＷＭ出力回路３０から出力されるＰＷＭ信号は、ラッチパルスＬＰの立ち下がりに同期して、出力バッファ３１を介して駆動回路４５に出力される。
【００２３】
上述したように、表示コントローラ２２は、レジスタ２８の記憶部２８ａに、同期指示データをマイコン２１，４１により書込むことで、ラッチパルス出力回路２９から同期信号ＳＹＮを同期回路３２に出力するか否かを選択することができるため汎用性が高く、液晶表示器２３や有機ＥＬ表示器４３に適用できる。
【００２４】
なお、有機ＥＬ表示器４０における表示コントラーラ２２は、ＰＷＭ信号の立ち上がりと、ラッチパルスＬＰの立ち下がりを同期させたものであったが、ＰＷＭ信号の周期Ｔ３と、ラッチパルスＬＰの周期が同一であれば良く、例えばラッチパルスＬＰの立ち下がりから所定時間だけ遅延させて、ＰＷＭ信号が立ち上がるように同期させても良い。
【００２５】
【発明の効果】
本発明は、表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、前記ＰＷＭ信号の周期を前記ラッチパルスの周期に合わせることが可能な合致回路を設けたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる。
【００２６】
本発明は、表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、前記ＰＷＭ信号を前記ラッチパルスに同期させることが可能な同期回路を設けたものであり、液晶表示素子等の非自発光型素子だけでなく、有機ＥＬ表示素子等の自発光型表示素子にも適用できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す液晶表示装置のブロック図。
【図２】同上実施形態を示す表示コントローラのブロック図。
【図３】同上実施形態を示すタイミング図。
【図４】同上実施形態を示す有機ＥＬ表示装置のブロック図。
【図５】同上実施形態を示す表示コントローラのブロック図。
【図６】同上実施形態を示すタイミング図。
【図７】従来例を示す液晶表示装置のブロック図。
【図８】同上従来例を示す液晶表示素子の正面図。
【図９】同上従来例を示す表示コントローラのブロック図。
【図１０】同上従来例を示すタイミング図。
【符号の説明】
２３ 液晶表示器（表示器）
２８ レジスタ
２８ａ 記憶部
２９ ラッチパルス出力回路
３０ ＰＷＭ出力回路
３１ 出力バッファ
３２ 合致回路（同期回路）
４３ 有機ＥＬ表示器（表示器）
ＤＡＴＡ 表示データ
ＬＰ ラッチパルス
ＳＹＮ 同期指示信号
Claims (6)
- 表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、
前記ＰＷＭ信号の周期を前記ラッチパルスの周期に合わせることが可能な合致回路を設けたことを特徴とする表示制御装置。 - 前記合致回路は、前記ラッチパルス出力回路から同期指示信号を入力した場合に、前記ＰＷＭ信号の周期を前記ラッチパルスの周期に合わせることを特徴とする請求項１に記載の表示制御装置。
- 前記ＰＷＭ信号の周期を前記ラッチパルスの周期に合わせるか否かを選定する指示データを記憶する記憶部を設けたことを特徴とする請求項１に記載の表示制御装置。
- 表示データを一時的に記憶して表示器に前記表示データを出力する出力バッファと、前記表示データの所定量の終端を示すラッチパルスを前記出力バッファに出力するラッチパルス出力回路と、前記表示器の輝度を調整する調光データをＰＷＭ信号にて前記出力バッファを介して前記表示器に出力するＰＷＭ出力回路と、を有する表示制御装置であって、
前記ＰＷＭ信号を前記ラッチパルスに同期させることが可能な同期回路を設けたことを特徴とする表示制御装置。 - 前記同期回路は、前記ラッチパルス出力回路から同期指示信号を入力した場合に、前記ＰＷＭ信号を前記ラッチパルスに同期させることを特徴とする請求項４に記載の表示制御装置。
- 前記ＰＷＭ信号を前記ラッチパルスに同期させるか否かを選定する同期指示データを記憶する記憶部を設けたことを特徴とする請求項４に記載の表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216063A JP3724736B2 (ja) | 2002-07-25 | 2002-07-25 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216063A JP3724736B2 (ja) | 2002-07-25 | 2002-07-25 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061574A true JP2004061574A (ja) | 2004-02-26 |
| JP3724736B2 JP3724736B2 (ja) | 2005-12-07 |
Family
ID=31937920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216063A Expired - Fee Related JP3724736B2 (ja) | 2002-07-25 | 2002-07-25 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715466B1 (ko) | 2004-11-22 | 2007-05-07 | 김태승 | 풀 컬러 표시 가능한 발광 다이오드 구동회로 |
| CN108305664A (zh) * | 2017-01-13 | 2018-07-20 | 爱思开海力士有限公司 | 半导体器件 |
-
2002
- 2002-07-25 JP JP2002216063A patent/JP3724736B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715466B1 (ko) | 2004-11-22 | 2007-05-07 | 김태승 | 풀 컬러 표시 가능한 발광 다이오드 구동회로 |
| CN108305664A (zh) * | 2017-01-13 | 2018-07-20 | 爱思开海力士有限公司 | 半导体器件 |
| CN108305664B (zh) * | 2017-01-13 | 2021-07-09 | 爱思开海力士有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3724736B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI308313B (ja) | ||
| TWI441145B (zh) | 背光驅動器及包含該背光驅動器之液晶顯示器 | |
| EP1950728A2 (en) | Pulse width modulation dimming control method and display apparatus having pulse width modulation dimming control function | |
| KR102527296B1 (ko) | 표시 시스템 및 이를 위한 프레임 구동 타이밍 동기 방법 | |
| CN102243843B (zh) | 背光单元、使用其的液晶显示设备及驱动背光单元的方法 | |
| CN110085164B (zh) | 显示面板及显示装置 | |
| JP5284348B2 (ja) | Ｌｅｄバックライト駆動装置 | |
| TWI801784B (zh) | 顯示裝置及其驅動方法 | |
| US8450949B2 (en) | LED driving device and driving system thereof | |
| EP1895489A2 (en) | Timing controller for flat panel display | |
| EP1717790A3 (en) | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display | |
| KR102517742B1 (ko) | 유기발광표시장치와 유기발광표시장치의 구동 방법 | |
| JP5348371B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US20040207620A1 (en) | Power supply, liquid crystal display device, and method of driving the same | |
| US8502768B2 (en) | Pulse-width modulation control for backlighting of a video display | |
| JP2006133732A (ja) | データ集積回路とこれを利用した発光表示装置及びその駆動方法 | |
| KR20100007198A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| KR101897002B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| CN110890064A (zh) | 用于驱动显示面板的半导体设备和方法 | |
| CN102117601A (zh) | 图像显示装置及其驱动方法 | |
| JP3724736B2 (ja) | 表示制御装置 | |
| JP4516507B2 (ja) | 液晶表示装置 | |
| JP2009104098A (ja) | タイミングコントローラ、タイミングコントローラを含む液晶表示装置および液晶表示装置の駆動方法 | |
| TWI520121B (zh) | 以鎖相迴路為基礎使用外部時脈以產生內部時脈的驅動發光元件以及相關顯示器的驅動器與方法 | |
| KR101595444B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3724736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |