JP2004056594A - Adsl modulation and demodulation device and system using the same - Google Patents
Adsl modulation and demodulation device and system using the same Download PDFInfo
- Publication number
- JP2004056594A JP2004056594A JP2002212976A JP2002212976A JP2004056594A JP 2004056594 A JP2004056594 A JP 2004056594A JP 2002212976 A JP2002212976 A JP 2002212976A JP 2002212976 A JP2002212976 A JP 2002212976A JP 2004056594 A JP2004056594 A JP 2004056594A
- Authority
- JP
- Japan
- Prior art keywords
- control code
- unit
- storage unit
- control
- adsl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はLSI集積回路に関するものであり、特に、ディジタル加入者線モデムの変復調LSIに関するものである
【0002】
【従来の技術】
ITU−T規格G.992.1及びG.992.2において規格化されている非対称ディジタル加入者線(ADSL)方式は、より対線であるメタリックの電話線を用いて、従来の約50倍の能力を有するデジタルデータ通信サービスと、電話/ファクシミリによるサービスとを同時に提供できる技術である。
【0003】
ADSLでは、電話として使用されているメタリック線に、例えばG.992.1勧告の場合には約1MHzまでの高周波を使用することによって、高速なデータ転送を実現している。
【0004】
ADSLモデムにおける主な信号処理は、DMT変復調の核となる高速フーリエ変換(FFT)と高速逆フーリエ変換(IFFT)、また周波数フィルタやイコライザ、エコーキャンセラの核となるFIR、IIRフィルタ、周波数イコライザの核となる複素乗算、エネルギー計算やエラー量算出に使用される二乗累積和計算などがある。
【0005】
【発明が解決しようとする課題】
上記のようなディジタル信号処理を汎用のディジタルシグナルプロセッサ(DSP)で処理しようとした場合、信号処理のリアルタイム性の要求からオンチップ命令メモリ容量が大きくなり、コストアップにつながる。また、汎用信号処理に対応する命令制御が複雑となり、回路規模が増大する。
【0006】
一方、ハードウェアロジックでは、信号処理内容が固定的に決定されてしまうため、信号処理の柔軟性に欠ける。そのため、モデム設置場所によって変化する周波数特性やノイズ特性などに対応することができず、通信品質の劣化を起こすことになる。これを防ぐ為に様々なディジタル信号処理の演算回路を実装していくと、回路の増大を引き起こし、コスト増につながる。
【0007】
本発明は、上記の問題に鑑み、回路規模を増大させることなく柔軟な信号処理が可能なADSL変復調装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、本発明のADSL変復調装置は、外部の中央演算装置より供給される制御コードを格納する制御コード記憶部と、係数データを格納する係数データ記憶部と、処理すべきデータを格納するデータ記憶部と、積和演算を行う積和演算器と、前記演算器を制御する演算器制御部とを備え、前記演算器制御部が、前記制御コード記憶部から供給される制御コードに応じて、前記係数データ記憶部に格納されている計数データと前記データ記憶部に格納されているデータとの演算を前記積和演算器に行わせることを特徴とする。
【0009】
また、上記の目的を達成するために、本発明にかかるADSL変復調システムは、中央演算装置と、ADSL変復調装置とを含むADSL変復調システムであって、前記ADSL変復調装置は、前記中央演算装置より供給される制御コードを格納する制御コード記憶部と、係数データを格納する係数データ記憶部と、処理すべきデータを格納するデータ記憶部と、積和演算を行う積和演算器と、前記演算器を制御する演算器制御部とを備え、前記演算器制御部が、前記制御コード記憶部から供給される制御コードに応じて、前記係数データ記憶部に格納されている計数データと前記データ記憶部に格納されているデータとの演算を前記積和演算器に行わせ、前記中央演算装置が、複数種類のイコライズ処理プログラムから適切なプログラムを選択し、選択したプログラムの制御コードを前記ADSL変復調装置へ供給することを特徴とする。
【0010】
【発明の実施の形態】
本発明のADSL変復調装置およびADSL変復調システムは、積和演算器を用いることにより、従来の構成のような制御コード発生器からの非リアルタイムな制御コード発生が不要になるため、制御コード発生器としての汎用DSPのような大規模オンチップメモリが不要となる。また、制御コードでは、条件分岐制御などの複雑な制御機構を持たないので、制御器の回路規模を小さくすることができる。また、ADSL変復調のFFT、IFFTやフィルタ処理のFIR、IIRなど、複数種類の制御コードを容易することにより、イコライザやエコーキャンセラの処理を設置環境に合わせて変化させることができる。従って、回路規模を増大させることなく柔軟な信号処理が可能なADSL変復調装置およびADSL変復調システムを提供することが可能となる。
【0011】
本発明のADSL変復調装置は、カウンタをさらに備え、前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行うことが好ましい。この構成によれば、制御コード記憶部に格納されている特定の制御コードを、中央演算装置が設定した回数だけ繰り返して実行することが可能となり、処理効率が向上する点で有利である。
【0012】
本発明のADSL変復調装置において、前記制御コード記憶部が、複数種類の信号処理プログラムを格納し、中央演算装置の制御信号に応じて前記信号処理プログラムのいずれかを選択し、選択された信号処理プログラムの制御コードを前記演算器制御部へ供給することが好ましい。この構成によれば、積和演算器における演算内容を変化させるたびにホストCPUから制御コードを書きかえる必要がなくなるので、処理効率が向上する点で有利である。なお、この構成にカウンタをさらに設け、前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行うように構成してもよい。
【0013】
本発明のADSL変復調装置は、前記制御コードをデコードする第1のデコーダと、前記係数データ記憶部に対するアクセス制御を行う第2のデコーダと、カウンタと、前記第1のデコーダでデコードされた制御コードを格納する演算器制御コード記憶部とをさらに備え、前記第1のデコーダによる制御コードのデコード結果に応じて前記カウンタを動作させ、前記演算器制御コード記憶部が、前記カウンタ出力と前記第1のデコーダによりデコードされた制御コードとに応じて、前記第2のデコーダへ制御コードを出力し、前記第2のデコーダが、前記演算器制御コード記憶部から受け取った制御コードのデコード結果に応じて、前記係数データ記憶部とデータ記憶装置とに対するアクセスを行うことが好ましい。この構成によれば、アドレスや繰り返しの制御が複雑な処理を、中央演算装置に付加をかけることなく実行することができ、処理効率が向上する点で有利である。
【0014】
本発明のADSL変復調システムは、ADSL変復調装置にカウンタがさらに設けられると共に、前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行うことが好ましい。
【0015】
本発明のADSL変復調システムは、ADSL変復調装置の制御コード記憶部が、複数種類の信号処理プログラムを格納すると共に、前記中央演算装置の制御信号に応じて前記信号処理プログラムのいずれかを選択し、選択された信号処理プログラムの制御コードを前記演算器制御部へ供給することが好ましい。
【0016】
本発明のADSL変復調システムは、ADSL変復調装置にカウンタがさらに設けられると共に、前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行うことが好ましい。
【0017】
本発明のADSL変復調システムは、ADSL変復調装置に、前記制御コードをデコードする第1のデコーダと、前記係数データ記憶部に対するアクセス制御を行う第2のデコーダと、カウンタと、前記第1のデコーダでデコードされた制御コードを格納する演算器制御コード記憶部とがさらに設けられると共に、前記第1のデコーダによる制御コードのデコード結果に応じて前記カウンタを動作させ、前記演算器制御コード記憶部が、前記カウンタ出力と前記第1のデコーダによりデコードされた制御コードとに応じて、前記第2のデコーダへ制御コードを出力し、前記第2のデコーダが、前記演算器制御コード記憶部から受け取った制御コードのデコード結果に応じて、前記係数データ記憶部とデータ記憶装置とに対するアクセスを行うことが好ましい。
【0018】
本発明のADSL変復調システムは、中央演算装置により過去に選択されたイコライズ処理を記憶する選択履歴記憶部をさらに備え、前記中央演算装置が、前記選択履歴記憶部の情報に基づき、イコライズ処理プログラムの選択を行うことが好ましい。
【0019】
以下、図面を参照しながら、本発明の実施形態についてより詳細に説明する。
【0020】
(第1の実施形態)
本発明の第1の実施形態にかかるADSL変復調システムの構成を、図1に示す。
【0021】
図1に示すように、本実施形態のADSL変復調システムは、ADSLモデム100とコンピュータのホストCPU200とによって構成される。ADSLモデム100は、積和演算器105、演算器制御部101、制御コードキュー102、データレジスタファイル103、およびデータRAM104を備える。
【0022】
積和演算器105は、入力信号の組み合わせが可変であり、演算器制御部101によって制御される。その制御コードは、制御コードキュー102に格納されている。データレジスタファイル103には、それぞれのディジタル演算処理で使用される係数データが格納されている。データレジスタファイル103と、入力信号(送信データまたは受信データ)が格納されているデータRAM104とが、積和演算器105に接続されている。ホストCPU200は、積和演算器105の制御コードを制御コードキュー102に書きこむ。ホストCPU200は、制御コードキュー102に書きこむ制御コードによって、データレジスタファイル103に任意のデータを書きこむことも可能である。
【0023】
以下、本実施形態のADSL変復調システムの動作について説明する。
【0024】
ホストCPU200は、積和演算器105に行わせる演算の制御コードを制御コードキュー102に書きこむ。制御コードキュー102に蓄積された制御コードは、演算器制御部101に送られる。演算器制御部101は、この制御コードを元にデータレジスタファイル103、データRAM104、そして積和演算器105に制御信号を送出することで、信号処理を行う。演算器制御部101は、データレジスタファイル103およびデータRAM104のアドレス制御も実行する。このアドレス制御として、一般にディジタル信号処理に用いられるアドレス演算(例えば高速フーリエ変換で用いられるリバースキャリー加算やモジュロアドレッシングなど)等を実行することが可能である。制御コードキュー102の制御コードが全て実行されて、かつホストCPU200からの制御コードの供給が無い場合には、制御コードキュー102からホストCPU200にエンプティ信号を送出し、積和演算器105はアイドル状態となる。
【0025】
以上の動作により、本実施形態のADSL変復調システムでは、ADSLで実行される様々な信号処理が実行される。
【0026】
例えばフィルタ処理であれば、データレジスタファイル103にフィルタのタップ係数を設定し、データRAM104に蓄積される送信データもしくは受信データとの積和演算を実行することで、FIRフィルタが構成できる。エコーキャンセラの場合においては、データレジスタファイル103にキャンセルすべきデータ列を設定し、同様の積和演算で処理が可能である。
【0027】
また、イコライザ処理で使用されるIIRフィルタについても、同様に処理が実行できる。この時には、FIRフィルタ演算に比べてアドレス操作が複雑であるが、演算器制御部101で該当するアドレス操作を実行できるように設計を行う。
【0028】
エネルギー計算やエラー量の累積加算を行う場合は、積和演算器105において、データRAM104に格納されているデータの2乗和を累積することによって処理が可能である。
【0029】
高速フーリエ変換(FFT)や高速逆フーリエ変換(IFFT)の場合は、若干複雑ではあるものの、データRAM104とデータレジスタファイル103の読み出しアドレスと、データRAM104への演算結果格納アドレスとを制御することによって、処理が可能である。
【0030】
ADSLでは、交換局とモデムが設置されている場所とを結ぶメタリック線の環境によって、必要となる演算の内容と処理量が変わってくるが、上記のように構成される積和演算器105をADSLモデム100が搭載することによって、ホストCPU200が積和演算器105に実行させるフィルタやイコライズの処理量とその内容を制御することが可能となり、メタリック線の環境に応じた最適なディジタル演算処理が可能となる。
【0031】
(第2の実施形態)
本発明の第2の実施形態にかかるADSL変復調システムの構成を、図2に示す。図2に示すように、本実施形態のADSL変復調システムは、ADSLモデム110と、ホストCPU200とを有する。ADSLモデム110は、積和演算器105、演算器制御部101、制御コードキュー102、データレジスタファイル103、データRAM104、および、カウンタ106を備える。
【0032】
すなわち、本実施形態のADSL変復調システムは、制御コードキュー102にダウンカウンタ106が接続された点において、第1の実施形態のADSL変復調システムと構成が異なっている。ダウンカウンタ106の値は、ホストCPU200から設定できるようになっている。
【0033】
以下、このADSL変復調システムの動作について説明する。
【0034】
制御コードキュー102には、第1の実施形態と同様に、ホストCPU200から制御コードが格納され、演算器制御部101に制御コードが送られる。制御コードキュー102では、制御コード内に設定されているビットに応じて、繰り返しを行わない設定になっている場合は該当制御コードを1回だけ演算器制御部101に送信し、繰り返しを行う設定になっている場合はダウンカウンタ105の値が0になるまで、同一のコードを演算器制御部101に送出する。
【0035】
なお、ダウンカウンタ106に0が設定されている場合には、制御コードキュー102から演算器制御部101に制御コードが1回送られて、次に格納されている制御コードが実行される。ダウンカウンタにNが設定されていた場合には、制御コードキュー102から演算器制御部101へ同一の制御コードが(N+1)回送出され、繰り返し実行を行う。
【0036】
以上の構成により、制御コードキュー102に格納されている特定の制御コードを、ホストCPU200が設定した回数だけ繰り返して実行することが可能となる。このことは、フィルタ処理とエコーキャンセラに使用されるFIRフィルタ演算や、エネルギー計算とエラー量算出に使用される2乗累積加算に有効である。上記の構成によって、ホストCPU200が同一のコードを制御コードキュー102へ送出する手間を省くことが可能となり、処理の高効率化が図られる。
【0037】
(第3の実施形態)
本発明の第3の実施形態にかかるADSL変復調システムの構成を、図3に示す。図3に示すように、本実施形態のADSL変復調システムは、ADSLモデム120と、ホストCPU200とを備えている。ADSLモデム120は、積和演算器105、演算器制御部101、制御コードキュー102、データレジスタファイル103、および、データRAM104を有する。
【0038】
本構成においては、制御コードキュー120として、複数個の制御コード格納装置102A,102B,102Cが用意され、これらの装置のそれぞれに異なる信号処理プログラムが格納されている。例えば、図3において、制御コード格納装置102AにはFIRフィルタの信号処理プログラムが、制御コード格納装置102BにはIIRフィルタプログラムが、制御コード格納装置102Cには2乗累積加算プログラムが、それぞれ格納される。
【0039】
以上のような複数の制御コードキュー102に対し、ホストCPU200からそれぞれ起動の制御信号が送られる。この制御信号を受け取ることによって、制御コード格納装置102A,102B,102Cのうち該当するいずれかから、制御コードが演算器制御部101に送出され、演算が実行される。
【0040】
このことによって、複数のディジタル信号処理を積和演算器105に実行させる場合に、演算内容を変化させるたびにホストCPU200から制御コードを書きかえることが不要となり、処理の効率化を図れる。
【0041】
なお、本実施形態では、制御コードキュー102が3つの制御コード格納装置102A,102B,102Cにより構成される例を説明したが、制御コードキュー102を構成する制御コード格納装置の数や、各装置に格納されるプログラムの種類は、上述の具体例にのみ限定されるものではない。
【0042】
(第4の実施形態)
本発明の第4の実施形態にかかるADSL変復調システムは、図4に示すように、ADSLモデム130とホストCPU200とが接続された構成である。制御コード格納装置102A〜102Cには、ダウンカウンタ106A〜106Cがそれぞれ接続されている。制御コード格納装置102A〜102Cの機能および動作は第3の実施形態において説明したとおりである。また、ダウンカウンタ106A〜106Cの機能および動作は、第2の実施形態で説明したダウンカウンタ106と同様である。
【0043】
なお、本実施形態でも、制御コードキュー102が3つの制御コード格納装置102A,102B,102Cにより構成される例を説明したが、制御コードキュー102を構成する制御コード格納装置の数や、各装置に格納されるプログラムの種類は、上述の具体例にのみ限定されるものではない。
【0044】
(第5の実施形態)
本発明の第5の実施形態にかかるADSL変復調システムの構成を、図5に示す。図5に示すように、本実施形態のADSL変復調システムは、ADSLモデム140とホストCPU200とが接続された構成である。ADSLモデム140は、積和演算器105、演算器制御コードレジスタファイル108、制御コードキュー102、データレジスタファイル103、データRAM104、ダウンカウンタ106、第1デコーダ107、および、第2デコーダ109を備えている。
【0045】
本構成においては、制御コードキュー102から、制御コードが第1デコーダ107へ送出される。第1デコーダ107は、デコード結果からダウンカウンタ106と演算器制御コードレジスタファイル108に制御信号を出力する。ダウンカウンタ106では、制御信号に基づいてカウンタを動作させ、演算器制御コードレジスタファイル108にカウンタ値を出力する。演算器制御コードレジスタファイル108では、第1デコーダ107のデコード結果とダウンカウンタ106のカウンタ値とを参照して、第2デコーダ109に演算器制御コードを出力する。第2デコーダ109はこの演算器制御コードに基づいて積和演算器105に制御コードを、データレジスタファイル103とデータRAM104とにアドレスを出力し、積和演算を実行する。
【0046】
また、制御コードキュー102から送出された制御コードを第1デコーダ107がデコードした結果、データレジスタファイル103に値を書きこむことができる。
【0047】
以下、本ADSL変復調システムの動作について説明する。
【0048】
演算器制御コードレジスタファイル108には、積和演算器105で行うことができる演算コードをあらかじめ格納しておく。この演算コードにはデータレジスタファイル103およびデータRAM104のアクセスパターンも考慮して、アドレスポインタの修飾演算まで加えて登録しておく。
【0049】
制御コードキュー102には、演算器制御コードレジスタファイル108に格納されている演算コードを読み出す順序を制御する制御コードを格納する。ここにはカウンタ106を起動させて、演算器制御コードレジスタファイル108から第2デコーダ109に出力される制御コードを繰り返して出力させる、などの制御コードも合わせて格納する。
【0050】
これによって、アドレスや繰り返しの制御が複雑なFFTやIFFTなどの処理を、ホストCPU200に負荷をかけることなく実行することが可能となり、処理の高効率化を図れる。
【0051】
(第6の実施形態)
本発明の第6の実施形態にかかるADSL変復調システムの構成を、図6に示す。図6に示すように、本実施形態のADSL変復調システムは、ADSLモデム100およびホストCPU200の他に、記憶装置201を備えている点において、第1の実施形態にかかるADSL変復調システムと異なっている。記憶装置201は、ホストCPU200の制御プログラムを格納し、ホストCPU200からアクセスされる。ADSLモデム100は、第1の実施形態で説明したとおり、積和演算器105、演算器制御部101、制御コードキュー102、データレジスタファイル103、および、データRAM104を備えている。
【0052】
また、記憶装置201には、第1の実施形態で説明したような、FIR処理、IIR処理、FFT処理、イコライザ処理などの種々の信号処理を制御するための制御コードが複数格納されている。ホストCPU200はFIRフィルタ、IIRフィルタ、FFTなどのプログラムを制御プログラムの中に準備しておき、そのうち通信品質の最も高い演算処理を最終的に選択する。
【0053】
処理の流れの一例をフローチャートとして、図7に示す。
【0054】
ADSLモデムのトレーニングが始まった段階で、回線特性の概略測定を実施する(ステップS1)。これから得られた結果を元にして、ホストCPU200が、イコライズの最適コードを選択し、制御コードキュー102にロードする(ステップS2)。その後、詳細な回線測定を行って(ステップS3)、データレジスタファイルの値を決定し(ステップS4)、実際のデータ通信を実施する(ステップS5)。
【0055】
以上のような動作を行うことによって、設置場所によって通信環境が異なるADSLで、その場所に最適なイコライズ処理を可能とするADSL変復調システムが実現できる。
【0056】
(第7の実施形態)
本発明の第7の実施形態にかかるADSL変復調システムの構成を、図8に示す。図6に示すように、本実施形態のADSL変復調システムは、ADSLモデム110およびホストCPU200の他に、記憶装置201を備えている点において、第2の実施形態にかかるADSL変復調システムと異なっている。記憶装置201は、ホストCPU200の制御プログラムを格納し、ホストCPU200からアクセスされる。ADSLモデム110は、第2の実施形態で説明したとおり、積和演算器105、演算器制御部101、制御コードキュー102、データレジスタファイル103、データRAM104、および、ダウンカウンタ106を備えている。
【0057】
(第8の実施形態)
本発明の第8の実施形態にかかるADSL変復調システムは、図9に示すように、第3の実施形態にかかる構成(図3参照)に、第6の実施形態にかかる記憶装置201(図6参照)を組み合わせた構成である。
【0058】
(第9の実施形態)
本発明の第9の実施形態にかかるADSL変復調システムは、図10に示すように、第4の実施形態にかかる構成(図4参照)に、第6の実施形態にかかる記憶装置201(図6参照)を組み合わせた構成である。
【0059】
(第10の実施形態)
本発明の第10の実施形態にかかるADSL変復調システムは、図11に示すように、第5の実施形態にかかる構成(図5参照)に、第6の実施形態にかかる記憶装置201(図6参照)を組み合わせた構成である。
【0060】
(第11の実施形態)
本発明の第11の実施形態にかかるADSL変復調システムの構成を、図12に示す。図12に示すように、本実施形態のADSL変復調システムは、第1の実施形態で説明したADSLモデム100およびホストCPU200の他に、記憶装置202,203を備えている。
【0061】
記憶装置202は、ホストCPU200に接続され、イコライズ用の制御コードが格納されている。また、ホストCPU200には、過去に選択されたイコライズ用制御コードを記憶する記憶装置203も接続されている。記憶装置203に記憶されている情報を元にして、制御コードがホストCPU200を通じてADSLモデムの制御コードキュー102にロードされ、イコライズなどの処理が行われる。
【0062】
ここで、本ADSL変復調システムの具体的な処理の例を図13に示す。
【0063】
モデム立ち上げ時に、まず前回のイコライズ結果を使用するかを判断する(ステップS11)。このときに完全初期化を行うのは、モデムが設置されて間も無い状態か、前回の接続でエラー終了した場合(例えば通信のエラー量が多くなった為にリセットがかかった場合など)、もしくは、ユーザの任意の設定による場合がある。
【0064】
もし、初期化が選択された場合には、図7のフローチャートと同様にしてステップS12〜S18の処理を行い、最終のイコライズ処理内容が記憶装置203に格納される。前回のイコライズ結果を復元する場合には、記憶装置203より前回の処理内容とパラメータを取り出して、データ通信を実行する。
【0065】
ADSLではモデムが一旦設置がされると、使用しているメタリック線の環境は大きく変わることが少ない。環境が大きく変わった場合にはそれまでのイコライズ処理では対応できない回線特性となる為に通信エラー量が増大し、エラー終了となる。この場合は、図13のフローチャートに示した通り、最初から回線特性を測定しなおすので、新たな回線特性に応じたイコライズ処理を行うことができる。
【0066】
以上のことから、以前の環境を保存することでイコライズの選択処理を省くことが可能となり、モデムの電源投入から通信開始までの時間を短縮することが可能となる。
【0067】
(第12の実施形態)
本発明の第12の実施形態は、第6の実施形態にかかるADSL変復調システム(図6参照)に、第11の実施形態にかかる記憶装置202,203を組み合わせた構成である。なお、図示は省略する。
【0068】
(第13の実施形態)
本発明の第13の実施形態は、第7の実施形態にかかるADSL変復調システム(図8参照)に、第11の実施形態にかかる記憶装置202,203を組み合わせた構成である。なお、図示は省略する。
【0069】
(第14の実施形態)
本発明の第14の実施形態は、第8の実施形態にかかるADSL変復調システム(図9参照)に、第11の実施形態にかかる記憶装置202,203を組み合わせた構成である。なお、図示は省略する。
【0070】
(第15の実施形態)
本発明の第15の実施形態は、第9の実施形態にかかるADSL変復調システム(図10参照)に、第11の実施形態にかかる記憶装置202,203を組み合わせた構成である。なお、図示は省略する。
【0071】
【発明の効果】
以上の実施例に示すような積和演算器部においては制御コード発生器からの非リアルタイムな制御コード発生が不要となるため、制御コード発生器として汎用DSPのような大規模オンチップメモリが不要となること、また、 制御コードでは条件分岐制御などの複雑な制御機構を持たないため、制御器の回路規模を小さくすることで、面積の削減を図ることができ、低コストな変復調LSIの提供が可能となる。また、イコライザやエコーキャンセラの処理を、設置されているモデムの環境に合わせて変化させることができるので、通信品質の向上に寄与することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示した図である。
【図2】本発明の第2の実施形態を示した図である。
【図3】本発明の第3の実施形態を示した図である。
【図4】本発明の第4の実施形態を示した図である。
【図5】本発明の第5の実施形態を示した図である。
【図6】本発明の第6の実施形態を示した図である。
【図7】本発明の第6の実施形態にかかるADSL変復調システムの処理の流れを説明するフローチャートである。
【図8】本発明の第7の実施形態を示した図である。
【図9】本発明の第8の実施形態を示した図である。
【図10】本発明の第9の実施形態を示した図である。
【図11】本発明の第10の実施形態を示した図である。
【図12】本発明の第11の実施形態を示した図である。
【図13】本発明の第11の実施形態にかかるADSL変復調システムの処理の流れを説明するフローチャートである。
【符号の説明】
100 ADSLモデム
101 演算器制御部
102 制御コードキュー
103 データレジスタファイル
104 データRAM
105 積和演算器
106 ダウンカウンタ
107 第1デコーダ
108 演算器制御コードレジスタファイル
109 第2デコーダ
200 ホストCPU
201 制御プログラム記憶装置
202,203 記憶装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an LSI integrated circuit, and more particularly to a modulation / demodulation LSI for a digital subscriber line modem.
[0002]
[Prior art]
ITU-T standard G. 992.1 and G.I. The Asymmetric Digital Subscriber Line (ADSL) system standardized in 992.2 uses a twisted pair of metallic telephone lines to provide a digital data communication service having approximately 50 times the capacity of the conventional digital telephone service and a telephone / telephone line. This is a technology that can simultaneously provide facsimile services.
[0003]
In ADSL, metallic lines used as telephones, for example, G. In the case of the 992.1 recommendation, high-speed data transfer is realized by using a high frequency up to about 1 MHz.
[0004]
The main signal processing in the ADSL modem is fast Fourier transform (FFT) and fast inverse Fourier transform (IFFT), which are the core of DMT modulation and demodulation, and FIR, IIR filter, and frequency equalizer, which are the cores of frequency filters, equalizers, and echo cancellers. There are core complex multiplication and square cumulative sum calculation used for energy calculation and error amount calculation.
[0005]
[Problems to be solved by the invention]
If the digital signal processing as described above is to be processed by a general-purpose digital signal processor (DSP), the on-chip instruction memory capacity is increased due to the requirement of real-time signal processing, which leads to an increase in cost. In addition, instruction control corresponding to general-purpose signal processing becomes complicated, and the circuit scale increases.
[0006]
On the other hand, in hardware logic, the content of signal processing is fixedly determined, and therefore, the flexibility of signal processing is lacking. For this reason, it is not possible to cope with frequency characteristics and noise characteristics that vary depending on the installation location of the modem, and the communication quality deteriorates. If various arithmetic circuits for digital signal processing are mounted in order to prevent this, the number of circuits is increased, which leads to an increase in cost.
[0007]
The present invention has been made in view of the above problems, and has as its object to provide an ADSL modem capable of performing flexible signal processing without increasing the circuit scale.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, an ADSL modem according to the present invention includes a control code storage unit for storing a control code supplied from an external central processing unit, a coefficient data storage unit for storing coefficient data, and a processing unit. A data storage unit for storing power data, a product-sum operation unit for performing a product-sum operation, and an operation unit control unit for controlling the operation unit, wherein the operation unit control unit is supplied from the control code storage unit. And causing the product-sum operation unit to perform an operation on the count data stored in the coefficient data storage unit and the data stored in the data storage unit in accordance with the control code.
[0009]
Further, in order to achieve the above object, an ADSL modulation / demodulation system according to the present invention is an ADSL modulation / demodulation system including a central processing unit and an ADSL modulation / demodulation device, wherein the ADSL modulation / demodulation device is supplied from the central processing unit. A control code storage unit that stores a control code to be processed, a coefficient data storage unit that stores coefficient data, a data storage unit that stores data to be processed, a product-sum operation unit that performs a product-sum operation, and the operation unit An arithmetic unit control unit that controls the count data stored in the coefficient data storage unit and the data storage unit according to a control code supplied from the control code storage unit. Causes the product-sum operation unit to perform an operation with the data stored in the CPU, and the central processing unit executes an appropriate program from a plurality of types of equalization processing programs. And-option, and supplying the control code of a program selected to the ADSL modem.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
The ADSL modulation / demodulation device and the ADSL modulation / demodulation system of the present invention do not require non-real-time control code generation from the control code generator as in the conventional configuration by using the product-sum operation unit. A large-scale on-chip memory such as a general-purpose DSP is not required. Further, since the control code does not have a complicated control mechanism such as conditional branch control, the circuit scale of the controller can be reduced. Further, by facilitating a plurality of types of control codes such as FDSL and IFFT for ADSL modulation and demodulation and FIR and IIR for filter processing, processing of an equalizer and an echo canceller can be changed according to an installation environment. Therefore, it is possible to provide an ADSL modulation / demodulation device and an ADSL modulation / demodulation system capable of performing flexible signal processing without increasing the circuit scale.
[0011]
The ADSL modem of the present invention further comprises a counter, wherein the control code storage unit supplies the control code to the arithmetic unit control unit in accordance with a decoding result of the control code supplied from the central unit. It is preferable that the repetition is performed according to the value of the counter. According to this configuration, the specific control code stored in the control code storage unit can be repeatedly executed the number of times set by the central processing unit, which is advantageous in that processing efficiency is improved.
[0012]
In the ADSL modem of the present invention, the control code storage section stores a plurality of types of signal processing programs, selects one of the signal processing programs according to a control signal of a central processing unit, and selects the selected signal processing program. It is preferable to supply a control code of a program to the computing unit control unit. According to this configuration, it is not necessary to rewrite the control code from the host CPU every time the content of the operation in the product-sum operation unit is changed, so that the processing efficiency is advantageously improved. In this configuration, a counter is further provided, and the control code storage unit controls the supply of the control code to the arithmetic unit control unit in accordance with a decoding result of the control code supplied from the central unit, by the counter of the counter. You may comprise so that it may repeat according to a value.
[0013]
An ADSL modem according to the present invention includes a first decoder for decoding the control code, a second decoder for controlling access to the coefficient data storage unit, a counter, and a control code decoded by the first decoder. An operation unit control code storage unit that stores the counter output in accordance with a result of decoding the control code by the first decoder, wherein the operation unit control code storage unit stores the counter output and the first And a control code output to the second decoder in accordance with the control code decoded by the second decoder. The second decoder outputs a control code in accordance with a decoding result of the control code received from the arithmetic unit control code storage unit. It is preferable to access the coefficient data storage unit and the data storage device. According to this configuration, it is possible to execute processing with complicated control of address and repetition without adding to the central processing unit, which is advantageous in that processing efficiency is improved.
[0014]
In the ADSL modulation / demodulation system of the present invention, the ADSL modulation / demodulation device further includes a counter, and the control code storage unit transmits the control code to the arithmetic unit control unit in accordance with a decoding result of the control code supplied from the central unit. It is preferable that the supply of the control code is repeatedly performed according to the value of the counter.
[0015]
In the ADSL modulation / demodulation system of the present invention, the control code storage unit of the ADSL modulation / demodulation device stores a plurality of types of signal processing programs, and selects one of the signal processing programs according to a control signal of the central processing unit, It is preferable that the control code of the selected signal processing program is supplied to the arithmetic unit control unit.
[0016]
In the ADSL modulation / demodulation system of the present invention, the ADSL modulation / demodulation device further includes a counter, and the control code storage unit transmits the control code to the arithmetic unit control unit in accordance with a decoding result of the control code supplied from the central unit. It is preferable that the supply of the control code is repeatedly performed according to the value of the counter.
[0017]
An ADSL modulation / demodulation system according to the present invention includes an ADSL modulation / demodulation device including a first decoder for decoding the control code, a second decoder for controlling access to the coefficient data storage unit, a counter, and the first decoder. An arithmetic unit control code storage unit for storing the decoded control code is further provided, and the counter is operated in accordance with a result of decoding the control code by the first decoder, and the arithmetic unit control code storage unit A control code is output to the second decoder according to the counter output and the control code decoded by the first decoder, and the second decoder outputs a control code received from the arithmetic unit control code storage unit. An access is made to the coefficient data storage unit and the data storage device according to a code decoding result. Door is preferable.
[0018]
The ADSL modulation / demodulation system of the present invention further includes a selection history storage unit that stores an equalization process selected in the past by the central processing unit, and the central processing unit executes an equalization processing program based on the information in the selection history storage unit. It is preferred to make a selection.
[0019]
Hereinafter, embodiments of the present invention will be described in more detail with reference to the drawings.
[0020]
(1st Embodiment)
FIG. 1 shows the configuration of the ADSL modulation / demodulation system according to the first embodiment of the present invention.
[0021]
As shown in FIG. 1, the ADSL modulation / demodulation system of the present embodiment includes an
[0022]
The product-
[0023]
Hereinafter, the operation of the ADSL modulation / demodulation system of the present embodiment will be described.
[0024]
The
[0025]
By the above operation, in the ADSL modulation / demodulation system of the present embodiment, various signal processes executed in the ADSL are executed.
[0026]
For example, in the case of filter processing, an FIR filter can be configured by setting a tap coefficient of a filter in the
[0027]
Further, the same processing can be performed for the IIR filter used in the equalizer processing. At this time, although the address operation is complicated as compared with the FIR filter operation, the arithmetic
[0028]
In the case of performing the energy calculation or the cumulative addition of the error amount, the processing can be performed by accumulating the sum of squares of the data stored in the
[0029]
In the case of the fast Fourier transform (FFT) or the fast inverse Fourier transform (IFFT), although slightly complicated, by controlling the read addresses of the
[0030]
In ADSL, the content of the necessary computation and the amount of processing vary depending on the environment of the metallic line connecting the exchange and the place where the modem is installed. By installing the
[0031]
(Second embodiment)
FIG. 2 shows the configuration of the ADSL modulation / demodulation system according to the second embodiment of the present invention. As shown in FIG. 2, the ADSL modulation / demodulation system of the present embodiment has an
[0032]
That is, the configuration of the ADSL modulation / demodulation system of the present embodiment is different from that of the ADSL modulation / demodulation system of the first embodiment in that a
[0033]
Hereinafter, the operation of the ADSL modulation / demodulation system will be described.
[0034]
As in the first embodiment, the control code is stored in the
[0035]
When the
[0036]
With the above configuration, it is possible to repeatedly execute a specific control code stored in the control code queue 102 a number of times set by the
[0037]
(Third embodiment)
FIG. 3 shows the configuration of the ADSL modulation / demodulation system according to the third embodiment of the present invention. As shown in FIG. 3, the ADSL modulation / demodulation system of the present embodiment includes an
[0038]
In this configuration, a plurality of control
[0039]
A host control signal is sent from the
[0040]
This makes it unnecessary to rewrite the control code from the
[0041]
In the present embodiment, an example has been described in which the
[0042]
(Fourth embodiment)
The ADSL modulation / demodulation system according to the fourth embodiment of the present invention has a configuration in which an
[0043]
In the present embodiment, the example in which the
[0044]
(Fifth embodiment)
FIG. 5 shows the configuration of an ADSL modulation / demodulation system according to the fifth embodiment of the present invention. As shown in FIG. 5, the ADSL modem system of the present embodiment has a configuration in which an
[0045]
In this configuration, the control code is sent from the
[0046]
In addition, as a result of the
[0047]
Hereinafter, the operation of the ADSL modulation / demodulation system will be described.
[0048]
The operation unit control
[0049]
The
[0050]
This makes it possible to execute processing such as FFT or IFFT in which the control of addresses and repetition is complicated without imposing a load on the
[0051]
(Sixth embodiment)
FIG. 6 shows the configuration of an ADSL modulation / demodulation system according to the sixth embodiment of the present invention. As shown in FIG. 6, the ADSL modulation / demodulation system according to the present embodiment differs from the ADSL modulation / demodulation system according to the first embodiment in that a
[0052]
Further, the
[0053]
FIG. 7 shows an example of the processing flow as a flowchart.
[0054]
At the stage when the training of the ADSL modem has started, the line characteristics are roughly measured (step S1). Based on the result obtained from this, the
[0055]
By performing the above operation, it is possible to realize an ADSL modulation / demodulation system capable of performing an optimal equalization process for an ADSL having a different communication environment depending on the installation location.
[0056]
(Seventh embodiment)
FIG. 8 shows the configuration of an ADSL modulation / demodulation system according to the seventh embodiment of the present invention. As shown in FIG. 6, the ADSL modulation / demodulation system of the present embodiment is different from the ADSL modulation / demodulation system of the second embodiment in that a
[0057]
(Eighth embodiment)
As shown in FIG. 9, an ADSL modulation / demodulation system according to an eighth embodiment of the present invention has a configuration according to the third embodiment (see FIG. 3) and a storage device 201 (FIG. 6) according to the sixth embodiment. ) Is combined.
[0058]
(Ninth embodiment)
As shown in FIG. 10, an ADSL modulation / demodulation system according to a ninth embodiment of the present invention has a configuration according to the fourth embodiment (see FIG. 4) and a storage device 201 (FIG. 6) according to the sixth embodiment. ) Is combined.
[0059]
(Tenth embodiment)
As shown in FIG. 11, an ADSL modulation / demodulation system according to a tenth embodiment of the present invention has a configuration according to the fifth embodiment (see FIG. 5) and a storage device 201 (FIG. 6) according to the sixth embodiment. ) Is combined.
[0060]
(Eleventh embodiment)
FIG. 12 shows the configuration of the ADSL modulation / demodulation system according to the eleventh embodiment of the present invention. As shown in FIG. 12, the ADSL modulation / demodulation system of this embodiment includes
[0061]
The
[0062]
Here, an example of a specific process of the ADSL modulation / demodulation system is shown in FIG.
[0063]
When starting up the modem, it is first determined whether to use the previous equalization result (step S11). In this case, complete initialization is performed when the modem has just been installed or when the previous connection has terminated with an error (for example, a reset has occurred due to an increase in the amount of communication errors). Alternatively, there may be a case where the setting is made by the user.
[0064]
If the initialization is selected, the processes of steps S12 to S18 are performed in the same manner as in the flowchart of FIG. 7, and the content of the final equalization process is stored in the
[0065]
In ADSL, once the modem is installed, the environment of the metallic line used is unlikely to change significantly. If the environment changes significantly, the line characteristics cannot be handled by the equalization processing up to that point, so that the amount of communication errors increases and the processing ends with an error. In this case, as shown in the flowchart of FIG. 13, the line characteristics are measured again from the beginning, so that equalization processing according to the new line characteristics can be performed.
[0066]
From the above, by saving the previous environment, it is possible to omit the equalization selection processing, and it is possible to reduce the time from turning on the power of the modem to starting communication.
[0067]
(Twelfth embodiment)
The twelfth embodiment of the present invention is configured by combining the ADSL modulation / demodulation system (see FIG. 6) according to the sixth embodiment with the
[0068]
(Thirteenth embodiment)
The thirteenth embodiment of the present invention is configured by combining the ADSL modulation / demodulation system according to the seventh embodiment (see FIG. 8) with the
[0069]
(14th embodiment)
The fourteenth embodiment of the present invention is configured by combining the ADSL modulation / demodulation system (see FIG. 9) according to the eighth embodiment with the
[0070]
(Fifteenth embodiment)
The fifteenth embodiment of the present invention is configured by combining the ADSL modulation / demodulation system according to the ninth embodiment (see FIG. 10) with the
[0071]
【The invention's effect】
In the product-sum operation unit as shown in the above embodiment, since a non-real-time control code generation from the control code generator is unnecessary, a large-scale on-chip memory such as a general-purpose DSP is not required as the control code generator. In addition, since the control code does not have a complicated control mechanism such as conditional branching control, the area of the controller can be reduced by reducing the circuit size of the controller, and a low-cost modulation / demodulation LSI can be provided. Becomes possible. Further, the processing of the equalizer and the echo canceller can be changed in accordance with the environment of the installed modem, thereby contributing to the improvement of the communication quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a second embodiment of the present invention.
FIG. 3 is a diagram showing a third embodiment of the present invention.
FIG. 4 is a diagram showing a fourth embodiment of the present invention.
FIG. 5 is a diagram showing a fifth embodiment of the present invention.
FIG. 6 is a diagram showing a sixth embodiment of the present invention.
FIG. 7 is a flowchart illustrating a processing flow of an ADSL modulation / demodulation system according to a sixth embodiment of the present invention.
FIG. 8 is a diagram showing a seventh embodiment of the present invention.
FIG. 9 is a diagram showing an eighth embodiment of the present invention.
FIG. 10 is a diagram showing a ninth embodiment of the present invention.
FIG. 11 is a diagram showing a tenth embodiment of the present invention.
FIG. 12 is a diagram showing an eleventh embodiment of the present invention.
FIG. 13 is a flowchart illustrating a processing flow of an ADSL modulation / demodulation system according to an eleventh embodiment of the present invention.
[Explanation of symbols]
100 ADSL modem
101 arithmetic unit controller
102 Control code queue
103 Data register file
104 Data RAM
105 Multiply-accumulate operator
106 Down counter
107 First decoder
108 Operation unit control code register file
109 Second decoder
200 Host CPU
201 control program storage device
202, 203 storage device
Claims (11)
前記演算器制御部が、前記制御コード記憶部から供給される制御コードに応じて、前記係数データ記憶部に格納されている計数データと前記データ記憶部に格納されているデータとの演算を前記積和演算器に行わせることを特徴とするADSL変復調装置。A control code storage unit for storing a control code supplied from an external central processing unit, a coefficient data storage unit for storing coefficient data, a data storage unit for storing data to be processed, and a product-sum operation for performing a product-sum operation A computing unit, comprising a computing unit control unit that controls the computing unit,
The computing unit control unit performs an operation on the count data stored in the coefficient data storage unit and the data stored in the data storage unit according to the control code supplied from the control code storage unit. An ADSL modulation / demodulation device characterized in that the ADSL modulation / demodulation device performs the calculation.
前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行う、請求項1に記載のADSL変復調装置。Further equipped with a counter,
2. The control code storage unit according to claim 1, wherein the control code storage unit repeatedly supplies the control code to the arithmetic unit control unit in accordance with a value of the counter according to a decoding result of the control code supplied from the central device. 3. ADSL modem.
中央演算装置の制御信号に応じて前記信号処理プログラムのいずれかを選択し、選択された信号処理プログラムの制御コードを前記演算器制御部へ供給する、請求項1に記載のADSL変復調装置。The control code storage unit stores a plurality of types of signal processing programs,
The ADSL modem according to claim 1, wherein one of the signal processing programs is selected according to a control signal of a central processing unit, and a control code of the selected signal processing program is supplied to the arithmetic unit control unit.
前記制御コード記憶部が、前記中央装置より供給された制御コードのデコード結果に応じて、前記演算器制御部への当該制御コードの供給を、前記カウンタの値に従って繰り返し行う、請求項3に記載のADSL変復調装置。Further equipped with a counter,
4. The control code storage unit according to claim 3, wherein the control code storage unit repeatedly supplies the control code to the arithmetic unit control unit according to a value of the counter according to a decoding result of the control code supplied from the central device. 5. ADSL modem.
前記第1のデコーダによる制御コードのデコード結果に応じて前記カウンタを動作させ、
前記演算器制御コード記憶部が、前記カウンタ出力と前記第1のデコーダによりデコードされた制御コードとに応じて、前記第2のデコーダへ制御コードを出力し、
前記第2のデコーダが、前記演算器制御コード記憶部から受け取った制御コードのデコード結果に応じて、前記係数データ記憶部とデータ記憶装置とに対するアクセスを行う、請求項1に記載のADSL変復調装置。A first decoder for decoding the control code, a second decoder for controlling access to the coefficient data storage unit, a counter, and an arithmetic unit control code storage for storing the control code decoded by the first decoder And a part,
Operating the counter according to the result of decoding the control code by the first decoder;
The computing unit control code storage unit outputs a control code to the second decoder according to the counter output and the control code decoded by the first decoder;
2. The ADSL modem according to claim 1, wherein the second decoder accesses the coefficient data storage unit and the data storage device in accordance with a result of decoding the control code received from the arithmetic unit control code storage unit. .
前記ADSL変復調装置は、前記中央演算装置より供給される制御コードを格納する制御コード記憶部と、係数データを格納する係数データ記憶部と、処理すべきデータを格納するデータ記憶部と、積和演算を行う積和演算器と、前記演算器を制御する演算器制御部とを備え、
前記演算器制御部が、前記制御コード記憶部から供給される制御コードに応じて、前記係数データ記憶部に格納されている計数データと前記データ記憶部に格納されているデータとの演算を前記積和演算器に行わせ、
前記中央演算装置が、複数種類のイコライズ処理プログラムから適切なプログラムを選択し、選択したプログラムの制御コードを前記ADSL変復調装置へ供給することを特徴とするADSL変復調システム。An ADSL modulation / demodulation system including a central processing unit and an ADSL modulation / demodulation device,
The ADSL modem includes a control code storage unit that stores a control code supplied from the central processing unit, a coefficient data storage unit that stores coefficient data, a data storage unit that stores data to be processed, A multiply-accumulate operation unit for performing an operation, and an operation unit control unit that controls the operation unit,
The computing unit control unit performs an operation on the count data stored in the coefficient data storage unit and the data stored in the data storage unit according to the control code supplied from the control code storage unit. Let the product-sum unit perform
An ADSL modulation / demodulation system, wherein the central processing unit selects an appropriate program from a plurality of types of equalization processing programs, and supplies a control code of the selected program to the ADSL modem.
前記中央演算装置が、前記選択履歴記憶部の情報に基づき、イコライズ処理プログラムの選択を行う、請求項6〜10のいずれか一項に記載のADSL変復調システム。The apparatus further includes a selection history storage unit that stores an equalization process selected in the past by the central processing unit,
The ADSL modulation / demodulation system according to any one of claims 6 to 10, wherein the central processing unit selects an equalization processing program based on information in the selection history storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002212976A JP2004056594A (en) | 2002-07-22 | 2002-07-22 | Adsl modulation and demodulation device and system using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002212976A JP2004056594A (en) | 2002-07-22 | 2002-07-22 | Adsl modulation and demodulation device and system using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004056594A true JP2004056594A (en) | 2004-02-19 |
Family
ID=31935741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002212976A Withdrawn JP2004056594A (en) | 2002-07-22 | 2002-07-22 | Adsl modulation and demodulation device and system using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004056594A (en) |
-
2002
- 2002-07-22 JP JP2002212976A patent/JP2004056594A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10564962B2 (en) | Processor micro-architecture for compute, save or restore multiple registers, devices, systems, methods and processes of manufacture | |
US7295571B2 (en) | xDSL function ASIC processor and method of operation | |
US6055591A (en) | Modem interface unit | |
US4085449A (en) | Digital modem | |
TW478264B (en) | High performance communication controller | |
US6263470B1 (en) | Efficient look-up table methods for Reed-Solomon decoding | |
US6141376A (en) | Single chip communication device that implements multiple simultaneous communication channels | |
GB2459939A (en) | DMA engine for high bandwidth real-time critical applications | |
CN108009126B (en) | Calculation method and related product | |
US20070033244A1 (en) | Fast fourier transform (FFT) architecture in a multi-mode wireless processing system | |
US20050071403A1 (en) | Method, system, and computer program product for executing SIMD instruction for flexible FFT butterfly | |
US20070033245A1 (en) | Re-sampling methodology for wireless broadband system | |
JP4078243B2 (en) | Method and apparatus for executing repeated block instructions along a nested loop with zero cycle overhead | |
JP2004056594A (en) | Adsl modulation and demodulation device and system using the same | |
JP3737660B2 (en) | Digital signal processing circuit and communication apparatus provided with the circuit | |
KR20190032282A (en) | Arithmetic unit and its operation method | |
JP2009505486A (en) | Multi-mode wireless broadband signal processor system and method | |
EP1760579B1 (en) | Data processor unit for high-throughput wireless communications | |
Rath et al. | Design of a merged DSP microcontroller for embedded systems using discrete orthogonal transform | |
Gay-Bellile et al. | Architecture of a programmable FIR filter co-processor | |
Qureshi et al. | A custom VLSI chip set for digital signal processing in high-speed voiceband modems | |
TW380228B (en) | Single chip multi-function communication controller | |
JP2001092658A (en) | Data processing circuit and data processor | |
Dujaudin et al. | Software implementation of ADSL application with a convolution co-processor | |
JP2004227264A (en) | Lsi for communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |