JP2004055666A - Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body - Google Patents

Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body Download PDF

Info

Publication number
JP2004055666A
JP2004055666A JP2002208445A JP2002208445A JP2004055666A JP 2004055666 A JP2004055666 A JP 2004055666A JP 2002208445 A JP2002208445 A JP 2002208445A JP 2002208445 A JP2002208445 A JP 2002208445A JP 2004055666 A JP2004055666 A JP 2004055666A
Authority
JP
Japan
Prior art keywords
substrate
coil
spiral
planar coil
planar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002208445A
Other languages
Japanese (ja)
Inventor
Yasushi Mizoguchi
溝口 安志
Yasuhiro Shimada
島田 康弘
Takayuki Tejima
手島 隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002208445A priority Critical patent/JP2004055666A/en
Publication of JP2004055666A publication Critical patent/JP2004055666A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To centralize coils to a single board. <P>SOLUTION: In the board with a flat coil, the concave portions are provided on both surfaces of the board, the winding directions of coils embedded to both concave portions are respectively different, and both coils are electrically connected via the through-hole provided to the board. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、平面コイル付き基板及び多層コイル、そしてそれらのその作製方法そして平面コイル付き基板を有する揺動体に関する。
【0002】
【従来の技術】
近年、電子機器は年を追うごとに小型化、薄型化する傾向にある。駆動系を有する電子機器も例外ではなく駆動部の小型化、薄型化は必須条件となりインダクタ、トランス等の磁性部品の小型化、薄型化も要求されてきている。従って従来のフェライトコアに巻線を施した巻線方式のコイルの小型化には限界があり巻線方式に代わりチップインダクタとして平面コイルと磁性体を組み合わせた平面型の磁気素子が提案されつつある。平面コイルとしては、幅が狭く高さ方向に厚い、いわゆる高アスペクト配線が狭い間隔で配列したものが要求されるようになってきている。
【0003】
例えば特開平05−198449号公報ではセラミック基板上にペーストで平面コイルをスクリーン印刷で作製する方法が提案されている。この方法により厚膜のコイルを基板上に印刷でき平面コイルを作製することはできる。コイルターン数を増やし、配線抵抗を小さくしていくには、配線間ギャップは小さくし、配線もより厚く形成する必要がある。そうするとスクリーン印刷時に形成するペーストからなるコイルはアスペクト比が大きくなり、焼成前または焼成時にダレが発生し隣接する配線間にショートが発生してしまいコイルとしての信頼性が低下してしまう。
【0004】
特開平5−006832号公報ではコイル導体間を小さくし、厚みを有する平面コイルの製造方法が提案されている。この方法では導体に溝を形成し、絶縁膜で被覆し溝に導体を充填することによりコイル導体間は小さくでき、更に溝を深く形成することによってコイルを厚くすることができる。しかしながら、コイルとして作製していくには導体面に対し垂直なエッチング方法が選択され高レートでエッチングできるウエットエッチング法ではほぼ等方的にエッチングが進むため使用できない。よってドライエッチング法としてほぼ導体面に対して垂直にエッチングが進む反応性イオンエッチング法やイオンビームエッチング法等を選択せざるを得ない。抵抗率の低い導体材料の選択肢は限られており、コスト面等の観点から一般的にコイル材料に銅が多用されるが、反応性イオンエッチングにおいて高レートで銅がエッチングされる反応性ガスは皆無に近い。従って、深い溝を形成していくにはエッチング時間が長くなりスループットの面で問題が生じてしまう。更に溝への導体充填でも溝が深くなるにつれ導体充填後取り除くレジストの側壁にも導体が付着する可能性が大きくなる。レジストの側壁に導体が付着するとレジスト除去後も導体は残り、隣接する導体間でショートしてしまいコイルとしての信頼性の低下を招いてしまう。
【0005】
また、特開平6−89895号公報では図10に示すように高アスペクト比(高さt/幅W)の配線を実現するために高さtを複数に分割し、分割形成された配線をその都度、平坦な被覆層で覆い、被覆層の配線部の上の部分を除去し、露出した配線上に次の配線部分を積層するものである。しかし、この方法では一層の高アスペクトの配線を形成するのにも非常に時間がかかる。また、一層の配線が分割配線の積層から構成されているため、積層のたびに配線の接続面の表面処理工程を必要とし、特に配線材料に銅を用いた場合には、表面処理工程を省くと配線抵抗は非常に高くなってしまう。また、この方法を用いて多層配線を行う場合にはさらに、作製時間は長くなってしまう。
【0006】
【発明が解決しようとする課題】
本発明は、上記従来技術の有する問題点に鑑みなされたものであり、一基板にコイルを集積させることを目的とする。
【0007】
【課題を解決するための手段】
よって本発明は、
基板に平面コイルを有する平面コイル付き基板であって、
前記基板の1面に渦巻状に設けられた凹部に配置された第1の渦巻状平面コイルと、
前記1面に対する裏面に前記渦巻状とは反対巻きの渦巻状に設けられた凹部に配置された第2の渦巻状平面コイルとを有し、
前記基板は、前記第1の渦巻状平面コイルの渦巻中心部と前記第2の渦巻状平面コイルの渦巻中心部との間を貫通する貫通孔を有しており、
前記第1の渦巻状コイルと前記第2の渦巻状コイルは前記貫通孔を介して接続されていることを特徴とする平面コイル付き基板を提供する。
【0008】
また本発明は、
基板に平面コイルを有する平面コイル付き基板の製造方法であって、
前記基板の表裏面に渦巻状の凹部を設ける工程と、
前記基板に貫通孔を設ける工程と、
前記表裏面の渦巻状の凹部のそれぞれにコイルを形成することで第1の渦巻状平面コイルと第2の渦巻状平面コイルを得る工程と、
前記第1の渦巻状平面コイルの渦巻中心部と前記第2の渦巻状平面コイルの渦巻中心部との間を貫通する前記貫通孔を介して前記前記第1の渦巻状平面コイルと前記第2の渦巻状平面コイルとを接続する工程と、を有することを特徴とする平面コイル付き基板の製造方法を提供する。
【0009】
【発明の実施の形態】
本発明の平面コイル付き基板は1つの基板の両面にコイルを有しており、お互いのコイルが接続されるので1つの基板にコイルを集積させることができる。また互いのコイルを基板に設けた貫通孔を介して接続することが出来る。またさらにそのような平面コイル付き基板を複数重ね合わせることで多層のコイルを提供することができる。
【0010】
以下に例を挙げて説明するが本発明の平面コイル付き基板は、さらに
(1)高アスペクトで配線間が狭いコイルを提供することが出来る、
あるいは(2)コイル配線間の絶縁信頼性が高いコイルを提供することができる、
あるいは(3)作製時間が短い平面コイル付き基板を提供することが出来る。
【0011】
そして単層コイルを用いた、あるいは多層コイルを用いた例えば光偏向器のような揺動体を提供することが出来る。
【0012】
以下にさらに説明する。
【0013】
図1は、本実施形態に係る平面コイル付き基板を表面から表した模式図である。101は基板、102は基板表面側に設けられた平面コイル、103は基板裏面側に設けられた平面コイル、104は貫通孔、そして105は導電体層を表す。基板101の両面に、導電体で形成される渦状の平面コイル102、103が形成される。平面コイル102と103のコイルパターンは、同一中心に向かって巻き方向が逆である。各平面コイルは、前記基板101の両面に設けられた凹部に埋め込まれている。平面コイル102、103と基板の凹部内壁との間には不図示の絶縁膜が形成されている。コイルはその幅、あるいは渦巻き内側コイルと外側コイルとの離間距離、あるいは凹部に埋め込まれている深さ(厚み)が例えば10μm以上数100μmの範囲である微細なコイルである。
【0014】
また、前記渦巻きの中心に内壁が絶縁膜で覆われた貫通孔104を有し、貫通孔の内壁面に導電体層105が形成されている。導電体層105に対して内壁面そのもの、つまり基板は絶縁体、あるいは半導体、あるいは少なくとも両コイルが接続される個所においては絶縁体処理してある導電体である。
【0015】
そして一方の基板面(表面側)に埋め込まれた平面コイル102と、他方の基板面(裏面側)に埋め込まれた平面コイル103とが、前記内壁面に形成された導電体層105により電気的に接続している。本実施形態において導電体層105は図示するように貫通孔内壁4面全てに設けてあるが両平面コイル102、104を接続できれば必ずしも4面全てに導電体層105を設けなくてもよい。
【0016】
この基板表裏面のそれぞれに平面コイルが設けられている構成を2層平面コイルと称することにするが、この構成の2層平面コイルは、基板部材除去加工を加えコイル配線を埋め込む凹部を形成することにより、アスペクト比が例えば10以上の凹部を形成できる。また、凹部と凹部の間隔が狭くても、凹部と凹部の間の基板は硬質であるため、十分な機械的強度がある。
【0017】
またコイルが基板に埋め込まれた構造になっているためコイルと基板が非常に強く固着しており、コイルのアスペクト比が高くなっても応力によるコイルの剥がれを防止することができる。また基板両面に形成されるコイルが、コイル幅、コイルのターン数、コイルサイズが同じで、基板表面に形成されるコイルの位置と基板裏面に形成されるコイルの位置が表裏面内方向で同一位置に配置されるため基板の反りがないため、コイルの応力による剥がれを防止することができる。
【0018】
本実施形態によりコイルが基板両面に形成され、一方面のコイルと他方面のコイルとが電気的に接続し、いわゆる2層平面コイルを形成しており、1つの基板においてコイルのターン数を増やすことができる。
【0019】
次にこの平面コイル付き基板の作成方法について述べる。
【0020】
本発明に用いる基板としてはガラス基板、シリコンウエハ、ガラスエポキシ基板等を使用することが可能である。そのような硬質の基板を用いることで凹部の壁部は強度が高い。
【0021】
また基板は平滑性が良好であることがよい。平滑性良好な基板を用いることで、半導体リソグラフィー等のプロセスによりこの後説明する形状を形成できる。
【0022】
基板に渦巻き状の凹部を形成する方法としては半導体フォトリソグラフィーとエッチングによって形成する。例えば、ポジ型レジストを基板面全面塗布し、露光、現像し所望の位置に渦巻き状パターンを設けるための基板表面を露出される。また基板表面に金属膜を形成し、同様に半導体フォトリソグラフィーとエッチングによって金属膜から不要の部分を取り除くことで基板表面に所望の渦巻き状パターンを露出させてもよい。
【0023】
次に前記渦巻き状パターンに露出した基板表面から基板部材をエッチングして凹部を形成する。
【0024】
エッチング方法はウエットエッチング、ドライエッチングの何れでも良い。ただ配線間が狭いコイルを作製するには配線間(例えば渦巻きの配線の内側と外側の配線の間)の絶縁を保つために基板表面に対し垂直にエッチングすることが望ましく、そのためにドライエッチングが好ましい。さらに好ましくは反応性イオンエッチング法やイオンカップリングプラズマ(ICP)法が好ましい。また渦巻き状パターンの凹部形成方法はエッチング法に限らずレーザー加工にて凹部を形成してもよい。
【0025】
また使用する基板が導電体材料あるいは半導体材料である場合は渦巻きコイルのうち内側コイルと外側コイルの間のように、隣接するコイル配線間を電気的に絶縁するために基板凹部に絶縁層を形成する。絶縁層の形成方法としてはスパッタリング法、化学堆積法、熱酸化法、ディッピング等を用いることができる。なお、使用する基板が絶縁性基板であればこの絶縁層形成工程は省略できる。
【0026】
凹部に配線を形成する配線形成方法としては、電気めっき、無電めっき、導電体ペーストの埋め込み等を用いることができる。その他無電解めっきを用いる場合は、まず凹部および貫通孔を形成した基板両面にパラジウムを吸着させる。
【0027】
吸着の方法としては一般的な方法であるセンシダイジングを行った後、水洗しアクチベーターとしてパラジウムイオンを含む溶液につけて再び水洗する。センシタイジングには例えば塩化第一錫の塩酸溶液を用いた。この塩酸溶液はセンシタイザーと呼ばれるものを用いても良い。
【0028】
次に無電解メッキにて基板両面の凹部および貫通孔内壁面に同時に遷移金属を無電解メッキにて積層しコイルを形成する。無電解メッキ材料としては銅、ニッケル、金、鉄、銀、コバルト、パラジウム、錫、白金やこれらの合金を使用することが可能である。電気めっきを用いる場合は凹部絶縁膜表面及び貫通孔の絶縁膜内壁面にクロム、金薄膜などの導電体薄膜を蒸着し、電気めっきにて基板両面の凹部および貫通孔内壁面に同時に遷移金属を電気メッキにて積層しコイルを形成する。電気メッキ材料としては銅、ニッケル、金、鉄、銀、コバルト、パラジウム、錫、白金やこれらの合金を使用することが可能である。無電解メッキ、電気メッキのどちらとも凹部及び貫通孔内壁面といった必要部分以外の不要部分に導電体が形成される。この場合、不要部分に形成された導電体を除去する必要があるが、その場合、例えば基板全面を研磨して除去すればよい。
【0029】
このようにして基板に凹部と貫通孔を設け、それらに導電体を設けることができる。そしてこの凹部を基板表裏面に設けることで本実施形態の平面コイル(2層平面コイル)付き基板を作成することが出来る。表面と裏面の凹部はそれぞれ別の工程で作成してよい。また表裏面の凹部には前述の各種めっき法であれば一度の工程で導電体を設けることが出来る。
【0030】
またメッキ工程では高アスペクト比(例えば10以上のアスペクト比)の配線が作製できる。また、同一基板に図1に示す2層平面コイルが複数個形成される場合(不図示)、上記作製方法を用いれば、複数の2層平面コイルを同時に作製できる。
【0031】
次に多層コイルについて述べる。多層コイルは前記2層平面コイルを複数積層して構成される。つまり両面にコイルが設けられているコイル付き基板を複数重ね合わせた構成である。各2層平面コイル付き基板同士の電気的接続を行うために、第1の2層平面コイルの表面の配線の端点と第2の2層平面コイルの裏面の配線の端点とが積層時に互いに真上に配置されるように各配線の端点の位置を決めておく。より具体的にはいずれの2層平面コイル付き基板においても表裏面のそれぞれのコイルの配線端点は基板面において鉛直上に配置されている。そのような2層平面コイル付き基板を先に述べたように重ね合わせて一方の2層平面コイル付き基板の表面側のコイルの配線端点と対向する他方の2層平面コイル付き基板の裏面側のコイルの配線端点とが鉛直方向に対向して配置され、互いを導電体で接続することが出来る。
【0032】
導電体の材料としては低抵抗で、両2層平面コイル付き基板のそれぞれの配線とコンタクトがとれれば特に制限はない。たとえば金を用いる事ができる。この場合Flip−Chipボンダーを用いて各2層平面コイルの表面の配線の端点部分に金バンプを形成し、各2層平面コイルを重ねて配置し加熱、圧着することで表裏面の渦巻き方向が異なる平面コイル付き基板を複数積層してなる多層コイルを得ることができる。
【0033】
これにより、作製時間が短く多層コイルを作製する事ができる。
【0034】
【実施例】
以下、実施例を用いて本発明を、より詳細に説明する。
【0035】
(第一実施例)
本実施例では図2に模式的に示す2層平面コイルを設計、製作した。本実施例の2層平面コイルは基板に厚さ200μmのシリコン単結晶基板201を用いた。イオンカップリングプラズマ(ICP)によりシリコン単結晶基板201の両面に幅20μm、深さ80μm、隣接する凹部の間隔20μmの渦巻き状凹部および貫通孔202を形成した。表面と裏面の凹部の渦巻きパターンの中心は同じで、巻き方向は逆である。LPCVDにより凹部表面および貫通孔内壁面にSiN膜を形成し絶縁膜とした。基板両面の凹部に銅を電気めっきを用いて埋めて各面の平面コイル203、204を形成した。貫通孔内壁面に銅で形成された導電体層205により各面に形成された平面コイルは電気的に接続している。つまり、表面に形成したコイルと裏面に形成したコイルは電気的に直列接続している。
【0036】
以下に本実施例の2層平面コイルの作製工程について説明する。図3は本実施例の2層平面コイルの作製工程を示した断面図である。図3の断面図は図2のA−A’断面に対応している。以下、図3を用いて説明する。
【0037】
図3(3−a)に示すシリコン単結晶基板301の両面に図3(3−b)に示すようにポジ型レジスト樹脂(AZP4330、クラリアント製)をスピンコ−ターを用いて塗布し、露光、現像を行い、コイル形状の中心に位置する貫通孔に対応する開口パターン302を形成する。次にICP放電による異方性ドライエッチングをシリコン単結晶基板に施し、図3(3−c)に示すように貫通孔形状の凹部303を形成する。このICP放電による異方性ドライエッチングにはエッチングガスとしてSF6とC4F8を交互に使用する。表裏面の凹部はこの時点ではつながっていない、つまりこの時点では貫通孔を得ていない。
【0038】
次に、レジストを除去した後に再度、ポジ型レジスト樹脂(AZP4330、クラリアント製)をスピンコ−ターを用いて塗布し、露光、現像を行い、渦状のコイル形状および貫通孔形状に対応する開口パターン304を図3(3−d)に示すように形成する。次にICP放電による異方性ドライエッチングをシリコン単結晶基板301に施し、平面コイルを埋め込むための凹部305と貫通孔306を形成し、そして図3(3−e)に示すようにレジストが除去された基板を用意する。次にLPCVDを用いて図3(3−f)で太線で示すようにSiN膜を絶縁膜307として基板面と凹部と貫通孔のいずれにも形成する。
【0039】
次に、凹部および貫通孔を形成した基板両面にパラジウムを吸着させる(不図示)。吸着の方法としては一般的な方法であるセンシタイザーとして塩化錫溶液に漬けた後、水洗しアクチベーターとしてパラジウムイオンを含む溶液につけて再び水洗する。次に無電解メッキにより凹部と貫通孔内壁面に銅を設ける。平面コイル308、309および導電体層310を形成する。次に、凹部及び貫通孔内壁面以外に積層した導電体がある場合は、研磨により除去して、図3(3−g)に示すように両面に平面コイルが設けられた平面コイル付き基板を得る。
【0040】
このように2層平面コイルは、基板部材の所定部を除去加工することで凹部を形成して凹部にコイル配線を埋め込むことで得られるものである。なお凹部と凹部の間の基板部材は硬質であるため十分な機械的強度を有する。そして凹のアスペクト比が高く、凹部と凹部の間隔が狭い渦巻状の凹部を得ることが出来る。
【0041】
またコイルはアスペクト比が高くなると、自身が強い応力を持ってしまう。仮に凹部を設けずコイルを基板上表面に設けた場合には、その応力によりコイルと基板とが剥がれてしまうことが考えられる。これに対して本発明に係る平面コイルは、基板に埋め込まれた構造になっているためコイルと基板が固着しており(特にコイル底面部のみならず側面部が凹部内壁部側とも固着しており)、コイルのアスペクト比を高くしても応力による剥がれを防止することができる。特にめっき法によって得られるコイルは非常に強固に基板凹部に固着することができるので好ましい。
【0042】
また基板両面に形成されるコイルが、コイル幅、コイルのターン数、コイルサイズが同じで、基板表面に形成されるコイルの位置と基板裏面に形成されるコイルの位置が表裏面内方向で同一位置に配置されるため基板の反りを低減できた。コイルが基板両面に形成され、一方面のコイルと他方面のコイルとが電気的に接続し、いわゆる2層平面コイルを形成しており、1つの基板におけるコイルのターン数を増やすことができた。
【0043】
(第二実施例)
本実施例では図4に模式的に示す多層コイルを設計、製作した。図5は図4の多層コイルの電気的接続を示す概略図である。本実施例の多層コイルは第一実施例で示した2層平面コイル401を複数、積層して構成した。積層された、各2層平面コイルは金バンプ402により電気的に接続されている。具体的には、2層平面コイルの表面の平面コイルの端点501と裏面の端点502を、それぞれ表面の端点501は積層時に真上に配置される2層平面コイル裏面の平面コイル503の端点504と、裏面の端点502は積層時に真下に配置される2層平面コイルの表面の平面コイル505の端点506と金バンプ507で電気的に接続している。各2層平面コイルを積層時に平行に配置するためかつ、機械的な強度を高めるために、スペーサー403としての金バンプが配置されている。
【0044】
以下に本実施例の多層コイルの作製工程について説明する。図6は本実施例の多層コイルの作製工程を示した模式図である。2層平面コイルの作製方法は第一実施例と同様の方法で作製した。各2層平面コイルの表面に形成した平面コイルの端部上にFlip−Chipボンダ−を用いて平面コイルの電気的接続を行うための金バンプ601を形成する。また基板の四隅にスペーサー602として平面コイル端部上に形成した金バンプと同形の金バンプを同様の方法で形成する。次に平面コイル端部上に形成した金バンプと積層する2層平面コイルの裏面に形成した平面コイルの端部が電気的に接続されるようにアライメントをして加熱、圧着する。
【0045】
本発明の多層コイルは、同一基板上に、同時に、複数個作製される2層平面コイルを金バンプを介して積層してコイル配線のターン数を増やしているため、作製時間が短く、かつ歩留まりが非常によい。
【0046】
(第三実施例)
本実施例では図7に模式的に示す光偏向器を設計、製作した。図7−aは光偏向器の断面模式図、図7−bは光偏向器の分解模式図である。図7−aは図7−bのB−B断面を示す。本実施例の光偏向器は第一実施例に示した2層平面コイルに通電して発生する磁気に走査ミラー704部に設けた永久磁石703が応じて走査ミラー704が角変位する。そして磁気の磁界の方向を逆転させる不図示の手段により本図矢印のように走査ミラー704が往復運動(揺動運動)する。なお図7−bでその形がわかるように、走査ミラー704は両側を弾性支持部705で支持基板706に支持されており、この弾性支持部を軸中心として往復運動することができる。その意味で本実施例は可動板である走査ミラー704と平面コイル付き基板とからなる揺動体を例示するものである。そして走査ミラー704は一方面側が反射鏡部702で、他方面側が着磁した薄膜状の永久磁石703が形成された平板状の走査ミラー704と、を備えたものであることから本実施例は具体的には入射した光を揺動する反射鏡部にて反射させ変更させることが出来る光偏向器を例示するものである。この光偏向器は共振駆動する光偏向器として用いてよい。あるいは共振型ガルバノミラーとして用いてよい。共振駆動する周波数は例えば14KHz〜25KHzの周波数(帯域)である。
【0047】
この光偏向器は、コイル配線が高アスペクトで配線間が狭く構成されているために、消費電力を抑えてかつ、大きな磁場を走査ミラーの一方面に形成した永久磁石に対して与えることができ走査ミラーを角変位させることができた。またコイルが基板両面に形成されているので、1つの基板においてターン数を増やせ、光偏向器の小型化が可能となった。
【0048】
(第四実施例)
本実施例では第三実施例で示した光偏向器を用いた場合の光学機器について説明する。図8は光学機器として画像表示装置の場合を例として示す図である。図8において、801は図7の光偏向器を偏向方向が互いに直交するように2個配置した光偏向器群801であり、この場合は水平・垂直方向に入射光をラスタスキャンする光スキャナ装置として用いている。802はレーザ光源である。803はレンズ或いはレンズ群であり、804は書き込みレンズ又はレンズ群、805は投影面である。レーザー光源802から入射したレーザ光は光走査のタイミングと関係した所定の強度変調を受けて、光偏向器群801により2次元的に走査する。走査されたレーザ光は書き込みレンズ804により投影面805上に画像を形成する。なお、2つの光偏向器のうち、実施例3における光偏向器は1つのみであってもよい。その場合投影面において水平走査方向に光を移動させるための偏向器として用いることが好ましい。
【0049】
図9は本発明の光偏向器を電子写真方式の画像形成装置に用いた場合の例を示す図である。図9において、901は図7に示された光偏向器であり、この場合は入射光を1次元に走査する光スキャナ装置として用いている。902はレーザ光源である。903はレンズ或いはレンズ群であり、904は書き込みレンズ或いはレンズ群、906は感光体である。レーザ光源から射出されたレーザ光は光走査のタイミングと関係した所定の強度変調を受けて、光偏向器901により1次元的に走査する。走査されたレーザ光は書き込みレンズ904により感光体906上へ画像を形成する感光体906は図示しない帯電器により一様に帯電されており、この上に光を走査することにより静電潜像が形成される。次に、図示しない現像器により静電潜像の画像部分にトナー像を形成し、これを例えば図示しない用紙に転写・定着することで用紙上に可視像が形成される
【0050】
【発明の効果】
以上説明したように本発明の平面コイル付き基板は、表裏面にコイルと設け、互いに接続させることで1つの基板にターン数の多いコイルを有することが出来る。
【0051】
あるいは2層平面コイルは基板に除去加工を加えコイル配線を埋め込む凹部を形成するため、凹のアスペクト比が高く、凹部と凹部の間隔が狭くても形成可能である。コイルが基板に埋め込まれた構造になっているためコイルと基板が非常に強く固着しており、コイルのアスペクト比が高くなっても応力による剥がれを防止することができる。また基板両面に同じパターンのコイルが配置されるため基板の反りがないため、コイルの応力による剥がれを防止することができる。コイルが基板両面に形成され、一方面のコイルと他方面のコイルとが電気的に接続し、いわゆる2層平面コイルを形成しており、基板面積に対してコイルのターン数を増やすことが可能である。またコイル配線の幅lと深さhとの関係がl<hであることで、コイルの電気抵抗を低くすることができ、コイルに電流を流した際に低消費電力で強い磁場を発生させることができる。また、2層平面コイルが一回の導電体の積層により形成できるので作製時間が短縮が可能である。
【0052】
そして同一基板上に、同時に、複数個作製される2層平面コイルを金バンプを介して積層してコイル配線のターン数を増やしているため、作製時間が短く、かつ歩留まりが非常によい。
【図面の簡単な説明】
【図1】2層平面コイルの一実施形態を示す図である。
【図2】2層平面コイルの他の実施形態を示す図である。
【図3】2層平面コイルの作製方法の一実施形態を示す図である。
【図4】多層コイルの一実施形態を示す斜視図である。
【図5】多層コイルの電気的接続を説明する斜視図である。
【図6】多層コイルの作製方法の一実施形態を示す図である。
【図7】aは2層平面コイルを用いた光偏向器の一実施形態を示す図である。bは図7−aの光偏向器の分解図である。
【図8】光偏向器を用いた光学機器の一実施形態を示す図である。
【図9】光偏向器を用いた光学機器の他の実施形態を示す図である。
【図10】例を示す図である。
【符号の説明】
101 基板
102 平面コイル(基板表面)
103 平面コイル(基板裏面)
104 貫通孔
105 導電体層201シリコン単結晶基板
202 貫通孔
203 平面コイル(基板表面)
204 平面コイル(基板裏面)
205 導電体層
301 シリコン単結晶基板
302 貫通孔開口パターン
303 貫通孔形状の凹部
304 渦状コイルパターン
305 平面コイル埋め込み凹部
306 貫通孔
307 絶縁膜
308 平面コイル(基板表面)
309 平面コイル(基板裏面)
310 導電体層
401 2層平面コイル
402 金バンプ
403 スペーサー
501 表面の平面コイルの端点
502 裏面の平面コイルの端点
503 裏面の平面コイル
504 裏面の平面コイルの端点
505 表面の平面コイル
506 表面の平面コイルの端点
507 金バンプ
601 金バンプ
602 スペーサー
701 2層平面コイル
702 反射鏡部
703 永久磁石
704 走査ミラー
801 光偏向器
802 レーザー光源
803 レンズ群
804 書き込みレンズ群
805 投影面
901 光偏向器
902 レーザー光源
903 レンズ群
904 書き込みレンズ群
906 感光体
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate with a planar coil and a multilayer coil, a method for producing them, and an oscillator having the substrate with a planar coil.
[0002]
[Prior art]
In recent years, electronic devices have tended to become smaller and thinner each year. Electronic equipment having a drive system is no exception, and the miniaturization and thinning of the drive unit are indispensable conditions, and the miniaturization and thinning of magnetic components such as inductors and transformers are also required. Therefore, there is a limit to the miniaturization of a coil of a winding method in which a conventional ferrite core is wound, and a flat magnetic element combining a planar coil and a magnetic material as a chip inductor instead of the winding method is being proposed. . As the planar coil, a coil having a narrow width and a large thickness in the height direction, that is, a so-called high aspect wiring arranged at a small interval has been required.
[0003]
For example, Japanese Patent Laying-Open No. 05-198449 proposes a method of producing a planar coil by screen printing using a paste on a ceramic substrate. By this method, a thick-film coil can be printed on a substrate, and a planar coil can be manufactured. In order to increase the number of coil turns and reduce the wiring resistance, it is necessary to reduce the gap between the wirings and make the wirings thicker. Then, the aspect ratio of the coil formed of the paste formed at the time of screen printing becomes large, sag occurs before or during firing, and a short circuit occurs between adjacent wirings, thereby lowering the reliability of the coil.
[0004]
Japanese Patent Application Laid-Open No. 5-006832 proposes a method of manufacturing a flat coil having a small gap between coil conductors and having a large thickness. In this method, the gap between the coil conductors can be reduced by forming a groove in the conductor, covering with an insulating film and filling the groove with the conductor, and the coil can be made thicker by forming the groove deeper. However, in order to manufacture a coil, an etching method perpendicular to the conductor surface is selected and a wet etching method capable of etching at a high rate cannot be used because etching proceeds almost isotropically. Therefore, a reactive ion etching method, an ion beam etching method, or the like in which the etching proceeds substantially perpendicular to the conductor surface must be selected as the dry etching method. The choice of conductor material having low resistivity is limited, and copper is generally used as a coil material from the viewpoint of cost and the like.However, reactive gas in which copper is etched at a high rate in reactive ion etching is Nearly nothing. Therefore, the etching time becomes longer to form a deep groove, which causes a problem in throughput. Further, even when the groove is filled with the conductor, as the groove becomes deeper, the possibility that the conductor adheres to the side wall of the resist removed after the filling of the conductor increases. If the conductor adheres to the side wall of the resist, the conductor remains even after the removal of the resist, causing a short circuit between the adjacent conductors, thereby lowering the reliability as a coil.
[0005]
In Japanese Unexamined Patent Publication No. Hei 6-89895, the height t is divided into a plurality of pieces in order to realize a wiring having a high aspect ratio (height t / width W) as shown in FIG. Each time, the surface is covered with a flat covering layer, the portion of the covering layer above the wiring portion is removed, and the next wiring portion is laminated on the exposed wiring. However, in this method, it takes much time to form a wiring having a higher aspect ratio. In addition, since one layer of wiring is formed by lamination of divided wiring, a surface treatment step of the connection surface of the wiring is required for each lamination, and the surface treatment step is omitted particularly when copper is used as the wiring material. And the wiring resistance becomes very high. In addition, when multilayer wiring is performed using this method, the manufacturing time is further increased.
[0006]
[Problems to be solved by the invention]
The present invention has been made in view of the above-mentioned problems of the related art, and has as its object to integrate coils on one substrate.
[0007]
[Means for Solving the Problems]
Therefore, the present invention
A substrate with a planar coil having a planar coil on the substrate,
A first spiral planar coil disposed in a spirally provided recess on one surface of the substrate;
A second spiral planar coil disposed on a concave portion provided in a spiral shape opposite to the spiral shape on the back surface with respect to the one surface,
The substrate has a through-hole penetrating between a spiral center of the first spiral planar coil and a spiral central of the second spiral planar coil,
The first spiral coil and the second spiral coil are connected to each other through the through hole, and a substrate with a planar coil is provided.
[0008]
Also, the present invention
A method for manufacturing a substrate with a planar coil having a planar coil on the substrate,
Providing spiral concavities on the front and back surfaces of the substrate;
Providing a through hole in the substrate;
Obtaining a first spiral planar coil and a second spiral planar coil by forming a coil in each of the spiral concave portions on the front and back surfaces;
The first spiral planar coil and the second spiral planar coil are provided through the through hole penetrating between the spiral central portion of the first spiral planar coil and the spiral central portion of the second spiral planar coil. And a step of connecting to the spiral planar coil.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
The substrate with a planar coil of the present invention has coils on both surfaces of one substrate, and the coils are connected to each other, so that the coils can be integrated on one substrate. Further, the coils can be connected to each other via a through hole provided in the substrate. Further, a multilayer coil can be provided by superposing a plurality of such substrates with a planar coil.
[0010]
Although described below with examples, the substrate with a planar coil of the present invention further includes
(1) It is possible to provide a coil having a high aspect ratio and a narrow space between wirings.
Or (2) a coil having high insulation reliability between coil wirings can be provided;
Alternatively, (3) a substrate with a planar coil having a short manufacturing time can be provided.
[0011]
An oscillator such as an optical deflector using a single-layer coil or using a multilayer coil can be provided.
[0012]
This will be further described below.
[0013]
FIG. 1 is a schematic diagram illustrating a substrate with a planar coil according to the present embodiment from the surface. 101 is a substrate, 102 is a plane coil provided on the front surface side of the substrate, 103 is a plane coil provided on the back surface side of the substrate, 104 is a through hole, and 105 is a conductor layer. On both surfaces of the substrate 101, spiral planar coils 102 and 103 formed of a conductor are formed. The coil patterns of the planar coils 102 and 103 have opposite winding directions toward the same center. Each planar coil is embedded in a concave portion provided on both surfaces of the substrate 101. An insulating film (not shown) is formed between the planar coils 102 and 103 and the inner wall of the concave portion of the substrate. The coil is a fine coil whose width, the distance between the spiral inner coil and the outer coil, or the depth (thickness) embedded in the concave portion is in the range of, for example, 10 μm or more and several hundred μm.
[0014]
Further, a through hole 104 whose inner wall is covered with an insulating film is provided at the center of the spiral, and a conductor layer 105 is formed on the inner wall surface of the through hole. The inner wall surface of the conductor layer 105 itself, that is, the substrate is an insulator, a semiconductor, or a conductor that has been subjected to an insulator treatment at least where both coils are connected.
[0015]
The planar coil 102 embedded on one substrate surface (front surface side) and the planar coil 103 embedded on the other substrate surface (back surface side) are electrically connected by the conductor layer 105 formed on the inner wall surface. Connected to In the present embodiment, the conductor layer 105 is provided on all four surfaces of the inner wall of the through hole as shown in the figure. However, the conductor layer 105 does not necessarily need to be provided on all four surfaces as long as the coils 102 and 104 can be connected.
[0016]
The configuration in which the planar coil is provided on each of the front and back surfaces of the substrate is referred to as a two-layer planar coil. The two-layer planar coil having this configuration forms a concave portion in which coil wiring is buried by performing substrate member removal processing. Thereby, a recess having an aspect ratio of, for example, 10 or more can be formed. Further, even if the interval between the concave portions is small, the substrate between the concave portions is hard, and thus has sufficient mechanical strength.
[0017]
In addition, since the coil is embedded in the substrate, the coil and the substrate are fixed very strongly, and peeling of the coil due to stress can be prevented even when the aspect ratio of the coil increases. The coils formed on both sides of the substrate have the same coil width, number of turns, and coil size, and the position of the coil formed on the substrate surface and the position of the coil formed on the back surface of the substrate are the same in the front and back inward directions. Since it is arranged at the position, there is no warpage of the substrate, so that peeling due to the stress of the coil can be prevented.
[0018]
According to this embodiment, the coils are formed on both sides of the substrate, and the coil on one side and the coil on the other side are electrically connected to form a so-called two-layer planar coil, and the number of turns of the coil on one substrate is increased. be able to.
[0019]
Next, a method for producing the substrate with a planar coil will be described.
[0020]
As the substrate used in the present invention, a glass substrate, a silicon wafer, a glass epoxy substrate, or the like can be used. By using such a rigid substrate, the wall of the concave portion has high strength.
[0021]
The substrate preferably has good smoothness. By using a substrate having good smoothness, a shape to be described later can be formed by a process such as semiconductor lithography.
[0022]
As a method of forming a spiral concave portion in the substrate, the spiral concave portion is formed by semiconductor photolithography and etching. For example, a positive resist is applied to the entire surface of the substrate, exposed and developed to expose the substrate surface for providing a spiral pattern at a desired position. Alternatively, a desired spiral pattern may be exposed on the substrate surface by forming a metal film on the substrate surface and similarly removing unnecessary portions from the metal film by semiconductor photolithography and etching.
[0023]
Next, a concave portion is formed by etching the substrate member from the surface of the substrate exposed to the spiral pattern.
[0024]
The etching method may be either wet etching or dry etching. However, in order to manufacture a coil having a narrow wiring, it is desirable to perform etching perpendicular to the substrate surface in order to maintain insulation between the wirings (for example, between the inner and outer wirings of the spiral wiring). preferable. More preferably, a reactive ion etching method or an ion coupling plasma (ICP) method is preferable. The method of forming the concavity of the spiral pattern is not limited to the etching method, and the concavity may be formed by laser processing.
[0025]
If the substrate to be used is a conductor material or a semiconductor material, an insulating layer is formed in the recess of the substrate to electrically insulate between adjacent coil wires, such as between the inner and outer coils of the spiral coil. I do. As a method for forming the insulating layer, a sputtering method, a chemical deposition method, a thermal oxidation method, dipping, or the like can be used. If the substrate to be used is an insulating substrate, this insulating layer forming step can be omitted.
[0026]
As a wiring forming method for forming wiring in the concave portion, electroplating, electroless plating, embedding of a conductive paste, or the like can be used. In the case of using other electroless plating, palladium is first adsorbed on both surfaces of the substrate on which the concave portions and the through holes are formed.
[0027]
As a method of adsorption, sensidizing, which is a general method, is performed, followed by washing with water, immersing in a solution containing palladium ions as an activator, and washing again with water. For the sensitizing, for example, a hydrochloric acid solution of stannous chloride was used. This hydrochloric acid solution may use what is called a sensitizer.
[0028]
Next, a transition metal is simultaneously laminated on the concave portions on both surfaces of the substrate and the inner wall surface of the through hole by electroless plating to form a coil. As the electroless plating material, it is possible to use copper, nickel, gold, iron, silver, cobalt, palladium, tin, platinum and alloys thereof. When using electroplating, a conductive thin film such as chrome or gold thin film is deposited on the surface of the concave insulating film and the inner wall surface of the insulating film of the through hole, and the transition metal is simultaneously applied to the concave surface on both surfaces of the substrate and the inner wall surface of the through hole by electroplating. Lamination is performed by electroplating to form a coil. As the electroplating material, it is possible to use copper, nickel, gold, iron, silver, cobalt, palladium, tin, platinum and alloys thereof. In both the electroless plating and the electroplating, a conductor is formed in an unnecessary portion other than a necessary portion such as a concave portion and an inner wall surface of a through hole. In this case, it is necessary to remove the conductor formed in the unnecessary portion. In this case, for example, the entire surface of the substrate may be removed by polishing.
[0029]
In this way, the concave portion and the through hole are provided in the substrate, and the conductor can be provided in them. By providing the concave portions on the front and back surfaces of the substrate, a substrate with a planar coil (two-layer planar coil) of the present embodiment can be manufactured. The concave portions on the front surface and the rear surface may be formed in different steps. In the recesses on the front and back surfaces, a conductor can be provided in a single step by the above-described various plating methods.
[0030]
In the plating step, a wiring having a high aspect ratio (for example, an aspect ratio of 10 or more) can be manufactured. When a plurality of two-layer planar coils shown in FIG. 1 are formed on the same substrate (not shown), a plurality of two-layer planar coils can be produced simultaneously by using the above-described production method.
[0031]
Next, the multilayer coil will be described. The multilayer coil is formed by laminating a plurality of the two-layer planar coils. In other words, the configuration is such that a plurality of substrates with coils provided with coils on both surfaces are overlaid. In order to make electrical connection between the substrates with the two-layer planar coils, the end points of the wiring on the front surface of the first two-layer planar coil and the end points of the wiring on the back surface of the second two-layer planar coil are mutually true at the time of lamination. The positions of the end points of each wiring are determined so as to be arranged above. More specifically, in any of the substrates with a two-layer planar coil, the wiring end points of the respective coils on the front and back surfaces are vertically arranged on the substrate surface. Such a substrate with a two-layer planar coil is overlapped as described above, and the substrate on the back side of the other two-layer planar coil substrate facing the wiring end point of the coil on the front side of one of the two-layer planar coil substrates The wiring end points of the coils are disposed so as to face each other in the vertical direction, and can be connected to each other by a conductor.
[0032]
The material of the conductor is not particularly limited as long as it has a low resistance and can make contact with each wiring of the two-layer planar coil-mounted substrate. For example, gold can be used. In this case, gold bumps are formed at the end points of the wiring on the surface of each two-layer planar coil using a Flip-Chip bonder, and the two-layer planar coils are placed one on top of the other, heated and crimped to change the spiral direction on the front and back surfaces. A multilayer coil formed by laminating a plurality of substrates with different planar coils can be obtained.
[0033]
As a result, the manufacturing time is short, and a multilayer coil can be manufactured.
[0034]
【Example】
Hereinafter, the present invention will be described in more detail with reference to Examples.
[0035]
(First embodiment)
In this embodiment, a two-layer planar coil schematically shown in FIG. 2 was designed and manufactured. The two-layer planar coil of this example used a silicon single crystal substrate 201 having a thickness of 200 μm as a substrate. A spiral concave portion and a through hole 202 having a width of 20 μm, a depth of 80 μm, and an interval of adjacent concave portions of 20 μm were formed on both surfaces of the silicon single crystal substrate 201 by ion coupling plasma (ICP). The centers of the spiral patterns of the concave portions on the front surface and the rear surface are the same, and the winding directions are opposite. An SiN film was formed on the surface of the concave portion and the inner wall surface of the through hole by LPCVD to form an insulating film. Copper was buried in the concave portions on both surfaces of the substrate by electroplating to form planar coils 203 and 204 on each surface. The plane coils formed on each surface by the conductor layer 205 made of copper on the inner wall surface of the through hole are electrically connected. That is, the coil formed on the front surface and the coil formed on the back surface are electrically connected in series.
[0036]
Hereinafter, a manufacturing process of the two-layer planar coil of this embodiment will be described. FIG. 3 is a cross-sectional view showing a manufacturing process of the two-layer planar coil of the present embodiment. The cross-sectional view of FIG. 3 corresponds to the cross section AA ′ of FIG. Hereinafter, description will be made with reference to FIG.
[0037]
A positive resist resin (AZP4330, manufactured by Clariant) is applied to both surfaces of the silicon single crystal substrate 301 shown in FIG. 3 (3-a) using a spin coater as shown in FIG. Development is performed to form an opening pattern 302 corresponding to the through hole located at the center of the coil shape. Next, anisotropic dry etching by ICP discharge is performed on the silicon single crystal substrate to form a through-hole-shaped recess 303 as shown in FIG. In the anisotropic dry etching by the ICP discharge, SF6 and C4F8 are alternately used as an etching gas. The recesses on the front and back surfaces are not connected at this time, that is, no through holes are obtained at this time.
[0038]
Next, after removing the resist, a positive resist resin (AZP4330, manufactured by Clariant) is again applied using a spin coater, exposed and developed, and an opening pattern 304 corresponding to the spiral coil shape and the through hole shape is formed. Is formed as shown in FIG. Next, anisotropic dry etching by ICP discharge is performed on the silicon single crystal substrate 301 to form a concave portion 305 and a through hole 306 for embedding a planar coil, and the resist is removed as shown in FIG. A prepared substrate is prepared. Next, as shown by the bold line in FIG. 3F, a SiN film is formed as an insulating film 307 on the substrate surface, in the concave portions, and in the through holes by LPCVD.
[0039]
Next, palladium is adsorbed on both surfaces of the substrate on which the concave portions and the through holes are formed (not shown). As a method of adsorption, a common method is immersion in a tin chloride solution as a sensitizer, followed by washing with water, immersion in a solution containing palladium ions as an activator, and washing again with water. Next, copper is provided on the recess and the inner wall surface of the through hole by electroless plating. The planar coils 308 and 309 and the conductor layer 310 are formed. Next, if there is a laminated conductor other than the recess and the inner wall surface of the through-hole, the conductor is removed by polishing, and a substrate with a planar coil provided with planar coils on both surfaces as shown in FIG. obtain.
[0040]
As described above, the two-layer planar coil is obtained by forming a concave portion by removing a predetermined portion of the substrate member and embedding the coil wiring in the concave portion. Since the substrate member between the concave portions is hard, it has sufficient mechanical strength. Then, a spiral concave portion having a high concave aspect ratio and a narrow interval between concave portions can be obtained.
[0041]
Also, when the aspect ratio is high, the coil itself has a strong stress. If the coil is provided on the upper surface of the substrate without providing the concave portion, the coil may be separated from the substrate due to the stress. On the other hand, since the planar coil according to the present invention has a structure embedded in the substrate, the coil and the substrate are fixed (particularly, not only the bottom surface of the coil but also the side surface is fixed not only to the inner wall of the recessed portion). And peeling due to stress can be prevented even when the aspect ratio of the coil is increased. In particular, the coil obtained by the plating method is preferable because it can be very firmly fixed to the concave portion of the substrate.
[0042]
The coils formed on both sides of the substrate have the same coil width, number of turns, and coil size, and the position of the coil formed on the substrate surface and the position of the coil formed on the back surface of the substrate are the same in the front and back inward directions. Since it was arranged at the position, the warpage of the substrate was reduced. The coils are formed on both sides of the substrate, and the coil on one side and the coil on the other side are electrically connected to form a so-called two-layer planar coil, so that the number of turns of the coil on one substrate can be increased. .
[0043]
(Second embodiment)
In this embodiment, a multilayer coil schematically shown in FIG. 4 was designed and manufactured. FIG. 5 is a schematic diagram showing the electrical connection of the multilayer coil of FIG. The multilayer coil of this embodiment is configured by stacking a plurality of the two-layer planar coils 401 shown in the first embodiment. The stacked two-layer planar coils are electrically connected by gold bumps 402. More specifically, the end point 501 of the plane coil on the front surface of the two-layer planar coil and the end point 502 of the back surface are respectively referred to as the end point 504 of the planar coil 503 on the back surface of the two-layer plane coil disposed directly above at the time of lamination. And an end point 502 on the back surface is electrically connected to an end point 506 of the planar coil 505 on the surface of the two-layer planar coil disposed immediately below at the time of lamination by a gold bump 507. In order to arrange the two-layer planar coils in parallel at the time of lamination and to increase mechanical strength, gold bumps as spacers 403 are arranged.
[0044]
Hereinafter, a process of manufacturing the multilayer coil of the present embodiment will be described. FIG. 6 is a schematic view showing a manufacturing process of the multilayer coil of the present embodiment. The two-layer planar coil was manufactured in the same manner as in the first embodiment. Gold bumps 601 for electrically connecting the planar coils are formed on the ends of the planar coils formed on the surfaces of the two-layer planar coils by using a flip-chip bonder. Gold bumps having the same shape as the gold bumps formed on the ends of the planar coil are formed as spacers 602 at the four corners of the substrate by the same method. Next, alignment and heating and pressure bonding are performed so that the ends of the planar coil formed on the back surface of the two-layer planar coil to be laminated with the gold bump formed on the end of the planar coil are electrically connected.
[0045]
In the multilayer coil of the present invention, a plurality of two-layer planar coils produced at the same time are laminated on the same substrate via gold bumps to increase the number of turns of the coil wiring, so that the production time is short and the yield is high. Is very good.
[0046]
(Third embodiment)
In this embodiment, an optical deflector schematically shown in FIG. 7 was designed and manufactured. FIG. 7A is a schematic sectional view of the optical deflector, and FIG. 7B is an exploded schematic view of the optical deflector. FIG. 7A shows a BB cross section of FIG. 7B. In the optical deflector of the present embodiment, the scanning mirror 704 is angularly displaced in accordance with the magnetism generated by energizing the two-layer planar coil shown in the first embodiment and the permanent magnet 703 provided in the scanning mirror 704 portion. Then, the scanning mirror 704 reciprocates (oscillates) as shown by an arrow in the figure by means (not shown) for reversing the direction of the magnetic field. As can be seen from FIG. 7B, the scanning mirror 704 is supported on both sides by a support substrate 706 by elastic support portions 705, and can reciprocate around the elastic support portions. In this sense, the present embodiment exemplifies an oscillator including a scanning mirror 704 as a movable plate and a substrate with a planar coil. The scanning mirror 704 includes a reflecting mirror portion 702 on one surface side and a plate-shaped scanning mirror 704 on which a thin-film permanent magnet 703 magnetized on the other surface side is formed. Specifically, it illustrates an optical deflector that can change incident light by reflecting the light with an oscillating reflecting mirror. This optical deflector may be used as an optical deflector driven by resonance. Alternatively, it may be used as a resonance type galvanometer mirror. The frequency for resonance driving is, for example, a frequency (band) of 14 KHz to 25 KHz.
[0047]
This optical deflector can reduce power consumption and apply a large magnetic field to the permanent magnet formed on one side of the scanning mirror because the coil wiring is configured with a high aspect ratio and a narrow space between wirings. The scanning mirror could be displaced angularly. Further, since the coils are formed on both sides of the substrate, the number of turns on one substrate can be increased, and the size of the optical deflector can be reduced.
[0048]
(Fourth embodiment)
In this embodiment, an optical device using the optical deflector shown in the third embodiment will be described. FIG. 8 is a diagram illustrating an example of an image display device as an optical device. 8, reference numeral 801 denotes an optical deflector group 801 in which two optical deflectors shown in FIG. 7 are arranged so that their deflection directions are orthogonal to each other. In this case, an optical scanner device that raster-scans incident light in horizontal and vertical directions Used as 802 is a laser light source. Reference numeral 803 denotes a lens or a lens group, 804 denotes a writing lens or a lens group, and 805 denotes a projection surface. The laser light incident from the laser light source 802 undergoes predetermined intensity modulation related to the timing of optical scanning, and is two-dimensionally scanned by the optical deflector group 801. The scanned laser beam forms an image on the projection surface 805 by the writing lens 804. Note that, of the two optical deflectors, only one optical deflector in the third embodiment may be used. In that case, it is preferable to use it as a deflector for moving light in the horizontal scanning direction on the projection surface.
[0049]
FIG. 9 is a diagram showing an example in which the optical deflector of the present invention is used in an electrophotographic image forming apparatus. In FIG. 9, reference numeral 901 denotes the optical deflector shown in FIG. 7, which is used as an optical scanner for scanning incident light one-dimensionally. 902 is a laser light source. Reference numeral 903 denotes a lens or a lens group, 904 denotes a writing lens or a lens group, and 906 denotes a photoconductor. The laser light emitted from the laser light source undergoes predetermined intensity modulation related to the timing of optical scanning, and is one-dimensionally scanned by the optical deflector 901. The scanned laser beam forms an image on the photoconductor 906 by the writing lens 904. The photoconductor 906 is uniformly charged by a charger (not shown), and the light is scanned thereon to form an electrostatic latent image. It is formed. Next, a toner image is formed on the image portion of the electrostatic latent image by a developing device (not shown), and this is transferred and fixed to, for example, a paper (not shown), thereby forming a visible image on the paper.
[0050]
【The invention's effect】
As described above, the substrate with a planar coil of the present invention can have a coil with a large number of turns on one substrate by providing the coil on the front and back surfaces and connecting them to each other.
[0051]
Alternatively, the two-layer planar coil can be formed even if the recess has a high aspect ratio and the gap between the recesses is narrow because the recess is formed by removing the substrate and embedding the coil wiring. Since the coil is embedded in the substrate, the coil and the substrate are very firmly fixed to each other, and even if the aspect ratio of the coil is increased, peeling due to stress can be prevented. In addition, since coils of the same pattern are arranged on both surfaces of the substrate, there is no warpage of the substrate, so that peeling due to coil stress can be prevented. Coil is formed on both sides of the board, and the coil on one side and the coil on the other side are electrically connected to form a so-called two-layer planar coil, so the number of coil turns can be increased with respect to the board area It is. Since the relationship between the width l and the depth h of the coil wiring is l <h, the electric resistance of the coil can be reduced, and a strong magnetic field can be generated with low power consumption when a current flows through the coil. be able to. Further, since the two-layer planar coil can be formed by laminating the conductor once, the manufacturing time can be reduced.
[0052]
Since a plurality of two-layer planar coils produced at the same time are laminated on the same substrate via gold bumps to increase the number of turns of the coil wiring, the production time is short and the yield is very good.
[Brief description of the drawings]
FIG. 1 is a diagram showing one embodiment of a two-layer planar coil.
FIG. 2 is a diagram showing another embodiment of a two-layer planar coil.
FIG. 3 is a diagram showing one embodiment of a method for manufacturing a two-layer planar coil.
FIG. 4 is a perspective view showing one embodiment of a multilayer coil.
FIG. 5 is a perspective view illustrating electrical connection of a multilayer coil.
FIG. 6 is a diagram illustrating an embodiment of a method for manufacturing a multilayer coil.
FIG. 7A is a diagram showing an embodiment of an optical deflector using a two-layer planar coil. FIG. 7B is an exploded view of the optical deflector of FIG.
FIG. 8 is a diagram showing an embodiment of an optical device using an optical deflector.
FIG. 9 is a diagram showing another embodiment of an optical device using an optical deflector.
FIG. 10 is a diagram showing an example.
[Explanation of symbols]
101 substrate
102 Flat coil (substrate surface)
103 flat coil (back side of substrate)
104 Through hole
105 conductor layer 201 silicon single crystal substrate
202 through hole
203 Planar coil (substrate surface)
204 plane coil (back side of substrate)
205 Conductive layer
301 silicon single crystal substrate
302 Through-hole opening pattern
303 recess with through-hole shape
304 spiral coil pattern
305 recess for embedding flat coil
306 Through hole
307 insulating film
308 Flat coil (substrate surface)
309 Flat coil (back side of substrate)
310 conductor layer
401 two-layer planar coil
402 Gold Bump
403 spacer
501 End point of the planar coil on the surface
502 End point of flat coil on the back
503 Flat coil on the back
504 End point of flat coil on the back
505 Surface coil
506 End point of planar coil on surface
507 Gold bump
601 Gold bump
602 spacer
701 2-layer planar coil
702 Reflecting mirror
703 permanent magnet
704 scanning mirror
801 Optical deflector
802 laser light source
803 lens group
804 writing lens group
805 Projection plane
901 Optical deflector
902 Laser light source
903 lens group
904 writing lens group
906 photoconductor

Claims (10)

基板に平面コイルを有する平面コイル付き基板であって、
前記基板の1面に渦巻状に設けられた凹部に配置された第1の渦巻状平面コイルと、
前記1面に対する裏面に前記渦巻状とは反対巻きの渦巻状に設けられた凹部に配置された第2の渦巻状平面コイルとを有し、
前記基板は、前記第1の渦巻状平面コイルの渦巻中心部と前記第2の渦巻状平面コイルの渦巻中心部との間を貫通する貫通孔を有しており、
前記第1の渦巻状コイルと前記第2の渦巻状コイルは前記貫通孔を介して接続されていることを特徴とする平面コイル付き基板。
A substrate with a planar coil having a planar coil on the substrate,
A first spiral planar coil disposed in a spirally provided recess on one surface of the substrate;
A second spiral planar coil disposed on a concave portion provided in a spiral shape opposite to the spiral shape on the back surface with respect to the one surface,
The substrate has a through-hole penetrating between a spiral center of the first spiral planar coil and a spiral central of the second spiral planar coil,
The substrate with a planar coil, wherein the first spiral coil and the second spiral coil are connected via the through hole.
前記基板が絶縁性基板であることを特徴とする請求項1に記載の平面コイル付き基板。The substrate with a planar coil according to claim 1, wherein the substrate is an insulating substrate. 前記基板がシリコン単結晶基板であることを特徴とする請求項1に記載の平面コイル付き基板。The substrate with a planar coil according to claim 1, wherein the substrate is a silicon single crystal substrate. 請求項1に記載の平面コイル付き基板を複数有し、前記平面コイル付き基板は互いに対向して配置されており、対向しあうそれぞれの前記基板の前記渦巻状コイルが渦巻外側端部において互いに接続していることを特徴とする多層コイル。2. A plurality of the substrates with planar coils according to claim 1, wherein the substrates with planar coils are arranged so as to face each other, and the spiral coils of the opposing substrates are connected to each other at a spiral outer end. A multilayer coil characterized by: 複数の請求項1に記載の前記平面コイル付き基板を互いに対向させる工程と、対向しあうそれぞれの前記基板の前記渦巻状コイルを渦巻外側端部において互いに接続する工程とを特徴とする多層コイルの製造方法。2. A multi-layer coil comprising: a plurality of the planar coil-attached substrates according to claim 1 facing each other; and a step of connecting the spiral coils of the opposed substrates to each other at a spiral outer end. Production method. 請求項1に記載の平面コイル付き基板と、永久磁石を有し両側を軸によって支持され且つ前記平面コイル付き基板に対向して設けられ、前記軸を中心に可動する可動板と、を有することを特徴とする揺動体。2. A substrate having the planar coil according to claim 1, and a movable plate having a permanent magnet, both sides of which are supported by a shaft and provided to face the substrate with the planar coil, and which is movable about the axis. Oscillator characterized by the following. 前記可動板はミラーを有することを特徴とする請求項6に記載の揺動体。The oscillating body according to claim 6, wherein the movable plate has a mirror. 基板に平面コイルを有する平面コイル付き基板の製造方法であって、
前記基板の表裏面に渦巻状の凹部を設ける工程と、
前記基板に貫通孔を設ける工程と、
前記表裏面の渦巻状の凹部のそれぞれにコイルを形成することで第1の渦巻状平面コイルと第2の渦巻状平面コイルを得る工程と、
前記第1の渦巻状平面コイルの渦巻中心部と前記第2の渦巻状平面コイルの渦巻中心部との間を貫通する前記貫通孔を介して前記前記第1の渦巻状平面コイルと前記第2の渦巻状平面コイルとを接続する工程と、を有することを特徴とする平面コイル付き基板の製造方法。
A method for manufacturing a substrate with a planar coil having a planar coil on the substrate,
Providing spiral concavities on the front and back surfaces of the substrate;
Providing a through hole in the substrate;
Obtaining a first spiral planar coil and a second spiral planar coil by forming a coil in each of the spiral concave portions on the front and back surfaces;
The first spiral planar coil and the second spiral planar coil are passed through the through-hole penetrating between the spiral central portion of the first spiral planar coil and the spiral central portion of the second spiral planar coil. And a step of connecting the spiral flat coil to the substrate.
前記基板が絶縁性基板であり、前記凹部と前記貫通孔壁面に導電体を設ける工程を有することを特徴とする請求項8に記載の平面コイル付き基板の製造方法。The method for manufacturing a substrate with a planar coil according to claim 8, wherein the substrate is an insulating substrate, and further comprising a step of providing a conductor on the wall of the recess and the through hole. 前記基板がシリコン単結晶基板であり、前記前記凹部と前記貫通孔壁面に絶縁膜を設ける工程と、前記絶縁膜の上に導電膜を形成する工程を有することを特徴とする請求項8に記載の平面コイル付き基板の製造方法。9. The method according to claim 8, wherein the substrate is a silicon single crystal substrate, comprising a step of providing an insulating film on the concave portion and the wall surface of the through hole, and a step of forming a conductive film on the insulating film. 10. Of manufacturing a substrate with a planar coil.
JP2002208445A 2002-07-17 2002-07-17 Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body Withdrawn JP2004055666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002208445A JP2004055666A (en) 2002-07-17 2002-07-17 Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002208445A JP2004055666A (en) 2002-07-17 2002-07-17 Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body

Publications (1)

Publication Number Publication Date
JP2004055666A true JP2004055666A (en) 2004-02-19

Family

ID=31932588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002208445A Withdrawn JP2004055666A (en) 2002-07-17 2002-07-17 Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body

Country Status (1)

Country Link
JP (1) JP2004055666A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073729A (en) * 2004-09-01 2006-03-16 Kamaya Denki Kk Chip resistor, manufacturing method therefor and integrated substrate
JP2009283946A (en) * 2003-02-12 2009-12-03 Moog Inc Torque motor
JP2016009827A (en) * 2014-06-26 2016-01-18 富士通株式会社 Coil component and method for manufacturing coil component
WO2016136653A1 (en) * 2015-02-27 2016-09-01 株式会社村田製作所 Multilayer coil component, method for producing same and dc-dc converter module provided with said multilayer coil component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283946A (en) * 2003-02-12 2009-12-03 Moog Inc Torque motor
JP2006073729A (en) * 2004-09-01 2006-03-16 Kamaya Denki Kk Chip resistor, manufacturing method therefor and integrated substrate
JP4664024B2 (en) * 2004-09-01 2011-04-06 釜屋電機株式会社 Chip resistor manufacturing method, collective substrate, and chip resistor
JP2016009827A (en) * 2014-06-26 2016-01-18 富士通株式会社 Coil component and method for manufacturing coil component
WO2016136653A1 (en) * 2015-02-27 2016-09-01 株式会社村田製作所 Multilayer coil component, method for producing same and dc-dc converter module provided with said multilayer coil component
JPWO2016136653A1 (en) * 2015-02-27 2017-10-12 株式会社村田製作所 Multilayer coil component, method of manufacturing the same, and DC-DC converter module including the multilayer coil component

Similar Documents

Publication Publication Date Title
JP4191506B2 (en) High density inductor and manufacturing method thereof
EP2662873B1 (en) Method of manufacturing coil element and coil element
JP5831498B2 (en) Coil component and manufacturing method thereof
KR101049610B1 (en) Coil Parts and Manufacturing Method
US20180148314A1 (en) Mirror drive device and method for producing same
US20110175235A1 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5815353B2 (en) Coil wiring element and method of manufacturing coil wiring element
US8664764B2 (en) Semiconductor device including a core substrate and a semiconductor element
JP2008117851A (en) Coil component
JP2008140858A (en) Coil component
JP2007053254A (en) Electronic components and manufacturing method thereof
JP2006324489A (en) Chip coil and manufacturing method thereof
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
CN109215979A (en) A kind of patch type inductance and preparation method thereof
JPH07221260A (en) Integrated circuit device and its manufacture
JP3661380B2 (en) Planar inductor
JP2004055666A (en) Substrate with flat coil, multilayer coil, method of manufacturing the same, and oscillating body
KR100701295B1 (en) Image drum and method for manufacturing thereof
JP2006013332A (en) Connector, electronic component connected thereto, its manufacturing method, and connecting method
JP2005294445A (en) Coil element
JP2006066830A (en) Method of manufacturing high aspect semiconductor device
CN110182752B (en) Method for forming fine structure by electroplating, fine structure and electronic device
JP2005079323A (en) Coil component and its manufacturing method
JP2003197452A (en) Method for manufacturing microcoil
JP3920714B2 (en) Planar electromagnetic actuator and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004