JP2004047764A - Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device - Google Patents
Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device Download PDFInfo
- Publication number
- JP2004047764A JP2004047764A JP2002203676A JP2002203676A JP2004047764A JP 2004047764 A JP2004047764 A JP 2004047764A JP 2002203676 A JP2002203676 A JP 2002203676A JP 2002203676 A JP2002203676 A JP 2002203676A JP 2004047764 A JP2004047764 A JP 2004047764A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- doped gan
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、低転位な窒化物半導体の製造方法およびそれを用いた半導体ウェハならびに半導体デバイスに関するものである。
【0002】
【従来の技術】
半導体エピタキシャル膜を得ようとする場合、最も容易な方法としては、成長しようとしている半導体と同一材料からなる単結晶基板を準備し、その上に気相成長する方法が考えられ、実際に色々な材料系で成功している。
【0003】
しかしながら、窒化ガリウムのように技術的に半導体単結晶基板を得ることが困難であったり、半導体単結晶基板が高価であるため産業的にはコスト面で用いれない等の理由により、異種基板上へ半導体を成長せざるをえない状況が多々存在する。代表例としては、シリコン基板上のGaAsや、サファイア及び炭化珪素基板上のGaNや、GaAs基板上のII−VI族半導体等が知られる。
【0004】
例えば、窒化ガリウム(GaN)は、青色から紫外域にかけての短波長発光ダイオード(LED)や半導体レーザ(LD)等の光デバイスの材料として、あるいは高出力電界効果トランジスタ(FET)や高電子移動度トランジスタ(HEMT)等の電子デバイス用の材料として重要であるが、窒化ガリウムはバルク単結晶基板を得ることができないため、基板材料としてサファイアやSiC基板が用いられ、この基板上へ、気相成長法(VPE法)(有機金属気相成長法(MOVPE法)を含む)によりGaNの成長が行われる。
【0005】
この様な異種基板上へ半導体を成長した場合、格子不整合、熱膨張係数の不整合、表面エネルギーの不整合等の様々な材料固有の特性の不整合により、成長した半導体エピタキシャル膜中に高密度の転位が導入される。半導体中の転位は、非発光再結合中心、散乱中心として働くため、このような転位を多く含む半導体を用いた光および電子デバイスの特性、安定性、寿命は転位を微量にしか含まないデバイスに比べて極めて劣ったものとなってしまう。
【0006】
上記GaNや、AlGaN、GaInNなどに代表される窒化物系化合物半導体も、単結晶基板が得られないためサファイアや炭化珪素などの異種基板上に成長が行われることから、同様に、初期の研究においては上述の転位の発生が深刻な問題となっていた。
【0007】
しかし、近年、MOVPE法を用いた「2段階成長法」によりこの問題は一部解決された。即ち、サファイア基板上に500〜600℃程度の低温でGaNあるいはAlNからなる低温バッファ層を成長し、その後、その上に1000℃程度の温度でGaNを成長する方法であり、これにより従来1010〜1011cm−2程度であったサファイア上GaNの転位密度を108〜109cm−2台に抑制することに成功している(特公平8−8217号公報)。
【0008】
【発明が解決しようとする課題】
しかしながら、窒化物半導体中の転位密度が108cm−2台であっても、窒化物半導体電子デバイスの耐圧低下や光デバイスの寿命短縮などの現象を引き起こす原因となり、これらのデバイスの実用化に対する大きな障害となっている。即ち、窒化物半導体の電子・光デバイスの実用化を達成するためには、窒化物半導体中の更なる転位密度の低減が必要である。ちなみに、窒化物半導体の次世代の製品ターゲットである青紫レーザーダイオードや紫外LEDの実現のためには、転位密度を107cm−2台以下にすることが要請される。
【0009】
そこで、本発明の目的は、上記課題を解決し、転位密度の更なる低減を実現する窒化物半導体の製造方法および半導体ウェハならびに半導体デバイスの構造を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0011】
請求項1の発明に係る窒化物半導体の製造方法は、基板上へ窒化物半導体層を形成するに当たり、基板上に、Si濃度が4×1019cm−3以上であるSiドープGaNバッファ層をエピタキシャル成長し、このSiドープGaNバッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする。
【0012】
請求項2の発明に係る窒化物半導体の製造方法は、基板上へ窒化物半導体層を形成するに当たり、基板上に、Si濃度が1×1020cm−3以上であるSiドープGaNバッファ層をエピタキシャル成長し、このSiドープGaNバッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする。
【0013】
請求項3の発明は、請求項1又は2に記載の窒化物半導体の製造方法において、上記基板として、サファイア基板、SiC基板、Si基板、あるいは、これらの基板上に窒化物半導体層を成長した複合基板を用いることを特徴とする。
【0014】
請求項4の発明は、請求項1〜3のいずれかに記載の窒化物半導体の製造方法において、上記バッファ層の混晶半導体層を400〜1200℃の温度範囲で成長することを特徴とする。
【0015】
請求項5の発明は、請求項1〜4のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層を600〜1200℃の温度範囲で成長することを特徴とする。転位密度を低減する観点からは、好ましくは950〜1100℃、更に好ましくは1010〜1050℃の温度範囲で成長する。
【0016】
請求項6の発明は、請求項1〜5のいずれかに記載の窒化物半導体の製造方法において、上記SiドープGaNバッファ層を0.1分子層〜1μmの厚さで形成することを特徴とする。
【0017】
請求項7の発明は、請求項1〜6のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層の厚さを0.5〜10μm未満に形成することを特徴とする。これは本発明において好ましい上記窒化物半導体層の厚さである0.5〜500μmの範囲のうちの一部を特定したものである。
【0018】
請求項8の発明は、請求項1〜6のいずれかに記載の窒化物半導体の製造方法において、上記窒化物半導体層の厚さを10〜500μmに形成することを特徴とする。これは本発明において好ましい上記窒化物半導体層の厚さである0.5〜500μmの範囲のうちの一部を特定したものである。
【0019】
請求項9の発明に係る半導体ウェハは、請求項1〜8のいずれかに記載の方法により形成した窒化物半導体上へ、エピタキシャル成長法により窒化物半導体を形成し、窒化物半導体の積層構造を形成したことを特徴とする。これは、基板とその上に形成される窒化物半導体との間に、バッファ層として、Si濃度が4×1019cm−3以上であるSiドープGaNバッファ層又はSi濃度が1×1020cm−3以上であるSiドープGaNバッファ層を形成した構造を持つ半導体ウェハである。基板としては、サファイア基板、SiC基板、Si基板、あるいは、これらの基板上に窒化物半導体層を成長した複合基板のいずれも使用できる。
【0020】
この半導体ウェハにおいて、SiドープGaNバッファ層上へ形成される窒化物半導体の積層構造(デバイス構造)としては、短波長発光ダイオード(LED)や半導体レーザ(LD)等の光デバイスの構造の他、高出力電界効果トランジスタ(FET)や高電子移動度トランジスタ(HEMT)、ヘテロ・バイポーラ・トランジスタ(HBT)等の電子デバイスの構造がある。具体的には、例えばLEDやLDなどを製造する場合には、AlGaN、InGaN、GaNなどを多層に積層し、発光層(活性層)をn型クラッド層およびp型クラッド層によりはさんだ構造を形成する必要がある。また、HBTにおいても、AlGaN、InGaN、GaNなどを多層に積層し、npnあるいはpnp接合を形成する必要がある。
【0021】
請求項10の発明は、請求項9に記載の半導体ウェハにおいて、上記窒化物半導体の積層構造が、上記SiドープGaNバッファ層上に形成した窒化物半導体層と、該窒化物半導体層上に形成した第1導電型の第1のクラッド層と、この第1のクラッド層上に形成した活性層と、この活性層上に形成され、前記第1導電型とは反対の第2導電型の第2のクラッド層とを備えることを特徴とする。これは、短波長発光ダイオード(LED)や半導体レーザ(LD)等の光デバイスを特定したものである。
【0022】
請求項11の発明は、請求項9に記載の半導体ウェハにおいて、上記窒化物半導体の積層構造が、上記SiドープGaNバッファ層上に形成したアンドープ窒化物半導体層と、該窒化物半導体層上に形成したn型の窒化物半導体層とを備えることを特徴とする。これはGaN系HEMT用ウェハの構造を特定したものである。
【0023】
請求項12の発明に係る半導体デバイスは、上記請求項9〜11のいずれかに記載の半導体ウェハを用いて形成したことを特徴とする。これには、LEDやLD等の光デバイスだけでなく、FETやHEMT、HBT等の電子デバイスが含まれる。
【0024】
<発明の要点>
本発明者等は、上記課題を解決するべく、上記のAlN、GaN低温バッファに代わる新たなバッファ層材料を探索し、鋭意研究努力した結果、図1に示すように、サファイア、SiCあるいはSiなどの異種基板上もしくは、異種基板上に予め窒化物半導体を成長した複合基板などの基板1上へ、まずバッファ層2として、Siを4×1019cm−3以上、好ましくは5×1019cm−3以上、さらに好ましくは1×1020cm−3以上ドープした高濃度SiドープGaNを成長し、その上に窒化物半導体層3を成長することで、窒化物半導体層3の転位密度を108cm−2より小さくすることが可能であることを見出した。
【0025】
これは、図2に示すように、基板1に高濃度にSiをドーピングした結果、GaNの成長モードが通常の2次元的な成長モードから、図2(b)に示すように3次元的な島状成長モードに変化したためである。そのようなSiドープGaN層2の島状構造を図2(c)に示すように窒化物半導体3の成長で埋め込み表面を平坦化する際には、通常基板表面に対して垂直方向に伝播する転位30の伝播方向が埋め込み成長の過程で図2(c)の如く横方向に変化するため、最表面に出現する転位32の密度が図2(d)の如く大幅に減少する。
【0026】
【発明の実施の形態】
次に、本発明による窒化物半導体の製造方法と、これにより得られる半導体ウェハならびに半導体デバイス製造の実施形態について説明する。以下の実施例はMOVPE成長による場合の例であるが、HVPE成長(ハイドライド気相成長)あるいはMBE成長(分子線エピタキシー)による場合においても同様な結果を得ている。
【0027】
<実施例1>
本実施例においては、基板1としてサファイア基板を用い、これをまず1100℃で水素雰囲気中でクリーニングした後、その上にバッファ層2としてSiドープGaNバッファ層を、その膜厚およびSiの濃度を様々に変えて成長し、更にその上に窒化物半導体層3として約3μmのGaN層を成長している。成長時の圧力、総ガス流量、温度はSiドープGaNバッファ層とGaN層を通じて全て一定として、それぞれ、300Torr、100slm、1025℃である。キャリアガスとしては、窒素と水素を1:3の割合で混合したガスを用いた。GaN成長のためのGaおよびNの原料としては、トリメチルガリウム(TMG)、アンモニアを用い、Siの原料としてはテトラエチルシラン(TESi)を用いた。
【0028】
なお、本実験に先立ち、膜厚約1μmのSiドープGaN層をサファイア基板上へ従来法により成長し、成長中のTMGおよびTESi流量とそのときのSiドーピング濃度の関係をSIMS分析により把握した。なお、前述したように高濃度SiドープGaNは平坦に成長しないので、上記の「膜厚」という表現は適切ではないが、ここではGaNを成長するために供給したTMGの量の指標として、GaNが平坦に成長したとするとどの程度の厚さになるかを、単に膜厚という言葉で表現している。
【0029】
図3に、SiドープGaNバッファ層の膜厚が1nmの場合のドーピング濃度と、その上に成長したGaN層の転位密度の関係を示す。Siドーピング濃度が4×1019cm−3以上において、GaN層の転位密度が従来法による値よりも減少し始め、Siドーピング濃度が1×1020cm−3以上では、転位密度は2×107cm−2以下という極めて低い値になっている。さらに、Siドーピング濃度が1.8×1020cm−3において、本実験の範囲内では最小の転位密度1.5×107cm−2を得ている。すなわち、高濃度にSiをドープしたGaNを、基板と窒化物半導体層の間に導入することにより、窒化物半導体の転位密度を大幅に低減することに成功している。
【0030】
また、図4にはSiドープGaNバッファ層のドーピング濃度が1.8×1020cm−3の場合の、SiドープGaNバッファ層の膜厚(nm)と、その上に成長したGaN層の転位密度(cm−2)の関係を示したものである。SiドープGaNバッファ層の膜厚が0.1分子層程度(0.025nm)から1000nmまでの広い範囲にわたって、転位密度が従来法によるGaNの転位密度以下となっている。特に、SiドープGaNバッファ層の膜厚が1nmの場合には、最小の転位密度1.5×107cm−2を得ている。よって、SiドープGaNバッファ層の厚さは、0.1分子層〜1000nm(1μm)の厚さとするのがよく、好ましくは0.1〜100nmの厚さ、最適には1nmとするのがよいことが判る。
【0031】
<実施例2>
本実施例では、基板1として、SiC基板上にGaN層を約1μm成長した複合基板を用い、この複合基板上へ、実施例1と同様な条件でバッファ層2としてSi濃度が1.8×1020cm−3の高濃度SiドープGaNバッファ層を1nm成長し、その上に窒化物半導体層3として、Al0.1Ga0.9Nを約2μm成長している。この結果、複合基板の段階では、GaN層の最表面で転位密度が1×109cm−2であったのが、Al0.1Ga0.9Nの表面では、転位密度が5×107cm−2にまで低減している。
【0032】
<実施例3>
本実施例では、その前提として、実施例1の高濃度SiドープGaNバッファ層のSi濃度が1.8×1020cm−3で、且つ膜厚が1nmの場合において、高濃度SiドープGaN(バッファ層2)の成長温度を200〜1300℃の範囲で変化させた実験を行っている。その結果、高濃度SiドープGaNバッファ層の成長温度が400〜1200℃の範囲内では、転位密度が、従来法によるGaNの転位密度以下となった。ことに、成長温度が800〜1100℃の範囲内では転位密度は5×107cm−2以下であり、また、1000〜1050℃の範囲内では転位密度は2×107cm−2以下にまで低減された。
【0033】
<実施例4>
本実施例では、その前提として、実施例1の高濃度SiドープGaNバッファ層のSi濃度が1.8×1020cm−3で、且つ膜厚が1nmの場合において、高濃度SiドープGaNバッファ層上に成長するGaN層(窒化物半導体層3)の成長温度を200〜1300℃の範囲で変化させた実験を行っている。その結果、成長温度が600〜1200℃の範囲内では、転位密度が、従来法によるGaNの転位密度以下となった。ことに、成長温度が950〜1100℃の範囲内では転位密度は5×107cm−2以下であり、また、1010〜1050℃の範囲内では転位密度は2×107cm−2以下にまで低減された。
【0034】
<実施例5>
上記実施例1〜4において、窒化物半導体層の膜厚としては0.5μm〜500μmが好適である。窒化物半導体層の膜厚が0.5μm未満の場合には、窒化物半導体の電気的・光学的特性に劣化がみられ、また、窒化物半導体層の膜厚が500μm以上の場合には、成長時間が長くなりすぎる。ことに、窒化物半導体層の膜厚が0.5μm〜10μm未満の場合には、低コスト、且つ低転位な窒化物半導体エピタキシャルウェハとして好適であり、また、窒化物半導体層の膜厚が10μm〜500μmの場合には、多少ウェハコストは高くなるが、より低転位な窒化物半導体エピタキシャルウェハとして好適である。
【0035】
<実施例6>
図5はMOVPE法を用いて、サファイア基板11上に、窒化ガリウム系化合物半導体のダブルヘテロ(DH)構造を積層成長した光放出半導体デバイス用ウェハの例である。このウェハWは、サファイア基板11上に、400〜1200℃の温度範囲で高濃度SiドープGaNバッファ層12を0.1分子層〜1μmの厚さで形成し、次に600〜1200℃の温度範囲でオーミック電極を付けるためのn型GaN層13を形成し、その上に、n型AlGaNクラッド層14(第1のクラッド層)、InGaN活性層15、及びp型AlGaNクラッド層16(第2のクラッド層)から成るダブルヘテロ構造を成長した後、p型のGaNコンタクト層17を成長させたものである。
【0036】
図6は上記半導体ウェハを用いて形成した半導体デバイスの例である。上記ウェハWの表面の一部を反応性イオンエッチング(RIE)法でエッチングして除去し、n型GaN層13を露出させた後、n型GaN層13の表面にチタン(Ti)とアルミニウム(Al)の積層構造から成るn型電極18を、またp型層の表面の一部にはニッケル(Ni)と金(Au)の積層構造から成るp型電極19を付けて、LEDチップ(窒化ガリウム系化合物半導体光放出半導体デバイス)を作製した。
【0037】
<実施例7>
図7はMOVPE法を用いて、サファイア基板21上に、400〜1200℃の温度範囲で高濃度SiドープGaNバッファ層22を0.1分子層〜1μmの厚さで形成し、次に600〜1200℃の温度範囲でアンドープGaN層23を形成し、その上に、n型AlGaN層24を形成して、HEMT用ウェハを構成した例である。このウェハを用いて作成したGaN系HEMTは、GaNSiバッファ層22の働きにより、急峻なヘテロ界面が形成され、これにより高い電流密度が得られる。
【0038】
【発明の効果】
以上説明したように、本発明によれば、単結晶の絶縁性基板上へ窒化物半導体層を形成するに際し、基板と窒化物半導体層の間に、Si濃度が4×1019cm−3以上、好ましくは1×1020cm−3以上である高濃度SiドープGaNバッファ層を形成しているので、従来以上に低転位な窒化物半導体を成長することが可能となる。これは、窒化物半導体層における転位密度を飛躍的に低減して107cm−2台以下にすることが実現できることを意味する。このため、本発明の窒化物半導体の製造方法および半導体ウェハならびに半導体デバイスによれば、次世代の青紫レーザーダイオードや紫外LEDの実現を可能にすると共に、窒化物半導体電子デバイスの耐圧や光デバイスの寿命などを向上させ、実用に適した電子デバイスや光デバイスを得ることができる。
【図面の簡単な説明】
【図1】本発明の窒化物半導体の構造を示す図である。
【図2】本発明におけるSiドープGaNバッファ層による低転位化の原理説明に供する図である。
【図3】本発明におけるSiドープGaNバッファ層の膜厚が1nmの場合のドーピング濃度とその上に成長したGaN層の転位密度の関係を示す図である。
【図4】本発明におけSiドープGaNバッファ層のドーピング濃度が1.8×1020cm−3の場合の、バッファ層の膜厚と、その上に成長したGaN層の転位密度の関係を示す図である。
【図5】本発明により作成した光デバイス用ウェハの構造を示す断面図である。
【図6】本発明により図4のウェハを用いて作成した光デバイスの構造を示す断面図である。
【図7】本発明により作成したGaN系HEMT用ウェハの構造を示す断面図である。
【符号の説明】
1 基板
2 バッファ層
3 窒化物半導体層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a low dislocation nitride semiconductor, a semiconductor wafer using the same, and a semiconductor device.
[0002]
[Prior art]
When trying to obtain a semiconductor epitaxial film, the easiest method is to prepare a single crystal substrate made of the same material as the semiconductor to be grown, and then vapor-phase grow it on it. Successful in materials.
[0003]
However, because it is difficult to obtain a semiconductor single crystal substrate technically like gallium nitride, or because the semiconductor single crystal substrate is expensive, it is not industrially used in terms of cost. There are many situations in which semiconductors must be grown. Representative examples include GaAs on a silicon substrate, GaN on a sapphire and silicon carbide substrate, and II-VI group semiconductor on a GaAs substrate.
[0004]
For example, gallium nitride (GaN) is used as a material for optical devices such as short-wavelength light emitting diodes (LEDs) and semiconductor lasers (LDs) in the blue to ultraviolet range, or for high power field effect transistors (FETs) and high electron mobilities. Although important as a material for an electronic device such as a transistor (HEMT), gallium nitride cannot be used to obtain a bulk single crystal substrate, and thus a sapphire or SiC substrate is used as a substrate material. GaN is grown by a method (VPE method) (including a metal organic chemical vapor deposition method (MOVPE method)).
[0005]
When a semiconductor is grown on such a heterogeneous substrate, a high mismatch occurs in the grown semiconductor epitaxial film due to mismatches in various material-specific characteristics such as lattice mismatch, thermal expansion coefficient mismatch, and surface energy mismatch. Density dislocations are introduced. Since dislocations in semiconductors act as non-radiative recombination centers and scattering centers, the characteristics, stability, and lifetime of optical and electronic devices using semiconductors containing such dislocations are limited to devices containing only a small amount of dislocations. It is extremely inferior.
[0006]
Similarly, GaN, nitride-based compound semiconductors represented by AlGaN, GaInN, and the like are grown on heterogeneous substrates such as sapphire and silicon carbide because a single-crystal substrate cannot be obtained. In, the occurrence of the above-mentioned dislocation has been a serious problem.
[0007]
However, in recent years, this problem has been partially solved by the “two-stage growth method” using the MOVPE method. That is, to grow a low temperature buffer layer made of GaN or AlN at a low temperature of about 500 to 600 ° C. on a sapphire substrate, then, is a method of growing GaN at a temperature of about 1000 ° C. In addition, this by conventional 10 10 It has succeeded in suppressing the dislocation density of GaN on sapphire, which was about 10 to 10 11 cm -2, to the order of 10 8 to 10 9 cm -2 (JP-B-8-8217).
[0008]
[Problems to be solved by the invention]
However, even if the dislocation density in the nitride semiconductor is on the order of 10 8 cm −2 , it causes phenomena such as a decrease in the withstand voltage of the nitride semiconductor electronic device and a shortened life of the optical device. It is a major obstacle. That is, it is necessary to further reduce the dislocation density in the nitride semiconductor in order to achieve practical use of the electronic / optical device using the nitride semiconductor. Incidentally, in order to realize a blue-violet laser diode or an ultraviolet LED which is a next-generation product target of a nitride semiconductor, it is required to have a dislocation density of 10 7 cm −2 or less.
[0009]
Therefore, an object of the present invention is to solve the above problems and provide a method of manufacturing a nitride semiconductor, a semiconductor wafer, and a structure of a semiconductor device that realize further reduction in dislocation density.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0011]
In the method of manufacturing a nitride semiconductor according to the first aspect of the present invention, when a nitride semiconductor layer is formed on a substrate, a Si-doped GaN buffer layer having a Si concentration of 4 × 10 19 cm −3 or more is formed on the substrate. It is characterized by epitaxially growing and forming a nitride semiconductor layer having a single crystal structure on the Si-doped GaN buffer layer by an epitaxial growth method.
[0012]
In the method of manufacturing a nitride semiconductor according to the invention of
[0013]
According to a third aspect of the present invention, in the method of manufacturing a nitride semiconductor according to the first or second aspect, the substrate is a sapphire substrate, a SiC substrate, a Si substrate, or a nitride semiconductor layer is grown on these substrates. It is characterized by using a composite substrate.
[0014]
According to a fourth aspect of the present invention, in the method of manufacturing a nitride semiconductor according to any one of the first to third aspects, the mixed crystal semiconductor layer of the buffer layer is grown in a temperature range of 400 to 1200 ° C. .
[0015]
According to a fifth aspect of the present invention, in the method of manufacturing a nitride semiconductor according to any one of the first to fourth aspects, the nitride semiconductor layer is grown in a temperature range of 600 to 1200 ° C. From the viewpoint of reducing the dislocation density, the crystal is grown preferably at a temperature in the range of 950 to 1100 ° C, more preferably 1010 to 1050 ° C.
[0016]
According to a sixth aspect of the present invention, in the method of manufacturing a nitride semiconductor according to any one of the first to fifth aspects, the Si-doped GaN buffer layer is formed with a thickness of 0.1 molecular layer to 1 μm. I do.
[0017]
According to a seventh aspect of the present invention, in the method for manufacturing a nitride semiconductor according to any one of the first to sixth aspects, the thickness of the nitride semiconductor layer is formed to be less than 0.5 to 10 μm. This specifies a part of a range of 0.5 to 500 μm, which is a preferable thickness of the nitride semiconductor layer in the present invention.
[0018]
According to an eighth aspect of the present invention, in the method of manufacturing a nitride semiconductor according to any one of the first to sixth aspects, the nitride semiconductor layer is formed to have a thickness of 10 to 500 μm. This specifies a part of a range of 0.5 to 500 μm, which is a preferable thickness of the nitride semiconductor layer in the present invention.
[0019]
According to a ninth aspect of the present invention, in the semiconductor wafer, a nitride semiconductor is formed by an epitaxial growth method on the nitride semiconductor formed by the method according to any one of the first to eighth aspects to form a stacked structure of the nitride semiconductor. It is characterized by having done. This is because a Si-doped GaN buffer layer having an Si concentration of 4 × 10 19 cm −3 or more or a Si concentration of 1 × 10 20 cm is provided as a buffer layer between a substrate and a nitride semiconductor formed thereon. 3 is a semiconductor wafer having a structure in which a Si-doped GaN buffer layer of −3 or more is formed. As the substrate, any of a sapphire substrate, a SiC substrate, a Si substrate, and a composite substrate obtained by growing a nitride semiconductor layer on these substrates can be used.
[0020]
In this semiconductor wafer, as a laminated structure (device structure) of a nitride semiconductor formed on the Si-doped GaN buffer layer, in addition to the structure of an optical device such as a short-wavelength light emitting diode (LED) and a semiconductor laser (LD), There are electronic device structures such as high power field effect transistors (FETs), high electron mobility transistors (HEMTs), and hetero bipolar transistors (HBTs). Specifically, for example, in the case of manufacturing an LED or an LD, a structure in which AlGaN, InGaN, GaN, or the like is laminated in multiple layers, and a light emitting layer (active layer) is sandwiched between an n-type cladding layer and a p-type cladding layer. Need to be formed. Also in the HBT, it is necessary to form an npn or pnp junction by laminating AlGaN, InGaN, GaN, or the like in multiple layers.
[0021]
According to a tenth aspect, in the semiconductor wafer according to the ninth aspect, the laminated structure of the nitride semiconductor is formed on the nitride semiconductor layer formed on the Si-doped GaN buffer layer and on the nitride semiconductor layer. A first cladding layer of the first conductivity type, an active layer formed on the first cladding layer, and a second cladding layer of a second conductivity type formed on the active layer and opposite to the first conductivity type. And two cladding layers. This specifies an optical device such as a short wavelength light emitting diode (LED) or a semiconductor laser (LD).
[0022]
According to an eleventh aspect of the present invention, in the semiconductor wafer according to the ninth aspect, the laminated structure of the nitride semiconductor is formed on the undoped nitride semiconductor layer formed on the Si-doped GaN buffer layer and on the nitride semiconductor layer. And a formed n-type nitride semiconductor layer. This specifies the structure of a GaN-based HEMT wafer.
[0023]
According to a twelfth aspect of the present invention, there is provided a semiconductor device formed using the semiconductor wafer according to any one of the ninth to eleventh aspects. This includes not only optical devices such as LEDs and LDs, but also electronic devices such as FETs, HEMTs, and HBTs.
[0024]
<The gist of the invention>
In order to solve the above-mentioned problems, the present inventors have searched for a new buffer layer material that can replace the AlN and GaN low-temperature buffers, and made intensive research. As a result, as shown in FIG. 1, sapphire, SiC, Si, etc. First, as a
[0025]
This is because, as shown in FIG. 2, as a result of doping the
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of a method for manufacturing a nitride semiconductor according to the present invention, and a semiconductor wafer and a semiconductor device manufactured by the method will be described. The following embodiment is an example in which MOVPE growth is used, but similar results are obtained in the case of HVPE growth (hydride vapor phase growth) or MBE growth (molecular beam epitaxy).
[0027]
<Example 1>
In the present embodiment, a sapphire substrate is used as the
[0028]
Prior to this experiment, a Si-doped GaN layer having a thickness of about 1 μm was grown on a sapphire substrate by a conventional method, and the relationship between the flow rates of TMG and TESi during growth and the Si doping concentration at that time was grasped by SIMS analysis. Note that, as described above, since the high-concentration Si-doped GaN does not grow flat, the above expression of “film thickness” is not appropriate, but here, GaN is used as an index of the amount of TMG supplied for growing GaN. It is simply expressed by the term "film thickness" that the thickness becomes as if it grows flat.
[0029]
FIG. 3 shows the relationship between the doping concentration when the thickness of the Si-doped GaN buffer layer is 1 nm and the dislocation density of the GaN layer grown thereon. When the Si doping concentration is 4 × 10 19 cm −3 or more, the dislocation density of the GaN layer starts to decrease from the value obtained by the conventional method, and when the Si doping concentration is 1 × 10 20 cm −3 or more, the dislocation density becomes 2 × 10 19 cm −3. It is an extremely low value of 7 cm -2 or less. Furthermore, when the Si doping concentration is 1.8 × 10 20 cm −3 , a minimum dislocation density of 1.5 × 10 7 cm −2 is obtained within the range of this experiment. That is, by introducing GaN doped with Si at a high concentration between the substrate and the nitride semiconductor layer, the dislocation density of the nitride semiconductor has been significantly reduced.
[0030]
FIG. 4 shows the thickness (nm) of the Si-doped GaN buffer layer and the dislocation of the GaN layer grown thereon when the doping concentration of the Si-doped GaN buffer layer is 1.8 × 10 20 cm −3. It shows the relationship of density (cm −2 ). The dislocation density is equal to or less than the dislocation density of GaN according to the conventional method over a wide range of the thickness of the Si-doped GaN buffer layer from about 0.1 molecular layer (0.025 nm) to 1000 nm. In particular, when the thickness of the Si-doped GaN buffer layer is 1 nm, a minimum dislocation density of 1.5 × 10 7 cm −2 is obtained. Therefore, the thickness of the Si-doped GaN buffer layer is preferably from 0.1 molecular layer to 1000 nm (1 μm), preferably from 0.1 to 100 nm, and most preferably 1 nm. You can see that.
[0031]
<Example 2>
In this embodiment, a composite substrate in which a GaN layer is grown to about 1 μm on a SiC substrate is used as the
[0032]
<Example 3>
In the present embodiment, the premise is that the high-concentration Si-doped GaN buffer layer of the first embodiment has a Si concentration of 1.8 × 10 20 cm −3 and a thickness of 1 nm. An experiment was performed in which the growth temperature of the buffer layer 2) was changed in the range of 200 to 1300 ° C. As a result, when the growth temperature of the high-concentration Si-doped GaN buffer layer was in the range of 400 to 1200 ° C., the dislocation density was equal to or less than the conventional GaN dislocation density. In particular, the dislocation density is 5 × 10 7 cm −2 or less when the growth temperature is in the range of 800 to 1100 ° C., and the dislocation density is 2 × 10 7 cm −2 or less in the range of 1000 to 1050 ° C. Was reduced to
[0033]
<Example 4>
In this embodiment, it is assumed that the high-concentration Si-doped GaN buffer layer in the first embodiment has a Si concentration of 1.8 × 10 20 cm −3 and a thickness of 1 nm. An experiment was performed in which the growth temperature of the GaN layer (nitride semiconductor layer 3) grown on the layer was changed in the range of 200 to 1300 ° C. As a result, when the growth temperature was in the range of 600 to 1200 ° C., the dislocation density became equal to or less than the dislocation density of GaN according to the conventional method. In particular, the dislocation density is 5 × 10 7 cm −2 or less when the growth temperature is in the range of 950 to 1100 ° C., and the dislocation density is 2 × 10 7 cm −2 or less in the range of 1010 to 1050 ° C. Was reduced to
[0034]
<Example 5>
In Examples 1 to 4, the thickness of the nitride semiconductor layer is preferably 0.5 μm to 500 μm. When the thickness of the nitride semiconductor layer is less than 0.5 μm, the electrical and optical characteristics of the nitride semiconductor are deteriorated, and when the thickness of the nitride semiconductor layer is 500 μm or more, Growth time is too long. In particular, when the thickness of the nitride semiconductor layer is less than 0.5 μm to 10 μm, it is suitable as a low cost and low dislocation nitride semiconductor epitaxial wafer, and the thickness of the nitride semiconductor layer is 10 μm In the case of 500500 μm, the wafer cost is slightly higher, but it is suitable as a nitride semiconductor epitaxial wafer having lower dislocation.
[0035]
<Example 6>
FIG. 5 shows an example of a light emitting semiconductor device wafer in which a double hetero (DH) structure of a gallium nitride-based compound semiconductor is grown on a sapphire substrate 11 by MOVPE. This wafer W has a high concentration Si-doped
[0036]
FIG. 6 shows an example of a semiconductor device formed using the semiconductor wafer. A part of the surface of the wafer W is removed by etching by a reactive ion etching (RIE) method to expose the n-
[0037]
<Example 7>
FIG. 7 shows that a high-concentration Si-doped
[0038]
【The invention's effect】
As described above, according to the present invention, when forming a nitride semiconductor layer on a single-crystal insulating substrate, the Si concentration between the substrate and the nitride semiconductor layer is 4 × 10 19 cm −3 or more. Since the high-concentration Si-doped GaN buffer layer, which is preferably 1 × 10 20 cm −3 or more, is formed, it is possible to grow a nitride semiconductor having a lower dislocation than before. This means that the dislocation density in the nitride semiconductor layer can be drastically reduced to 10 7 cm −2 or less. For this reason, according to the method for manufacturing a nitride semiconductor, the semiconductor wafer, and the semiconductor device of the present invention, it is possible to realize a next-generation blue-violet laser diode or an ultraviolet LED, and withstand the nitride semiconductor electronic device or the optical device. It is possible to obtain an electronic device or an optical device suitable for practical use by improving the life and the like.
[Brief description of the drawings]
FIG. 1 is a diagram showing a structure of a nitride semiconductor of the present invention.
FIG. 2 is a diagram for explaining the principle of dislocation reduction by a Si-doped GaN buffer layer in the present invention.
FIG. 3 is a diagram showing a relationship between a doping concentration and a dislocation density of a GaN layer grown thereon when the thickness of a Si-doped GaN buffer layer is 1 nm in the present invention.
FIG. 4 shows the relationship between the thickness of the buffer layer and the dislocation density of the GaN layer grown thereon when the doping concentration of the Si-doped GaN buffer layer is 1.8 × 10 20 cm −3 in the present invention. FIG.
FIG. 5 is a sectional view showing a structure of an optical device wafer prepared according to the present invention.
FIG. 6 is a cross-sectional view showing a structure of an optical device manufactured by using the wafer of FIG. 4 according to the present invention.
FIG. 7 is a sectional view showing a structure of a GaN-based HEMT wafer prepared according to the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (12)
基板上に、Si濃度が4×1019cm−3以上であるSiドープGaNバッファ層をエピタキシャル成長し、
このSiドープGaNバッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする窒化物半導体の製造方法。In forming a nitride semiconductor layer on a substrate,
A Si-doped GaN buffer layer having a Si concentration of 4 × 10 19 cm −3 or more is epitaxially grown on the substrate,
A method for manufacturing a nitride semiconductor, comprising forming a nitride semiconductor layer having a single crystal structure by epitaxial growth on the Si-doped GaN buffer layer.
基板上に、Si濃度が1×1020cm−3以上であるSiドープGaNバッファ層をエピタキシャル成長し、
このSiドープGaNバッファ層上に、エピタキシャル成長法により単結晶の結晶構造を有する窒化物半導体層を形成することを特徴とする窒化物半導体の製造方法。In forming a nitride semiconductor layer on a substrate,
A Si-doped GaN buffer layer having a Si concentration of 1 × 10 20 cm −3 or more is epitaxially grown on the substrate,
A method for manufacturing a nitride semiconductor, comprising forming a nitride semiconductor layer having a single crystal structure by epitaxial growth on the Si-doped GaN buffer layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002203676A JP2004047764A (en) | 2002-07-12 | 2002-07-12 | Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002203676A JP2004047764A (en) | 2002-07-12 | 2002-07-12 | Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004047764A true JP2004047764A (en) | 2004-02-12 |
Family
ID=31709484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002203676A Pending JP2004047764A (en) | 2002-07-12 | 2002-07-12 | Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004047764A (en) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165069A (en) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | Growing method and apparatus for compound semiconductor |
JP2006279021A (en) * | 2005-03-04 | 2006-10-12 | Sumitomo Electric Ind Ltd | Vertical gallium nitride semiconductor device and epitaxial substrate |
CN1309013C (en) * | 2004-03-05 | 2007-04-04 | 长春理工大学 | Method of growing low dislocation gallium nitride on silicon substrate |
JP2008141005A (en) * | 2006-12-01 | 2008-06-19 | Eudyna Devices Inc | Semiconductor substrate, and semiconductor device and manufacturing method thereof |
US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
JP2009059945A (en) * | 2007-08-31 | 2009-03-19 | Fujitsu Ltd | Nitride semiconductor device, doherty amplifier and drain voltage control amplifier |
US7538366B2 (en) | 2006-04-26 | 2009-05-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
KR100918967B1 (en) * | 2004-12-29 | 2009-09-25 | 갤럭시아포토닉스 주식회사 | A GaN DEVICE HAVING LIGHT SCATTERING MEANS IN BUFFER LAYER AND THE METHOD FOR MANUFACTURING |
US7646027B2 (en) | 2005-05-06 | 2010-01-12 | Showa Denko K.K. | Group III nitride semiconductor stacked structure |
US7872285B2 (en) | 2005-03-04 | 2011-01-18 | Sumitomo Electric Industries, Ltd. | Vertical gallium nitride semiconductor device and epitaxial substrate |
JP2011124589A (en) * | 2004-08-24 | 2011-06-23 | Toshiba Corp | Semiconductor substrate and semiconductor light-emitting element |
JP5023230B1 (en) * | 2011-05-16 | 2012-09-12 | 株式会社東芝 | Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer |
JP2013084913A (en) * | 2012-08-15 | 2013-05-09 | Toshiba Corp | Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal |
WO2014065019A1 (en) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | Nitride semiconductor light-emitting element |
JP2014096396A (en) * | 2012-09-20 | 2014-05-22 | Toshiba Corp | Method of forming nitride semiconductor layer |
JP2014103377A (en) * | 2013-06-14 | 2014-06-05 | Toshiba Corp | Nitride semiconductor element, nitride semiconductor wafer, and formation method of nitride semiconductor layer |
US8928000B2 (en) | 2011-10-11 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor wafer including different lattice constants |
US9543469B2 (en) | 2013-08-09 | 2017-01-10 | Dowa Electronics Materials Co., Ltd. | III nitride semiconductor epitaxial substrate and III nitride semiconductor light emitting device, and methods of producing the same |
US9673284B2 (en) | 2012-11-21 | 2017-06-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
CN107591465A (en) * | 2016-07-08 | 2018-01-16 | 博尔博公司 | Ultraviolet light emission device with heavy doping contingency management intermediate layer |
JP2018022814A (en) * | 2016-08-05 | 2018-02-08 | 学校法人 名城大学 | Nitride semiconductor device and method of manufacturing the same |
DE102017109804A1 (en) * | 2017-05-08 | 2018-11-08 | Osram Opto Semiconductors Gmbh | Semiconductor laser |
WO2018234873A1 (en) * | 2017-06-20 | 2018-12-27 | 株式会社サイオクス | Nitride semiconductor epitaxial substrate and semiconductor device |
-
2002
- 2002-07-12 JP JP2002203676A patent/JP2004047764A/en active Pending
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1309013C (en) * | 2004-03-05 | 2007-04-04 | 长春理工大学 | Method of growing low dislocation gallium nitride on silicon substrate |
JP2014027315A (en) * | 2004-08-24 | 2014-02-06 | Toshiba Corp | Semiconductor light-emitting element |
JP2011124589A (en) * | 2004-08-24 | 2011-06-23 | Toshiba Corp | Semiconductor substrate and semiconductor light-emitting element |
JP2012114461A (en) * | 2004-08-24 | 2012-06-14 | Toshiba Corp | Semiconductor light-emitting element |
JP2012064956A (en) * | 2004-08-24 | 2012-03-29 | Toshiba Corp | Semiconductor element |
JP2006165069A (en) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | Growing method and apparatus for compound semiconductor |
KR100918967B1 (en) * | 2004-12-29 | 2009-09-25 | 갤럭시아포토닉스 주식회사 | A GaN DEVICE HAVING LIGHT SCATTERING MEANS IN BUFFER LAYER AND THE METHOD FOR MANUFACTURING |
US7872285B2 (en) | 2005-03-04 | 2011-01-18 | Sumitomo Electric Industries, Ltd. | Vertical gallium nitride semiconductor device and epitaxial substrate |
JP2006279021A (en) * | 2005-03-04 | 2006-10-12 | Sumitomo Electric Ind Ltd | Vertical gallium nitride semiconductor device and epitaxial substrate |
US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
US7646027B2 (en) | 2005-05-06 | 2010-01-12 | Showa Denko K.K. | Group III nitride semiconductor stacked structure |
US7538366B2 (en) | 2006-04-26 | 2009-05-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
JP2008141005A (en) * | 2006-12-01 | 2008-06-19 | Eudyna Devices Inc | Semiconductor substrate, and semiconductor device and manufacturing method thereof |
US7859020B2 (en) | 2007-08-31 | 2010-12-28 | Fujitsu Limited | Nitride semiconductor device, Doherty amplifier and drain voltage controlled amplifier |
JP4584293B2 (en) * | 2007-08-31 | 2010-11-17 | 富士通株式会社 | Nitride semiconductor device, Doherty amplifier, drain voltage control amplifier |
JP2009059945A (en) * | 2007-08-31 | 2009-03-19 | Fujitsu Ltd | Nitride semiconductor device, doherty amplifier and drain voltage control amplifier |
KR101292470B1 (en) | 2011-05-16 | 2013-07-31 | 가부시끼가이샤 도시바 | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
US8692287B2 (en) | 2011-05-16 | 2014-04-08 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
JP5023230B1 (en) * | 2011-05-16 | 2012-09-12 | 株式会社東芝 | Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer |
US8928000B2 (en) | 2011-10-11 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor wafer including different lattice constants |
JP2013084913A (en) * | 2012-08-15 | 2013-05-09 | Toshiba Corp | Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal |
US9123831B2 (en) | 2012-09-20 | 2015-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
JP2014096396A (en) * | 2012-09-20 | 2014-05-22 | Toshiba Corp | Method of forming nitride semiconductor layer |
US9305773B2 (en) | 2012-09-20 | 2016-04-05 | Kabushiki Kaisha Toshiba | Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
WO2014065019A1 (en) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | Nitride semiconductor light-emitting element |
US20150137173A1 (en) * | 2012-10-22 | 2015-05-21 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting element |
JPWO2014065019A1 (en) * | 2012-10-22 | 2016-09-08 | シャープ株式会社 | Nitride semiconductor light emitting device |
US9450150B2 (en) | 2012-10-22 | 2016-09-20 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting element |
US9673284B2 (en) | 2012-11-21 | 2017-06-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
JP2014103377A (en) * | 2013-06-14 | 2014-06-05 | Toshiba Corp | Nitride semiconductor element, nitride semiconductor wafer, and formation method of nitride semiconductor layer |
US9543469B2 (en) | 2013-08-09 | 2017-01-10 | Dowa Electronics Materials Co., Ltd. | III nitride semiconductor epitaxial substrate and III nitride semiconductor light emitting device, and methods of producing the same |
CN107591465A (en) * | 2016-07-08 | 2018-01-16 | 博尔博公司 | Ultraviolet light emission device with heavy doping contingency management intermediate layer |
JP2018022883A (en) * | 2016-07-08 | 2018-02-08 | ボルブ インク. | Ultraviolet light light-emitting device with heavily doped strain-management interlayer |
EP3267496B1 (en) * | 2016-07-08 | 2019-06-26 | Bolb Inc. | Ultraviolet light-emitting device with a heavily doped strain-management interlayer |
CN107591465B (en) * | 2016-07-08 | 2019-07-23 | 博尔博公司 | Ultraviolet light emission device with heavy doping contingency management middle layer |
JP2018022814A (en) * | 2016-08-05 | 2018-02-08 | 学校法人 名城大学 | Nitride semiconductor device and method of manufacturing the same |
JP7008292B2 (en) | 2016-08-05 | 2022-01-25 | 学校法人 名城大学 | Nitride semiconductor light emitting device and its manufacturing method |
DE102017109804A1 (en) * | 2017-05-08 | 2018-11-08 | Osram Opto Semiconductors Gmbh | Semiconductor laser |
WO2018234873A1 (en) * | 2017-06-20 | 2018-12-27 | 株式会社サイオクス | Nitride semiconductor epitaxial substrate and semiconductor device |
JP2019004118A (en) * | 2017-06-20 | 2019-01-10 | 株式会社サイオクス | Nitride semiconductor epitaxial substrate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004047764A (en) | Method for manufacturing nitride semiconductor, semiconductor wafer and semiconductor device | |
US6645295B1 (en) | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
US5729029A (en) | Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices | |
JP3924303B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US20060073621A1 (en) | Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer | |
WO2002054549A1 (en) | Semiconductor luminous element and method for manufacture thereof, and semiconductor device and method for manufacture thereof | |
US7943949B2 (en) | III-nitride based on semiconductor device with low-resistance ohmic contacts | |
JP2001210863A (en) | Semiconductor device having selectively doped iii-v nitride layers | |
JP2005167275A (en) | Semiconductor device | |
JP4458223B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2016058693A (en) | Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device | |
US20060289891A1 (en) | Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures | |
US20070290203A1 (en) | Semiconductor element and method of manufacturing the same | |
WO2007046465A1 (en) | Nitride semiconductor device and method for manufacturing same | |
KR100583163B1 (en) | Nitride semiconductor and fabrication method for thereof | |
US6881261B2 (en) | Method for fabricating semiconductor device | |
US8222639B2 (en) | Nitride based semiconductor device and method of manufacturing the same | |
JP5384783B2 (en) | Reverse-polarized light-emitting region for semiconductor light-emitting devices | |
JP3718329B2 (en) | GaN compound semiconductor light emitting device | |
JP2007073873A (en) | Semiconductor element | |
JP2005285869A (en) | Epitaxial substrate and semiconductor device using the same | |
JP4333092B2 (en) | Manufacturing method of nitride semiconductor | |
WO2007091653A1 (en) | Nitride semiconductor device | |
US10763395B2 (en) | Light emitting diode element and method for manufacturing same | |
JP2002208732A (en) | Compound semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |