JP2004040709A - 基準クロック信号の周波数制御装置 - Google Patents

基準クロック信号の周波数制御装置 Download PDF

Info

Publication number
JP2004040709A
JP2004040709A JP2002198632A JP2002198632A JP2004040709A JP 2004040709 A JP2004040709 A JP 2004040709A JP 2002198632 A JP2002198632 A JP 2002198632A JP 2002198632 A JP2002198632 A JP 2002198632A JP 2004040709 A JP2004040709 A JP 2004040709A
Authority
JP
Japan
Prior art keywords
signal
frequency
reference clock
clock signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002198632A
Other languages
English (en)
Inventor
Takeo Tanahashi
店橋 健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2002198632A priority Critical patent/JP2004040709A/ja
Publication of JP2004040709A publication Critical patent/JP2004040709A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

【課題】回路部品の経年変化、修理、回路変更等々に起因するフリーラン周波数の変化に伴って当該フリーラン周波数を規定の周波数値に制御することができる基準クロック信号の周波数制御装置を提供する。
【解決手段】衛星電波のIF入力を受信回路6で受け、そのサブコード領域に含まれるPCR信号を次段の復調回路7によって抽出し、基準クロックとしてCPU12に入力させる。PWM発生器9、積分回路10、水晶発振器11によって構成されるルーブ制御部を設ける。ループ制御は、CPU12に接続された不揮発性メモリ13にフリーラン周波数を決定付ける回路定数データを格納し、受信信号から抽出信号が得られなかったとき、またはアンテナが接続されていない等の受信信号が適正なもので無かったときに、当該の不揮発性メモリ13に格納されている回路定数データを用いてループ制御を行い正確な周波数を得る。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、基準クロック信号の周波数制御装置の改良に関する。
【0002】
【従来の技術】
所定のデジタル信号処理および/またはアナログ信号処理を行うための基準クロック信号が含まれた形態の信号を受けて得られた受信信号から、前記基準クロック信号に対応する信号を抽出して得られる抽出信号を、ループ制御部を用いて基準発振源の出力に対して制御することによって周波数が所定値にロックされた出力信号とする基準クロック信号の周波数制御装置が音響機器、映像機器等々に広く用いられている。
【0003】
このような基準クロック信号の周波数制御装置は、例えばIRDシステムにも用いられている。このIRDシステムは、所定のアルゴリズムで暗号化されたテレビ放送番組の信号に、ユーザーID情報と課金情報を重畳して形成された送信信号を受信し、ユーザー機器情報と前記受信された信号に含まれるユーザーID情報と課金情報を比較してユーザー認証を行い、所定条件を満たしたときに前記暗号化されたテレビ放送番組の信号の解読を許容してテレビ放送番組を正規に再現させるような制御を行うものであって、
【0004】
IRDシステムの具体的な構成は、例えば図3に示すように、IRD装置1にモニタTV2と受信アンテナ5を接続して構成され、多種多様のユーザー情報に基づいて送信信号を生成するサービスセンター3から放送衛星4に向けて放送用信号を送信し、この放送用信号を受けた放送衛星4から放送電波を地上に向かって送信される。
【0005】
そして、放送電波を受信アンテナ5で受け、その信号に対して所定の復号信号処理を施してビデオ信号に変換し、モニタTV2に映像再生すると同時に、図示しない音響装置によって音声再生を行っている。
【0006】
この場合、放送衛星4から送信される放送電波は、所定のアルゴリズムに基づく暗号化(スクランブル変調)が掛けられた信号とされ、テレビ放送番組の信号に、ユーザーID情報と課金情報を含ませて送信された有料テレビ番組放送の信号とされていて、そのままの状態で受信したときには正規の映像と音声が再現できない状態とされ、IRD装置1による認証、即ち、送信電波に含まれるユーザーID情報と課金情報を受信して得られた情報に基づいて行われる課金期間の参照、課金チャンネルの参照、機器IDが正規に登録されたものであるかの参照等々の制限条件が全て満たされたときに当該の暗号化が解除されて正規の映像と音声を再現させることができる。
【0007】
従って、IRDシステムのユーザーは特定のチャンネルもしくは特定番組に対して課金許容の登録を電話回線を用いてサービスセンター3に連絡することによって好みの番組を視聴することができ、その視聴が予め定められた放送予定日時にて一義的に行われるようになっている。
【0008】
このようなIRDシステムにおいて、映像再現、スクランブル解除、音声再現を行うためのデジタル信号処理とアナログ信号処理を行うための基準信号は、放送衛星4からの受信信号に含まれる基準クロック信号、例えば27MHzの信号を抽出することによって得ている。
【0009】
具体的には、図4に示す回路のように衛星電波を受信して得られるIF入力を受信回路6(NIM)で受け、トランスポートストリームTSを取り出し、そのサブコード領域に含まれるPCR信号を次段の復調回路7(DEMUXER)によって抽出し、CPU8に入力させる。
【0010】
このPCR信号は、PWM制御値に変換されてPWM発生器9に入力されPWM波形の信号として積分回路10に入力された後に、この積分回路10の出力が水晶発振器11に供給され、この水晶発振器11出力がCPU8に帰還、即ち「周波数値フィードバック」されることによって水晶発振子による発振精度を保ったループ制御が行われ、送信側の27MHzのクロック信号にIRD装置側のクロック信号を追従させることによって確実なデジタル処理を行えるようにしている。
【0011】
この場合、IRD装置で放送電波からのPCR信号を「受信するまでの間」、もしくは受信アンテナが接続されていない場合等の、PCR信号を「受信できない状況」にあるときには上述のループ制御を行うことができず、その結果、基準クロック信号がフリーラン状態で発生されることになる。
【0012】
このような基準クロック信号が、例えばアナログビデオのエンコーダの処理を行うための元クロックとして入力されたときに、当該信号の周波数が27MHzからずれているとTVモニタに再現される映像の色再現がずれたりもしくは色再現できない等の不都合が生じてしまう。
【0013】
これを避けるために、製品の工場出荷時にフリーラン周波数を共振回路を構成するトリマー部品による調整を行って所定値(例えば27MHz)に設定したり、元クロックの周波数制御がPWM制御で行われている場合には、そのPWM信号波形のデューティ比(PWM制御値)の標準値を調整して所定値(例えば27MHz)に設定している。
【0014】
上述基準クロック制御装置は、IRD装置の場合のみならず、受信信号に含まれる基準クロック信号成分を抽出し、その抽出された信号を基準として所定のデジタルもしくはアナログ処理を行う音響信号、映像信号、コンピュータ信号等々を扱う回路装置の大部分に適用されているものである。
【0015】
【発明が解決しようとする課題】
従来の基準クロック信号の周波数制御装置は、製品の工場出荷時に自機器によるフリーラン周波数が所定値になるように調整されていて、元クロックが得られない状態のときにも必要最小限の動作を行えるようにしているものの、当該の調整に関連する回路部品の定数が経年変化によって変化すると、この変化に追従してフリーラン周波数が変化してしまうという問題がある。
【0016】
このような変化に基づく周波数変化量が大きくなってしまった場合には、色再現が行えなくなってしまい正規の映像再現を行えなくなったり、音響再生等々の再現動作を正確に行うことができなくなってしまうという問題が生じる。
【0017】
この問題は、回路部品の定数が経年変化することに起因して生じるのみならず、修理等によって電子部品の交換を行った場合にも生じる可能性が高いので、修理や回路変更を行う都度にフリーラン周波数を再調整する必要があり、高精度の周波数カウンタ等々の高価な測定器を使用することを要求されるので繁雑作業であると共に、これに伴って必要費用が増大する虞がある。
【0018】
そこで、本発明の目的は、回路部品の経年変化、修理等々に起因するフリーラン周波数の変化に伴って当該フリーラン周波数を規定の周波数値に制御することができる基準クロック信号の周波数制御装置を提供することにある。
【0019】
【課題を解決するための手段】
前記課題を解決するために、本発明による基準クロック信号の周波数制御装置は、次に記載するような特徴的な構成を採用している。
【0020】
(1)所定のデジタル信号処理および/またはアナログ信号処理を行うための基準クロック信号が含まれた受信信号から、前記基準クロック信号に対応する信号を抽出して得られる抽出信号を、ループ制御部を用いて基準発振源の出力に対して制御することによって周波数が所定値にロックされた出力信号とする基準クロック信号の周波数制御装置において、
フリーラン周波数を決定付ける回路定数データを格納する不揮発性メモリと、前記受信信号から前記抽出信号が得られなかったとき、または前記受信信号が適正なもので無かったときに、前記不揮発性メモリに格納されている前記回路定数データに基づくフリーラン周波数の信号を前記出力信号とするように制御する制御部とを具備し、前記回路定数データは、前記ループ制御部によってロックされた周波数に対応する制御値の所定期間内の平均値に基づいて更新されるように構成された基準クロック信号の周波数制御装置。
【0021】
(2)前記ループ制御部は、前記抽出信号に対応するパルス幅を制御することによって前記出力信号の周波数を所定値にロックするように構成すると共に、前記回路定数データをパルス幅に対応したデータとするように構成する上記(1)の基準クロック信号の周波数制御装置。
【0022】
(3)前記ループ制御部は、前記抽出信号に対応する電圧値を制御することによって前記出力信号の周波数を所定値にロックするように構成すると共に、前記回路定数データを電圧値に対応したデータとするように構成する上記(1)又は(2)の基準クロック信号の周波数制御装置。
【0023】
【発明の実施の形態】
以下、本発明の一実施の形態について図1と図2を用いて詳細に説明する。本実施形態は、本発明による「基準クロック信号の周波数制御装置」をIRDシステムに適用した例であり、映像再現、スクランブル解除、音声再現を行うためのデジタル信号処理とアナログ信号処理を行うための基準信号は、放送衛星からの受信信号に含まれる基準クロック信号、例えば27MHzの信号を抽出することによって得ている。
【0024】
具体的には、図1に示す回路のように衛星電波を受信して得られるIF入力を受信回路6(NIM)で受け、トランスポートストリームTSを取り出し、そのサブコード領域に含まれるPCR信号を次段の復調回路7(DEMUXER)によって抽出し、CPU12に入力させる。
【0025】
このPCR信号は、PWM制御値に変換されてPWM発生器9に入力されPWM波形の信号として積分回路10に入力された後に、この積分回路10の出力が水晶発振器11に供給され、この水晶発振器11出力がCPU12に帰還、即ち「周波数値フィードバック」されることによって水晶発振子による発振精度を保ったループ制御が行われ、送信側の27MHzのクロック信号にIRDシステム側のクロック信号を追従させることによって正確な基準信号を得ている。
【0026】
このようなループ制御は、CPU12に接続された不揮発性メモリ13にフリーラン周波数を決定付ける回路定数データを格納し、受信信号から抽出信号が得られなかったとき、またはアンテナが接続されていない等の受信信号が適正なもので無かったときに、当該の不揮発性メモリ13に格納されている回路定数データを用いて「CPU12、PWM発生器9、積分回路10、水晶発振器11」の経路で形成されるループ制御部におけるフリーラン周波数を所定値にするように制御される。
【0027】
その動作ステップは、図2に示すフローチャートのように、まずステップS1で、受信回路6と復調回路7を介して得られた受信信号(トランスレートストリームTS)から抽出されたPCR信号の精度が充分であるか否かの判断がなされ、Noの場合には、ステップS1が再実行され、Yesになったときに次のステップS2−1に移行する。
【0028】
ステップS2−1は、CPU12に入力されたPCR信号に対応する制御値の平均の値を求め、次ステップS2−2で、この値と、既に不揮発性メモリ13に格納されている制御値データとの差成分を求めた後に、ステップS3に移行して当該の差成分の値が予め定められた幅以内であるか否かを判定する。
【0029】
ステップS3にてYesの場合、即ち、差成分の値が予め定められた幅以内である場合には、抽出信号の周波数が適正なものであるので、最初のステップS1に戻されこれ以降が再実行され、Noの場合、即ち、差成分の値が予め定められた幅を超えている場合には、以前に不揮発性メモリ13に格納された制御値データが現在の制御値データと大きく異なっているために次のステップS4に移行する。
【0030】
ステップS4は、不揮発性メモリ13に既に格納されている制御値データを現在の制御値データに置き換えて更新するもので、この更新が完了すると最初のステップS1に戻され以後のステップが再実行される。これによって確実なデジタル処理を行えるようにしている。
【0031】
よって、IRDシステムで放送電波からのPCR信号を「受信するまでの間」、もしくは受信アンテナが接続されていない場合等の、PCR信号を「受信できない状況」にあるときには、不揮発性メモリ13に格納されている最善の制御値を取り出してループ制御しているので規定の周波数に一致した信号を得ることができ、当該の受信信号から適正な抽出信号が得られたときには、その現在制御値でもって規定の周波数に一致した信号に制御され、そのときの制御値によって不揮発性メモリ13の格納データが自動更新される。
【0032】
このために、基準クロック信号がフリーラン状態で発生された場合であっても、最善の制御値によって周波数制御されるので、例えばアナログビデオのエンコーダの処理を行うための元クロックとして用いられたときには、当該信号の周波数が正確であるためにTVモニタに再現される映像の色再現がずれたりもしくは色再現できない等の不都合が生じることを防止できる。
【0033】
なお、本実施形態においては、不揮発性メモリ13への制御値データの格納が平均値の形で行われているが、生データ、実効値もしくは加重平均値であってもよく、また、前述のループ制御部は、抽出信号に対応するパルス幅をPWM発生器9と積分回路10を用いて制御することによって出力周波数を所定値にロックするように構成しているが、ループ制御のための制御値を電圧の値とし、これに追従して制御電圧値を変化させることによってループ制御部を構成するようにしてもよい。
【0034】
また、前述の形態は、本発明をIRDシステムに適用した例であるが、本発明は、IRDシステムの場合のみならず、受信信号に含まれる基準クロック信号成分を抽出し、その抽出された信号を基準として所定のデジタルもしくはアナログ処理を行う音響信号、映像信号、コンピュータ信号等々を扱う回路装置の全てに適用できることは勿論である。
【0035】
以上、本発明による基準クロック信号の周波数制御装置の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【0036】
【発明の効果】
以上の説明で明らかなように、本発明による基準クロック信号の周波数制御装置は、基準クロック信号がフリーラン状態で発生された場合であっても、最善の制御値によって周波数制御される。
【0037】
また、回路部品の定数が経年変化や修理等によって変化してもこの変化に追従して自動更新された状態でフリーラン周波数を正規の値にすることができるので、経年変化や修理等を行う都度にフリーラン周波数を手動でもって再調整するという従来作業が不要となり、また、再調整に高精度の周波数カウンタ等々の高価な測定器を使用することが不要されるので繁雑作業をなくすことができる。
【0038】
従って、回路部品の経年変化、修理等々に起因するフリーラン周波数の変化に伴って当該フリーラン周波数を規定の周波数値に制御することができる基準クロック信号の周波数制御装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による基準クロック信号の周波数制御装置をIRDシステムに用いた例の全体構成を示すむブロック回路図である。
【図2】図1に示される基準クロック信号の周波数制御装置の機能を説明するためのフローチャートである。
【図3】IRDシステムの概略を説明するためのブロック回路図である。
【図4】図3に示されるIRDシステムに用いられる従来の基準クロック信号の周波数制御装置の一例を示すブロック回路図である。
【符号の説明】
1 IRD装置
2 モニタTV
3 サービスセンター
4 放送衛星
5 受信アンテナ
6 受信回路
7 復調回路
8、12 CPU
9 PWM発生器
10 積分回路
11 水晶発振器
13 不揮発性メモリ

Claims (3)

  1. 所定のデジタル信号処理および/またはアナログ信号処理を行うための基準クロック信号が含まれた受信信号から、前記基準クロック信号に対応する信号を抽出して得られる抽出信号を、ループ制御部を用いて基準発振源の出力に対して制御することによって周波数が所定値にロックされた出力信号とする基準クロック信号の周波数制御装置において、
    フリーラン周波数を決定付ける回路定数データを格納する不揮発性メモリと、
    前記受信信号から前記抽出信号が得られなかったとき、または前記受信信号が適正なもので無かったときに、前記不揮発性メモリに格納されている前記回路定数データに基づくフリーラン周波数の信号を前記出力信号とするように制御する制御部とを具備し、前記回路定数データは、前記ループ制御部によってロックされた周波数に対応する制御値の所定期間内の平均値に基づいて更新されるように構成されたことを特徴とする基準クロック信号の周波数制御装置。
  2. 前記ループ制御部は、前記抽出信号に対応するパルス幅を制御することによって前記出力信号の周波数を所定値にロックするように構成すると共に、前記回路定数データをパルス幅に対応したデータとするように構成することを特徴とする請求項1ないし請求項3のいずれかに記載の基準クロック信号の周波数制御装置。
  3. 前記ループ制御部は、前記抽出信号に対応する電圧値を制御することによって前記出力信号の周波数を所定値にロックするように構成すると共に、前記回路定数データを電圧値に対応したデータとするように構成することを特徴とする請求項1ないし請求項3のいずれかに記載の基準クロック信号の周波数制御装置。
JP2002198632A 2002-07-08 2002-07-08 基準クロック信号の周波数制御装置 Pending JP2004040709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002198632A JP2004040709A (ja) 2002-07-08 2002-07-08 基準クロック信号の周波数制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002198632A JP2004040709A (ja) 2002-07-08 2002-07-08 基準クロック信号の周波数制御装置

Publications (1)

Publication Number Publication Date
JP2004040709A true JP2004040709A (ja) 2004-02-05

Family

ID=31706034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002198632A Pending JP2004040709A (ja) 2002-07-08 2002-07-08 基準クロック信号の周波数制御装置

Country Status (1)

Country Link
JP (1) JP2004040709A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158879A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd ビデオサーバ、受信装置
US7529164B2 (en) 2005-06-16 2009-05-05 Hitachi, Ltd. Recording and reproducing apparatus and receiving apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529164B2 (en) 2005-06-16 2009-05-05 Hitachi, Ltd. Recording and reproducing apparatus and receiving apparatus
US7876653B2 (en) 2005-06-16 2011-01-25 Hitachi, Ltd. Recording and reproducing apparatus and receiving apparatus
JP2007158879A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd ビデオサーバ、受信装置
JP4742836B2 (ja) * 2005-12-07 2011-08-10 パナソニック株式会社 受信装置

Similar Documents

Publication Publication Date Title
US11871071B2 (en) Broadcast receiving apparatus, broadcast receiving method, and contents outputting method
US11695985B2 (en) Broadcast receiving apparatus, broadcast receiving method, and contents outputting method
US11729455B2 (en) Broadcast receiving apparatus for receiving program contents based on location information
US11627376B2 (en) Broadcast receiving apparatus and portable information terminal
US11843833B2 (en) Broadcast receiving apparatus
JP2004040709A (ja) 基準クロック信号の周波数制御装置
JPH11112982A (ja) Mpegデータ受信装置
US20220109903A1 (en) Broadcast receiving system
US7738039B2 (en) Method and apparatus for setting a voltage controlled crystal oscillator in a video processing device
JPH0575349A (ja) 発振装置
KR0164176B1 (ko) 전송암호코드를 이용한 방송채널블록킹제어장치와 그 방법
JP3617918B2 (ja) 自動周波数同調回路
JP2005524275A (ja) チューニング装置
JP2004040530A (ja) ビデオ情報配信サービスシステム、ビデオ情報配信サービスサーバ及びビデオ情報受信装置
JPH0371779A (ja) 検波回路
JP2001177782A (ja) デジタルテレビ放送受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070209