JP2004039670A - リード挿入型半導体素子の製造方法 - Google Patents
リード挿入型半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004039670A JP2004039670A JP2002190529A JP2002190529A JP2004039670A JP 2004039670 A JP2004039670 A JP 2004039670A JP 2002190529 A JP2002190529 A JP 2002190529A JP 2002190529 A JP2002190529 A JP 2002190529A JP 2004039670 A JP2004039670 A JP 2004039670A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- envelope
- resin
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】本発明は、外囲器の裏面側に巣、未充填等の成形不良が生じるのを抑制しすることを課題とする。
【解決手段】第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して段違いに配置された第２のリードと、前記第１のリードと前記第２のリードとを接続するボンディングワイヤと、前記半導体チップ及び該半導体チップの搭載部分を少なくとも樹脂封止する外囲器とを具備するリード挿入型半導体素子の製造方法において、前記外囲器１７を形成するための樹脂注入用ゲート２０を、前記第２のリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことを特徴とするリード挿入型半導体素子の製造方法。
【選択図】 図２
【解決手段】第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して段違いに配置された第２のリードと、前記第１のリードと前記第２のリードとを接続するボンディングワイヤと、前記半導体チップ及び該半導体チップの搭載部分を少なくとも樹脂封止する外囲器とを具備するリード挿入型半導体素子の製造方法において、前記外囲器１７を形成するための樹脂注入用ゲート２０を、前記第２のリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことを特徴とするリード挿入型半導体素子の製造方法。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はリード挿入型半導体素子の製造方法に関し、特に縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子としては、図１（Ａ），（Ｂ），（Ｃ）に示すものが知られている。ここで、図１（Ａ）は半導体素子の正面図、図１（Ｂ）は図１（Ａ）の上面図、図１（Ｃ）は図１（Ａ）の側面図を示す。
【０００３】
図中の付番１は、一部がドレイン用アウターリード２である第１のリードを示す。この第１のリード１上には、半田層（図示せず）を介して半導体チップ３が搭載されている。前記半導体チップ３には、Ａｌ，Ａｕ，Ｃｕ等からなるワイヤボンディング４を介してゲート用アウターリード５、ソース用アウターリード６に夫々接続されている。前記半導体チップ３、ボンディングワイヤ４、及び半導体チップ３を搭載する第１のリード１の一部は樹脂製の外囲器７により封止されている。前記外囲器７の一部には、径３．０ｍｍ〜３．５ｍｍのビス穴８が形成されている。なお、図中の符番９は、アウターリード２，５，６と反対側に位置する外囲器７に対応する部分に位置する樹脂入用ゲートを示す。
【０００４】
こうした構成の半導体素子において、外囲器７は次のようにして形成される。即ち、まず、図示しないが、外囲器形成予定部に対応する部分に複数の開口部が形成され、さらに前記樹脂注入用ゲートに対応する部分にゲートが夫々形成された金型の所定の位置に、半導体チップ３を搭載した第１のリード１等をセットする。つづいて、金型に形成されたランナー、該ランナーに連通した複数のゲートに樹脂原料を流し込むことにより、半導体チップ３等を樹脂封止して外囲器７を形成する。
【０００５】
ところで、図１のタイプの半導体素子においては、放熱性を確保するために外囲器７の裏面側の樹脂の厚みは表面側より薄い構成になっている。従って、図１の半導体素子においては、外囲器７の表裏の樹脂の厚み差及びビス穴８との関係により樹脂が裏面側より表面側に優先的に流れ、裏面側に巣、未充填等の成形不良が発生しやすい。
【０００６】
【発明が解決しようとする課題】
本発明はこうした事情を考慮してなされたもので、第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことにより、樹脂注入時、外囲器形成予定部の裏面側に樹脂を優先的に流動させ、外囲器の裏面側に巣、未充填等の成形不良が生じるのを抑制し、第１のリードの短絡が生じるのを回避しえるリード挿入型半導体素子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して段違いに配置された第２のリードと、前記第１のリードと前記第２のリードとを接続するボンディングワイヤと、前記半導体チップ及び該半導体チップの搭載部分を少なくとも樹脂封止する外囲器とを具備するリード挿入型半導体素子の製造方法において、前記外囲器を形成するための樹脂注入用ゲートを、前記第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことを特徴とするリード挿入型半導体素子の製造方法である。
【０００８】
本発明において、樹脂注入用ゲートは１箇所に限らず、２箇所でもよい。具体的には、樹脂注入用ゲートを、第２のリードの長手方向と平行な外囲器形成予定部両側面でかつ前記第１のリード近傍に配置することができる。この場合、外囲器形成予定部に対応する金型の開口部に樹脂が流れやすく、複数の半導体素子の外囲器を精度良くかつ効率良く形成することができる。
【０００９】
【発明の実施の形態】
以下、本発明の各実施例に係るリード挿入型半導体素子の製造方法について図面を参照して説明する。
【００１０】
（実施例１）
本実施例１に係るリード挿入型半導体素子としてのＭＯＳ型ＦＥＴは、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつＴＯ−２２０相当パッケージを有する場合を示す。同ＭＯＳ型ＦＥＴの例として、図２（Ａ），（Ｂ），（Ｃ）を参照する。ここで、図２（Ａ）は半導体素子の正面図、図２（Ｂ）は図２（Ａ）の上面図、図２（Ｃ）は図２（Ａ）の側面図を示す。
【００１１】
図中の付番１１は、一部がドレイン（Ｄ）用アウターリード１２である第１のリードを示す。この第１のリード１１上には、半田層（図示せず）を介して半導体チップ１３が搭載されている。前記半導体チップ１３には、Ａｌ，Ａｕ，Ｃｕ等からなるワイヤボンディング１４を介して第２のリードしてのゲート（Ｇ）用アウターリード１５、ソース（Ｓ）用アウターリード１６に夫々接続されている。前記半導体チップ１３、ボンディングワイヤ１４、及び半導体チップ１３を搭載する第１のリード１１の一部はエポキシ樹脂製の外囲器１７により封止されている。前記外囲器１７の一部には、径３．０ｍｍ〜３．５ｍｍのビス穴１８が形成されている。ここで、ビス穴１８は、半導体素子を製品として基板等に実装するときに使用される。なお、図中の付番１９は、外囲器１７を形成するための樹脂注入用ゲートを示す。ここで、樹脂注入用ゲート１９は、前記アウターリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ裏面側寄りで、しかも前記第１のリード１１近傍に配置した。
【００１２】
こうした構成の半導体素子において、外囲器１７は次のようにして形成した。即ち、まず、図４の概略図に示すような、外囲器形成予定部に対応する部分に複数の開口部２１が形成され、さらに前記樹脂注入用ゲート１９に対応する部分にゲート２２が夫々形成された金型２３に、半導体チップを搭載した第１のリード等をセットした。つづいて、金型２３に形成されたランナー２４、該ランナー２４に連通した複数のゲート２２にエポキシ樹脂原料を流し込むことにより、半導体チップ１３等を樹脂封止して外囲器１７を形成した。なお、図４中の矢印は樹脂の流れを示す。
【００１３】
実施例１によれば、樹脂注入用ゲート１９を、前記第２のリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード１１近傍に配置して樹脂注入を行うため、従来と比べ、エポキシ樹脂が外囲器形成予定部の裏面側に優先的に流動させることができ、外囲器１７の裏面側に巣、未充填等の成形不良が生じるのを低減することができ、第１のリード１１の短絡等を防止できる。
【００１４】
（実施例２）
従来、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子（ＭＯＳ型ＦＥＴ）としては、図３（Ａ），（Ｂ），（Ｃ）に示すものが知られている。ここで、図３（Ａ）は半導体素子の正面図、図３（Ｂ）は図３（Ａ）の上面図、図３（Ｃ）は図３（Ａ）の側面図を示す。なお、図２と同部材は同付番を付して説明を省略する。
【００１５】
図中の付番２１ａ，２１ｂは、夫々アウターリード１５，１６の長手方向と平行な外囲器形成予定部両側面かつ裏面側寄りで、しかも半導体チップ１３が搭載された第１のリード１１近傍に配置された樹脂注入用ゲートを示す。
【００１６】
こうした構成の半導体素子で外囲器１７を形成する場合も、実施例１と同様に行う。但し、実施例２の場合、金型の各開口部には外囲器の２つの樹脂注入用ゲートに対応して夫々ゲートが２つ存在するので、金型内の樹脂の流れが早く、外囲器を精度良くかつ確実に形成することができる。
【００１７】
なお、上記実施例１，２では、外囲器がＴＯ−２２０タイプで２．５４ｍｍピッチの３端子を有する場合のＭＯＳ型ＦＥＴの製造方法について述べたが、これに限らず、ピッチが５．４５ｍｍ以下の３端子を有するＭＯＳ型ＦＥＴの製造方法についても、上記実施例と同様な効果が期待できる。
【００１８】
【発明の効果】
以上詳述したように本発明によれば、第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことにより、樹脂注入時、外囲器形成予定部の裏面側に樹脂を優先的に流動させ、外囲器の裏面側に巣、未充填等の成形不良が生じるのを抑制し、第１のリードの短絡を回避しえるリード挿入型半導体素子の製造方法を提供できる。
【図面の簡単な説明】
【図１】従来のリード挿入型半導体素子の説明図。
【図２】本発明の実施例１に係るリード挿入型半導体素子の説明図。
【図３】本発明の実施例２に係るリード挿入型半導体素子の説明図。
【図４】図３のリード挿入型半導体素子の製造方法において複数個の外囲器を同時に形成する場合の説明図。
【符号の説明】
１１…第１のリード、
１２，１５，１６…アウターリード（第２のリード）、
１３…半導体チップ、
１４…ボンディングワイヤ、
１７…外囲器、
１８…ビス穴、
１９、２０ａ，２０ｂ…樹脂注入用ゲート、
２１…開口部、
２２…ゲート、
２３…金型、
２４…ランナー。
【発明の属する技術分野】
本発明はリード挿入型半導体素子の製造方法に関し、特に縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子としては、図１（Ａ），（Ｂ），（Ｃ）に示すものが知られている。ここで、図１（Ａ）は半導体素子の正面図、図１（Ｂ）は図１（Ａ）の上面図、図１（Ｃ）は図１（Ａ）の側面図を示す。
【０００３】
図中の付番１は、一部がドレイン用アウターリード２である第１のリードを示す。この第１のリード１上には、半田層（図示せず）を介して半導体チップ３が搭載されている。前記半導体チップ３には、Ａｌ，Ａｕ，Ｃｕ等からなるワイヤボンディング４を介してゲート用アウターリード５、ソース用アウターリード６に夫々接続されている。前記半導体チップ３、ボンディングワイヤ４、及び半導体チップ３を搭載する第１のリード１の一部は樹脂製の外囲器７により封止されている。前記外囲器７の一部には、径３．０ｍｍ〜３．５ｍｍのビス穴８が形成されている。なお、図中の符番９は、アウターリード２，５，６と反対側に位置する外囲器７に対応する部分に位置する樹脂入用ゲートを示す。
【０００４】
こうした構成の半導体素子において、外囲器７は次のようにして形成される。即ち、まず、図示しないが、外囲器形成予定部に対応する部分に複数の開口部が形成され、さらに前記樹脂注入用ゲートに対応する部分にゲートが夫々形成された金型の所定の位置に、半導体チップ３を搭載した第１のリード１等をセットする。つづいて、金型に形成されたランナー、該ランナーに連通した複数のゲートに樹脂原料を流し込むことにより、半導体チップ３等を樹脂封止して外囲器７を形成する。
【０００５】
ところで、図１のタイプの半導体素子においては、放熱性を確保するために外囲器７の裏面側の樹脂の厚みは表面側より薄い構成になっている。従って、図１の半導体素子においては、外囲器７の表裏の樹脂の厚み差及びビス穴８との関係により樹脂が裏面側より表面側に優先的に流れ、裏面側に巣、未充填等の成形不良が発生しやすい。
【０００６】
【発明が解決しようとする課題】
本発明はこうした事情を考慮してなされたもので、第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことにより、樹脂注入時、外囲器形成予定部の裏面側に樹脂を優先的に流動させ、外囲器の裏面側に巣、未充填等の成形不良が生じるのを抑制し、第１のリードの短絡が生じるのを回避しえるリード挿入型半導体素子の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して段違いに配置された第２のリードと、前記第１のリードと前記第２のリードとを接続するボンディングワイヤと、前記半導体チップ及び該半導体チップの搭載部分を少なくとも樹脂封止する外囲器とを具備するリード挿入型半導体素子の製造方法において、前記外囲器を形成するための樹脂注入用ゲートを、前記第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことを特徴とするリード挿入型半導体素子の製造方法である。
【０００８】
本発明において、樹脂注入用ゲートは１箇所に限らず、２箇所でもよい。具体的には、樹脂注入用ゲートを、第２のリードの長手方向と平行な外囲器形成予定部両側面でかつ前記第１のリード近傍に配置することができる。この場合、外囲器形成予定部に対応する金型の開口部に樹脂が流れやすく、複数の半導体素子の外囲器を精度良くかつ効率良く形成することができる。
【０００９】
【発明の実施の形態】
以下、本発明の各実施例に係るリード挿入型半導体素子の製造方法について図面を参照して説明する。
【００１０】
（実施例１）
本実施例１に係るリード挿入型半導体素子としてのＭＯＳ型ＦＥＴは、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつＴＯ−２２０相当パッケージを有する場合を示す。同ＭＯＳ型ＦＥＴの例として、図２（Ａ），（Ｂ），（Ｃ）を参照する。ここで、図２（Ａ）は半導体素子の正面図、図２（Ｂ）は図２（Ａ）の上面図、図２（Ｃ）は図２（Ａ）の側面図を示す。
【００１１】
図中の付番１１は、一部がドレイン（Ｄ）用アウターリード１２である第１のリードを示す。この第１のリード１１上には、半田層（図示せず）を介して半導体チップ１３が搭載されている。前記半導体チップ１３には、Ａｌ，Ａｕ，Ｃｕ等からなるワイヤボンディング１４を介して第２のリードしてのゲート（Ｇ）用アウターリード１５、ソース（Ｓ）用アウターリード１６に夫々接続されている。前記半導体チップ１３、ボンディングワイヤ１４、及び半導体チップ１３を搭載する第１のリード１１の一部はエポキシ樹脂製の外囲器１７により封止されている。前記外囲器１７の一部には、径３．０ｍｍ〜３．５ｍｍのビス穴１８が形成されている。ここで、ビス穴１８は、半導体素子を製品として基板等に実装するときに使用される。なお、図中の付番１９は、外囲器１７を形成するための樹脂注入用ゲートを示す。ここで、樹脂注入用ゲート１９は、前記アウターリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ裏面側寄りで、しかも前記第１のリード１１近傍に配置した。
【００１２】
こうした構成の半導体素子において、外囲器１７は次のようにして形成した。即ち、まず、図４の概略図に示すような、外囲器形成予定部に対応する部分に複数の開口部２１が形成され、さらに前記樹脂注入用ゲート１９に対応する部分にゲート２２が夫々形成された金型２３に、半導体チップを搭載した第１のリード等をセットした。つづいて、金型２３に形成されたランナー２４、該ランナー２４に連通した複数のゲート２２にエポキシ樹脂原料を流し込むことにより、半導体チップ１３等を樹脂封止して外囲器１７を形成した。なお、図４中の矢印は樹脂の流れを示す。
【００１３】
実施例１によれば、樹脂注入用ゲート１９を、前記第２のリード１５，１６の長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード１１近傍に配置して樹脂注入を行うため、従来と比べ、エポキシ樹脂が外囲器形成予定部の裏面側に優先的に流動させることができ、外囲器１７の裏面側に巣、未充填等の成形不良が生じるのを低減することができ、第１のリード１１の短絡等を防止できる。
【００１４】
（実施例２）
従来、縦１７．３ｍｍ以下、横１０．５ｍｍ以下、高さ５．１ｍｍ以下の外囲器で２．５４ｍｍピッチの３端子をもつリード挿入型半導体素子（ＭＯＳ型ＦＥＴ）としては、図３（Ａ），（Ｂ），（Ｃ）に示すものが知られている。ここで、図３（Ａ）は半導体素子の正面図、図３（Ｂ）は図３（Ａ）の上面図、図３（Ｃ）は図３（Ａ）の側面図を示す。なお、図２と同部材は同付番を付して説明を省略する。
【００１５】
図中の付番２１ａ，２１ｂは、夫々アウターリード１５，１６の長手方向と平行な外囲器形成予定部両側面かつ裏面側寄りで、しかも半導体チップ１３が搭載された第１のリード１１近傍に配置された樹脂注入用ゲートを示す。
【００１６】
こうした構成の半導体素子で外囲器１７を形成する場合も、実施例１と同様に行う。但し、実施例２の場合、金型の各開口部には外囲器の２つの樹脂注入用ゲートに対応して夫々ゲートが２つ存在するので、金型内の樹脂の流れが早く、外囲器を精度良くかつ確実に形成することができる。
【００１７】
なお、上記実施例１，２では、外囲器がＴＯ−２２０タイプで２．５４ｍｍピッチの３端子を有する場合のＭＯＳ型ＦＥＴの製造方法について述べたが、これに限らず、ピッチが５．４５ｍｍ以下の３端子を有するＭＯＳ型ＦＥＴの製造方法についても、上記実施例と同様な効果が期待できる。
【００１８】
【発明の効果】
以上詳述したように本発明によれば、第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことにより、樹脂注入時、外囲器形成予定部の裏面側に樹脂を優先的に流動させ、外囲器の裏面側に巣、未充填等の成形不良が生じるのを抑制し、第１のリードの短絡を回避しえるリード挿入型半導体素子の製造方法を提供できる。
【図面の簡単な説明】
【図１】従来のリード挿入型半導体素子の説明図。
【図２】本発明の実施例１に係るリード挿入型半導体素子の説明図。
【図３】本発明の実施例２に係るリード挿入型半導体素子の説明図。
【図４】図３のリード挿入型半導体素子の製造方法において複数個の外囲器を同時に形成する場合の説明図。
【符号の説明】
１１…第１のリード、
１２，１５，１６…アウターリード（第２のリード）、
１３…半導体チップ、
１４…ボンディングワイヤ、
１７…外囲器、
１８…ビス穴、
１９、２０ａ，２０ｂ…樹脂注入用ゲート、
２１…開口部、
２２…ゲート、
２３…金型、
２４…ランナー。
Claims (2)
- 第１のリードと、この第１のリードに搭載された半導体チップと、前記第１のリードと離間して段違いに配置された第２のリードと、前記第１のリードと前記第２のリードとを接続するボンディングワイヤと、前記半導体チップ及び該半導体チップの搭載部分を少なくとも樹脂封止する外囲器とを具備するリード挿入型半導体素子の製造方法において、
前記外囲器を形成するための樹脂注入用リードを、前記第２のリードの長手方向と平行な外囲器形成予定部側面でかつ前記第１のゲート近傍に配置して樹脂注入を行うことを特徴とするリード挿入型半導体素子の製造方法。 - 前記樹脂注入用ゲートを、前記第２のリードの長手方向と平行な外囲器形成予定部両側面でかつ前記第１のリード近傍に配置して樹脂注入を行うことを特徴とする請求項１記載のリード挿入型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190529A JP2004039670A (ja) | 2002-06-28 | 2002-06-28 | リード挿入型半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190529A JP2004039670A (ja) | 2002-06-28 | 2002-06-28 | リード挿入型半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039670A true JP2004039670A (ja) | 2004-02-05 |
| JP2004039670A5 JP2004039670A5 (ja) | 2005-09-29 |
Family
ID=31700431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002190529A Pending JP2004039670A (ja) | 2002-06-28 | 2002-06-28 | リード挿入型半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004039670A (ja) |
-
2002
- 2002-06-28 JP JP2002190529A patent/JP2004039670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727817B2 (en) | Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit | |
| US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| JP2009140962A (ja) | 半導体装置およびその製造方法 | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| US8652384B2 (en) | Method for molding semiconductor device | |
| KR100346671B1 (ko) | 플라스틱성형타입반도체장치및그의제조방법 | |
| US20100213586A1 (en) | Semiconductor package and manufacturing method thereof | |
| US7220607B2 (en) | Method of manufacturing a semiconductor device | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| JP2001298144A (ja) | 半導体装置及びその製造方法 | |
| JP2004247734A (ja) | 印刷回路基板モジュールの両面モールディング方法及びこれに使われるモールド | |
| KR101742896B1 (ko) | 스택 다이 패키지의 제조 방법 | |
| JP3226628B2 (ja) | テープキャリア、それを用いた半導体装置及びその製造方法 | |
| JP2004039670A (ja) | リード挿入型半導体素子の製造方法 | |
| JP4181346B2 (ja) | リード端子型半導体装置の製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JPH0936157A (ja) | 半導体パッケージの成形装置および成形方法 | |
| JPH09289222A (ja) | 熱放散兼支持構造体並びに半導体電子デバイス用のプラスチックパッケージおよびその製造方法 | |
| JP2000049272A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JP2007042709A (ja) | 樹脂封止金型及び樹脂封止型電子部品 | |
| JP2000012740A (ja) | 樹脂封止型半導体装置 | |
| JPH02163953A (ja) | 半導体装置 | |
| JP3687347B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050427 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Effective date: 20050427 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070731 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |