JP2004023232A

JP2004023232A - 周波数変調補正回路

Info

Publication number: JP2004023232A
Application number: JP2002172484A
Authority: JP
Inventors: Ken Fujita; 藤田　研
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2004-01-22
Anticipated expiration: 2022-06-13
Also published as: JP3993471B2; US6879218B2; US20040041639A1

Abstract

【課題】発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに維持したまま、周波数変調度の搬送周波数依存を抑制する周波数変調制御回路の提供。
【解決手段】ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）の補正制御回路１０は、ＶＣＯ　１００の外部に配設して、選択した周波数の発振および周波数変調をそれぞれ独立させ、周波数選択制御部１２では直流電位の周波数選択信号１２ａを生成し、周波数変調制御部１４では変調信号１４ａの入力に応じた変調調整信号１４ｂを生成し、合成制御部１６で周波数選択信号１２ａと変調調整信号１４ｂの直流電位とを加算した直流電位を含む周波数変調制御信号１６ａがＶＣＯ　１００に供給されると、ＶＣＯ　１００で周波数が上昇しても容量を低下させるので、変調度を減少させて変調度をほぼ一定に保っている。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数変調補正回路に関し、たとえば電圧制御発振回路における周波数変調度の補正回路に関するものである。
【０００２】
【従来の技術】
一般に、従来の直接周波数変調方式の無線装置に用いる電圧制御発振回路（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）は、等価回路で表すと、その内部に共振回路として、固定インダクタ、搬送周波数を選択する第１の可変容量素子および周波数変調を与える第２の可変容量素子を有し、第１および第２の可変容量素子が並列に配線されている。さらに、ＶＣＯは、共振回路を発振させる増幅回路を有する。この共振回路によるＶＣＯは、第１の可変容量素子に印加される直流電位で搬送周波数を選択し、第２の可変容量素子に印加される直流電位で周波数変調度を設定している。
【０００３】
ＶＣＯでは、データの搬送中にて第１の可変容量素子の容量値を固定し、第２の可変容量素子の容量値をデータパターンに応じて変化させている。ここで、第２の可変容量素子は、この素子に印加する電圧を時間変化させて容量値が変化するように制御されている。ところで、この回路構成では、周波数変調度が搬送周波数に依存し、搬送周波数が高くなるとともに、周波数変調度が大きくなるという問題点がある。
【０００４】
ここで、搬送波の周波数をｆとし、インダクタのインダクタンスをＬ、搬送周波数を決める可変容量素子の容量値をＣ、そして、周波数変調を与える可変容量素子の容量値をＣ_ＭＯＤとする。発振周波数はｆ＝１／２π｛（Ｃ_ｉ＋Ｃ_ＭＯＤ）Ｌ｝^１／２であるから、搬送周波数がｆ_ｉのときの周波数変調度（△ｆ）_ｉは
【０００５】
【数１】

という近似で表すことができる。
【０００６】
ここで、式（１）の近似は、搬送周波数ｆを決める可変容量素子の容量値Ｃ_ｉが周波数変調を与える可変容量素子の容量値（△Ｃ_ＭＯＤ）_ｉに比べ、容量値が一般に２桁大きいことから可能になる。そして、搬送波として周波数の異なるｆ_１，　ｆ_２の２つの場合、周波数変調度（△ｆ）_１，　（△ｆ）_２の比は、近似を適用すると、
【０００７】
【数２】

である。
【０００８】
従来の回路方式にて容量値△Ｃ_ＭＯＤは、搬送周波数によらず一定の直流電位が印加されるから、周波数変調度の比は、式（２）が示すように搬送周波数比の３乗に比例する。たとえば、工業科学医療帯（ｆ＝２．４〜２．５ＧＨｚ）で、従来の直接周波数変調回路を用いると、２．５ＧＨｚの周波数変調度は２．４ＧＨｚに比べて（２．５／２．４）^３＝１．１３０倍大きくなる。このような周波数変調度の搬送周波数依存性は、実用上無視できず、搬送周波数によらず周波数変調度を一定にする必要がある。このため、周波数変調を与える可変容量の変化分は、式（３）に示す搬送周波数に応じて制御し、
【０００９】
【数３】
（△Ｃ_ＭＯＤ）_２＝（ｆ_１／ｆ_２）^３×（△Ｃ_ＭＯＤ）_１　　　　　　　　・・・（３）
を維持しなければならない。
【００１０】
周波数変調度の変化を抑えるより具体的な例を挙げると、特開２００１−１９６８６０号公報に記載のＶＣＯがある。これは、搬送周波数を決める第１の可変容量素子と周波数変調を与える第２の可変容量素子の他、第１および第２の可変容量素子に対して並列に第３の可変容量素子を加え、第３の可変容量素子に周波数変調の交流信号と搬送周波数を決める直流信号をともにかけ、前述の周波数変調度の比が搬送周波数比の３乗に比例する影響（式（２）を参照）を補正している。
【００１１】
【発明が解決しようとする課題】
ところで、特開２００１−１９６８６０号公報のＶＣＯでは、影響を補正するために共振回路に使用する第１および第２の可変容量素子の他に第３の可変容量素子を用いていることから、共振回路には、内部に新たな構成要素が増えてしまう。
【００１２】
また、共振回路における構成要素の増加はこれだけに留まらず、第３の可変容量素子の導入により第１の可変容量素子と第３の可変容量素子との間には、抵抗器が導入される。ここでの抵抗器は、第３の可変容量素子に印加する直流電圧を降圧させるために使用する。前述したようにこの直流電圧が搬送周波数を決定している。さらに、この導入により第２および第３の可変容量素子の間には、固定容量素子が導入されることになる。この固定容量は、搬送周波数を決定する直流電圧が第２の可変容量素子にかかるのを防ぐために使用する。
【００１３】
ところで、このような技術により周波数変調度の搬送周波数依存性を抑制すると、上述したように導入する抵抗器と、第３の可変容量素子が持つ抵抗成分とが発振回路の雑音源として加わる。この結果、たとえばＳ／Ｎ比等で示される発振回路の雑音特性が劣化する。雑音特性の劣化は、半導体集積回路で製造する発振回路の場合、許容できる大きさではない。これは、半導体集積回路で製造する発振回路が占有面積の縮小・消費電流抑制等の制約により、第３の可変容量素子と抵抗器がない場合に、雑音特性の仕様を少ない余裕で満たすように設計されている。すなわち、この設計において第３の可変容量素子と抵抗器の導入すると、発振回路には、雑音上昇を許容できる余地がないことになる。
【００１４】
ここで、あえてこれらを導入し、発振回路（または共振回路）における雑音特性が仕様を満たすように設計を変更すると、占有面積・消費電流が増大し、製品の競争力が失われてしまう。
【００１５】
本発明はこのような従来技術の欠点を解消し、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに維持したまま、周波数変調度の搬送周波数依存を抑制する周波数変調補正回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は上述の課題を解決するために、発振周波数を制御する第１の制御電圧信号に応じて容量が変化する第１の容量素子と、周波数変調を制御する第２の制御電圧信号に応じて容量が変化する第２の容量素子とが並列に接続された電圧制御発振回路に対して、第２の制御電圧信号を出力する周波数変調補正回路において、所定の基準電圧信号と所望する周波数に応じた電圧信号とに基づいて直流信号を生成し出力する周波数設定手段と、交流信号を増幅し、周波数変調の度合いを調整する変調調整信号を生成し出力する変調度設定手段と、直流信号と変調調整信号とを加算して第２の制御電圧信号を生成し出力する信号重畳手段とを含み、この周波数変調補正回路が電圧制御発振回路の外部に配設されていることを特徴とする。
【００１７】
本発明の周波数変調補正回路は、電圧制御発振回路の外部に配設して、選択した周波数の発振および周波数変調をそれぞれ独立して行うように、周波数設定手段では直流信号を生成し、変調度設定手段でこの直流信号に依存しない変調調整信号を生成し、信号重畳手段で直流信号と変調調整信号を加算して第２の制御電圧信号が制御対象の電圧制御発振回路に供給されることにより、電圧制御発振回路において周波数の上昇に応じて第２の容量性素子の容量を低下させて変調度を減少させ、この変調度をほぼ一定に保っている。
【００１８】
【発明の実施の形態】
次に添付図面を参照して本発明による周波数変調補正回路の実施例を詳細に説明する。
【００１９】
本実施例は、本発明の周波数変調補正回路を電圧制御発振回路ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）１００の補正制御回路１０に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【００２０】
補正制御回路１０は、図１に示すように、ＶＣＯ　１００の外部に配設されている点に特徴がある。この配設においてＶＣＯ　１００は、発振回路の雑音特性を周波数変調度の補正を行わないレベルに保つようにしている。ここで、ＶＣＯ　１００は、図２に示す共振回路２００の等価回路で表される。前述で説明した変数を用いて各部を示すと、共振回路２００は、固定インダクタＬ、搬送周波数を選択する第１の可変容量素子Ｃおよび搬送周波数の周波数変調を与える第２の可変容量素子Ｃ_ＭＯＤを有している。図２から明らかなように、第１および第２の可変容量素子Ｃ，　Ｃ_ＭＯＤが、並列接続されている。ＶＣＯ　１００の構成については後段でさらに説明する。
【００２１】
図１に戻って、補正制御回路１０は、周波数感度制御部（周波数設定手段）１２、周波数変調制御部（変調度設定手段）１４および合成制御部（信号重畳手段）１６を含む。周波数感度制御部１２には、集積回路内部に存在する基準電圧回路から基準電圧信号Ｖ_ｒｅｆが供給される。基準電圧信号Ｖ_ｒｅｆは、温度・電源電圧に依存せず、一定な電圧である。また、周波数感度制御部１２には、第１の可変容量素子Ｃに印加してＶＣＯ　１００の搬送周波数を制御する直流電圧Ｖ　（１２０ａ）が入力されている。ここで、直流電圧Ｖ　（１２０ａ）は、後述するＶＣＯ　１００の出力信号１００ａとして取り出された信号に位相同期ループ処理が施され、周波数選択された信号で、第１の制御電圧信号に対応して入力端子１０２を介してＶＣＯ　１００にも供給される。周波数感度制御部１２は、生成した直流電位を周波数感度制御信号１２ａとして合成制御部１６に出力する。
【００２２】
周波数感度制御部１２には、図３に示すように、非反転加算器１２ｂ、演算増幅器１２ｃおよび抵抗器１２ｄ，　１２ｅが含まれている。非反転加算器１２ｂは、図示しないが、前述した基準電圧信号Ｖ_ｒｅｆと直流電圧Ｖの２信号が入力される非反転増幅回路である。非反転加算器１２ｂは、２入力信号を用い、非反転増幅に使用する抵抗比により適切な重みを付けて演算増幅器１２ｃの（＋）端子に加算出力する。
【００２３】
演算増幅器１２ｃは、出力端を抵抗器１２ｄの一端側に接続し、抵抗器１２ｄと抵抗器１２ｅが直列接続させて抵抗器１２ｅの端部を接地させている。演算増幅器１２ｃは、抵抗器１２ｄと抵抗器１２ｅの中点から分圧した電圧が（−）端子に印加されるように接続している。演算増幅器１２ｃは、抵抗器１２ｄと抵抗器１２ｅの比で表される増幅率で調整して非反転増幅している。周波数感度制御部１２は、演算増幅器１２ｃにてＶＣＯ　１００の周波数変調を与える第２の可変容量素子Ｃ_ＭＯＤに供給するように適正な直流電位に非反転増幅した周波数感度制御信号１２ａを合成制御部１６に出力する。本実施例において周波数感度制御信号１２ａの直流電位は、電圧制御発振回路の温度依存性が最小になる値、１．８Ｖを選んでいる。
【００２４】
図１に戻って、周波数変調制御部１４には、極性が所定の周期で変化する交流信号（入力（＋），　（−））が変調信号１４ａとして供給されている。周波数変調制御部１４は、第２の可変容量素子Ｃ_ＭＯＤに掛ける交流振幅の大きさを制御する機能を有している。周波数変調制御部１４は、変調調整信号１４ｂを合成制御部１６に出力している。具体的に説明すると、周波数変調制御部１４には、図３に示すようにＰ型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：以下、ＰＭＯＳという）とＮ型ＭＯＳ（以下、ＮＭＯＳという）の電界効果トランジスタを用いて、差動増幅回路が形成されている。
【００２５】
各構成素子の接続に着目して説明する。入力段の回路には、ＮＭＯＳ　１４０ａ，　１４０ｂが配設されている。ＮＭＯＳ　１４０ａのゲート端子には、変調信号１４ａの（＋）極性を有する入力信号が供給され、ＮＭＯＳ　１４０ｂのゲート端子には、変調信号１４ａの（−）極性を有する入力信号が供給されている。ＮＭＯＳ　１４０ａ，　１４０ｂのソース端子は共通接続し、定電流源回路１４２を介して接地されている。
【００２６】
次の出力段の差動増幅回路には、４つのＰＭＯＳ　１４４ａ，　１４４ｂ，　１４４ｃ，　１４４ｄが用いられている。ＰＭＯＳ　１４４ａ，　１４４ｂのソース側は、電源ラインＶ_ＤＤに接続している。ＰＭＯＳ　１４４ａ，　１４４ｂとＰＭＯＳ　１４４ｃ，　１４４ｄの組は、それぞれ、ゲート端子が共通接続され、この内、一方の組ＰＭＯＳ　１４４ｃ，　１４４ｄのゲート端子には、たとえば１．８０Ｖの周波数ｆ１を設定するバイアス電圧Ｖ１が印加されている。そして、ＰＭＯＳ　１４４ａのドレインとＰＭＯＳ　１４４ｃのソースとを接続し、もう一方のＰＭＯＳ　１４４ｂのドレインとＰＭＯＳ　１４４ｄのソースとを接続している。前者の接続した中点には、ＮＭＯＳ　１４０ａのドレインが並列接続されている。また、後者の接続した中点には、ＮＭＯＳ　１４０ｂのドレインが並列接続されている。
【００２７】
ＰＭＯＳ　１４４ｃ，　１４４ｄは、それぞれドレイン側を定電流源回路１４６ａ，　１４６ｂを介して接地接続させている。ＰＭＯＳ　１４４ｃとＰＭＯＳ　１４４ｄのドレイン側には、直列接続した抵抗器１４８ａ，　１４８ｂが並列接続させて配設されている。抵抗器１４８ａと抵抗器１４８ｂの接続点１４８ｃに接続したコンデンサ１４８ｄを設けて、他端を接地させている。
【００２８】
上述したＰＭＯＳ　１４４ａ，　１４４ｂのゲート端子は、共通接続した信号線１５０により合成制御部１６におけるＰＭＯＳ　１６０ａのゲートおよびドレインが共通接続されている。また、ＰＭＯＳ　１４４ｃは、この素子のドレインと合成制御部１６におけるＮＭＯＳ　１６２ａのゲート端子とを信号線１５２で接続している。そして、ＰＭＯＳ　１４４ｄは、この素子のドレインと合成制御部１６におけるＮＭＯＳ　１６４ｂのゲート端子とを信号線１５４で接続している。前述した変調調整信号１４ｂは、信号線１５２，　１５４が対応し、信号線１５４が周波数変調制御信号１６ａに対応している。
【００２９】
周波数変調制御部１４における増幅率は、抵抗器１４８ａと抵抗器１４８ｂの抵抗値によって調整する。周波数変調制御部１４は、変調調整信号１４ｂの振幅を変調信号（交流信号）１４ａの振幅と抵抗器１４８ａと抵抗器１４８ｂの抵抗値で決めている。周波数変調制御部１４は、供給される変調信号１４ａの極性に応じて差動増幅した信号を信号線１５２，　１５４を合成制御部１６に出力する。
【００３０】
また、図３に示すように合成制御部１６は、２つのＰＭＯＳ　１６０ａ，　１６０ｂと、４つのＮＭＯＳ　１６２ａ，　１６２ｂ，　１６４ａ，　１６４ｂと、定電流源回路１６６ａ，　１６６ｂとを有するコモン・モード・フィード・バック（ＣＭＦＢ：　Ｃｏｍｍｏｎ　Ｍｏｄｅ　Ｆｅｅｄ−Ｂａｃｋ）回路である。合成制御部１６は、変調調整信号１４ｂおよび周波数感度制御信号１２ａを入力し、周波数変調制御信号１６ａを生成し、入力端子１０４を介してＶＣＯ　１００の第２の可変容量素子Ｃ_ＭＯＤ（図２を参照）に供給する機能を備えている。
【００３１】
ＰＭＯＳ　１６０ａ，　１６０ｂはともにソースが電源ラインＶ_ＤＤに接続されている。また、前述したように、ＰＭＯＳ　１６０ａは、ゲート−ドレイン間が短絡接続され、周波数変調制御部１４からの信号線１５０を接続している。ＰＭＯＳ　１６０ｂもゲート端子−ドレイン間が短絡されている。
【００３２】
ＮＭＯＳ　１６２ａのゲート端子には、周波数変調制御部１４の一方の出力信号を供給する信号線１５２が接続され、ＮＭＯＳ　１６２ａのドレインはＰＭＯＳ　１６０ｂのドレイン側と接続し、ＮＭＯＳ　１６２ｂのドレインはＰＭＯＳ　１６０ａのドレイン側に接続している。ＮＭＯＳ　１６２ａ，１６２ｂは、ソース側を共通接続し、定電流源回路１６６ａを介して接地させている。
【００３３】
また、ＮＭＯＳ　１６４ａは、ＰＭＯＳ　１６０ａのドレインと接続し、ＮＭＯＳ　１６４ｂは、ＰＭＯＳ　１６０ｂのドレインと接続し、ＮＭＯＳ　１６４ａ，　１６４ｂは、ソース側を共通接続し、定電流源回路１６６ａを介して接地させている。ＮＭＯＳ　１６２ｂ，　１６４ａは、ゲート端子を共通接続にして、これらのゲート端子に周波数感度制御部１２からの周波数感度制御信号１２ａが供給される。ＮＭＯＳ　１６４ｂのゲート端子には、周波数変調制御部１４の他方の出力信号を供給する信号線１５４が接続されている。ＮＭＯＳ　１６４ｂは、第２の可変容量素子Ｃ_ＭＯＤに交流振幅を与える周波数変調制御信号１６ａとして出力する。
【００３４】
合成制御部１６は、周波数感度制御信号１２ａが有する直流電位にてＮＭＯＳ　１６２ｂ，　１６４ａを動作させ、これにともなってＰＭＯＳ　１６０ａだけでなく、信号線１５０を介して周波数変調制御部１４のＰＭＯＳ　１４４ａ，　１４４ｂも動作させる。この結果、周波数変調制御部１４は、供給される変調信号１４ａに対応した周波数で変化する出力が合成制御部１６に出力される。すなわち、合成制御部１６では、ＮＭＯＳ　１６２ａ，　１６４ｂのゲート端子に変調信号１４ａとして交流信号が印加されることにより差動増幅する。このとき、合成制御部１６は、変調信号１４ａの内、ＮＭＯＳ　１６４ｂのゲート端子に印加する信号を周波数変調制御信号１６ａとしてＶＣＯ　１００に出力する。周波数変調制御信号１６ａは、周波数感度制御信号１２ａの直流電位に変調調整信号１４ｂの直流成分を加算した直流成分に交流振幅成分を重畳した信号である。
【００３５】
本実施例では、ＣＭＦＢ回路の出力電圧を１．８Ｖ〜１．９Ｖで制御でき、出力の交流振幅は０．９Ｖで一定な振幅にしている。
【００３６】
ここで、再び図１に戻ってＶＣＯ　１００の構成を簡単に説明する。ＶＣＯ　１００は、定電流源回路１１０、ＰＭＯＳ　１１２ａ，　１１２ｂ、ＮＭＯＳ　１１２ｃ，　１１２ｄ、インダクタ１１４およびダイオード１１６ａ，　１１６ｂ，　１１６ｃ，　１１６ｄを含む。ＶＣＯ　１００は、電源ラインＶ_ＤＤに接続した定電流源回路１１０を経てＰＭＯＳ　１１２ａ，　１１２ｂのソースと共通接続している。ＰＭＯＳ　１１２ａ，　１１２ｂのゲート端子は、それぞれＰＭＯＳ　１１２ｂ，　１１２ａのドレインに接続されている。インダクタ１１４は、ＰＭＯＳ　１１２ａ，　１１２ｂのドレイン間に配設されている。
【００３７】
ダイオード１１６ａ，　１１６ｂは、一対の接合ダイオードで、図２に示した第１の可変容量素子Ｃに相当する。ここで、ダイオード１１６ａは、カソード側をダイオード１１６ｂのカソード側と接続し、ここに入力端子１０２を介して周波数感度制御信号１２ａが接続され、ここに周波数感度制御信号１２ａが印加され、アノード側をＰＭＯＳ　１１２ａのドレインに接続する。ダイオード１１６ｂもアノード側をＰＭＯＳ　１１２ｂのドレインに接続する。
【００３８】
同様に、ダイオード１１６ｃ，　１１６ｄは、一対の接合ダイオードで、図２に示した第２の可変容量素子Ｃ_ＭＯＤに相当する。ここで、ダイオード１１６ｃは、カソード側をダイオード１１６ｄのカソード側と接続し、ここに入力端子１０４を介して周波数変調制御信号１６ａが接続され、周波数変調制御信号１６ａが印加され、アノード側をＰＭＯＳ　１１２ａのドレインに接続する。ダイオード１１６ｄは、アノード側をＰＭＯＳ　１１２ｂのドレインに接続する。
【００３９】
そして、ＮＭＯＳ　１１２ｃとＮＭＯＳ　１１２ｄのドレインは、それぞれ、ＰＭＯＳ　１１２ａとＰＭＯＳ　１１２ｂのドレインとに接続し、ＮＭＯＳ　１１２ｃ，　１１２ｄのソースはともに接地させている。ゲート端子は交差接続している。すなわち、ＮＭＯＳ　１１２ｃのゲートは、ＮＭＯＳ　１１２ｄのドレインと接続され、ＮＭＯＳ　１１２ｄのゲートは、ＮＭＯＳ　１１２ｃのドレインと接続されている。
【００４０】
ＶＣＯ　１００では、図１に示すＰＭＯＳ　１１２ａ，　１１２ｂのドレインからそれぞれ得られる信号がバッファ１１８を介して位相同期ループ回路１２０に出力される。ＶＣＯ　１００は、内部に抵抗器を含まず、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに保っている。
【００４１】
位相同期ループ回路１２０は、供給される信号の位相を調整し、この信号の位相の同期がとれるように信号をループさせるフィルタ（Ｌｏｏｐ　Ｆｉｌｔｅｒ）を有し、周波数選択を行っている。位相同期ループ回路１２０は、周波数選択された信号１２０ａを周波数感度制御部１２およびＶＣＯ　１００に供給している。
【００４２】
次に補正制御回路１０における入力直流電位に対する周波数感度の関係について図４を参照しながら動作を説明する。図４の横軸は第２の可変容量素子Ｃ_ＭＯＤに印加される直流電位であり、縦軸は第２の可変容量素子Ｃ_ＭＯＤの周波数感度（ＭＨｚ／Ｖ）である。
【００４３】
図１に示すＶＣＯ　１００における第２の可変容量素子Ｃ_ＭＯＤは、周波数変調制御信号１６ａの直流電圧が高いほど、ダイオードの空乏層幅が広くなり、素子としての容量が減少する。したがって、図４に示すように、この直流電位が高いほど、ＶＣＯ　１００の周波数感度が減少することがわかる。
【００４４】
ＶＣＯ　１００における搬送周波数は、周波数感度制御信号１２ａの示す直流電位が高いほど、高周波側に移動する。図３に示した回路構成によれば、合成制御部１６に供給される周波数感度制御信号１２ａの直流電位は、ＶＣＯ　１００の入力端子１０２を介して印加される電圧の上昇にともなって上昇する。すなわち、直流電位は搬送周波数の上昇とともに上昇する。
【００４５】
また、図３に示した回路では、合成制御部１６に適用したＣＭＦＢ回路の出力（交流振幅）は、搬送周波数にほとんど依存しない。これにより、搬送周波数の上昇は、ＶＣＯ　１００の周波数変調を与える第２の可変容量素子Ｃ_ＭＯＤの周波数感度のみを減少させ、結果として、搬送周波数の上昇とともに、第２の可変容量素子Ｃ_ＭＯＤにおける容量変化△Ｃ_ＭＯＤが減少する。
【００４６】
周波数感度制御信号１２ａの電位変化は、たとえば、搬送周波数が２．４ＧＨｚから２．５ＧＨｚに変化する場合、１．８０Ｖから１．９５Ｖに変化すればよい。このような変化は、図３の非反転加算回路１２ｂの内部で、基準電圧信号Ｖ_ｒｅｆと直流電位Ｖ（Ｌｏｏｐ　ｆｉｌｔｅｒ）の電圧値を加算する際の重みによって調整するとよい。
【００４７】
上述したように、帯域２．４ＧＨｚから２．５ＧＨｚに変化する場合、ＶＣＯ　１００の周波数変調を担う第２の可変容量素子Ｃ_ＭＯＤの周波数感度を連続的に変化させることができ、ＶＣＯ　１００における第２の可変容量素子Ｃ_ＭＯＤの容量変化ΔＣ_ＭＯＤを前述した式（３）が満たすように補正できる。これにより、ＶＣＯ　１００は、内部に抵抗器を配設することなく、搬送周波数によらず周波数変調度を一定に保つことができ、雑音発生も回避することができる。また、無線の規格により周波数変調度に上限下限の制約がある場合、周波数変調度の搬送周波数依存を抑制した分、集積回路が規格内で動作し得る温度・電源電圧を拡張できる。
【００４８】
なお、本実施例では、トランジスタに電界効果型トランジスタを用いたが、ＶＣＯの周波数変調を担う第２の可変容量素子Ｃ_ＭＯＤの容量変化が式（３）を満たすように補正する回路であれば、トランジスタの種類はパイポーラトランジスタ等の他の種類の素子であってもよい。素子の種類に制限のないことは、以下に示す変形例においても同様である。
【００４９】
このように搬送周波数感度用に生成した直流電圧を周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧に加算し、搬送周波数の上昇とともに第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧を制御して容量変化を補正し、ＶＣＯ　１００の周波数変調度を搬送周波数によらず一定に保つことができる。
【００５０】
次に補正制御回路１０の変形例について説明する。この補正制御回路１０は、周波数感度制御部１２の構成を変形した場合である。
〈第１の変形例〉
周波数感度制御部１２には、演算増幅器１２ｃ、抵抗器１２ｄ，　１２ｅ、トランスファゲート素子１２ｆおよび周波数シンセサイザ１２ｇが含まれている。ここで、先の実施例と共通する構成要素には、同じ参照符号を付して説明を省略する。接地側の抵抗器１２ｅは、抵抗器１２０ｅと抵抗器１２２ｅとに分割し、直列接続した状態で先の実施例と同じ抵抗値となるようにしている。
【００５１】
トランスファゲート素子１２ｆは、供給される制御信号に応じて信号のオン／オフを切り換えるスイッチング素子である。トランスファゲート素子１２ｆは、抵抗器１２０ｅに対して並列に接続させている。トランスファゲート素子１２ｆは、周波数シンセサイザ１２ｇから供給される制御信号１２ｈに応動し、たとえばアクティブはローである。
【００５２】
周波数シンセサイザ１２ｇは、図示しないが、電圧制御発振回路、分周器、基準周波数回路、位相比較器、ループフィルタを備えている。これらの要素の内、分周器には、内部に位相同期ループの一部としてプログラマブルカウンタ１２０ｇが含まれている。分周器はプログラマブルカウンタ１２０ｇのレジスタの値を変えることにより、分周比を変えている。プログラマブルカウンタ１２０ｇは、内部に有するレジスタのデータを論理回路で合成し、得られた論理合成出力を電気的に検出することで、周波数シンセサイザ１２ｇの発振周波数ｆの設定値が周波数ｆ２に達したか否かを知ることができる。論理合成出力がトランスファゲート素子１２ｆに供給される制御信号１２ｈである。トランスファゲート素子１２ｆは、発振周波数ｆが周波数ｆ２以上のとき制御信号１２ｈにより開状態にし、発振周波数ｆが周波数ｆ２より小さいとき、閉状態にする。
【００５３】
なお、制御信号１２ｈは、プログラマブルカウンタ１２０ｇにおける特定ビットのレジスタまたは複数のレジスタが出力する論理合成結果からの出力でもよい。
【００５４】
ところで、演算増幅器１２ｃに供給される基準電圧Ｖ_ｒｅｆは、半導体の禁制帯幅あるいは電界効果型トランジスタの閾値を基準にする基準電圧回路（図示せず）から得る。半導体の禁制帯幅を基準にした場合、電圧値は、一般にほぼ１．２Ｖである。本実施例では、基準電圧をトランジスタ抵抗で分割し、基準電圧Ｖ_ｒｅｆを約０．８Ｖにしている。また、抵抗器１２ｄの抵抗値を１０　ｋΩ、抵抗器１２０ｅの抵抗値４００　Ωおよび抵抗器１２２ｅの抵抗値６８００　Ωである。
【００５５】
次に動作を説明する。図６には、補正制御回路１０の抵抗器１２０ｅと抵抗器１２２ｅとを直列接続した抵抗値（ｋΩ）に対するＶＣＯ　１００における周波数変調度（ＭＨｚ／Ｖ）の関係を示す。記号○、×、△は、それぞれ、搬送周波数ｆ１＝２４０２、ｆ２＝２４４１、ｆ３＝２４８０ＭＨｚの実測値である。
【００５６】
まず、トランスファゲート素子１２ｆの動作を簡単に説明する。ここで、搬送周波数の周波数帯域をｆ１からｆ３とする。搬送周波数ｆ２は、周波数帯域のほぼ中央を選ぶ。トランスファゲート素子１２ｆは、搬送周波数が周波数ｆ２未満のとき閉であり、周波数ｆ２以上のとき開である。
【００５７】
搬送周波数ｆが周波数ｆ２＝２４４１　ＭＨｚより低いとき、トランスファゲート素子１２ｆが閉状態であることから、演算増幅器１２ｃの抵抗器１２ｅの抵抗値は、７２００　Ωである。図６によれば、抵抗値が７２００　Ωのとき、周波数変調度は、周波数ｆ１＝２４０２　ＭＨｚ、周波数ｆ２＝２４４１　ＭＨｚでそれぞれ、８９．５　ｋＨｚ，　９３．０　ｋＨｚである。この周波数帯内で、周波数変調度ΔＭ_１２は３．９％変化する。
【００５８】
また、搬送周波数ｆが周波数ｆ２以上のとき、トランスファゲート素子１２ｆが開状態であることから、演算増幅器１２ｃの抵抗器１２ｅは、ほぼ抵抗器１２２ｅの抵抗値６８００Ωである。接地抵抗が減少することにより、周波数感度制御信号１２ａの直流電位Ｖが上がる。したがって、合成制御部１６から出力される周波数変調制御信号１６ａの電圧が上昇するので、周波数変調に関わる第２の可変容量素子Ｃ_ＭＯＤは周波数感度を減少させる。この結果、ＶＣＯ　１００の周波数変調度は減少する。抵抗値が６８００　Ωのとき、周波数変調度は周波数ｆ２＝２４４１ＭＨｚ、周波数ｆ３＝２４８０　ＭＨｚでそれぞれ、８９．５　ｋＨｚ、９３．０　ｋＨｚである。よって、周波数帯域８０　ＭＨｚの間で、周波数変調度ΔＭ_２３は３．９％だけ変化する。
【００５９】
図示しないが比較例として、トランスファゲート素子１２ｆのない回路では、演算増幅器１２ｃにおける接地側の抵抗器１２ｅの抵抗値は７２００　Ωに固定されている。この場合、周波数変調度ΔＭ_１３は、周波数ｆ１に対する８９．５　ｋＨｚから周波数ｆ３に対する９８．０　ｋＨｚまで、９．５％変化する。この変化量は、前述した式（３）から算出される比（２４８０／２４０２）の３乗、１０．０％にほとんど一致する。
【００６０】
これは、帯域の中央で演算増幅器１２ｃの増幅率を上げ、ＶＣＯ　１００に供給される周波数変調制御信号１６ａの電圧を上昇させることにより、１０％変化していた周波数変調度ΔＭ_１３を周波数変調度ΔＭ_２３の３．９％に変化を抑制することができる。
【００６１】
先の実施例では、ＶＣＯ　１００の周波数感度制御信号１２ａの電圧を非反転加算器１２ｂに帰還させ、基準電圧値Ｖ_ｒｅｆに加算したが、図１に示したＶＣＯ　１００の一対の接合ダイオード１１６ａ，　１１６ｂ（第１の可変容量素子Ｃ）には、素子にばらつきがあるので、周波数感度制御信号１２ａに現れる電圧値とＶＣＯ　１００の発振周波数とは製造した集積回路ごとに異なる。このため、先の実施例では、接合容量が中心値からはずれた接合ダイオード１１６ａ，　１１６ｂを含むＶＣＯ　１００においては、周波数変調度の搬送周波数依存性が設計通りに機能しない個体が発生する。
【００６２】
本実施例では、搬送周波数をプログラマブルカウンタ１２０ｇからビット情報を得ることにより検知して周波数感度制御信号１２ａの電圧値を切り換える動作を行っているので、一対の接合ダイオード１１６ａ，　１１６ｂが有する容量のばらつきに関わらず、所望の搬送周波数にて周波数変調を司る第２の可変容量素子Ｃ_ＭＯＤの周波数感度を切り換えることができ、より確実に周波数変調度の搬送周波数依存性を抑制できる。
〈第２の変形例〉
周波数感度制御部１２には、演算増幅器１２ｃ、抵抗器１２ｄ，　１２ｅ、トランスファゲート素子１２ｆ，　１２ｉ，　１２ｊおよび周波数シンセサイザ１２ｇが含まれている。ここで、先の第１の例と共通する構成要素には、同じ参照符号を付して説明を省略する。
【００６３】
本実施例において抵抗器１２ｅは、接地側の抵抗器１２２ｅに抵抗器２００とトランスファゲート素子１２ｉを直列接続した組と抵抗器２０２とトランスファゲート素子１２ｊを直列接続した組が並列に接続されている。そして、先の実施例と同様に抵抗器１２ｄと抵抗器１２２ｅの間には、トランスファゲート素子１２ｆが並列接続されている。
【００６４】
周波数シンセサイザ１２ｇは、第１の変形例と同じ構成を備え、トランスファゲート素子１２ｆ，　１２ｉ，　１２ｊを開閉する制御信号１２ｈ，　１２ｋを生成し、出力する機能を有している。新たに生成する制御信号１２ｋは、トランスファゲート素子１２ｉ，　１２ｊの開閉を制御する信号である。
【００６５】
補正制御回路１０の動作について図８を参照しながら説明する。図８では、抵抗器１２ｅの抵抗値（ｋΩ）に対する周波数変調度（ＭＨｚ／Ｖ）を周波数毎に示している。搬送周波数ｆの周波数帯域は、ｆ_Ｌからｆ_Ｈである。この周波数帯域における中間の搬送周波数としてｆ１，　ｆ２，　ｆ３を設定する。本実施例の場合、ｆ_Ｌ＝２４０２　ＭＨｚ，　ｆ_Ｈ＝２４８０　ＭＨｚ，　ｆｌ＝２４２０　ＭＨｚ，　ｆ２＝２４４１　ＭＨｚ，　ｆ３＝２４５５　ＭＨｚである。これらの搬送周波数の中で、周波数ｆ_Ｌ，　ｆ２，　ｆ_Ｈにおける実測した周波数変調度を記号○、×、△で示す。
【００６６】
本実施例で抵抗器１２ｄ，　２００，　２０２，　１２２ｅの抵抗値は、それぞれ１０　ｋΩ，　６００　Ω，
４００　Ω，　６８００　Ωである。
【００６７】
トランスファゲート素子１２ｆ，　１２ｉ，　１２ｊは、第１の変形例と同様にプログラマブルカウンタ１２０ｇのカウント値に応じてそれぞれ生成される制御信号１２ｈ，　１２ｋによって動作する。
【００６８】
最初に、プログラムカウンタ１２０ｇの制御する周波数帯域が、ｆ_Ｌ≦ｆ＜ｆ１の範囲でトランスファゲート素子１２ｆ，　１２ｊをオフ、トランスファゲート素子１２ｉをオンに制御する。演算増幅器１２ｃの接地側の抵抗器１２ｅとしての抵抗値は、６８００＋６００＝７４００　Ωになる（図８に示すＲ１）。
【００６９】
第２に、プログラムカウンタ１２０ｇの制御する周波数帯域が、ｆ１≦ｆ＜ｆ２の範囲でトランスファゲート素子１２ｆ，　１２ｉをオフ、トランスファゲート素子１２ｊをオンに制御する。このとき、抵抗値は、６８００＋４００＝７２００　Ωになる（図８に示すＲ２）。
【００７０】
第３に、プログラムカウンタ１２０ｇの制御する周波数帯域が、ｆ２≦ｆ＜ｆ３の範囲でトランスファゲート素子１２ｆをオフ、トランスファゲート素子１２ｉ，　１２ｊをオンに制御する。この場合、抵抗器２００，　２０２は並列接続されているから、６８００＋（６００／／４００）＝６８００＋２４０＝７０４０　Ωになる（図８に示すＲ３）。
【００７１】
最後に、プログラムカウンタ１２０ｇの制御する周波数帯域が、ｆ３≦ｆ＜ｆ_Ｈの範囲でトランスファゲート素子１２ｉ，　１２ｊをオフ、トランスファゲート素子１２ｆをオンに制御する。このとき、抵抗器１２２ｅだけが導通するから、抵抗値は６８００　Ωになる（図８に示すＲ４）。
【００７２】
このように実測結果によれば、周波数ｆ_Ｌ、ｆ１における周波数感度は、それぞれ９１．５　ｋＨｚ，　９３．５　ｋＨｚである。この帯域間での周波数変調度の変動は２．２％である。搬送周波数ｆが周波数ｆｌに上昇すると、演算増幅器１２ｃの接地抵抗が７４００　Ωから７２００　Ωに下がるので、周波数変調度は９１．５　ｋＨｚに戻る。次に搬送周波数ｆが周波数ｆ２に上昇すると、接地抵抗が７２００　Ωから７０４０　Ωに下がるので、周波数変調度は再び９１．５　ｋＨｚに戻る。さらに、搬送周波数ｆが周波数帯域ｆ３≦ｆ＜ｆ_Ｈにおいても、周波数変調度は９１．５から９３．５ｋＨｚの範囲を変動するが、接地抵抗を６８００　Ωに低下させることにより、９１．５　ｋＨｚに戻す。この結果、周波数変調度の変動は、周波数帯域全域の範囲で２．２％だけ変動するようになる。
【００７３】
本実施例で、演算増幅器１２ｃに対する接地側の抵抗器１２ｅは、第１の変形例に比べて１つ増えているが、変調度の切換えは、トランスファゲート素子１２ｉ，　１２ｊおよび抵抗器２００，　２０２の並列抵抗を使うことにより、２段階から４段階まで２倍の切換え自由度を得ることができる。この結果、第１の変形例での周波数変調度は周波数帯域全域の範囲で３．９％変動した。これに対して本実施例の回路構成によれば、周波数変調度の変動は、帯域全体で２．２％であり、約半分に変動を抑制することができる。
〈第３の変形例〉
次に第３の変形例を説明する。本実施例は、図３に示した周波数感度制御部１２を適用し、周波数変調制御部１４の増幅率を変化させるように構成した場合である。周波数変調制御部１４の構成を図９に示す。
【００７４】
周波数変調制御部１４は、図３に示した構成に基本的に同じである。この内、図９の周波数変調制御部１４には、抵抗器１４８ａ，　１４８ｂの内部構成の追加、トランスファゲート素子１４８ｅ，　１４８ｆおよび周波数シンセサイザ１４８ｇという要素を追加されている。
【００７５】
抵抗器１４８ａ，　１４８ｂにはそれぞれ、抵抗器１４８ａとして直列接続した抵抗器１４８０，　１４８２の組と、抵抗器１４８ｂとして直列接続した抵抗器１４８４，　１４８６の組を有し、トランスファゲート素子１４８ｅ，　１４８ｆが抵抗器１４８２と抵抗器１４８４に並列接続されている。また、トランスファゲート素子１４８ｅ，　１４８ｆは、並列接続のノードを共通に接続している。
【００７６】
周波数シンセサイザ１４８ｇには、内蔵する分周器の要素であるプログラマブルカウンタ１４８８が含まれている。プログラマブルカウンタ１４８８は、制御端子１４８ｈを介して制御信号１４８ｉをトランスファゲート素子１４８ｅ，　１４８ｆに供給している。トランスファゲート素子１４８ｅ，　１４８ｆは、供給される制御信号１４８ｉに応じて開閉を行う。制御信号１４８ｉは、プログラマブルカウンタ１４８８のビットデータ出力または複数のビットデータを論理合成した出力である。導通時におけるトランスファゲート素子１４８ｅ，　１４８ｆの抵抗値は、抵抗器１４８２と抵抗器１４８４の抵抗値に比べて１桁以上小さい。
【００７７】
本実施例では、基準電圧をトランジスタ抵抗で分割し電圧値Ｖ_ｒｅｆを０．９Ｖにしている。また、抵抗器１４８０，　１４８６の抵抗値は互いに等しく２８００　Ω、抵抗器１４８２，　１４８４の抵抗値も互いに等しく１３０　Ωである。前者の抵抗器の抵抗値は、後者の抵抗値に対して約２１倍である。図示していない周波数感度制御部１２における抵抗器１２ｄ，　１２ｅの抵抗値は、７５００　Ω，　６２００　Ωである。演算増幅器１２ｃの出力は２．ＯＶである。
【００７８】
動作を説明する。ここでも、搬送周波数の周波数帯域を周波数ｆ１から周波数ｆ３にして、周波数帯域のほぼ中央の搬送周波数をｆ２とする。本実施例でも周波数ｆ１を２４０２　ＭＨｚ，　周波数ｆ２を２４４１　ＭＨｚ，　周波数ｆ３を２４８０　ＭＨｚとしている。図９のトランスファゲート素子１４８ｅは、搬送周波数ｆが周波数ｆ２未満のとき開状態に制御され、搬送周波数ｆが周波数ｆ２以上のとき閉状態に制御される。この動作の詳細は、図５で示した第１の変形例の場合と同じになることから、周波数関係の説明を省略する。
【００７９】
回路の動作では、ＮＭＯＳ　１４０ａ，　１４０ｂのゲートに交流電圧（＋），　（−）を入力として与えると、ＰＭＯＳ　１４４ｃ，　１４４ｄを流れる電流が入力と同じ周波数で変化する。ＰＭＯＳ　１４４ｃ，　１４４ｄのドレインには、それぞれ定電流源回路１４６ａ，　１４６ｂが接続してあるから、ＰＭＯＳ　１４４ｃ，　１４４ｄを流れる電流の差は、抵抗器１４８０から抵抗器１４８６を電流が流れて補正される。よって、ＶＣＯ　１００の入力端子１０４にかかる交流信号の電圧振幅は、抵抗１４８０から抵抗１４８６までの直列抵抗にほぼ比例する。
【００８０】
トランスファゲート素子１４８ｅ，　１４８ｆの開閉により搬送周波数ｆが周波数ｆ２以上のとき、ＶＣＯ　１００の交流信号の電圧振幅は、搬送周波数ｆが周波数ｆ２より低い場合に得られる振幅の２０／２１になる。トランスファゲートの開閉がない場合、周波数変調度は、式（３）により搬送周波数の増加とともに１０％程度も変化するが、本実施例の場合、周波数変調度の変化は５％程度に抑制することができる。
【００８１】
ＶＣＯ　１００に供給する周波数変調制御信号１６ａは、直流成分と交流成分とを独立に制御して生成することができ、ＶＣＯ　１００の温度・供給電源電圧依存性は、図９の演算増幅器１２ｃの基準電圧信号Ｖ_ｒｅｆを用いてこの依存性を相殺するように設計することにより抑制することができる。
【００８２】
また、ＶＣＯ　１００における周波数変調の搬送周波数依存性は、基準電圧信号Ｖ_ｒｅｆの直流成分と独立に変化させることができるので、周波数変調度の搬送周波数依存性・温度依存性・供給電源電圧依存性を独立に補正する自由度があり、回路設計を前述した実施例の回路構成よりも容易にすることができる。
【００８３】
以上のように構成することにより、搬送周波数感度用として印加する直流電圧を周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧に加算し、搬送周波数の上昇とともに第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧を制御して容量変化を補正し、ＶＣＯ　１００の周波数変調度を搬送周波数によらず一定に保つことができる。これにより、雑音上昇に対する許容できる余地も確保することができる。
【００８４】
また、周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧を周波数シンセサイザの内部に設定した周波数設定データにより２値に切り換え、搬送周波数の上昇とともに周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧を制御してより確実に周波数変調度の搬送周波数依存性を抑制できる。
【００８５】
さらに、周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する直流電圧を決定する抵抗器を並列に分割し、周波数シンセサイザの内部に設定した周波数設定データにより周波数変調用の可変容量にかかる直流電圧を抵抗器の分割数より多い段数に切り換えて制御することにより、自由度を得ることができ、帯域全体での周波数変調度に応じた変動を大幅に抑制することができる。
【００８６】
最後に、周波数変調用の第２の可変容量素子Ｃ_ＭＯＤに印加する交流信号の振幅をこの容量素子Ｃ_ＭＯＤに関する直流電位とは独立に、搬送周波数に応じて変化させることにより、周波数変調度の搬送周波数依存性・温度依存性・供給電源電圧依存性を独立に補正する自由度を持たせることができ、回路設計の容易化を図ることができる。
【００８７】
【発明の効果】
このように本発明の周波数変調補正回路によれば、電圧制御発振回路の外部に配設して、選択した周波数の発振および周波数変調をそれぞれ独立して行うように、周波数設定手段では直流信号を生成し、変調度設定手段でこの直流信号に依存しない変調調整信号を生成し、信号重畳手段で直流信号と変調調整信号を加算して第２の制御電圧信号が制御対象の電圧制御発振回路に供給され、この電圧制御発振回路において周波数の上昇に応じて第２の容量性素子の容量を低下させて変調度を減少させ、この変調度をほぼ一定に保つことにより、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに維持して、周波数変調度の搬送周波数依存を抑制することができ、雑音上昇に対して許容できる余地も確保することができる。
【図面の簡単な説明】
【図１】本発明の周波数変調補正回路を適用した補正制御回路とこの補正対象であるＶＣＯとの配置およびその構成を示すブロック図である。
【図２】図１のＶＣＯが用いる共振回路における等価回路を示す図である。
【図３】図１の補正制御回路におけるより具体的な構成を示す回路図である。
【図４】図３の補正制御回路において変調における直流電位に対するＶＣＯの周波数感度を示すグラフである。
【図５】図３の周波数感度制御部に対する変形例の構成を示す回路図である。
【図６】図５の構成を適用した補正制御回路における搬送周波数の外部抵抗に対するＶＣＯでの周波数変調度を周波数毎にプロットした図である。
【図７】図５の周波数感度制御部をさらに変形した構成を示す回路図である。
【図８】図７の構成を適用した補正制御回路における搬送周波数を定める抵抗値に対するＶＣＯでの周波数変調度を周波数毎にプロットした図である。
【図９】図３の周波数変調制御部に対する変形例の構成を示す回路図である。
【符号の説明】
１０　ＶＣＯの補正制御回路
１２　周波数感度制御部
１４　周波数変調制御部
１６　合成制御部
１００　ＶＣＯ

Claims

発振周波数を制御する第１の制御電圧信号に応じて容量が変化する第１の容量素子と、周波数変調を制御する第２の制御電圧信号に応じて容量が変化する第２の容量素子とが並列に接続された電圧制御発振回路に対して、前記第２の制御電圧信号を出力する周波数変調補正回路において、該周波数変調補正回路は、
所定の基準電圧信号と所望する周波数に応じた電圧信号とに基づいて直流信号を生成し出力する周波数設定手段と、
交流信号を増幅し、前記周波数変調の度合いを調整する変調調整信号を生成し出力する変調度設定手段と、
前記直流信号と前記変調調整信号とを加算して前記第２の制御電圧信号を生成し出力する信号重畳手段とを含み、
該周波数変調補正回路が前記電圧制御発振回路の外部に配設されていることを特徴とする周波数変調補正回路。
請求項１に記載の周波数変調補正回路において、前記周波数設定手段は、前記所定の基準電圧信号と該電圧制御発振回路の出力信号に対して周波数の選択処理が施された第１の制御電圧信号とを加算する加算手段と、
該加算手段の出力信号と該出力信号の増幅率を表す電圧信号とが入力されて前記直流信号を生成する増幅手段とを含むことを特徴とする周波数変調補正回路。
請求項１に記載の周波数変調補正回路において、前記周波数設定手段は、前記信号重畳手段に供給する前記直流信号を生成する増幅手段を含み、
該増幅手段は、前記所定の基準電圧信号と該増幅手段の増幅率を表す電圧信号とが入力されて、該増幅率で行う増幅の可否を決定する増幅決定手段と、
前記電圧制御発振回路と別に該周波数設定手段に内蔵される電圧制御発振回路から発振して得られる信号をカウントし、あらかじめ設定した所定の周波数にあるか否か検出し、該検出結果に応じて前記増幅の可否を決定する制御信号を前記増幅決定手段に供給する周波数決定手段とを含むことを特徴とする周波数変調補正回路。
請求項１または３に記載の周波数変調補正回路において、前記周波数設定手段は、前記信号重畳手段に供給する前記直流信号を生成する増幅手段を含み、
該増幅手段は、前記所定の基準電圧信号と該増幅手段の増幅率を表す電圧信号とが入力され、複数の周波数設定に対して各周波数における増幅の可否を決定する複数の増幅決定手段と、
該複数の増幅決定手段に応じて前記電圧制御発振回路と別に該周波数設定手段に内蔵される電圧制御発振回路から発振して得られる信号をカウントし、該電圧制御発信回路が出力する発振周波数があらかじめ設定した各周波数にあるか否かを検出し、該検出結果に応じて前記増幅の可否を決定する制御信号を前記複数の増幅決定手段のそれぞれに供給する複数の周波数決定手段とを含むことを特徴とする周波数変調補正回路。
請求項１に記載の周波数変調補正回路において、前記変調度設定手段は、第２の制御電圧信号を変調する周波数に応じて抑制する抑制手段を含み、
前記抑制手段は、前記交流信号の振幅に対する抑制の可否を決定する抑制決定手段と、
前記電圧制御発振回路と別に該変調度設定手段に内蔵される電圧制御発振回路の発振周波数が所定の周波数にあるか否かを前記発振周波数のカウント出力を用いて検出し、該検出結果に応じて前記振幅の抑制を行うか否かを決定する制御信号を前記抑制決定手段に供給する周波数決定手段とを含むことを特徴とする周波数変調補正回路。