JP2004022732A - Circuit board and manufacturing method thereof - Google Patents

Circuit board and manufacturing method thereof Download PDF

Info

Publication number
JP2004022732A
JP2004022732A JP2002174341A JP2002174341A JP2004022732A JP 2004022732 A JP2004022732 A JP 2004022732A JP 2002174341 A JP2002174341 A JP 2002174341A JP 2002174341 A JP2002174341 A JP 2002174341A JP 2004022732 A JP2004022732 A JP 2004022732A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
support substrate
component
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002174341A
Other languages
Japanese (ja)
Inventor
Tomoyuki Abe
阿部 知行
Yasuo Yamagishi
山岸 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002174341A priority Critical patent/JP2004022732A/en
Publication of JP2004022732A publication Critical patent/JP2004022732A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board, capable of realizing stable operations of a semiconductor device or the like at a high frequency region at a low cost, and to provide a manufacturing method thereof. <P>SOLUTION: The circuit board includes a support board 10; a plurality of insulation layers 12a to 12f, 26a to 26f stacked on the support board; and a capacitive component 14 embedded in one insulation layer 12b, being any one of a plurality of the insulation layers, and the height of the upper face of which is nearly equal to the height of the upper face of the insulation layer above. Since the capacitive component is embedded in any one of a plurality of the insulation layers stacked on the support board, the semiconductor device or the like and the capacitive component can be connected at a very short distance, without the need for much wiring around. Thus, power supply voltage variation can be suppressed effectively, and high-frequency noises from a power supply can effectively be eliminated. Thus, a circuit board can be provided contributing to a stable operation of the semiconductor device or the like at a high-frequency region. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に係り、特に半導体装置等の高周波領域での安定動作を実現し得る回路基板及びその製造方法に関する。
【0002】
【従来の技術】
近時、マイクロプロセッサをはじめとするデジタルLSI(Large Scale Integrated circuit)等において、動作速度の高速化、低消費電力化が図られている。
【0003】
GHz帯の高周波領域で、しかも低電圧でLSIを安定して動作させるためには、LSIの負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要である。
【0004】
従来は、回路配線基板上に実装されたLSI等の近傍に、デカップリングキャパシタを実装することにより、電源電圧変動の抑制や、高周波ノイズの除去を図っていた。デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装されていた。
【0005】
しかしながら、回路配線基板上に実装されたLSIの近傍にデカップリングキャパシタを実装する場合には、回路配線基板に形成された配線を介してLSIとデカップリングキャパシタとが電気的に接続されるため、配線の引き回しに起因する大きなインダクタンスが存在する。LSIとデカップリングキャパシタとの間に大きなインダクタンスが存在すると、電源電圧変動を十分に抑制することができず、高周波ノイズを十分に除去することができない。電源電圧変動を十分に抑制し、高周波ノイズを十分に除去するためには、LSIとデカップリングキャパシタとの間の等価直列抵抗(ESR、Equivalent Series Resistance)や等価直列インダクタンス(ESL、Equivalent Series Inductance)を小さくすることが必要である。
【0006】
そこで、特開平4−211191号公報や特開平7−176453号公報では、回路配線基板とLSIとの間にインタポーザ型のデカップリングキャパシタを挿入する技術が提案されている。回路配線基板とLSIとの間にインタポーザ型のデカップリングキャパシタを挿入すれば、LSIとデカップリングキャパシタとの間の配線の引き回しを短くすることができ、電源電圧変動の抑制や高周波ノイズの除去を図ることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、インタポーザ型のデカップリングキャパシタを製造するためには、支持基板に貫通孔を形成し、貫通孔内にビアを埋め込まなければならない。しかも、ビアと支持基板との絶縁を確保するため、貫通孔内には絶縁膜を形成しなければならない。このように、インタポーザ型のデカップリングキャパシタは、製造工程が複雑であり、製造に長時間を要するため、高価であった。また、電源電圧変動の抑制や高周波ノイズの除去を効果的に行うためには、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることが望ましいが、高誘電体膜や強誘電体膜を用いる場合には、膜質を向上するための高温の熱処理が必要とされる。このため、インタポーザ型のデカップリングキャパシタでは、支持基板の材料として、高温の熱処理に耐え得る材料を用いなければならなかった。このため、安価な基板である有機樹脂基板を用いることはできなかった。しかも、上述した提案されている技術では、回路配線基板と別個にインタポーザ型のデカップリングキャパシタを要するため、全体として高価となってしまっていた。
【0008】
本発明の目的は、半導体装置等の高周波領域での安定動作を低いコストで実現し得る回路基板及びその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的は、支持基板と、前記支持基板上に積層された複数の絶縁層と、前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品とを有することを特徴とする回路基板により達成される。
【0010】
また、上記目的は、支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、支持基板上に絶縁層を形成する工程と、前記絶縁層に開口部を形成する工程と、前記開口部内にキャパシタ部品を埋め込む工程とを有することを特徴とする回路基板の製造方法により達成される。
【0011】
【発明の実施の形態】
[第1実施形態]
本発明の第1実施形態による回路基板及びその製造方法を図1乃至図9を用いて説明する。図1は、本実施形態による回路基板を示す断面図である。図1(a)は、本実施形態による回路基板の全体構成を示す断面図であり、図1(b)は、本実施形態で用いられるキャパシタ部品を示す断面図である。
【0012】
(回路基板)
図1(a)に示すように、本実施形態による回路基板は、支持基板10上に積層された複数の絶縁層12のいずれかにキャパシタ部品14が埋め込まれた構成となっている。
【0013】
なお、ここでは、支持基板10上に絶縁層12と配線16とが多数積層されて成るビルドアップ基板を例に説明するが、本発明は、ビルドアップ基板のみならず、他のあらゆる回路基板に適用することが可能である。
【0014】
まず、本実施形態による回路基板を説明するに先立って、本実施形態で用いられるキャパシタ部品14について図1(b)を用いて説明する。
【0015】
図1(b)に示すように、例えばSiより成る部品用支持基板100上には、下部電極102が形成されている。下部電極102は、例えば、膜厚100nmのTiN膜と、膜厚50nmのTi膜と、膜厚200nmのPt膜とを順次積層することにより構成されている。
【0016】
下部電極102上には、例えば膜厚120nmのBST((Ba,Sr)TiO)より成る誘電体膜104が形成されている。
【0017】
誘電体膜104上には、例えば膜厚200nmのPtより成る上部電極106が形成されている。
【0018】
これら下部電極102、誘電体膜104及び上部電極106により、キャパシタ素子108が構成されている。
【0019】
キャパシタ素子108が形成された部品用支持基板100上には、例えば膜厚2μmのポリイミドより成る保護膜110が形成されている。
【0020】
保護膜110には、下部電極102に達するコンタクトホール112と、上部電極106に達するコンタクトホール114がそれぞれ形成されている。
【0021】
コンタクトホール112、114内には、Cuより成る導体プラグ116a、116bが埋め込まれている。
【0022】
キャパシタ部品14の全体の厚さは、キャパシタ部品14が埋め込まれる絶縁層12b(図1(a)参照)の厚さより若干薄くなっている。キャパシタ部品14の全体の厚さを、キャパシタ部品14が埋め込まれる絶縁層12bの厚さより若干薄くしているのは、キャパシタ部品14が固定される配線16b(図1(b)参照)の厚さや、キャパシタ部品14を配線16bに接着する際に用いられる接着剤の厚さを考慮しているためである。即ち、キャパシタ部品14を絶縁層12bに埋め込んだ際にキャパシタ部品14の上面の高さと絶縁層12bの上面の高さがほぼ等しくなるように、キャパシタ部品14の厚さが設定されている。
【0023】
こうして本実施形態で用いられるキャパシタ部品14が構成されている。
【0024】
次に、本実施形態による回路基板について図1(a)を用いて説明する。
【0025】
図1(a)に示すように、コア基板である支持基板10には、ビアホール18が形成されている。支持基板10は、例えばBTレジンにガラス繊維(図示せず)を埋め込んで構成されている。
【0026】
ビアホール18の内面には、例えばCuより成る導電膜20が形成されている。内面に導電膜20が形成されたビアホール18内には、樹脂22が充填されている。樹脂22が埋め込まれたビアホール18の上下には、例えばCuより成るランド24がそれぞれ形成されている。
【0027】
支持基板10上には、例えば有機樹脂より成る絶縁層12aが形成されている。絶縁層12aの材料としては、例えばエポキシ樹脂シートが用いられている。
【0028】
絶縁層12a上には、例えばCuより成る配線16a〜16cが形成されている。配線16a〜16cは、絶縁層12aにそれぞれ形成されたコンタクトホールを介して、ランド24に接続されている。
【0029】
配線16a〜16cが形成された絶縁層12a上には、絶縁層12bが形成されている。絶縁層12bの材料としては、絶縁層12aと同様の材料が用いられている。
【0030】
絶縁層12bには、上述したキャパシタ部品14が埋め込まれている。キャパシタ部品14の部品用支持基板100(図1(b)参照)は、導電性接着剤(図示せず)を用いて配線16bに接着されている。キャパシタ部品14の上面の高さは、絶縁層12bの上面の高さとほぼ等しくなっている。キャパシタ部品14の上面の高さを、絶縁層12bの上面の高さとほぼ等しくしているのは、回路基板全体の平坦性を確保するためである。
【0031】
キャパシタ部品14が埋め込まれた絶縁層12b上には、配線16d〜16fが形成されている。
【0032】
配線16eは、キャパシタ部品14の導体プラグ116a(図1(b)参照)を介して、例えば下部電極102(図1(b)参照)に電気的に接続されている。
【0033】
配線16cは、キャパシタ部品14の導体プラグ116b(図1(b)参照)を介して、例えば上部電極106(図1(b)参照)に電気的に接続されている。
【0034】
配線16d〜16fが形成された絶縁層12b上には、更に絶縁層12c〜12f及び配線16が順次積層されている。
【0035】
配線16、16a〜16fは、絶縁層12c〜12fに形成されたコンタクトホールを介して、他の配線16、16a〜16f等に適宜接続されている。配線16、16a〜16fの層数は、例えば5層となっている。
【0036】
また、支持基板10の下面側にも、絶縁層26a〜26f及び配線28が順次積層されている。配線28は、絶縁層26a〜26fに形成されたコンタクトホールを介して、他の配線26a〜26f等に適宜接続されている。配線28の層数は、例えば5層となっている。
【0037】
絶縁層12fの上面側及び絶縁層26fの下面側には、それぞれ電極30が形成されている。電極30は、絶縁層12f、26fにそれぞれ形成されたコンタクトホールを介して、配線16、28に接続されている。
【0038】
電極30が形成された絶縁層12fの上面側及び絶縁層26fの下面側には、それぞれソルダーレジスト膜32が形成されている。
【0039】
ソルダーレジスト膜32には、電極30に達する開口部34がそれぞれ形成されている。
【0040】
開口部34内の電極30上には、半田バンプ36がそれぞれ形成されている。
【0041】
こうして本実施形態による回路基板11が構成されている。
【0042】
こうして構成された回路基板11上には、LSI(図示せず)等の半導体素子(図示せず)が実装される。
【0043】
このように本実施形態によれば、支持基板10上に積層された複数の絶縁層12a〜12fのいずれかにキャパシタ部品14が埋め込まれているため、LSIとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本実施形態によれば、LSI等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本実施形態によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本実施形態によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【0044】
また、本実施形態によれば、支持基板10と別個に形成されたキャパシタ部品14を支持基板10上に実装するため、キャパシタ素子108の誘電体膜104として誘電率の高い高誘電体膜や強誘電体膜を用いることができる。即ち、高誘電体膜や強誘電体膜は膜質を向上するための高温の熱処理が必要なため、高温の熱処理に耐え得ない有機樹脂基板上に高誘電体膜や強誘電体膜を形成することはできないが、本実施形態では、支持基板10と別個に形成されたキャパシタ部品14を支持基板10上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板10の材料として用いた場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本実施形態によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【0045】
有機樹脂より成る支持基板10は、安価であり、しかもドリル等を用いて容易にビアホール等を形成することができるものである。本実施形態によれば、支持基板10の材料として、安価でしかも容易に加工し得る材料を用いることができるため、キャパシタが内蔵された回路基板11を安価に提供することができる。
【0046】
また、本実施形態によれば、回路基板11と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【0047】
(回路基板の製造方法)
次に、本実施形態による回路基板の製造方法について図2乃至図9を用いて説明する。
【0048】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタ部品の製造方法について図2及び図3を用いて説明する。図2及び図3は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【0049】
図2(a)に示すように、まず、例えば厚さ0.3mmのSiより成る部品用支持基板100を用意する。
【0050】
次に、全面に、例えばスパッタ法により、膜厚100nmのTiN膜、膜厚50nmのTi膜、及び膜厚200nmのPt膜を順次積層する。Pt膜を形成する際の基板温度は、例えば550℃とする。こうして、図2(b)に示すように、積層膜より成る下部電極102が形成される。
【0051】
次に、図2(c)に示すように、全面に、例えばスパッタ法により、膜厚120nmのBSTより成る誘電体膜104を形成する。成膜条件は、例えば以下のとおりとする。基板温度は、例えば650℃とする。成膜する際におけるArガスとOガスとの流量比は、例えば30:4とする。真空度は、例えば10mTorrとする。RF印加電力は、例えば100Wとする。このような成膜条件で形成し、更に後述する熱処理を行うと、例えば比誘電率が500の誘電体膜104が得られる。下部電極102に用いられているPtは(111)に自己配向しやすい材料であるため、下部電極102上には、結晶方位の揃った誘電体膜104が形成される。
【0052】
次に、図2(d)に示すように、フォトリソグラフィ技術を用い、誘電体膜104に開口部118を形成する。
【0053】
次に、図2(e)に示すように、例えばスパッタ法により、全面に、例えば膜厚200nmのPt膜より成る上部電極106を形成する。上部電極106を形成する際の基板温度は、例えば300℃とする。
【0054】
次に、図2(f)に示すように、フォトリソグラフィ技術を用い、上部電極106、誘電体膜104及び下部電極102をパターニングする。パターニングの際には、例えばアルゴンイオンミリングを用いる。アルゴンイオンの入射角は、部品用支持基板100に対して例えば20度とする。
【0055】
次に、例えば450℃、O雰囲気中、15分の熱処理を行う。これにより、誘電体膜104の膜質が向上する。こうして下部電極102、誘電体膜104及び上部電極106から成るキャパシタ108が形成される。
【0056】
次に、図3(a)に示すように、全面に、例えばスピンコート法により、例えば膜厚2μmのポリイミドより成る保護膜110を形成する。
【0057】
次に、フォトリソグラフィ技術を用い、保護膜110に、下部電極102に達するコンタクトホール112と、上部電極106に達するコンタクトホール114とをそれぞれ形成する。
【0058】
次に、全面に、例えばスパッタ法により、膜厚50nmのCuより成るシード層(図示せず)を形成する。
【0059】
次に、保護膜110上にフォトレジスト膜120を形成する。この後、図3(b)に示すように、フォトリソグラフィ技術により、フォトレジスト膜120をパターニングする。
【0060】
次に、図3(c)に示すように、例えば電解めっき法により、コンタクトホール112、114内にCuより成る導体プラグ116a、116bを埋め込む。
【0061】
次に、図3(d)に示すように、フォトレジスト膜120を除去する。この後、シード層(図示せず)をエッチング除去する。
【0062】
次に、部品用支持基板100の裏面側を研磨することにより、部品用支持基板100を薄くする。
【0063】
こうして本実施形態で用いられるキャパシタ部品14が製造される。
【0064】
次に、本実施形態による回路基板の製造方法を図4乃至図9を用いて説明する。図4乃至図9は、本実施形態による回路基板の製造方法を示す工程断面図である。
【0065】
まず、図4(a)に示すように、例えば厚さ0.6mmのBTレジンより成るコア基板の両面に銅箔(図示せず)を形成して成る支持基板10を用意する。
【0066】
次に、支持基板10にビアホール18を形成する。ビアホール18は、例えばドリルを用いて形成することができる。また、例えばサブトラクティブ法により、銅箔より成る配線(図示せず)を形成する。
【0067】
次に、ビアホール18の内面に、例えば電解めっき法により、膜厚20μmのCuより成る導電膜20を形成する。
【0068】
次に、内面に導電膜20が形成されたビアホール18内に、樹脂22を充填する。
【0069】
次に、ビアホール18の上下に、例えば電解めっき法により、膜厚20μmのCuより成るランド24をそれぞれ形成する。
【0070】
次に、図4(b)に示すように、例えばラミネート法により、支持基板10の上面側及び下面側に、例えば厚さ50μmのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層12a、12bが形成される。
【0071】
次に、図4(c)に示すように、例えばUV−YAGレーザを用いて、絶縁層12a、12bに、ランド14に達するコンタクトホール38を形成する。
【0072】
次に、図4(d)に示すように、全面に、例えば無電解めっき法により、厚さ0.5μmのCuよりなるシード層40を形成する。
【0073】
次に、図5(a)に示すように、例えばラミネート法により、支持基板10の上面側及び下面側に、ドライフィルムレジスト膜42を貼り付ける。この後、フォトリソグラフィ技術を用い、ドライフィルムレジスト膜42をパターニングする。これにより、ドライフィルムレジスト膜42に、配線16a〜16c、28を形成するための開口部44が形成される。
【0074】
次に、図5(b)に示すように、電解めっき法により、開口部44内に、例えばCuより成る配線16a〜16c、28を形成する。
【0075】
次に、図5(c)に示すように、ドライフィルムレジスト膜42を除去する。
【0076】
次に、図6(a)に示すように、シード層40をエッチング除去する。なお、図6(a)乃至図9(b)においては、シード層40の図示を省略している。
【0077】
次に、図6(b)に示すように、例えばラミネート法により、絶縁層12aの上面側及び絶縁層26aの下面側に、例えば厚さ30μmのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層12b、26bが形成される。
【0078】
次に、図6(c)に示すように、例えばUV−YAGレーザを用いて、絶縁層12bに配線16a、16cに達するコンタクトホール46を形成するとともに、絶縁層12bに配線16bに達する開口部48を形成する。開口部48は、キャパシタ部品14を埋め込むためのものである。また、同様にして、絶縁層26bに、配線28に達するコンタクトホール46を形成する。この後、デスミア処理を行う。
【0079】
次に、図7(a)に示すように、開口部48内にキャパシタ部品14を埋め込む。具体的には、キャパシタ部品14の部品用支持基板100の下面側を接着剤を用いて配線16cに接着する。接着剤としては、例えば銅ペーストを用いることができる。本実施形態では、接着剤を用いてキャパシタ部品14を固定するため、はんだ付けを行うことなく、キャパシタ部品14を容易に固定することができる。
【0080】
次に、図7(b)に示すように、配線16d〜16f、28を形成する。配線16d〜16f、28は、上記と同様にして形成することができる。配線16dは、例えば、キャパシタ部品14の導体プラグ116bを介して例えば上部電極106に電気的に接続される。また、配線16eは、例えば、キャパシタ部品14の導体プラグ116aを介して下部電極102に電気的に接続される。
【0081】
この後、上記と同様にして、配線16、28及び絶縁層12c〜12f、26c〜26fを順次積層する(図7(b)及び図8(a)参照)。
【0082】
次に、図8(a)に示すように、絶縁層12fの上面側及び絶縁層26fの下面側に、コンタクトホールを介して配線16、28にそれぞれ接続される電極30を形成する。
【0083】
次に、図8(b)に示すように、絶縁層12fの上面側及び絶縁層26fの下面側に、それぞれソルダーレジスト膜32を形成する。
【0084】
次に、図9(a)に示すように、ソルダーレジスト膜32に、電極30に達する開口部34を形成する。
【0085】
次に、図9(b)に示すように、電極30の上面側及び下面側に、それぞれ半田バンプ36を形成する。
【0086】
こうして、本実施形態による回路基板11が製造される。
【0087】
[第2実施形態]
本発明の第2実施形態による回路基板及びその製造方法を図10乃至図15を用いて説明する。図10は、本実施形態による回路基板を示す断面図である。図10(a)は、本実施形態による回路基板の全体構成を示す断面図である。図10(b)は、本実施形態で用いられるキャパシタ部品を示す断面図である。図1乃至図9に示す第1実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0088】
(回路基板)
本実施形態による回路基板は、キャパシタ部品の支持基板として導電性を有する支持基板が用いられており、この導電性を有する支持基板を介して下部電極と配線とが電気的に接続されていることに主な特徴がある。
【0089】
まず、本実施形態による回路基板について説明するに先立って、本実施形態で用いられるキャパシタ部品14aについて図10(b)を用いて説明する。
【0090】
図10(b)に示すように、本実施形態では、キャパシタ部品14aに導電性を有する部品用支持基板100aが用いられている。導電性を有する部品用支持基板100aとしては、例えば不純物が導入されたSiより成る支持基板を用いることができる。部品用支持基板100aの比抵抗は、例えば10Ω・cm以下となっている。
【0091】
部品用支持基板100a上には、下部電極102と誘電体膜104と上部電極106とから成るキャパシタ素子108が形成されている。
【0092】
キャパシタ素子108が形成された部品用支持基板100a上には、保護膜110が形成されている。保護膜110には、上部電極106に達するコンタクトホール114aが形成されている。コンタクトホール114a内には、導体プラグ116cが埋め込まれている。
【0093】
本実施形態で用いられるキャパシタ部品14aでは、導電性を有する部品用支持基板100aが用いられているため、部品用支持基板100aを介して下部電極102と配線16b(図10(a)参照)とを電気的に接続することが可能となる。
【0094】
こうして、本実施形態で用いられているキャパシタ部品14aが構成されている。
【0095】
次に、本実施形態による回路基板について図10を用いて説明する。
【0096】
図10に示すように、絶縁層12bには、キャパシタ部品14bが埋め込まれている。キャパシタ部品14bの部品用支持基板100aは、導電性接着剤(図示せず)により配線16bに接着されている。こうして、キャパシタ部品14aの下部電極102が部品用支持基板100aを介して配線16bに電気的に接続されている。導電性接着剤としては、例えば銅ペーストを用いることができる。
【0097】
キャパシタ14aが埋め込まれた絶縁層12b上には、配線16eが形成されている。配線16eは、キャパシタ部品14aの導体プラグ116cを介して上部電極106に電気的に接続されている。
【0098】
こうして本実施形態による回路基板11aが構成されている。
【0099】
このように、キャパシタ部品14aに導電性を有する部品用支持基板100aを用いてもよい。
【0100】
このように本実施形態によれば、キャパシタ部品14aに導電性を有する部品用支持基板100aが用いられているため、下部電極102を部品用支持基板100aを介して配線16bに電気的に接続することができる。このため、本実施形態によれば、設計の自由度を向上することができる。
【0101】
(回路基板の製造方法)
次に、本実施形態による回路基板の製造方法を図11乃至図15を用いて説明する。
【0102】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタの製造方法を図11及び図12を用いて説明する。図11及び図12は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【0103】
図11に示すように、まず、導電性を有する部品用支持基板100aを用意する。導電性を有する部品用支持基板100aとしては、例えば不純物が導入されたSiより成る支持基板を用いることができる。部品用支持基板100aの厚さは例えば0.3mmとし、部品用支持基板100aの比抵抗は例えば10Ω・cm以下とする。
【0104】
この後の図11(b)及び図11(c)に示すキャパシタの製造方法は、図2(b)及び図2(c)を用いて上述したキャパシタの製造方法と同様であるので説明を省略する。
【0105】
次に、図11(d)に示すように、例えばスパッタ法により、全面に、例えば膜厚200nmのPt膜より成る上部電極106を形成する。この後、上記と同様にして、誘電体膜104の膜質を向上するための熱処理を行う。この後、上記と同様にして、上部電極106、誘電体膜104及び下部電極102をパターニングする。こうして下部電極102、誘電体膜104及び上部電極106から成るキャパシタ素子108が形成される。
【0106】
次に、図11(e)に示すように、全面に、例えばスピンコート法により、例えば膜厚2μmのポリイミドより成る保護膜110を形成する。
【0107】
次に、フォトリソグラフィ技術を用い、保護膜110に、上部電極106に達するコンタクトホール114aを形成する。
【0108】
次に、上記と同様にして、全面に、例えば膜厚50nmのCuより成るシード層(図示せず)を形成する。
【0109】
次に、図11(f)に示すように、保護膜110上にフォトレジスト膜120aを形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜120aをパターニングする。
【0110】
次に、図12(a)に示すように、例えば電解めっき法により、コンタクトホール114a内にCuより成る導体プラグ116cを埋め込む。
【0111】
次に、図12(b)に示すように、フォトレジスト膜120aを除去する。この後、シード層(図示せず)をエッチング除去する。
【0112】
次に、上記と同様にして、部品用支持基板100aの裏面側を研磨することにより、部品用支持基板100aを薄くする。
【0113】
こうして本実施形態で用いられるキャパシタ部品14aが製造される。
【0114】
次に、本実施形態による回路基板の製造方法について図13乃至図15を用いて説明する。図13乃至図15は、本実施形態による回路基板の製造方法を示す工程断面図である。
【0115】
まず、絶縁層12b、26bに、配線16a、16c、28に達するコンタクトホール46及び開口部48を形成する工程までは、図4(a)乃至図6(c)に示す回路基板の製造方法と同様であるので、説明を省略する。
【0116】
次に、図13(a)に示すように、開口部48内にキャパシタ部品14aを埋め込む。具体的には、キャパシタ部品14aの部品用支持基板100aの下面側を導電性接着剤(図示せず)を用いて配線16bに接着する。導電性接着剤としては、例えば銅ペーストを用いることができる。これにより、キャパシタ部品14aの下部電極102が部品用支持基板100aを介して配線16bに電気的に接続される。
【0117】
次に、図13(b)に示すように、絶縁層12b上に、配線16d〜16fを形成する。配線16eは、キャパシタ部品14aの導体プラグ116cを介して上部電極106に電気的に接続される。
【0118】
この後の図13(c)乃至図15(b)に示す回路基板の製造方法は、図7(c)乃至図9(b)に示す回路基板の製造方法と同様であるので説明を省略する。
【0119】
こうして、本実施形態による回路基板11aが製造される。
【0120】
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
【0121】
例えば、上記実施形態では、誘電体膜104の材料としてBSTを用いたが、誘電体膜104の材料はBSTに限定されるものではなく、他のあらゆる高誘電体膜又は強誘電体膜を用いてもよい。例えば、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg又はNbの少なくともいずれかの元素を含む複合酸化物より成る高誘電体膜又は強誘電体膜を適宜用いることができる。具体的には、例えば(Ba,Sr)TiO、Pb(Zr,Ti)O、SrBiTa、Pb(Mg,Nb)O、Ta等を適宜用いることができる。また、誘電体膜104は、高誘電体膜又は強誘電体膜に限定されるものではなく、他のあらゆる誘電体膜を適宜用いてもよい。但し、高誘電体膜や強誘電体膜を用いれば、容量が大きくしかも小型のキャパシタ部品を構成できるため有利である。
【0122】
また、上記実施形態では、導電性接着剤として銅ペーストを用いたが、導電性接着剤は銅ペーストに限定されるものではなく、他のあらゆる導電性接着剤を適宜用いることができる。例えば、Ag、Cu、Au又はPd等を含む導電性接着剤を用いてもよい。
【0123】
また、上記実施形態では、下部電極102や上部電極106にPt等を用いたが、下部電極102や上部電極106の材料はPtに限定されるものではなく、他のあらゆる電極材料を適宜用いることができる。たとえば、下部電極102や上部電極106の材料として、Au、Cu、Pd、Ru、Ru酸化物、Ir、Ir酸化物又はCr等を用いてもよい。
【0124】
また、上記実施形態では、1箇所のみにキャパシタ部品を埋め込んだが、複数の箇所にキャパシタ部品を適宜埋め込んでもよい。即ち、電源電圧変動の抑制や高周波ノイズの除去等を要する箇所に、必要に応じてキャパシタ部品を適宜埋め込めばよい。
【0125】
また、第2実施形態では、導電性の部品用支持基板100a上に、下部電極102、誘電体膜104、上部電極106を順次形成したが、導電性の部品用支持基板100a上に下部電極を形成することなく、誘電体膜102と上部電極104とを順次形成してもよい。即ち、導電性の支持基板102が、下部電極を兼ねるように構成してもよい。
【0126】
(付記1) 支持基板と、
前記支持基板上に積層された複数の絶縁層と、
前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品と
を有することを特徴とする回路基板。
【0127】
(付記2) 付記1記載の回路基板において、
前記支持基板は、有機樹脂より成り、
前記絶縁層は、有機樹脂より成る
ことを特徴とする回路基板。
【0128】
(付記3) 付記1又は2記載の回路基板において、
前記一の絶縁層上に形成された第1の配線と第2の配線とを更に有し、
前記キャパシタ部品は、部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第1の配線は、前記下部電極に電気的に接続されており、
前記第2の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【0129】
(付記4) 付記1又は2記載の回路基板において、
前記一の絶縁層下に形成された第1の配線と、
前記一の絶縁層上に形成された第2の配線とを更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第1の配線は、前記部品用支持基板を介して前記下部電極に電気的に接続されており、
前記第2の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【0130】
(付記5) 付記4記載の回路基板において、
前記部品用支持基板は、前記キャパシタ素子の前記下部電極を兼ねる
ことを特徴とする回路基板。
【0131】
(付記6) 付記4又は5記載の回路基板において、
前記部品用支持基板の比抵抗は、10Ω・cm以下である
ことを特徴とする回路基板。
【0132】
(付記7) 付記4乃至6のいずれかに記載の回路基板において、
前記部品用支持基板は、導電性接着剤を用いて前記第1の配線に固定されている
ことを特徴とする回路基板。
【0133】
(付記8) 付記7記載の回路基板において、
前記導電性接着剤は、Ag、Cu、Au又はPdを含む
ことを特徴とする回路基板。
【0134】
(付記9) 付記3乃至8のいずれかに記載の回路基板において、
前記誘電体膜は、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg又はNbの少なくともいずれかの元素を含む複合酸化物より成る
ことを特徴とする回路基板。
【0135】
(付記10) 付記3乃至9のいずれかに記載の回路基板において、
前記下部電極及び前記上部電極の少なくともいずれかは、Pt、Au、Cu、Pd、Ru、Ru酸化物、Ir、Ir酸化物又はCrより成る
ことを特徴とする回路基板。
【0136】
(付記11) 支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、
支持基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記開口部内にキャパシタ部品を埋め込む工程と
を有することを特徴とする回路基板の製造方法。
【0137】
(付記12) 付記11記載の回路基板の製造方法において、
前記絶縁層を形成する工程の前に配線を形成する工程を更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記キャパシタを埋め込む工程では、前記部品用支持基板を導電性接着剤を用いて前記第1の配線に接着することにより、前記下部電極と前記第1の配線とを前記部品用支持基板を介して電気的に接続する
ことを特徴とする回路基板の製造方法。
【0138】
【発明の効果】
以上の通り、本発明によれば、支持基板上に積層された複数の絶縁層のいずれかにキャパシタ部品が埋め込まれているため、LSIとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本発明によれば、LSI等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本発明によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本発明によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【0139】
また、本発明によれば、支持基板と別個に形成されたキャパシタ部品を支持基板上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板の材料として用いる場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本発明によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【0140】
また、本発明によれば、支持基板の材料として、安価でしかも容易に加工し得る有機樹脂等の材料を用いることができるため、キャパシタが内蔵された回路基板を安価に提供することができる。
【0141】
また、本発明によれば、回路基板と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【0142】
また、本発明によれば、キャパシタ部品に導電性を有する部品用支持基板が用いられているため、下部電極を部品用支持基板を介して配線に電気的に接続することができる。このため、本発明によれば、設計の自由度を向上することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による回路基板を示す断面図である。
【図2】本発明の第1実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図(その1)である。
【図3】本発明の第1実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図(その2)である。
【図4】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その1)である。
【図5】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その2)である。
【図6】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その3)である。
【図7】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その4)である。
【図8】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その5)である。
【図9】本発明の第1実施形態による回路基板の製造方法を示す工程断面図(その6)である。
【図10】本発明の第2実施形態による回路基板を示す断面図である。
【図11】本発明の第2実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図(その1)である。
【図12】本発明の第2実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図(その2)である。
【図13】本発明の第2実施形態による回路基板の製造方法を示す工程断面図(その1)である。
【図14】本発明の第2実施形態による回路基板の製造方法を示す工程断面図(その2)である。
【図15】本発明の第2実施形態による回路基板の製造方法を示す工程断面図(その3)である。
【符号の説明】
10…支持基板
11、11a…回路基板
12a〜12f…絶縁層
14、14a…キャパシタ部品
16、16a〜16f…配線
18…ビアホール
20…導電膜
22…樹脂
24…ランド
26a〜26f…絶縁層
28…配線
30…電極
32…ソルダーレジスト膜
34…開口部
36…半田バンプ
38…コンタクトホール
40…シード層
42…ドライフィルムレジスト膜
44…開口部
46…コンタクトホール
48…開口部
100、100a…部品用支持基板
102…下部電極
104…誘電体膜
106…上部電極
108…キャパシタ素子
110…保護膜
112…コンタクトホール
114、114a…コンタクトホール
116a、116b、116c…導体プラグ
118…開口部
120、120a…フォトレジスト膜
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board and a method for manufacturing the same, and more particularly, to a circuit board capable of realizing stable operation in a high-frequency region of a semiconductor device or the like and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Recently, high-speed operation and low power consumption have been achieved in digital LSIs (Large Scale Integrated circuits) such as microprocessors.
[0003]
In order to operate the LSI stably in the high frequency region of the GHz band and at a low voltage, the power supply voltage fluctuation caused by the sudden fluctuation of the load impedance of the LSI is suppressed and the high frequency noise of the power supply is removed. It is extremely important to do so.
[0004]
Conventionally, a decoupling capacitor has been mounted in the vicinity of an LSI or the like mounted on a circuit wiring board, thereby suppressing power supply voltage fluctuation and removing high-frequency noise. The decoupling capacitor is configured using a substrate separate from the circuit wiring substrate, and is appropriately mounted on the circuit wiring substrate.
[0005]
However, when a decoupling capacitor is mounted near an LSI mounted on a circuit wiring board, the LSI and the decoupling capacitor are electrically connected via wiring formed on the circuit wiring board. There is a large inductance due to wiring routing. If a large inductance exists between the LSI and the decoupling capacitor, power supply voltage fluctuation cannot be sufficiently suppressed, and high-frequency noise cannot be sufficiently removed. In order to sufficiently suppress power supply voltage fluctuation and sufficiently remove high-frequency noise, an equivalent series resistance (ESR, equivalent series resistance) and an equivalent series inductance (ESL, equivalent series inductance) between the LSI and the decoupling capacitor are required. Needs to be reduced.
[0006]
Therefore, Japanese Patent Application Laid-Open Nos. 4-2191191 and 7-176453 propose a technique of inserting an interposer type decoupling capacitor between a circuit wiring board and an LSI. If an interposer type decoupling capacitor is inserted between the circuit wiring board and the LSI, the wiring between the LSI and the decoupling capacitor can be shortened, thereby suppressing power supply voltage fluctuation and removing high frequency noise. Can be planned.
[0007]
[Problems to be solved by the invention]
However, in order to manufacture an interposer type decoupling capacitor, it is necessary to form a through-hole in the support substrate and bury a via in the through-hole. In addition, an insulating film must be formed in the through-hole in order to ensure insulation between the via and the support substrate. As described above, the interposer type decoupling capacitor is expensive because the manufacturing process is complicated and the manufacturing requires a long time. In order to effectively suppress power supply voltage fluctuations and remove high-frequency noise, it is desirable to use a high dielectric film or a ferroelectric film as a dielectric film of a capacitor. When a body film is used, a high-temperature heat treatment is required to improve the film quality. For this reason, in the interposer type decoupling capacitor, a material that can withstand high-temperature heat treatment must be used as a material of the supporting substrate. For this reason, an inexpensive organic resin substrate cannot be used. In addition, the above-described proposed technique requires an interposer-type decoupling capacitor separately from the circuit wiring board, so that the overall cost is high.
[0008]
An object of the present invention is to provide a circuit board capable of realizing stable operation in a high frequency region of a semiconductor device or the like at low cost, and a method of manufacturing the same.
[0009]
[Means for Solving the Problems]
The object is to provide a support substrate, a plurality of insulating layers stacked on the support substrate, and one of the plurality of insulating layers embedded in one of the insulating layers, and a height of an upper surface of the one insulating layer. And a capacitor component substantially equal to the height of the upper surface of the circuit board.
[0010]
Further, the above object is a method for manufacturing a circuit board in which a plurality of insulating layers are stacked on a supporting substrate, wherein a step of forming an insulating layer on the supporting substrate, and a step of forming an opening in the insulating layer. Embedding a capacitor component in the opening.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
[First Embodiment]
A circuit board according to a first embodiment of the present invention and a method for fabricating the same will be described with reference to FIGS. FIG. 1 is a sectional view of the circuit board according to the present embodiment. FIG. 1A is a cross-sectional view illustrating the entire configuration of the circuit board according to the present embodiment, and FIG. 1B is a cross-sectional view illustrating a capacitor component used in the present embodiment.
[0012]
(Circuit board)
As shown in FIG. 1A, the circuit board according to the present embodiment has a configuration in which a capacitor component 14 is embedded in one of a plurality of insulating layers 12 stacked on a support substrate 10.
[0013]
Here, a build-up substrate in which a large number of insulating layers 12 and wirings 16 are stacked on a support substrate 10 will be described as an example, but the present invention is applicable not only to a build-up substrate but also to any other circuit boards. It is possible to apply.
[0014]
First, prior to describing the circuit board according to the present embodiment, the capacitor component 14 used in the present embodiment will be described with reference to FIG.
[0015]
As shown in FIG. 1B, a lower electrode 102 is formed on a component support substrate 100 made of, for example, Si. The lower electrode 102 is configured by, for example, sequentially stacking a 100-nm-thick TiN film, a 50-nm-thick Ti film, and a 200-nm-thick Pt film.
[0016]
On the lower electrode 102, for example, a BST ((Ba, Sr) TiO 3 ) Is formed.
[0017]
On the dielectric film 104, an upper electrode 106 made of, for example, Pt having a thickness of 200 nm is formed.
[0018]
The lower electrode 102, the dielectric film 104, and the upper electrode 106 constitute a capacitor element 108.
[0019]
On the component support substrate 100 on which the capacitor element 108 is formed, a protective film 110 made of, for example, polyimide having a thickness of 2 μm is formed.
[0020]
A contact hole 112 reaching the lower electrode 102 and a contact hole 114 reaching the upper electrode 106 are formed in the protective film 110, respectively.
[0021]
Conductive plugs 116a and 116b made of Cu are buried in the contact holes 112 and 114.
[0022]
The overall thickness of the capacitor component 14 is slightly smaller than the thickness of the insulating layer 12b (see FIG. 1A) in which the capacitor component 14 is embedded. The overall thickness of the capacitor component 14 is slightly smaller than the thickness of the insulating layer 12b in which the capacitor component 14 is embedded because the thickness of the wiring 16b (see FIG. 1B) to which the capacitor component 14 is fixed is reduced. This is because the thickness of the adhesive used when bonding the capacitor component 14 to the wiring 16b is taken into consideration. That is, the thickness of the capacitor component 14 is set such that the height of the upper surface of the capacitor component 14 and the height of the upper surface of the insulating layer 12b are substantially equal when the capacitor component 14 is embedded in the insulating layer 12b.
[0023]
Thus, the capacitor component 14 used in the present embodiment is configured.
[0024]
Next, the circuit board according to the present embodiment will be explained with reference to FIG.
[0025]
As shown in FIG. 1A, a via hole 18 is formed in a supporting substrate 10 which is a core substrate. The support substrate 10 is configured by embedding glass fibers (not shown) in, for example, BT resin.
[0026]
A conductive film 20 made of, for example, Cu is formed on the inner surface of the via hole 18. The resin 22 is filled in the via hole 18 in which the conductive film 20 is formed on the inner surface. Lands 24 made of, for example, Cu are respectively formed above and below the via hole 18 in which the resin 22 is embedded.
[0027]
On the support substrate 10, an insulating layer 12a made of, for example, an organic resin is formed. As a material of the insulating layer 12a, for example, an epoxy resin sheet is used.
[0028]
Wirings 16a to 16c made of, for example, Cu are formed on the insulating layer 12a. The wirings 16a to 16c are connected to the lands 24 via contact holes formed in the insulating layer 12a.
[0029]
An insulating layer 12b is formed on the insulating layer 12a on which the wirings 16a to 16c are formed. As the material of the insulating layer 12b, the same material as that of the insulating layer 12a is used.
[0030]
The above-described capacitor component 14 is embedded in the insulating layer 12b. The component supporting substrate 100 of the capacitor component 14 (see FIG. 1B) is bonded to the wiring 16b using a conductive adhesive (not shown). The height of the upper surface of the capacitor component 14 is substantially equal to the height of the upper surface of the insulating layer 12b. The reason why the height of the upper surface of the capacitor component 14 is substantially equal to the height of the upper surface of the insulating layer 12b is to ensure the flatness of the entire circuit board.
[0031]
Wirings 16d to 16f are formed on the insulating layer 12b in which the capacitor components 14 are embedded.
[0032]
The wiring 16e is electrically connected to, for example, the lower electrode 102 (see FIG. 1B) via the conductor plug 116a of the capacitor component 14 (see FIG. 1B).
[0033]
The wiring 16c is electrically connected to, for example, the upper electrode 106 (see FIG. 1B) via the conductor plug 116b of the capacitor component 14 (see FIG. 1B).
[0034]
On the insulating layer 12b on which the wirings 16d to 16f are formed, the insulating layers 12c to 12f and the wiring 16 are further sequentially laminated.
[0035]
The wirings 16, 16a to 16f are appropriately connected to other wirings 16, 16a to 16f and the like via contact holes formed in the insulating layers 12c to 12f. The number of layers of the wirings 16 and 16a to 16f is, for example, five.
[0036]
The insulating layers 26 a to 26 f and the wiring 28 are sequentially stacked on the lower surface side of the support substrate 10. The wiring 28 is appropriately connected to other wirings 26a to 26f through contact holes formed in the insulating layers 26a to 26f. The number of layers of the wiring 28 is, for example, five.
[0037]
Electrodes 30 are formed on the upper surface side of the insulating layer 12f and the lower surface side of the insulating layer 26f, respectively. The electrode 30 is connected to the wirings 16 and 28 via contact holes formed in the insulating layers 12f and 26f, respectively.
[0038]
A solder resist film 32 is formed on each of the upper surface of the insulating layer 12f on which the electrode 30 is formed and the lower surface of the insulating layer 26f.
[0039]
Openings 34 reaching the electrodes 30 are respectively formed in the solder resist film 32.
[0040]
Solder bumps 36 are formed on the electrodes 30 in the openings 34, respectively.
[0041]
Thus, the circuit board 11 according to the present embodiment is configured.
[0042]
A semiconductor element (not shown) such as an LSI (not shown) is mounted on the circuit board 11 thus configured.
[0043]
As described above, according to the present embodiment, since the capacitor component 14 is embedded in any one of the plurality of insulating layers 12a to 12f stacked on the support substrate 10, the LSI and the capacitor can be connected without wiring. Can be connected over a very short distance. Therefore, according to the present embodiment, the equivalent series inductance and the equivalent series resistance between the LSI and the like and the capacitor can be extremely reduced. For this reason, according to the present embodiment, power supply voltage fluctuation can be effectively suppressed, and high frequency noise of the power supply can be effectively removed. Therefore, according to the present embodiment, it is possible to provide a circuit board that can contribute to a stable operation in a high-frequency region of a semiconductor device or the like.
[0044]
In addition, according to the present embodiment, since the capacitor component 14 formed separately from the support substrate 10 is mounted on the support substrate 10, the dielectric film 104 of the capacitor element 108 has a high dielectric constant or a high dielectric film. A dielectric film can be used. That is, since a high-dielectric film or a ferroelectric film requires a high-temperature heat treatment to improve the film quality, the high-dielectric film or the ferroelectric film is formed on an organic resin substrate that cannot withstand the high-temperature heat treatment. However, in the present embodiment, since the capacitor component 14 formed separately from the support substrate 10 is mounted on the support substrate 10, an organic resin or the like that cannot withstand high-temperature heat treatment is used as the material of the support substrate 10. Even in such a case, a high dielectric film or a ferroelectric film can be used as the dielectric film of the capacitor. According to the present embodiment, since a capacitor having a large capacitance can be connected, power supply voltage fluctuation can be effectively suppressed, and high-frequency noise of the power supply can be effectively removed.
[0045]
The support substrate 10 made of an organic resin is inexpensive and can easily form a via hole or the like using a drill or the like. According to this embodiment, since the material of the support substrate 10 can be inexpensive and can be easily processed, the circuit board 11 having the built-in capacitor can be provided at low cost.
[0046]
Further, according to the present embodiment, it is not necessary to provide an interposer type capacitor separately from the circuit board 11, so that the configuration can be simplified and the cost can be reduced as a whole.
[0047]
(Circuit board manufacturing method)
Next, the method for fabricating the circuit board according to the present embodiment will be explained with reference to FIGS.
[0048]
Prior to describing the method of manufacturing the circuit board according to the present embodiment, the method of manufacturing the capacitor component used in the present embodiment will be described with reference to FIGS. 2 and 3 are process cross-sectional views illustrating a method for manufacturing a capacitor component used in the present embodiment.
[0049]
As shown in FIG. 2A, first, a component support substrate 100 made of, for example, 0.3 mm thick Si is prepared.
[0050]
Next, a 100-nm-thick TiN film, a 50-nm-thick Ti film, and a 200-nm-thick Pt film are sequentially stacked on the entire surface by, for example, a sputtering method. The substrate temperature when forming the Pt film is, for example, 550 ° C. Thus, as shown in FIG. 2B, a lower electrode 102 made of a laminated film is formed.
[0051]
Next, as shown in FIG. 2C, a dielectric film 104 made of BST having a thickness of 120 nm is formed on the entire surface by, for example, a sputtering method. The film forming conditions are, for example, as follows. The substrate temperature is, for example, 650 ° C. Ar gas and O during film formation 2 The flow ratio with the gas is, for example, 30: 4. The degree of vacuum is, for example, 10 mTorr. The RF applied power is, for example, 100 W. When the film is formed under such film forming conditions and is subjected to a heat treatment described later, a dielectric film 104 having a relative dielectric constant of, for example, 500 is obtained. Since Pt used for the lower electrode 102 is a material that is easily self-oriented to (111), a dielectric film 104 having a uniform crystal orientation is formed on the lower electrode 102.
[0052]
Next, as shown in FIG. 2D, an opening 118 is formed in the dielectric film 104 by using a photolithography technique.
[0053]
Next, as shown in FIG. 2E, an upper electrode 106 made of, for example, a 200-nm-thick Pt film is formed on the entire surface by, for example, a sputtering method. The substrate temperature when forming the upper electrode 106 is, eg, 300 ° C.
[0054]
Next, as shown in FIG. 2F, the upper electrode 106, the dielectric film 104, and the lower electrode 102 are patterned using a photolithography technique. In patterning, for example, argon ion milling is used. The incident angle of the argon ions is, for example, 20 degrees with respect to the component supporting substrate 100.
[0055]
Next, for example, at 450 ° C. 2 Heat treatment is performed in an atmosphere for 15 minutes. Thereby, the film quality of the dielectric film 104 is improved. Thus, a capacitor 108 including the lower electrode 102, the dielectric film 104, and the upper electrode 106 is formed.
[0056]
Next, as shown in FIG. 3A, a protective film 110 of, eg, a 2 μm-thick polyimide film is formed on the entire surface by, eg, spin coating.
[0057]
Next, a contact hole 112 reaching the lower electrode 102 and a contact hole 114 reaching the upper electrode 106 are formed in the protective film 110 by photolithography.
[0058]
Next, a seed layer (not shown) made of Cu with a thickness of 50 nm is formed on the entire surface by, for example, a sputtering method.
[0059]
Next, a photoresist film 120 is formed on the protective film 110. Thereafter, as shown in FIG. 3B, the photoresist film 120 is patterned by a photolithography technique.
[0060]
Next, as shown in FIG. 3C, conductive plugs 116a and 116b made of Cu are buried in the contact holes 112 and 114 by, for example, electrolytic plating.
[0061]
Next, as shown in FIG. 3D, the photoresist film 120 is removed. Thereafter, the seed layer (not shown) is removed by etching.
[0062]
Next, the back side of the component supporting substrate 100 is polished to make the component supporting substrate 100 thinner.
[0063]
Thus, the capacitor component 14 used in the present embodiment is manufactured.
[0064]
Next, the method for fabricating the circuit board according to the present embodiment will be explained with reference to FIGS. 4 to 9 are process sectional views showing the method for manufacturing the circuit board according to the present embodiment.
[0065]
First, as shown in FIG. 4A, a support substrate 10 is prepared by forming a copper foil (not shown) on both sides of a core substrate made of, for example, a BT resin having a thickness of 0.6 mm.
[0066]
Next, a via hole 18 is formed in the support substrate 10. The via hole 18 can be formed using, for example, a drill. Further, a wiring (not shown) made of copper foil is formed by, for example, a subtractive method.
[0067]
Next, a 20 μm-thick conductive film 20 made of Cu is formed on the inner surface of the via hole 18 by, for example, electrolytic plating.
[0068]
Next, the resin 22 is filled in the via hole 18 in which the conductive film 20 is formed on the inner surface.
[0069]
Next, lands 24 made of Cu having a film thickness of 20 μm are formed above and below the via holes 18 by, for example, electrolytic plating.
[0070]
Next, as shown in FIG. 4B, an epoxy resin sheet having a thickness of, for example, 50 μm is attached to the upper and lower surfaces of the support substrate 10 by, for example, a laminating method. Thus, the insulating layers 12a and 12b made of the epoxy resin sheet are formed.
[0071]
Next, as shown in FIG. 4C, a contact hole 38 reaching the land 14 is formed in the insulating layers 12a and 12b using, for example, a UV-YAG laser.
[0072]
Next, as shown in FIG. 4D, a seed layer 40 made of Cu having a thickness of 0.5 μm is formed on the entire surface by, for example, electroless plating.
[0073]
Next, as shown in FIG. 5A, a dry film resist film 42 is attached to the upper surface side and the lower surface side of the support substrate 10 by, for example, a lamination method. Thereafter, the dry film resist film 42 is patterned using a photolithography technique. As a result, an opening 44 for forming the wirings 16 a to 16 c and 28 is formed in the dry film resist film 42.
[0074]
Next, as shown in FIG. 5B, wirings 16a to 16c and 28 made of, for example, Cu are formed in the opening 44 by electrolytic plating.
[0075]
Next, as shown in FIG. 5C, the dry film resist film 42 is removed.
[0076]
Next, as shown in FIG. 6A, the seed layer 40 is removed by etching. 6A to 9B, illustration of the seed layer 40 is omitted.
[0077]
Next, as shown in FIG. 6B, an epoxy resin sheet having a thickness of, for example, 30 μm is attached to the upper surface of the insulating layer 12a and the lower surface of the insulating layer 26a by, for example, a lamination method. Thus, the insulating layers 12b and 26b made of the epoxy resin sheet are formed.
[0078]
Next, as shown in FIG. 6C, a contact hole 46 reaching the wirings 16a and 16c is formed in the insulating layer 12b by using, for example, a UV-YAG laser, and an opening reaching the wiring 16b is formed in the insulating layer 12b. 48 are formed. The opening 48 is for embedding the capacitor component 14. Similarly, a contact hole 46 reaching the wiring 28 is formed in the insulating layer 26b. Thereafter, a desmear process is performed.
[0079]
Next, as shown in FIG. 7A, the capacitor component 14 is embedded in the opening 48. Specifically, the lower surface side of the component support substrate 100 of the capacitor component 14 is bonded to the wiring 16c using an adhesive. As the adhesive, for example, a copper paste can be used. In this embodiment, since the capacitor component 14 is fixed using the adhesive, the capacitor component 14 can be easily fixed without performing soldering.
[0080]
Next, as shown in FIG. 7B, wirings 16d to 16f and 28 are formed. The wirings 16d to 16f and 28 can be formed in the same manner as described above. The wiring 16d is electrically connected to, for example, the upper electrode 106 via the conductor plug 116b of the capacitor component 14, for example. The wiring 16e is electrically connected to the lower electrode 102 via the conductor plug 116a of the capacitor component 14, for example.
[0081]
Thereafter, the wirings 16 and 28 and the insulating layers 12c to 12f and 26c to 26f are sequentially laminated in the same manner as described above (see FIGS. 7B and 8A).
[0082]
Next, as shown in FIG. 8A, electrodes 30 connected to the wirings 16 and 28 via contact holes are formed on the upper surface of the insulating layer 12f and the lower surface of the insulating layer 26f.
[0083]
Next, as shown in FIG. 8B, a solder resist film 32 is formed on the upper surface of the insulating layer 12f and the lower surface of the insulating layer 26f.
[0084]
Next, as shown in FIG. 9A, an opening 34 reaching the electrode 30 is formed in the solder resist film 32.
[0085]
Next, as shown in FIG. 9B, solder bumps 36 are formed on the upper surface and the lower surface of the electrode 30, respectively.
[0086]
Thus, the circuit board 11 according to the present embodiment is manufactured.
[0087]
[Second embodiment]
A circuit board and a method of manufacturing the same according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 10 is a sectional view of the circuit board according to the present embodiment. FIG. 10A is a cross-sectional view illustrating the overall configuration of the circuit board according to the present embodiment. FIG. 10B is a cross-sectional view illustrating a capacitor component used in the present embodiment. The same components as those of the circuit board and the method of manufacturing the same according to the first embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
[0088]
(Circuit board)
The circuit board according to the present embodiment uses a conductive support substrate as a support substrate for the capacitor component, and the lower electrode and the wiring are electrically connected via the conductive support substrate. Has the main features.
[0089]
First, prior to describing the circuit board according to the present embodiment, the capacitor component 14a used in the present embodiment will be described with reference to FIG.
[0090]
As shown in FIG. 10B, in the present embodiment, a component supporting substrate 100a having conductivity is used for the capacitor component 14a. As the component supporting substrate 100a having conductivity, for example, a supporting substrate made of Si into which impurities are introduced can be used. The specific resistance of the component support substrate 100a is, for example, 10 Ω · cm or less.
[0091]
On the component supporting substrate 100a, a capacitor element 108 including a lower electrode 102, a dielectric film 104, and an upper electrode 106 is formed.
[0092]
A protective film 110 is formed on the component support substrate 100a on which the capacitor element 108 is formed. In the protective film 110, a contact hole 114a reaching the upper electrode 106 is formed. A conductor plug 116c is embedded in the contact hole 114a.
[0093]
In the capacitor component 14a used in the present embodiment, since the component supporting substrate 100a having conductivity is used, the lower electrode 102 and the wiring 16b (see FIG. 10A) are connected via the component supporting substrate 100a. Can be electrically connected.
[0094]
Thus, the capacitor component 14a used in the present embodiment is configured.
[0095]
Next, the circuit board according to the present embodiment will be explained with reference to FIG.
[0096]
As shown in FIG. 10, a capacitor component 14b is embedded in the insulating layer 12b. The component supporting substrate 100a of the capacitor component 14b is bonded to the wiring 16b with a conductive adhesive (not shown). Thus, the lower electrode 102 of the capacitor component 14a is electrically connected to the wiring 16b via the component support substrate 100a. For example, a copper paste can be used as the conductive adhesive.
[0097]
The wiring 16e is formed on the insulating layer 12b in which the capacitor 14a is embedded. The wiring 16e is electrically connected to the upper electrode 106 via the conductor plug 116c of the capacitor component 14a.
[0098]
Thus, the circuit board 11a according to the present embodiment is configured.
[0099]
As described above, the component supporting substrate 100a having conductivity may be used for the capacitor component 14a.
[0100]
As described above, according to the present embodiment, since the component supporting substrate 100a having conductivity is used for the capacitor component 14a, the lower electrode 102 is electrically connected to the wiring 16b via the component supporting substrate 100a. be able to. For this reason, according to the present embodiment, the degree of freedom in design can be improved.
[0101]
(Circuit board manufacturing method)
Next, the method for fabricating the circuit board according to the present embodiment will be explained with reference to FIGS.
[0102]
Prior to describing the method of manufacturing the circuit board according to the present embodiment, the method of manufacturing the capacitor used in the present embodiment will be described with reference to FIGS. 11 and 12 are process cross-sectional views illustrating a method for manufacturing a capacitor component used in the present embodiment.
[0103]
As shown in FIG. 11, first, a component supporting substrate 100a having conductivity is prepared. As the component supporting substrate 100a having conductivity, for example, a supporting substrate made of Si into which impurities are introduced can be used. The thickness of the component support substrate 100a is, for example, 0.3 mm, and the specific resistance of the component support substrate 100a is, for example, 10 Ω · cm or less.
[0104]
The subsequent method of manufacturing the capacitor shown in FIGS. 11B and 11C is similar to the method of manufacturing the capacitor described above with reference to FIGS. I do.
[0105]
Next, as shown in FIG. 11D, an upper electrode 106 made of a Pt film having a thickness of, for example, 200 nm is formed on the entire surface by, for example, a sputtering method. Thereafter, heat treatment for improving the film quality of the dielectric film 104 is performed in the same manner as described above. Thereafter, the upper electrode 106, the dielectric film 104, and the lower electrode 102 are patterned in the same manner as described above. Thus, a capacitor element 108 including the lower electrode 102, the dielectric film 104, and the upper electrode 106 is formed.
[0106]
Next, as shown in FIG. 11E, a protective film 110 made of, for example, a 2 μm-thick polyimide film is formed on the entire surface by, eg, spin coating.
[0107]
Next, a contact hole 114a reaching the upper electrode 106 is formed in the protective film 110 by using a photolithography technique.
[0108]
Next, a seed layer (not shown) made of Cu, for example, having a thickness of 50 nm is formed on the entire surface in the same manner as described above.
[0109]
Next, as shown in FIG. 11F, a photoresist film 120a is formed on the protective film 110. Thereafter, the photoresist film 120a is patterned by photolithography.
[0110]
Next, as shown in FIG. 12A, a conductor plug 116c made of Cu is embedded in the contact hole 114a by, for example, an electrolytic plating method.
[0111]
Next, as shown in FIG. 12B, the photoresist film 120a is removed. Thereafter, the seed layer (not shown) is removed by etching.
[0112]
Next, in the same manner as described above, the back side of the component support substrate 100a is polished to make the component support substrate 100a thin.
[0113]
Thus, the capacitor component 14a used in the present embodiment is manufactured.
[0114]
Next, the method for fabricating the circuit board according to the present embodiment will be explained with reference to FIGS. 13 to 15 are process sectional views showing the method for manufacturing the circuit board according to the present embodiment.
[0115]
First, up to the step of forming the contact hole 46 and the opening 48 reaching the wirings 16a, 16c, 28 in the insulating layers 12b, 26b, the method of manufacturing the circuit board shown in FIGS. The description is omitted because it is similar.
[0116]
Next, as shown in FIG. 13A, the capacitor component 14a is embedded in the opening 48. Specifically, the lower surface side of the component support substrate 100a of the capacitor component 14a is bonded to the wiring 16b using a conductive adhesive (not shown). For example, a copper paste can be used as the conductive adhesive. As a result, the lower electrode 102 of the capacitor component 14a is electrically connected to the wiring 16b via the component support substrate 100a.
[0117]
Next, as shown in FIG. 13B, wirings 16d to 16f are formed on the insulating layer 12b. Wiring 16e is electrically connected to upper electrode 106 via conductor plug 116c of capacitor component 14a.
[0118]
The subsequent method of manufacturing the circuit board shown in FIGS. 13C to 15B is the same as the method of manufacturing the circuit board shown in FIGS. 7C to 9B, and thus the description is omitted. .
[0119]
Thus, the circuit board 11a according to the present embodiment is manufactured.
[0120]
[Modified embodiment]
The present invention is not limited to the above embodiment, and various modifications are possible.
[0121]
For example, in the above embodiment, BST was used as the material of the dielectric film 104, but the material of the dielectric film 104 is not limited to BST, and any other high-dielectric film or ferroelectric film may be used. You may. For example, a high-dielectric film or a ferroelectric film made of a composite oxide containing at least one of Sr, Ba, Pb, Zr, Bi, Ta, Ti, Mg, and Nb can be used as appropriate. Specifically, for example, (Ba, Sr) TiO 3 , Pb (Zr, Ti) O 3 , SrBi 2 Ta 2 O 9 , Pb (Mg, Nb) O 3 , Ta 2 O 5 Etc. can be used as appropriate. The dielectric film 104 is not limited to a high dielectric film or a ferroelectric film, and any other dielectric film may be used as appropriate. However, the use of a high dielectric film or a ferroelectric film is advantageous because a large-capacity and small-sized capacitor component can be formed.
[0122]
In the above embodiment, the copper paste is used as the conductive adhesive. However, the conductive adhesive is not limited to the copper paste, and any other conductive adhesive can be used as appropriate. For example, a conductive adhesive containing Ag, Cu, Au, Pd, or the like may be used.
[0123]
Further, in the above embodiment, Pt or the like is used for the lower electrode 102 and the upper electrode 106, but the material of the lower electrode 102 and the upper electrode 106 is not limited to Pt, and any other electrode material may be appropriately used. Can be. For example, Au, Cu, Pd, Ru, Ru oxide, Ir, Ir oxide, Cr, or the like may be used as a material of the lower electrode 102 and the upper electrode 106.
[0124]
Further, in the above embodiment, the capacitor component is embedded in only one location, but the capacitor component may be embedded in a plurality of locations as appropriate. That is, it is sufficient to appropriately embed a capacitor component in a place where suppression of power supply voltage fluctuation, removal of high-frequency noise, and the like are required.
[0125]
Further, in the second embodiment, the lower electrode 102, the dielectric film 104, and the upper electrode 106 are sequentially formed on the conductive component supporting substrate 100a, but the lower electrode is formed on the conductive component supporting substrate 100a. Instead, the dielectric film 102 and the upper electrode 104 may be formed sequentially. That is, the conductive support substrate 102 may be configured to also serve as the lower electrode.
[0126]
(Supplementary Note 1)
A plurality of insulating layers stacked on the support substrate,
A capacitor component embedded in one of the plurality of insulating layers, the height of the upper surface being substantially equal to the height of the upper surface of the one insulating layer;
A circuit board comprising:
[0127]
(Supplementary Note 2) In the circuit board according to Supplementary Note 1,
The support substrate is made of an organic resin,
The insulating layer is made of an organic resin
A circuit board, characterized in that:
[0128]
(Supplementary Note 3) In the circuit board according to Supplementary Note 1 or 2,
A first wiring and a second wiring formed on the one insulating layer;
The capacitor component includes a component support substrate, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and an upper electrode formed on the dielectric film. Has,
The first wiring is electrically connected to the lower electrode,
The second wiring is electrically connected to the upper electrode
A circuit board, characterized in that:
[0129]
(Supplementary Note 4) In the circuit board according to Supplementary Note 1 or 2,
A first wiring formed under the one insulating layer;
And a second wiring formed on the one insulating layer,
The capacitor component includes a component support substrate having conductivity, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and formed on the dielectric film. And an upper electrode,
The first wiring is electrically connected to the lower electrode via the component support substrate,
The second wiring is electrically connected to the upper electrode
A circuit board, characterized in that:
[0130]
(Supplementary Note 5) In the circuit board according to Supplementary Note 4,
The component support substrate also serves as the lower electrode of the capacitor element.
A circuit board, characterized in that:
[0131]
(Supplementary note 6) In the circuit board according to Supplementary note 4 or 5,
The specific resistance of the component supporting substrate is 10 Ω · cm or less.
A circuit board, characterized in that:
[0132]
(Supplementary Note 7) In the circuit board according to any one of Supplementary Notes 4 to 6,
The component support substrate is fixed to the first wiring using a conductive adhesive.
A circuit board, characterized in that:
[0133]
(Supplementary Note 8) In the circuit board according to Supplementary Note 7,
The conductive adhesive contains Ag, Cu, Au or Pd
A circuit board, characterized in that:
[0134]
(Supplementary Note 9) In the circuit board according to any one of Supplementary Notes 3 to 8,
The dielectric film is made of a composite oxide containing at least one of Sr, Ba, Pb, Zr, Bi, Ta, Ti, Mg, and Nb.
A circuit board, characterized in that:
[0135]
(Supplementary Note 10) In the circuit board according to any one of Supplementary Notes 3 to 9,
At least one of the lower electrode and the upper electrode is made of Pt, Au, Cu, Pd, Ru, Ru oxide, Ir, Ir oxide, or Cr.
A circuit board, characterized in that:
[0136]
(Supplementary Note 11) A method of manufacturing a circuit board in which a plurality of insulating layers are stacked on a support substrate,
Forming an insulating layer on the supporting substrate;
Forming an opening in the insulating layer;
Embedding a capacitor component in the opening;
A method for manufacturing a circuit board, comprising:
[0137]
(Supplementary Note 12) In the method for manufacturing a circuit board according to supplementary note 11,
Further comprising a step of forming a wiring before the step of forming the insulating layer,
The capacitor component includes a component support substrate having conductivity, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and formed on the dielectric film. And an upper electrode,
In the step of embedding the capacitor, the lower electrode and the first wiring are connected via the component supporting substrate by bonding the component supporting substrate to the first wiring using a conductive adhesive. Connect electrically
A method for manufacturing a circuit board, comprising:
[0138]
【The invention's effect】
As described above, according to the present invention, since the capacitor component is embedded in any of the plurality of insulating layers stacked on the support substrate, the LSI and the capacitor can be connected over a very short distance without routing the wiring. Can be connected. Therefore, according to the present invention, the equivalent series inductance and the equivalent series resistance between the LSI and the like and the capacitor can be extremely reduced. Therefore, according to the present invention, power supply voltage fluctuation can be effectively suppressed, and high-frequency noise of the power supply can be effectively removed. Therefore, according to the present invention, it is possible to provide a circuit board that can contribute to a stable operation in a high-frequency region of a semiconductor device or the like.
[0139]
Further, according to the present invention, in order to mount a capacitor component formed separately from the support substrate on the support substrate, even when an organic resin or the like that cannot withstand high-temperature heat treatment is used as the material of the support substrate, A high dielectric film or a ferroelectric film can be used as the dielectric film of the capacitor. According to the present invention, since a capacitor having a large capacitance can be connected, power supply voltage fluctuation can be effectively suppressed, and high-frequency noise of the power supply can be effectively removed.
[0140]
Further, according to the present invention, since a material such as an organic resin which can be processed at low cost and can be easily processed can be used as the material of the support substrate, a circuit board having a built-in capacitor can be provided at low cost.
[0141]
Further, according to the present invention, since it is not necessary to provide an interposer type capacitor separately from the circuit board, the configuration can be simplified and the cost can be reduced as a whole.
[0142]
Further, according to the present invention, since the component supporting substrate having conductivity is used for the capacitor component, the lower electrode can be electrically connected to the wiring via the component supporting substrate. For this reason, according to the present invention, the degree of freedom in design can be improved.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a circuit board according to a first embodiment of the present invention.
FIG. 2 is a process cross-sectional view (part 1) illustrating the method for manufacturing the capacitor component used in the first embodiment of the present invention.
FIG. 3 is a process sectional view (part 2) illustrating the method for manufacturing the capacitor component used in the first embodiment of the present invention.
FIG. 4 is a process cross-sectional view (part 1) illustrating the method for manufacturing a circuit board according to the first embodiment of the present invention;
FIG. 5 is a process sectional view (part 2) illustrating the method for manufacturing the circuit board according to the first embodiment of the present invention.
FIG. 6 is a process sectional view (part 3) illustrating the method for manufacturing the circuit board according to the first embodiment of the present invention.
FIG. 7 is a process sectional view (part 4) illustrating the method for manufacturing the circuit board according to the first embodiment of the present invention.
FIG. 8 is a process sectional view (part 5) illustrating the method for manufacturing the circuit board according to the first embodiment of the present invention.
FIG. 9 is a process sectional view (part 6) illustrating the method for manufacturing the circuit board according to the first embodiment of the present invention.
FIG. 10 is a sectional view showing a circuit board according to a second embodiment of the present invention.
FIG. 11 is a process cross-sectional view (part 1) illustrating the method for manufacturing the capacitor component used in the second embodiment of the present invention.
FIG. 12 is a process sectional view (part 2) illustrating the method for manufacturing the capacitor component used in the second embodiment of the present invention.
FIG. 13 is a process sectional view (part 1) illustrating the method for manufacturing the circuit board according to the second embodiment of the present invention.
FIG. 14 is a process sectional view (part 2) illustrating the method for manufacturing the circuit board according to the second embodiment of the present invention.
FIG. 15 is a process sectional view (part 3) illustrating the method for manufacturing the circuit board according to the second embodiment of the present invention.
[Explanation of symbols]
10 ... Support substrate
11, 11a ... circuit board
12a to 12f: insulating layer
14, 14a ... capacitor parts
16, 16a to 16f ... wiring
18 ... Beer hole
20 ... conductive film
22 ... resin
24 ... Land
26a to 26f ... insulating layer
28 ... Wiring
30 ... electrode
32 ... Solder resist film
34 ... Opening
36 ... Solder bump
38 ... Contact hole
40 ... Seed layer
42 ... Dry film resist film
44 ... Opening
46… Contact hole
48 ... Opening
100, 100a ... Support substrate for components
102 ... Lower electrode
104: Dielectric film
106: Upper electrode
108 ... Capacitor element
110 ... Protective film
112 ... Contact hole
114, 114a ... contact hole
116a, 116b, 116c ... conductor plug
118 ... opening
120, 120a ... photoresist film

Claims (9)

支持基板と、
前記支持基板上に積層された複数の絶縁層と、
前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品と
を有することを特徴とする回路基板。
A support substrate;
A plurality of insulating layers stacked on the support substrate,
A circuit board, comprising: a capacitor component embedded in one of the plurality of insulating layers and having a height of an upper surface substantially equal to a height of an upper surface of the one insulating layer.
請求項1記載の回路基板において、
前記支持基板は、有機樹脂より成り、
前記絶縁層は、有機樹脂より成る
ことを特徴とする回路基板。
The circuit board according to claim 1,
The support substrate is made of an organic resin,
The circuit board, wherein the insulating layer is made of an organic resin.
請求項1又は2記載の回路基板において、
前記一の絶縁層上に形成された第1の配線と第2の配線とを更に有し、
前記キャパシタ部品は、部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第1の配線は、前記下部電極に電気的に接続されており、
前記第2の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
The circuit board according to claim 1 or 2,
A first wiring and a second wiring formed on the one insulating layer;
The capacitor component includes a component support substrate, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and an upper electrode formed on the dielectric film. Has,
The first wiring is electrically connected to the lower electrode,
The said 2nd wiring is electrically connected to the said upper electrode, The circuit board characterized by the above-mentioned.
請求項1又は2記載の回路基板において、
前記一の絶縁層下に形成された第1の配線と、
前記一の絶縁層上に形成された第2の配線とを更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第1の配線は、前記部品用支持基板を介して前記下部電極に電気的に接続されており、
前記第2の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
The circuit board according to claim 1 or 2,
A first wiring formed under the one insulating layer;
And a second wiring formed on the one insulating layer,
The capacitor component includes a component support substrate having conductivity, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and formed on the dielectric film. And an upper electrode,
The first wiring is electrically connected to the lower electrode via the component support substrate,
The said 2nd wiring is electrically connected to the said upper electrode, The circuit board characterized by the above-mentioned.
請求項4記載の回路基板において、
前記部品用支持基板は、前記キャパシタ素子の前記下部電極を兼ねる
ことを特徴とする回路基板。
The circuit board according to claim 4,
The circuit board, wherein the component support substrate also serves as the lower electrode of the capacitor element.
請求項4又は5記載の回路基板において、
前記部品用支持基板の比抵抗は、10Ω・cm以下である
ことを特徴とする回路基板。
The circuit board according to claim 4 or 5,
A circuit board, wherein the specific resistance of the component support board is 10 Ω · cm or less.
請求項4乃至6のいずれか1項に記載の回路基板において、
前記部品用支持基板は、導電性接着剤を用いて前記第1の配線に固定されている
ことを特徴とする回路基板。
The circuit board according to any one of claims 4 to 6,
The circuit board, wherein the component support substrate is fixed to the first wiring using a conductive adhesive.
支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、
支持基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記開口部内にキャパシタ部品を埋め込む工程と
を有することを特徴とする回路基板の製造方法。
A method for manufacturing a circuit board having a plurality of insulating layers laminated on a support substrate,
Forming an insulating layer on the supporting substrate;
Forming an opening in the insulating layer;
Embedding a capacitor component in the opening.
請求項8記載の回路基板の製造方法において、
前記絶縁層を形成する工程の前に配線を形成する工程を更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記キャパシタを埋め込む工程では、前記部品用支持基板を導電性接着剤を用いて前記第1の配線に接着することにより、前記下部電極と前記第1の配線とを前記部品用支持基板を介して電気的に接続する
ことを特徴とする回路基板の製造方法。
The method for manufacturing a circuit board according to claim 8,
Further comprising a step of forming a wiring before the step of forming the insulating layer,
The capacitor component includes a component support substrate having conductivity, a lower electrode formed on the component support substrate, a dielectric film formed on the lower electrode, and formed on the dielectric film. And an upper electrode,
In the step of embedding the capacitor, the lower electrode and the first wiring are connected via the component supporting substrate by bonding the component supporting substrate to the first wiring using a conductive adhesive. A method for manufacturing a circuit board, comprising electrically connecting.
JP2002174341A 2002-06-14 2002-06-14 Circuit board and manufacturing method thereof Pending JP2004022732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002174341A JP2004022732A (en) 2002-06-14 2002-06-14 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002174341A JP2004022732A (en) 2002-06-14 2002-06-14 Circuit board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2004022732A true JP2004022732A (en) 2004-01-22

Family

ID=31173336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002174341A Pending JP2004022732A (en) 2002-06-14 2002-06-14 Circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2004022732A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016047941A (en) * 2014-08-27 2016-04-07 国立大学法人京都工芸繊維大学 Antioxidation and conduction enhancement technology of copper by polymer self-organization film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016047941A (en) * 2014-08-27 2016-04-07 国立大学法人京都工芸繊維大学 Antioxidation and conduction enhancement technology of copper by polymer self-organization film

Similar Documents

Publication Publication Date Title
JP3998984B2 (en) Circuit board and manufacturing method thereof
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
JP3732927B2 (en) Multilayer wiring board
US7358591B2 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
JP5275401B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
CN1925720B (en) Wiring board and capacitor
TW200414839A (en) Semiconductor package, method of production of same, and semiconductor device
JP2001068858A (en) Multilayer wiring board, manufacture thereof, and semiconductor device
DK2768291T3 (en) Built-in component board and method for making same as well as mounting body
JP2001326305A (en) Interposer for semiconductor device, its manufacturing method, and semiconductor device
JP5275400B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
JP2018093061A (en) Electronic component and manufacturing method thereof
JP4649198B2 (en) Wiring board manufacturing method
US8302298B2 (en) Process for fabricating circuit substrate
JP2002008942A (en) Capacitor device, method of manufacturing the same, and module mounted with the device
JP4584700B2 (en) Wiring board manufacturing method
US6916706B2 (en) Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device
US6603202B2 (en) Circuit board-providing article, circuit board, semiconductor device and process for the production of the same
JP2003051427A (en) Capacitor sheet and manufacturing method therefor, board having built-in capacitor and semiconductor device
JP2004022732A (en) Circuit board and manufacturing method thereof
JP4196351B2 (en) Film capacitor manufacturing method
JP2013073951A (en) Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor
JP4772586B2 (en) Circuit board manufacturing method
JP2010171348A (en) Wiring board and stacked ceramic capacitor
TW200931456A (en) Packaging substrate having capacitor embedded therein and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819