JP2004014808A - 半導体装置の検査方法およびこの検査方法を実行する半導体装置 - Google Patents
半導体装置の検査方法およびこの検査方法を実行する半導体装置 Download PDFInfo
- Publication number
- JP2004014808A JP2004014808A JP2002166392A JP2002166392A JP2004014808A JP 2004014808 A JP2004014808 A JP 2004014808A JP 2002166392 A JP2002166392 A JP 2002166392A JP 2002166392 A JP2002166392 A JP 2002166392A JP 2004014808 A JP2004014808 A JP 2004014808A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ground
- power supply
- inspection
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】DRAM混載LSI等のように出荷までに複数回の出荷検査を行う際に、検査工数を削減できる半導体装置の検査方法を提供することを目的とする。
【解決手段】DRAM部とロジック部とを混載し出荷までに複数回の検査を必要とする半導体集積回路の検査の際、DRAM部機能検査によるDRAM部の良否判定の結果、NG(救済不可能)と判定された不良チップに対して、電源とグランドをトリミング処理によりショートさせる工程(ステップ)を、LSI全体の検査ステップより先行して設ける。このように不良チップの電源とグランドとの間をショートさせることにより、次のコンタクトテスト(LSI全体の検査ステップ冒頭の工程)で不良チップを確実に不良と判定させることができ、よって不良チップに対して以後の検査工程を実行させないことで検査時間を削減することができ、検査効率を上げることができる。
【選択図】 図1
【解決手段】DRAM部とロジック部とを混載し出荷までに複数回の検査を必要とする半導体集積回路の検査の際、DRAM部機能検査によるDRAM部の良否判定の結果、NG(救済不可能)と判定された不良チップに対して、電源とグランドをトリミング処理によりショートさせる工程(ステップ)を、LSI全体の検査ステップより先行して設ける。このように不良チップの電源とグランドとの間をショートさせることにより、次のコンタクトテスト(LSI全体の検査ステップ冒頭の工程)で不良チップを確実に不良と判定させることができ、よって不良チップに対して以後の検査工程を実行させないことで検査時間を削減することができ、検査効率を上げることができる。
【選択図】 図1
Description
【0001】
【発明が属する技術分野】
本発明は、DRAMやフラッシュメモリなどの大容量メモリ部とロジック部とを混載し、冗長救済処理を含む半導体装置の検査方法、およびこの検査方法を実行する半導体装置に関するものである。
【0002】
【従来の技術】
大容量のメモリ部とロジック部とを混載した半導体のウエハ検査は、メモリ部とロジック部をそれぞれの検査方法に適した専用のテスタで複数のステップにより実施される。拡散工程を完了したウエハは、最初にメモリテスタで全チップに対しメモリ部の検査を実施し、次に全チップに対しロジックテスタでロジック部の検査を実施する。
【0003】
従来の半導体装置(LSI)試験装置によるDRAM混載半導体装置(集積回路;チップ)の検査方法を、図5のフローチャートにしたがって説明する。
まず、内部DRAMの機能検査を実施して良品チップと不良品チップの判別を行う(DRAM部の機能検査ステップ−501)。この作業はウエハ上の全チップについて行われる。
【0004】
次に、DRAM部の冗長救済が可能なチップに対して、チップ加工(メモリセルの置換、特性調整)を行う(冗長救済ステップ−502)。
続いて半導体装置(LSI)全体の検査ステップを行う。
【0005】
まず、LSI全体のコンタクトを確認する。すなわち、電源端子が電気的に正しく接続され、グランドや他電源端子等とショートしていないかどうかを確認する(コンタクトテストステップ−503)。
【0006】
続いてLSI全体のDCテストおよび機能テストを行う(DC/機能検査ステップ−504)。
続いて上記コンタクトテスト、DCテストおよび機能テストのテスト結果に基づいて、最終的にLSI全体として良品チップか、不良品チップかの判定を行う(良否判定ステップ−505)。この作業もウエハ上の全チップについて行われる。
【0007】
以上の検査方法により、LSI全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
上記冗長救済処理を可能としたDRAM混載半導体装置の回路の一例を図6(a)に示す。
【0008】
図6(a)において、1は(救済)イネーブルヒューズ、2,3は(救済)冗長セル選択ヒューズ、4はPチャンネルトランジスタ、5はNチャンネルトランジスタであり、DRAM部が冗長救済可能であった場合、イネーブルヒューズ1を切断し、続いて冗長セル選択ヒューズ2,3をA群またはB群のうちどちらか一方のみ切断し、Pチャンネルトランジスタ4、またはNチャンネルトランジスタ5のどちらかがONするようにチップ加工を実施する。図6(b)に、Nチャンネルトランジスタ5のゲートに外部からDRAM動作モード信号aを入力したときの、A地点(Pチャンネルトランジスタ4のゲート)の電圧とB地点(Nチャンネルトランジスタ5のゲート)の電圧の特性図を示す。
【0009】
【発明が解決しようとする課題】
近年、半導体装置の高機能化により、検査時間が増大化する傾向にあり、製品コストに占める検査コストの比率も大きくなってきており、検査時間を短縮することは非常に重要である。
【0010】
しかし、上記従来のDRAM混載半導体装置(半導体集積回路)の検査方法においては、複数回の検査ステップにより良品と不良品との判別を行うが、後工程のLSI全体の検査は、時間的に前に実施されているDRAM部の機能検査ステップの結果を受けていないため、DRAM部の検査で不良と判定されたチップでもLSI全体の検査が実施され、検査時間の効率が悪化し、検査コスト、製品コストの上昇を招くという課題を有していた。
【0011】
本発明は、このようなメモリ部とロジック部とを混載した混載型半導体装置の検査方法において、検査時間を短縮し、検査効率を向上させることを目的とする。またこのような検査方法を実行可能な半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置の検査方法は、メモリ部とロジック部とを混載した半導体装置の検査方法であって、
前記半導体装置全体の検査工程の冒頭に、前記半導体装置の電源端子が電気的に正しく接続され、グランドや他電源端子とショートしていないかどうかを確認し、前記ショートを確認すると前記半導体装置を不良品と判定するコンタクトテスト工程を設け、前記半導体装置全体の検査工程より先行して、前記メモリ部の機能検査を実行し、このメモリ部の良否判定の結果、救済不可能と判定された半導体装置に対して、前記半導体装置の電源端子とグランドをショートさせるトリミング処理工程を設けたこととしたものである。
【0013】
この本発明によれば、検査時間を短縮し、検査効率を向上させる半導体装置の検査方法が得られる。
【0014】
【発明の実施の形態】
本発明の請求項1に記載の発明は、メモリ部とロジック部とを混載した半導体装置の検査方法であって、
前記半導体装置全体の検査工程の冒頭に、前記半導体装置の電源端子が電気的に正しく接続され、グランドや他電源端子とショートしていないかどうかを確認し、前記ショートを確認すると前記半導体装置を不良品と判定するコンタクトテスト工程を設け、前記半導体装置全体の検査工程より先行して、前記メモリ部の機能検査を実行し、このメモリ部の良否判定の結果、救済不可能と判定された半導体装置に対して、前記半導体装置の電源端子とグランドをショートさせるトリミング処理工程を設けたこととしたものであり、
メモリ部の機能検査の結果が救済不可能と判定された半導体装置の電源端子とグランド間を、次工程のコンタクトテスト実行前にショートさせることにより、次工程のコンタクトテストにおいて、先行検査結果が救済不可能と判定された半導体装置が不良品と判定される、という作用を有する。よって以後の検査工程を大幅に短縮することができ、検査効率を向上させることができる。
【0015】
また請求項2に記載の発明は、上記請求項1に記載の発明であって、前記メモリ部の機能検査によるメモリ部の良否判定の結果、救済可能と判定された半導体装置に対して、冗長救済処理工程を、前記半導体装置全体の検査工程より先行して実行することとしたものであり、
半導体装置全体の検査工程より先行して、メモリ部の機能検査によるメモリ部の良否判定の結果、救済可能と判定された半導体装置に対して、冗長救済処理が実行される、という作用を有する。
【0016】
また請求項3に記載の発明は、上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記半導体装置の電源端子とグランド間がショートされることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてイネーブルヒューズが切断され、半導体装置の電源端子とグランド間がショートされ、よって次のコンタクトテスト工程により不良品と判定される、という作用を有する。
【0017】
さらに請求項4に記載の発明は、上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、前記イネーブルヒューズと並列にスイッチを設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記スイッチのオン/オフが制御されることにより前記半導体装置の電源端子とグランド間のショート状態の有無が確認されることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてイネーブルヒューズが切断され、半導体装置の電源端子とグランド間がショートされ、さらにイネーブルヒューズに並列に接続されたスイッチのオン/オフが制御されることにより半導体装置の電源端子とグランド間のショート状態の有無が確認され、コンタクトテストにおいて、不良個所の特定が容易となり、不良解析が容易となる、という作用を有する。
【0018】
さらに請求項5に記載の発明は、請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランドにそれぞれドレインとソースが接続されたNチャンネルトランジスタと、前記電源と前記Nチャンネルトランジスタのゲート間に接続された抵抗と、前記Nチャンネルトランジスタのゲートと前記グランド間に接続されたヒューズからなる回路を設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記ヒューズは切断され、プルアップされた抵抗によりNチャンネルトランジスタがオンされ、前記半導体装置の電源端子とグランド間がショートされることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてヒューズが切断され、プルアップされた抵抗によりNチャンネルトランジスタがオンされ、半導体装置の電源端子とグランド間がショートされ、よって次のコンタクトテスト工程により不良品と判定される、という作用を有する。
【0019】
以下、本発明の実施の形態を図面を参照しながら説明する。
[実施の形態1]
図1は本発明の実施の形態1における半導体装置試験装置によるDRAM混載半導体装置の検査フローチャートである。なお、被測定対象の半導体装置は、上述した図6のDRAM混載半導体装置とする。
【0020】
この図1のフローチャートにしたがって、メモリ部とロジック部とを混載した半導体装置の検査方法を説明する。
まず、DRAM部(メモリ部の一例)の機能検査を実行する。すなわち、内部DRAMの機能検査を実施し(DRAM部機能検査ステップ−101)、続いて良品チップと救済可能チップと救済不可能チップ(不良チップ)の判別を行う(DRAM部良否判定ステップ−102)。この作業はウエハ上の全チップについて行われる。
【0021】
上記ステップ−102において救済可能チップと判別されたチップに対して、従来と同様の冗長救済を行う(冗長救済処理ステップ−103)。
また上記ステップ−102において救済不可能(不良)と判定されたチップに対して、トリミング処理を実行するデータを形成し(トリミングデータ出力ステップ−104)、トリミング処理を実行する(トリミング処理ステップ−105)。このトリミング処理は、検査結果不良時に、半導体装置の電源端子とグランド間をショートさせるものである(詳細は後述する)。
【0022】
続いてLSI全体の検査ステップを実行する。
まず、LSI全体の電源端子が電気的に正しく接続され、グランドや他電源端子等とショートしていないかどうかを確認し(電源コンタクトテストステップ−106)、続いてこのコンタクトテストの結果により良否判定を行う(良品判定ステップ−107)。この良否判定ステップにおいて、LSIの電源端子とグランド間がショートしていると、不良品と判定され終了する。
【0023】
上記ステップ−107によりコンタクトテストの結果が良と判定されると、LSI全体のDCテストおよび機能テストを行い(DC/機能テストステップ−108)、続いて最終的にLSI全体として良品チップか、不良品チップかの判定を行う(良否判定ステップ−109)。これら作業もウエハ上の全チップについて行われる。
【0024】
上記LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、救済不可能(不良)と判定されたチップ(図6のDRAM混載半導体装置)に実施するトリミング処理について説明する。このDRAM混載半導体装置には、電源のショートに外部信号を必要とする。
【0025】
図6に示すイネーブルヒューズ1のみをレーザにより切断する。この状態で、外部からDRAM動作モード信号(外部信号の一例)aを入力すると、Pチャンネルトランジスタ4とNチャンネルトランジスタ5が同時にオンし、電源VDDとグランド間がショートされる。したがって、ステップ−106の(電源)コンタクトテストにおいて、電源端子とグランド間がショートされていることにより不良チップと判定することができる。
【0026】
また図2に電源をショートさせるために出力するデータファイルの一例を示す。このデータファイルは、救済処理可能なチップについて出力される救済情報に、救済不可能なチップについて電源端子とグランドをショートさせるためのチップ加工処理データ(上記ステップ−103のトリミングデータ)を付加させたものである。
【0027】
図2において、21は検査対象となる品種名、拡散ロット番号、ウエハ番号を識別するためのコード、22はチップアドレスを示すコード、23は従来通りの救済ヒューズ情報、24は電源をショートさせるためにレーザをあてる座標情報、25は加工処理データの終了を示すコードであり、これらのデータをもとに電源がショートされる。
【0028】
このように本実施の形態1によれば、DRAM部機能検査によるDRAM部の良否判定の結果、NG(救済不可能)と判定されたチップに対して、電源端子とグランドをショートさせるためのデータを出力して、前記データにより電源端子とグランドをショートさせるトリミング処理工程(ステップ)を、LSI全体の検査ステップより先行して設けることにより、LSI全体の検査冒頭の電源コンタクトテストにおいて、NG(救済不可能)と判定されたチップを不良チップと判定でき、よって以後の検査を実行する必要をなくすことができる。したがって、出荷検査に必要な検査時間を大幅に短縮することができ、検査効率を向上させることが可能になり、出荷に必要とされるコストを削減することができる。
[実施の形態2]
本発明の実施の形態2における半導体装置の実行方法を使用する、被測定対象の半導体装置の回路構成図を図3に示す。図3の回路は、電源ショートに外部信号を必要としない回路図である。図3において、図6と同一機能部分については同一符号を付し、異なる部分についてのみ構成を説明する。
【0029】
新たに、電源VDDとグランドがそれぞれドレインとソースに接続されたNチャンネルトランジスタ7と、電源VDDとこのNチャンネルトランジスタ7のゲート間に接続された抵抗8と、Nチャンネルトランジスタ7のゲートとグランド間に接続されたヒューズ6からなる回路が追加されている。
【0030】
このように構成された半導体装置について、上記トリミング処理工程時の動作を説明する。
LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、不良と判定されたチップに対して、ヒューズ6をレーザにより切断する。すると、プルアップされた抵抗8によりNチャンネルトランジスタ7のゲートに対して電源VDDレベルの電圧が印加され、Nチャンネルトランジスタ7がオンされ、よって外部からの信号入力が無くても、電源端子とグランド間がショートされる。
【0031】
このように本実施の形態2によれば、ヒューズ6とNチャンネルトランジスタ7と抵抗8からなる回路を付加することにより、外部からの信号入力なしに、LSI全体の検査冒頭の電源コンタクトテストにおいて、不良判定させることができ、よって出荷検査に必要な検査時間を大幅に短縮することができ、検査効率を向上させることが可能になり、出荷に必要とされるコストを削減することができる。
[実施の形態3]
本発明の実施の形態3における半導体装置の検査方法を実行する、被測定対象の半導体装置の回路構成図を図4に示す。なお、図6と同一機能部分については同一符号を付し、異なる部分についてのみ構成を説明する。
【0032】
イネーブルヒューズ1に並列にスイッチ10を接続し、このスイッチ10をオン/オフする制御信号bを入力するスイッチ制御端子9を設けている。
このように構成された半導体装置について、上記トリミング処理工程時の動作を説明する。
【0033】
まず、LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、不良と判定されたチップに対して、イネーブルヒューズ1をレーザにより切断する。この状態で、スイッチ制御端子9から入力された制御信号bによりスイッチのオン/オフを制御する。この制御信号bとDRAM動作モード信号aの組合せにより不良個所を特定できる。
【0034】
すなわち、スイッチ10が制御信号bによりオンされている場合は、イネーブルヒューズ1が切断されていない状態と同様であるので、電源端子とグランド間がショートされない状態となり、またスイッチ10が制御信号bによりオフされている場合は、DRAM動作モード信号aを入力することにより電源端子とグランド間がショート状態とされる。よって、制御信号bとDRAM動作モード信号aの組合せにより電源端子とグランド間のショート状態を自在に変化でき、その結果、不良個所を特定することができる。
【0035】
このように本実施の形態3によれば、スイッチ制御端子9とスイッチ10からなる回路を新たに付加することにより、LSI全体の検査冒頭の電源コンタクトテストにおいて、不良個所の特定が容易となり、不良解析を容易にすることができる。
【0036】
【発明の効果】
以上のように本発明によれば、メモリ部の機能検査の結果が救済不可能と判定された半導体装置の電源端子とグランド間を、次工程のコンタクトテスト実行前にショートさせることにより、次工程のコンタクトテストにおいて、先行検査結果が救済不可能と判定された半導体装置を不良品と判定でき、よって出荷検査に必要な検査時間を短縮することができ、出荷に必要とされるコストを削減することができる、という優れた効果を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の検査方法を示す検査フローチャートである。
【図2】同半導体装置の検査方法において出力される、メモリ不良を冗長救済するためのデータに、メモリ不良チップを電源ショート加工するためのデータを付加したファイルである。
【図3】本発明の実施の形態2における半導体装置の検査方法を実行する被半導体装置の回路図である。
【図4】本発明の実施の形態3における半導体装置の検査方法を実行する被半導体装置の回路図である。
【図5】従来のDRAM混載半導体装置の検査方法を示す検査フローチャートである。
【図6】冗長救済処理を可能としたDRAM混載半導体装置の回路図である。
【符号の説明】
1 イネーブルヒューズ
2 冗長セル選択ヒューズ
3 冗長セル選択ヒューズ
4 Pチャンネルトランジスタ
5 Nチャンネルトランジスタ
6 ヒューズ
7 Nチャンネルトランジスタ
8 抵抗
9 スイッチ制御端子
10 スイッチ
【発明が属する技術分野】
本発明は、DRAMやフラッシュメモリなどの大容量メモリ部とロジック部とを混載し、冗長救済処理を含む半導体装置の検査方法、およびこの検査方法を実行する半導体装置に関するものである。
【0002】
【従来の技術】
大容量のメモリ部とロジック部とを混載した半導体のウエハ検査は、メモリ部とロジック部をそれぞれの検査方法に適した専用のテスタで複数のステップにより実施される。拡散工程を完了したウエハは、最初にメモリテスタで全チップに対しメモリ部の検査を実施し、次に全チップに対しロジックテスタでロジック部の検査を実施する。
【0003】
従来の半導体装置(LSI)試験装置によるDRAM混載半導体装置(集積回路;チップ)の検査方法を、図5のフローチャートにしたがって説明する。
まず、内部DRAMの機能検査を実施して良品チップと不良品チップの判別を行う(DRAM部の機能検査ステップ−501)。この作業はウエハ上の全チップについて行われる。
【0004】
次に、DRAM部の冗長救済が可能なチップに対して、チップ加工(メモリセルの置換、特性調整)を行う(冗長救済ステップ−502)。
続いて半導体装置(LSI)全体の検査ステップを行う。
【0005】
まず、LSI全体のコンタクトを確認する。すなわち、電源端子が電気的に正しく接続され、グランドや他電源端子等とショートしていないかどうかを確認する(コンタクトテストステップ−503)。
【0006】
続いてLSI全体のDCテストおよび機能テストを行う(DC/機能検査ステップ−504)。
続いて上記コンタクトテスト、DCテストおよび機能テストのテスト結果に基づいて、最終的にLSI全体として良品チップか、不良品チップかの判定を行う(良否判定ステップ−505)。この作業もウエハ上の全チップについて行われる。
【0007】
以上の検査方法により、LSI全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
上記冗長救済処理を可能としたDRAM混載半導体装置の回路の一例を図6(a)に示す。
【0008】
図6(a)において、1は(救済)イネーブルヒューズ、2,3は(救済)冗長セル選択ヒューズ、4はPチャンネルトランジスタ、5はNチャンネルトランジスタであり、DRAM部が冗長救済可能であった場合、イネーブルヒューズ1を切断し、続いて冗長セル選択ヒューズ2,3をA群またはB群のうちどちらか一方のみ切断し、Pチャンネルトランジスタ4、またはNチャンネルトランジスタ5のどちらかがONするようにチップ加工を実施する。図6(b)に、Nチャンネルトランジスタ5のゲートに外部からDRAM動作モード信号aを入力したときの、A地点(Pチャンネルトランジスタ4のゲート)の電圧とB地点(Nチャンネルトランジスタ5のゲート)の電圧の特性図を示す。
【0009】
【発明が解決しようとする課題】
近年、半導体装置の高機能化により、検査時間が増大化する傾向にあり、製品コストに占める検査コストの比率も大きくなってきており、検査時間を短縮することは非常に重要である。
【0010】
しかし、上記従来のDRAM混載半導体装置(半導体集積回路)の検査方法においては、複数回の検査ステップにより良品と不良品との判別を行うが、後工程のLSI全体の検査は、時間的に前に実施されているDRAM部の機能検査ステップの結果を受けていないため、DRAM部の検査で不良と判定されたチップでもLSI全体の検査が実施され、検査時間の効率が悪化し、検査コスト、製品コストの上昇を招くという課題を有していた。
【0011】
本発明は、このようなメモリ部とロジック部とを混載した混載型半導体装置の検査方法において、検査時間を短縮し、検査効率を向上させることを目的とする。またこのような検査方法を実行可能な半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置の検査方法は、メモリ部とロジック部とを混載した半導体装置の検査方法であって、
前記半導体装置全体の検査工程の冒頭に、前記半導体装置の電源端子が電気的に正しく接続され、グランドや他電源端子とショートしていないかどうかを確認し、前記ショートを確認すると前記半導体装置を不良品と判定するコンタクトテスト工程を設け、前記半導体装置全体の検査工程より先行して、前記メモリ部の機能検査を実行し、このメモリ部の良否判定の結果、救済不可能と判定された半導体装置に対して、前記半導体装置の電源端子とグランドをショートさせるトリミング処理工程を設けたこととしたものである。
【0013】
この本発明によれば、検査時間を短縮し、検査効率を向上させる半導体装置の検査方法が得られる。
【0014】
【発明の実施の形態】
本発明の請求項1に記載の発明は、メモリ部とロジック部とを混載した半導体装置の検査方法であって、
前記半導体装置全体の検査工程の冒頭に、前記半導体装置の電源端子が電気的に正しく接続され、グランドや他電源端子とショートしていないかどうかを確認し、前記ショートを確認すると前記半導体装置を不良品と判定するコンタクトテスト工程を設け、前記半導体装置全体の検査工程より先行して、前記メモリ部の機能検査を実行し、このメモリ部の良否判定の結果、救済不可能と判定された半導体装置に対して、前記半導体装置の電源端子とグランドをショートさせるトリミング処理工程を設けたこととしたものであり、
メモリ部の機能検査の結果が救済不可能と判定された半導体装置の電源端子とグランド間を、次工程のコンタクトテスト実行前にショートさせることにより、次工程のコンタクトテストにおいて、先行検査結果が救済不可能と判定された半導体装置が不良品と判定される、という作用を有する。よって以後の検査工程を大幅に短縮することができ、検査効率を向上させることができる。
【0015】
また請求項2に記載の発明は、上記請求項1に記載の発明であって、前記メモリ部の機能検査によるメモリ部の良否判定の結果、救済可能と判定された半導体装置に対して、冗長救済処理工程を、前記半導体装置全体の検査工程より先行して実行することとしたものであり、
半導体装置全体の検査工程より先行して、メモリ部の機能検査によるメモリ部の良否判定の結果、救済可能と判定された半導体装置に対して、冗長救済処理が実行される、という作用を有する。
【0016】
また請求項3に記載の発明は、上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記半導体装置の電源端子とグランド間がショートされることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてイネーブルヒューズが切断され、半導体装置の電源端子とグランド間がショートされ、よって次のコンタクトテスト工程により不良品と判定される、という作用を有する。
【0017】
さらに請求項4に記載の発明は、上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、前記イネーブルヒューズと並列にスイッチを設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記スイッチのオン/オフが制御されることにより前記半導体装置の電源端子とグランド間のショート状態の有無が確認されることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてイネーブルヒューズが切断され、半導体装置の電源端子とグランド間がショートされ、さらにイネーブルヒューズに並列に接続されたスイッチのオン/オフが制御されることにより半導体装置の電源端子とグランド間のショート状態の有無が確認され、コンタクトテストにおいて、不良個所の特定が容易となり、不良解析が容易となる、という作用を有する。
【0018】
さらに請求項5に記載の発明は、請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、前記半導体装置の電源端子とグランドにそれぞれドレインとソースが接続されたNチャンネルトランジスタと、前記電源と前記Nチャンネルトランジスタのゲート間に接続された抵抗と、前記Nチャンネルトランジスタのゲートと前記グランド間に接続されたヒューズからなる回路を設け、前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記ヒューズは切断され、プルアップされた抵抗によりNチャンネルトランジスタがオンされ、前記半導体装置の電源端子とグランド間がショートされることとしたものであり、
メモリ部の良否判定の結果、救済不可能と判定されると、トリミング処理工程においてヒューズが切断され、プルアップされた抵抗によりNチャンネルトランジスタがオンされ、半導体装置の電源端子とグランド間がショートされ、よって次のコンタクトテスト工程により不良品と判定される、という作用を有する。
【0019】
以下、本発明の実施の形態を図面を参照しながら説明する。
[実施の形態1]
図1は本発明の実施の形態1における半導体装置試験装置によるDRAM混載半導体装置の検査フローチャートである。なお、被測定対象の半導体装置は、上述した図6のDRAM混載半導体装置とする。
【0020】
この図1のフローチャートにしたがって、メモリ部とロジック部とを混載した半導体装置の検査方法を説明する。
まず、DRAM部(メモリ部の一例)の機能検査を実行する。すなわち、内部DRAMの機能検査を実施し(DRAM部機能検査ステップ−101)、続いて良品チップと救済可能チップと救済不可能チップ(不良チップ)の判別を行う(DRAM部良否判定ステップ−102)。この作業はウエハ上の全チップについて行われる。
【0021】
上記ステップ−102において救済可能チップと判別されたチップに対して、従来と同様の冗長救済を行う(冗長救済処理ステップ−103)。
また上記ステップ−102において救済不可能(不良)と判定されたチップに対して、トリミング処理を実行するデータを形成し(トリミングデータ出力ステップ−104)、トリミング処理を実行する(トリミング処理ステップ−105)。このトリミング処理は、検査結果不良時に、半導体装置の電源端子とグランド間をショートさせるものである(詳細は後述する)。
【0022】
続いてLSI全体の検査ステップを実行する。
まず、LSI全体の電源端子が電気的に正しく接続され、グランドや他電源端子等とショートしていないかどうかを確認し(電源コンタクトテストステップ−106)、続いてこのコンタクトテストの結果により良否判定を行う(良品判定ステップ−107)。この良否判定ステップにおいて、LSIの電源端子とグランド間がショートしていると、不良品と判定され終了する。
【0023】
上記ステップ−107によりコンタクトテストの結果が良と判定されると、LSI全体のDCテストおよび機能テストを行い(DC/機能テストステップ−108)、続いて最終的にLSI全体として良品チップか、不良品チップかの判定を行う(良否判定ステップ−109)。これら作業もウエハ上の全チップについて行われる。
【0024】
上記LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、救済不可能(不良)と判定されたチップ(図6のDRAM混載半導体装置)に実施するトリミング処理について説明する。このDRAM混載半導体装置には、電源のショートに外部信号を必要とする。
【0025】
図6に示すイネーブルヒューズ1のみをレーザにより切断する。この状態で、外部からDRAM動作モード信号(外部信号の一例)aを入力すると、Pチャンネルトランジスタ4とNチャンネルトランジスタ5が同時にオンし、電源VDDとグランド間がショートされる。したがって、ステップ−106の(電源)コンタクトテストにおいて、電源端子とグランド間がショートされていることにより不良チップと判定することができる。
【0026】
また図2に電源をショートさせるために出力するデータファイルの一例を示す。このデータファイルは、救済処理可能なチップについて出力される救済情報に、救済不可能なチップについて電源端子とグランドをショートさせるためのチップ加工処理データ(上記ステップ−103のトリミングデータ)を付加させたものである。
【0027】
図2において、21は検査対象となる品種名、拡散ロット番号、ウエハ番号を識別するためのコード、22はチップアドレスを示すコード、23は従来通りの救済ヒューズ情報、24は電源をショートさせるためにレーザをあてる座標情報、25は加工処理データの終了を示すコードであり、これらのデータをもとに電源がショートされる。
【0028】
このように本実施の形態1によれば、DRAM部機能検査によるDRAM部の良否判定の結果、NG(救済不可能)と判定されたチップに対して、電源端子とグランドをショートさせるためのデータを出力して、前記データにより電源端子とグランドをショートさせるトリミング処理工程(ステップ)を、LSI全体の検査ステップより先行して設けることにより、LSI全体の検査冒頭の電源コンタクトテストにおいて、NG(救済不可能)と判定されたチップを不良チップと判定でき、よって以後の検査を実行する必要をなくすことができる。したがって、出荷検査に必要な検査時間を大幅に短縮することができ、検査効率を向上させることが可能になり、出荷に必要とされるコストを削減することができる。
[実施の形態2]
本発明の実施の形態2における半導体装置の実行方法を使用する、被測定対象の半導体装置の回路構成図を図3に示す。図3の回路は、電源ショートに外部信号を必要としない回路図である。図3において、図6と同一機能部分については同一符号を付し、異なる部分についてのみ構成を説明する。
【0029】
新たに、電源VDDとグランドがそれぞれドレインとソースに接続されたNチャンネルトランジスタ7と、電源VDDとこのNチャンネルトランジスタ7のゲート間に接続された抵抗8と、Nチャンネルトランジスタ7のゲートとグランド間に接続されたヒューズ6からなる回路が追加されている。
【0030】
このように構成された半導体装置について、上記トリミング処理工程時の動作を説明する。
LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、不良と判定されたチップに対して、ヒューズ6をレーザにより切断する。すると、プルアップされた抵抗8によりNチャンネルトランジスタ7のゲートに対して電源VDDレベルの電圧が印加され、Nチャンネルトランジスタ7がオンされ、よって外部からの信号入力が無くても、電源端子とグランド間がショートされる。
【0031】
このように本実施の形態2によれば、ヒューズ6とNチャンネルトランジスタ7と抵抗8からなる回路を付加することにより、外部からの信号入力なしに、LSI全体の検査冒頭の電源コンタクトテストにおいて、不良判定させることができ、よって出荷検査に必要な検査時間を大幅に短縮することができ、検査効率を向上させることが可能になり、出荷に必要とされるコストを削減することができる。
[実施の形態3]
本発明の実施の形態3における半導体装置の検査方法を実行する、被測定対象の半導体装置の回路構成図を図4に示す。なお、図6と同一機能部分については同一符号を付し、異なる部分についてのみ構成を説明する。
【0032】
イネーブルヒューズ1に並列にスイッチ10を接続し、このスイッチ10をオン/オフする制御信号bを入力するスイッチ制御端子9を設けている。
このように構成された半導体装置について、上記トリミング処理工程時の動作を説明する。
【0033】
まず、LSI全体の検査に先行して実施されるDRAM部の機能検査の結果、不良と判定されたチップに対して、イネーブルヒューズ1をレーザにより切断する。この状態で、スイッチ制御端子9から入力された制御信号bによりスイッチのオン/オフを制御する。この制御信号bとDRAM動作モード信号aの組合せにより不良個所を特定できる。
【0034】
すなわち、スイッチ10が制御信号bによりオンされている場合は、イネーブルヒューズ1が切断されていない状態と同様であるので、電源端子とグランド間がショートされない状態となり、またスイッチ10が制御信号bによりオフされている場合は、DRAM動作モード信号aを入力することにより電源端子とグランド間がショート状態とされる。よって、制御信号bとDRAM動作モード信号aの組合せにより電源端子とグランド間のショート状態を自在に変化でき、その結果、不良個所を特定することができる。
【0035】
このように本実施の形態3によれば、スイッチ制御端子9とスイッチ10からなる回路を新たに付加することにより、LSI全体の検査冒頭の電源コンタクトテストにおいて、不良個所の特定が容易となり、不良解析を容易にすることができる。
【0036】
【発明の効果】
以上のように本発明によれば、メモリ部の機能検査の結果が救済不可能と判定された半導体装置の電源端子とグランド間を、次工程のコンタクトテスト実行前にショートさせることにより、次工程のコンタクトテストにおいて、先行検査結果が救済不可能と判定された半導体装置を不良品と判定でき、よって出荷検査に必要な検査時間を短縮することができ、出荷に必要とされるコストを削減することができる、という優れた効果を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の検査方法を示す検査フローチャートである。
【図2】同半導体装置の検査方法において出力される、メモリ不良を冗長救済するためのデータに、メモリ不良チップを電源ショート加工するためのデータを付加したファイルである。
【図3】本発明の実施の形態2における半導体装置の検査方法を実行する被半導体装置の回路図である。
【図4】本発明の実施の形態3における半導体装置の検査方法を実行する被半導体装置の回路図である。
【図5】従来のDRAM混載半導体装置の検査方法を示す検査フローチャートである。
【図6】冗長救済処理を可能としたDRAM混載半導体装置の回路図である。
【符号の説明】
1 イネーブルヒューズ
2 冗長セル選択ヒューズ
3 冗長セル選択ヒューズ
4 Pチャンネルトランジスタ
5 Nチャンネルトランジスタ
6 ヒューズ
7 Nチャンネルトランジスタ
8 抵抗
9 スイッチ制御端子
10 スイッチ
Claims (5)
- メモリ部とロジック部とを混載した半導体装置の検査方法であって、
前記半導体装置全体の検査工程の冒頭に、前記半導体装置の電源端子が電気的に正しく接続され、グランドや他電源端子とショートしていないかどうかを確認し、前記ショートを確認すると前記半導体装置を不良品と判定するコンタクトテスト工程を設け、
前記半導体装置全体の検査工程より先行して、前記メモリ部の機能検査を実行し、このメモリ部の良否判定の結果、救済不可能と判定された半導体装置に対して、前記半導体装置の電源端子とグランド間をショートさせるトリミング処理工程を設けたこと
を特徴とする半導体装置の検査方法。 - 前記メモリ部の機能検査によるメモリ部の良否判定の結果、救済可能と判定された半導体装置に対して、冗長救済処理工程を、前記半導体装置全体の検査工程より先行して実行すること
を特徴とする請求項1に記載の半導体装置の検査方法。 - 上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、
前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、
前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記半導体装置の電源端子とグランド間がショートされること
を特徴とする半導体装置。 - 上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、
前記半導体装置の電源端子とグランド間に、これら電源端子とグランド間をショートさせるイネーブルヒューズを設け、前記イネーブルヒューズと並列にスイッチを設け、
前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記イネーブルヒューズは切断され、前記スイッチのオン/オフが制御されることにより前記半導体装置の電源端子とグランド間のショート状態の有無が確認されること
を特徴とする半導体装置。 - 上記請求項1または請求項2に記載の半導体装置の検査方法を実行する、メモリ部とロジック部とを混載した半導体装置であって、
前記半導体装置の電源端子とグランドにそれぞれドレインとソースが接続されたNチャンネルトランジスタと、前記電源と前記Nチャンネルトランジスタのゲート間に接続された抵抗と、前記Nチャンネルトランジスタのゲートと前記グランド間に接続されたヒューズからなる回路を設け、
前記メモリ部の良否判定の結果、救済不可能と判定された場合、前記トリミング処理工程において前記ヒューズは切断され、プルアップされた抵抗によりNチャンネルトランジスタがオンされ、前記半導体装置の電源端子とグランド間がショートされること
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166392A JP2004014808A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の検査方法およびこの検査方法を実行する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166392A JP2004014808A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の検査方法およびこの検査方法を実行する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014808A true JP2004014808A (ja) | 2004-01-15 |
Family
ID=30433945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166392A Pending JP2004014808A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の検査方法およびこの検査方法を実行する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014808A (ja) |
-
2002
- 2002-06-07 JP JP2002166392A patent/JP2004014808A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784685B2 (en) | Testing vias and contacts in an integrated circuit | |
US6365421B2 (en) | Method and apparatus for storage of test results within an integrated circuit | |
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
US7486577B2 (en) | Repair circuit and method of repairing defects in a semiconductor memory device | |
JPH0658936B2 (ja) | ラッチ支援ヒューズテスト回路及びラッチ支援ヒューズテスト方法 | |
US7733096B2 (en) | Methods of testing fuse elements for memory devices | |
US7229858B2 (en) | Semiconductor wafer and semiconductor device manufacturing method using the same | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
JPH11260924A (ja) | 半導体集積回路装置のテスト方法 | |
JP2004014808A (ja) | 半導体装置の検査方法およびこの検査方法を実行する半導体装置 | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
JPH0829502A (ja) | 試験可能なロジックおよびメモリ混載半導体チップ | |
JP2003132695A (ja) | 半導体装置、並びに、それを用いた半導体検査装置および/または方法の検証方法 | |
JP2002286802A (ja) | 半導体装置の検査方法 | |
JPH0730068A (ja) | 半導体記憶装置 | |
JP3496970B2 (ja) | 半導体装置 | |
JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
JPH087593A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
JPH11243124A (ja) | 半導体装置の試験方法 | |
JPH0555313A (ja) | 半導体ウエハ | |
JP2001357694A (ja) | 半導体装置の冗長置換方法 | |
JPH0554694A (ja) | 半導体記憶装置 | |
CN116110489A (zh) | 一种三维芯片的测试方法、三维芯片及相关设备 | |
JPH0547862A (ja) | 半導体装置 | |
JP2002015594A (ja) | ヒューズブロー対応型の半導体集積回路 |