JP2004014763A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2004014763A JP2004014763A JP2002165477A JP2002165477A JP2004014763A JP 2004014763 A JP2004014763 A JP 2004014763A JP 2002165477 A JP2002165477 A JP 2002165477A JP 2002165477 A JP2002165477 A JP 2002165477A JP 2004014763 A JP2004014763 A JP 2004014763A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- layer
- forming
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、上下配線層がプラグで接続された多層配線構造に関するものである。
【0002】
【従来の技術】
図10〜図13は、従来の半導体装置の製造方法における配線形成を示す断面図である。
まず、単結晶シリコンなどから成る半導体基板1(図示せず)上の下層絶縁層2上の所定の領域に下層配線層3を形成し、この下層配線層3上を覆う全面に絶縁層としての層間絶縁膜4を形成する。その後、下層配線層3上の層間絶縁膜4に接続孔5を開口して、下層配線層3表面を露出する。次に、TiN膜/Ti膜から成るバリアメタル層6を、スパッタリング法またはCVD法により全面に成膜する(図10)。
次に、タングステン膜7aをCVD法により、接続孔5を埋め込むように全面に形成し(図11)、続いて、ドライエッチング法によりタングステン膜7aを全面エッチバックして接続孔5内にのみ残存させてタングステンプラグ7を形成し、層間絶縁膜4上のバリアメタル層6表面を露出させる。このとき、バリアメタル層6上にタングステン膜7aが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜7aを層間絶縁膜4上のバリアメタル層6表面より0.10〜0.30μm程度後退させてリセス8を形成する(図12)。
【0003】
次いで、AlCu膜から成る上層アルミ膜9を、300〜500℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜9およびバリアメタル層6をパターニングして、タングステンプラグ7により接続された上下配線層3、9の配線形成を完了する(図13)。
このように、従来の半導体装置の配線形成は、タングステンプラグ7上に接続形成する上層アルミ膜9を高温アルミ成膜法にて成膜していた。この高温アルミ成膜法は、成膜時にアルミ材料が流動状態で成膜されるため、良好なカバレジおよび表面平坦性で成膜できる技術である。
【0004】
【発明が解決しようとする課題】
上記のような上層アルミ膜9を形成する高温アルミ成膜法では、アルミ材料が良好に流動状態となることが良好なカバレジおよび表面平坦性を得るために重要である。しかしながら、後述する種々の要因によりアルミ材料の流動化が妨げられ、図13に示すように、タングステンプラグ7上のリセス部8で上層アルミ膜9中にボイド10が発生したり、また、図14に示すように窪み11が生じることがあった。このようなリセス部8での埋め込み不良は、特に接続孔5の開口径が0.3μmより小さい場合に顕著であり、上層アルミ膜9の配線としての信頼性に問題があった。
【0005】
高温アルミ成膜法における、アルミ材料の流動化が妨げられる要因の1つは、成膜時に半導体基板1、特に絶縁層から放出されるアウトガスに起因することが判っており、このため、成膜に先立って、半導体基板1を200〜300℃程度に加熱して予めアウトガスを放出させる脱ガス処理を従来から施している。この脱ガス処理により、絶縁層表面付近のガスは予め放出されるが、内部に残存したガスが上層アルミ膜9の成膜時に放出しアルミ材料の流動化を妨げることがあった。
また、ドライエッチング法によりタングステン膜7aを全面エッチバックしてタングステンプラグ7を形成し、バリアメタル層6表面を露出させる際、バリアメタル層6表面がエッチングダメージにより劣化する。このエッチングダメージは、オーバーエッチングにより接続孔5内にリセス8を形成する場合には顕著となる。このようなバリアメタル層6表面の劣化も、バリアメタル層6上に上層アルミ膜9を成膜する際に、アルミ材料の流動化が妨げられる要因となる。
【0006】
この発明は、上記のような問題点を解消するために成されたものであって、高温アルミ成膜法により成膜してタングステンプラグ上に接続形成する上層アルミ配線層を、成膜時に良好な流動性を有して、タングステンプラグ上にボイドや窪みを発生することなく成膜し、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ配線層を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、上記絶縁層を形成した後、上記半導体基板裏面に形成された絶縁膜を除去し、その後、高温アルミ成膜法により300〜500℃の成膜温度で上記上層アルミ配線層を成膜するものである。
【0008】
この発明の請求項2に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により300〜500℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するものである。
【0009】
この発明の請求項3に係る半導体装置の製造方法は、請求項1または2において、上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を350〜500℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜するものである。
【0010】
この発明の請求項4に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にTiN膜を形成した後、高温アルミ成膜法により300〜500℃の成膜温度で上記上層アルミ配線層を成膜し、該上記上層アルミ配線層、上記TiN膜および上記バリアメタル層をパターニングする工程とを有するものである。
【0011】
この発明の請求項5に係る半導体装置の製造方法は、請求項1〜3のいずれかにおいて、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にTiN膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記TiN膜および上記バリアメタル層をパターニングする工程とを有するものである。
【0012】
この発明の請求項6に係る半導体装置の製造方法は、請求項1〜3のいずれかにおいて、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にTiN膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記TiN膜をパターニングする工程とを有するものである。
【0013】
この発明の請求項7に係る半導体装置は、半導体基板上に、所定の領域に配設された下層配線層と、上記下層配線層上の全面に形成された絶縁層と、該絶縁層に上記下層配線層に達するように設けられた接続孔と、該接続孔内および上記絶縁層表面に形成されたバリアメタル層と、上記接続孔内に上記バリアメタル層を介して埋め込まれてタングステンプラグを構成するタングステン膜と、上記絶縁層表面に形成された上記バリアメタル層上および上記タングステンプラグ上にTiN膜を介して形成された上層アルミ配線層とを備えたものである。
【0014】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について説明する。
図1、図2は、この発明の実施の形態1による半導体装置の製造方法における配線形成を示す断面図であり、特に図1は、上層アルミ配線層の形成に先だって行う、裏面絶縁膜除去工程を示すもの、図2はその後の製造工程をしめすものである。
まず、単結晶シリコンなどから成る半導体基板1上の下層絶縁層2上の所定の領域に下層配線層3を形成し、この下層配線層3上を覆う全面に絶縁層としての層間絶縁膜4を形成する。この状態で、半導体基板1の裏面側にも裏面絶縁膜12が形成されている。次いで、層間絶縁膜4上の全面をホトレジスト膜13で覆い(図1(a))、フッ酸などのエッチング液によるウェットエッチングにより裏面絶縁膜12を除去し、その後ホトレジスト膜13を除去する(図1(b))。
【0015】
これ以降の処理は半導体基板1表面側についての処理であるため、図2は、便宜上、下層絶縁層2より上層部分のみの図示とする。
次いで、下層配線層3上の層間絶縁膜4に接続孔5を開口して、下層配線層3表面を露出する。次に、TiN膜/Ti膜から成るバリアメタル層6を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはCVD法により全面に成膜する(図2(a))。
次に、タングステン(W)膜7aをCVD法により、接続孔5を埋め込むように全面に形成し(図2(b))、続いて、ドライエッチング法によりタングステン膜7aを全面エッチバックして接続孔5内にのみ残存させてタングステンプラグ7を形成し、層間絶縁膜4上のバリアメタル層6表面を露出させる。このとき、バリアメタル層6上にタングステン膜7aが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜7aを層間絶縁膜4上のバリアメタル層6表面より0.10〜0.30μm程度後退させてリセス8を形成する(図2(c))。
次いで、半導体基板1を加熱して脱ガス処理をした後、続いて、上層アルミ配線層としてのAlCu膜から成る上層アルミ膜9を、300〜500℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜9およびバリアメタル層6をパターニングして、タングステンプラグ7により接続された上下配線層3、9の配線形成を完了する(図2(d))。
【0016】
上記のように、この実施の形態では、半導体基板1裏面に形成された裏面絶縁膜12を除去し、その後、裏面に絶縁層がない状態で、高温アルミ成膜法により上記上層アルミ膜9を成膜する。このため、上層アルミ膜9の成膜時に、絶縁層を発生源としてアルミ材料の流動化を阻害するH2O、O2等のアウトガスの発生量を大きく低減でき、成膜時のアルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜9が成膜できる。
【0017】
なお、上層アルミ膜9の成膜に先立って行う脱ガス処理を、成膜温度と同等の高温である350〜500℃に半導体基板1を加熱して行い、続いて半導体基板1を大気に晒すことなく上層アルミ膜9を成膜すると、脱ガス処理の効果がより高くなる。例えば、脱ガス処理を350〜400℃で90〜120secの条件で行った後、続いて450℃の成膜温度で上層アルミ膜9の成膜を行う。これにより成膜時のアウトガスの発生量がより効果的に低減でき、より信頼性の高い上層アルミ膜9が得られる。
【0018】
実施の形態2.
次に、この発明の実施の形態2について説明する。
図3は、この発明の実施の形態2による上層アルミ膜9の成膜時の様子を示す断面図である。
図において、14は成膜装置のチャンバ、15はステージ、16はステージ15上に載置されるウェハ(半導体基板)、17はウェハ16の周囲に装着されるアウトガス拡散防止用リング、18は排気口である。
この実施の形態では、上記実施の形態1による製造方法にて、裏面絶縁膜12除去に係る工程を省略した製造方法にて配線形成を行い、上層アルミ膜9の高温アルミ成膜法による成膜を、図3に示すように、ウェハ16の周囲にアウトガス拡散防止用リング17を装着し、チャンバ14内のウェハ裏面側に排気口18を設けて裏面側から排気する状態で行う。
これにより、ウェハ16裏面側に絶縁層が存在しても、裏面側からのアウトガスが表面側に拡散されるのが抑制され、上層アルミ膜9の成膜時に、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜9が成膜できる。
【0019】
実施の形態3.
次に、この発明の実施の形態3について説明する。
図4〜図8は、この発明の実施の形態3による半導体装置の製造方法における配線形成および構造を示す断面図である。なお図4〜図8は、便宜上、下層絶縁層2より上層部分のみの図示とする。
まず、配線形成について説明する。
半導体基板1上の下層絶縁層2上の所定の領域に下層配線層3を形成し、この下層配線層3上を覆う全面に層間絶縁膜4を形成する。次いで、下層配線層3上の層間絶縁膜4に接続孔5を開口して、下層配線層3表面を露出する。次に、TiN膜/Ti膜から成るバリアメタル層6を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはCVD法により全面に成膜する(図4)。
【0020】
次に、タングステン膜7aをCVD法により、接続孔5を埋め込むように全面に形成し(図5)、続いて、ドライエッチング法によりタングステン膜7aを全面エッチバックして接続孔5内にのみ残存させてタングステンプラグ7を形成し、層間絶縁膜4上のバリアメタル層6表面を露出させる。このとき、バリアメタル層6上にタングステン膜7aが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜7aを層間絶縁膜4上のバリアメタル層6表面より0.10〜0.30μm程度後退させてリセス8を形成する(図6)。
次いで、第2のTiN膜6aを、スパッタリング法またはCVD法により10〜30nmの膜厚で全面に成膜する(図7)。
次いで、半導体基板1を加熱して脱ガス処理をした後、続いて、AlCu膜から成る上層アルミ膜9を、300〜500℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜9、第2のTiN膜6aおよびバリアメタル層6をパターニングして、タングステンプラグ7により接続された上下配線層3、9の配線形成を完了する(図8)。
【0021】
このように形成された配線構造では、図8に示すように、下層配線層3に達する接続孔5内および層間絶縁膜4表面にバリアメタル層(TiN膜/Ti膜)が形成され、タングステン膜7aが接続孔5内にバリアメタル層6を介して埋め込まれてタングステンプラグ7を構成する。さらに、層間絶縁膜4表面に形成されたバリアメタル層6上およびタングステンプラグ7上に第2のTiN膜6aを介して上層アルミ膜9が形成される。
【0022】
この実施の形態では、タングステンプラグ7形成時におけるタングステン膜7aの全面エッチバックにおいて、層間絶縁膜4表面のバリアメタル層6を露出させてエッチングを終了するが、このとき、バリアメタル層(TiN膜/Ti膜)6表面、即ちTiN膜表面はエッチング時のプラズマなどによるダメージで劣化する。このようにバリアメタル層6表面(TiN膜表面)はダメージを受けているが、このバリアメタル層6およびタングステンプラグ7上を覆って、全面に第2のTiN膜6aを形成し、その上に、高温アルミ成膜法により上層アルミ膜9の成膜を行う。このように、上層アルミ膜9成膜時に下地(第2のTiN膜6a)の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜9が成膜できる。
【0023】
なお、この実施の形態に、上記実施の形態1、2で示した方法を適用しても良く、上層アルミ膜9成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【0024】
実施の形態4.
次に、この発明の実施の形態4について説明する。
図9は、この発明の実施の形態4による半導体装置の製造方法を示す断面図である。なお図9は、便宜上、下層絶縁層2より上層部分のみの図示とする。
まず、上記実施の形態3と同様に、下層配線層3上の層間絶縁膜4に接続孔5を開口し、TiN膜/Ti膜から成るバリアメタル層6、タングステン膜7aを順次成膜する。続いて、ドライエッチング法によりタングステン膜7a、続いてバリアメタル層6を全面エッチバックして、接続孔5内にのみ残存させてタングステンプラグ7を形成し、層間絶縁膜4表面を露出させる。このとき、層間絶縁膜4上にタングステン膜7aが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜7aを層間絶縁膜4表面より0.10〜0.30μm程度後退させてリセス8を形成する。このとき、接続孔開口端部4aにおける層間絶縁膜角部が除去されて、開口径が拡がった形状となる(図9(a))。
【0025】
次いで、第2のTiN膜6bを、スパッタリング法またはCVD法により20〜70nmの膜厚で全面に成膜し(図9(b))、この後、半導体基板1を加熱して脱ガス処理をした後、続いて、AlCu膜から成る上層アルミ膜9を、300〜500℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜9、第2のTiN膜6bをパターニングして、タングステンプラグ7により接続された上下配線層3、9の配線形成を完了する(図9(c))。
【0026】
この実施の形態では、タングステンプラグ7形成時におけるタングステン膜7aの全面エッチバックにおいて、層間絶縁膜4表面を露出させてエッチングを終了する。このとき、接続孔開口端部4aが同時にエッチングされて開口径が拡がる。この後上層アルミ膜9のバリアメタルとなる第2のTiN膜6bを形成し、その上に、高温アルミ成膜法により上層アルミ膜9の成膜を行う。このように、上層アルミ膜9成膜時に下地(第2のTiN膜6b)の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。また、タングステン膜7aの全面エッチバック時に接続孔5の開口径が拡がるため、上層アルミ膜9がリセス部8に埋め込み易くなる。これらにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜9が成膜できる。
【0027】
なお、この実施の形態においても、上記実施の形態1、2で示した方法を適用しても良く、上層アルミ膜9成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【0028】
【発明の効果】
以上のように、この発明の請求項1に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、上記絶縁層を形成した後、上記半導体基板裏面に形成された絶縁膜を除去し、その後、高温アルミ成膜法により300〜500℃の成膜温度で上記上層アルミ配線層を成膜するため、上層アルミ配線層の成膜時に、アウトガスの発生量を大きく低減でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【0029】
この発明の請求項2に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により300〜500℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するため、上層アルミ配線層の成膜時に、半導体基板裏面からのアウトガスの影響を低減でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【0030】
この発明の請求項3に係る半導体装置の製造方法は、請求項1または2において、上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を350〜500℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜するため、脱ガス処理による効果を高めて、上層アルミ配線層の成膜時に、アウトガスの発生量をさらに効果的に低減でき、より信頼性の高い上層アルミ配線層が成膜できる。
【0031】
この発明の請求項4に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にTiN膜を形成した後、高温アルミ成膜法により300〜500℃の成膜温度で上記上層アルミ配線層を成膜し、該上記上層アルミ配線層、上記TiN膜および上記バリアメタル層をパターニングする工程とを有するため、上層アルミ配線層成膜時に下地の表面状態が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【0032】
この発明の請求項5に係る半導体装置の製造方法は、請求項1〜3のいずれかにおいて、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にTiN膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記TiN膜および上記バリアメタル層をパターニングする工程とを有するため、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【0033】
この発明の請求項6に係る半導体装置の製造方法は、請求項1〜3のいずれかにおいて、上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にTiN膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記TiN膜をパターニングする工程とを有するため、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態および開口形状が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【0034】
この発明の請求項7に係る半導体装置は、半導体基板上に、所定の領域に配設された下層配線層と、上記下層配線層上の全面に形成された絶縁層と、該絶縁層に上記下層配線層に達するように設けられた接続孔と、該接続孔内および上記絶縁層表面に形成されたバリアメタル層と、上記接続孔内に上記バリアメタル層を介して埋め込まれてタングステンプラグを構成するタングステン膜と、上記絶縁層表面に形成された上記バリアメタル層上および上記タングステンプラグ上にTiN膜を介して形成された上層アルミ配線層とを備えたため、良好な下地の表面状態にて上層アルミ配線層を成膜することができ、カバレジ特性および表面平坦性の良い上層アルミ配線層が得られ、配線構造の信頼性が向上する。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の配線形成を示す断面図である。
【図2】この発明の実施の形態1による半導体装置の配線形成を示す断面図である。
【図3】この発明の実施の形態2による半導体装置の配線形成の様子を示す断面図である。
【図4】この発明の実施の形態3による半導体装置の配線形成の一工程を示す断面図である。
【図5】この発明の実施の形態3による半導体装置の配線形成の一工程を示す断面図である。
【図6】この発明の実施の形態3による半導体装置の配線形成の一工程を示す断面図である。
【図7】この発明の実施の形態3による半導体装置の配線形成の一工程を示す断面図である。
【図8】この発明の実施の形態3による半導体装置の構造および配線形成の一工程を示す断面図である。
【図9】この発明の実施の形態4による半導体装置の配線形成を示す断面図である。
【図10】従来の半導体装置の配線形成の一工程を示す断面図である。
【図11】従来の半導体装置の配線形成の一工程を示す断面図である。
【図12】従来の半導体装置の配線形成の一工程を示す断面図である。
【図13】従来の半導体装置の配線形成の一工程を示す断面図である。
【図14】従来の半導体装置の配線形成の問題点を示す断面図である。
【符号の説明】
1 半導体基板、3 下層配線層、4 絶縁層としての層間絶縁膜、
4a 開口端部、5 接続孔、6 バリアメタル層(TiN膜/Ti膜)、
6a,6b TiN膜としての第2のTiN膜、7 タングステンプラグ、
7a タングステン膜、8 リセス、
9 上層アルミ配線層としての上層アルミ膜、12 裏面絶縁膜、
14 チャンバ、16 ウェハ、17 アウトガス拡散防止用リング、
18 排気口。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a multilayer wiring structure in which upper and lower wiring layers are connected by plugs.
[0002]
[Prior art]
10 to 13 are cross-sectional views showing wiring formation in a conventional method for manufacturing a semiconductor device.
First, a
Next, a
[0003]
Next, an
As described above, in the wiring formation of the conventional semiconductor device, the
[0004]
[Problems to be solved by the invention]
In the high-temperature aluminum film forming method for forming the
[0005]
It has been found that one of the factors that hinder the fluidization of the aluminum material in the high-temperature aluminum film formation method is due to outgas released from the
Further, when the
[0006]
The present invention has been made in order to solve the above-described problems, and an upper aluminum wiring layer formed by a high-temperature aluminum film forming method and connected to a tungsten plug is preferably formed at the time of film formation. It is an object of the present invention to obtain a highly reliable upper aluminum wiring layer having good fluidity and being formed on a tungsten plug without generating voids or depressions, and having good coverage characteristics and surface flatness.
[0007]
[Means for Solving the Problems]
The method of manufacturing a semiconductor device according to
[0008]
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the lower wiring layer on the semiconductor substrate and the upper aluminum wiring layer containing aluminum formed on the lower wiring layer via the insulating layer are formed by tungsten plugs. A wiring structure connected by the method described above, wherein a ring for preventing outgas diffusion is mounted around the semiconductor substrate at a film forming temperature of 300 to 500 ° C. by a high-temperature aluminum film forming method, The upper aluminum wiring layer is formed while the air is exhausted from the back side of the semiconductor substrate.
[0009]
According to a third aspect of the present invention, in the method for manufacturing a semiconductor device according to the first or second aspect, the formation of the upper aluminum wiring layer by the high-temperature aluminum film forming method includes the step of forming the semiconductor substrate at 350 to 500 ° C. prior to film formation. Then, after performing degassing by heating to above, the upper aluminum wiring layer is formed without exposing the semiconductor substrate to the atmosphere.
[0010]
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, the lower wiring layer on the semiconductor substrate and the upper aluminum wiring layer including aluminum formed on the lower wiring layer via an insulating layer are formed by tungsten plugs. A step of forming a connection hole reaching the lower wiring layer in the insulating layer after forming the insulating layer on the lower wiring layer, and then forming the connection hole in the insulating layer. A tungsten film is formed on the entire surface via a barrier metal layer so as to bury the film, the entire surface of the tungsten film is etched back by dry etching, and the tungsten film is left only in the connection hole to form the tungsten plug. A step of exposing the surface of the upper barrier metal layer, and then forming a TiN film on the entire surface and then forming the TiN film at a film forming temperature of 300 to 500 ° C. by a high-temperature aluminum film forming method. Depositing a layer of aluminum interconnection layer, upper SL upper aluminum wiring layer, and a step of patterning the TiN film and the barrier metal layer.
[0011]
According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to third aspects, the insulating layer is formed on the lower wiring layer, and then the insulating layer is connected to the lower wiring layer. Forming a hole, and then forming a tungsten film on the entire surface via a barrier metal layer so as to fill the connection hole, and etching back the entire surface of the tungsten film by dry etching to leave the tungsten film only in the connection hole. Forming the tungsten plug and exposing the surface of the barrier metal layer on the insulating layer, and then forming a TiN film on the entire surface, forming the upper aluminum wiring layer, and forming the upper aluminum wiring layer; Patterning the TiN film and the barrier metal layer.
[0012]
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the insulating layer is formed on the lower wiring layer, and then the insulating layer is connected to the lower wiring layer. Forming a hole, and then forming a tungsten film on the entire surface via a barrier metal layer so as to fill the connection hole, and etching back the entire surface of the tungsten film and the barrier metal layer by dry etching to form the insulating film. Forming the tungsten plug, leaving the insulating layer surface exposed, and removing the corner of the insulating layer at the end of the opening of the connecting hole, while leaving only the inside of the connection hole in a state of being retracted from the layer surface. And then forming a TiN film on the entire surface, forming the upper aluminum wiring layer, and patterning the upper aluminum wiring layer and the TiN film. It is intended to.
[0013]
A semiconductor device according to a seventh aspect of the present invention is a semiconductor device, comprising: a lower wiring layer provided in a predetermined region on a semiconductor substrate; an insulating layer formed on the entire surface of the lower wiring layer; A connection hole provided to reach the lower wiring layer, a barrier metal layer formed in the connection hole and on the surface of the insulating layer, and a tungsten plug embedded in the connection hole via the barrier metal layer. A tungsten film to be formed, and an upper aluminum wiring layer formed on the barrier metal layer and the tungsten plug formed on the surface of the insulating layer via a TiN film.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
1 and 2 are cross-sectional views showing wiring formation in a method for manufacturing a semiconductor device according to a first embodiment of the present invention. In particular, FIG. 1 shows a back surface insulating film removing step performed prior to formation of an upper aluminum wiring layer. FIG. 2 shows a subsequent manufacturing process.
First, a
[0015]
Since the subsequent process is a process on the front surface side of the
Next, a
Next, a tungsten (W)
Next, after the
[0016]
As described above, in the present embodiment, the back
[0017]
The degassing process performed prior to the formation of the
[0018]
Next, a second embodiment of the present invention will be described.
FIG. 3 is a cross-sectional view showing a state when
In the figure,
In this embodiment, in the manufacturing method according to the first embodiment, wiring is formed by a manufacturing method in which the step of removing the back
Thereby, even if an insulating layer is present on the back side of the wafer 16, diffusion of outgas from the back side to the front side is suppressed, and the fluidity of the aluminum material is increased when the
[0019]
Next, a third embodiment of the present invention will be described.
4 to 8 are cross-sectional views showing a wiring formation and a structure in a method of manufacturing a semiconductor device according to a third embodiment of the present invention. 4 to 8 show only a portion above the lower insulating
First, wiring formation will be described.
A
[0020]
Next, a
Next, a
Next, after the
[0021]
In the wiring structure thus formed, as shown in FIG. 8, a barrier metal layer (TiN film / Ti film) is formed in the
[0022]
In this embodiment, the etching is completed by exposing the
[0023]
Note that the method described in the first and second embodiments may be applied to this embodiment. When the
[0024]
Next, a fourth embodiment of the present invention will be described.
FIG. 9 is a sectional view showing a method for manufacturing a semiconductor device according to
First, as in the third embodiment, a
[0025]
Next, a
[0026]
In this embodiment, the etching is completed by exposing the surface of the
[0027]
Also in this embodiment, the method shown in the first and second embodiments may be applied. When the
[0028]
【The invention's effect】
As described above, the method for manufacturing a semiconductor device according to
[0029]
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the lower wiring layer on the semiconductor substrate and the upper aluminum wiring layer containing aluminum formed on the lower wiring layer via the insulating layer are formed by tungsten plugs. A wiring structure connected by the method described above, wherein a ring for preventing outgas diffusion is mounted around the semiconductor substrate at a film forming temperature of 300 to 500 ° C. by a high-temperature aluminum film forming method, Since the upper aluminum wiring layer is formed in a state of being evacuated from the backside of the semiconductor substrate, the influence of outgas from the backside of the semiconductor substrate can be reduced during the formation of the upper aluminum wiring layer. By increasing the fluidity, the upper aluminum wiring layer can be formed with good coverage characteristics and surface flatness, and a highly reliable wiring structure can be obtained.
[0030]
According to a third aspect of the present invention, in the method for manufacturing a semiconductor device according to the first or second aspect, the formation of the upper aluminum wiring layer by the high-temperature aluminum film forming method includes the step of forming the semiconductor substrate at 350 to 500 ° C. prior to film formation. After heating and degassing, the upper aluminum wiring layer is formed without exposing the semiconductor substrate to the atmosphere. In addition, the amount of outgas generated can be more effectively reduced, and a more reliable upper aluminum wiring layer can be formed.
[0031]
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, the lower wiring layer on the semiconductor substrate and the upper aluminum wiring layer including aluminum formed on the lower wiring layer via an insulating layer are formed by tungsten plugs. A step of forming a connection hole reaching the lower wiring layer in the insulating layer after forming the insulating layer on the lower wiring layer, and then forming the connection hole in the insulating layer. A tungsten film is formed on the entire surface via a barrier metal layer so as to bury the film, the entire surface of the tungsten film is etched back by dry etching, and the tungsten film is left only in the connection hole to form the tungsten plug. A step of exposing the surface of the upper barrier metal layer, and then forming a TiN film on the entire surface and then forming the TiN film at a film forming temperature of 300 to 500 ° C. by a high-temperature aluminum film forming method Forming an upper aluminum wiring layer, and patterning the upper aluminum wiring layer, the TiN film and the barrier metal layer, thereby improving the surface condition of the base when forming the upper aluminum wiring layer. In this case, the upper aluminum wiring layer can be formed with good coverage characteristics and surface flatness by increasing the fluidity of the aluminum material at the time, and a highly reliable wiring structure can be obtained.
[0032]
According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to third aspects, the insulating layer is formed on the lower wiring layer, and then the insulating layer is connected to the lower wiring layer. A step of opening a hole, and then forming a tungsten film on the entire surface via a barrier metal layer so as to fill the connection hole, and etching back the entire surface of the tungsten film by dry etching to leave the tungsten film only in the connection hole. Forming the tungsten plug and exposing the surface of the barrier metal layer on the insulating layer, and then forming a TiN film on the entire surface, forming the upper aluminum wiring layer, and forming the upper aluminum wiring layer; Patterning the TiN film and the barrier metal layer, so that the influence of outgas during the formation of the upper aluminum wiring layer can be reduced, and Surface condition can be improved by increasing the fluidity of the aluminum material at the time of film formation can be better deposited coverage properties and surface flatness of the upper aluminum wiring layer, the wiring structure is obtained with higher reliability.
[0033]
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the insulating layer is formed on the lower wiring layer, and then the insulating layer is connected to the lower wiring layer. Forming a hole, and then forming a tungsten film on the entire surface via a barrier metal layer so as to fill the connection hole, and etching back the entire surface of the tungsten film and the barrier metal layer by dry etching to form the insulating film. Forming the tungsten plug, leaving the insulating layer surface exposed, and removing the corner of the insulating layer at the end of the opening of the connecting hole, while leaving only the inside of the connection hole in a state of being retracted from the layer surface. And then forming a TiN film on the entire surface, forming the upper aluminum wiring layer, and patterning the upper aluminum wiring layer and the TiN film. Therefore, the influence of outgas during the formation of the upper aluminum wiring layer can be reduced, the surface condition of the base and the shape of the opening can be improved, and the fluidity of the aluminum material at the time of film formation can be increased to provide the upper aluminum wiring layer with coverage characteristics and surface properties. The film can be formed with better flatness, and a more reliable wiring structure can be obtained.
[0034]
A semiconductor device according to a seventh aspect of the present invention is a semiconductor device, comprising: a lower wiring layer provided in a predetermined region on a semiconductor substrate; an insulating layer formed on the entire surface of the lower wiring layer; A connection hole provided to reach the lower wiring layer, a barrier metal layer formed in the connection hole and on the surface of the insulating layer, and a tungsten plug embedded in the connection hole via the barrier metal layer. Since a tungsten film to be formed and an upper aluminum wiring layer formed on the barrier metal layer formed on the surface of the insulating layer and on the tungsten plug via a TiN film are provided, the surface state of the base can be improved. An upper aluminum wiring layer can be formed, and an upper aluminum wiring layer having good coverage characteristics and surface flatness can be obtained, and the reliability of the wiring structure is improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing wiring formation of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing wiring formation of the semiconductor device according to the first embodiment of the present invention;
FIG. 3 is a sectional view showing a state of forming a wiring of a semiconductor device according to a second embodiment of the present invention;
FIG. 4 is a cross-sectional view showing a step of forming a wiring of a semiconductor device according to a third embodiment of the present invention;
FIG. 5 is a cross-sectional view showing a step of forming a wiring of a semiconductor device according to a third embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a step of forming a wiring of a semiconductor device according to a third embodiment of the present invention;
FIG. 7 is a cross-sectional view showing a step of forming a wiring of a semiconductor device according to a third embodiment of the present invention;
FIG. 8 is a cross-sectional view showing a structure of a semiconductor device according to a third embodiment of the present invention and a step of forming a wiring;
FIG. 9 is a cross-sectional view showing wiring formation of a semiconductor device according to a fourth embodiment of the present invention.
FIG. 10 is a cross-sectional view showing one process of forming a wiring in a conventional semiconductor device.
FIG. 11 is a cross-sectional view showing one process of forming a wiring in a conventional semiconductor device.
FIG. 12 is a cross-sectional view showing one process of forming a wiring in a conventional semiconductor device.
FIG. 13 is a cross-sectional view showing one process of forming a wiring of a conventional semiconductor device.
FIG. 14 is a cross-sectional view showing a problem in forming a wiring in a conventional semiconductor device.
[Explanation of symbols]
1 semiconductor substrate, 3 lower wiring layers, 4 interlayer insulating films as insulating layers,
4a Open end, 5 connection hole, 6 barrier metal layer (TiN film / Ti film),
6a, 6b second TiN film as TiN film, 7 tungsten plug,
7a tungsten film, 8 recess,
9 upper aluminum film as upper aluminum wiring layer, 12 back insulating film,
14 chamber, 16 wafer, 17 ring for preventing outgas diffusion,
18 Exhaust port.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165477A JP4285946B2 (en) | 2002-06-06 | 2002-06-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165477A JP4285946B2 (en) | 2002-06-06 | 2002-06-06 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014763A true JP2004014763A (en) | 2004-01-15 |
JP4285946B2 JP4285946B2 (en) | 2009-06-24 |
Family
ID=30433311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002165477A Expired - Fee Related JP4285946B2 (en) | 2002-06-06 | 2002-06-06 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4285946B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310752A (en) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | Method of manufacturing semiconductor device |
US7791202B2 (en) | 2005-01-21 | 2010-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
US8022542B2 (en) | 2005-10-07 | 2011-09-20 | Renesas Electronics Corp | Semiconductor device having improved metal wiring |
CN104064511A (en) * | 2013-03-19 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | Silicon chip contact hole process method |
WO2016125490A1 (en) * | 2015-02-03 | 2016-08-11 | 富士電機株式会社 | Semiconductor device and method for manufacturing same |
-
2002
- 2002-06-06 JP JP2002165477A patent/JP4285946B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791202B2 (en) | 2005-01-21 | 2010-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
US7994054B2 (en) | 2005-01-21 | 2011-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
US8148274B2 (en) | 2005-01-21 | 2012-04-03 | Kabushiki Kaisha Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
JP2006310752A (en) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | Method of manufacturing semiconductor device |
US8022542B2 (en) | 2005-10-07 | 2011-09-20 | Renesas Electronics Corp | Semiconductor device having improved metal wiring |
CN104064511A (en) * | 2013-03-19 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | Silicon chip contact hole process method |
WO2016125490A1 (en) * | 2015-02-03 | 2016-08-11 | 富士電機株式会社 | Semiconductor device and method for manufacturing same |
CN106663692A (en) * | 2015-02-03 | 2017-05-10 | 富士电机株式会社 | Semiconductor device and method for manufacturing same |
JPWO2016125490A1 (en) * | 2015-02-03 | 2017-10-26 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
US11127844B2 (en) | 2015-02-03 | 2021-09-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4285946B2 (en) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903345B2 (en) | Method for forming metal wiring layer of semiconductor element | |
TWI452658B (en) | Through substrate via including variable sidewall profile | |
JPH05206290A (en) | Method for formation of via for multilayer interconnection integrated circuit use | |
JP2001015594A (en) | Formation of multilayered metallic wiring of semiconductor device | |
JP4583706B2 (en) | Method for forming multilayer metal wiring of semiconductor element | |
US20090061620A1 (en) | Method of manufacturing a semiconductor device | |
JP2004014763A (en) | Semiconductor device and its manufacturing method | |
JP2758841B2 (en) | Method for manufacturing semiconductor device | |
JP2004288950A (en) | Wiring structure | |
JP2004282034A (en) | Semiconductor device and its manufacturing method | |
JP4243099B2 (en) | Method for forming metal wiring of semiconductor element | |
JP2002319617A (en) | Semiconductor device and its manufacturing method | |
KR100987871B1 (en) | Method of forming metal line of semiconductor devices | |
JPH10294314A (en) | Semiconductor device and fabrication thereof | |
JP3301466B2 (en) | Method for manufacturing semiconductor device | |
JP4207113B2 (en) | Method for forming wiring structure | |
JP2007027234A (en) | Semiconductor device and its manufacturing method | |
JP4290979B2 (en) | Method for forming multilayer metal wiring of semiconductor element | |
JPH07297280A (en) | Manufacture of semiconductor device | |
JPH08203899A (en) | Fabrication of semiconductor device | |
JP3254763B2 (en) | Multi-layer wiring formation method | |
KR100237743B1 (en) | Method for forming metal interconnector in semiconductor device | |
JP5362970B2 (en) | Manufacturing method of semiconductor device | |
JPH05283363A (en) | Manufacture of semiconductor device | |
JP2000091427A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070507 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |