JP4285946B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4285946B2
JP4285946B2 JP2002165477A JP2002165477A JP4285946B2 JP 4285946 B2 JP4285946 B2 JP 4285946B2 JP 2002165477 A JP2002165477 A JP 2002165477A JP 2002165477 A JP2002165477 A JP 2002165477A JP 4285946 B2 JP4285946 B2 JP 4285946B2
Authority
JP
Japan
Prior art keywords
film
layer
forming
wiring layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002165477A
Other languages
Japanese (ja)
Other versions
JP2004014763A (en
Inventor
安洋 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002165477A priority Critical patent/JP4285946B2/en
Publication of JP2004014763A publication Critical patent/JP2004014763A/en
Application granted granted Critical
Publication of JP4285946B2 publication Critical patent/JP4285946B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、上下配線層がプラグで接続された多層配線構造に関するものである。
【０００２】
【従来の技術】
図１０〜図１３は、従来の半導体装置の製造方法における配線形成を示す断面図である。
まず、単結晶シリコンなどから成る半導体基板１（図示せず）上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。その後、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、スパッタリング法またはＣＶＤ法により全面に成膜する（図１０）。
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図１１）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図１２）。
【０００３】
次いで、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図１３）。
このように、従来の半導体装置の配線形成は、タングステンプラグ７上に接続形成する上層アルミ膜９を高温アルミ成膜法にて成膜していた。この高温アルミ成膜法は、成膜時にアルミ材料が流動状態で成膜されるため、良好なカバレジおよび表面平坦性で成膜できる技術である。
【０００４】
【発明が解決しようとする課題】
上記のような上層アルミ膜９を形成する高温アルミ成膜法では、アルミ材料が良好に流動状態となることが良好なカバレジおよび表面平坦性を得るために重要である。しかしながら、後述する種々の要因によりアルミ材料の流動化が妨げられ、図１３に示すように、タングステンプラグ７上のリセス部８で上層アルミ膜９中にボイド１０が発生したり、また、図１４に示すように窪み１１が生じることがあった。このようなリセス部８での埋め込み不良は、特に接続孔５の開口径が０．３μｍより小さい場合に顕著であり、上層アルミ膜９の配線としての信頼性に問題があった。
【０００５】
高温アルミ成膜法における、アルミ材料の流動化が妨げられる要因の１つは、成膜時に半導体基板１、特に絶縁層から放出されるアウトガスに起因することが判っており、このため、成膜に先立って、半導体基板１を２００〜３００℃程度に加熱して予めアウトガスを放出させる脱ガス処理を従来から施している。この脱ガス処理により、絶縁層表面付近のガスは予め放出されるが、内部に残存したガスが上層アルミ膜９の成膜時に放出しアルミ材料の流動化を妨げることがあった。
また、ドライエッチング法によりタングステン膜７ａを全面エッチバックしてタングステンプラグ７を形成し、バリアメタル層６表面を露出させる際、バリアメタル層６表面がエッチングダメージにより劣化する。このエッチングダメージは、オーバーエッチングにより接続孔５内にリセス８を形成する場合には顕著となる。このようなバリアメタル層６表面の劣化も、バリアメタル層６上に上層アルミ膜９を成膜する際に、アルミ材料の流動化が妨げられる要因となる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、高温アルミ成膜法により成膜してタングステンプラグ上に接続形成する上層アルミ配線層を、成膜時に良好な流動性を有して、タングステンプラグ上にボイドや窪みを発生することなく成膜し、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ配線層を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するとともに、アウトガス拡散防止用リングによって半導体基板の裏面に形成されている絶縁層からのアウトガスが半導体基板の表面側に拡散されるのを抑制するものである。
【０００９】
上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜するものであってもよい。
【００１１】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有するものであってもよい。
【００１２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有するものであってもよい。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１、図２は、この発明の実施の形態１による半導体装置の製造方法における配線形成を示す断面図であり、特に図１は、上層アルミ配線層の形成に先だって行う、裏面絶縁膜除去工程を示すもの、図２はその後の製造工程をしめすものである。
まず、単結晶シリコンなどから成る半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。この状態で、半導体基板１の裏面側にも裏面絶縁膜１２が形成されている。次いで、層間絶縁膜４上の全面をホトレジスト膜１３で覆い（図１（ａ））、フッ酸などのエッチング液によるウェットエッチングにより裏面絶縁膜１２を除去し、その後ホトレジスト膜１３を除去する（図１（ｂ））。
【００１５】
これ以降の処理は半導体基板１表面側についての処理であるため、図２は、便宜上、下層絶縁層２より上層部分のみの図示とする。
次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図２（ａ））。
次に、タングステン（Ｗ）膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図２（ｂ））、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図２（ｃ））。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、上層アルミ配線層としてのＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図２（ｄ））。
【００１６】
上記のように、この実施の形態では、半導体基板１裏面に形成された裏面絶縁膜１２を除去し、その後、裏面に絶縁層がない状態で、高温アルミ成膜法により上記上層アルミ膜９を成膜する。このため、上層アルミ膜９の成膜時に、絶縁層を発生源としてアルミ材料の流動化を阻害するＨ２Ｏ、Ｏ２等のアウトガスの発生量を大きく低減でき、成膜時のアルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１７】
なお、上層アルミ膜９の成膜に先立って行う脱ガス処理を、成膜温度と同等の高温である３５０〜５００℃に半導体基板１を加熱して行い、続いて半導体基板１を大気に晒すことなく上層アルミ膜９を成膜すると、脱ガス処理の効果がより高くなる。例えば、脱ガス処理を３５０〜４００℃で９０〜１２０ｓｅｃの条件で行った後、続いて４５０℃の成膜温度で上層アルミ膜９の成膜を行う。これにより成膜時のアウトガスの発生量がより効果的に低減でき、より信頼性の高い上層アルミ膜９が得られる。
【００１８】
実施の形態２．
次に、この発明の実施の形態２について説明する。
図３は、この発明の実施の形態２による上層アルミ膜９の成膜時の様子を示す断面図である。
図において、１４は成膜装置のチャンバ、１５はステージ、１６はステージ１５上に載置されるウェハ（半導体基板）、１７はウェハ１６の周囲に装着されるアウトガス拡散防止用リング、１８は排気口である。
この実施の形態では、上記実施の形態１による製造方法にて、裏面絶縁膜１２除去に係る工程を省略した製造方法にて配線形成を行い、上層アルミ膜９の高温アルミ成膜法による成膜を、図３に示すように、ウェハ１６の周囲にアウトガス拡散防止用リング１７を装着し、チャンバ１４内のウェハ裏面側に排気口１８を設けて裏面側から排気する状態で行う。
これにより、ウェハ１６裏面側に絶縁層が存在しても、裏面側からのアウトガスが表面側に拡散されるのが抑制され、上層アルミ膜９の成膜時に、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１９】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図４〜図８は、この発明の実施の形態３による半導体装置の製造方法における配線形成および構造を示す断面図である。なお図４〜図８は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、配線形成について説明する。
半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に層間絶縁膜４を形成する。次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図４）。
【００２０】
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図５）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図６）。
次いで、第２のＴｉＮ膜６ａを、スパッタリング法またはＣＶＤ法により１０〜３０ｎｍの膜厚で全面に成膜する（図７）。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ａおよびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図８）。
【００２１】
このように形成された配線構造では、図８に示すように、下層配線層３に達する接続孔５内および層間絶縁膜４表面にバリアメタル層（ＴｉＮ膜／Ｔｉ膜）が形成され、タングステン膜７ａが接続孔５内にバリアメタル層６を介して埋め込まれてタングステンプラグ７を構成する。さらに、層間絶縁膜４表面に形成されたバリアメタル層６上およびタングステンプラグ７上に第２のＴｉＮ膜６ａを介して上層アルミ膜９が形成される。
【００２２】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面のバリアメタル層６を露出させてエッチングを終了するが、このとき、バリアメタル層（ＴｉＮ膜／Ｔｉ膜）６表面、即ちＴｉＮ膜表面はエッチング時のプラズマなどによるダメージで劣化する。このようにバリアメタル層６表面（ＴｉＮ膜表面）はダメージを受けているが、このバリアメタル層６およびタングステンプラグ７上を覆って、全面に第２のＴｉＮ膜６ａを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ａ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２３】
なお、この実施の形態に、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２４】
実施の形態４．
次に、この発明の実施の形態４について説明する。
図９は、この発明の実施の形態４による半導体装置の製造方法を示す断面図である。なお図９は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、上記実施の形態３と同様に、下層配線層３上の層間絶縁膜４に接続孔５を開口し、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６、タングステン膜７ａを順次成膜する。続いて、ドライエッチング法によりタングステン膜７ａ、続いてバリアメタル層６を全面エッチバックして、接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４表面を露出させる。このとき、層間絶縁膜４上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する。このとき、接続孔開口端部４ａにおける層間絶縁膜角部が除去されて、開口径が拡がった形状となる（図９（ａ））。
【００２５】
次いで、第２のＴｉＮ膜６ｂを、スパッタリング法またはＣＶＤ法により２０〜７０ｎｍの膜厚で全面に成膜し（図９（ｂ））、この後、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ｂをパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図９（ｃ））。
【００２６】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面を露出させてエッチングを終了する。このとき、接続孔開口端部４ａが同時にエッチングされて開口径が拡がる。この後上層アルミ膜９のバリアメタルとなる第２のＴｉＮ膜６ｂを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ｂ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。また、タングステン膜７ａの全面エッチバック時に接続孔５の開口径が拡がるため、上層アルミ膜９がリセス部８に埋め込み易くなる。これらにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２７】
なお、この実施の形態においても、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２９】
【発明の効果】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するため、上層アルミ配線層の成膜時に、半導体基板裏面からのアウトガスの影響を低減でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【００３０】
上記高温アルミ成膜法による上記上層アルミ配線層の形成が、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜する場合、脱ガス処理による効果を高めて、上層アルミ配線層の成膜時に、アウトガスの発生量をさらに効果的に低減でき、より信頼性の高い上層アルミ配線層が成膜できる。
【００３２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【００３３】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態および開口形状が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の配線形成の様子を示す断面図である。
【図４】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図５】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図６】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図７】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図８】 この発明の実施の形態３による半導体装置の構造および配線形成の一工程を示す断面図である。
【図９】 この発明の実施の形態４による半導体装置の配線形成を示す断面図である。
【図１０】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１１】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１２】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１３】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１４】 従来の半導体装置の配線形成の問題点を示す断面図である。
【符号の説明】
１ 半導体基板、３ 下層配線層、４ 絶縁層としての層間絶縁膜、
４ａ 開口端部、５ 接続孔、６ バリアメタル層（ＴｉＮ膜／Ｔｉ膜）、
６ａ，６ｂ ＴｉＮ膜としての第２のＴｉＮ膜、７ タングステンプラグ、
７ａ タングステン膜、８ リセス、
９ 上層アルミ配線層としての上層アルミ膜、１２ 裏面絶縁膜、
１４ チャンバ、１６ ウェハ、１７ アウトガス拡散防止用リング、
１８ 排気口。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a multilayer wiring structure in which upper and lower wiring layers are connected by plugs.
[0002]
[Prior art]
10 to 13 are cross-sectional views showing wiring formation in a conventional method for manufacturing a semiconductor device.
First, a lower wiring layer 3 is formed in a predetermined region on a lower insulating layer 2 on a semiconductor substrate 1 (not shown) made of single crystal silicon or the like, and an insulating layer is formed on the entire surface covering the lower wiring layer 3. An interlayer insulating film 4 is formed. Thereafter, a connection hole 5 is opened in the interlayer insulating film 4 on the lower wiring layer 3 to expose the surface of the lower wiring layer 3. Next, a barrier metal layer 6 made of TiN film / Ti film is formed on the entire surface by sputtering or CVD (FIG. 10).
Next, a tungsten film 7a is formed on the entire surface so as to embed the connection hole 5 by CVD (FIG. 11). Subsequently, the tungsten film 7a is etched back on the entire surface by dry etching and remains only in the connection hole 5. Thus, a tungsten plug 7 is formed, and the surface of the barrier metal layer 6 on the interlayer insulating film 4 is exposed. At this time, a predetermined amount of over-etching is performed so that the tungsten film 7a remains on the barrier metal layer 6 and a short circuit between the wiring layers formed in the upper layer does not occur, and the tungsten film 7a is formed on the barrier metal on the interlayer insulating film 4. A recess 8 is formed by retreating from the surface of the layer 6 by about 0.10 to 0.30 μm (FIG. 12).
[0003]
Next, an upper aluminum film 9 made of an AlCu film is formed on the entire surface by a high temperature aluminum film forming method of forming at 300 to 500 ° C., and then the upper aluminum film 9 and the barrier metal layer 6 are patterned to form tungsten plugs 7. The wiring formation of the upper and lower wiring layers 3 and 9 connected by the above is completed (FIG. 13).
As described above, in the conventional semiconductor device wiring formation, the upper aluminum film 9 connected to the tungsten plug 7 is formed by a high temperature aluminum film forming method. This high-temperature aluminum film forming method is a technique that enables film formation with good coverage and surface flatness because an aluminum material is formed in a fluid state during film formation.
[0004]
[Problems to be solved by the invention]
In the high temperature aluminum film forming method for forming the upper aluminum film 9 as described above, it is important for the aluminum material to be in a good fluid state to obtain good coverage and surface flatness. However, the fluidization of the aluminum material is hindered by various factors to be described later, and as shown in FIG. 13, a void 10 is generated in the upper aluminum film 9 in the recess portion 8 on the tungsten plug 7, and FIG. As shown in FIG. Such poor filling in the recess portion 8 is particularly noticeable when the opening diameter of the connection hole 5 is smaller than 0.3 μm, and there is a problem in the reliability of the upper aluminum film 9 as the wiring.
[0005]
One of the factors that hinder the fluidization of the aluminum material in the high temperature aluminum film formation method is known to be caused by the outgas released from the semiconductor substrate 1, particularly the insulating layer during film formation. Prior to this, a degassing process in which the semiconductor substrate 1 is heated to about 200 to 300 ° C. to release outgas in advance has been performed. By this degassing treatment, the gas in the vicinity of the surface of the insulating layer is released in advance, but the gas remaining inside may be released when the upper aluminum film 9 is formed, preventing fluidization of the aluminum material.
Further, when the tungsten film 7a is entirely etched back by dry etching to form the tungsten plug 7 and the surface of the barrier metal layer 6 is exposed, the surface of the barrier metal layer 6 is deteriorated due to etching damage. This etching damage becomes significant when the recess 8 is formed in the connection hole 5 by overetching. Such deterioration of the surface of the barrier metal layer 6 also becomes a factor that hinders fluidization of the aluminum material when the upper aluminum film 9 is formed on the barrier metal layer 6.
[0006]
The present invention has been made to solve the above-described problems, and an upper aluminum wiring layer formed by high-temperature aluminum film formation and connected on a tungsten plug is formed at the time of film formation. An object of the present invention is to obtain a highly reliable upper aluminum wiring layer which has good fluidity and is formed on a tungsten plug without generating voids or dents and has good coverage characteristics and surface flatness.
[0008]
[Means for Solving the Problems]
In the method of manufacturing a semiconductor device according to the present invention, a lower wiring layer and an upper aluminum wiring layer containing aluminum formed on the lower wiring layer via an insulating layer are connected to each other by a tungsten plug on the semiconductor substrate. A manufacturing method having a wiring structure, wherein a ring for preventing outgas diffusion is mounted around the semiconductor substrate at a film forming temperature of 300 to 500 ° C. by a high temperature aluminum film forming method, and the back side of the semiconductor substrate in the film forming chamber In this state, the upper aluminum wiring layer is formed while the outgas from the insulating layer formed on the back surface of the semiconductor substrate is diffused to the front side of the semiconductor substrate by the outgas diffusion prevention ring. It is to suppress .
[0009]
Formation of the upper aluminum wiring layer by the upper Symbol hot aluminum deposition method, after subjected to heat to degassing treatment to the semiconductor substrate to 350 to 500 ° C. prior to deposition, without exposing the semiconductor substrate to the atmosphere may it der those forming the upper aluminum wiring layer.
[0011]
After forming the insulating layer on top Symbol lower wiring layer, a step of a connection hole is in the insulating layer reaches the lower wiring layer, then to fill the connection hole, a tungsten film through a barrier metal layer Forming a tungsten plug by leaving the tungsten film entirely etched back by dry etching to leave only in the connection hole, and exposing the surface of the barrier metal layer on the insulating layer; after forming a TiN film on the entire surface, depositing the upper aluminum wiring layer, the upper layer aluminum wiring layer, or I der having a step of patterning the TiN film and the barrier metal layer.
[0012]
After forming the insulating layer on top Symbol lower wiring layer, a step of a connection hole is in the insulating layer reaches the lower wiring layer, then to fill the connection hole, a tungsten film through a barrier metal layer The tungsten film and the barrier metal layer are etched back on the entire surface by dry etching, and are left only in the connection hole in a state of being retracted from the surface of the insulating layer, thereby forming the tungsten plug. A step of exposing the surface of the insulating layer and further removing the corners of the insulating layer at the connection hole opening end, and then forming a TiN film on the entire surface, and then forming the upper aluminum wiring layer, or it der those upper aluminum wiring layer and a step of patterning the TiN film.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings.
1 and 2 are cross-sectional views showing wiring formation in the method of manufacturing a semiconductor device according to the first embodiment of the present invention. In particular, FIG. 1 shows a back surface insulating film removal step performed prior to the formation of the upper aluminum wiring layer. FIG. 2 shows the subsequent manufacturing process.
First, a lower wiring layer 3 is formed in a predetermined region on a lower insulating layer 2 on a semiconductor substrate 1 made of single crystal silicon or the like, and an interlayer insulating film 4 as an insulating layer is formed on the entire surface covering the lower wiring layer 3. Form. In this state, a back surface insulating film 12 is also formed on the back surface side of the semiconductor substrate 1. Next, the entire surface of the interlayer insulating film 4 is covered with a photoresist film 13 (FIG. 1A), the back surface insulating film 12 is removed by wet etching with an etchant such as hydrofluoric acid, and then the photoresist film 13 is removed (FIG. 1). 1 (b)).
[0015]
Since the subsequent processing is processing on the surface side of the semiconductor substrate 1, FIG. 2 shows only the upper layer portion of the lower insulating layer 2 for convenience.
Next, a connection hole 5 is opened in the interlayer insulating film 4 on the lower wiring layer 3 to expose the surface of the lower wiring layer 3. Next, a barrier metal layer 6 composed of a TiN film / Ti film is formed on the entire surface by a sputtering method or a CVD method with a film thickness for obtaining a sufficient barrier function and ohmic contact (FIG. 2A).
Next, a tungsten (W) film 7a is formed on the entire surface so as to fill the connection hole 5 by the CVD method (FIG. 2B), and then the tungsten film 7a is etched back on the entire surface by the dry etching method to be connected. A tungsten plug 7 is formed only in the hole 5 to expose the surface of the barrier metal layer 6 on the interlayer insulating film 4. At this time, a predetermined amount of over-etching is performed so that the tungsten film 7a remains on the barrier metal layer 6 and a short circuit between the wiring layers formed in the upper layer does not occur, and the tungsten film 7a is formed on the barrier metal on the interlayer insulating film 4. A recess 8 is formed by retreating from the surface of the layer 6 by about 0.10 to 0.30 μm (FIG. 2C).
Next, after the semiconductor substrate 1 is heated and degassed, the entire surface of the upper aluminum film 9 made of an AlCu film as an upper aluminum wiring layer is formed at a temperature of 300 to 500 ° C. by a high temperature aluminum film forming method. Then, the upper aluminum film 9 and the barrier metal layer 6 are patterned to complete the wiring formation of the upper and lower wiring layers 3 and 9 connected by the tungsten plug 7 (FIG. 2D).
[0016]
As described above, in this embodiment, the back surface insulating film 12 formed on the back surface of the semiconductor substrate 1 is removed, and then the upper aluminum film 9 is formed by a high temperature aluminum film forming method in a state where there is no insulating layer on the back surface. Form a film. For this reason, when the upper aluminum film 9 is formed, the generation amount of outgas such as H 2 O and O 2 that inhibits the fluidization of the aluminum material can be greatly reduced by using the insulating layer as a generation source. Fluidity can be increased. Thus, the upper aluminum film 9 having good coverage characteristics and surface flatness and high reliability can be formed without generating voids or depressions.
[0017]
In addition, the degassing process performed prior to the formation of the upper aluminum film 9 is performed by heating the semiconductor substrate 1 to 350 to 500 ° C., which is a high temperature equivalent to the film formation temperature, and then exposing the semiconductor substrate 1 to the atmosphere. If the upper aluminum film 9 is formed without any problem, the effect of the degassing process is further enhanced. For example, after degassing is performed at 350 to 400 ° C. for 90 to 120 seconds, the upper aluminum film 9 is subsequently formed at a film forming temperature of 450 ° C. As a result, the amount of outgas generated during film formation can be more effectively reduced, and the upper aluminum film 9 with higher reliability can be obtained.
[0018]
Embodiment 2. FIG.
Next, a second embodiment of the present invention will be described.
FIG. 3 is a cross-sectional view showing a state when the upper aluminum film 9 is formed according to the second embodiment of the present invention.
In the figure, 14 is a chamber of a film forming apparatus, 15 is a stage, 16 is a wafer (semiconductor substrate) placed on the stage 15, 17 is an outgas diffusion prevention ring mounted around the wafer 16, and 18 is exhausted. The mouth.
In this embodiment, in the manufacturing method according to the above-described first embodiment, wiring is formed by a manufacturing method in which the process for removing the back surface insulating film 12 is omitted, and the upper aluminum film 9 is formed by a high temperature aluminum film forming method. As shown in FIG. 3, the outgas diffusion prevention ring 17 is mounted around the wafer 16, and the exhaust port 18 is provided on the back surface side of the wafer in the chamber 14 to exhaust air from the back surface side.
Thereby, even if an insulating layer is present on the back surface side of the wafer 16, the outgas from the back surface side is prevented from diffusing to the front surface side, and the fluidity of the aluminum material is increased when the upper aluminum film 9 is formed. Can do. Thus, the upper aluminum film 9 having good coverage characteristics and surface flatness and high reliability can be formed without generating voids or depressions.
[0019]
Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.
4 to 8 are sectional views showing wiring formation and structure in the method of manufacturing a semiconductor device according to the third embodiment of the present invention. 4 to 8 show only the upper layer portion of the lower insulating layer 2 for the sake of convenience.
First, wiring formation will be described.
A lower wiring layer 3 is formed in a predetermined region on the lower insulating layer 2 on the semiconductor substrate 1, and an interlayer insulating film 4 is formed on the entire surface covering the lower wiring layer 3. Next, a connection hole 5 is opened in the interlayer insulating film 4 on the lower wiring layer 3 to expose the surface of the lower wiring layer 3. Next, a barrier metal layer 6 composed of a TiN film / Ti film is formed on the entire surface by a sputtering method or a CVD method with a film thickness for obtaining a sufficient barrier function and ohmic contact (FIG. 4).
[0020]
Next, a tungsten film 7a is formed on the entire surface so as to fill the connection hole 5 by CVD (FIG. 5), and then the tungsten film 7a is entirely etched back by dry etching to remain only in the connection hole 5. Thus, a tungsten plug 7 is formed, and the surface of the barrier metal layer 6 on the interlayer insulating film 4 is exposed. At this time, a predetermined amount of over-etching is performed so that the tungsten film 7a remains on the barrier metal layer 6 and a short circuit between the wiring layers formed in the upper layer does not occur, and the tungsten film 7a is formed on the barrier metal on the interlayer insulating film 4. A recess 8 is formed by retreating from the surface of the layer 6 by about 0.10 to 0.30 μm (FIG. 6).
Next, a second TiN film 6a is formed on the entire surface with a thickness of 10 to 30 nm by sputtering or CVD (FIG. 7).
Next, after the semiconductor substrate 1 is heated and degassed, an upper aluminum film 9 made of an AlCu film is formed on the entire surface by a high temperature aluminum film forming method of forming a film at 300 to 500 ° C. The upper aluminum film 9, the second TiN film 6a and the barrier metal layer 6 are patterned to complete the wiring formation of the upper and lower wiring layers 3 and 9 connected by the tungsten plug 7 (FIG. 8).
[0021]
In the wiring structure formed in this way, as shown in FIG. 8, a barrier metal layer (TiN film / Ti film) is formed in the connection hole 5 reaching the lower wiring layer 3 and on the surface of the interlayer insulating film 4 to form a tungsten film. 7a is embedded in the connection hole 5 through the barrier metal layer 6 to form the tungsten plug 7. Further, an upper aluminum film 9 is formed on the barrier metal layer 6 and the tungsten plug 7 formed on the surface of the interlayer insulating film 4 via the second TiN film 6a.
[0022]
In this embodiment, in the entire surface etch back of the tungsten film 7a when the tungsten plug 7 is formed, the etching is terminated by exposing the barrier metal layer 6 on the surface of the interlayer insulating film 4. At this time, the barrier metal layer (TiN film) / Ti film) 6 surface, that is, the TiN film surface is deteriorated by damage caused by plasma during etching. As described above, the surface of the barrier metal layer 6 (TiN film surface) is damaged, but the second TiN film 6a is formed on the entire surface covering the barrier metal layer 6 and the tungsten plug 7, and on the surface. Then, the upper aluminum film 9 is formed by a high temperature aluminum film forming method. Thus, since the surface state of the base (second TiN film 6a) is in a good state without damage when the upper aluminum film 9 is formed, the cause of the base that inhibits the fluidity of the aluminum material at the time of film formation is The fluidity of the aluminum material can be improved. Thus, the upper aluminum film 9 having good coverage characteristics and surface flatness and high reliability can be formed without generating voids or depressions.
[0023]
The method described in the first and second embodiments may be applied to this embodiment, and the adverse effect due to outgas can be reduced when the upper aluminum film 9 is formed. The wiring structure with higher reliability and higher reliability can be obtained.
[0024]
Embodiment 4 FIG.
Next, a fourth embodiment of the present invention will be described.
FIG. 9 is a sectional view showing a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention. For the sake of convenience, FIG. 9 shows only the upper layer portion of the lower insulating layer 2.
First, as in the third embodiment, a connection hole 5 is opened in the interlayer insulating film 4 on the lower wiring layer 3, and a barrier metal layer 6 composed of a TiN film / Ti film and a tungsten film 7a are sequentially formed. Subsequently, the tungsten film 7a and then the barrier metal layer 6 are etched back by dry etching to form the tungsten plug 7 by remaining only in the connection hole 5, and the surface of the interlayer insulating film 4 is exposed. At this time, a predetermined amount of over-etching is performed so that the tungsten film 7a remains on the interlayer insulating film 4 and a short circuit between the wiring layers formed in the upper layer does not occur. Recess 8 is formed by retreating about 10 to 0.30 μm. At this time, the corners of the interlayer insulating film at the connection hole opening end 4a are removed, and the opening diameter is increased (FIG. 9A).
[0025]
Next, a second TiN film 6b is formed over the entire surface with a thickness of 20 to 70 nm by sputtering or CVD (FIG. 9B), and then the semiconductor substrate 1 is heated to perform degassing treatment. Subsequently, an upper aluminum film 9 made of an AlCu film is formed on the entire surface by a high temperature aluminum film forming method of forming at 300 to 500 ° C., and then the upper aluminum film 9 and the second TiN film 6b are patterned. Then, the wiring formation of the upper and lower wiring layers 3 and 9 connected by the tungsten plug 7 is completed (FIG. 9C).
[0026]
In this embodiment, in the entire surface etch back of the tungsten film 7a when the tungsten plug 7 is formed, the surface of the interlayer insulating film 4 is exposed and the etching is finished. At this time, the connection hole opening end 4a is simultaneously etched to increase the opening diameter. Thereafter, a second TiN film 6b serving as a barrier metal for the upper aluminum film 9 is formed, and the upper aluminum film 9 is formed thereon by a high temperature aluminum film forming method. Thus, since the surface state of the base (second TiN film 6b) is in a good state without damage when the upper aluminum film 9 is formed, the cause of the base that inhibits the fluidity of the aluminum material during the film formation is The fluidity of the aluminum material can be improved. Further, since the opening diameter of the connection hole 5 is widened when the tungsten film 7a is entirely etched back, the upper aluminum film 9 is easily embedded in the recess portion 8. Accordingly, the upper aluminum film 9 having good coverage characteristics and surface flatness and high reliability can be formed without generating voids or depressions.
[0027]
In this embodiment as well, the methods shown in the first and second embodiments may be applied. When the upper aluminum film 9 is formed, adverse effects due to outgas can be reduced, and the aluminum material at the time of film formation can be reduced. The fluidity is further improved, and a more reliable wiring structure can be obtained.
[0029]
【The invention's effect】
The method of manufacturing a semiconductor device according to the invention, on a semiconductor substrate, and the upper aluminum wiring layer including an aluminum which is formed via the insulating layer on the lower wiring layer and the lower layer wiring layer is connected by tungsten plugs A manufacturing method having a wiring structure, wherein a ring for preventing outgas diffusion is mounted around the semiconductor substrate at a film forming temperature of 300 to 500 ° C. by a high temperature aluminum film forming method, and the back side of the semiconductor substrate in the film forming chamber Since the upper aluminum wiring layer is formed in a state where the air is exhausted from the substrate, the influence of outgas from the back surface of the semiconductor substrate can be reduced when the upper aluminum wiring layer is formed, and the fluidity of the aluminum material during the film formation is increased. Thus, the upper aluminum wiring layer can be formed with good coverage characteristics and surface flatness, and a highly reliable wiring structure can be obtained.
[0030]
After formation of the upper aluminum wiring layer by the upper Symbol hot aluminum deposition method, and was heated to degassing treatment to the semiconductor substrate to 350 to 500 ° C. prior to deposition, without exposing the semiconductor substrate to the atmosphere , when forming the upper aluminum wiring layer, to enhance the effect of degassing process, during the formation of the upper aluminum wiring layer, the generation amount of outgas can be further effectively reduced, more reliable upper aluminum wiring A layer can be deposited.
[0032]
After forming the insulating layer on top Symbol lower wiring layer, a step of a connection hole is in the insulating layer reaches the lower wiring layer, then to fill the connection hole, a tungsten film through a barrier metal layer Forming a tungsten plug by leaving the tungsten film entirely etched back by dry etching to leave only in the connection hole, and exposing the surface of the barrier metal layer on the insulating layer; after forming a TiN film on the entire surface, depositing the upper aluminum wiring layer, the upper layer aluminum wiring layer, when a step of patterning the TiN film and the barrier metal layer, when the upper aluminum wiring layer deposition The effect of outgas can be reduced, the surface condition of the substrate can be improved, and the fluidity of the aluminum material during film formation can be improved to cover the upper aluminum wiring layer. The properties and surface flatness can better film formation, the wiring structure can be obtained with higher reliability.
[0033]
After forming the insulating layer on top Symbol lower wiring layer, a step of a connection hole is in the insulating layer reaches the lower wiring layer, then to fill the connection hole, a tungsten film through a barrier metal layer The tungsten film and the barrier metal layer are etched back on the entire surface by dry etching, and are left only in the connection hole in a state of being retracted from the surface of the insulating layer, thereby forming the tungsten plug. A step of exposing the surface of the insulating layer and further removing the corners of the insulating layer at the connection hole opening end, and then forming a TiN film on the entire surface, and then forming the upper aluminum wiring layer, If the upper aluminum wiring layer and having a step of patterning the TiN film, with effects of outgassing can be reduced when the upper aluminum wiring layer deposition, undercoat The surface condition and opening shape can be improved, the flowability of the aluminum material during film formation can be improved, and the upper aluminum wiring layer can be formed with better coverage characteristics and surface flatness, resulting in a more reliable wiring structure. .
[Brief description of the drawings]
FIG. 1 is a cross sectional view showing wiring formation of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross sectional view showing wiring formation of the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a cross sectional view showing a state of wiring formation of a semiconductor device according to a second embodiment of the present invention.
FIG. 4 is a cross sectional view showing a step of wiring formation for a semiconductor device according to a third embodiment of the present invention.
FIG. 5 is a cross sectional view showing a step of wiring formation for a semiconductor device according to a third embodiment of the present invention.
FIG. 6 is a cross sectional view showing a step of wiring formation for a semiconductor device according to a third embodiment of the present invention.
FIG. 7 is a cross sectional view showing a step of wiring formation for a semiconductor device according to a third embodiment of the present invention.
FIG. 8 is a cross sectional view showing a structure of a semiconductor device and a step of forming a wiring according to a third embodiment of the present invention.
FIG. 9 is a cross-sectional view showing wiring formation of a semiconductor device according to a fourth embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a step of forming a wiring of a conventional semiconductor device.
FIG. 11 is a cross-sectional view showing a step of forming a wiring of a conventional semiconductor device.
FIG. 12 is a cross-sectional view showing a step of forming a wiring of a conventional semiconductor device.
FIG. 13 is a cross-sectional view showing a step of forming a wiring of a conventional semiconductor device.
FIG. 14 is a cross-sectional view showing a problem of wiring formation in a conventional semiconductor device.
[Explanation of symbols]
1 semiconductor substrate, 3 lower wiring layer, 4 interlayer insulation film as insulation layer,
4a Open end, 5 connection hole, 6 barrier metal layer (TiN film / Ti film),
6a, 6b Second TiN film as TiN film, 7 Tungsten plug,
7a Tungsten film, 8 recesses,
9 Upper layer aluminum film as upper layer aluminum wiring layer, 12 Back surface insulating film,
14 chamber, 16 wafer, 17 outgas diffusion prevention ring,
18 Exhaust port.

Claims (4)

半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する半導体装置の製造方法において、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するとともに、上記アウトガス拡散防止用リングによって上記半導体基板の裏面に形成されている絶縁層からのアウトガスが上記半導体基板の表面側に拡散されるのを抑制することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device having a wiring structure in which a lower wiring layer and an upper aluminum wiring layer containing aluminum formed on the lower wiring layer via an insulating layer are connected to each other by a tungsten plug on a semiconductor substrate. At the film forming temperature of 300 to 500 ° C. by the high temperature aluminum film forming method, the upper layer aluminum is mounted in a state in which an outgas diffusion preventing ring is attached around the semiconductor substrate and the semiconductor substrate is exhausted from the back side of the semiconductor substrate. A wiring layer is formed, and the outgas from the insulating layer formed on the back surface of the semiconductor substrate is prevented from diffusing to the front surface side of the semiconductor substrate by the outgas diffusion preventing ring. A method for manufacturing a semiconductor device. 上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜することを特徴とする請求項１に記載の半導体装置の製造方法。  The formation of the upper aluminum wiring layer by the high temperature aluminum film forming method is performed by heating the semiconductor substrate to 350 to 500 ° C. and performing a degassing process prior to film formation, and then exposing the semiconductor substrate to the atmosphere. The method for manufacturing a semiconductor device according to claim 1, wherein the upper aluminum wiring layer is formed. 上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。  After forming the insulating layer on the lower wiring layer, opening a connection hole reaching the lower wiring layer in the insulating layer, and then forming a tungsten film through the barrier metal layer so as to fill the connection hole Forming the tungsten film on the entire surface, etching back the entire surface of the tungsten film by dry etching to leave only in the connection hole, forming the tungsten plug, and exposing the surface of the barrier metal layer on the insulating layer; 2. The method of claim 1, further comprising: forming a TiN film on the entire surface, then forming the upper aluminum wiring layer, and patterning the upper aluminum wiring layer, the TiN film, and the barrier metal layer. Semiconductor device manufacturing method. 上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。  After forming the insulating layer on the lower wiring layer, opening a connection hole reaching the lower wiring layer in the insulating layer, and then forming a tungsten film through the barrier metal layer so as to fill the connection hole Forming the tungsten film and the barrier metal layer on the entire surface, etching back the entire surface by dry etching, leaving only in the connection hole in a state of being retracted from the surface of the insulating layer, and forming the tungsten plug A step of exposing the surface of the insulating layer and further removing the corners of the insulating layer at the opening end of the connection hole, and then forming a TiN film on the entire surface, and then forming the upper aluminum wiring layer. The method for manufacturing a semiconductor device according to claim 1, further comprising a step of patterning the aluminum wiring layer and the TiN film.
JP2002165477A 2002-06-06 2002-06-06 Manufacturing method of semiconductor device Expired - Fee Related JP4285946B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002165477A JP4285946B2 (en) 2002-06-06 2002-06-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002165477A JP4285946B2 (en) 2002-06-06 2002-06-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2004014763A JP2004014763A (en) 2004-01-15
JP4285946B2 true JP4285946B2 (en) 2009-06-24

Family

ID=30433311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002165477A Expired - Fee Related JP4285946B2 (en) 2002-06-06 2002-06-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4285946B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
KR100649352B1 (en) * 2005-04-30 2006-11-27 주식회사 하이닉스반도체 Method for manufacturing semiconductor device
JP4718962B2 (en) 2005-10-07 2011-07-06 ルネサスエレクトロニクス株式会社 Semiconductor device
CN104064511B (en) * 2013-03-19 2017-03-29 上海华虹宏力半导体制造有限公司 Silicon chip contact hole process
CN106663692B (en) * 2015-02-03 2020-03-06 富士电机株式会社 Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2004014763A (en) 2004-01-15

Similar Documents

Publication Publication Date Title
JP4903345B2 (en) Method for forming metal wiring layer of semiconductor element
JP2001015594A (en) Formation of multilayered metallic wiring of semiconductor device
JP4583706B2 (en) Method for forming multilayer metal wiring of semiconductor element
TW454301B (en) Manufacturing method of dual metal damascene structure
JP4285946B2 (en) Manufacturing method of semiconductor device
JPH07335748A (en) Manufacture of semiconductor element
JP3781729B2 (en) Manufacturing method of semiconductor device
JPH04307934A (en) Forming method of tungsten plug
JPH08172058A (en) Manufacture of semiconductor device
JP2737979B2 (en) Semiconductor device
JPH05234935A (en) Semiconductor device and its manufacture
JP3897071B2 (en) Manufacturing method of semiconductor device
JP4243099B2 (en) Method for forming metal wiring of semiconductor element
JP2002319617A (en) Semiconductor device and its manufacturing method
KR100987871B1 (en) Method of forming metal line of semiconductor devices
KR100268809B1 (en) Manufacturing method for via contact of semiconductor device
JP3301466B2 (en) Method for manufacturing semiconductor device
JP3087692B2 (en) Method for manufacturing semiconductor device
JP3618974B2 (en) Manufacturing method of semiconductor device
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
JP3949311B2 (en) Manufacturing method of semiconductor device
JP3567635B2 (en) Contact formation method
KR100450241B1 (en) Method for forming contact plug and semiconductor device has the plug
JPH025412A (en) Method of connecting device on integrated circuit substrate to metallized layer
KR100237029B1 (en) Process for forming tungsten plug of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050601

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070507

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees