JP2004014652A - Method of forming fine pattern - Google Patents

Method of forming fine pattern Download PDF

Info

Publication number
JP2004014652A
JP2004014652A JP2002163509A JP2002163509A JP2004014652A JP 2004014652 A JP2004014652 A JP 2004014652A JP 2002163509 A JP2002163509 A JP 2002163509A JP 2002163509 A JP2002163509 A JP 2002163509A JP 2004014652 A JP2004014652 A JP 2004014652A
Authority
JP
Japan
Prior art keywords
silicon nitride
oxide film
fine pattern
nitride layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002163509A
Other languages
Japanese (ja)
Inventor
Takashi Ogaki
大垣 傑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002163509A priority Critical patent/JP2004014652A/en
Publication of JP2004014652A publication Critical patent/JP2004014652A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Optical Record Carriers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a fine pattern in an Å order of a correctly controllable "thickness of an oxide film" as a parameter, regardless of the exposure light radiation method, by forming a fine pattern line from a material having a different oxidation rate. <P>SOLUTION: A silicon nitride film is formed on a substrate, and a polysilicon film is formed thereon, and then a silicon nitride layer is formed thereon. Exposure and development are carried out to pattern the silicon nitride layer on a surface layer. Then, with the patterned silicon nitride layer on the surface layer as a mask, the polysilicon layer is plasma-etched. Furthermore, the substrate is subject to an oxidation treatment in a diffusion furnace to form an oxide film on the polysilicon layer. The nitride layer on a front surface is plasma-etched, and at the same time, the polysilicon layer between the oxide films is removed, leaving the fine pattern of the oxide layer. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【産業上の利用分野】
この発明は、幅が0.3μmよりも細い線による微細パターンの形成方法に関するものであり、光ディスクスタンパ、ビデオディスク用スタンパ、DRAWディスク、EDRAWディスク、光学素子、グレーティング、ホトニクス素子の製造に利用されるものであり、また、半導体、トランジスタ、メモリーの製造技術にも応用できるものである。
【0002】
【従来の技術】
IC製造技術等での微細パターンの形成方法では、素子形成用薄膜を有する基板上にフォトレジスト膜を形成し、これにガラスマスク板を介して光学的投影法によってフォトレジスト膜上に露光パターンを形成し、これを現像してレジストパターンを形成し、次に、このレジストパターンをマスクにしてRIE(反応性イオンエッジング)法によって、上記の素子形成用薄膜をエッチングし、その後、レジストパターンを除去して、素子形成用薄膜による微細パターンを形成するのが一般的であるが、このように、フォトレジスト膜の露光と、エッチングとによる微細パターンを形成するときは、露光パターンの微細化は解像力に依存し、この解像力は露光光の波長とレンズ開口数(NA)に依存するために限界がある。
上記の解像力による限界を越えて、さらに微細な微細パターンを成形する技術の一つとして、特開平5−3191号公報に記載されているものがあり、その概要は次のとおりである。
【0003】
基板2(図5)に積層したポリシリコン膜1を使って微細配線を形成するものである。このものは基板2のポリシリコン膜1上の第1SiN膜3を露光し、現像して微細溝を形成し、その後、第1SiN膜3の上に第2SiN膜4を積層(例えば厚さ0.1μm)して上記微細溝をさらに幅狭にし(図5(b))、その後、異方性RIE法でエッチングして0.1μmの側壁4aだけを残し第2SiN膜4を除去する(図5(c))。次にこれを800〜900℃で加熱して、上記微細溝の底に露出したポリシリコン膜1の表面に薄いシリコン酸化膜(SiO膜、厚さ1000Å、幅0.3μm)6を形成し(図6(a))、次にHPOを用いて第1SiN膜3上の第2SiN膜の側壁4aを除去する(図6(b))。このとき残ったシリコン酸化膜6が上記HPOによるエッチング処理におけるエッチングストッパー(マスク)として機能して、幅0.3μm(SiO膜6と同じ幅)の細線によるポリシリコン配線が基板1上に形成される(図6(c))。
【0004】
上記従来技術のように、微細パターンを形成するために露光光源の波長を短くするとともに(例えばKrF,ArF,VUV(真空紫外光))、光学系を高NA化する方法の他に、さらにEUV(軟X線)を用いるとともに、レジスト最表面をシリル化してさらに微細なパターンを形成する方法も工夫されている。
【0005】
【解決しようとする課題】
露光光の波長を単に短くするには限界があるため、上記のように、VUV(真空紫外光)の利用等による短波長化が図られ、また、光学系の高NA化が図られており、また、さらにはEUV(軟X線)、EBを用いる方法が工夫されているが、しかし、これらの方法による場合は、真空中での露光等のための付帯設備に高度な配慮が必要であり、そのため設備コストがかさむことになる。
また、上記の特開平5−3191号公報に記載されている従来技術は、ポリシリコンをパターン化し、その上にシリコンナイトライド(Si)デポ壁面部が見かけ上厚くなることを利用して、これで微細パターンを形成しているものであるが、シリコンナイトライド層を厚く形成する必要があり、また、このシリコンナイトライド層の厚さの正確な制御、シリコン酸化膜6の幅を正確に安定的に制御することが困難であり、このために微細パターンの精度が阻害されるから、Åオーダのパターンを安定的に形成させることは難しい。
また、上記従来技術によるパターンプロファイルは単純であって、多段階のものではないので、その利用範囲に限界がある。
【0006】
【課題1】(請求項1に対応)
この発明の課題1は、微細パターン加工線幅を酸化レートの違う材質で構成することで、正確にコントロールしやすい「酸化膜厚」をパラメータとして、露光光源方法の如何に関わりなく、Åオーダの微細パターンを形成できるように、微細パターンの形成方法を工夫することである。
【課題2】(請求項2に対応)
この発明の課題2は、パターンプロファイルの最適化が図れるようにすることである。
【課題3】(請求項3、請求項4に対応)
この発明の課題3は、パターンプロファイルについて3段階の段差を設けることができるようにすることである。
【課題4】(請求項5に対応)
この発明の課題4は、より安価で利用範囲の広い光学素子、メディアを提供することである。
【課題解決のために講じた手段】
【0007】
【解決手段1】
上記課題1を解決するために講じた手段は、次の(イ)乃至(ヘ)によって微細パターンの形成方法を構成したものである。
(イ)基板上にシリコンナイトライド層を形成し、その上にポリシリコン層を形成し、さらに、シリコンナイトライド層を形成し、
(ロ)露光、現像して表層のシリコンナイトライド層をパターン化し、
(ハ)表層のシリコンナイトライド層をマスクにしてポリシリコン層をプラズマエッチングし、
(ニ)拡散炉内で酸化処理してポリシリコン層にシリコン酸化膜を形成し、
(ホ)表面のナイトライド層をプラズマエッチングし、
(ヘ)上記シリコン酸化膜間のポリシリコン層を除去して上記シリコン酸化膜を残すこと。
【0008】
【作用】
通常の方法で露光、現像して表層のシリコンナイトライド層をパターン化し、表層のシリコンナイトライド層をマスクとしてポリシリコン層をプラズマエッチングすることによって、ポリシリコン層に所定幅の溝が形成される。この状態で拡散炉内で酸化処理することによってポリシリコン層の露出面、すなわち上記溝の側面にシリコン酸化膜(SiO膜)が形成される。このシリコン酸化膜の厚さは酸化処理の温度、酸化時間により制御できるので、この酸化温度、酸化時間をコントロールすることによって、容易かつ正確に上記シリコン酸化膜厚がコントロールされる。したがって、このシリコン酸化膜の厚さをコントロールして、例えば厚さ0.1μmの微細パターンを安定的に形成することは容易である。
次いで、上記シリコン酸化膜間のポリシリコン層を除去すると上記酸化膜が残り、薄いシリコン酸化膜による極細の微細パターンがシリコンナイトライド層上に、正確かつ安定的に形成される。
したがって、上記シリコン酸化膜厚を加減することによって、露光光源方法の如何に関わりなく、適宜厚さの線による微細パターンを自在に形成することができる。
【0009】
【解決手段2】
解決手段2は、解決手段1を前提としてさらに、次の(ト)によるものである。(ト)上記シリコン酸化膜をマスクにしてシリコンナイトライド層を選択的に除去し、さらに上記シリコン酸化膜を最終的に除去すること。
【0010】
【作用】
上記シリコン酸化層をマスクにしてシリコンナイトライド層をプラズマエッチングすると、上記シリコン酸化膜と同じ厚さの、シリコンナイトライドによる微細パターンが形成される。そして上記のとおり、上記シリコン酸化膜厚は、上記酸化処理の温度、時間によって、正確にかつ安定的にコントロールされるから、シリコンナイトライドによる極細の微細パターンが、正確にかつ安定的に形成される。
【0011】
【解決手段3】
解決手段3は、解決手段1を前提として、次の(チ)によるものである。
(チ)上記シリコン酸化膜をマスクとしてシリコンナイトライド層とベース基板部を同時にエッチングし、さらに上記シリコン酸化膜を最終的に除去することで高さの異なる3つの層を形成させること。
【0012】
【作用】
解決手段1において、上記酸化膜間のポリシリコン層を除去して上記酸化層を残した段階で、基板表面は、酸化膜間においてシリコンナイトライド層で被覆されている部分と、解決手段1のプラズマエッチングでシリコンナイトライド層が除去されて露出している部分とがある。これについて、上記シリコン酸化膜をマスクにしてシリコンナイトライド層とベース基板部を同時にエッチングすると、上記シリコンナイトライド層と上記の露出している面がエッチングされる。したがって、基板面のうちの上記露出面だけがエッチングされて段差が付くことになる。さらにエッチングを進行させると、シリコン酸化膜でマスクされている部分においてはエッチングは進まないが、その間の基板表面に対して同様にエッチングが進む。その後、シリコン酸化膜が除去されると、当該酸化膜でマスクされていた部分と、上記の2つの段差部分との計3段の段差が基板上面に形成される。
【0013】
【実施の形態】
次いで、図面を参照しながら実施例を説明する。
【実施例1】
図1に示す実施例1は、シリコン基板(ベース基板)11に第1のシリコンナイトライド層(Si層、厚さ200Å)12、ポリシリコン層(厚さ400Å)13、第2のシリコンナイトライド層(厚さ80Å)14を積層したもの(図1(a))について、第2のシリコンナイトライド層14を幅0.3μmの微細パターン(この微細パターンの幅の大小は、最終的な微細パターンのピッチと関係するがその線の幅とは関わりがない)で露光し、現像する(図1(b))。第2のシリコンナイトライド層14をマスクにしてポリシリコン層13をエッチングすると、幅0.3μmの溝15(露光された部分)のパターンが形成される(図1(c))。これを加熱酸化処理すると、残されたポリシリコン層16の上面は第2のシリコンナイトライド層14で被覆されているので酸化されず、溝15の側面が酸化されてシリコン酸化膜17が形成される(図1(d))。このシリコン酸化膜17の厚さは加熱温度、酸化時間に比例して厚くなる。この例では、加熱酸化温度を1100℃にして、酸化時間を調節して、厚さ500Åの酸化膜17を形成する。
【0014】
その後、燐酸液に浸漬して、残っている第2のシリコンナイトライド層14を除去し(図1(e))、「硝酸+フッ酸」でポリシリコン層18を除去することで、第1のシリコンナイトライド層12上にシリコン酸化膜の柱19が残る(図1(f))。このシリコン酸化膜の柱19による微細パターンを最終パターンとして利用することも可能であるが、さらにこの酸化膜をマスクにして第1のシリコンナイトライド12をプラズマエッチングし、シリコンナイトライドによる微細パターン(厚さ500Å)を形成することができる。
【0015】
【実施例2】
図2に示す実施例2は、実施例1の図1における工程(e)までは同じで、シリコン基板25上の第1のシリコンナイトライド層(厚さ100Å)26と酸化膜28が残った状態(図2(a)。実施例1の工程(f)に相当)で、シリコン酸化膜28をマスクにしてプラズマエッチングし(図2(b))、さらにシリコン酸化膜28をプラズマエッチングして、第1のシリコンナイトライド(幅500Å)26aのライン(線)を残した(図2(c))ものである。
【0016】
【実施例3】
図3に示す実施例3は、シリコンウエハーを基板30とし、第1、第2のシリコンナイトライド層31,33の厚さをともに200Åとし、ポリシリコン層32の厚さを400Åとした実施例である。
図3(a)の状態(図1の(d)に相当)から、第2のシリコンナイトライド層33、及び溝35の底の第1のシリコンナイトライド31を除去し(図3(b))、さらにシリコン酸化膜34,34間のポリシリコン層32を除去し(図3(c))さらに、シリコン酸化膜34,34間の隙間37の第1のシリコンナイトライド層31をプラズマエッチングする(図3(d))。このとき、シリコンウエハー基板30の露出した表層についても同時にエッチングが進み、凹部39(例えば、深さが300Å)が形成される(図3(d)の凹部39)。そして、上記のシリコンナイトライド層31がなくなっても、上記の凹部39による段差は維持される。
【0017】
また、図3(d)の状態から、シリコン酸化膜34をマスクにしてプラズマエッチングすると、シリコン酸化膜34でマスクされた部分を除き、基板30上面の他の部分についてエッチングが進行する。その結果、凸部40、窪み41,42によるA,B,Cの3つの段差を持つプロファイルが得られる(図3(e))。
シリコンナイトライド層に対するプラズマエッチングのガスの種類を変えることで、段A,B間の段差を100〜1000Åの範囲で適宜調整することができる。
【0018】
さらに、この微細パターンの形成方法と異方性の高いプラズマエッチングを組み合わせることによって、図4(a)のようなグレーティング、その他光学素子を成形することもできる。
すなわち、この発明の微細パターンの形成方法で、幅が極めて小さい酸化層を微小ピッチで形成し、これをマスクにして、異方性の高いプラズマエッチングすることで、基板50上に厚さ3〜5μmの、グレーティング(適宜の光学素子を構成するもの)を3〜5μmの深さで形成することもできる。
また、図4(b)に示すように、高さ5μmのシリコン酸化膜層(厚さ500Å)を、1000Åのピッチで配列し、一対のシリコン酸化膜層53の間にポリシリコン層55を挟んだ形状の素子を隙間54を介して多数配置したパターンも容易に形成することができる。
【0019】
【発明の効果】
この発明の効果を各請求項の発明毎に整理すれば、次のとおりである。
1.請求項1の発明の効果
請求項1の発明は、シリコン酸化膜の膜厚を微細パターンのライン幅に転換するものであり、シリコン酸化膜厚は正確にコントロールされるから、微細パターンのライン幅を正確かつ安定的にÅオーダで形成することができる。また、露光方法の如何にかかわらず、形成させたシリコンナイトライドの線幅を、上記シリコン酸化膜の介在で3つに分割することができるので、その分だけ記録メディアの密度を向上させ、また多機能化を図ることができる。
2.請求項2の発明は、最終的にシリコンナイトライド形状を用い微細パターンプロファイルを形成しているのでプロファイル形状を安定的に形成することができる。
3.請求項3、請求項4の発明は、シリコン酸化膜部、シリコンナイトライド部、(シリコンナイトライド+ポリシリコン+シリコンナイトライド部)によって3種の段差を持つスタンパを作成することが可能であり、したがって、三次元的な微細パターン位置制御が可能である。
4.請求項5の発明によると、波長レベルのライン幅の微細パターン加工が容易にできるので、より安価で、高機能な光学素子を作成することができる。
【図面の簡単な説明】
【図1】は実施例1の手順を模式的に示す図である。
【図2】は実施例2の手順を模式的に示す図である。
【図3】は実施例3の手順を模式的に示す図である。
【図4】はこの発明の応用例を模式的に示す図である。
【図5】は従来技術の手順を模式的に示す図である。
【図6】は図5の従来技術の手順を模式的に示す図である。
【符号の説明】
11:シリコン基板
12:シリコンナイトライド
13:ポリシリコン
14:シリコンナイトライド
15:溝
16:ポリシリコン
17:シリコン酸化膜
18:ポリシリコン
19:シリコン酸化膜の柱
20:溝
21:シリコンナイトライド
[0001]
[Industrial applications]
The present invention relates to a method for forming a fine pattern by a line having a width smaller than 0.3 μm, and is used for manufacturing an optical disk stamper, a video disk stamper, a DRAW disk, an EDRAW disk, an optical element, a grating, and a photonic element. In addition, the present invention can be applied to the manufacturing technology of semiconductors, transistors, and memories.
[0002]
[Prior art]
In a method of forming a fine pattern in an IC manufacturing technique or the like, a photoresist film is formed on a substrate having a thin film for element formation, and an exposure pattern is formed on the photoresist film by an optical projection method through a glass mask plate. A resist pattern is formed by developing the resist pattern. Then, the thin film for element formation is etched by RIE (Reactive Ion Edging) using the resist pattern as a mask, and then the resist pattern is removed. In general, a fine pattern is formed by a thin film for element formation. In this manner, when a fine pattern is formed by exposing and etching a photoresist film, miniaturization of the exposed pattern requires resolution. This resolution is limited because it depends on the wavelength of the exposure light and the lens numerical aperture (NA).
As one of techniques for forming a finer fine pattern beyond the limit due to the above-described resolution, there is one described in Japanese Patent Application Laid-Open No. Hei 5-3191, the outline of which is as follows.
[0003]
A fine wiring is formed by using the polysilicon film 1 laminated on the substrate 2 (FIG. 5). In this device, the first SiN film 3 on the polysilicon film 1 of the substrate 2 is exposed and developed to form a fine groove, and then a second SiN film 4 is laminated on the first SiN film 3 (for example, with a thickness of 0. 1 μm) to further narrow the fine groove (FIG. 5B), and then etch by anisotropic RIE to remove the second SiN film 4 leaving only the 0.1 μm side wall 4a (FIG. 5). (C)). Next, this is heated at 800 to 900 ° C. to form a thin silicon oxide film (SiO 2 film, thickness 1000 °, width 0.3 μm) 6 on the surface of the polysilicon film 1 exposed at the bottom of the fine groove. (FIG. 6A) Next, the side wall 4a of the second SiN film on the first SiN film 3 is removed by using H 3 PO 4 (FIG. 6B). At this time, the remaining silicon oxide film 6 functions as an etching stopper (mask) in the etching process using the H 3 PO 4, and the polysilicon wiring of a fine line having a width of 0.3 μm (the same width as the SiO 2 film 6) is formed on the substrate 1. It is formed on top (FIG. 6C).
[0004]
In addition to the method of shortening the wavelength of an exposure light source to form a fine pattern (for example, KrF, ArF, VUV (vacuum ultraviolet light)) and forming a high NA of an optical system as in the above conventional technique, EUV In addition to using (soft X-rays), a method for forming a finer pattern by silylating the outermost surface of the resist has also been devised.
[0005]
[Problem to be solved]
Since there is a limit in simply shortening the wavelength of the exposure light, the wavelength is shortened by using VUV (vacuum ultraviolet light) as described above, and the NA of the optical system is increased. In addition, methods using EUV (soft X-ray) and EB have been devised. However, these methods require a high degree of care for incidental equipment for exposure in a vacuum or the like. Yes, the equipment cost increases.
Further, the prior art described in the above-mentioned Japanese Patent Application Laid-Open No. Hei 5-3191 utilizes the fact that the polysilicon is patterned and the silicon nitride (Si 3 N 4 ) deposit wall surface becomes thicker. Thus, although a fine pattern is formed by this, it is necessary to form a thick silicon nitride layer, and to precisely control the thickness of the silicon nitride layer and to reduce the width of the silicon oxide film 6. It is difficult to control accurately and stably, which impairs the precision of the fine pattern. Therefore, it is difficult to stably form a pattern of the order of Å.
Further, the pattern profile according to the above-mentioned conventional technique is simple and not multi-step, so that its use range is limited.
[0006]
[Problem 1] (corresponding to claim 1)
The first object of the present invention is to form a fine pattern processing line width with a material having a different oxidation rate, and to use an “oxide film thickness” which is easy to control accurately as a parameter regardless of the exposure light source method. It is to devise a method for forming a fine pattern so that a fine pattern can be formed.
[Problem 2] (corresponding to claim 2)
A second object of the present invention is to make it possible to optimize a pattern profile.
[Problem 3] (corresponding to Claims 3 and 4)
A third object of the present invention is to make it possible to provide three steps in a pattern profile.
[Problem 4] (corresponding to claim 5)
A fourth object of the present invention is to provide an optical element and a medium which are inexpensive and widely used.
[Measures taken to solve the problem]
[0007]
[Solution 1]
Means taken to solve the above problem 1 is a method of forming a fine pattern according to the following (a) to (f).
(A) forming a silicon nitride layer on a substrate, forming a polysilicon layer thereon, further forming a silicon nitride layer,
(B) Exposure and development to pattern the surface silicon nitride layer,
(C) The polysilicon layer is plasma-etched using the surface silicon nitride layer as a mask,
(D) oxidation treatment in a diffusion furnace to form a silicon oxide film on the polysilicon layer,
(E) Plasma etching the nitride layer on the surface,
(F) removing the polysilicon layer between the silicon oxide films to leave the silicon oxide film.
[0008]
[Action]
A groove having a predetermined width is formed in the polysilicon layer by patterning the surface silicon nitride layer by exposure and development by a normal method, and plasma-etching the polysilicon layer using the surface silicon nitride layer as a mask. . By oxidizing in this state in a diffusion furnace, a silicon oxide film (SiO 2 film) is formed on the exposed surface of the polysilicon layer, that is, on the side surface of the groove. Since the thickness of the silicon oxide film can be controlled by the temperature and the oxidation time of the oxidation treatment, the silicon oxide film thickness can be easily and accurately controlled by controlling the oxidation temperature and the oxidation time. Therefore, it is easy to control the thickness of the silicon oxide film to stably form a fine pattern having a thickness of, for example, 0.1 μm.
Next, when the polysilicon layer between the silicon oxide films is removed, the oxide film remains, and an extremely fine pattern of a thin silicon oxide film is accurately and stably formed on the silicon nitride layer.
Therefore, by adjusting the thickness of the silicon oxide film, it is possible to freely form a fine pattern with a line having an appropriate thickness regardless of the exposure light source method.
[0009]
[Solution 2]
The solution 2 is based on the solution (1) and is further based on the following (g). (G) selectively removing the silicon nitride layer using the silicon oxide film as a mask, and finally removing the silicon oxide film;
[0010]
[Action]
When the silicon nitride layer is plasma-etched using the silicon oxide layer as a mask, a fine pattern of silicon nitride having the same thickness as the silicon oxide film is formed. As described above, since the silicon oxide film thickness is accurately and stably controlled by the temperature and time of the oxidation treatment, an extremely fine pattern of silicon nitride is accurately and stably formed. You.
[0011]
[Solution 3]
The solution 3 is based on the following (h) on the premise of the solution 1.
(H) Three layers having different heights are formed by simultaneously etching the silicon nitride layer and the base substrate using the silicon oxide film as a mask and finally removing the silicon oxide film.
[0012]
[Action]
In the first aspect, at a stage where the polysilicon layer between the oxide films is removed to leave the oxide layer, the surface of the substrate includes a portion covered with a silicon nitride layer between the oxide films, There are portions where the silicon nitride layer is removed by plasma etching and is exposed. When the silicon nitride layer and the base substrate are simultaneously etched using the silicon oxide film as a mask, the silicon nitride layer and the exposed surface are etched. Therefore, only the exposed surface of the substrate surface is etched, so that a step is formed. When the etching is further advanced, the etching does not proceed in a portion masked by the silicon oxide film, but the etching proceeds on the substrate surface in the same manner. Thereafter, when the silicon oxide film is removed, a total of three steps of a portion masked by the oxide film and the above-mentioned two step portions are formed on the upper surface of the substrate.
[0013]
Embodiment
Next, embodiments will be described with reference to the drawings.
Embodiment 1
In Example 1 shown in FIG. 1, a first silicon nitride layer (Si 3 N 4 layer, thickness 200 °) 12, a polysilicon layer (thickness 400 °) 13, a second With respect to the laminated silicon nitride layer (thickness: 80 °) 14 (FIG. 1A), the second silicon nitride layer 14 was formed into a fine pattern having a width of 0.3 μm. (It is related to the pitch of the typical fine pattern but not related to the width of the line), and is developed (FIG. 1B). When the polysilicon layer 13 is etched using the second silicon nitride layer 14 as a mask, a pattern of the groove 15 (exposed portion) having a width of 0.3 μm is formed (FIG. 1C). When this is heated and oxidized, the upper surface of the remaining polysilicon layer 16 is covered with the second silicon nitride layer 14 and is not oxidized, and the side surface of the groove 15 is oxidized to form a silicon oxide film 17. (FIG. 1D). The thickness of the silicon oxide film 17 increases in proportion to the heating temperature and the oxidation time. In this example, the oxidation temperature is set to 1100 ° C., the oxidation time is adjusted, and an oxide film 17 having a thickness of 500 ° is formed.
[0014]
Then, the substrate is immersed in a phosphoric acid solution to remove the remaining second silicon nitride layer 14 (FIG. 1E), and the polysilicon layer 18 is removed by “nitric acid + hydrofluoric acid” to thereby form the first silicon nitride layer 14. The pillars 19 of the silicon oxide film remain on the silicon nitride layer 12 (FIG. 1F). It is possible to use the fine pattern formed by the pillars 19 of the silicon oxide film as the final pattern. However, the first silicon nitride 12 is plasma-etched using the oxide film as a mask to form a fine pattern ( (Thickness of 500 °).
[0015]
Embodiment 2
The second embodiment shown in FIG. 2 is the same up to the step (e) in FIG. 1 of the first embodiment, and the first silicon nitride layer (thickness: 100 °) 26 and the oxide film 28 on the silicon substrate 25 remain. In the state (FIG. 2A, corresponding to step (f) of Example 1), plasma etching is performed using the silicon oxide film 28 as a mask (FIG. 2B), and the silicon oxide film 28 is further plasma-etched. , The first silicon nitride (width 500 °) 26a is left (FIG. 2C).
[0016]
Embodiment 3
Example 3 shown in FIG. 3 is an example in which a silicon wafer is used as the substrate 30, the first and second silicon nitride layers 31 and 33 are both 200 mm thick, and the polysilicon layer 32 is 400 mm thick. It is.
From the state of FIG. 3A (corresponding to FIG. 1D), the second silicon nitride layer 33 and the first silicon nitride 31 at the bottom of the groove 35 are removed (FIG. 3B). Then, the polysilicon layer 32 between the silicon oxide films 34, 34 is removed (FIG. 3C), and the first silicon nitride layer 31 in the gap 37 between the silicon oxide films 34, 34 is plasma-etched. (FIG. 3 (d)). At this time, the etching also proceeds on the exposed surface layer of the silicon wafer substrate 30 at the same time, and a concave portion 39 (for example, a depth of 300 °) is formed (the concave portion 39 in FIG. 3D). Then, even if the silicon nitride layer 31 disappears, the step due to the concave portion 39 is maintained.
[0017]
Further, when plasma etching is performed using the silicon oxide film 34 as a mask from the state of FIG. 3D, etching proceeds on other portions of the upper surface of the substrate 30 except for the portion masked by the silicon oxide film 34. As a result, a profile having three steps of A, B, and C due to the projection 40 and the depressions 41 and 42 is obtained (FIG. 3E).
By changing the type of plasma etching gas for the silicon nitride layer, the step between steps A and B can be appropriately adjusted in the range of 100 to 1000 °.
[0018]
Further, by combining this method of forming a fine pattern with highly anisotropic plasma etching, a grating as shown in FIG. 4A and other optical elements can be formed.
That is, by the method for forming a fine pattern of the present invention, an oxide layer having a very small width is formed at a fine pitch, and using this as a mask, plasma etching with high anisotropy is performed, so that a thickness of 3 to A 5 μm grating (which constitutes an appropriate optical element) may be formed at a depth of 3 to 5 μm.
Further, as shown in FIG. 4B, silicon oxide film layers having a height of 5 μm (thickness: 500 °) are arranged at a pitch of 1000 °, and a polysilicon layer 55 is sandwiched between a pair of silicon oxide film layers 53. It is also possible to easily form a pattern in which a large number of elements having an elliptical shape are arranged via the gap 54.
[0019]
【The invention's effect】
The effects of the present invention are summarized as follows for each of the claimed inventions.
1. According to the first aspect of the present invention, the thickness of the silicon oxide film is converted to the line width of the fine pattern. Since the silicon oxide film thickness is accurately controlled, the line width of the fine pattern can be controlled. Can be formed accurately and stably on the order of Å. Also, regardless of the exposure method, the line width of the formed silicon nitride can be divided into three by the interposition of the silicon oxide film, so that the density of the recording medium can be improved by that much, and Multifunctionalization can be achieved.
2. According to the second aspect of the invention, since the fine pattern profile is finally formed using the silicon nitride shape, the profile shape can be formed stably.
3. According to the third and fourth aspects of the present invention, it is possible to form a stamper having three steps by a silicon oxide film portion, a silicon nitride portion, and (silicon nitride + polysilicon + silicon nitride portion). Therefore, three-dimensional fine pattern position control is possible.
4. According to the fifth aspect of the invention, fine pattern processing with a line width of a wavelength level can be easily performed, so that a more inexpensive and high-performance optical element can be produced.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a procedure of a first embodiment.
FIG. 2 is a diagram schematically illustrating a procedure of a second embodiment.
FIG. 3 is a diagram schematically showing a procedure of a third embodiment.
FIG. 4 is a diagram schematically showing an application example of the present invention.
FIG. 5 is a diagram schematically showing a procedure of a conventional technique.
FIG. 6 is a diagram schematically showing a procedure of the prior art of FIG. 5;
[Explanation of symbols]
11: silicon substrate 12: silicon nitride 13: polysilicon 14: silicon nitride 15: groove 16: polysilicon 17: silicon oxide film 18: polysilicon 19: pillar of silicon oxide film 20: groove 21: silicon nitride

Claims (5)

基板上にシリコンナイトライド層を形成し、その上にポリシリコン層を形成し、さらに、シリコンナイトライド層を形成し、
露光、現像して表層のシリコンナイトライド層をパターン化し、
表層のシリコンナイトライド層をマスクにしてポリシリコン層をエッチングし、
拡散炉内で酸化処理してポリシリコン層にシリコン酸化膜を形成し、
表面のナイトライド層をエッチングし、
上記シリコン酸化膜間のポリシリコン層を除去して上記シリコン酸化膜を残すことを特徴とする微細パターン形成方法。
Forming a silicon nitride layer on the substrate, forming a polysilicon layer thereon, further forming a silicon nitride layer,
Exposure and development to pattern the surface silicon nitride layer,
Etching the polysilicon layer using the surface silicon nitride layer as a mask,
Oxidation treatment in a diffusion furnace to form a silicon oxide film on the polysilicon layer,
Etch the nitride layer on the surface,
A method for forming a fine pattern, comprising removing a polysilicon layer between the silicon oxide films to leave the silicon oxide film.
請求項1の微細パターンの形成方法において、
残ったシリコン酸化膜をマスクにしてシリコンナイトライド層を選択的に除去し、上記シリコン酸化膜を最終的に除去することを特徴とする微細パターンの形成方法。
The method for forming a fine pattern according to claim 1,
A method for forming a fine pattern, characterized by selectively removing a silicon nitride layer using a remaining silicon oxide film as a mask and finally removing the silicon oxide film.
請求項1の微細パターンの形成方法において、
残ったシリコン酸化膜をマスクとしてシリコンナイトライド層とベース基板部を同時にエッチングすることを特徴とする微細パターンの形成方法。
The method for forming a fine pattern according to claim 1,
A method for forming a fine pattern, characterized by simultaneously etching a silicon nitride layer and a base substrate using a remaining silicon oxide film as a mask.
請求項1の微細パターンの形成方法において、
残ったシリコン酸化膜をマスクにしてシリコンナイトライド層とベース基板部を同時にエッチングして、酸化膜を最終的に除去することで高さの異なる3つの層を形成させることを特徴とする微細パターンの形成方法。
The method for forming a fine pattern according to claim 1,
A fine pattern characterized by forming three layers having different heights by simultaneously etching the silicon nitride layer and the base substrate using the remaining silicon oxide film as a mask and finally removing the oxide film. Formation method.
請求項1〜請求項4の工法を用いて形成させた光学素子、光ディスク。An optical element and an optical disk formed by using the method according to claim 1.
JP2002163509A 2002-06-04 2002-06-04 Method of forming fine pattern Pending JP2004014652A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002163509A JP2004014652A (en) 2002-06-04 2002-06-04 Method of forming fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002163509A JP2004014652A (en) 2002-06-04 2002-06-04 Method of forming fine pattern

Publications (1)

Publication Number Publication Date
JP2004014652A true JP2004014652A (en) 2004-01-15

Family

ID=30431976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002163509A Pending JP2004014652A (en) 2002-06-04 2002-06-04 Method of forming fine pattern

Country Status (1)

Country Link
JP (1) JP2004014652A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855845B1 (en) * 2006-09-12 2008-09-01 주식회사 하이닉스반도체 Method for Forming Fine Patterns of Semiconductor Devices
JP2009065093A (en) * 2007-09-10 2009-03-26 Toshiba Corp Manufacturing method for semiconductor device
JP2009289974A (en) * 2008-05-29 2009-12-10 Toshiba Corp Method of manufacturing semiconductor device
JP2010152105A (en) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology Etching resist
US7959818B2 (en) 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
JP2012030475A (en) * 2010-07-30 2012-02-16 Fujikura Ltd Method of manufacturing imprint mold

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855845B1 (en) * 2006-09-12 2008-09-01 주식회사 하이닉스반도체 Method for Forming Fine Patterns of Semiconductor Devices
US7959818B2 (en) 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
JP2009065093A (en) * 2007-09-10 2009-03-26 Toshiba Corp Manufacturing method for semiconductor device
JP4621718B2 (en) * 2007-09-10 2011-01-26 株式会社東芝 Manufacturing method of semiconductor device
JP2009289974A (en) * 2008-05-29 2009-12-10 Toshiba Corp Method of manufacturing semiconductor device
US8309469B2 (en) 2008-05-29 2012-11-13 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2010152105A (en) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology Etching resist
JP2012030475A (en) * 2010-07-30 2012-02-16 Fujikura Ltd Method of manufacturing imprint mold

Similar Documents

Publication Publication Date Title
US4707218A (en) Lithographic image size reduction
JP5059608B2 (en) Recess structure forming method using reverse tone processing
US4871630A (en) Mask using lithographic image size reduction
JPS63266866A (en) Semiconductor device and its manufacture
JP2004530922A (en) Process for forming sublithographic photoresist features
US9586343B2 (en) Method for producing nanoimprint mold
JP2004014652A (en) Method of forming fine pattern
KR100741926B1 (en) Method for forming poly-silicon pattern
JPH07135140A (en) Resist pattern forming method
JP2008042174A (en) Method of forming mask pattern
JP5349404B2 (en) Pattern formation method
US7824824B2 (en) Composite phase shifting lithography mask including etch stop layer
KR0140485B1 (en) A method manufacturing fine pattern of semiconductor device
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JPH06252044A (en) Manufacture of semiconductor integrated circuit
JPH10261628A (en) Formation of contact hole of semiconductor device
JP5007084B2 (en) Semiconductor device manufacturing method including resist flow process and coating process
JPH053191A (en) Forming method of fine pattern
JP4480424B2 (en) Pattern formation method
KR100602129B1 (en) Method for forming pattern using multi-level exposure process
JP2001092152A (en) Method for manufacturing semiconductor device
JP2009231670A (en) Stencil mask or apertures and their production method
KR100309906B1 (en) How to improve dry etching resistance of photoresist
JPH03257825A (en) Manufacture of semiconductor device
JP4522040B2 (en) Manufacturing method of semiconductor device