JP2004012936A - Electro-optical device, electronic apparatus, and active matrix substrate - Google Patents

Electro-optical device, electronic apparatus, and active matrix substrate Download PDF

Info

Publication number
JP2004012936A
JP2004012936A JP2002167780A JP2002167780A JP2004012936A JP 2004012936 A JP2004012936 A JP 2004012936A JP 2002167780 A JP2002167780 A JP 2002167780A JP 2002167780 A JP2002167780 A JP 2002167780A JP 2004012936 A JP2004012936 A JP 2004012936A
Authority
JP
Japan
Prior art keywords
data line
light
interlayer insulating
insulating film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002167780A
Other languages
Japanese (ja)
Other versions
JP4221955B2 (en
Inventor
Koji Yamazaki
山崎　康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002167780A priority Critical patent/JP4221955B2/en
Publication of JP2004012936A publication Critical patent/JP2004012936A/en
Application granted granted Critical
Publication of JP4221955B2 publication Critical patent/JP4221955B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent display deterioration due to a liquid crystal alignment defect, to suppress effect of a lateral electric field, to prevent generation of crosstalk and to prevent display deterioration due to irregular reflection. <P>SOLUTION: A light shielding film 81 is formed at an under layer of two data lines 6a via a fourth interlayer dielectric. The light shielding film 81 is so constituted that its width in the direction of a scanning line 3a is wider than the line width of the data line 6a. The effect of the lateral electric field is suppressed by the data line 6a and a display defect caused by a projecting shape of the data line 6a is prevented by the light shielding film 81. A third interlayer dielectric to be a groundwork of the light shielding film 81 is flattened and the surface of the light shielding film 81 is also flattened. Thereby, generation of irregular reflection is prevented and display of high image quality is made possible. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、反転駆動方式を採用した液晶装置等に好適な電気光学装置、電子機器及びアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
液晶パネルは、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶パネルでは、一方の基板に、例えば薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ、Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。このような液晶の制御を容易にするために、液晶層に接する基板表面を平坦化した液晶装置もある。
【０００４】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の駆動電圧の極性を例えば画像信号における１フレームや１フィールド等の一定周期で反転させる反転駆動が行われる。
【０００５】
画像表示領域を構成する全画素電極の駆動電圧の極性を単純に一定周期で反転させる（即ち、いわゆるビデオ反転駆動方式）と、特に画素数が多い場合に、一定周期のフリッカやクロストークが発生してしまう。そこで、一定周期のフリッカやクロストークの発生を防止するために、例えば一定周期で、駆動電圧の極性を、画素電極の行毎に反転させる１Ｈ反転駆動方式や画素電極の列毎に反転させる１Ｓ反転駆動方式等のライン反転駆動方式が開発されている。更に、一定周期で駆動電圧の極性を、ドット毎（即ち、行毎且つ列毎）に反転させるドット反転駆動方式も開発されている。
【０００６】
しかしながら、ライン反転駆動方式の場合には、極性が相異なる電圧が印加される列方向又は行方向において、同一基板上の相隣接する画素電極間で電界（以下、横電界という）が生じてしまう。また、ドット反転駆動方式の場合には、極性が相異なる電圧が印加させる行方向及び列方向に相隣接する画素電極間で横電界が生じる。
【０００７】
相隣接する画素電極間で横電界が生じると、画素電極と対向電極との間で発生する電界（以下、縦電界という）で液晶の配向状態を制御する液晶装置においては、液晶の配向不良が発生してしまう。このような液晶の配向不良が生じると、配向不良個所の光抜けによってコントラスト比が低下してしまう。
【０００８】
そこで、横電界が生じる領域の配向不良個所を遮光膜によって覆い隠す方法が採用されることがある。しかしながら、この方法では、全領域中の表示に寄与する光が出力される領域の面積の比率（以下、開口率という）が低下し、表示画像が暗くなってしまう。
【０００９】
特に、液晶層に接する基板表面を平坦化した液晶装置においては、横電界の影響が大きいことから、開口率の低下が著しい。そこで、液晶層に接する基板表面を特に平坦化しない液晶装置が採用されることがある。このような液晶装置では、データ線に沿って画素電極の下地の絶縁膜はストライプ状の凸形状となる。この凸形状によって、横電界の影響が軽減されるのである。
【００１０】
【発明が解決しようとする課題】
しかしながら、データ線に沿った盛り上がりによって、この凸形状部分で液晶の配向不良が発生するという欠点があった。
【００１１】
ところでデータ線は、遮光機能を有する。ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有する。そこで、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に光が照射されないように、素子基板あるいは対向基板には少なくともＴＦＴ素子部に対向する部分に入射する光を遮光する遮光膜が形成されている。データ線をこのような遮光膜として利用するのである。
【００１２】
ところが、データ線による遮光機能を十分に活用するために、平面的に見れば、データ線と画素電極とは重なり合った部分を有するように形成される。ところが、この重なり合った部分によって、データ線と画素電極との間に容量結合が生じ、クロストークが発生してしまう。
【００１３】
また、遮光機能を向上させると共に、データ線の盛り上がりによる液晶配向不良を防止するために、データ線の下層において、遮光膜を形成する方法が考えられる。ところが、一般的には、遮光膜の下地となる層間絶縁膜は表面に凹凸を有し、遮光膜も凹凸を有してしまう。そうすると、遮光膜の側面の傾斜部分によって光が乱反射され、ＴＦＴ素子等に悪影響を与えてしまう。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができる電気光学装置、そのような電気光学装置を具備してなる電子機器及びアクティブマトリクス基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００１６】
このような構成によれば、電気光学物質は、第１及び第２の基板に挟持され、第１及び第２の基板によって光の透過が制御される。駆動素子は、第１の基板に設けられたマトリクス状の複数の画素電極に信号を供給して駆動する。この信号は、データ線を介して各列の各画素電極に供給される。データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００１７】
また、遮光膜は、前記第２の層間絶縁膜の膜厚の２倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする。
【００１８】
このような構成によれば、データ線の端部から傾斜した第２の層間絶縁膜は、最大で膜厚分だけ離間した位置で平坦になる。遮光膜は、第２の層間絶縁膜の膜厚の２倍とデータ線の線幅との和よりも広幅に形成されるので、第２の層間絶縁膜の傾斜部分を確実に遮光することができ、データ線の凸形状に起因する表示不良が現れることを確実に防止することができる。
【００１９】
また、前記遮光膜の下地となる第３の層間絶縁膜を更に具備し、前記第３の層間絶縁膜は、平坦化されることを特徴とする。
【００２０】
このような構成によれば、平坦化された第３層間絶縁膜上に遮光膜が形成されるので、遮光膜表面も平坦となり、傾斜部分が形成されない。従って、遮光膜が光を乱反射させて駆動素子等に光を入射させてしまうことはない。
【００２１】
また、前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする。
【００２２】
このような構成によれば、データ線と画素電極による容量結合の発生を抑制し、クロストークが発生することを防止することができる。
【００２３】
また、本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２４】
このような構成によれば、凸パターンは走査線に沿って形成され、１Ｈ反転駆動における横電界の影響を低減することができる。また、この凸パターンの下層には、第１の層間絶縁膜を介して遮光膜が凸パターンの線幅よりも広幅に形成される。従って、凸パターンの凸形状によって発生する表示不良が現れることを防止することができる。
本発明に係る電子機器は、上記電気光学装置を画像形成手段として備えたことを特徴とする。
【００２５】
このような構成によれば、電気光学装置が横電界の影響を受けず、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制するので、高画質の画像を形成することができる。
【００２６】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２７】
このような構成によれば、データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００２８】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２９】
このような構成によれば、走査線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、走査線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、走査線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、走査線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態は本発明の電気光学装置を液晶装置に適用したものである。図１は本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図２は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３はＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図４はＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ’線の位置で切断して示す断面図である。図５は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図１のＡ−Ａ′線で接続して示したものである。また、図６は液晶装置の製造方法を示すフローチャートである。図７は本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図である。図８は横電界の影響を回避するために設ける凸パターンを示す説明図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
本実施の形態は画素電極の下地となる層間絶縁膜にデータ線によるストライプ状の凸形状を設けることにより横電界の影響を回避すると共に、データ線の下層に遮光膜を形成することにより、データ線の凸形状に起因する液晶配向不良の表示劣化を防止すると共にデータ線幅を短縮可能にしてクロストークの発生を防止し、更に、遮光膜の下地となる層間絶縁膜を平坦化することによって、遮光膜による乱反射を防止すると共に、データ線による凸形状の寸法を厳密に規定することができるようにしたものである。
【００３２】
先ず、本発明の第１実施の形態における液晶装置の画素部における構成について、図２乃至図５を参照して説明する。
【００３３】
液晶装置は、図３及び図４に示すように、透明なＴＦＴアレイ基板１０と透明な対向基板２０との間に液晶５０を封入して構成される。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成するＴＦＴアレイ基板１０上の素子の等価回路を示している。
【００３４】
図２において、本実施の形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線（ソース線）６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３５】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３６】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３７】
次に、図１乃至図５を参照して液晶装置の構成を詳細に説明する。
【００３８】
図１乃至図５において、ガラスや石英等のＴＦＴアレイ基板１０には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び第１層間絶縁膜１３を介してＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴアレイ基板１０の液晶５０との境界面が平坦化される。
【００３９】
ＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（図１の太破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。
【００４０】
下側遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４１】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａにゲート絶縁膜をなす絶縁膜２を介してゲート電極をなす走査線３ａが設けられてなる。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′（図１の斜線部）は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００４２】
下側遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００４３】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａおよびデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、第１中間導電層１５上に重なるようにデータ線６ａ方向に延びる延出部と、走査線３ａに沿って延びる本線からなる。
【００４４】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。容量線１８は、上部容量電極１８ａと遮光層１８ｂの多層構造であり、誘電体膜１７を介して第１中間導電層１５と対向配置されることで蓄積容量（図２の蓄積容量７０）を構成する。
【００４５】
容量線１８は、例えば導電性のポリシリコン膜等からなる上部容量電極１８ａと高融点金属を含む金属シリサイド膜等からなる遮光層１８ｂとが積層された多層構造である。例えば、容量線１８は、タングステン、モリブデン、チタン、タンタルのいずれかのシリサイドからなる遮光層１８ｂとＮ型ポリシリコンによる上部容量電極１８ｂとのポリサイドによって構成される。これにより、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。
【００４６】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、内蔵遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。なお、第１中間導電層１５も、容量線１８と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００４７】
下部容量電極としての第１中間導電層１５と上部容量電極１８ａを構成する容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００４８】
また容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための後述の走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００４９】
また、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ｂが形成されている。第２中間導電層１５ｂは第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００５０】
容量線１８上には第３層間絶縁膜１９が配置される。
【００５１】
本実施の形態においては、上述したように、データ線６ａによるストライプ状の凸形状部分における液晶配向不良に基づく表示劣化を防止するために、データ線６ａの直下の層に層間絶縁膜８２を介して遮光膜８１（図１の枠が斜線の領域）を形成し、配向不良の部分を遮光する。この場合において、形成する遮光膜８１が凹凸を有する場合には、その斜面において光が乱反射してしまう。そこで、遮光膜８１を平坦に形成するために、溝１１を形成するだけでなく、遮光膜８１の下地となる第３層間絶縁膜１９を平坦化するようになっている。また、この平坦化によって、データ線６ａの凸形状の寸法を厳密に制御可能であり、横電界の影響を十分に抑制することができる。
【００５２】
例えば、この平坦化は、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理等の研磨処理によって、或いは有機ＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）を用いて平らに形成することで実施している。
【００５３】
平坦化された第３層間絶縁膜１９上には遮光膜８１が形成される。遮光膜８１上には第４層間絶縁膜８２が形成され、第４層間絶縁膜８２上にデータ線６ａ（図１の太線）が積層される。データ線６ａは、第４層間絶縁膜８２、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第５層間絶縁膜２５を介して画素電極９ａが積層されている。
【００５４】
図１に示すように、データ線６ａは列方向に延び、隣接する２列の各画素電極９ａ相互間に形成される。本実施の形態においては、図１及び図５に示すように、データ線６ａと画素電極９ａとは、第５層間絶縁膜２５によって絶縁されているだけでなく、平面的に見ても、相互に重なり合った部分を有していない。
【００５５】
また、本実施の形態においては、図１及び図５に示すように、遮光膜８１は、データ線６ａの幅よりも広幅に形成され、上述したように、データ線６ａの凸形状に起因する液晶配向不良の部分を遮光することができるようになっている。また、遮光膜８１の下地となる第３層間絶縁膜１９が平坦化されていることから、遮光膜８１の表面も平坦である。更に、データ線６ａの下地となる第４層間絶縁膜８２も略平坦である。
【００５６】
データ線６ａには第５層間絶縁膜２５が積層されている。画素電極９ａは、第５層間絶縁膜２５，第４層間絶縁膜８２、第３層間絶縁膜１９，誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００５７】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００５８】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００５９】
そして、ＴＦＴアレイ基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６０】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６１】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴアレイ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴアレイ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴアレイ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴアレイ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６２】
ＴＦＴアレイ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴアレイ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６３】
次に、図６のフローチャートを参照して本実施の形態における液晶装置の製造方法を説明する。
【００６４】
先ず、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００６５】
図６のステップＳ１において、ＴＦＴアレイ基板１０に対してエッチング等によって溝１１（図１乃至図５参照）を形成する。次に、図６のステップＳ２において、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜１２を形成する。
【００６６】
次に、ステップＳ３において、下側遮光膜１２上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１３を形成する。この層間絶縁膜１３の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００６７】
次に、ステップＳ４において、層間絶縁膜１３上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
【００６８】
次に、ステップＳ５において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）下層及び上層のゲート絶縁膜２を形成する。
【００６９】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７０】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００７１】
次に、ステップＳ６において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００７２】
例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする（ステップＳ７）。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００７３】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする（ステップＳ８）。
【００７４】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００７５】
次に、ステップＳ９では、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜１４を形成する。この第２層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜１４の膜質を向上させておく。
【００７６】
次に、ステップＳ１０において、第２層間絶縁膜１４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ａを同時開孔する。
【００７７】
次に、ステップＳ１１において、第１中間導電層１５、誘電体膜１７及び容量線１８によって構成される蓄積容量並びに第２中間導電層１５ｂ及びコンタクトホール形成２４ａ，２６ａ等が行われる。
【００７８】
次に、ステップＳ１２において、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１９を形成する。
【００７９】
本実施の形態においては、次のステップＳ１３において、例えば、ＣＭＰ処理等の研磨処理によって、第３層間絶縁膜１９に対する平坦化を行う。
【００８０】
次に、ステップＳ１４において、平坦化された第３層間絶縁膜１９上に遮光膜８１を形成する。次いで、ステップＳ１５において、遮光膜８１上に第４層間絶縁膜８２を形成する。
【００８１】
次に、ステップＳ１６において、第４層間絶縁膜８２、遮光膜８１及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ｂを開孔する。
【００８２】
次に、ステップＳ１７において、コンタクトホール２４ｂを埋めるように第４層間絶縁膜８２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線６ａを形成する。
【００８３】
次に、ステップＳ１８において、データ線６ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第５層間絶縁膜２５を形成する。第５層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００８４】
本実施の形態においては、遮光膜８１の水平方向（図１の左右方向）の幅Ｌ２は、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとして、Ｌ１＋２Ｔ＜Ｌ２に設定する。
【００８５】
次に、ステップＳ１９において、第５層間絶縁膜２５、第４層間絶縁膜８２及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２６ｂを開孔する。
【００８６】
次に、ステップＳ２０において、このコンタクトホール２６ｂの内周面及び第５層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。コンタクトホール２６ｂは、第１中間導電層１５と画素電極９ａとを接続する。
【００８７】
次に、このように構成されたＴＦＴアレイ基板１０と対向基板２０とに対して、パネル組立工程が実施される。パネル組立工程においては、先ず、ＴＦＴアレイ基板１０及び対向基板２０に対して、配向膜１６，２２となるポリイミド（ＰＩ）を塗布する。
【００８８】
次に、ＴＦＴアレイ基板１０表面の配向膜１６及び対向基板２０表面の配向膜２２に対して、ラビング処理を施す。次に、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、シール材４１、及び導通材６５（図３参照）を形成する。シール材４１を形成した後、ＴＦＴアレイ基板１０と対向基板２０とを貼り合わせ、アライメントを施しながら圧着し、シール材４１を硬化させる。最後に、シール材４１の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【００８９】
このように構成された実施の形態においては、データ線６ａの下層に遮光膜８１を形成する。この遮光膜８１の形成前に下地である第３層間絶縁膜１９を完全に平坦化する。そして、平坦化した第３層間絶縁膜１９上に、遮光膜８１を形成し、遮光膜８１上に第４層間絶縁膜８２を介してデータ線６ａを形成する。図７（ａ）はデータ線６ａ及び画素電極９ａの平面形状を示している。図１及び図７（ａ）に示すように、データ線６ａは走査線３ａ方向に延びておらず、平面的に見て画素電極９ａと重なり合っていない。これにより、データ線６ａと画素電極９ａとの間の容量結合を阻止し、クロストークの発生を防止することができる。この場合でも、遮光膜８１が、走査線３ａ方向には、データ線６ａの線幅よりも広幅に形成されており、遮光膜８１によって確実な遮光が可能である。
【００９０】
図７（ｂ）は図７（ａ）のＢ線の断面を示している。図７（ｂ）に示すように、第５層間絶縁膜２５は、データ線６ａ部分で盛り上がった形状となっている。上述したように、この盛り上がりの凸形状によって、横電界の影響を回避することができる。しかし、また、盛り上がりの凸形状によって、液晶配向不良も発生してしまう。
【００９１】
本実施の形態においては、遮光膜８１は、データ線６ａの凸形状に起因する液晶配向不良が発生する部分に形成されており、液晶配向不良が発生した場合でも、表示劣化が生じることを防止することができる。
【００９２】
ところで、液晶配向不良が発生する部分は、データ線６ａの凸形状部分である。いま、図７（ｂ）に示すように、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとし、遮光膜８１の走査線３ａ方向の幅をＬ２とする。第５層間絶縁膜２５は、データ線６ａによって盛り上がるので、第５層間絶縁膜２５の傾斜部分は、データ線６ａ端部から最大でＴだけ離間した位置で平坦となる。従って、Ｌ２＞Ｌ１＋２Ｔである遮光膜８１を形成すれば、遮光膜８１によって、液晶配向不良が発生する部分を確実に遮光することができる。
【００９３】
しかも、第３層間絶縁膜１９が平坦化されているので、遮光膜８１表面も略平坦であり、遮光膜８１には斜面が殆ど形成されず、遮光膜８１による乱反射は生じない。
【００９４】
なお、第３層間絶縁膜１９が平坦化されているので、データ線６ａの凸形状の寸法を厳密に規定することができ、横電界の影響を確実に回避することも可能である。
【００９５】
このように本実施の形態においては、データ線の下層に遮光膜を形成すると共に、この遮光膜の下地となる層間絶縁膜を平坦化する。データ線はストライプ状の凸形状に形成されるので、横電界の影響を回避することができる。また、データ線の凸形状に起因した液晶配向不良部分は、遮光膜によって遮光されるので、表示劣化は生じない。また、遮光膜を設けることで、平面的にはデータ線と画素電極とが重なり合う部分を設ける必要がなく、クロストークの発生を抑制することができる。更に、遮光膜の下地となる層間絶縁膜が平坦化されているので、遮光膜表面も平坦となり、光が遮光膜において乱反射することを防止することができる。
【００９６】
また、本実施の形態は、データ線だけでなく、２列のデータ線相互間において、垂直方向に隣接する画素電極同士の境界部分に形成する凸パターンにも、適用可能である。
【００９７】
図８はこの場合におけるデータ線及び凸パターンを説明するための説明図である。
【００９８】
反転駆動方式として１Ｈ反転駆動方式を適用した場合には、垂直方向に隣接する画素電極同士の間で横電界が発生する。そこで、本実施の形態においては、横電界の発生領域、即ち、上下に隣接する画素電極９ａ同士の境界領域に、凸パターン８５を形成することで、横電界の影響を低減する。
【００９９】
このような凸パターン８５は、例えば、データ線６ａと同一の工程によって、データ線６ａと同一層に形成することができる。そして、この凸パターン８５の下層においても、遮光膜を形成するのである。この場合の遮光膜のデータ線６ａ方向の幅も、第１の実施の形態と同様に、凸パターン８５の幅よりも広く、図７（ｂ）と同様の関係に設定する。
【０１００】
これにより、凸パターン８５に起因する液晶配向不良による表示劣化についても、この下層の遮光膜によって確実に防止することができる。
【０１０１】
図９は本発明の第２の実施の形態を示す概略構成図である。本実施の形態は第１の実施の形態の液晶装置を用いた電子機器の一例である投射型表示装置を示している。
【０１０２】
図９において、光源２１０は、メタルハライド等のランプ２１１とランプ２１１の光を反射するリフレクタ２２２とによって構成される。光源２１０からの出射光路上に、青色光・緑色光反射のダイクロイックミラー２１３及び反射ミラー２１７が配設される。ダイクロイックミラー２１３は、光源２１０からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。反射ミラー２１７は、ダイクロイックミラー２１３を透過した赤色光を反射する。
【０１０３】
ダイクロイックミラー２１３の反射光の光路上には、緑色光反射のダイクロイックミラー２１４及び反射ミラー２１５が配設され、ダイクロイックミラー２１４は、入射光のうち緑色光を反射し、青色光を透過させる。反射ミラー２１５はダイクロイックミラー２１４の透過光を反射する。反射ミラー２１５の反射光の光路上には反射ミラー２１６が配設されており、反射ミラー２１６は、反射ミラー２１５の反射光（青色光）を更に反射する。
【０１０４】
反射ミラー２１７，ダイクロイックミラー２１４及び反射ミラー２１６の出射光路上には、夫々光変調装置である液晶装置２２２，２２３，２２４が配設されている。液晶装置２２２乃至２２４には、夫々赤色光、緑色光又は青色光が入射し、液晶装置２２２乃至２２４は、夫々Ｒ，Ｇ，Ｂ画像信号に応じて、入射光を光変調し、各Ｒ，Ｇ，Ｂの画像光をダイクロイックプリズム２２５に出射する。
【０１０５】
ダイクロイックプリズム２２５は、４つの直角プリズムが貼り合わされて構成され、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。ダイクロイックプリズム２２５は、これらの誘電体多層謨によって、３つのＲ，Ｇ，Ｂ色光を合成して、カラー画像の画像光を出射する。
【０１０６】
ダイクロイックプリズム２２５の出射光路上には投射光学系を構成する投射レンズ２２６が配設されており、投射レンズ２２６は、合成された画像光をスクリーン２２７上に投射する。こうして、スクリーン２２７には、拡大された画像が表示される。
【０１０７】
このように構成された実施の形態においては、液晶装置２２２，２２３，２２４は、横電界の悪影響が十分に抑制され、クロストークの発生が防止され、十分な遮光機能を有すると共に、液晶の配向不良に基づく表示劣化が防止されている。これにより、液晶装置２２２，２２３，２２４によってスクリーン２２７上に投射される画像は、光コントラストで、明るく高品位の画像となる。
【０１０８】
【発明の効果】
以上説明したように本発明によれば、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図。
【図２】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】ＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ’線の位置で切断して示す断面図。
【図５】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図６】液晶装置の製造方法を示すフローチャート。
【図７】本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図。
【図８】横電界の影響を回避するために設ける凸パターンを示す説明図。
【図９】本発明の第２の実施の形態を示す概略構成図。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
３ａ…走査線
６ａ…データ線
９ａ（９ａ′）…画素電極
１０…ＴＦＴアレイ基板
５０…液晶
８１…遮光膜
８２…第４層間絶縁膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electro-optical device, an electronic apparatus, and an active matrix substrate suitable for a liquid crystal device or the like employing an inversion driving method.
[0002]
[Prior art]
The liquid crystal panel is configured by sealing liquid crystal between two substrates such as a glass substrate and a quartz substrate. In a liquid crystal panel, active elements such as, for example, thin film transistors (hereinafter, referred to as TFTs) are arranged in a matrix on one substrate, a counter electrode is arranged on the other substrate, and sealing is performed between the two substrates. The image display is enabled by changing the optical characteristics of the liquid crystal layer according to the image signal.
[0003]
That is, an image signal is supplied to a pixel electrode (ITO, Indium Tin Oxide) arranged in a matrix by the TFT element, and a voltage based on the image signal is applied to a liquid crystal layer between the pixel electrode and the counter electrode, so that a liquid crystal molecule is formed. Change the sequence of Thus, the image display is performed by changing the transmittance of the pixel and changing the light passing through the pixel electrode and the liquid crystal layer according to the image signal. In order to facilitate such control of the liquid crystal, there is also a liquid crystal device in which the surface of the substrate in contact with the liquid crystal layer is flattened.
[0004]
In a liquid crystal device, application of a DC voltage to the liquid crystal causes degradation of the liquid crystal, such as decomposition of the liquid crystal component, contamination by impurities generated in the liquid crystal cell, and burn-in of a displayed image. Therefore, in general, inversion driving is performed in which the polarity of the driving voltage of each pixel electrode is inverted at a constant period such as one frame or one field in an image signal.
[0005]
When the polarity of the drive voltage of all the pixel electrodes constituting the image display area is simply inverted at a fixed period (that is, a so-called video inversion driving method), flicker and crosstalk at a fixed period occur particularly when the number of pixels is large. Resulting in. Therefore, in order to prevent occurrence of flicker or crosstalk in a fixed cycle, for example, a 1H inversion driving method in which the polarity of the drive voltage is inverted in each row of the pixel electrode or 1S in which the polarity of the drive voltage is inverted in each column of the pixel electrode at a fixed cycle. Line inversion driving methods such as an inversion driving method have been developed. Further, a dot inversion drive method has been developed in which the polarity of the drive voltage is inverted at regular intervals for each dot (that is, for each row and each column).
[0006]
However, in the case of the line inversion driving method, an electric field (hereinafter, referred to as a horizontal electric field) is generated between adjacent pixel electrodes on the same substrate in a column direction or a row direction to which voltages having different polarities are applied. . In the case of the dot inversion driving method, a horizontal electric field is generated between pixel electrodes adjacent to each other in a row direction and a column direction to which voltages having different polarities are applied.
[0007]
When a horizontal electric field is generated between adjacent pixel electrodes, a liquid crystal device that controls the alignment state of the liquid crystal by an electric field (hereinafter, referred to as a vertical electric field) generated between the pixel electrode and the counter electrode causes poor alignment of the liquid crystal. Will occur. When such poor alignment of the liquid crystal occurs, the contrast ratio is lowered due to light leakage at the defective alignment.
[0008]
Therefore, a method of covering a defective orientation portion in a region where a horizontal electric field occurs with a light shielding film may be adopted. However, according to this method, the ratio of the area of the region from which light contributing to display is output in the entire region (hereinafter, referred to as an aperture ratio) is reduced, and the displayed image becomes dark.
[0009]
In particular, in a liquid crystal device in which the surface of the substrate in contact with the liquid crystal layer is flattened, the influence of the horizontal electric field is large, so that the aperture ratio is significantly reduced. Therefore, a liquid crystal device that does not particularly flatten the substrate surface in contact with the liquid crystal layer is sometimes used. In such a liquid crystal device, the insulating film underlying the pixel electrode has a stripe-shaped convex shape along the data line. The effect of the lateral electric field is reduced by this convex shape.
[0010]
[Problems to be solved by the invention]
However, there is a drawback that the bulging along the data line causes poor alignment of the liquid crystal in the convex portion.
[0011]
Incidentally, the data lines have a light shielding function. The TFT element has a characteristic that its characteristics are changed by the influence of light. Therefore, a light-shielding film is formed on the element substrate or the counter substrate so as to block light incident on at least a portion opposed to the TFT element portion so that the channel region or the channel adjacent region of the TFT element portion is not irradiated with light. The data lines are used as such a light shielding film.
[0012]
However, in order to make full use of the light blocking function of the data line, the data line and the pixel electrode are formed so as to have an overlapping portion in a plan view. However, due to the overlapping portion, capacitive coupling occurs between the data line and the pixel electrode, and crosstalk occurs.
[0013]
In addition, a method of forming a light-shielding film in a lower layer of the data line in order to improve the light-shielding function and prevent a liquid crystal alignment defect due to the swelling of the data line can be considered. However, in general, the interlayer insulating film serving as the base of the light-shielding film has irregularities on the surface, and the light-shielding film also has irregularities. Then, light is irregularly reflected by the inclined portion of the side surface of the light-shielding film, which adversely affects the TFT element and the like.
[0014]
The present invention has been made in view of such a problem, and it is an object of the present invention to avoid the influence of a horizontal electric field, prevent the occurrence of crosstalk, have a sufficient light-shielding function, and suppress the occurrence of poor alignment of liquid crystal. It is an object of the present invention to provide an electro-optical device capable of performing the above-described steps, an electronic apparatus including such an electro-optical device, and an active matrix substrate.
[0015]
[Means for Solving the Problems]
An electro-optical device according to the present invention includes a pair of first and second substrates sandwiching an electro-optical material, and a plurality of pixels provided in a matrix on a side of the first substrate facing the electro-optical material. An electrode, a counter electrode disposed on a side of the second substrate facing the electro-optical material, and a signal provided to each pixel electrode on the first substrate corresponding to the plurality of pixel electrodes. And a plurality of driving elements for supplying and driving the pixels, and supplying the signals by commonly connecting the plurality of driving elements arranged in a column direction to supply the signals to the plurality of pixel electrodes formed in a matrix. A data line to be formed, a light shielding film formed below the data line via a first interlayer insulating film, and having a width wider than the line width of the data line, and a lower layer of the pixel electrode formed on the data line. Having the second interlayer insulating film And butterflies.
[0016]
According to such a configuration, the electro-optical material is sandwiched between the first and second substrates, and transmission of light is controlled by the first and second substrates. The driving element supplies a signal to a plurality of pixel electrodes in a matrix provided on the first substrate for driving. This signal is supplied to each pixel electrode of each column via a data line. On the data line, a second interlayer insulating film to be a lower layer of the pixel electrode is formed. Further, a light-shielding film is formed below the data line with a first interlayer insulating film interposed therebetween, which is wider than the line width of the data line. In the vicinity of the boundary between the pixel electrodes, the interlayer insulating film has a convex shape due to the data line, and the influence of the horizontal electric field generated when the pixel electrode is driven in reverse is reduced. On the other hand, display defects may occur due to the convex shape of the data line. Even in this case, the light-shielding film shields the portion where the display failure occurs from occurring, thereby preventing display degradation from appearing.
[0017]
Further, the light-shielding film is formed wider than the sum of twice the thickness of the second interlayer insulating film and the line width of the data line.
[0018]
According to such a configuration, the second interlayer insulating film inclined from the end of the data line becomes flat at a position separated by a maximum thickness. Since the light-shielding film is formed to be wider than the sum of twice the thickness of the second interlayer insulating film and the line width of the data line, it is possible to reliably shield the inclined portion of the second interlayer insulating film from light. As a result, it is possible to reliably prevent a display defect due to the convex shape of the data line from appearing.
[0019]
Further, a third interlayer insulating film serving as a base of the light-shielding film is further provided, and the third interlayer insulating film is planarized.
[0020]
According to such a configuration, since the light-shielding film is formed on the flattened third interlayer insulating film, the surface of the light-shielding film is also flat, and no inclined portion is formed. Therefore, the light-shielding film does not cause the light to be incident on the driving element or the like due to the irregular reflection of the light.
[0021]
Further, the data line does not have a portion overlapping the pixel electrode in a plan view.
[0022]
According to such a configuration, it is possible to suppress the occurrence of capacitive coupling between the data line and the pixel electrode, and to prevent crosstalk from occurring.
[0023]
Further, the electro-optical device according to the present invention includes a pair of first and second substrates sandwiching the electro-optical material, and a plurality of substrates provided in a matrix on a side of the first substrate facing the electro-optical material. A pixel electrode, a counter electrode disposed on a side of the second substrate facing the electro-optical material, and a pixel electrode provided on the first substrate corresponding to the plurality of pixel electrodes. A plurality of driving elements for supplying a signal to the plurality of driving elements, and a plurality of driving elements arranged in a column direction to supply the signal to the plurality of pixel electrodes formed in a matrix. And a convex pattern formed along a scanning line commonly connected to a plurality of drive elements arranged in a row direction and driving the plurality of drive elements in row units, and a lower layer of the convex pattern. Formed through the first interlayer insulating film Is characterized by comprising a wide light shielding film than the line width of the convex pattern, and a second interlayer insulating film is formed on the data lines and convex pattern on a lower layer of the pixel electrode.
[0024]
According to such a configuration, the convex pattern is formed along the scanning line, and the influence of the horizontal electric field in the 1H inversion driving can be reduced. Further, a light-shielding film is formed below the convex pattern via a first interlayer insulating film so as to be wider than the line width of the convex pattern. Therefore, it is possible to prevent a display defect caused by the convex shape of the convex pattern from appearing.
According to another aspect of the invention, there is provided an electronic apparatus including the electro-optical device as an image forming unit.
[0025]
According to such a configuration, the electro-optical device is not affected by the lateral electric field, prevents the occurrence of crosstalk, has a sufficient light-shielding function, and suppresses the occurrence of a liquid crystal alignment defect. An image can be formed.
[0026]
In addition, the active matrix substrate according to the present invention supplies a plurality of pixel electrodes provided in a matrix on the substrate, and a signal provided to each pixel electrode provided on the substrate in correspondence with the plurality of pixel electrodes. And a data line that is commonly connected to a plurality of drive elements arranged in a column direction to supply the signals to supply signals to the plurality of pixel electrodes formed in a matrix. And a light-shielding film formed below the data line via a first interlayer insulating film and wider than the line width of the data line, and a second light-shielding film formed on the data line and below the pixel electrode. And an interlayer insulating film.
[0027]
According to such a configuration, the second interlayer insulating film serving as a lower layer of the pixel electrode is formed on the data line. Further, a light-shielding film is formed below the data line with a first interlayer insulating film interposed therebetween, which is wider than the line width of the data line. In the vicinity of the boundary between the pixel electrodes, the interlayer insulating film has a convex shape due to the data line, and the influence of the horizontal electric field generated when the pixel electrode is driven in reverse is reduced. On the other hand, display defects may occur due to the convex shape of the data line. Even in this case, the light-shielding film shields the portion where the display failure occurs from occurring, thereby preventing display degradation from appearing.
[0028]
In addition, the active matrix substrate according to the present invention supplies a plurality of pixel electrodes provided in a matrix on the substrate, and a signal provided to each pixel electrode provided on the substrate in correspondence with the plurality of pixel electrodes. And a data line that is commonly connected to a plurality of drive elements arranged in a column direction to supply the signals to supply signals to the plurality of pixel electrodes formed in a matrix. A convex pattern formed along a scanning line commonly connected to a plurality of drive elements arranged in a row direction and driving the plurality of drive elements in row units; and a first interlayer below the convex pattern. A light-shielding film formed through an insulating film and having a width wider than the line width of the convex pattern; and a second interlayer insulating film formed on the data line and the convex pattern and underlying the pixel electrode. Features That.
[0029]
According to such a configuration, the second interlayer insulating film serving as a lower layer of the pixel electrode is formed on the scanning line. Further, a light-shielding film is formed below the scanning line via a first interlayer insulating film so as to be wider than the line width of the data line. In the vicinity of the boundary between the pixel electrodes, the interlayer insulating film has a convex shape due to the scanning line, and the influence of the horizontal electric field generated when the pixel electrode is driven in reverse is reduced. On the other hand, display defects may occur due to the convex shape of the scanning line. Even in this case, the light-shielding film shields the portion where the display failure occurs from occurring, thereby preventing display degradation from appearing.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the present embodiment, the electro-optical device of the present invention is applied to a liquid crystal device. FIG. 1 shows an electro-optical device according to a first embodiment of the present invention, and is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels constituting a pixel region of the liquid crystal device. FIG. 3 is a plan view of the TFT array substrate viewed from the counter substrate side together with the components formed thereon, and FIG. 4 is a view after the TFT array substrate and the counter substrate are bonded together and the liquid crystal is sealed. FIG. 4 is a cross-sectional view of the liquid crystal device taken along the line HH ′ in FIG. 3. FIG. 5 is a schematic cross-sectional view showing the configuration of the pixel of the liquid crystal device in detail, and is shown connected by the line AA 'in FIG. FIG. 6 is a flowchart showing a method for manufacturing a liquid crystal device. FIG. 7 is an explanatory diagram for explaining the dimensions of the data lines and the light shielding films in the present embodiment. FIG. 8 is an explanatory diagram showing a convex pattern provided to avoid the influence of the horizontal electric field. In each of the above drawings, the scale of each layer and each member is different in order to make each layer and each member have a size recognizable in the drawings.
[0031]
In the present embodiment, the influence of the lateral electric field is avoided by providing a stripe-shaped convex shape by the data line in the interlayer insulating film serving as the base of the pixel electrode, and the light shielding film is formed in the lower layer of the data line. By preventing display deterioration due to poor liquid crystal alignment due to the convex shape of the line, reducing the data line width and preventing the occurrence of crosstalk, and furthermore, by flattening the interlayer insulating film underlying the light shielding film, In addition, irregular reflection by the light-shielding film is prevented, and the dimension of the convex shape by the data line can be strictly defined.
[0032]
First, the configuration of the pixel portion of the liquid crystal device according to the first embodiment of the present invention will be described with reference to FIGS.
[0033]
As shown in FIGS. 3 and 4, the liquid crystal device is configured by sealing a liquid crystal 50 between a transparent TFT array substrate 10 and a transparent counter substrate 20. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. Pixel electrodes and the like constituting pixels are arranged in a matrix on the TFT array substrate 10. FIG. 2 shows an equivalent circuit of an element on the TFT array substrate 10 constituting a pixel.
[0034]
In FIG. 2, a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment are each provided with a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a. The data line (source line) 6 a to which an image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Good.
[0035]
Also, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulsed manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30. By closing the switch of the TFT 30, which is a switching element, for a predetermined period, the image signals S1, S2,... Write at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrodes 9a are held for a certain period between the image signals S1, S2,. You.
[0036]
The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit, and in the normally black mode, the light enters according to the voltage applied in each pixel unit Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
[0037]
Next, the configuration of the liquid crystal device will be described in detail with reference to FIGS.
[0038]
1 to 5, grooves 11 are formed in a grid pattern on a TFT array substrate 10 made of glass, quartz, or the like. A TFT 30 having an LDD (Lightly Doped Drain) structure is formed on the groove 11 via a lower light-shielding film 12 and a first interlayer insulating film 13. The groove 11 flattens the interface between the TFT array substrate 10 and the liquid crystal 50.
[0039]
On the TFT array substrate 10, a plurality of transparent pixel electrodes 9a (outlined by thick broken line portions 9a 'in FIG. 1) are provided in a matrix, and each of the pixel electrodes 9a is provided at a vertical and horizontal boundary of the pixel electrode 9a. The data line 6a and the scanning line 3a are provided along. Further, the lower light-shielding film 12 is provided in a lattice shape corresponding to each pixel along the data lines 6a and the scanning lines 3a.
[0040]
The lower light-shielding film 12 includes, for example, a simple metal, an alloy, a metal silicide, a polysilicide, and a laminate of these, including at least one of high melting metals such as Ti, Cr, W, Ta, Mo, and Pb. Etc.
[0041]
The TFT 30 includes a semiconductor layer 1a on which a channel region 1a ', a source region 1d, and a drain region 1e are formed, and a scanning line 3a serving as a gate electrode provided through an insulating film 2 serving as a gate insulating film. The scanning line 3a is formed wide in a portion to be a gate electrode, and the channel region 1a '(shaded portion in FIG. 1) is formed in a region where the semiconductor layer 1a and the scanning line 3a face each other.
[0042]
The lower light-shielding film 12 is formed in a region corresponding to the formation region of the TFT 30, a formation region of the data line 6a and the scanning line 3a described later, that is, a region corresponding to a non-display region of each pixel. The lower light-shielding film 12 prevents reflected light from entering the channel region 1a ', the source region 1d, and the drain region 1e of the TFT 30.
[0043]
A second interlayer insulating film 14 is laminated on the TFT 30, and an island-like first intermediate conductive layer 15 extending in the scanning line 3a and data line 6a direction is formed on the second interlayer insulating film 14. On the first intermediate conductive layer 15, a capacitance line 18 is disposed to face through a dielectric film 17. The capacitance line 18 includes an extension extending in the direction of the data line 6a so as to overlap the first intermediate conductive layer 15, and a main line extending along the scanning line 3a.
[0044]
The first intermediate conductive layer 15 functions as a pixel potential side capacitance electrode (lower capacitance electrode) connected to the high-concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and a part of the capacitance line 18 is a fixed potential side capacitance electrode ( Acts as an upper capacitance electrode 18a). The capacitor line 18 has a multilayer structure of an upper capacitor electrode 18a and a light-shielding layer 18b. The capacitor line 18 is arranged to face the first intermediate conductive layer 15 with the dielectric film 17 interposed therebetween to provide a storage capacitor (storage capacitor 70 in FIG. 2). Constitute.
[0045]
The capacitance line 18 has a multilayer structure in which, for example, an upper capacitance electrode 18a made of a conductive polysilicon film or the like and a light shielding layer 18b made of a metal silicide film containing a high melting point metal are stacked. For example, the capacitance line 18 is configured by a polycide of a light-shielding layer 18b made of silicide of any of tungsten, molybdenum, titanium, and tantalum and an upper capacitance electrode 18b made of N-type polysilicon. Thus, the capacitance line 18 constitutes a built-in light shielding film and also functions as a fixed potential side capacitance electrode.
[0046]
The first intermediate conductive layer 15 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitance electrode. The first intermediate conductive layer 15 has a function as a light absorbing layer disposed between the capacitor line 18 as a built-in light shielding film and the TFT 30 in addition to a function as a pixel potential side capacitor electrode. And a relay connection between the TFT 30 and the high-concentration drain region 1e of the TFT 30. Note that the first intermediate conductive layer 15 may also be formed of a single-layer film or a multi-layer film containing a metal or an alloy, similarly to the capacitance line 18.
[0047]
The dielectric film 17 disposed between the first intermediate conductive layer 15 as the lower capacitance electrode and the capacitance line 18 forming the upper capacitance electrode 18a is, for example, a relatively thin HTO (High Temperature) having a thickness of about 5 to 200 nm. An oxide (Oxide) film, a silicon oxide film such as an LTO (Low Temperature Oxide) film, or a silicon nitride film. From the viewpoint of increasing the storage capacity, the thinner the dielectric film 17, the better the reliability of the film can be obtained.
[0048]
The capacitance line 18 extends from the image display area where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to have a fixed potential. Such a constant potential source includes a scanning line driving circuit 63 for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a data line for controlling a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power supply or a negative power supply supplied to the drive circuit 61 or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 12 extends from the image display area to the periphery thereof and is connected to a constant potential source in the same manner as the capacitance line 18 in order to prevent the potential fluctuation from adversely affecting the TFT 30. Good to do.
[0049]
In order to electrically connect the data line 6a and the source region 1d, a second intermediate conductive layer 15b formed of the same layer as the first intermediate conductive layer 15 is formed. The second intermediate conductive layer 15b is electrically connected to the source region 1d via a contact hole 24a penetrating the second interlayer insulating film 14 and the insulating film 2.
[0050]
A third interlayer insulating film 19 is arranged on the capacitance line 18.
[0051]
In the present embodiment, as described above, in order to prevent display deterioration due to poor liquid crystal alignment in a stripe-shaped convex portion due to the data line 6a, a layer immediately below the data line 6a is interposed via the interlayer insulating film 82. A light-shielding film 81 (a hatched area in FIG. 1) is formed by light-shielding, and a portion with poor orientation is shielded from light. In this case, if the light shielding film 81 to be formed has irregularities, light is irregularly reflected on the slope. Therefore, in order to form the light shielding film 81 flat, not only the groove 11 is formed, but also the third interlayer insulating film 19 which is a base of the light shielding film 81 is planarized. Further, by this flattening, the size of the convex shape of the data line 6a can be strictly controlled, and the influence of the lateral electric field can be sufficiently suppressed.
[0052]
For example, the flattening is performed by a polishing process such as a CMP (Chemical Mechanical Polishing) process or by flattening using an organic SOG (Spin On Glass).
[0053]
A light shielding film 81 is formed on the planarized third interlayer insulating film 19. A fourth interlayer insulating film 82 is formed on the light shielding film 81, and the data lines 6a (thick lines in FIG. 1) are stacked on the fourth interlayer insulating film 82. The data line 6a is electrically connected to the source region 1d via a contact hole 24b penetrating the fourth interlayer insulating film 82, the third interlayer insulating film 19, and the dielectric film 17. The pixel electrode 9a is stacked on the data line 6a via the fifth interlayer insulating film 25.
[0054]
As shown in FIG. 1, the data lines 6a extend in the column direction, and are formed between adjacent two columns of the pixel electrodes 9a. In the present embodiment, as shown in FIGS. 1 and 5, the data line 6a and the pixel electrode 9a are not only insulated by the fifth interlayer insulating film 25 but also in a plan view. Does not have overlapping parts.
[0055]
Further, in the present embodiment, as shown in FIGS. 1 and 5, the light-shielding film 81 is formed wider than the width of the data line 6a, and is caused by the convex shape of the data line 6a as described above. The portion where the liquid crystal alignment is poor can be shielded from light. Further, since the third interlayer insulating film 19 serving as a base of the light shielding film 81 is flattened, the surface of the light shielding film 81 is also flat. Further, the fourth interlayer insulating film 82 serving as a base of the data line 6a is also substantially flat.
[0056]
A fifth interlayer insulating film 25 is stacked on the data line 6a. The pixel electrode 9a is electrically connected to the first intermediate conductive layer 15 by a contact hole 26b passing through the fifth interlayer insulating film 25, the fourth interlayer insulating film 82, the third interlayer insulating film 19, and the dielectric film 17. . Then, the first intermediate conductive layer 15 is electrically connected to the drain region 1e via a contact hole 26a penetrating the second interlayer insulating film 14 and the insulating film 2. An alignment film 16 made of a polyimide-based polymer resin is laminated on the pixel electrode 9a and rubbed in a predetermined direction.
[0057]
When the ON signal is supplied to the scanning line 3a (gate electrode), the channel region 1a 'is brought into a conductive state, the source region 1d and the drain region 1e are connected, and the image signal supplied to the data line 6a is It is provided to the electrode 9a.
[0058]
On the other hand, the opposing substrate 20 is provided with a first light-shielding film 23 in a region facing the data line 6a, the scanning line 3a, and the region where the TFT 30 is formed on the TFT array substrate, that is, in a non-display region of each pixel. The first light-shielding film 23 prevents incident light from the counter substrate 20 from entering the channel region 1a ', the source region 1d, and the drain region 1e of the TFT 30. A counter electrode (common electrode) 21 is formed over the entire surface of the substrate 20 on the first light shielding film 23. An alignment film 22 made of a polyimide polymer resin is laminated on the counter electrode 21 and rubbed in a predetermined direction.
[0059]
The liquid crystal 50 is sealed between the TFT array substrate 10 and the counter substrate 20. Thus, the TFT 30 writes the image signal supplied from the data line 6a to the pixel electrode 9a at a predetermined timing. In accordance with the written potential difference between the pixel electrode 9a and the counter electrode 21, the orientation and order of the molecular assembly of the liquid crystal 50 are changed, thereby modulating light and enabling gray scale display.
[0060]
As shown in FIGS. 3 and 4, the opposing substrate 20 is provided with a light-shielding film 42 as a frame for dividing a display area. The light shielding film 42 is formed of, for example, the same or different light shielding material from the light shielding film 23.
[0061]
A sealing material 41 for enclosing liquid crystal is formed between the TFT array substrate 10 and the counter substrate 20 in a region outside the light shielding film 42. The sealing material 41 is disposed so as to substantially match the contour shape of the counter substrate 20, and fixes the TFT array substrate 10 and the counter substrate 20 to each other. The sealing material 41 is missing on a part of one side of the TFT array substrate 10, and a liquid crystal injection port 78 for injecting the liquid crystal 50 is provided between the bonded TFT array substrate 10 and the counter substrate 20. It is formed. After the liquid crystal is injected from the liquid crystal injection port 78, the liquid crystal injection port 78 is sealed with a sealing material 79.
[0062]
In a region outside the sealing material 41 of the TFT array substrate 10, a data line driving circuit 61 and mounting terminals 62 are provided along one side of the TFT array substrate 10, and along two sides adjacent to this one side, A scanning line driving circuit 63 is provided. On one remaining side of the TFT array substrate 10, a plurality of wirings 64 for connecting between the scanning line driving circuits 63 provided on both sides of the screen display area are provided. In at least one of the corners of the opposing substrate 20, a conductive material 65 for electrically connecting the TFT array substrate 10 and the opposing substrate 20 is provided.
[0063]
Next, a method for manufacturing the liquid crystal device according to the present embodiment will be described with reference to the flowchart in FIG.
[0064]
First, a TFT array substrate 10 such as a quartz substrate, hard glass, or silicon substrate is prepared. Preferably, annealing is performed in an inert gas atmosphere such as N 2 (nitrogen) and at a high temperature of about 900 to 1300 ° C., and pre-processing is performed so that distortion generated in the TFT array substrate 10 in a high-temperature process performed later is reduced. .
[0065]
In step S1 of FIG. 6, a groove 11 (see FIGS. 1 to 5) is formed in the TFT array substrate 10 by etching or the like. Next, in step S2 of FIG. 6, a metal such as Ti, Cr, W, Ta, Mo, and Pd, or a metal alloy film such as a metal silicide is formed by sputtering to a thickness of about 100 to 500 nm, preferably about 200 nm. Deposit to a film thickness. Then, the lower light-shielding film 12 having a lattice-like planar shape is formed by photolithography and etching.
[0066]
Next, in step S3, TEOS (tetra-ethyl-ortho-silicate) gas, TEB (tetra-ethyl-borate) gas, and TMOP ( The interlayer insulating film 13 made of a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, a silicon oxide film, or the like is formed using a tetramethyl oxyphosphate (gas). The thickness of the interlayer insulating film 13 is, for example, about 500 to 2000 nm.
[0067]
Next, in step S4, low-pressure CVD using a monosilane gas, a disilane gas, or the like at a flow rate of about 400 to 600 cc / min in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C., on the interlayer insulating film 13. An amorphous silicon film is formed by (for example, CVD at a pressure of about 20 to 40 Pa). Thereafter, the polysilicon film is annealed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably for 4 to 6 hours, so that the polysilicon film has a particle size of about 50 to 200 nm, preferably Solid phase growth is performed until the particle size becomes about 100 nm. As a method for solid phase growth, annealing treatment using RTA (Rapid Thermal Anneal) or laser annealing using excimer laser or the like may be used. At this time, depending on whether the pixel switching TFT 30 is of an n-channel type or a p-channel type, a dopant of a group V element or a group III element may be slightly doped by ion implantation or the like. Then, a semiconductor layer 1a having a predetermined pattern is formed by photolithography and etching.
[0068]
Next, in step S5, the semiconductor layer 1a forming the TFT 30 is thermally oxidized at a temperature of about 900 to 1300 ° C., preferably at a temperature of about 1000 ° C., and then continuously performed by a low pressure CVD method or the like, or both are continuously performed. Thereby, the lower and upper gate insulating films 2 (including the gate insulating film) made of a multilayer high-temperature silicon oxide film (HTO film) and a silicon nitride film are formed.
[0069]
As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating film 2 has a thickness of about 20 to 150 nm, preferably about 30 to 100 nm. It will be thick.
[0070]
Next, in order to control the threshold voltage Vth of the pixel switching TFT 30, a predetermined amount of a dopant such as boron is doped into the N-channel region or the P-channel region of the semiconductor layer 1a by ion implantation or the like. I do.
[0071]
Next, in step S6, a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is thermally diffused to make the polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of the polysilicon film is about 100 to 500 nm, preferably about 350 nm. Then, a scanning line 3a having a predetermined pattern including the gate electrode portion of the TFT 30 is formed by photolithography and etching.
[0072]
For example, when the TFT 30 is an n-channel TFT having an LDD structure, the scanning line 3a (gate electrode) is used as a mask to form a low-concentration source region and a low-concentration drain region in the semiconductor layer 1a. , P, etc. at a low concentration (for example, P ions at a dose of 1 to 3 × 10 13 / cm 2 ) (step S7). Thus, the semiconductor layer 1a below the scanning line 3a becomes the channel region 1a '.
[0073]
Further, in order to form the high-concentration source region 1d and the high-concentration drain region 1e constituting the pixel switching TFT 30, a resist layer having a plane pattern wider than the scanning line 3a is formed on the scanning line 3a. Thereafter, a dopant of a group V element such as P is doped at a high concentration (for example, P ions are doped at a dose of 1 to 3 × 10 15 / cm 2 ) (step S8).
[0074]
Thus, an element having an LDD structure having low-concentration source / drain regions and high-concentration source / drain regions is formed. Note that, for example, a TFT having an offset structure may be used without performing low-concentration doping, and a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask. The resistance of the scanning line 3a is further reduced by the impurity doping.
[0075]
Next, in step S9, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is formed on the scanning line 3a by using, for example, a TEOS gas, a TEB gas, a TMOP gas, or the like by normal pressure or reduced pressure CVD. A second interlayer insulating film 14 made of a silicon film, a silicon oxide film, or the like is formed. The thickness of the second interlayer insulating film 14 is, for example, about 500 to 2000 nm. Here, preferably, annealing is performed at a high temperature of about 800 ° C. to improve the film quality of the interlayer insulating film 14.
[0076]
Next, in step S10, the contact holes 24a are simultaneously opened by dry etching such as reactive ion etching and reactive ion beam etching on the second interlayer insulating film 14.
[0077]
Next, in step S11, a storage capacitor including the first intermediate conductive layer 15, the dielectric film 17, and the capacitor line 18, the second intermediate conductive layer 15b, and contact hole formations 24a and 26a are performed.
[0078]
Next, in step S12, a third interlayer insulating film made of a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, a silicon oxide film, or the like is formed using, for example, a normal pressure or reduced pressure CVD method or a TEOS gas. A film 19 is formed.
[0079]
In the present embodiment, in the next step S13, the third interlayer insulating film 19 is planarized by a polishing process such as a CMP process.
[0080]
Next, in step S14, a light shielding film 81 is formed on the flattened third interlayer insulating film 19. Next, in step S15, a fourth interlayer insulating film 82 is formed on the light shielding film 81.
[0081]
Next, in step S16, the contact hole 24b is formed by dry etching such as reactive ion etching or reactive ion beam etching on the fourth interlayer insulating film 82, the light shielding film 81, and the third interlayer insulating film 19.
[0082]
Next, in step S17, a low-resistance metal such as Al or a metal silicide such as Al is used as a metal film by sputtering or the like on the entire surface of the fourth interlayer insulating film 82 so as to fill the contact hole 24b. Deposit to a thickness of 500 nm, preferably about 300 nm. Then, a data line 6a having a predetermined pattern is formed by photolithography and etching.
[0083]
Next, in step S18, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, a silicon oxide film, or the like is formed so as to cover the data line 6a by using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like. A fifth interlayer insulating film 25 made of a film or the like is formed. The thickness of the fifth interlayer insulating film 25 is, for example, about 500 to 1500 nm.
[0084]
In the present embodiment, the width L2 of the light-shielding film 81 in the horizontal direction (left-right direction in FIG. 1) is L1 + 2T <L, where L1 is the line width of the data line 6a and T is the thickness of the fifth interlayer insulating film 25. Set to L2.
[0085]
Next, in step S19, a contact hole 26b is formed by dry etching such as reactive ion etching or reactive ion beam etching on the fifth interlayer insulating film 25, the fourth interlayer insulating film 82, and the third interlayer insulating film 19. I do.
[0086]
Next, in step S20, a transparent conductive film such as an ITO film is deposited to a thickness of about 50 to 200 nm on the inner peripheral surface of the contact hole 26b and on the fifth interlayer insulating film 25 by sputtering or the like. . Then, the pixel electrode 9a is formed by photolithography and etching. When the liquid crystal device is used for a reflection type liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al. The contact hole 26b connects the first intermediate conductive layer 15 and the pixel electrode 9a.
[0087]
Next, a panel assembly process is performed on the TFT array substrate 10 and the opposing substrate 20 configured as described above. In the panel assembling step, first, polyimide (PI) to be the alignment films 16 and 22 is applied to the TFT array substrate 10 and the counter substrate 20.
[0088]
Next, a rubbing process is performed on the alignment film 16 on the surface of the TFT array substrate 10 and the alignment film 22 on the surface of the counter substrate 20. Next, a cleaning step is performed. This cleaning step is for removing dust generated by the rubbing treatment. When the cleaning step is completed, the sealing material 41 and the conductive material 65 (see FIG. 3) are formed. After the formation of the sealing material 41, the TFT array substrate 10 and the opposing substrate 20 are attached to each other, and are pressure-bonded while performing alignment, whereby the sealing material 41 is cured. Finally, the liquid crystal is sealed from a notch provided in a part of the sealing material 41, and the liquid crystal is sealed by closing the notch.
[0089]
In the embodiment configured as described above, the light shielding film 81 is formed below the data line 6a. Before the formation of the light-shielding film 81, the third interlayer insulating film 19 as a base is completely flattened. Then, a light shielding film 81 is formed on the planarized third interlayer insulating film 19, and the data lines 6 a are formed on the light shielding film 81 via a fourth interlayer insulating film 82. FIG. 7A shows a planar shape of the data line 6a and the pixel electrode 9a. As shown in FIGS. 1 and 7A, the data line 6a does not extend in the direction of the scanning line 3a, and does not overlap with the pixel electrode 9a in plan view. Accordingly, capacitive coupling between the data line 6a and the pixel electrode 9a can be prevented, and occurrence of crosstalk can be prevented. Also in this case, the light-shielding film 81 is formed wider in the scanning line 3a direction than the line width of the data line 6a, so that the light-shielding film 81 can reliably shield light.
[0090]
FIG. 7B shows a cross section taken along line B in FIG. 7A. As shown in FIG. 7B, the fifth interlayer insulating film 25 has a raised shape at the data line 6a. As described above, the influence of the lateral electric field can be avoided by the raised convex shape. However, the liquid crystal alignment defect also occurs due to the raised convex shape.
[0091]
In the present embodiment, the light-shielding film 81 is formed in a portion where the liquid crystal alignment defect occurs due to the convex shape of the data line 6a, and prevents the display deterioration from occurring even when the liquid crystal alignment defect occurs. can do.
[0092]
By the way, the portion where the liquid crystal alignment failure occurs is the convex portion of the data line 6a. Now, as shown in FIG. 7B, the line width of the data line 6a is L1, the thickness of the fifth interlayer insulating film 25 is T, and the width of the light shielding film 81 in the scanning line 3a direction is L2. Since the fifth interlayer insulating film 25 is raised by the data line 6a, the inclined portion of the fifth interlayer insulating film 25 becomes flat at a position separated from the end of the data line 6a by T at most. Therefore, if the light-shielding film 81 satisfying L2> L1 + 2T is formed, the light-shielding film 81 can reliably shield the portion where the liquid crystal alignment failure occurs from occurring.
[0093]
Moreover, since the third interlayer insulating film 19 is flattened, the surface of the light-shielding film 81 is also substantially flat, and the light-shielding film 81 has almost no inclined surface, so that the light-shielding film 81 does not cause irregular reflection.
[0094]
Since the third interlayer insulating film 19 is flattened, the size of the convex shape of the data line 6a can be strictly defined, and the influence of the lateral electric field can be reliably avoided.
[0095]
As described above, in the present embodiment, the light-shielding film is formed below the data line, and the interlayer insulating film serving as the base of the light-shielding film is planarized. Since the data lines are formed in a stripe-shaped convex shape, the influence of the lateral electric field can be avoided. In addition, a portion of the liquid crystal alignment defect caused by the convex shape of the data line is shielded from light by the light shielding film, so that display deterioration does not occur. Further, by providing the light-shielding film, it is not necessary to provide a portion where the data line and the pixel electrode overlap with each other in a plan view, so that occurrence of crosstalk can be suppressed. Further, since the interlayer insulating film serving as the base of the light-shielding film is flattened, the surface of the light-shielding film is also flattened, and light can be prevented from being irregularly reflected on the light-shielding film.
[0096]
In addition, the present embodiment is applicable not only to the data lines but also to a convex pattern formed at a boundary between pixel electrodes adjacent in the vertical direction between two columns of data lines.
[0097]
FIG. 8 is an explanatory diagram for explaining data lines and convex patterns in this case.
[0098]
When the 1H inversion driving method is applied as the inversion driving method, a horizontal electric field is generated between pixel electrodes adjacent in the vertical direction. Therefore, in the present embodiment, the influence of the horizontal electric field is reduced by forming the convex pattern 85 in the region where the horizontal electric field is generated, that is, in the boundary region between the vertically adjacent pixel electrodes 9a.
[0099]
Such a convex pattern 85 can be formed in the same layer as the data line 6a by, for example, the same process as that for the data line 6a. Then, a light-shielding film is also formed in the lower layer of the convex pattern 85. In this case, the width of the light-shielding film in the direction of the data line 6a is also wider than the width of the convex pattern 85, as in the first embodiment, and is set in the same relationship as in FIG. 7B.
[0100]
As a result, display degradation due to poor liquid crystal alignment caused by the convex pattern 85 can be reliably prevented by the lower light-shielding film.
[0101]
FIG. 9 is a schematic configuration diagram showing a second embodiment of the present invention. This embodiment shows a projection display device which is an example of an electronic device using the liquid crystal device of the first embodiment.
[0102]
In FIG. 9, a light source 210 includes a lamp 211 such as a metal halide and a reflector 222 that reflects light of the lamp 211. A dichroic mirror 213 and a reflection mirror 217 for reflecting blue light and green light are provided on an optical path of light emitted from the light source 210. The dichroic mirror 213 transmits red light of the light flux from the light source 210 and reflects blue light and green light. The reflection mirror 217 reflects the red light transmitted through the dichroic mirror 213.
[0103]
On the optical path of the reflected light of the dichroic mirror 213, a dichroic mirror 214 and a reflecting mirror 215 for reflecting green light are arranged, and the dichroic mirror 214 reflects green light of incident light and transmits blue light. The reflection mirror 215 reflects the light transmitted through the dichroic mirror 214. A reflection mirror 216 is provided on the optical path of the light reflected by the reflection mirror 215, and the reflection mirror 216 further reflects the light reflected by the reflection mirror 215 (blue light).
[0104]
Liquid crystal devices 222, 223, and 224, which are light modulators, are provided on the output light paths of the reflection mirror 217, the dichroic mirror 214, and the reflection mirror 216, respectively. Red light, green light, or blue light enters the liquid crystal devices 222 to 224, respectively. The liquid crystal devices 222 to 224 light-modulate the incident light in accordance with the R, G, and B image signals, respectively. The G and B image lights are emitted to the dichroic prism 225.
[0105]
The dichroic prism 225 is formed by laminating four right-angle prisms, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on its inner surface. The dichroic prism 225 combines the three R, G, and B light components with these dielectric multilayers, and emits image light of a color image.
[0106]
A projection lens 226 that constitutes a projection optical system is provided on the exit optical path of the dichroic prism 225, and the projection lens 226 projects the combined image light onto a screen 227. Thus, an enlarged image is displayed on the screen 227.
[0107]
In the embodiment configured as described above, the liquid crystal devices 222, 223, and 224 can sufficiently suppress the adverse effect of the lateral electric field, prevent the occurrence of crosstalk, have a sufficient light-shielding function, and have the liquid crystal alignment. The display deterioration due to the defect is prevented. As a result, the images projected on the screen 227 by the liquid crystal devices 222, 223, and 224 are bright, high-quality images with light contrast.
[0108]
【The invention's effect】
As described above, according to the present invention, the effect of avoiding the influence of the lateral electric field, preventing the occurrence of crosstalk, having a sufficient light-shielding function, and suppressing the occurrence of liquid crystal alignment defects can be obtained. Have.
[Brief description of the drawings]
FIG. 1 shows an electro-optical device according to a first embodiment of the present invention, and is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed.
FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels forming a pixel region of a liquid crystal device.
FIG. 3 is a plan view of a TFT array substrate together with components formed thereon as viewed from a counter substrate side.
FIG. 4 is a cross-sectional view showing the liquid crystal device after the assembly step of bonding the liquid crystal by bonding the TFT array substrate and the counter substrate together and cutting the liquid crystal device along the line HH ′ in FIG. 3;
FIG. 5 is a schematic cross-sectional view illustrating the configuration of a pixel of a liquid crystal device in detail.
FIG. 6 is a flowchart illustrating a method for manufacturing a liquid crystal device.
FIG. 7 is an explanatory diagram for explaining dimensions of a data line and a light-shielding film in the embodiment.
FIG. 8 is an explanatory diagram showing a convex pattern provided to avoid the influence of a horizontal electric field.
FIG. 9 is a schematic configuration diagram showing a second embodiment of the present invention.
[Explanation of symbols]
1a semiconductor layer 1a 'channel region 3a scanning line 6a data line 9a (9a') pixel electrode 10 TFT array substrate 50 liquid crystal 81 light shielding film 82 fourth interlayer insulating film

Claims (8)

電気光学物質を挟持する一対の第１及び第２の基板と、
前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする電気光学装置。A pair of first and second substrates for holding the electro-optical material,
A plurality of pixel electrodes provided in a matrix on a side of the first substrate facing the electro-optical material;
A counter electrode disposed on a side of the second substrate facing the electro-optical material;
A plurality of driving elements provided on the first substrate corresponding to the plurality of pixel electrodes, respectively, for supplying a signal to each pixel electrode and driving the pixel electrode;
In order to supply signals to the plurality of pixel electrodes formed in a matrix, a data line that is commonly connected to a plurality of driving elements arranged in a column direction and supplies the signals,
A light-shielding film formed below the data line with a first interlayer insulating film interposed therebetween and having a width greater than the line width of the data line;
An electro-optical device, comprising: a second interlayer insulating film formed on the data line and below the pixel electrode. 遮光膜は、前記第２の層間絶縁膜の膜厚の２倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする請求項１に記載の電気光学装置。2. The electro-optical device according to claim 1, wherein the light-shielding film is formed to be wider than the sum of twice the thickness of the second interlayer insulating film and the line width of the data line. 前記遮光膜の下地となる第３の層間絶縁膜を更に具備し、
前記第３の層間絶縁膜は、平坦化されることを特徴とする請求項１に記載の電気光学装置。A third interlayer insulating film serving as a base of the light-shielding film;
2. The electro-optical device according to claim 1, wherein the third interlayer insulating film is planarized. 前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする請求項１に記載の電気光学装置。2. The electro-optical device according to claim 1, wherein the data line does not have a portion overlapping the pixel electrode in a plan view. 電気光学物質を挟持する一対の第１及び第２の基板と、
前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする電気光学装置。A pair of first and second substrates for holding the electro-optical material,
A plurality of pixel electrodes provided in a matrix on a side of the first substrate facing the electro-optical material;
A counter electrode disposed on a side of the second substrate facing the electro-optical material;
A plurality of driving elements provided on the first substrate corresponding to the plurality of pixel electrodes, respectively, for supplying a signal to each pixel electrode and driving the pixel electrode;
In order to supply signals to the plurality of pixel electrodes formed in a matrix, a data line that is commonly connected to a plurality of driving elements arranged in a column direction and supplies the signals,
A convex pattern formed along a scanning line commonly connected to a plurality of drive elements arranged in a row direction and driving the plurality of drive elements in row units;
A light-shielding film formed below the convex pattern via a first interlayer insulating film and having a width larger than a line width of the convex pattern;
An electro-optical device, comprising: a second interlayer insulating film formed on the data line and the convex pattern and underlying the pixel electrode. 請求項１乃至５のいずれか１つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 1 as an image forming unit. 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とするアクティブマトリクス基板。A plurality of pixel electrodes provided in a matrix on the substrate,
A plurality of drive elements provided on the substrate corresponding to the plurality of pixel electrodes, respectively, for supplying a signal to each pixel electrode to drive the pixel electrodes;
In order to supply signals to the plurality of pixel electrodes formed in a matrix, a data line that is commonly connected to a plurality of driving elements arranged in a column direction and supplies the signals,
A light-shielding film formed below the data line with a first interlayer insulating film interposed therebetween and having a width greater than the line width of the data line;
An active matrix substrate, comprising: a second interlayer insulating film formed on the data line and underlying the pixel electrode. 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とするアクティブマトリクス基板。A plurality of pixel electrodes provided in a matrix on the substrate,
A plurality of drive elements provided on the substrate corresponding to the plurality of pixel electrodes, respectively, for supplying a signal to each pixel electrode to drive the pixel electrodes;
In order to supply signals to the plurality of pixel electrodes formed in a matrix, a data line that is commonly connected to a plurality of driving elements arranged in a column direction and supplies the signals,
A convex pattern formed along a scanning line commonly connected to a plurality of drive elements arranged in a row direction and driving the plurality of drive elements in row units;
A light-shielding film formed below the convex pattern via a first interlayer insulating film and having a width larger than a line width of the convex pattern;
An active matrix substrate, comprising: a second interlayer insulating film formed on the data line and the convex pattern and underlying the pixel electrode.
JP2002167780A 2002-06-07 2002-06-07 Electro-optical device, electronic device, and active matrix substrate Expired - Fee Related JP4221955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002167780A JP4221955B2 (en) 2002-06-07 2002-06-07 Electro-optical device, electronic device, and active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002167780A JP4221955B2 (en) 2002-06-07 2002-06-07 Electro-optical device, electronic device, and active matrix substrate

Publications (2)

Publication Number Publication Date
JP2004012936A true JP2004012936A (en) 2004-01-15
JP4221955B2 JP4221955B2 (en) 2009-02-12

Family

ID=30434924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002167780A Expired - Fee Related JP4221955B2 (en) 2002-06-07 2002-06-07 Electro-optical device, electronic device, and active matrix substrate

Country Status (1)

Country Link
JP (1) JP4221955B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201197A (en) * 2005-01-17 2006-08-03 Nec Lcd Technologies Ltd Transverse electrical field type liquid crystal display
CN100403147C (en) * 2004-06-23 2008-07-16 精工爱普生株式会社 Electro-optical device, electronic apparatus, and method of manufacturing the electro-optical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403147C (en) * 2004-06-23 2008-07-16 精工爱普生株式会社 Electro-optical device, electronic apparatus, and method of manufacturing the electro-optical device
JP2006201197A (en) * 2005-01-17 2006-08-03 Nec Lcd Technologies Ltd Transverse electrical field type liquid crystal display
JP4690057B2 (en) * 2005-01-17 2011-06-01 Ｎｅｃ液晶テクノロジー株式会社 Horizontal electric field type liquid crystal display device

Also Published As

Publication number Publication date
JP4221955B2 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP3788387B2 (en) Electro-optical device and method of manufacturing electro-optical device
JP2001356709A (en) Optoelectronic device and method for manufacturing the same
JP2007199188A (en) Electrooptical apparatus and method for manufacturing the same, and electronic equipment
JP3736513B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2002156652A (en) Electro-optical device and its manufacturing method
JP2004045752A (en) Electrooptical device and electronic appliance
JP3791338B2 (en) Electro-optical device, manufacturing method thereof, and projection display device
US7605024B2 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
JP2007179077A (en) Electro-optical device and projector
JP3731368B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP4221955B2 (en) Electro-optical device, electronic device, and active matrix substrate
JP4462128B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2003140127A (en) Optoelectronic device, manufacturing method therefor and electronic instrument
JP4284950B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP3736230B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP2001249625A (en) Electro-optic device, method of manufacturing the same and electronic appliance
JP3664170B2 (en) Electro-optical device and electronic apparatus
JP2007193260A (en) Method for manufacturing electro-optical device, electro-optical device, and electronic apparatus
JP4218494B2 (en) Manufacturing method of substrate for semiconductor device
JP4269659B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP2004302382A (en) Substrate for electrooptical device, its manufacturing method, and electrooptical device
JPH11160692A (en) Liquid crystal panel and electronic equipment
JP4269658B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees