JP2004007704A - 周波数変調システムおよび方法 - Google Patents
周波数変調システムおよび方法 Download PDFInfo
- Publication number
- JP2004007704A JP2004007704A JP2003153147A JP2003153147A JP2004007704A JP 2004007704 A JP2004007704 A JP 2004007704A JP 2003153147 A JP2003153147 A JP 2003153147A JP 2003153147 A JP2003153147 A JP 2003153147A JP 2004007704 A JP2004007704 A JP 2004007704A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vco
- output
- frequency
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013442 quality metrics Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】周波数変調を行うためのシステムを提供する。
【解決手段】電圧制御発振機（ＶＣＯ）４３と、このＶＣＯからの出力信号を受理するよう構成された位相検出器４７とを具備してなる。この位相検出器は上記ＶＣＯからの出力信号と参照信号との間の位相差を表すエラー信号を出力するよう構成されている。このシステムは更に、上記エラー信号をモニターし、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、その偏差に従って、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段６２を具備してなる。
【選択図】図３
【解決手段】電圧制御発振機（ＶＣＯ）４３と、このＶＣＯからの出力信号を受理するよう構成された位相検出器４７とを具備してなる。この位相検出器は上記ＶＣＯからの出力信号と参照信号との間の位相差を表すエラー信号を出力するよう構成されている。このシステムは更に、上記エラー信号をモニターし、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、その偏差に従って、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段６２を具備してなる。
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数変調システムおよびその方法に関する。
【０００２】
【従来の技術】
周波数変調（ＦＭ）および位相変調（ＰＭ）技術はキャリア信号に情報を伝達するため、例えばキャリアラジオ波に音声を伝達するために使用されている。キャリア信号の振幅を情報信号により変調させる振幅変調技術（ＡＭ）と異なり、ＦＭおよびＰＭにおいては、キャリア信号の周波数および位相がそれぞれ変調される。このＦＭおよびＰＭは通常、総括的に‘アングルモジュレーション’技術と呼ばれている。本明細書において、周波数変調又はＦＭの用語が全体に亘って使用されているが、この用語はＰＭ技術に対しても等しく適用されることを意図するものである。
【０００３】
【発明が解決しようとする課題】
当業者にとって明らかなように、ＦＭ変調システムについての品質の測定基準は‘変調指数’であり、これは変調の間の変調周波数に対する周波数のずれの割合として定義される。或る種の用途においては、高い変調指数が要求されるが、他の用途においては低い変調指数が要求されることもある。高い変調指数の正確性が望ましい用途、例えば、無線システムにおいて、多数の回路の配置を使用することができる。
【０００４】
【課題を解決するための手段】
図１を参照すると、公知のＦＭ回路は周知のＩ（同相）およびＱ（直角位相）変調方式を使用する。第１および第２の変調入力３，５が直角位相の入力信号を受理するために設けられている。これら信号は第１および第２の均衡変調機７，９に伝達され、更にこれら第１および第２の均衡変調機は直角位相シフト回路網１３から直角位相入力を第１および第２のライン１０，１１を介して受理する。該直角位相入力は、キャリア周波数源１５の作動に従い、信号周波数において受信される。上記第１および第２の均衡変調機７，９からの出力はそれぞれライン１７，１９を介して合計回路２１へ送られる。この合計された出力は出力ライン２３に提供される。
【０００５】
図１に示すような変調回路が広く使用され、周波数偏移符号化（ＦＳＫ）変調について或る種の制限はあるが、変調の殆ど任意の形態を作り出すことができる。しかし、利得および位相の正確なバランスを有する２つの変調機７，９を設置並びに位相シフト回路網１３の設置は、比較的大きい電力を要する複雑な回路を必要とすることになる。
【０００６】
簡素化システムが図２に示されている。この場合、電圧制御発振機２７（ＶＯＣ）が、通常デジタルカウンターとして実行される周波数分割器２９に信号を供給する。周波数分割器２９からの出力が位相検出器３１に対し１つの入力を提供し、他の入力は参照周波数源３３から取り出される。この位相検出器３１はこの２つの入力信号間の位相差を表すエラー信号を出力する。このエラー信号は低域フィルター３５に供給され、次いで合計回路３７へ送られ、そこからＶＯＣ２７の制御入力へフィードバックされる。変調信号が供給手段３９から合計回路３７の更なる入力に送られる。このＶＯＣ２７はこの合計結果により直接的に変調され、この変調された出力がＶＯＣ２７からの出力として取り出される。図２の回路のループ帯域幅は多くのファクターにより決定され、変調周波数はこの帯域幅に対し全体的に外れたり、全体的に収まったり、あるいは、この帯域幅に対し部分的に外れたり、収まったりする。
【０００７】
図２に示すシステムは、多年に亘って使用されてきた。このシステムは、複雑性が抑えられるという利点を有し、部品数も少なくなり、電力消費も少なく抑えることができる。図２に示す回路構成の一般的レイアウトは位相固定ループ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ：ＰＬＬ）に似たものと認識することができ、このループの帯域幅は変調周波数がこの帯域幅の外側になるように選択される。多くのシステムにおいて、その理由は以下のようなチャンネルスペースの要求によるものである。すなわち、ＶＣＯで参照周波数成分の適当な抑制を達成するためには、低域フィルターの減衰曲線が低い値で出発しない限り実際的ではないからである。このようなシステムの一般的な問題は周波数偏移を各異なる変調システムについて個々のベースで設定する必要があるということである。その理由は、制御電圧係数Ｋｖ（周波数変化Ｈｚ／Ｖの制御）が一定であるＶＣＯを単一生産バッチ内で生産することが困難であるからである。更に、Ｋｖの値が供給電圧および／又は温度により変化するという更なる問題もある。
【０００８】
本発明は、１形態として、周波数変調を行うためのシステムに関係するものであって、このシステムは、ＶＣＯと、このＶＣＯからの出力信号を受理するよう構成された位相検出器とを具備してなり、該位相検出器は上記ＶＣＯからの出力信号と参照信号との間の位相差を表すエラー信号を出力するよう構成されており、該システムは更に、上記エラー信号をモニターし、そこから周波数偏移の兆候を引き出し、その偏差の結果として、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段を具備する。
【０００９】
本出願において、‘ＶＣＯ’とは、回路又はシステムであって、この回路又はシステムからの出力電圧の周波数がそこに入力された電圧（しばしば、‘制御電圧’と呼ぶ）に依存するものを意味する。
【００１０】
本発明の更なる形態によれば、周波数変調システムが提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、（ｂ）該周波数偏移に従って上記合計手段からの出力を変化させ、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段と；を具備してなる。
【００１１】
このシステムは更に、制御可能な利得モジュールを有し、この利得モジュールは、上記合計手段に対し、変調入力信号の増幅バージョンを出力するよう構成され、該制御手段は変調入力信号に適用された増幅量を制御することにより上記合計手段からの出力を変化させるよう構成されている。
【００１２】
上記制御手段は、上記エラー信号から、上記ＶＣＯの周波数偏移を表す信号を発生させ、そこから制御可能な利得モジュールにより適用された利得を制御するための利得信号を発生させるよう構成されていてもよい。
【００１３】
上記制御手段は、上記エラー信号の振幅を決定するよう構成された手段と、この決定された振幅を所定の参照電圧と比較するよう構成された比較手段とを含み、該比較手段からの出力が上記制御可能な利得モジュールの利得を制御するための利得信号を含むものであってもよい。上記制御手段は更に、所定の参照電圧を変化させ、それにより上記制御可能な利得モジュールの利得を制御するように構成されていてもよい。
【００１４】
上記振幅決定手段は整流器を具備していてもよい。デジタル変調に使用する場合、上記振幅決定手段はサンプル・アンド・ホールド（ｓａｍｐｌｅ ａｎｄ ｈｏｌｄ）回路を含むものであってもよい。
【００１５】
このシステムは更に、上記ＶＣＯと上記位相検出器との間に接続された周波数分割器を有してもよい。
【００１６】
本発明の更なる形態によれば、周波数変調システムが提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と固定された周波数参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移に比例する制御信号を引き出し、（ｂ）上記制御信号を用いて上記合計手段からの出力を変化させ、それにより上記周波数偏移を実質的に一定に維持するよう構成された制御手段と；を具備してなる。
【００１７】
本発明の更なる形態によれば、システムにおいて周波数変調を行う方法が提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器とを具備してなり；上記方法が、エラー信号をモニターし、そこから上記ＶＣＯにより表された周波数偏移の見積りを引き出し、上記合計手段からの出力を見積られた上記制御信号に従って制御し、それにより上記周波数偏移を実質的に一定に維持することからなる。
【００１８】
上記のＦＭシステムおよび方法は無線システムに使用することができるが、これを光学システムにも適用することができる。
【００１９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
上述のように、以下の記載はＦＭシステムを参照するものであるが、これはＰＭシステムにも適用され得ることを理解されたい。
【００２０】
図３を参照すると、第１の好ましい具体例として、信号の周波数変調のためのシステムは、周波数分割器４５に接続されたＶＯＣ４３を具備し、この周波数分割器４５はデジタルカウンターとして使用することができるものとなっている。この周波数分割器４５は位相検出器４７に接続されている。この位相検出器４７は更に、参照周波数源４９から参照周波数信号を受理し、（ａ）分割基４５を介してＶＯＣ４３から受理した信号と、（ｂ）参照周波数との間の瞬間位相エラーを表す電圧レベルの形で出力信号を発生させる。このエラー信号は低域フィルター５３へ送られ、更に以下に説明するように利得制御回路６２の一部を構成する整流器５１へ送られる。低域フィルター５３は加算器５５に接続され、その出力はＶＯＣ５５の制御入力に接続されている。明らかなように、ＶＯＣ４３の出力周波数は制御電圧に依存することになる。変調入力源６３は要求された変調入力電圧を提供する。変調入力信号が利得制御ステージ６１により加算器５５の入力部へ入力される。ＦＭ出力信号がＶＯＣ４３の出力部から取出される。
【００２１】
先に簡単に説明したように、利得制御回路６２が設けられ、その目的は変調指数が実質的に一定の値に維持されるよう利得制御ステージ６１を修正することである。変調されたＶＣＯ信号が位相検出器４７への入力で現れるから、この位相検出器から出力されたエラー信号がＶＣＯ４３の周波数偏移に比例した小さなａ．ｃ．成分を含むことに留意すべきである。また、変調指数がこの周波数偏移に依存するから、このエラー信号はこのシステムの後のステージを制御し変調指数の正確性を維持するのに使用することができる。公知のトランスファー特性Ｋφ（ラジアン／ボルト）を用いて位相検出器４７を作成することは比較的容易である。従って、この周波数偏移の正確な測定は位相検出器４７から出力されたエラー信号に含まれる交流電圧の大きさによって与えられる。既に述べた回路構成が与えられれば、変調入力６３からの変調信号の振幅、従ってＶＣＯ４３の周波数偏移が利得制御ステージ６１により決定されることは明らかである。従って、エラー信号中のａ．ｃ．成分の大きさに従って利得制御ステージ６１を制御することにより、変調指数を実質的に一定に維持することができる。
【００２２】
利得制御回路６２は整流器５１を有し、これは電圧比較器５７に接続されている。この電圧比較器５７も、参照電圧５９を受理する。電圧比較器５７の出力は利得制御ステージ６１に供給される。位相検出器４７からのエラー信号中のａ．ｃ．成分は整流器５１により整流され、電圧比較器５７に送られ、そこでその電圧が参照電圧５９と比較される。電圧比較器５７からの出力が利得制御ステージ６１に供給され、それによってＶＣＯ４３の変調により生じる周波数偏移を一定に維持させることができる。なお、実際には、積分コンデンサー（図示しない）を整流器と連動させることができ、低域フィルター（図示しない）を電圧比較器５７と利得制御ステージ６１との間に設けてもよい。
【００２３】
図４を参照すると、ここには利得制御回路６２および利得制御ステージ６１の回路レベル履行を示している。操作増幅器７０が電圧比較器５７のベースとなっている。整流器５１（必要に応じて積分コンデンサーを含むものであってもよい）からの出力が第１レジスター６７を介して操作増幅器７０の非反転入力部に接続されている。操作増幅器７０の反転入力部は、第２レジスター６８を介して、参照電圧源５９に接続されている。フィードバックレジスター６９は、操作増幅器７０の反転入力部と操作増幅器７０の出力部との間に接続されている。明らかなように、フィードバックレジスターおよび第２レジスター６８の割合が操作増幅器の利得を設定する。操作増幅器７０の出力部は低域フィルター７１に接続され、低域フィルター７１の出力部は差動増幅器ステージの１つの入力部に接続されている。この差動増幅器ステージは、ロング・テイルドペア配置の形で互いに接続された第１および第２トランジスター７２，７３を具備してなる。低域フィルター７１の出力部は第１トランジスター７２に接続されている。このロング・テイルドペア配置の第２トランジスター７３のベース端末は、一定参照電圧源５９に接続されている。このベース端末２おいて、テールトランジスター７５が変調入力源６３からの変調入力を受理するようになっている。レベルシフトを可能にするために用いられる第３トランジスター７６が、テールトランジスター７５のエミッター端末と、ネガティブ供給ラインとの間に接続されている。なお、この代りとして、接地ラインを使用することもできる。
【００２４】
第１トランジスター７２のベース端末で電圧を変化させることにより（第２トランジスター７３のベース端末では電圧を一定に保持しながら）、テールトランジスター７５のコレクター電流が、負荷レジスター７４（ポジティブ供給ラインと、第２トランジスター７３のコレクター端末との間に接続されている）を介して、若しくは第１トランジスター７２のコレクター端末を介して迂回されるようになっている。ここで、この第１トランジスター７２はポジティブ供給ラインに接続されている。このようにして、可変利得回路が達成される。第２トランジスター７３のコレクター端末からの出力は、加算機５５への出力信号を提供する。実際には、利得に変化が生じているときに発生するｄ．ｃ．レベルシフトを防止するための手段が設けられる。
【００２５】
変調入力信号の振幅を変化させるための他の回路構成も当業者にとって当然、考えられるであろう。
【００２６】
当業者に公知のように、他の操作周波数の選択などの目的のため、ＶＣＯ４３の周波数の変化を要する場合に、Ｎの値（その値により周波数分割器４５で周波数が分割される）の変動により周波数偏移に変化が生じる。これは、Ｎの変化が小さい場合は偏移に許容誤差を与えることにより、又はＮの変化値に合わせて参照電圧源５９からの参照電圧を変更させることにより適応させることができる。その他、これは、周波数分割器４５でプログラムされたＮの値に合せて利得制御ステージ６１の利得を制御することにより達成することができる。
【００２７】
図３に示す例では、単純な周波数分割器４５が用いられているが、同一の機能を他の多くの方法で達成することができる。例えば、２モジュラス（ｔｗｏ ｍｏｄｕｌｕｓ）分割器又はフラクショナル（ｆｒａｃｔｉｏｎａｌ）Ｎ分割器の一部などを使用することができる。これら双方のタイプの分割器は公知である。
【００２８】
図５を参照して説明すると、これには第２の好ましい周波数変調システムが示されている。このシステムは、異なる利得制御回路６６が用いられている以外は、図３に示すものと同様である。この利得制御回路６６は、サンプル・アンド・ホールド回路６４を具備し、これは電圧比較器６７に接続されている。参照電圧源５９は参照電圧を加算器／減算器６５に供給する。この加算器／減算器６５も低域フィルター５３の出力部並びに変調入力部６３に接続されている。この加算器／減算器６５からの出力は電圧比較器６７の他の入力部に伝えられる。電圧比較器６７からの出力は利得制御ステージ６１に接続されている。
【００２９】
図５に示す第２の好ましい周波数変調システムは、変調がデジタル型、例えば、２−レベルＦＳＫ変調（２−ＦＳＫ）におけるものである点で有利である。しかし、このシステムはこのようなデジタル変調方式に限定されるものではなく、アナログ変調方式で使用することもできる。
【００３０】
図５に示す第２の例において、サンプル・アンド・ホールド回路６４からの出力は低域フィルター５３の出力での平均電圧と比較して大きいか或いは小さく、その差は変調信号が、‘１’又は‘０’であるか否かに依存し、伝達される信号の極性は、すなわち‘１’の伝達の場合、中心周波数よりも高い又は低い周波数により決定される。この差の大きさは位相検出器４７の入力部での位相偏移の量に依存する。電圧比較器６７（前記の例について述べたものと同様のもの）に供給される信号は、ＶＣＯ４３の制御電圧の平均値を、変調信号と一致して加算の結果を増減させる信号と合計することにより得られる。この増減の大きさは、参照電圧源５９からの参照電圧の値により決定される。従って、加算器／減算器６５からの出力は変調入力信号に応じて変化し、そのレベルの変動は参照電圧の値により固定され、その絶対値はＶＣＯ４３に供給される制御電圧の平均値により固定される。サンプル・アンド・ホールド回路６４での信号の絶対値は、変調値（すなわち、‘１’又は‘０’）およびＶＣＯ４３に印加される制御電圧の双方に依存する。従って、電圧比較器６７に適用される双方の信号も共に変化し、ＶＣＯ４３、分割器４５および位相検出器４７において遅延が生じた場合、電圧比較器６７の出力により利得制御ステージ６１に変調信号のレベルの変化を生じさせ、それにより変調によるＶＣＯの偏移が、参照電圧源５９からの参照電圧の値により予め設定された所定のレベルに自動的に制御される。
【００３１】
図３の回路で使用された整流器５１はサンプル・アンド・ホールド回路６４により置換されている。デジタル変調信号と同期した適当なシンボル速度で、位相検出器４７から出力されたエラー信号の大きさをサンプリングすることにより、位相検出器の出力側に存在する瞬間電圧はＶＣＯ４３の瞬間周波数（周波数分割器４５の伝播遅延により遅延されるが、この遅延は周知の技法により容易に補償することができる）を表すことになる。この採取された電圧の絶対値は操作周波数に依存すると共に、‘１’又は‘０’が伝達されたか否かに依存して、制御電圧の平均値よりも上であったり、下であったりする。したがって、加算器／減算器６５は伝達された‘１’又は‘０’を加算し、あるいはその逆を行う。この加算および減算機能は伝達されたデータにより制御され、加算器／減算器６５の出力はＶＣＯ４３で要求された電圧を正確に表すことになる。位相検出器４７から出力は、サンプル・アンド・ホールド回路６４により変調ビット−速度で採取され、その電圧が電圧比較器６７で加算器／減算器６５の出力部でのものと比較され、それにより利得制御ステージ６１の利得を変化させ、周波数偏移が要求されたレベルで維持されるようにする。
【００３２】
変調が多重レベルの場合、例えばＭ−レベルＦＳＫの場合、参照電圧を変調に応じて変化させ、必要な数のレベルを生じさせることができ、従って、要求された実質的に一定の変調指数を生じさせることができる。
【００３３】
図３および図５に示すシステムにおいて、利得制御ステージ６１を可変利得増幅器として実行させることができ、この場合、利得は各システムの利得制御回路６２，６６に従って調整される。
【００３４】
明らかなように、利得制御回路６２，６６の参照電圧は変調指数を制御するために調整することができる。事実、利得制御ステージ６１の利得又は参照電圧源５９からの参照電圧のいずれかをプログラムに組み込んだ周波数に応じて制御し、実質的に一定の変調指数を維持させることができる。ここで、“プログラムに組み込んだ周波数”とは、周波数シンセサイザーとの関連での通常の意味するところのものである。すなわち、分割器（この場合、分割器４５）で任意の特定の数Ｎのプログラミングにより得られるＶＣＯ周波数である。
【００３５】
なお、図１および図２に示す変調システムの一般的構成はＰＬＬのものと同様である。
【００３６】
【発明の効果】
上述の２つのシステムはＶＣＯにより示された周波数偏移を正確に制御することを可能にし、変調指数が実質的に一定に維持されることを可能にする。これは、変調指数が、Ｋｖ値、すなわち、ＶＣＯ４３の制御電圧係数から独立した状態で行われる。
【図面の簡単な説明】
【図１】本発明の理解に有用な公知のＦＭシステムの模式的回路図である。
【図２】本発明の理解に有用な公知の他のＦＭシステムの模式的回路図である。
【図３】本発明の第１の好ましい具体例に従うところのＦＭシステムの模式的回路図である。
【図４】図３に示すＦＭシステムの１部を示す回路図である。
【図５】本発明の第２の好ましい具体例に従うところのＦＭシステムの模式的回路図である。
【符号の説明】
４３ ＶＯＣ
４５ 周波数分割器
４７ 位相検出器
４９ 参照周波数源
５１ 整流器
５３ 低域フィルター
５５ 加算器
６１ 利得制御ステージ
６２ 利得制御回路
６５ サンプル・アンド・ホールド回路
６７ 電圧比較器
【発明の属する技術分野】
本発明は、周波数変調システムおよびその方法に関する。
【０００２】
【従来の技術】
周波数変調（ＦＭ）および位相変調（ＰＭ）技術はキャリア信号に情報を伝達するため、例えばキャリアラジオ波に音声を伝達するために使用されている。キャリア信号の振幅を情報信号により変調させる振幅変調技術（ＡＭ）と異なり、ＦＭおよびＰＭにおいては、キャリア信号の周波数および位相がそれぞれ変調される。このＦＭおよびＰＭは通常、総括的に‘アングルモジュレーション’技術と呼ばれている。本明細書において、周波数変調又はＦＭの用語が全体に亘って使用されているが、この用語はＰＭ技術に対しても等しく適用されることを意図するものである。
【０００３】
【発明が解決しようとする課題】
当業者にとって明らかなように、ＦＭ変調システムについての品質の測定基準は‘変調指数’であり、これは変調の間の変調周波数に対する周波数のずれの割合として定義される。或る種の用途においては、高い変調指数が要求されるが、他の用途においては低い変調指数が要求されることもある。高い変調指数の正確性が望ましい用途、例えば、無線システムにおいて、多数の回路の配置を使用することができる。
【０００４】
【課題を解決するための手段】
図１を参照すると、公知のＦＭ回路は周知のＩ（同相）およびＱ（直角位相）変調方式を使用する。第１および第２の変調入力３，５が直角位相の入力信号を受理するために設けられている。これら信号は第１および第２の均衡変調機７，９に伝達され、更にこれら第１および第２の均衡変調機は直角位相シフト回路網１３から直角位相入力を第１および第２のライン１０，１１を介して受理する。該直角位相入力は、キャリア周波数源１５の作動に従い、信号周波数において受信される。上記第１および第２の均衡変調機７，９からの出力はそれぞれライン１７，１９を介して合計回路２１へ送られる。この合計された出力は出力ライン２３に提供される。
【０００５】
図１に示すような変調回路が広く使用され、周波数偏移符号化（ＦＳＫ）変調について或る種の制限はあるが、変調の殆ど任意の形態を作り出すことができる。しかし、利得および位相の正確なバランスを有する２つの変調機７，９を設置並びに位相シフト回路網１３の設置は、比較的大きい電力を要する複雑な回路を必要とすることになる。
【０００６】
簡素化システムが図２に示されている。この場合、電圧制御発振機２７（ＶＯＣ）が、通常デジタルカウンターとして実行される周波数分割器２９に信号を供給する。周波数分割器２９からの出力が位相検出器３１に対し１つの入力を提供し、他の入力は参照周波数源３３から取り出される。この位相検出器３１はこの２つの入力信号間の位相差を表すエラー信号を出力する。このエラー信号は低域フィルター３５に供給され、次いで合計回路３７へ送られ、そこからＶＯＣ２７の制御入力へフィードバックされる。変調信号が供給手段３９から合計回路３７の更なる入力に送られる。このＶＯＣ２７はこの合計結果により直接的に変調され、この変調された出力がＶＯＣ２７からの出力として取り出される。図２の回路のループ帯域幅は多くのファクターにより決定され、変調周波数はこの帯域幅に対し全体的に外れたり、全体的に収まったり、あるいは、この帯域幅に対し部分的に外れたり、収まったりする。
【０００７】
図２に示すシステムは、多年に亘って使用されてきた。このシステムは、複雑性が抑えられるという利点を有し、部品数も少なくなり、電力消費も少なく抑えることができる。図２に示す回路構成の一般的レイアウトは位相固定ループ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ：ＰＬＬ）に似たものと認識することができ、このループの帯域幅は変調周波数がこの帯域幅の外側になるように選択される。多くのシステムにおいて、その理由は以下のようなチャンネルスペースの要求によるものである。すなわち、ＶＣＯで参照周波数成分の適当な抑制を達成するためには、低域フィルターの減衰曲線が低い値で出発しない限り実際的ではないからである。このようなシステムの一般的な問題は周波数偏移を各異なる変調システムについて個々のベースで設定する必要があるということである。その理由は、制御電圧係数Ｋｖ（周波数変化Ｈｚ／Ｖの制御）が一定であるＶＣＯを単一生産バッチ内で生産することが困難であるからである。更に、Ｋｖの値が供給電圧および／又は温度により変化するという更なる問題もある。
【０００８】
本発明は、１形態として、周波数変調を行うためのシステムに関係するものであって、このシステムは、ＶＣＯと、このＶＣＯからの出力信号を受理するよう構成された位相検出器とを具備してなり、該位相検出器は上記ＶＣＯからの出力信号と参照信号との間の位相差を表すエラー信号を出力するよう構成されており、該システムは更に、上記エラー信号をモニターし、そこから周波数偏移の兆候を引き出し、その偏差の結果として、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段を具備する。
【０００９】
本出願において、‘ＶＣＯ’とは、回路又はシステムであって、この回路又はシステムからの出力電圧の周波数がそこに入力された電圧（しばしば、‘制御電圧’と呼ぶ）に依存するものを意味する。
【００１０】
本発明の更なる形態によれば、周波数変調システムが提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、（ｂ）該周波数偏移に従って上記合計手段からの出力を変化させ、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段と；を具備してなる。
【００１１】
このシステムは更に、制御可能な利得モジュールを有し、この利得モジュールは、上記合計手段に対し、変調入力信号の増幅バージョンを出力するよう構成され、該制御手段は変調入力信号に適用された増幅量を制御することにより上記合計手段からの出力を変化させるよう構成されている。
【００１２】
上記制御手段は、上記エラー信号から、上記ＶＣＯの周波数偏移を表す信号を発生させ、そこから制御可能な利得モジュールにより適用された利得を制御するための利得信号を発生させるよう構成されていてもよい。
【００１３】
上記制御手段は、上記エラー信号の振幅を決定するよう構成された手段と、この決定された振幅を所定の参照電圧と比較するよう構成された比較手段とを含み、該比較手段からの出力が上記制御可能な利得モジュールの利得を制御するための利得信号を含むものであってもよい。上記制御手段は更に、所定の参照電圧を変化させ、それにより上記制御可能な利得モジュールの利得を制御するように構成されていてもよい。
【００１４】
上記振幅決定手段は整流器を具備していてもよい。デジタル変調に使用する場合、上記振幅決定手段はサンプル・アンド・ホールド（ｓａｍｐｌｅ ａｎｄ ｈｏｌｄ）回路を含むものであってもよい。
【００１５】
このシステムは更に、上記ＶＣＯと上記位相検出器との間に接続された周波数分割器を有してもよい。
【００１６】
本発明の更なる形態によれば、周波数変調システムが提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と固定された周波数参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移に比例する制御信号を引き出し、（ｂ）上記制御信号を用いて上記合計手段からの出力を変化させ、それにより上記周波数偏移を実質的に一定に維持するよう構成された制御手段と；を具備してなる。
【００１７】
本発明の更なる形態によれば、システムにおいて周波数変調を行う方法が提供され、このシステムは、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器とを具備してなり；上記方法が、エラー信号をモニターし、そこから上記ＶＣＯにより表された周波数偏移の見積りを引き出し、上記合計手段からの出力を見積られた上記制御信号に従って制御し、それにより上記周波数偏移を実質的に一定に維持することからなる。
【００１８】
上記のＦＭシステムおよび方法は無線システムに使用することができるが、これを光学システムにも適用することができる。
【００１９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
上述のように、以下の記載はＦＭシステムを参照するものであるが、これはＰＭシステムにも適用され得ることを理解されたい。
【００２０】
図３を参照すると、第１の好ましい具体例として、信号の周波数変調のためのシステムは、周波数分割器４５に接続されたＶＯＣ４３を具備し、この周波数分割器４５はデジタルカウンターとして使用することができるものとなっている。この周波数分割器４５は位相検出器４７に接続されている。この位相検出器４７は更に、参照周波数源４９から参照周波数信号を受理し、（ａ）分割基４５を介してＶＯＣ４３から受理した信号と、（ｂ）参照周波数との間の瞬間位相エラーを表す電圧レベルの形で出力信号を発生させる。このエラー信号は低域フィルター５３へ送られ、更に以下に説明するように利得制御回路６２の一部を構成する整流器５１へ送られる。低域フィルター５３は加算器５５に接続され、その出力はＶＯＣ５５の制御入力に接続されている。明らかなように、ＶＯＣ４３の出力周波数は制御電圧に依存することになる。変調入力源６３は要求された変調入力電圧を提供する。変調入力信号が利得制御ステージ６１により加算器５５の入力部へ入力される。ＦＭ出力信号がＶＯＣ４３の出力部から取出される。
【００２１】
先に簡単に説明したように、利得制御回路６２が設けられ、その目的は変調指数が実質的に一定の値に維持されるよう利得制御ステージ６１を修正することである。変調されたＶＣＯ信号が位相検出器４７への入力で現れるから、この位相検出器から出力されたエラー信号がＶＣＯ４３の周波数偏移に比例した小さなａ．ｃ．成分を含むことに留意すべきである。また、変調指数がこの周波数偏移に依存するから、このエラー信号はこのシステムの後のステージを制御し変調指数の正確性を維持するのに使用することができる。公知のトランスファー特性Ｋφ（ラジアン／ボルト）を用いて位相検出器４７を作成することは比較的容易である。従って、この周波数偏移の正確な測定は位相検出器４７から出力されたエラー信号に含まれる交流電圧の大きさによって与えられる。既に述べた回路構成が与えられれば、変調入力６３からの変調信号の振幅、従ってＶＣＯ４３の周波数偏移が利得制御ステージ６１により決定されることは明らかである。従って、エラー信号中のａ．ｃ．成分の大きさに従って利得制御ステージ６１を制御することにより、変調指数を実質的に一定に維持することができる。
【００２２】
利得制御回路６２は整流器５１を有し、これは電圧比較器５７に接続されている。この電圧比較器５７も、参照電圧５９を受理する。電圧比較器５７の出力は利得制御ステージ６１に供給される。位相検出器４７からのエラー信号中のａ．ｃ．成分は整流器５１により整流され、電圧比較器５７に送られ、そこでその電圧が参照電圧５９と比較される。電圧比較器５７からの出力が利得制御ステージ６１に供給され、それによってＶＣＯ４３の変調により生じる周波数偏移を一定に維持させることができる。なお、実際には、積分コンデンサー（図示しない）を整流器と連動させることができ、低域フィルター（図示しない）を電圧比較器５７と利得制御ステージ６１との間に設けてもよい。
【００２３】
図４を参照すると、ここには利得制御回路６２および利得制御ステージ６１の回路レベル履行を示している。操作増幅器７０が電圧比較器５７のベースとなっている。整流器５１（必要に応じて積分コンデンサーを含むものであってもよい）からの出力が第１レジスター６７を介して操作増幅器７０の非反転入力部に接続されている。操作増幅器７０の反転入力部は、第２レジスター６８を介して、参照電圧源５９に接続されている。フィードバックレジスター６９は、操作増幅器７０の反転入力部と操作増幅器７０の出力部との間に接続されている。明らかなように、フィードバックレジスターおよび第２レジスター６８の割合が操作増幅器の利得を設定する。操作増幅器７０の出力部は低域フィルター７１に接続され、低域フィルター７１の出力部は差動増幅器ステージの１つの入力部に接続されている。この差動増幅器ステージは、ロング・テイルドペア配置の形で互いに接続された第１および第２トランジスター７２，７３を具備してなる。低域フィルター７１の出力部は第１トランジスター７２に接続されている。このロング・テイルドペア配置の第２トランジスター７３のベース端末は、一定参照電圧源５９に接続されている。このベース端末２おいて、テールトランジスター７５が変調入力源６３からの変調入力を受理するようになっている。レベルシフトを可能にするために用いられる第３トランジスター７６が、テールトランジスター７５のエミッター端末と、ネガティブ供給ラインとの間に接続されている。なお、この代りとして、接地ラインを使用することもできる。
【００２４】
第１トランジスター７２のベース端末で電圧を変化させることにより（第２トランジスター７３のベース端末では電圧を一定に保持しながら）、テールトランジスター７５のコレクター電流が、負荷レジスター７４（ポジティブ供給ラインと、第２トランジスター７３のコレクター端末との間に接続されている）を介して、若しくは第１トランジスター７２のコレクター端末を介して迂回されるようになっている。ここで、この第１トランジスター７２はポジティブ供給ラインに接続されている。このようにして、可変利得回路が達成される。第２トランジスター７３のコレクター端末からの出力は、加算機５５への出力信号を提供する。実際には、利得に変化が生じているときに発生するｄ．ｃ．レベルシフトを防止するための手段が設けられる。
【００２５】
変調入力信号の振幅を変化させるための他の回路構成も当業者にとって当然、考えられるであろう。
【００２６】
当業者に公知のように、他の操作周波数の選択などの目的のため、ＶＣＯ４３の周波数の変化を要する場合に、Ｎの値（その値により周波数分割器４５で周波数が分割される）の変動により周波数偏移に変化が生じる。これは、Ｎの変化が小さい場合は偏移に許容誤差を与えることにより、又はＮの変化値に合わせて参照電圧源５９からの参照電圧を変更させることにより適応させることができる。その他、これは、周波数分割器４５でプログラムされたＮの値に合せて利得制御ステージ６１の利得を制御することにより達成することができる。
【００２７】
図３に示す例では、単純な周波数分割器４５が用いられているが、同一の機能を他の多くの方法で達成することができる。例えば、２モジュラス（ｔｗｏ ｍｏｄｕｌｕｓ）分割器又はフラクショナル（ｆｒａｃｔｉｏｎａｌ）Ｎ分割器の一部などを使用することができる。これら双方のタイプの分割器は公知である。
【００２８】
図５を参照して説明すると、これには第２の好ましい周波数変調システムが示されている。このシステムは、異なる利得制御回路６６が用いられている以外は、図３に示すものと同様である。この利得制御回路６６は、サンプル・アンド・ホールド回路６４を具備し、これは電圧比較器６７に接続されている。参照電圧源５９は参照電圧を加算器／減算器６５に供給する。この加算器／減算器６５も低域フィルター５３の出力部並びに変調入力部６３に接続されている。この加算器／減算器６５からの出力は電圧比較器６７の他の入力部に伝えられる。電圧比較器６７からの出力は利得制御ステージ６１に接続されている。
【００２９】
図５に示す第２の好ましい周波数変調システムは、変調がデジタル型、例えば、２−レベルＦＳＫ変調（２−ＦＳＫ）におけるものである点で有利である。しかし、このシステムはこのようなデジタル変調方式に限定されるものではなく、アナログ変調方式で使用することもできる。
【００３０】
図５に示す第２の例において、サンプル・アンド・ホールド回路６４からの出力は低域フィルター５３の出力での平均電圧と比較して大きいか或いは小さく、その差は変調信号が、‘１’又は‘０’であるか否かに依存し、伝達される信号の極性は、すなわち‘１’の伝達の場合、中心周波数よりも高い又は低い周波数により決定される。この差の大きさは位相検出器４７の入力部での位相偏移の量に依存する。電圧比較器６７（前記の例について述べたものと同様のもの）に供給される信号は、ＶＣＯ４３の制御電圧の平均値を、変調信号と一致して加算の結果を増減させる信号と合計することにより得られる。この増減の大きさは、参照電圧源５９からの参照電圧の値により決定される。従って、加算器／減算器６５からの出力は変調入力信号に応じて変化し、そのレベルの変動は参照電圧の値により固定され、その絶対値はＶＣＯ４３に供給される制御電圧の平均値により固定される。サンプル・アンド・ホールド回路６４での信号の絶対値は、変調値（すなわち、‘１’又は‘０’）およびＶＣＯ４３に印加される制御電圧の双方に依存する。従って、電圧比較器６７に適用される双方の信号も共に変化し、ＶＣＯ４３、分割器４５および位相検出器４７において遅延が生じた場合、電圧比較器６７の出力により利得制御ステージ６１に変調信号のレベルの変化を生じさせ、それにより変調によるＶＣＯの偏移が、参照電圧源５９からの参照電圧の値により予め設定された所定のレベルに自動的に制御される。
【００３１】
図３の回路で使用された整流器５１はサンプル・アンド・ホールド回路６４により置換されている。デジタル変調信号と同期した適当なシンボル速度で、位相検出器４７から出力されたエラー信号の大きさをサンプリングすることにより、位相検出器の出力側に存在する瞬間電圧はＶＣＯ４３の瞬間周波数（周波数分割器４５の伝播遅延により遅延されるが、この遅延は周知の技法により容易に補償することができる）を表すことになる。この採取された電圧の絶対値は操作周波数に依存すると共に、‘１’又は‘０’が伝達されたか否かに依存して、制御電圧の平均値よりも上であったり、下であったりする。したがって、加算器／減算器６５は伝達された‘１’又は‘０’を加算し、あるいはその逆を行う。この加算および減算機能は伝達されたデータにより制御され、加算器／減算器６５の出力はＶＣＯ４３で要求された電圧を正確に表すことになる。位相検出器４７から出力は、サンプル・アンド・ホールド回路６４により変調ビット−速度で採取され、その電圧が電圧比較器６７で加算器／減算器６５の出力部でのものと比較され、それにより利得制御ステージ６１の利得を変化させ、周波数偏移が要求されたレベルで維持されるようにする。
【００３２】
変調が多重レベルの場合、例えばＭ−レベルＦＳＫの場合、参照電圧を変調に応じて変化させ、必要な数のレベルを生じさせることができ、従って、要求された実質的に一定の変調指数を生じさせることができる。
【００３３】
図３および図５に示すシステムにおいて、利得制御ステージ６１を可変利得増幅器として実行させることができ、この場合、利得は各システムの利得制御回路６２，６６に従って調整される。
【００３４】
明らかなように、利得制御回路６２，６６の参照電圧は変調指数を制御するために調整することができる。事実、利得制御ステージ６１の利得又は参照電圧源５９からの参照電圧のいずれかをプログラムに組み込んだ周波数に応じて制御し、実質的に一定の変調指数を維持させることができる。ここで、“プログラムに組み込んだ周波数”とは、周波数シンセサイザーとの関連での通常の意味するところのものである。すなわち、分割器（この場合、分割器４５）で任意の特定の数Ｎのプログラミングにより得られるＶＣＯ周波数である。
【００３５】
なお、図１および図２に示す変調システムの一般的構成はＰＬＬのものと同様である。
【００３６】
【発明の効果】
上述の２つのシステムはＶＣＯにより示された周波数偏移を正確に制御することを可能にし、変調指数が実質的に一定に維持されることを可能にする。これは、変調指数が、Ｋｖ値、すなわち、ＶＣＯ４３の制御電圧係数から独立した状態で行われる。
【図面の簡単な説明】
【図１】本発明の理解に有用な公知のＦＭシステムの模式的回路図である。
【図２】本発明の理解に有用な公知の他のＦＭシステムの模式的回路図である。
【図３】本発明の第１の好ましい具体例に従うところのＦＭシステムの模式的回路図である。
【図４】図３に示すＦＭシステムの１部を示す回路図である。
【図５】本発明の第２の好ましい具体例に従うところのＦＭシステムの模式的回路図である。
【符号の説明】
４３ ＶＯＣ
４５ 周波数分割器
４７ 位相検出器
４９ 参照周波数源
５１ 整流器
５３ 低域フィルター
５５ 加算器
６１ 利得制御ステージ
６２ 利得制御回路
６５ サンプル・アンド・ホールド回路
６７ 電圧比較器
Claims (7)
- ＶＣＯと、このＶＣＯからの出力信号を受理するよう構成された位相検出器とを具備してなる周波数変調システムであって、該位相検出器が上記ＶＣＯからの出力信号と参照信号との間の位相差を表すエラー信号を出力するよう構成され、該システムは更に、上記エラー信号をモニターし、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、その偏差に従って、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段を具備してなることを特徴とする周波数変調システム。
- ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移の兆候を引き出し、（ｂ）該周波数偏移に従って上記合計手段からの出力を変化させ、上記ＶＣＯの周波数偏移を実質的に一定に維持するよう構成された制御手段とを具備してなることを特徴とする周波数変調システム。
- 更に、制御可能な利得モジュールを有し、該利得モジュールが、上記合計手段に対し、変調入力信号の増幅バージョンを出力するよう構成され、該制御手段が変調入力信号に適用された増幅量を制御することにより上記合計手段からの出力を変化させるよう構成されている請求項２記載の周波数変調システム。
- 上記制御手段が、上記エラー信号から、上記ＶＣＯの周波数偏移を表す信号を発生させ、そこから制御可能な利得モジュールにより適用された利得を制御するための利得信号を発生させるよう構成された請求項３記載の周波数変調システム。
- 上記制御手段が、上記エラー信号の振幅を決定するよう構成された手段と、この決定された振幅を所定の参照電圧と比較するよう構成された比較手段とを含み、該比較手段からの出力が上記制御可能な利得モジュールの利得を制御するための利得信号を含むものである請求項４記載の周波数変調システム。
- ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と固定された周波数参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器と；（ａ）エラー信号を受理し、そこから上記ＶＣＯの周波数偏移に比例する制御信号を引き出し、（ｂ）上記制御信号を用いて上記合計手段からの出力を変化させ、それにより上記周波数偏移を実質的に一定に維持するよう構成された制御手段とを具備してなることを特徴とする周波数変調システム。
- システムにおいて周波数変調を行う方法であって、該システムが、ＶＣＯと；変調入力信号とエラー信号とを合計し、それにより上記ＶＣＯからの出力信号の周波数を制御するための信号を発生する手段と；上記ＶＣＯからの出力信号と参照信号との間の検出された位相差に基づいてエラー信号を発生するための位相検出器とを具備してなり；該方法が、エラー信号をモニターし、そこから上記ＶＣＯにより表された周波数偏移の見積りを引き出し、上記合計手段からの出力を見積られた上記制御信号に従って制御し、それにより上記周波数偏移を実質的に一定に維持することを特徴とする周波数変調を行う方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0212727A GB2389252B (en) | 2002-05-31 | 2002-05-31 | A frequency modulation system & method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004007704A true JP2004007704A (ja) | 2004-01-08 |
Family
ID=9937883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153147A Pending JP2004007704A (ja) | 2002-05-31 | 2003-05-29 | 周波数変調システムおよび方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6809585B2 (ja) |
| JP (1) | JP2004007704A (ja) |
| DE (1) | DE10324614B4 (ja) |
| FR (1) | FR2840483B1 (ja) |
| GB (1) | GB2389252B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103102A (ja) * | 2005-09-30 | 2007-04-19 | Daihen Corp | 高周波電源装置 |
| WO2007055291A1 (ja) | 2005-11-10 | 2007-05-18 | Matsushita Electric Industrial Co., Ltd. | 位相変調装置および無線通信装置 |
| US7826811B2 (en) | 2005-11-10 | 2010-11-02 | Panasonic Corporation | Phase modulation apparatus and wireless communication apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4656836B2 (ja) * | 2003-12-19 | 2011-03-23 | パナソニック株式会社 | 同期クロック生成装置及び同期クロック生成方法 |
| US7215215B2 (en) * | 2004-03-15 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4110707A (en) * | 1976-12-13 | 1978-08-29 | Texas Instruments Incorporated | Indirect FM modulation scheme using phase locked loop |
| WO1981003250A1 (en) * | 1980-05-01 | 1981-11-12 | Gen Electric | Arrangement for angle modulating a phase-locked loop frequency synthesizer |
| US4497331A (en) | 1982-08-11 | 1985-02-05 | Tmci, Inc. | Tobacco product with high filling power and process of making same |
| US4688003A (en) * | 1986-10-03 | 1987-08-18 | Sanders Associates, Inc. | Feed-forward error correction for sandaps and other phase-locked loops |
| GB8915719D0 (en) * | 1989-07-08 | 1989-08-31 | Plessey Co Plc | Wide bandwidth direct synthesiser modulation |
| JP2953854B2 (ja) * | 1992-01-27 | 1999-09-27 | 日本電気株式会社 | Ｆｍ復調回路 |
| US5576666A (en) * | 1993-11-12 | 1996-11-19 | Nippondenso Technical Center Usa, Inc. | Fractional-N frequency synthesizer with temperature compensation |
| US5483203A (en) * | 1994-11-01 | 1996-01-09 | Motorola, Inc. | Frequency synthesizer having modulation deviation correction via presteering stimulus |
| GB2330258B (en) * | 1997-10-07 | 2001-06-20 | Nec Technologies | Phase locked loop circuit |
| US5952895A (en) * | 1998-02-23 | 1999-09-14 | Tropian, Inc. | Direct digital synthesis of precise, stable angle modulated RF signal |
| EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
-
2002
- 2002-05-31 GB GB0212727A patent/GB2389252B/en not_active Expired - Fee Related
-
2003
- 2003-05-28 FR FR0306480A patent/FR2840483B1/fr not_active Expired - Fee Related
- 2003-05-29 JP JP2003153147A patent/JP2004007704A/ja active Pending
- 2003-05-30 DE DE10324614A patent/DE10324614B4/de not_active Expired - Fee Related
- 2003-05-30 US US10/449,746 patent/US6809585B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103102A (ja) * | 2005-09-30 | 2007-04-19 | Daihen Corp | 高周波電源装置 |
| WO2007055291A1 (ja) | 2005-11-10 | 2007-05-18 | Matsushita Electric Industrial Co., Ltd. | 位相変調装置および無線通信装置 |
| US7826811B2 (en) | 2005-11-10 | 2010-11-02 | Panasonic Corporation | Phase modulation apparatus and wireless communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030227331A1 (en) | 2003-12-11 |
| GB2389252B (en) | 2006-09-27 |
| DE10324614B4 (de) | 2012-05-31 |
| US6809585B2 (en) | 2004-10-26 |
| GB0212727D0 (en) | 2002-07-10 |
| FR2840483A1 (fr) | 2003-12-05 |
| FR2840483B1 (fr) | 2006-08-11 |
| GB2389252A (en) | 2003-12-03 |
| DE10324614A1 (de) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295442B1 (en) | Amplitude modulation to phase modulation cancellation method in an RF amplifier | |
| US6593812B2 (en) | Automatic optimization of linearity for envelope feedback RF amplifier linearization | |
| US6831491B2 (en) | Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation | |
| JP2004266306A (ja) | 変調器及びその補正方法 | |
| US7916804B2 (en) | Method and system for a fast-switching phase-locked loop using a direct digital frequency synthesizer | |
| US7826550B2 (en) | Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers | |
| US7031399B2 (en) | Demodulator having automatic quadrature control function | |
| US20060120496A1 (en) | Receiving apparatus | |
| JP2018037798A (ja) | 無線通信装置および集積回路 | |
| JP2004007704A (ja) | 周波数変調システムおよび方法 | |
| JPH1141308A (ja) | 無線受信機およびその操作方法 | |
| JP2005191999A (ja) | 変調器、半導体集積回路、有線および無線通信装置 | |
| JP2004518382A (ja) | ２点変調を有するトランシーバのトリミング法 | |
| JP4898700B2 (ja) | 位相変調装置および無線通信装置 | |
| JPS61137446A (ja) | 復調装置 | |
| US20030038682A1 (en) | System and method for wide dynamic range clock recovery | |
| US6577695B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| US7433657B2 (en) | Apparatus and method for dynamically clocking a loop filter in a digital communications device | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| GB2334187A (en) | Quadrature modulator with automatic compensation | |
| JP4815572B2 (ja) | 補償された高速ｐｌｌ回路 | |
| JP2006319927A (ja) | Ａｆｃ回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| CN114448427A (zh) | 一种用于锁相环的校准电路、方法及芯片、电子设备 | |
| JP2008035073A (ja) | 直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070817 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080613 |