【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に投射型ディスプレイやビューファインダー、ヘッドマウントディスプレイ等に設けられ、時分割方式を用いてフルカラー表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
カラー画像表示方式として、青（Ｂ）、緑（Ｇ）、赤（Ｒ）の３原色光を時間的に分割して同じ表示装置に照射して加法混色でカラー表示する時分割駆動方式がある。この方式では、１枚の表示素子で３原色を生成する単板方式であるため、３原色をそれぞれ専用の全部で３枚の表示素子で生成する３板方式に比較し、表示素子の個数を少なくでき、色むら、レジ調整などが有利であり、解像度、画素数は低下しないという利点がある。
【０００３】
しかし、光源から発生した白色光をＢ、Ｇ、Ｒの３原色光に分解するカラーフィルタを透過すると、最大でも各原色光の１／３しか効率は得られない。また、Ｂ、Ｇ、Ｒの画像データを表示素子に加え、表示される画像特性は液晶を動作させる駆動方式にも大きく依存する。
【０００４】
これらの駆動方法に基づく欠点、明るさが十分に得られない、階調特性が不十分であるなどの課題を克服する方法が、例えば、特開２０００−２２７７８２号公報や文献（ＳＩＤ００ ＤＩＧＥＳＴ ｐ１９４〜ｐ１９７（２０００））に示されている。図９は上記の文献に示された従来の液晶表示装置の駆動方法を示す。同図において、液晶を駆動する回路は、トランジスタＱ１とコンデンサＣ１からなる記憶部ＭＥＭ−１と、トランジスタＱ２とコンデンサＣ２からなる記憶部ＭＥＭ−２と、トランジスタＱ４、Ｑ５及びコンデンサＣｓからなる駆動部ＦＤＲＶとから構成されている。
【０００５】
この従来の液晶表示装置の駆動方法では、選択された画素の記憶部ＭＥＭ−１内のトランジスタＱ１のゲートに、ロウ（ｒｏｗ）信号が印加されてＱ１をオンとすると共に、表示用画像信号であるカラム（ｃｏｌｕｍｎ）信号をオン状態のトランジスタＱ１のドレイン、ソースを通してコンデンサＣ１に一時的に保持する。
【０００６】
続いて、コンデンサＣ１に保持された画像データが、所定のタイミングで記憶部ＭＥＭ−２内のトランジスタＱ２がオン状態とされ、オン状態のトランジスタＱ２のドレイン、ソースを通してＭＥＭ−２内のコンデンサＣ２に保持された後、全画素のインバータ回路ＦＤＲＶ内のトランジスタＱ４のゲートに転送される。
【０００７】
なお、コンデンサＣ２に蓄積された画像データ（電荷）は、コントロール信号ＤＣＨＧによりトランジスタＱ３がオンとされた期間にトランジスタＱ３を通じて放電される。これは、各サブフレームの初めに行い、コンデンサＣ２の電荷を放電することで、そのサブフレームのコンデンサＣ１に蓄積された画像データ（電荷）をコンデンサＣ２にそのまま蓄積するためである。
【０００８】
トランジスタＱ５のゲートに印加されるコントロール信号ＰＣＨＧにより、トランジスタＱ５がオンとされる期間は、電圧ＶｐｃｈｇがトランジスタＱ５を通じてコンデンサＣｓに蓄積され、強誘電液晶ＦＬＣに電圧が加わる。コンデンサＣ２に電荷が蓄積されている、つまりトランジスタＱ２がオン状態にあるときには、トランジスタＱ４を通じてコンデンサＣｓに０Ｖが印加される。
【０００９】
コンデンサＣ２に電荷が蓄積されていないときには、トランジスタＱ４がオフ状態になり、コンデンサＣｓに電荷が蓄積され、強誘電液晶ＦＬＣに電圧Ｖｐｃｈｇが加わる。コントロール信号ＰＣＨＧは強誘電液晶ＦＬＣを駆動する期間のみ、”１”とされ、その他の時間は”０”とされる。
【００１０】
この従来の液晶表示装置の駆動方法では、画像信号を記憶部ＭＥＭ−１に保持するアドレス動作と、記憶部ＭＥＭ−２を通じて液晶表示素子ＦＬＣを駆動する書き込み動作が同時に進行でき、全画素同時に液晶表示素子ＦＬＣを駆動できるため、高速で液晶に書き込みが可能となる。さらに、入射光に発光ダイオード（ＬＥＤ）を使用し、ＬＥＤの各色が点灯する時間とそれに対応する画像信号を同期させることで、輝度低下の無い、良好な階調特性をもつ表示画面が得られる。
【００１１】
【発明が解決しようとする課題】
ところで、例えば、プロジェクション表示装置など照明光にＵＨＰ（超高圧水銀ランプ）、キセノンランプなどの放電型のランプを使用する表示装置に、上記の液晶表示装置を適用した場合、放電型のランプでは発光強度が瞬時に調整できないため、良好な階調性を得るためには、サブフレーム数がさらに必要である。
【００１２】
すなわち、液晶表示装置では、１フレームをｎ個のサブフレームに分割し、各サブフレーム毎に階調の重み付けに従って予め書き込まれたオン又はオフの画像データが全画素一斉に読み出されて液晶の各画素電極に印加され、各画素電極に印加された画像データがオンのときにのみ、その画素の液晶がサブフレーム期間駆動されるようにされるため、ｎ個のサブフレーム経過すると、階調の重み付け期間の異なるｎ個のパルス幅の組み合わせの２ｎの階調のいずれかを決定するようにしている。従って、サブフレーム数であるｎの数が大きいほど、良好な階調性が得られる。また、表示素子の高解像度化に伴う画素数増加が要求されている。
【００１３】
このサブフレーム数増加と画素数増加に対応するために、画像信号を液晶表示素子に転送する速度を速くする必要がある。しかるに、図９に示した従来の駆動方法は、駆動トランジスタにコンデンサを使用したＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）構造からなり、コンデンサＣ１、Ｃ２に電荷を蓄積し一定電圧を得るため、その動作速度はコンデンサＣ１、Ｃ２への電荷の充電と放電特性に大きく依存し、高速のデータ転送には適しない。その結果、放電型のランプを使用した光学系で、画素数が多い表示素子からなる液晶表示装置では、輝度低下が発生し、階調特性が不十分であるという課題がある。
【００１４】
本発明は上記の点に鑑みなされたもので、フィールドシーケンシャルな液晶表示装置のＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）回路を通じてパルス幅変調で駆動し、良好な階調特性を有し、高解像度な表示画像が可能な液晶表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の液晶表示装置は、複数の画素の各々が画素電極と全画素共通の対向電極との間に液晶部材が設けられた液晶表示素子からなり、対向電極に３原色光を切り替え入射すると共に、複数の画素の画素電極に色画像データの階調に応じて、対応する画素を個別に駆動または非駆動とする駆動信号を印加して、複数の画素の液晶からの光を用いてカラー画像表示を行わせる時分割方式の液晶表示装置において、色画像データを保持するスタティック・ランダム・アクセス・メモリ構造の記憶手段と、記憶手段に記憶された色画像データを、所定のタイミングに応じて全画素一括して画素電極に転送する一括転送手段とを有する構成としたものである。
【００１６】
この発明では、スタティック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送するようにしたため、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができる。
【００１７】
また、本発明の液晶表示装置の駆動方法は、複数の画素の各々が画素電極と全画素共通の対向電極との間に液晶部材が設けられた液晶表示素子からなり、対向電極に３原色光を切り替え入射すると共に、複数の画素の画素電極に色画像データの階調に応じて、対応する画素を個別に駆動または非駆動とする駆動信号を印加して、複数の画素の液晶からの光を用いてカラー画像表示を行わせる時分割方式の液晶表示装置の駆動方法において、色画像データをスタティック・ランダム・アクセス・メモリ構造の記憶手段に記憶する第１のステップと、記憶手段に記憶された色画像データを、所定のタイミングに応じて全画素一括して画素電極に転送する第２のステップとを含むことを特徴とする。
【００１８】
この発明では、スタティック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送するようにしたため、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。図１は本発明になる液晶表示装置の一実施の形態の構成図を示す。同図において、反射型光学系で、互いに振動面が直交するｐ波とｓ波からなる入射光が、偏光ビームスプリッタ（ＰＢＳ）１５に入射され、ここで反射されてｓ波のみが対向電極１４、液晶１２及び画素電極１３からなる液晶表示素子側へ進行する。
【００２０】
一方、駆動回路部１１からの駆動電圧が画素電極１３に印加されることにより液晶１２は動作し、ＰＢＳ１５から液晶表示素子に入射するｓ波は駆動電圧に応じて変調を受ける。これにより液晶表示素子から出射する光は、ｐ波とｓ波からなり、ＰＢＳ１５に入射してこのＰＢＳ１５を透過すると、ｐ波のみとなる。ＰＢＳ１５を透過した変調光（ｐ波）は直進し、投射レンズ１６を通じてスクリーン１７上に表示画像を投影する。
【００２１】
なお、入射光が回転カラーフィルタを透過した３原色光のうちの一の原色光であり、その原色光が、回転カラーフィルタの回転及びサブフレーム期間に同期して順次に切り替え入力され、また、画素電極１３は一つの画素からなり、駆動回路部１１から各原色光に対応した原色の画像データがサブフレームに同期して、かつ、階調に対応して各画素電極に切り替え入力される場合は、スクリーン１７には、３原色光の時分割多重によるフルカラー画像が表示される。
【００２２】
図２は液晶１２の駆動電圧（入力電圧）と液晶表示素子の出射光の強度との関係を示す。ここで、画素電極１３の入力電圧と対向電極１４の電圧との電位差が液晶１２の駆動電圧である。図２に示すように、出射光強度が大きくなり始める駆動電圧を閾値電圧Ｖｔｈ、出射光強度が飽和し始める駆動電圧を飽和電圧Ｖｓａｔとする。
【００２３】
図３は画素部における駆動回路の一実施の形態の回路図を示す。同図に示すように、この駆動回路は、１画素を駆動する回路で、画像信号を一時的に保持するサンプルホールド回路２１とサンプルホールド回路２２、及び保持された画像信号を画素電極に面一括で転送し液晶を駆動する画素スイッチ回路２３からなる。サンプルホールド回路２１とサンプルホールド回路２２は、いずれもＳＲＡＭ構造のフリップフロップを有している。
【００２４】
また、サンプルホールド回路２１は、データ線Ｄ、Ｄバーからの画像データがスイッチング用電界効果トランジスタ（スイッチングトランジスタ）Ｓ１ａ、Ｓ１ｂのドレイン、ソースを介してフリップフロップのＡ点、Ｂ点に印加される構成であり、サンプルホールド回路２２は、データ線Ｄ、Ｄバーからの画像データがスイッチングトランジスタＳ２ａ、Ｓ２ｂのドレイン、ソースを介してフリップフロップのＥ点、Ｆ点に印加される構成である。更に、電子スイッチ回路２３は、Ｐチャネル電界効果トランジスタＱ７とＮチャネル電界効果トランジスタＱ８とがゲートが共通接続され、かつ、ドレインが共通接続されたＣＭＯＳ構成とされており、Ｑ７のソースが端子ＶＡに、Ｑ８のソースが端子ＶＢに接続されると共に、共通のゲートが液晶ＬＣの画素電極に接続されている。
【００２５】
次に、この駆動回路の動作について、図４のタイミングチャートと共に説明する。図４（Ａ）、（Ｂ）に示すデータ線Ｄ、Ｄバーを介して入力される画像データは、サンプルホールド回路２１のトランジスタＳ１ａ、Ｓ１ｂのドレインに印加されており、ワード線Ｗを介して入力される図４（Ｃ）に示す走査信号がゲートに印加されるトランジスタＳ１ａ、Ｓ１ｂが、走査信号の立ち上がりでオンとなると、そのドレイン、ソースを介してフリップフロップのＡ点とＢ点に印加される。これにより、フリップフロップのＡ点とＢ点には、図４（Ｄ）、（Ｅ）に示すように画像データが保持される。
【００２６】
続いて、信号線Ｘを介して全画素のサンプルホールド回路２２のトランジスタＳ２ａ、Ｓ２ｂのゲートに一斉に図４（Ｆ）に示す短期間ハイレベルの転送信号が入力され、そのハイレベル期間トランジスタＳ２ａ、Ｓ２ｂがオンされる。これにより、サンプルホールド回路２１のＡ点とＢ点に保持されていた画像データが、トランジスタＳ２ａ、Ｓ２ｂのドレイン、ソースを通してサンプルホールド回路２２内のフリップフロップのＥ点とＦ点に転送されて、図４（Ｇ）、（Ｈ）に示す如く保持される。
【００２７】
一方、画素スイッチ回路２３の端子ＶＡ、ＶＢには通常は図４（Ｉ）、（Ｊ）に示す如く、前記閾値電圧Ｖｔｈが印加されており、またサンプルホールド回路２２への画像データ転送前ではＥ点の電位がローレベルであり、トラジスタＱ７がオン、Ｑ８がオフであるため、端子ＶＡに入力されている閾値電圧ＶｔｈがトランジスタＱ７を通して液晶ＬＣに印加され、液晶ＬＣは非駆動状態にある。
【００２８】
しかし、サンプルホールド回路２２への画像データ転送後に、Ｅ点の電位が図４（Ｇ）に示すようにハイレベルになるため、トランジスタＱ８がオン、Ｑ７がオフとなり、また、図４（Ｊ）に示すように端子ＶＢに前記飽和電圧Ｖｓａｔが入力されるため、トランジスタＱ８を通して液晶ＬＣに飽和電圧Ｖｓａｔが印加され、液晶ＬＣが駆動する。画素スイッチ２３のこのスイッチ動作は全画素一斉に行う。
【００２９】
なお、上記の液晶ＬＣを駆動するサンプルホールド回路２２に保持されている画像データ（これを便宜上１とする）に続いて入力される次の画像データ（これを便宜上２とする）は、画像データ１が液晶ＬＣを駆動している期間に、サンプルホールド回路２１に転送されて上記と同様の動作により保持されている。画像データ２以降の入力画像データも同様である。
【００３０】
このため、本実施の形態では、液晶ＬＣを駆動中の画像データ１の次に液晶駆動する画像データ２が、サンプルホールド回路２１に保持されているため、液晶ＬＣは画像データ１により所定期間駆動されてから、直ちに次の画像データ２によりサンプルホールド回路２２を介して所定期間駆動され、以下同様の動作が行われるため、１個のサブフレームに必要な時間が短くとれ、サブフレーム数が多くなり、階調特性をとるためには有利となる。
【００３１】
図５は本発明の一実施の形態で使用するアクティブマトリックス液晶表示素子駆動回路を示す。同図中、列信号電極駆動回路３１はｉ個の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉに、サンプリングした画像信号を順次に出力する。一方、行走査電極駆動回路３２は、長手方向が上記の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉの長手方向に直交するｊ個の行走査電極Ｗ１、Ｗ２、・・・、Ｗｊに、順次に１水平期間毎に走査パルスを出力する。
【００３２】
上記のｉ個の列信号電極Ｄ１、Ｄ２、・・・、Ｄｉとｊ個の行走査電極Ｗ１、Ｗ２、・・・、Ｗｊとがそれぞれ交差するｉ×ｊ箇所に、図３に示した画素駆動回路（液晶含む）３４が配置されている。すなわち、画素駆動回路３４は、ｉ行Ｊ列の二次元マトリクス状に配列されている。なお、列信号電極Ｄ１、Ｄ２、・・・、Ｄｉのそれぞれは、互いに逆相のデータ信号を伝送する一対の信号電極（データ線）からなる。
【００３３】
列信号電極駆動回路３１に入力された画像信号Ｖｉｄｅｏは、水平同期信号ＨＣＫによりサンプリングされて列信号電極（データ線）Ｄ１、Ｄ２、・・・、Ｄｉに順次に表示用ビデオ信号として出力される。一方、表示用ビデオ信号の垂直期間と同期した垂直スタートクロックＶＳＴ及び水平期間に同期した垂直シフトクロックＶＣＫにより駆動される行走査電極駆動回路３２から、行走査電極Ｗ１、Ｗ２、・・・、Ｗｊに対して１水平期間毎（行毎）に順次走査パルスが出力される。
【００３４】
その結果、行走査電極、すなわちワード線Ｗ１、Ｗ２、・・・、Ｗｊにそれぞれ接続された、図３に示した画素駆動回路３４内のスイッチングトランジスタＳ１ａ、Ｓ１ｂをオンにし、列信号電極（データ線）Ｄ１、Ｄ２、・・・、Ｄｉからの表示用信号データが画素駆動回路３４内の第１のサンプルホールド回路２１で保持される。その後、図５の一括パルス発生回路３３から信号線Ｘ１〜Ｘｉを介して出力される一括パルスにより、全画素の画素駆動回路３４内の第１のサンプルホールド回路２１に保持されたデータが、同じ画素駆動回路３４内の図３に示した第２のサンプルホールド回路２２へ転送される。以後、図３及び図４と共に説明した方法により、液晶が駆動される。
【００３５】
ところで、面順次カラー液晶表示装置では、光源であるランプから出射された白色光を、図６に示すように、光入射側から見たときに円形をなすフィルタを等角度間隔で３分割して得られた３つの扇形状の分割部を、Ｒ、Ｇ及びＢの各原色光をそれぞれ透過する３つのフィルタ部とした構成の回転カラーフィルタにより、赤色光、緑色光及び青色光の３原色光に分解した後、各原色光に対応した各表示信号により単一ドット内の液晶を時分割駆動して、加法混色でカラー表示するため、良好な色再現性を得るためには液晶の応答速度特性を満足する必要がある。これに適した液晶材料として、例えば液晶セル厚が１μｍ程度の強誘電性液晶等がある。
【００３６】
一方、強誘電性液晶以外の液晶で面順次方式のカラー液晶表示に対応可能な高速応答性を有するものとして、負の誘電異方性液晶の分子配列を基板にほぼ垂直方向に配向した垂直配向方式がある。セル厚が２μｍ以下で液晶の粘性を小さくし、面順次カラーに対応する高速応答性を満足することができる。
【００３７】
今、画素数が水平方向１９２０個、垂直方向が１２００個のＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｎｓｉｔｙ）の解像度をもつ液晶表示装置の場合、並列データ２４０個を同時に２００ＭＨｚクロックで入力、表示させると、Ｒ、Ｇ、Ｂ１色あたりのサブフレームの期間は５０μｓとなり、応答速度では強誘電性液晶が適する。１フレームあたりのサブフレーム個数は１１６個となり、照明光が連続光の場合でも良好な階調特性を実現することができる。
【００３８】
次に、画素部における駆動回路の他の実施の形態について説明する。図７は画素部における駆動回路の他の実施の形態の回路図を示す。同図に示すように、この駆動回路は、１画素を駆動する回路で、画像信号を一時的に保持するサンプルホールド回路４１と、保持された画像信号を画素電極に面一括で転送し液晶を駆動する画素スイッチ回路４２からなる。サンプルホールド回路４１は、Ｐチャネル電界効果トランジスタＱ１１及びＱ１３と、Ｎチャネル電界効果トランジスタＱ１２及びＱ１４とからなるＳＲＡＭ構造のフリップフロップと、スイッチング用電界効果トランジスタＳ３ａ及びＳ３ｂとからなる。
【００３９】
また、サンプルホールド回路４１は、データ線Ｄ、Ｄバーからの画像データがスイッチングトランジスタＳ３ａ、Ｓ３ｂのドレイン、ソースを介してフリップフロップのＡ点、Ｂ点に印加される構成である。更に、電子スイッチ回路４２は、Ｐチャネル電界効果トランジスタＱ１５とＮチャネル電界効果トランジスタＱ１６とがゲートが共通接続され、かつ、ドレインが共通接続されたＣＭＯＳ構成とされており、Ｑ１５のソースが端子ＶＡに、Ｑ１６のソースが端子ＶＢに接続されると共に、共通のゲートが液晶ＬＣの画素電極に接続されている。
【００４０】
次に、この駆動回路の動作について、図８のタイミングチャートと共に説明する。図８（Ａ）、（Ｂ）に示すデータ線Ｄ、Ｄバーを介して入力される画像データは、サンプルホールド回路４１のトランジスタＳ３ａ、Ｓ３ｂのドレインに印加されており、ワード線Ｗを介して入力される図８（Ｃ）に示す走査信号がゲートに印加されるトランジスタＳ３ａ、Ｓ３ｂが、走査信号の立ち上がりでオンとなると、そのドレイン、ソースを介してフリップフロップのＡ点とＢ点に印加される。これにより、フリップフロップのＡ点とＢ点には、図８（Ｄ）、（Ｅ）に示すように画像データが保持される。
【００４１】
一方、画素スイッチ回路４２の端子ＶＡ、ＶＢには通常は図８（Ｆ）、（Ｇ）に示す如く、前記閾値電圧Ｖｔｈが印加されており、またサンプルホールド回路４１への画像データ転送前ではＡ点の電位がローレベルであるため、端子ＶＡに入力されている閾値電圧Ｖｔｈが、オン状態にあるトランジスタＱ１５を通して液晶ＬＣに印加され、液晶ＬＣは非駆動状態にある。
【００４２】
しかし、サンプルホールド回路４１への画像データ転送後に、Ａ点の電位が図８（Ｄ）に示すようにハイレベルになるため、トランジスタＱ１６がオン、Ｑ１５がオフとなり、また、図８（Ｇ）に示すように端子ＶＢに前記飽和電圧Ｖｓａｔが入力されるため、トランジスタＱ１６を通して液晶ＬＣに飽和電圧Ｖｓａｔが印加され、液晶ＬＣが駆動する。画素スイッチ４２のこのスイッチ動作は全画素一斉に行う。
【００４３】
画像データ１がサンプルールド回路４１に保持された後、画素スイッチ４２を制御して液晶ＬＣを所定期間駆動すると、次の画像データ２がサンプルホールド回路４１に保持された後、画素スイッチ４２を制御して液晶ＬＣを所定期間駆動する。以下、上記と同様の動作が行われる。すなわち、この実施の形態では、直前の画像データが液晶ＬＣを駆動してから次の画像データがサンプルホールド回路４１に保持される。
【００４４】
今、画素数が水平方向１９２０個、垂直方向が１２００個のＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｎｓｉｔｙ）の解像度をもつ液晶表示装置の場合、並列データ４０個を同時に２００ＭＨｚクロックで入力、表示させると、Ｒ、Ｇ、Ｂ１色あたりのサブフレームの期間は３００μｓとなり、応答速度では垂直配向液晶などが適する。１フレームあたりのサブフレーム個数は２０個となり、照明光が連続光の場合でも良好な階調特性を実現できる。図７に示す駆動回路は、サンプルホールド回路２２に相当するサンプルホールド回路を不要としたため、前述した一括パルス発生回路３３は不要である。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置のフィールドシーケンシャル方式において、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）構造の記憶手段に色画像データを記憶してから、全画素一括して画素電極にその色画像データを転送することにより、ダイナミック・ランダム・アクセス・メモリ構造の記憶手段に色画像データを記憶する従来装置に比べ、データを高速で画素に転送することができるため、従来に比べて輝度低下がなく、良好な階調特性を有し、高解像度な表示装置が実現できる。
【００４６】
また、本発明によれば、フィールドシーケンシャル方式であるため、表示素子が１個でカラー表示が実現でき、ＳＲＡＭ方式の駆動方式でデータ転送を高速することと相まって階調特性の優れた画像表示を低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の一実施の形態の構成図である。
【図２】液晶の駆動電圧（入力電圧）と液晶表示素子の出射光の強度との関係を示す図である。
【図３】画素部における駆動回路の一実施の形態の回路図である。
【図４】図３の動作説明用タイミングチャートである。
【図５】本発明の一実施の形態で使用するアクティブマトリックス液晶表示素子駆動回路を示す図である。
【図６】回転カラーフィルタの一例を光入射側から見た模式図である。
【図７】画素部における駆動回路の他の実施の形態の回路図である。
【図８】図７の動作説明用タイミングチャートである。
【図９】従来の液晶駆動回路の一例を示す図である。
【符号の説明】
１１ 駆動回路部
１２ 液晶
１３ 画素電極
１４ 対向電極
１５ 偏光ビームスプリッタ（ＰＢＳ）
１６ 投射レンズ
１７ スクリーン
２１、２２、４１ サンプルホールド回路
２３、４２ 画素スイッチ回路
３１ 列信号電極駆動回路
３２ 行走査電極駆動回路
３３ 一括パルス発生回路
３４ 画素駆動回路
Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂ スイッチング用電界効果トランジスタ（スイッチングトランジスタ）
Ｑ７、Ｑ１１、Ｑ１３、Ｑ１５ Ｐチャネル電界効果トランジスタ
Ｑ８、Ｑ１２、Ｑ１４、Ｑ１６ Ｎチャネル電界効果トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that is provided in a projection display, a viewfinder, a head-mounted display, or the like, and that performs a full-color display using a time division method.
[0002]
[Prior art]
As a color image display method, there is a time division drive method in which three primary color lights of blue (B), green (G), and red (R) are temporally divided and irradiated on the same display device to display a color in additive color mixture. . Since this method is a single-panel system in which three primary colors are generated by one display element, the number of display elements is reduced in comparison with a three-panel system in which each of the three primary colors is generated by three dedicated display elements. There is an advantage that color unevenness, registration adjustment and the like are advantageous, and resolution and the number of pixels are not reduced.
[0003]
However, when the white light generated from the light source passes through a color filter that separates the three primary colors of B, G, and R, only one-third of the efficiency of each primary color can be obtained. In addition, the image data of B, G, and R is added to the display element, and the characteristics of the displayed image largely depend on the driving method for operating the liquid crystal.
[0004]
A method for overcoming the problems based on these driving methods, such as disadvantages, insufficient brightness, and insufficient gradation characteristics, is described in, for example, Japanese Patent Application Laid-Open No. 2000-227782 and a document (SID00 DIGEST p194- p197 (2000)). FIG. 9 shows a driving method of the conventional liquid crystal display device disclosed in the above-mentioned document. In the figure, a circuit for driving the liquid crystal includes a storage unit MEM-1 including a transistor Q1 and a capacitor C1, a storage unit MEM-2 including a transistor Q2 and a capacitor C2, and a drive unit including transistors Q4 and Q5 and a capacitor Cs. FDRV.
[0005]
In the conventional driving method of the liquid crystal display device, a row signal is applied to the gate of the transistor Q1 in the storage unit MEM-1 of the selected pixel to turn on Q1 and to output a display image signal. A certain column signal is temporarily stored in the capacitor C1 through the drain and source of the transistor Q1 in the ON state.
[0006]
Subsequently, the image data held in the capacitor C1 is transferred to the capacitor C2 in the MEM-2 through the drain and the source of the transistor Q2 in the ON state at a predetermined timing when the transistor Q2 in the storage unit MEM-2 is turned on. After being held, it is transferred to the gate of the transistor Q4 in the inverter circuit FDRV of all pixels.
[0007]
Note that the image data (charge) stored in the capacitor C2 is discharged through the transistor Q3 during a period in which the transistor Q3 is turned on by the control signal DCHG. This is performed at the beginning of each sub-frame to discharge the charge of the capacitor C2, thereby storing the image data (charge) stored in the capacitor C1 of the sub-frame as it is in the capacitor C2.
[0008]
While the transistor Q5 is turned on by the control signal PCHG applied to the gate of the transistor Q5, the voltage Vpchg is accumulated in the capacitor Cs through the transistor Q5, and a voltage is applied to the ferroelectric liquid crystal FLC. When charge is stored in the capacitor C2, that is, when the transistor Q2 is in an ON state, 0 V is applied to the capacitor Cs through the transistor Q4.
[0009]
When no charge is stored in the capacitor C2, the transistor Q4 is turned off, the charge is stored in the capacitor Cs, and the voltage Vpchg is applied to the ferroelectric liquid crystal FLC. The control signal PCHG is set to "1" only during the period of driving the ferroelectric liquid crystal FLC, and is set to "0" at other times.
[0010]
According to the conventional driving method of the liquid crystal display device, the address operation of holding the image signal in the storage unit MEM-1 and the writing operation of driving the liquid crystal display element FLC through the storage unit MEM-2 can simultaneously proceed, and the liquid crystal of all pixels can be simultaneously driven. Since the display element FLC can be driven, writing to liquid crystal can be performed at high speed. Furthermore, by using a light emitting diode (LED) for the incident light and synchronizing the time during which each color of the LED is lit and the corresponding image signal, a display screen having good gradation characteristics without luminance reduction can be obtained. .
[0011]
[Problems to be solved by the invention]
By the way, for example, when the above-mentioned liquid crystal display device is applied to a display device using a discharge type lamp such as a UHP (ultra high pressure mercury lamp) or a xenon lamp for illumination light such as a projection display device, the discharge type lamp emits light. Since the intensity cannot be adjusted instantaneously, the number of subframes is further required to obtain good gradation.
[0012]
That is, in the liquid crystal display device, one frame is divided into n sub-frames, and ON or OFF image data written in advance in accordance with gradation weighting for each sub-frame is read out all pixels at once, and the Only when the image data applied to each pixel electrode and the image data applied to each pixel electrode is ON, the liquid crystal of that pixel is driven for a sub-frame period. Of the 2 n gray scales of a combination of n pulse widths with different weighting periods. Therefore, the higher the number of subframes n, the better the gradation. In addition, there is a demand for an increase in the number of pixels as the resolution of the display element increases.
[0013]
In order to cope with the increase in the number of subframes and the number of pixels, it is necessary to increase the speed at which image signals are transferred to the liquid crystal display device. However, the conventional driving method shown in FIG. 9 has a DRAM (Dynamic Random Access Memory) structure in which a capacitor is used as a driving transistor, and accumulates charges in capacitors C1 and C2 to obtain a constant voltage. The operation speed largely depends on the charge and discharge characteristics of the electric charges to and from the capacitors C1 and C2, and is not suitable for high-speed data transfer. As a result, in a liquid crystal display device including a display element having a large number of pixels in an optical system using a discharge-type lamp, there is a problem that luminance is reduced and gradation characteristics are insufficient.
[0014]
The present invention has been made in view of the above points, and is driven by pulse width modulation through an SRAM (static random access memory) circuit of a field-sequential liquid crystal display device, has good gradation characteristics, and has high resolution. It is an object of the present invention to provide a liquid crystal display device capable of performing a display image with high precision.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal display device of the present invention includes a liquid crystal display element in which a plurality of pixels each have a liquid crystal member provided between a pixel electrode and a common electrode common to all pixels. The three primary color lights are switched and incident, and drive signals for individually driving or non-driving the corresponding pixels are applied to the pixel electrodes of the plurality of pixels in accordance with the gradation of the color image data, and the liquid crystal of the plurality of pixels is applied. In a time-division type liquid crystal display device for performing color image display using light from a storage device having a static random access memory structure for holding color image data, and color image data stored in the storage device, And batch transfer means for transferring all pixels collectively to the pixel electrodes in accordance with a predetermined timing.
[0016]
According to the present invention, the color image data is stored in the storage means having the static random access memory structure, and then the color image data is transferred to the pixel electrodes collectively for all pixels. Data can be transferred to pixels at a higher speed than in a conventional device that stores color image data in a storage unit having a memory structure.
[0017]
Further, in the driving method of the liquid crystal display device according to the present invention, each of the plurality of pixels includes a liquid crystal display element in which a liquid crystal member is provided between the pixel electrode and a common electrode common to all pixels. And a driving signal for individually driving or not driving the corresponding pixels is applied to the pixel electrodes of the plurality of pixels in accordance with the gradation of the color image data, and light from the liquid crystal of the plurality of pixels is applied. A first step of storing color image data in a storage unit having a static random access memory structure, and a step of storing the color image data in the storage unit. And transferring the color image data to the pixel electrodes in a lump at a predetermined timing.
[0018]
According to the present invention, the color image data is stored in the storage means having the static random access memory structure, and then the color image data is transferred to the pixel electrodes collectively for all pixels. Data can be transferred to pixels at a higher speed than in a conventional device that stores color image data in a storage unit having a memory structure.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration diagram of an embodiment of a liquid crystal display device according to the present invention. In the drawing, in a reflection type optical system, incident light composed of a p-wave and an s-wave, whose vibration planes are orthogonal to each other, is incident on a polarizing beam splitter (PBS) 15 and reflected there, and only the s-wave is reflected on the counter electrode 14. , The liquid crystal 12 and the pixel electrode 13.
[0020]
On the other hand, the liquid crystal 12 operates by applying the drive voltage from the drive circuit unit 11 to the pixel electrode 13, and the s-wave incident on the liquid crystal display element from the PBS 15 is modulated according to the drive voltage. As a result, the light emitted from the liquid crystal display element is composed of a p-wave and an s-wave. When the light enters the PBS 15 and passes through the PBS 15, only the p-wave is emitted. The modulated light (p-wave) transmitted through the PBS 15 travels straight, and projects a display image on the screen 17 through the projection lens 16.
[0021]
The incident light is one of the three primary color lights transmitted through the rotary color filter, and the primary color light is sequentially switched and input in synchronization with the rotation of the rotary color filter and the sub-frame period. The pixel electrode 13 is composed of one pixel, and the primary color image data corresponding to each primary color light is switched from the drive circuit unit 11 to each pixel electrode in synchronization with the subframe and corresponding to the gradation. The screen 17 displays a full-color image by time-division multiplexing of the three primary colors.
[0022]
FIG. 2 shows the relationship between the drive voltage (input voltage) of the liquid crystal 12 and the intensity of light emitted from the liquid crystal display element. Here, the potential difference between the input voltage of the pixel electrode 13 and the voltage of the counter electrode 14 is the drive voltage of the liquid crystal 12. As shown in FIG. 2, a drive voltage at which the intensity of the emitted light starts to increase is defined as a threshold voltage Vth, and a drive voltage at which the intensity of the emitted light starts to be saturated is defined as a saturation voltage Vsat.
[0023]
FIG. 3 is a circuit diagram of one embodiment of a driving circuit in a pixel portion. As shown in the figure, this driving circuit is a circuit for driving one pixel, and a sample and hold circuit 21 and a sample and hold circuit 22 for temporarily holding an image signal, and the held image signal is collectively applied to a pixel electrode. And a pixel switch circuit 23 for driving the liquid crystal. Each of the sample hold circuit 21 and the sample hold circuit 22 has a flip-flop having an SRAM structure.
[0024]
Further, the sample hold circuit 21 applies image data from the data lines D and D bar to the points A and B of the flip-flop via the drains and sources of the switching field-effect transistors (switching transistors) S1a and S1b. The sample-and-hold circuit 22 has a configuration in which image data from the data lines D and D-bar are applied to points E and F of the flip-flop via drains and sources of the switching transistors S2a and S2b. Further, the electronic switch circuit 23 has a CMOS configuration in which a P-channel field-effect transistor Q7 and an N-channel field-effect transistor Q8 have a gate connected in common and a drain connected in common, and the source of Q7 is connected to a terminal VA. The source of Q8 is connected to the terminal VB, and the common gate is connected to the pixel electrode of the liquid crystal LC.
[0025]
Next, the operation of this drive circuit will be described with reference to the timing chart of FIG. Image data input through the data lines D and D bar shown in FIGS. 4A and 4B are applied to the drains of the transistors S1a and S1b of the sample and hold circuit 21 and are transmitted through the word line W. When the transistors S1a and S1b to which the input scanning signal shown in FIG. 4C is applied to the gate are turned on at the rising edge of the scanning signal, the signals are applied to the points A and B of the flip-flop via the drain and source. Is done. As a result, the image data is held at the points A and B of the flip-flop as shown in FIGS.
[0026]
Subsequently, a high-level transfer signal shown in FIG. 4F is simultaneously input to the gates of the transistors S2a and S2b of the sample and hold circuits 22 of all pixels via the signal line X, and the high-level transistor S2a , S2b are turned on. As a result, the image data held at points A and B of the sample and hold circuit 21 is transferred to the points E and F of the flip-flop in the sample and hold circuit 22 through the drains and sources of the transistors S2a and S2b. It is held as shown in FIGS.
[0027]
On the other hand, as shown in FIGS. 4I and 4J, the threshold voltage Vth is normally applied to the terminals VA and VB of the pixel switch circuit 23, and before the image data is transferred to the sample hold circuit 22, Since the potential at the point E is at a low level and the transistor Q7 is on and Q8 is off, the threshold voltage Vth input to the terminal VA is applied to the liquid crystal LC through the transistor Q7, and the liquid crystal LC is in a non-driving state. .
[0028]
However, after the image data is transferred to the sample and hold circuit 22, the potential at the point E becomes a high level as shown in FIG. 4G, so that the transistor Q8 is turned on and the transistor Q7 is turned off. Since the saturation voltage Vsat is input to the terminal VB as shown in (5), the saturation voltage Vsat is applied to the liquid crystal LC through the transistor Q8, and the liquid crystal LC is driven. This switch operation of the pixel switch 23 is performed simultaneously for all pixels.
[0029]
Note that the next image data (hereinafter, referred to as 2) which is input after the image data (which is referred to as 1 for convenience) held in the sample-and-hold circuit 22 for driving the liquid crystal LC is image data. 1 is driven to the liquid crystal LC and transferred to the sample and hold circuit 21 and held by the same operation as described above. The same applies to input image data after image data 2.
[0030]
For this reason, in the present embodiment, since the image data 2 for driving the liquid crystal after the image data 1 for driving the liquid crystal LC is held in the sample hold circuit 21, the liquid crystal LC is driven by the image data 1 for a predetermined period. Immediately thereafter, it is driven by the next image data 2 via the sample and hold circuit 22 for a predetermined period, and the same operation is performed thereafter. Therefore, the time required for one subframe can be shortened, and the number of subframes increases. This is advantageous for obtaining gradation characteristics.
[0031]
FIG. 5 shows an active matrix liquid crystal display element driving circuit used in one embodiment of the present invention. In the figure, a column signal electrode drive circuit 31 sequentially outputs sampled image signals to i column signal electrodes D1, D2,..., Di. On the other hand, the row scanning electrode drive circuit 32 includes j row scanning electrodes W1, W2,..., Wj whose longitudinal direction is orthogonal to the longitudinal direction of the column signal electrodes D1, D2,. Scan pulses are output sequentially every horizontal period.
[0032]
The pixel shown in FIG. 3 is located at i × j locations where the i column signal electrodes D1, D2,... Di cross the j row scanning electrodes W1, W2,. A drive circuit (including liquid crystal) 34 is provided. That is, the pixel driving circuits 34 are arranged in a two-dimensional matrix of i rows and J columns. Each of the column signal electrodes D1, D2,..., Di is composed of a pair of signal electrodes (data lines) that transmit data signals having opposite phases.
[0033]
The image signal Video input to the column signal electrode drive circuit 31 is sampled by the horizontal synchronizing signal HCK and sequentially output to the column signal electrodes (data lines) D1, D2,..., Di as display video signals. . On the other hand, from the row scan electrode drive circuit 32 driven by the vertical start clock VST synchronized with the vertical period of the display video signal and the vertical shift clock VCK synchronized with the horizontal period, the row scan electrodes W1, W2,. , A scanning pulse is sequentially output every one horizontal period (each row).
[0034]
As a result, the switching transistors S1a and S1b in the pixel driving circuit 34 shown in FIG. 3 connected to the row scanning electrodes, that is, the word lines W1, W2,. The display signal data from the lines D1, D2,..., Di are held by the first sample and hold circuit 21 in the pixel drive circuit 34. Thereafter, the data held in the first sample and hold circuit 21 in the pixel driving circuit 34 of all pixels is the same by the collective pulse output from the collective pulse generation circuit 33 of FIG. 5 via the signal lines X1 to Xi. The data is transferred to the second sample-and-hold circuit 22 shown in FIG. Thereafter, the liquid crystal is driven by the method described with reference to FIGS.
[0035]
In the field sequential color liquid crystal display device, white light emitted from a lamp as a light source is divided into three circular filters at equal angular intervals when viewed from the light incident side, as shown in FIG. The three primary color lights of red light, green light and blue light are formed by a rotating color filter having a configuration in which the obtained three fan-shaped divided portions are configured as three filter parts that transmit the respective primary color lights of R, G and B. The liquid crystal within a single dot is time-divisionally driven by each display signal corresponding to each primary color light, and color display is performed with additive color mixture. It is necessary to satisfy the characteristics. As a liquid crystal material suitable for this, for example, there is a ferroelectric liquid crystal having a liquid crystal cell thickness of about 1 μm.
[0036]
On the other hand, as a liquid crystal other than ferroelectric liquid crystal, which has a high-speed response capable of supporting a color liquid crystal display of a plane-sequential mode, the vertical alignment in which the molecular arrangement of the negative dielectric anisotropic liquid crystal is oriented almost perpendicular to the substrate There is a method. When the cell thickness is 2 μm or less, the viscosity of the liquid crystal can be reduced, and high-speed responsiveness corresponding to plane-sequential color can be satisfied.
[0037]
Now, in the case of a liquid crystal display device having a resolution of FHD (Full High Density) in which the number of pixels is 1920 in the horizontal direction and 1200 in the vertical direction, if 240 parallel data are simultaneously input and displayed with a 200 MHz clock, R, G , B1 subframe period is 50 μs, and ferroelectric liquid crystal is suitable for response speed. The number of subframes per frame is 116, and good gradation characteristics can be realized even when the illumination light is continuous light.
[0038]
Next, another embodiment of the driving circuit in the pixel portion will be described. FIG. 7 shows a circuit diagram of another embodiment of the drive circuit in the pixel portion. As shown in the figure, this driving circuit is a circuit for driving one pixel, and a sample and hold circuit 41 for temporarily holding an image signal, and transferring the held image signal to a pixel electrode all at once to form a liquid crystal. It comprises a pixel switch circuit 42 to be driven. The sample hold circuit 41 includes a flip-flop having an SRAM structure including P-channel field-effect transistors Q11 and Q13, N-channel field-effect transistors Q12 and Q14, and switching field-effect transistors S3a and S3b.
[0039]
The sample hold circuit 41 has a configuration in which image data from the data lines D and D bar are applied to points A and B of the flip-flop via drains and sources of the switching transistors S3a and S3b. Further, the electronic switch circuit 42 has a CMOS configuration in which the P-channel field-effect transistor Q15 and the N-channel field-effect transistor Q16 have a gate connected in common and a drain connected in common, and the source of Q15 is connected to the terminal VA. The source of Q16 is connected to the terminal VB, and the common gate is connected to the pixel electrode of the liquid crystal LC.
[0040]
Next, the operation of this drive circuit will be described with reference to the timing chart of FIG. The image data input through the data lines D and D bar shown in FIGS. 8A and 8B is applied to the drains of the transistors S3a and S3b of the sample-and-hold circuit 41, and is transmitted through the word line W. When the transistors S3a and S3b to which the input scanning signal shown in FIG. 8C is applied to the gate are turned on at the rising edge of the scanning signal, the transistors S3a and S3b are applied to points A and B of the flip-flop via their drains and sources. Is done. As a result, image data is held at points A and B of the flip-flop as shown in FIGS.
[0041]
On the other hand, as shown in FIGS. 8F and 8G, the threshold voltage Vth is normally applied to the terminals VA and VB of the pixel switch circuit 42, and before the image data is transferred to the sample hold circuit 41. Since the potential at the point A is at a low level, the threshold voltage Vth input to the terminal VA is applied to the liquid crystal LC through the transistor Q15 in an on state, and the liquid crystal LC is in a non-driving state.
[0042]
However, after the image data is transferred to the sample and hold circuit 41, the potential at the point A becomes a high level as shown in FIG. 8D, so that the transistor Q16 is turned on and the transistor Q15 is turned off. Since the saturation voltage Vsat is input to the terminal VB as shown in (1), the saturation voltage Vsat is applied to the liquid crystal LC through the transistor Q16, and the liquid crystal LC is driven. This switch operation of the pixel switch 42 is performed simultaneously for all pixels.
[0043]
After the image data 1 is held in the sample hold circuit 41, the pixel switch 42 is controlled to drive the liquid crystal LC for a predetermined period. When the next image data 2 is held in the sample hold circuit 41, the pixel switch 42 is controlled. Then, the liquid crystal LC is driven for a predetermined period. Hereinafter, the same operation as described above is performed. That is, in this embodiment, the next image data is held in the sample and hold circuit 41 after the immediately preceding image data drives the liquid crystal LC.
[0044]
Now, in the case of a liquid crystal display device having a resolution of FHD (Full High Density) in which the number of pixels is 1920 in the horizontal direction and 1200 in the vertical direction, when 40 pieces of parallel data are simultaneously input and displayed with a 200 MHz clock, R, G , B1 sub-frame period is 300 μs, and a vertical alignment liquid crystal is suitable for response speed. The number of sub-frames per frame is 20, and good gradation characteristics can be realized even when the illumination light is continuous light. The drive circuit shown in FIG. 7 does not require a sample-and-hold circuit corresponding to the sample-and-hold circuit 22, so that the above-described batch pulse generation circuit 33 is unnecessary.
[0045]
【The invention's effect】
As described above, according to the present invention, in a field sequential system of a liquid crystal display device, after storing color image data in a storage unit having a static random access memory (SRAM) structure, all pixels are collectively processed. By transferring the color image data to the pixel electrode, the data can be transferred to the pixel at a higher speed than in the conventional device that stores the color image data in the storage means of the dynamic random access memory structure. A high-resolution display device which does not decrease in luminance, has good gradation characteristics, and has high resolution can be realized.
[0046]
Further, according to the present invention, since a field sequential system is used, color display can be realized with one display element, and an image display with excellent gradation characteristics can be realized in combination with a high-speed data transfer by an SRAM driving system. It can be realized at low cost.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an embodiment of a liquid crystal display device of the present invention.
FIG. 2 is a diagram illustrating a relationship between a driving voltage (input voltage) of a liquid crystal and an intensity of light emitted from a liquid crystal display element.
FIG. 3 is a circuit diagram of an embodiment of a driving circuit in a pixel portion.
FIG. 4 is a timing chart for explaining the operation of FIG. 3;
FIG. 5 is a diagram showing an active matrix liquid crystal display element driving circuit used in one embodiment of the present invention.
FIG. 6 is a schematic view of an example of a rotating color filter viewed from a light incident side.
FIG. 7 is a circuit diagram of another embodiment of a drive circuit in a pixel portion.
FIG. 8 is a timing chart for explaining the operation of FIG. 7;
FIG. 9 is a diagram illustrating an example of a conventional liquid crystal drive circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Drive circuit part 12 Liquid crystal 13 Pixel electrode 14 Counter electrode 15 Polarization beam splitter (PBS)
16 Projection lens 17 Screen 21, 22, 41 Sample hold circuit 23, 42 Pixel switch circuit 31 Column signal electrode drive circuit 32 Row scan electrode drive circuit 33 Batch pulse generation circuit 34 Pixel drive circuits S1a, S1b, S2a, S2b, S3a, S3b Switching field-effect transistor (switching transistor)
Q7, Q11, Q13, Q15 P-channel field-effect transistors Q8, Q12, Q14, Q16 N-channel field-effect transistors
