JP2003533084A - Power adaptive frequency divider - Google Patents
Power adaptive frequency dividerInfo
- Publication number
- JP2003533084A JP2003533084A JP2001581416A JP2001581416A JP2003533084A JP 2003533084 A JP2003533084 A JP 2003533084A JP 2001581416 A JP2001581416 A JP 2001581416A JP 2001581416 A JP2001581416 A JP 2001581416A JP 2003533084 A JP2003533084 A JP 2003533084A
- Authority
- JP
- Japan
- Prior art keywords
- input
- frequency divider
- frequency
- cell
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 241000272190 Falco peregrinus Species 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- FWZLYKYJQSQEPN-SKLAJPBESA-N peregrine Chemical group OC1[C@H]2[C@@H]3C4([C@@H]5C6OC(C)=O)C(OC)CC[C@@]5(C)CN(CC)[C@H]4C6[C@@]2(OC)C[C@H](OC)[C@H]1C3 FWZLYKYJQSQEPN-SKLAJPBESA-N 0.000 description 1
- FWZLYKYJQSQEPN-UHFFFAOYSA-N peregrine Natural products OC1C2C3C4(C5C6OC(C)=O)C(OC)CCC5(C)CN(CC)C4C6C2(OC)CC(OC)C1C3 FWZLYKYJQSQEPN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【０００１】
本発明は、調整可能な分周係数を有する周波数分周器に関し、入力と、第１信
号を第１周波数と共に受信するための入力と第２信号を第２周波数と共に出力す
るための出力を備える分周器セルと、周波数分周器に連携する分周器セルのバイ
アス電流を調整する電力制御手段を含む。The present invention relates to a frequency divider having an adjustable frequency division factor, for an input, an input for receiving a first signal with a first frequency and an output for outputting a second signal with a second frequency. It includes a frequency divider cell having an output and power control means for adjusting the bias current of the frequency divider cell associated with the frequency divider.
【０００２】
係る周波数分周器は、ＰｅｒｅｇｒｉｎｅＳｅｍｉｃｏｎｄｕｃｔｏｒＣｏｒ
ｐｏｒａｔｉｏｎからのアプリケーションノート４「ＰＥ３２９１／９２のＣＤ
ＭＡアプリケーションにおける使用」により公知である。ＰＥ３２９１は、分数
−Ｎ ＰＬＬ集積周波数合成器であり、２つの分周器として１６／１７モジュラ
スプリスケーラ（ＰＬＬ１）および３２／３３モジュラスプリスケーラ（ＰＬＬ
２）を変動可能な分周係数と共に含んでいる。ＰＥ３２９１は、２つの入力とし
てＶＤＤ１およびＶＤＤ２を備え、それらは、プリスケーラＰＬＬ１およびプリ
スケーラＰＬＬ２のバイアスレベルの外部制御を可能にする。プリスケーラが、
減少された速度で使用される時、バイアスレベルは、減少可能である。プリスケ
ーラは、より低いバイアスレベルではより遅くなるが、バイアスレベルは、速度
が、減少された入力周波数での動作に適切であるように選択可能である。このよ
うに、電力消費量は、減少された入力周波数に関連して減少可能である。Such a frequency divider is a Peregrine SemiconductorCorrator.
application note 4 from "poration" CD of PE3291 / 92
For use in MA applications ". The PE3291 is a fractional-N PLL integrated frequency synthesizer with two dividers, a 16/17 modulus prescaler (PLL1) and a 32/33 modulus prescaler (PLL).
2) is included with the variable division factor. The PE3291 has VDD1 and VDD2 as two inputs, which allow external control of the bias levels of prescaler PLL1 and prescaler PLL2. The prescaler
When used at a reduced speed, the bias level can be reduced. The prescaler is slower at lower bias levels, but the bias levels can be selected so that speed is adequate for operation at reduced input frequencies. In this way, the power consumption can be reduced in relation to the reduced input frequency.
【０００３】
公知の周波数分周器における欠点は、電力消費量が、実質的には減少できない
ことである。A disadvantage of the known frequency divider is that the power consumption cannot be reduced substantially.
【０００４】
本発明の目的は、周波数分周器の電力消費量を減少可能な回路を提供すること
である。An object of the present invention is to provide a circuit capable of reducing the power consumption of the frequency divider.
【０００５】
これを達成するために、周波数分周器は、周波数分周器が、第２信号を第２周
波数と共に受信するための第１入力と、第３信号を第３周波数と共に受信するた
めの第２入力と、第２信号あるいは第３信号のいずれかを出力するための出力と
を備えるマルチプレキシング手段を備え、マルチプレキシング手段の第１入力は
、分周器セルの出力に接続され、マルチプレキシング手段の第１入力が、選択さ
れない時、電力制御手段が、分周器セルのバイアス電流を零にまで減少するよう
動作することを特徴とする。To achieve this, the frequency divider is such that the frequency divider receives a first input for receiving a second signal with a second frequency and a third signal with a third frequency. A second input and an output for outputting either the second signal or the third signal, the first input of the multiplexing means being connected to the output of the frequency divider cell, The power control means is operative to reduce the bias current of the divider cell to zero when the first input of the multiplexing means is not selected.
【０００６】
プログラマブル分周係数を有する周波数分周器は、しばしば、異なる入力周波
数を備えるシステムにおいて使用される。プログラマブル分周係数は、システム
が、入力周波数を分周して、規定動作範囲内の周波数を生成可能にする。Frequency dividers with programmable divider factors are often used in systems with different input frequencies. The programmable divide factor allows the system to divide the input frequency to produce frequencies within the specified operating range.
【０００７】
この例は、位相ロックループ（ＰＬＬ）にてプログラマブル分周係数と共に分
周器を使用することである。入力周波数が、変化し、周波数分周器は、位相検波
器が正しく動作するのに必要な周波数範囲に入力周波数を分周するように、使用
される。An example of this is the use of frequency dividers with programmable frequency division factors in a phase locked loop (PLL). The input frequency changes and the frequency divider is used to divide the input frequency into the frequency range required for the phase detector to operate properly.
【０００８】
周波数分周器の入力周波数が、減少される場合、分周係数は、減少されなけれ
ばならない。When the input frequency of the frequency divider is reduced, the division factor has to be reduced.
【０００９】
分周係数が、減少される時、周波数分周器の分周器セルには、もはや信号を分
周するのに必要とされないものもある。係るセルは、その後マルチプレクサによ
り選択されず、マルチプレクサは、該入力信号を周波数分周器の他のポイントか
ら取得する。分周器セルの出力が、もはや使用されないため、分周器セルのバイ
アス電流は、零にまで減少可能であり、実際に、分周器セルをオフにスイッチし
、該分周器セルの電力消費量を零にまで減少する。周波数分周器の電力消費量は
、このように周波数分周器の分周係数に依存する。When the division factor is decreased, some divider cells of the frequency divider are no longer needed to divide the signal. Such cells are not subsequently selected by the multiplexer, which takes the input signal from another point of the frequency divider. Since the divider cell output is no longer used, the divider cell bias current can be reduced to zero, in effect switching the divider cell off and turning the divider cell power on. Reduce consumption to zero. The power consumption of the frequency divider thus depends on the frequency division factor of the frequency divider.
【００１０】
ＧＳＭ移動無線システムにおいて、２つの周波数、例えば、９００ＭＨｚおよ
び１８００ＭＨｚが、使用される。In the GSM mobile radio system, two frequencies are used, for example 900 MHz and 1800 MHz.
【００１１】
移動電話が、９００ＭＨｚバンドにて動作する時、キャリア周波数を生成する
ＰＬＬの周波数分周器は、移動電話が、１８００ＭＨｚバンドにて動作する時よ
り少ない２の係数により、ＶＣＯ周波数を分周しなければならない。周波数分周
器が、入力から入る信号を分周する２つの分周器セルを含む場合、該分周器は、
９００ＭＨｚバンドにて動作する時には必要とされない。信号は、該分周器セル
を通過する必要がなく、従って、分周器セルは、オフにスイッチ可能である。When the mobile phone operates in the 900 MHz band, the frequency divider of the PLL that generates the carrier frequency divides the VCO frequency by a factor of 2, which is smaller than when the mobile phone operates in the 1800 MHz band. I have to go around. If the frequency divider comprises two divider cells that divide the signal coming from the input, the divider is
Not required when operating in the 900 MHz band. The signal does not have to pass through the divider cell, so the divider cell can be switched off.
【００１２】
本発明の実施形態は、マルチプレキシング手段の第２入力が、分周器セルの入
力に接続されることを特徴とする。An embodiment of the invention is characterized in that the second input of the multiplexing means is connected to the input of the frequency divider cell.
【００１３】
分周器セルの入力を分周器セルの出力の代わりに選択することにより、入力信
号は、マルチプレクサの出力に分周されずに現れる。マルチプレクサをスイッチ
ングすることにより、マルチプレクサおよび分周器セルの結合分周係数は、１と
分周器セルの分周係数との間にてスイッチ可能である。マルチプレクサは、周波
数分周器に分周器セルをバイパスするオプションを提供する。分周器セルが、使
用されないため、分周器セルのバイアスを零にまで減少でき、それにより、周波
数分周器の電力消費量を減少することが、可能である。By selecting the input of the divider cell instead of the output of the divider cell, the input signal appears undivided at the output of the multiplexer. By switching the multiplexer, the combined frequency division factor of the multiplexer and the frequency divider cell can be switched between 1 and the frequency division factor of the frequency divider cell. The multiplexer provides the frequency divider with the option to bypass the divider cells. Since the divider cell is not used, it is possible to reduce the bias of the divider cell to zero, thereby reducing the power consumption of the frequency divider.
【００１４】
本発明のさらなる実施形態は、周波数分周器が、マルチプレキシング手段をさ
らに含み、そのマルチプレキシング手段を、第２マルチプレキシング手段とし、
第１入力と第２入力と出力とを備え、第２マルチプレキシング手段の第１入力は
、第２分周器セルの出力に接続され、第２マルチプレキシング手段の第２入力は
、マルチプレキシング手段の第２入力に接続されることを特徴とし、第２マルチ
プレキシング手段の第１入力が、選択されない時、第２電力制御手段が、第２分
周器セルのバイアス電流を零にまで減少するように動作することを特徴とする。In a further embodiment of the present invention, the frequency divider further comprises a multiplexing means, the multiplexing means being the second multiplexing means,
A first input, a second input and an output, the first input of the second multiplexing means being connected to the output of the second frequency divider cell, the second input of the second multiplexing means being the multiplexing means. And a second power control means reduces the bias current of the second frequency divider cell to zero when the first input of the second multiplexing means is not selected. The feature is that it operates like.
【００１５】
本発明のさらなる実施形態は、分周器セルの出力に接続されるマルチプレキシ
ング手段の第１入力が、選択される時、分周器セルに連携する少なくとも１つの
電力制御手段が、分周器セルに連携するバイアス電流を分周器セルの入力周波数
に比例して調整するよう動作することを特徴とする。A further embodiment of the present invention is that at least one power control means associated with the frequency divider cell is selected when the first input of the multiplexing means connected to the output of the frequency divider cell is selected. It is characterized in that it operates to adjust the bias current associated with the frequency divider cell in proportion to the input frequency of the frequency divider cell.
【００１６】
分周器セルが、最大動作周波数にて動作されない時、該分周器セルのバイアス
電流は、減少可能であり、それにより、分周器セルの有効速度を減少する。電力
消散は、分周器の動作が、不利に影響を受けるレベルより丁度上のレベルに、バ
イアス電流を調整することにより、最適にすることができる。このように電力消
散の段階的な減少は、電力減少ステップの間にて達成することができ、それは、
動作周波数が、減少される時に、全分周器セルをバイパスし、オフにスイッチす
ることにより得られる。When the divider cell is not operated at the maximum operating frequency, the bias current of the divider cell can be reduced, thereby reducing the effective speed of the divider cell. Power dissipation can be optimized by adjusting the bias current just above the level at which divider operation is adversely affected. Thus a gradual reduction of power dissipation can be achieved during the power reduction step, which
It is obtained by bypassing the entire divider cell and switching it off when the operating frequency is reduced.
【００１７】
本発明のさらなる実施形態は、マイクロプロセッサが、ＶＣＯおよび周波数分
周器の少なくとも１つの電力制御手段を制御するよう動作することを特徴とする
。A further embodiment of the invention is characterized in that the microprocessor is operative to control at least one power control means of the VCO and the frequency divider.
【００１８】
マイクロプロセッサは、ＶＣＯを制御しており、従って、ＶＣＯの動作周波数
が、何かを認識し、また、周波数分周器の必要な分周係数が何かをも認識してい
る。必要な分周係数に基づいて、マイクロプロセッサは、どの分周器セルが、必
要ないかを決定し、該分周器セルをオフにスイッチし、該分周器セルがバイパス
されるように連携するマルチプレクサをスイッチする。動作周波数に基づいて、
マイクロプロセッサは、残りの動作する分周器セルに対するバイアス電流をも減
少して、周波数分周器の電力消費量をさらに最小にすることができる。The microprocessor controls the VCO and thus knows what the operating frequency of the VCO is and also what the required frequency division factor of the frequency divider is. Based on the required divider factor, the microprocessor determines which divider cells are not needed, switches the divider cells off, and coordinates the divider cells to be bypassed. Switch the multiplexer. Based on operating frequency
The microprocessor can also reduce the bias current for the remaining operating divider cells to further minimize the power consumption of the frequency divider.
【００１９】
本発明のさらなる実施形態は、第３電力制御手段が、入力増幅器の増幅器バイ
アス電流を入力増幅器の入力周波数に応じて調整するよう動作することを特徴と
する。A further embodiment of the invention is characterized in that the third power control means is operative to adjust the amplifier bias current of the input amplifier as a function of the input frequency of the input amplifier.
【００２０】
ここで、本発明は、図面の図を参照して説明される。
図１の周波数分周器２は、入力５および出力７を有する分周器セル１を備える
。該出力７は、マルチプレクサ３の第１入力９に接続される。マルチプレクサ３
は、出力１３を有する。分周器セル１は、バイアスコントロール入力１７を有し
、それは、バイアス電流コントローラ１５に接続される。マルチプレクサ３が、
該第１入力９を選択しない時、分周器セルの出力７は、回路には使用されない。
分周器セル１の唯一の目的は、分周器セルの入力５に存在する入力信号を分周し
て、結果として分周された信号をマルチプレクサを介して分周器の他の部分に入
手可能にすることであるため、分周期セルが、入力信号を分周することは、もは
や有用ではない。結果として、分周器セル１は、分周器セルに対するバイアス電
流を零にまで減少することにより、オフにスイッチ可能であり、そのバイアス電
流は、バイアス電流供給１５からバイアス電流入力１７を介して分周器セル１に
供給される。マルチプレクサ３は、他の信号を第２入力１１を介して選択可能で
あり、分周器セル１の出力７が、選択されない時、該信号を該出力１３に入手可
能にすることができる。
周波数分周器２の他の構成が、図２に示される。The present invention will now be described with reference to the figures of the drawing. The frequency divider 2 of FIG. 1 comprises a divider cell 1 having an input 5 and an output 7. The output 7 is connected to the first input 9 of the multiplexer 3. Multiplexer 3
Has an output 13. The frequency divider cell 1 has a bias control input 17, which is connected to a bias current controller 15. Multiplexer 3
When the first input 9 is not selected, the output 7 of the divider cell is not used in the circuit.
The sole purpose of the divider cell 1 is to divide the input signal present at the input 5 of the divider cell and to obtain the resulting divided signal through a multiplexer to the rest of the divider. To be possible, it is no longer useful for the divider cell to divide the input signal. As a result, divider cell 1 can be switched off by reducing the bias current to the divider cell to zero, which bias current is supplied from bias current supply 15 via bias current input 17. It is supplied to the frequency divider cell 1. The multiplexer 3 can select another signal via the second input 11 and make the output 7 of the divider cell 1 available on the output 13 when it is not selected. Another configuration of the frequency divider 2 is shown in FIG.
【００２１】
ここで、マルチプレクサ３の第２入力１１は、分周器セル１の入力５に接続さ
れる。
マルチプレクサ３が、分周器セル１の出力７を選択する時、分周された入力信
号は、マルチプレクサ３の出力１３に入手可能にされる。Here, the second input 11 of the multiplexer 3 is connected to the input 5 of the frequency divider cell 1. When the multiplexer 3 selects the output 7 of the divider cell 1, the divided input signal is made available at the output 13 of the multiplexer 3.
【００２２】
マルチプレクサ３が、出力７を選択しない時、分周器セルは、バイアス電流コ
ントローラ１５により供給されるバイアス電流を零にまで減少することにより、
オフにスイッチ可能である。マルチプレクサ３の出力１３に入手可能にされた信
号は、この場合は、分周器セル１の入力信号である。マルチプレクサ３は、分周
器セル１の入力５とマルチプレクサ３の出力１３との間の有効分周係数を、入力
信号が、マルチプレクサ３により直接選択される時は、１、分周器セルの出力７
が、マルチプレクサ３により選択される時は、分周器セルの分周係数の間で、ス
イッチすることができる。When multiplexer 3 does not select output 7, the divider cell reduces the bias current provided by bias current controller 15 to zero,
It can be switched off. The signal made available at the output 13 of the multiplexer 3 is in this case the input signal of the divider cell 1. The multiplexer 3 outputs the effective frequency division coefficient between the input 5 of the frequency divider cell 1 and the output 13 of the multiplexer 3 when the input signal is directly selected by the multiplexer 3, the output of the frequency divider cell. 7
Can be switched between the division factors of the divider cells when selected by the multiplexer 3.
【００２３】
さらに、分周器セル、マルチプレクサ、および、バイアス電流コントローラを
備える周波数分周器が、図３に示される。Further, a frequency divider comprising a divider cell, a multiplexer and a bias current controller is shown in FIG.
【００２４】
ここで、第２分周器セル１９の入力２１は、第１マルチプレクサの出力１３に
接続される。第２分周器セル１９は、第２バイアス電流供給２５に接続されるバ
イアスコントロール入力２７をも備える。第２分周器セル１９の出力２３は、第
２マルチプレクサ２９の第１入力３１に接続される。該第２マルチプレクサ２９
は、出力３５および第２入力３３を有する。該第２入力３３は、第１マルチプレ
クサ３の第２入力１１に接続される。第２マルチプレクサ２９の第２入力３３が
、選択される時、第１分周器セルの入力５への入力信号は、第２マルチプレクサ
の出力３５に入手可能にされ、入力５および出力３５の間の有効分周係数を１に
する。両分周器セル１および１９は、オフにスイッチ可能である。Here, the input 21 of the second frequency divider cell 19 is connected to the output 13 of the first multiplexer. The second divider cell 19 also comprises a bias control input 27 connected to the second bias current supply 25. The output 23 of the second frequency divider cell 19 is connected to the first input 31 of the second multiplexer 29. The second multiplexer 29
Has an output 35 and a second input 33. The second input 33 is connected to the second input 11 of the first multiplexer 3. When the second input 33 of the second multiplexer 29 is selected, the input signal to the input 5 of the first divider cell is made available at the output 35 of the second multiplexer, between the input 5 and the output 35. The effective frequency division coefficient of is set to 1. Both divider cells 1 and 19 can be switched off.
【００２５】
第２マルチプレクサ２９の第１入力３１が、選択される時、入力信号は、少な
くとも、第２分周器セル１９により分周され、マルチプレクサ３の状態に応じて
、入力信号は、第１分周器セル１にも分周される。第１分周器セル１が、第１マ
ルチプレクサ３により選択されない場合、有効分周係数は、第２分周器セル１９
の分周係数であり、第１分周器セル１にバイアス電流コントローラにより供給さ
れるバイアス電流は、零にまで減少可能である。第１分周器セル１が、第１マル
チプレクサ３により選択される場合、有効分周係数は、第１分周器セルの分周係
数と第２分周器セル分周係数の積であり、両分周器セル１および１９は、各対応
するバイアス電流コントローラ１５および２５によりバイアス電流を供給されな
ければならない。When the first input 31 of the second multiplexer 29 is selected, the input signal is at least divided by the second frequency divider cell 19, and depending on the state of the multiplexer 3, the input signal is It is also divided by one frequency divider cell 1. If the first frequency divider cell 1 is not selected by the first multiplexer 3, the effective frequency division factor is the second frequency divider cell 19
The bias current supplied to the first frequency divider cell 1 by the bias current controller can be reduced to zero. When the first frequency divider cell 1 is selected by the first multiplexer 3, the effective frequency division coefficient is the product of the frequency division coefficient of the first frequency divider cell and the second frequency divider cell, Both divider cells 1 and 19 must be supplied with bias current by the respective bias current controllers 15 and 25.
【００２６】
第１分周器セル１が、選択されず、第２分周器セル１９が、その最大動作周波
数より低く動作される場合、第２分周器セル１９に第２バイアス電流コントロー
ラ２５により供給されるバイアス電流は、減少され、それにより、周波数分周器
２の電力消費量を減少する。第１分周器セル１が、バイパスされる時、第２分周
器セル１９は、効果的に、第１分周器セル入力５に存在する入力信号を処理する
第１分周器セルになる。従って、第２分周器セル１９に設定される動作周波数が
、動作するよう維持される分周器セルに対して最高になり、バイアス電流は、他
のアクティブな分周器セルに比べて適宜相対的に高くなる。係る相対的に高いバ
イアス電流の減少は、電力消費量を周波数分周器２により減少する有効な方法で
ある。When the first frequency divider cell 1 is not selected and the second frequency divider cell 19 is operated below its maximum operating frequency, the second frequency divider cell 19 is provided with a second bias current controller 25. The bias current provided by is reduced, which reduces the power consumption of the frequency divider 2. When the first frequency divider cell 1 is bypassed, the second frequency divider cell 19 effectively becomes a first frequency divider cell that processes the input signal present at the first frequency divider cell input 5. Become. Therefore, the operating frequency set in the second frequency divider cell 19 is the highest for the frequency divider cells that are maintained to operate, and the bias current is appropriately compared to other active frequency divider cells. It becomes relatively high. The reduction of the relatively high bias current is an effective method of reducing the power consumption amount by the frequency divider 2.
【００２７】
また、それは、もはや必要ではない分周器セルが、オフにスイッチされる状態
に比べて、電力消費量の最適かつ段階的な減少をももたらしており、なぜなら、
その状態では、かなり低い周波数を有する入力信号が、実際に分周される時でさ
えも、分周器セル１９は、大バイアス電流を供給されており、分周器セル１９が
、その最大動作周波数における適正な動作を保証しているからである。第２分周
器セル１９のバイアス電流の段階的な減少が、用いられる状態では、電力消費量
は、常に最適に近く、一方、分周器セルが、オフにスイッチされるのみの状態で
は、第１分周器セル１が、丁度オフにスイッチされる時、すなわち、第２分周器
セル１９が、その最大動作周波数近くで動作する時のみに、最適に到達する。It also results in an optimal and gradual reduction in power consumption compared to the situation where the divider cell, which is no longer needed, is switched off, because
In that state, the divider cell 19 is being supplied with a large bias current, even when an input signal having a fairly low frequency is actually divided, so that the divider cell 19 will operate at its maximum operation. This is because the proper operation is guaranteed at the frequency. In the situation where a gradual reduction of the bias current of the second divider cell 19 is used, the power consumption is always close to the optimum, while in the situation where the divider cell is only switched off. The optimum is reached only when the first frequency divider cell 1 is just switched off, ie when the second frequency divider cell 19 operates near its maximum operating frequency.
【００２８】
図４ａには、位相ロックループ（ＰＬＬ）３７が、示されており、それは、プ
ロセッサ５７に制御され、本発明による周波数分周器２を備える。In FIG. 4 a a phase locked loop (PLL) 37 is shown, which is controlled by the processor 57 and comprises the frequency divider 2 according to the invention.
【００２９】
ＰＬＬ３７は、位相検波器３９を備え、それは、基準入力５１における基準信
号と比較入力４９における分周されたＶＣＯ出力信号との位相差を検出する。位
相検波器は、電圧制御発振器（ＶＣＯ）４１に接続され、ＶＣＯ４１に２つの入
力信号間の位相差情報を提供する。該情報に基づき、ＶＣＯ４１は、ＶＣＯ４１
の出力４３において入手可能にされる出力信号を生成する。ＶＣＯの出力４３は
、周波数分周器２の入力４５に接続される。周波数分周器の入力４５は、周波数
分周器２の第１分周器セルの入力５に接続される。The PLL 37 comprises a phase detector 39, which detects the phase difference between the reference signal at the reference input 51 and the divided VCO output signal at the comparison input 49. The phase detector is connected to the voltage controlled oscillator (VCO) 41 and provides the VCO 41 with phase difference information between the two input signals. Based on the information, the VCO 41
Produces an output signal made available at the output 43 of The output 43 of the VCO is connected to the input 45 of the frequency divider 2. The input 45 of the frequency divider is connected to the input 5 of the first frequency divider cell of the frequency divider 2.
【００３０】
ＶＣＯ４１の出力４３におけるＶＣＯ出力信号は、このように、周波数分周器
２の入力４５に利用され、その結果、周波数分周器２により分周されて、それは
、周波数分周器２の出力３５において分周されたＶＣＯ出力信号となる。The VCO output signal at the output 43 of the VCO 41 is thus utilized at the input 45 of the frequency divider 2 so that it is divided by the frequency divider 2 which is At the output 35 of the VCO output signal.
【００３１】
ＰＬＬ３７の動作周波数を変えるために、周波数分周器２の分周係数は、変更
されなければならない。これは、周波数分周器２のマルチプレクサ３、２９をプ
ロセッサにより供給される信号により制御することによって、達成され、効果的
にＶＣＯ出力信号が、選択されない分周器セルをバイパスするようにしている。
プロセッサは、それにより、効果的に、ＶＣＯ４３出力周波数およびＰＬＬの出
力周波数を制御する。In order to change the operating frequency of the PLL 37, the frequency division factor of the frequency divider 2 must be changed. This is accomplished by controlling the multiplexers 3, 29 of the frequency divider 2 with signals provided by the processor, effectively causing the VCO output signal to bypass the unselected divider cells. .
The processor thereby effectively controls the VCO 43 output frequency and the PLL output frequency.
【００３２】
プロセッサ５７は、マルチプレクサ３、２９を制御するため、それは、どの分
周器セルが、オフにスイッチ可能かも決定することができる。また、プロセッサ
５７は、ＰＬＬ３７の動作周波数およびマルチプレクサ３、２９の状態を認識し
ているため、それは、どちらの分周器セル１、１９が、動作しており、どの動作
周波数であるかを決定することができる。従って、プロセッサは、分周器セルに
適切な、対応するバイアス電流を決定することができる。プロセッサ５７は、バ
イアス電流コントロール１５にコントロールポート６１により、かつ、バイアス
コントロール２５にコントロールポート５５により接続される。該コントロール
ポート５５、６１により、プロセッサ５７は、対応する分周器セル１、１９に対
してバイアス電流を完全にオフにスイッチするか、対応する分周器セル１、１９
の動作周波数にあわせるようバイアス電流を減少するかの、いずれかが可能であ
る。Since the processor 57 controls the multiplexers 3, 29, it can also determine which divider cells can be switched off. Also, since the processor 57 is aware of the operating frequency of the PLL 37 and the states of the multiplexers 3, 29, it determines which divider cell 1, 19 is operating and which operating frequency. can do. Therefore, the processor can determine the corresponding bias current appropriate for the divider cell. The processor 57 is connected to the bias current control 15 via the control port 61 and to the bias control 25 via the control port 55. The control port 55, 61 allows the processor 57 to switch the bias current completely off for the corresponding frequency divider cell 1, 19 or to cause the corresponding frequency divider cell 1, 19 to switch off.
It is possible to either reduce the bias current to match the operating frequency of.
【００３３】
図５は、ＰＬＬ３７を示し、それは、周波数分周器２の入力４５に接続される
入力６３、および、第１分周器セル１の入力５に接続される出力６５を有する増
幅器６７を備える。該増幅器６７は、入力信号を、この例では、ＶＣＯ出力信号
を増幅し、それにより、周波数分周器２が、増幅器が存在しない場合よりもより
低いレベルで信号を処理するようにする。増幅器６７のバイアス電流は、増幅器
６７の利得因子に依存する。分周器セルの動作に適切な入力信号の信号レベルを
取得するのに、低い利得で十分である時、増幅器６７のバイアス電流は、減少可
能である。このように、周波数分周器２の電力消費量の減少を達成することがで
きる。分周器セル１、１９の入力信号の信号レベルに関する情報は、いくつかの
方法により、取得可能である。例えば、レベルメータは、自動利得制御回路と同
様に、信号レベルを測定し、増幅を適宜調整するのに、利用可能である。図５に
おいて、情報が、プロセッサにより、ＶＣＯ４１の動作周波数およびＶＣＯ４１
の既知特性に基づいて決定される。ＶＣＯの特性は、しばしば、出力信号レベル
の変化を示し、それは、動作周波数に依存する。プロセッサ５７は、ルックアッ
プ表を含むことができ、あるいは、数学的関係を利用して、ＶＣＯ４１の出力４
３における期待信号レベルは何かを、実際の動作周波数に基づき、決定すること
ができる。プロセッサ５７は、周波数分周器２の種々の分周器セル１、１９の必
要な信号レベルは、何か、どれが、周波数および分周器セルに依存可能かについ
ても決定し、増幅器６７の利得およびバイアス電流を適宜調整することができる
。このように、電力消費量は、どの分周器セルが、増幅器６７の出力６５におけ
る信号を処理するかに応じて、最適にされる。FIG. 5 shows a PLL 37, which has an input 67 connected to the input 45 of the frequency divider 2 and an amplifier 67 with an output 65 connected to the input 5 of the first frequency divider cell 1. Equipped with. The amplifier 67 amplifies the input signal, in this example the VCO output signal, so that the frequency divider 2 processes the signal at a lower level than if the amplifier were not present. The bias current of the amplifier 67 depends on the gain factor of the amplifier 67. The bias current of amplifier 67 can be reduced when low gain is sufficient to obtain a signal level of the input signal that is suitable for operation of the divider cell. In this way, a reduction in the power consumption of the frequency divider 2 can be achieved. Information about the signal level of the input signal of the frequency divider cells 1 and 19 can be obtained by several methods. For example, a level meter, like an automatic gain control circuit, can be used to measure signal level and adjust amplification accordingly. In FIG. 5, information indicates that the processor is operating frequency of VCO 41 and VCO 41.
Is determined based on the known characteristics of The characteristics of VCOs often show a change in output signal level, which depends on the operating frequency. The processor 57 may include a look-up table or may utilize mathematical relationships to output 4 of the VCO 41.
What is the expected signal level at 3 can be determined based on the actual operating frequency. The processor 57 also determines what the required signal level of the various frequency divider cells 1, 19 of the frequency divider 2 is, which can depend on the frequency and the frequency divider cell, and of the amplifier 67. The gain and bias current can be adjusted appropriately. Thus, the power consumption is optimized depending on which divider cell processes the signal at the output 65 of the amplifier 67.
【００３４】
図６は、周波数分周器の電力消費量を示す。
横軸には、周波数分周器の動作周波数Ｆｏｐｅｒが、示されている。
縦軸には、周波数分周器の全電力消費量Ｐｔｏｔが、示されている。
図６の実線は、周波数分周器の分周器セルをオフにスイッチする効果を示す。
最大周波数ＦＭＡＸにおいて、全セルは、アクティブにされていなければならず
、最大入力周波数を処理することができる。入力信号の動作周波数Ｆｏｐｅｒが
、Ｆｈｉｇｈに減少される時、周波数分周器の第１分周器セルは、もはや必要な
く、選択されないか、バイパスされ、オフにスイッチ可能である。第１分周器セ
ルをオフにスイッチすることにより、電力消散の降下が、達成される。入力周波
数が、さらに減少される時、次の分周器セルは、選択されず、オフにスイッチ可
能であり、効果的にさらに電力消費量を減少する。
図６の点線は、適切な分周器セルをオフにスイッチすることに加えて、分周器
セルのバイアス電流を分周器セルの動作周波数Ｆｏｐｅｒに関連して減少する効
果を示す。FIG. 6 shows the power consumption of the frequency divider. On the horizontal axis, the operating frequency Foper of the frequency divider is shown. The vertical axis represents the total power consumption P tot of the frequency divider. The solid line in FIG. 6 shows the effect of switching off the divider cell of the frequency divider.
At maximum frequency F MAX , all cells must be activated and can handle maximum input frequencies. The operating frequency F oper of the input signal, when it is reduced to F high, the first divider cell in the frequency divider longer needed, or not selected, is bypassed, is switchable off. By switching off the first divider cell, a drop in power dissipation is achieved. When the input frequency is further reduced, the next divider cell is not selected and can be switched off, effectively further reducing power consumption. The dotted line in FIG. 6 shows the effect of reducing the bias current of the divider cell in relation to the operating frequency Foper of the divider cell, in addition to switching off the appropriate divider cell.
【００３５】
入力信号の周波数が、ＦＭＡＸである時、第１分周器セルは、その最大周波数
で動作しなければならず、バイアス電流は、適宜高くなっている。入力周波数と
共に、バイアス電流も同様に、減少可能である。動作周波数Ｆｏｐｅｒが、わず
かにＦｈｉｇｈより高い時、第１分周器セルは、さらに動作し、従って、さらに
所定量のバイアス電流を必要とする。周波数Ｆｈｉｇｈにおいて、第１分周器セ
ルは、選択されず、オフにスイッチ可能であり、それは、バイアス電流の降下を
もたらす。ＦｈｉｇｈとＦｌｏｗ間の周波数範囲において、第２分周器セルは、
システムの最大周波数にて動作し、該バイアス電流は、動作周波数Ｆｏｐｅｒに
関連して有利に減少される。これにより、点線に沿ってＦｌｏｗに到達するまで
、バイアス電流の減少が、おきる。この点にて、第２分周器セルは、オフにスイ
ッチ可能でもあり、周波数分周器の電力消費量の降下をもたらす。When the frequency of the input signal is F MAX , the first frequency divider cell must operate at its maximum frequency and the bias current is appropriately high. With the input frequency, the bias current can be reduced as well. Operating frequency F oper is, when slightly higher than F high, first divider cell further work, therefore, further requires a certain amount of bias current. At frequency F high , the first divider cell is not selected and can be switched off, which results in a drop in bias current. In the frequency range between F high and F low , the second divider cell is
Operating at the maximum frequency of the system, the bias current is advantageously reduced in relation to the operating frequency Foper . This causes a decrease in bias current until it reaches F low along the dotted line. At this point, the second divider cell can also be switched off, resulting in a reduction in the power consumption of the frequency divider.
【図１】
図１は、本発明による、分周器セルと、マルチプレクサと、バイアス電流供給
とを備える周波数分周器を示す。FIG. 1 shows a frequency divider comprising a divider cell, a multiplexer and a bias current supply according to the present invention.
【図２】
図２は、本発明による他の構成における、分周器セルと、マルチプレクサと、
バイアス電流供給とを備える周波数分周器を示す。FIG. 2 is a frequency divider cell, a multiplexer, and a multiplexer according to another embodiment of the present invention.
3 shows a frequency divider with a bias current supply.
【図３】
図３は、本発明による、複数の分周器セルと、マルチプレクサと、バイアス電
流供給とを備える周波数分周器を示す。FIG. 3 shows a frequency divider comprising a plurality of divider cells, a multiplexer and a bias current supply according to the present invention.
【図４】 図４は、本発明による位相ロックループを示す。[Figure 4] FIG. 4 shows a phase locked loop according to the present invention.
【図５】
図５は、周波数分周器における調整可能なバイアス電流を備える増幅器の使用
を示す。FIG. 5 illustrates the use of an amplifier with adjustable bias current in a frequency divider.
【図６】 図６は、周波数分周器の電力消費量を示す。[Figure 6] FIG. 6 shows the power consumption of the frequency divider.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーベルトゥス、エイチ．エム．バリーケ ン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5J039 AC15 KK27 KK29 MM04 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Hubertus, H. M. Barrique The Dutch country 5656, Ahr, Eindoff En, Prof. Holstran, 6 F-term (reference) 5J039 AC15 KK27 KK29 MM04
Claims (10)
波数と共に出力するための出力を備える分周器セルと、 分周器セルのバイアス電流を調整する、周波数分周器と連携する電力制御手段
と、 を備え、 前記周波数分周器が、第２信号を第２周波数と共に受信するための第１入力と
、第３信号を第３周波数と共に受信するための第２入力と、第２信号あるいは第
３信号のいずれかを出力するための出力とを備えるマルチプレキシング手段を備
え、 マルチプレキシング手段の第１入力は、前記分周器セルの出力に接続され、 マルチプレキシング手段の第１入力が、選択されない時、前記電力制御手段が
、前記分周器セルのバイアス電流を零にまで減少するように動作することを特徴
とする周波数分周器。1. A frequency divider having an adjustable frequency division factor, the input comprising: an input, an input for receiving a first signal with a first frequency, and a second signal with a second frequency. And a power control unit that adjusts a bias current of the frequency divider cell and cooperates with the frequency divider, wherein the frequency divider outputs the second signal to the second signal. Multiplexing means comprising a first input for receiving with a frequency, a second input for receiving a third signal with a third frequency, and an output for outputting either the second signal or the third signal. A first input of the multiplexing means is connected to an output of the frequency divider cell, the power control means is configured to control the bias current of the frequency divider cell when the first input of the multiplexing means is not selected. Zero Frequency divider, characterized in that operate to decrease to.
ことを特徴とする周波数分周器。2. A frequency divider according to claim 1, characterized in that the second input of the multiplexing means is connected to the input of the divider cell.
器セルをさらに備え、それを第２分周器セルとし、 前記第２分周器セルの入力が、マルチプレキシング手段の出力に接続されるこ
とを特徴とする周波数分周器。3. The frequency divider according to claim 1, further comprising a frequency divider cell having an input and an output, which is a second frequency divider cell, and an input of the second frequency divider cell. Is connected to the output of the multiplexing means.
する電力制御手段をさらに備え、それを第２分周器セルに連携する第２電力制御
手段とし、 前記周波数分周器が、第１入力と第２入力と出力を備えるマルチプレキシング
手段をさらに備え、それを第２マルチプレキシング手段とし、第２マルチプレキ
シング手段の第１入力は、前記第２分周器セルの出力に接続され、第２マルチプ
レキシング手段の第２入力は、マルチプレキシング手段の第２入力に接続され、 前記第２マルチプレキシング手段の第１入力が、選択されない時、前記第２電
力制御手段が、前記第２分周器セルのバイアス電流を零にまで減少するように動
作することを特徴とする周波数分周器。4. The frequency divider according to claim 3, further comprising power control means for adjusting a bias current of the second frequency divider cell, the second power control cooperating with the second frequency divider cell. Means, the frequency divider further comprises a multiplexing means comprising a first input, a second input and an output, which is a second multiplexing means, the first input of the second multiplexing means being the first Connected to the output of the divide-by-2 cell, the second input of the second multiplexing means is connected to the second input of the multiplexing means, and when the first input of the second multiplexing means is not selected, A frequency divider, wherein the second power control means operates to reduce the bias current of the second divider cell to zero.
、選択される時、前記分周器セルに連携する前記電力制御手段が、連携する分周
器セルのバイアス電流を前記分周器セルの入力周波数に比例して調整するように
動作することを特徴とする周波数分周器。5. The frequency divider according to claim 1, 2, 3 or 4, wherein when the first input of the multiplexing means connected to the output of the divider cell is selected, the divider. A frequency divider, wherein the power control means associated with a frequency divider cell operates to adjust a bias current of the associated frequency divider cell in proportion to an input frequency of the frequency divider cell.
の入力周波数に応じて調整するように動作することを特徴とする周波数分周器。6. A frequency divider according to claim 1, 2, 3, 4 or 5, wherein an input amplifier increase with a width bias current, an input connected to the input of the frequency divider, and a frequency divider. An output connected to the input of the input cell, the third power control means operating to adjust an amplifier bias current of the input amplifier in response to an input frequency of the input amplifier. Frequency divider.
する前記分周器セルが、選択されない時、前記電力制御手段を調整するように動
作することを特徴とする周波数分周器。7. A frequency divider according to claim 1, 2, 3, 4, 5 or 6, wherein at least one power control is connected to a processor, the processor comprising: A frequency divider operative to adjust the power control means when not selected.
電力制御手段を制御するように動作することを特徴とする位相ロックループ。9. The phase locked loop of claim 8 wherein a microprocessor is operative to control at least one power control means of the VCO and the frequency divider.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201561 | 2000-05-01 | ||
| EP00201561.8 | 2000-05-01 | ||
| PCT/EP2001/004321 WO2001084710A1 (en) | 2000-05-01 | 2001-04-13 | Power adaptive frequency divider |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003533084A true JP2003533084A (en) | 2003-11-05 |
Family
ID=8171436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001581416A Pending JP2003533084A (en) | 2000-05-01 | 2001-04-13 | Power adaptive frequency divider |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6489818B2 (en) |
| EP (1) | EP1281237B1 (en) |
| JP (1) | JP2003533084A (en) |
| KR (1) | KR20020029872A (en) |
| CN (1) | CN1276579C (en) |
| AT (1) | ATE374450T1 (en) |
| DE (1) | DE60130648T2 (en) |
| TW (1) | TW527763B (en) |
| WO (1) | WO2001084710A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205601A (en) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | Pll circuit and radio device provided with the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE296499T1 (en) * | 2003-03-18 | 2005-06-15 | Ericsson Telefon Ab L M | RADIO TRANSMITTER |
| US8320845B2 (en) * | 2003-03-18 | 2012-11-27 | Telefonaktiebolaget L M Ericsson (Publ) | Radio transmitter |
| KR100638893B1 (en) | 2006-01-02 | 2006-10-27 | 삼성전기주식회사 | Quadrature prescaler using body bias control |
| EP1959562B1 (en) * | 2007-02-15 | 2010-12-08 | STMicroelectronics Srl | Fully differential demodulator with variable gain and method for demodulating a signal |
| FI20075715A0 (en) * | 2007-10-09 | 2007-10-09 | Nokia Corp | Frequency divider configuration |
| JP5531969B2 (en) * | 2011-01-12 | 2014-06-25 | ミツミ電機株式会社 | Oscillator circuit |
| US9157950B2 (en) | 2011-04-18 | 2015-10-13 | International Business Machines Corporation | Loop parameter sensor using repetitive phase errors |
| CN102291119B (en) * | 2011-06-07 | 2017-08-08 | 中兴通讯股份有限公司 | Frequency divider and method |
| US8406371B1 (en) | 2012-01-04 | 2013-03-26 | Silicon Laboratories Inc. | Programmable divider circuitry for improved duty cycle consistency and related systems and methods |
| US20150091620A1 (en) * | 2013-10-01 | 2015-04-02 | Lsi Corporation | Reducing current variation when switching clocks |
| CN110546743B (en) | 2017-06-08 | 2023-03-24 | 昭和电工株式会社 | Etching method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208945A (en) * | 1983-05-13 | 1984-11-27 | Nec Corp | Prescaler circuit |
| JPS6318721A (en) * | 1986-07-11 | 1988-01-26 | Hitachi Ltd | Signal processing circuit |
| JPH01291523A (en) * | 1988-05-18 | 1989-11-24 | Mitsubishi Electric Corp | Frequency dividing circuit |
| US5564099A (en) * | 1993-06-08 | 1996-10-08 | Nec Corporation | Radio signal reception with a PLL frequency controlled for an IF signal depending on coexistence of a spurious signal with the radio signal |
| JP2002043930A (en) * | 2000-07-26 | 2002-02-08 | Denso Corp | Clock signal generator and microcomputer |
| JP2003188719A (en) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | Frequency divider circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117408A (en) * | 1985-11-18 | 1987-05-28 | Casio Comput Co Ltd | Auto-tuning device |
| JPH05206850A (en) * | 1992-01-23 | 1993-08-13 | Nec Corp | Pll frequency synthesizer |
| US5416446A (en) * | 1992-12-08 | 1995-05-16 | At&T Corp. | Digital programmable frequency generator |
| FR2734966B1 (en) * | 1995-05-31 | 1997-08-14 | Sgs Thomson Microelectronics | FAST PROGRAMMABLE DIVIDER |
| US5815694A (en) * | 1995-12-21 | 1998-09-29 | International Business Machines Corporation | Apparatus and method to change a processor clock frequency |
| US5859890A (en) * | 1997-02-26 | 1999-01-12 | Motorola, Inc. | Dual modulus prescaler |
| US6009139A (en) * | 1998-06-19 | 1999-12-28 | International Business Machines Corporation | Asynchronously programmable frequency divider circuit with a symmetrical output |
-
2001
- 2001-04-12 TW TW090108788A patent/TW527763B/en not_active IP Right Cessation
- 2001-04-13 KR KR1020017016945A patent/KR20020029872A/en not_active Application Discontinuation
- 2001-04-13 CN CNB018011632A patent/CN1276579C/en not_active Expired - Fee Related
- 2001-04-13 EP EP01927915A patent/EP1281237B1/en not_active Expired - Lifetime
- 2001-04-13 WO PCT/EP2001/004321 patent/WO2001084710A1/en active IP Right Grant
- 2001-04-13 DE DE60130648T patent/DE60130648T2/en not_active Expired - Lifetime
- 2001-04-13 JP JP2001581416A patent/JP2003533084A/en active Pending
- 2001-04-13 AT AT01927915T patent/ATE374450T1/en not_active IP Right Cessation
- 2001-04-30 US US09/846,600 patent/US6489818B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208945A (en) * | 1983-05-13 | 1984-11-27 | Nec Corp | Prescaler circuit |
| JPS6318721A (en) * | 1986-07-11 | 1988-01-26 | Hitachi Ltd | Signal processing circuit |
| JPH01291523A (en) * | 1988-05-18 | 1989-11-24 | Mitsubishi Electric Corp | Frequency dividing circuit |
| US5564099A (en) * | 1993-06-08 | 1996-10-08 | Nec Corporation | Radio signal reception with a PLL frequency controlled for an IF signal depending on coexistence of a spurious signal with the radio signal |
| JP2002043930A (en) * | 2000-07-26 | 2002-02-08 | Denso Corp | Clock signal generator and microcomputer |
| JP2003188719A (en) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | Frequency divider circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205601A (en) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | Pll circuit and radio device provided with the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020029872A (en) | 2002-04-20 |
| EP1281237B1 (en) | 2007-09-26 |
| US20010035781A1 (en) | 2001-11-01 |
| TW527763B (en) | 2003-04-11 |
| CN1372719A (en) | 2002-10-02 |
| DE60130648T2 (en) | 2008-07-17 |
| US6489818B2 (en) | 2002-12-03 |
| ATE374450T1 (en) | 2007-10-15 |
| CN1276579C (en) | 2006-09-20 |
| DE60130648D1 (en) | 2007-11-08 |
| WO2001084710A1 (en) | 2001-11-08 |
| EP1281237A1 (en) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747519B2 (en) | Phase-locked loop with automatic frequency tuning | |
| JP2003533084A (en) | Power adaptive frequency divider | |
| JPH1155108A (en) | Frequency divider with prescaler and its succeeding programmable counter, the prescaler and frequency synthesizer coping thereto | |
| US6396353B1 (en) | PLL frequency synthesizer operated with reduced settling time constant during frequency changeover | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| JP2000315948A (en) | Pll frequency synthesizer | |
| US6943639B2 (en) | Arrangement for low power clock generation | |
| KR20010093099A (en) | Phase locked loop frequency generating circuit and a receiver using the circuit | |
| US7391841B2 (en) | Frequency synthesizer | |
| CN112234981A (en) | Data and clock recovery circuit | |
| US7515002B2 (en) | Frequency synthesizer for dual mode receiver | |
| WO2003105333A1 (en) | An arrangement for low power clock generation | |
| JP2000004156A (en) | Vco featuring automatic variable pull circuit | |
| US6954626B2 (en) | High frequency receiving device | |
| ES2348107T3 (en) | A PHASE HOOK LOOP THAT REGULATES THE PROFIT AUTOMATICALLY. | |
| US5796311A (en) | Phase-locked loop circuit | |
| KR20010102925A (en) | Method for generating a frequency by means of a pll circuit | |
| JP2002009617A (en) | Pll circuit | |
| EP1629600B1 (en) | An apparatus for providing an oscillating signal to a load | |
| JPH1188164A (en) | Frequency synthesizer | |
| JPH05327492A (en) | Ppl synthesizer | |
| JPH07260923A (en) | Transmission source for radar device | |
| JPH0628837Y2 (en) | Multi band receiver | |
| JPH07154285A (en) | Pll circuit | |
| JP2003069428A (en) | Multi-band pll circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |