JP2003532188A - 大容量非同期パイプライン処理の回路および方法 - Google Patents
大容量非同期パイプライン処理の回路および方法Info
- Publication number
- JP2003532188A JP2003532188A JP2001579088A JP2001579088A JP2003532188A JP 2003532188 A JP2003532188 A JP 2003532188A JP 2001579088 A JP2001579088 A JP 2001579088A JP 2001579088 A JP2001579088 A JP 2001579088A JP 2003532188 A JP2003532188 A JP 2003532188A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- phase
- stage
- evaluation
- precharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 85
- 238000000034 method Methods 0.000 title claims description 10
- 238000011156 evaluation Methods 0.000 claims abstract description 98
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 238000000926 separation method Methods 0.000 claims abstract description 4
- 230000007704 transition Effects 0.000 claims description 43
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000003672 processing method Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 8
- 238000013461 design Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000013459 approach Methods 0.000 description 7
- XADCESSVHJOZHK-UHFFFAOYSA-N Meperidine Chemical compound C=1C=CC=CC=1C1(C(=O)OCC)CCN(C)CC1 XADCESSVHJOZHK-UHFFFAOYSA-N 0.000 description 6
- 230000001934 delay Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
ラッチレスのダイナミック非同期デジタルパイプライン回路は、プルアップおよびプルダウンの隔離された制御を提供する。２つの分離させた入力を使用して、ステージは、一連の区別可能な３つのフェーズ：評価、分離およびプリチャージを通って駆動される。隔離フェーズでは、ステージは、その入力のいかなる変化にも無関係にその出力状態を保持する。隣接するパイプラインステージは、スペーサなしで区別可能なデータアイテムを格納する能力がある。
Description
【０００１】
本発明は、非同期パイプライン処理用の回路および方法に関するものであり、
特に、高バッファおよび高スループットをもたらすパイプラインに関するもので
ある。 関連出願へのクロスリファレンス 本願は、米国仮特許出願、題名「高速ＤＳＰアプリケーション用の微細（fine
-grain）パイプライン化した非同期加算器」（出願番号60/199,439号、2000年4
月25日出願）の優先権を主張するものであり、また、参照によってその全体を本
明細書に合体させるものとする。
特に、高バッファおよび高スループットをもたらすパイプラインに関するもので
ある。 関連出願へのクロスリファレンス 本願は、米国仮特許出願、題名「高速ＤＳＰアプリケーション用の微細（fine
-grain）パイプライン化した非同期加算器」（出願番号60/199,439号、2000年4
月25日出願）の優先権を主張するものであり、また、参照によってその全体を本
明細書に合体させるものとする。
【０００２】
関連技術の背景
数ギガヘルツのスループットの能力を持つパイプライン設計の需要が増加して
きた。幾つかの新規な同期パイプラインが、これらの高速アプリケーションのた
めに開発されてきた。例えば、ウェーブパイプラインでは、データの複数の波が
２つのラッチの間で伝搬される。しかしながら、このアプローチでは、経路遅延
（データ依存性の遅延を含む）のバランスの正確さのために、アーキテクチャの
レベルからレイアウトのレベルに至るまで、多大な努力を要するが、このような
システムでもなお、プロセス、温度、および電圧の変化に対して高い脆弱性が残
っている。その他の挑戦的な同期アプローチには、クロック遅延ドミノ、スキュ
ー耐性（skew-tolerant）ドミノ、およびセルフリセット回路が挙げられる。こ
れらのアプローチは、複雑なタイミング制約を必要とし、柔軟性に欠ける。さら
に、これらの回路用の高速グローバルクロック分配には大きな課題が残されてい
る。
きた。幾つかの新規な同期パイプラインが、これらの高速アプリケーションのた
めに開発されてきた。例えば、ウェーブパイプラインでは、データの複数の波が
２つのラッチの間で伝搬される。しかしながら、このアプローチでは、経路遅延
（データ依存性の遅延を含む）のバランスの正確さのために、アーキテクチャの
レベルからレイアウトのレベルに至るまで、多大な努力を要するが、このような
システムでもなお、プロセス、温度、および電圧の変化に対して高い脆弱性が残
っている。その他の挑戦的な同期アプローチには、クロック遅延ドミノ、スキュ
ー耐性（skew-tolerant）ドミノ、およびセルフリセット回路が挙げられる。こ
れらのアプローチは、複雑なタイミング制約を必要とし、柔軟性に欠ける。さら
に、これらの回路用の高速グローバルクロック分配には大きな課題が残されてい
る。
【０００３】
グローバルクロッキングをローカルハンドシェイキング（local handshaking
）で置換する非同期設計は、高速設計をより実現可能なものにする潜在能力を持
つ。非同期パイプラインは、高速クロックの分配に関連する問題、例えば無駄な
クロックパワーおよびクロックスキューの管理などの問題を回避する。さらに、
グローバルクロックの欠如は、パイプラインのデータアイテムの幾つかが長い間
にわたり変化することを可能にするため、パイプラインに自然な柔軟性を与える
。最後に、この非同期コンポーネントの固有の柔軟性は、パイプラインが異なる
速度で作動する変化した環境をインターフェイスすることを可能にする。即ち、
非同期パイプラインスタイルはシステムオンチップの設計に有用である。
）で置換する非同期設計は、高速設計をより実現可能なものにする潜在能力を持
つ。非同期パイプラインは、高速クロックの分配に関連する問題、例えば無駄な
クロックパワーおよびクロックスキューの管理などの問題を回避する。さらに、
グローバルクロックの欠如は、パイプラインのデータアイテムの幾つかが長い間
にわたり変化することを可能にするため、パイプラインに自然な柔軟性を与える
。最後に、この非同期コンポーネントの固有の柔軟性は、パイプラインが異なる
速度で作動する変化した環境をインターフェイスすることを可能にする。即ち、
非同期パイプラインスタイルはシステムオンチップの設計に有用である。
【０００４】
ある従来技術のパイプラインは、ウィリアムのps0デュアルレイル非同期パイ
プラインである（T. Williams, Self-Timed Rings and Their Application to D
ivision, Ph. D. Thesis, Stanford University, June 1991; T. Williams et a
l., “A Zero-Overhead Self Timed 160ns 54b CMOS Driver, IEEE JSSC, 26(11
):1651-1661, Nov. 1991）。図１は、ウィリアムのps0パイプライン10を図示す
る。各パイプラインステージ12a、12b、12cは、デュアルレイル機能ブロック14a
、14b、14cおよび終了検出器16a、16b、16cから構成される。これらの終了検出
器は、接続されている機能ブロックの出力部でデータの有効性またはデータがな
いことを指し示す。
プラインである（T. Williams, Self-Timed Rings and Their Application to D
ivision, Ph. D. Thesis, Stanford University, June 1991; T. Williams et a
l., “A Zero-Overhead Self Timed 160ns 54b CMOS Driver, IEEE JSSC, 26(11
):1651-1661, Nov. 1991）。図１は、ウィリアムのps0パイプライン10を図示す
る。各パイプラインステージ12a、12b、12cは、デュアルレイル機能ブロック14a
、14b、14cおよび終了検出器16a、16b、16cから構成される。これらの終了検出
器は、接続されている機能ブロックの出力部でデータの有効性またはデータがな
いことを指し示す。
【０００５】
それぞれの機能ブロック14a、14b、14cは、ダイナミックロジックを使用して
実現される。各ステージのプリチャージ／評価の制御入力、すなわちＰＣは、次
のステージの終了検出器の出力と結合されている。例えば、ステージ12aのプリ
チャージ／評価の制御入力部、すなわちＰＣは、ステージ12bの終了検出器16bと
結合され、ライン18a上の機能ブロック14aに渡される。その入力がリセットされ
たときでさえ、プリチャージロジックブロックはそのデータ出力を保持すること
ができるため、暗黙のラッチ（implicit latch）の機能性も提供することができ
る。従って、ps0ステージは明示のラッチ（explicit latch）を持たない。図２
（ａ）は、例えば、如何にしてデュアルレイルＡＮＤゲートがダイナミックロジ
ックで実現されるのか、即ち一対のデュアルレイル、f1およびf0が、デュアルレ
イル入力a1a0およびb1b0のＡＮＤを実現する。
実現される。各ステージのプリチャージ／評価の制御入力、すなわちＰＣは、次
のステージの終了検出器の出力と結合されている。例えば、ステージ12aのプリ
チャージ／評価の制御入力部、すなわちＰＣは、ステージ12bの終了検出器16bと
結合され、ライン18a上の機能ブロック14aに渡される。その入力がリセットされ
たときでさえ、プリチャージロジックブロックはそのデータ出力を保持すること
ができるため、暗黙のラッチ（implicit latch）の機能性も提供することができ
る。従って、ps0ステージは明示のラッチ（explicit latch）を持たない。図２
（ａ）は、例えば、如何にしてデュアルレイルＡＮＤゲートがダイナミックロジ
ックで実現されるのか、即ち一対のデュアルレイル、f1およびf0が、デュアルレ
イル入力a1a0およびb1b0のＡＮＤを実現する。
【０００６】
各ステージ12a、12b、12cにある終了検出器16a、16b、16cはそれぞれ、プリチ
ャージおよび演算のたびに終了の信号を出す。データ出力の有効性或いは無効性
は、それぞれの個別のビットのために２つのレイルを「ＯＲ」することによりチ
ェックされ、その後、Ｃ素子を使用して全ての結果を組み合わせる（図２（a）
を参照されたい。）。Ｃ素子は、基本的な非同期状態保持素子である。より詳細
には、Ｃ素子のｎ入力の出力は、全ての入力がハイのときはハイであり、全ての
入力がローのときはローであり、それ以外の場合はその以前の値を保持する。こ
れは、典型的には、プルアップおよびプルダウンの一連のスタックの付属したＣ
ＭＯＳゲートと出力のインバータ（状態を保持するために装着された弱いフィー
ドバックインバータが付属している）によって実現される。
ャージおよび演算のたびに終了の信号を出す。データ出力の有効性或いは無効性
は、それぞれの個別のビットのために２つのレイルを「ＯＲ」することによりチ
ェックされ、その後、Ｃ素子を使用して全ての結果を組み合わせる（図２（a）
を参照されたい。）。Ｃ素子は、基本的な非同期状態保持素子である。より詳細
には、Ｃ素子のｎ入力の出力は、全ての入力がハイのときはハイであり、全ての
入力がローのときはローであり、それ以外の場合はその以前の値を保持する。こ
れは、典型的には、プルアップおよびプルダウンの一連のスタックの付属したＣ
ＭＯＳゲートと出力のインバータ（状態を保持するために装着された弱いフィー
ドバックインバータが付属している）によって実現される。
【０００７】
ウィリアムのps0デュアルレイルパイプラインのためのパイプライン制御のシ
ーケンスは、以下のとおりである。ステージＮ＋１が評価を完了したときステー
ジＮはプリチャージされる。ステージＮ＋１がリセットを完了したときステージ
Ｎは評価する。有効なデータ入力をステージＮ−１から受信した後でのみ、実際
の評価が開始する。このプロトコルは、連続的なデータトークンがリセットトー
クンまたはスペーサ（spacer）によって常に隔離される。
ーケンスは、以下のとおりである。ステージＮ＋１が評価を完了したときステー
ジＮはプリチャージされる。ステージＮ＋１がリセットを完了したときステージ
Ｎは評価する。有効なデータ入力をステージＮ−１から受信した後でのみ、実際
の評価が開始する。このプロトコルは、連続的なデータトークンがリセットトー
クンまたはスペーサ（spacer）によって常に隔離される。
【０００８】
パイプラインステージの事象の完全なサイクルは、どのように単一のデータト
ークンが初期の空のパイプラインを通って流れるのかを観察することによって導
かれる。ステージ12aによる１つの評価から次への事象のシーケンスは、(i)ステ
ージ12aが評価し、その後、(ii)ステージ12bが評価し、その後、(iii)ステージ1
2bの終了検出器16bが評価の完了を検出し、そしてその後、(iv)ステージ12aはプ
リチャージする。それと同時に、ステップ(ii)を終了した後、(iii)’ステージ1
2cは評価し、その後、(iv)’ステージ12cの終了検出器16cは評価の完了を評価し
、そしてステージ12bのプリチャージを開始し、その後、(v)ステージ12bはプリ
チャージし、そして最後に、(vi)ステージ12bの終了検出器16bがプリチャージの
完了を検出し、これによってステージ12aのプリチャージを開放し、ステージ12a
が再度評価をすることをできるようにする。従って、１つの評価から次までのス
テージに対する完全なサイクルでは６つの事象がある。
ークンが初期の空のパイプラインを通って流れるのかを観察することによって導
かれる。ステージ12aによる１つの評価から次への事象のシーケンスは、(i)ステ
ージ12aが評価し、その後、(ii)ステージ12bが評価し、その後、(iii)ステージ1
2bの終了検出器16bが評価の完了を検出し、そしてその後、(iv)ステージ12aはプ
リチャージする。それと同時に、ステップ(ii)を終了した後、(iii)’ステージ1
2cは評価し、その後、(iv)’ステージ12cの終了検出器16cは評価の完了を評価し
、そしてステージ12bのプリチャージを開始し、その後、(v)ステージ12bはプリ
チャージし、そして最後に、(vi)ステージ12bの終了検出器16bがプリチャージの
完了を検出し、これによってステージ12aのプリチャージを開放し、ステージ12a
が再度評価をすることをできるようにする。従って、１つの評価から次までのス
テージに対する完全なサイクルでは６つの事象がある。
【０００９】
上述したパイプラインのための完全なサイクルは、３つの評価、２つの終了検
出、および１つのプリチャージから構成される。従って、分析的なパイプライン
サイクル時間Tpsoは、 Tpso=3・tEval+ 2・tCD+ tPrech （１） である。ここでtEvalとtPrechは、各ステージのための評価およびプリチャージ
の時間であり、tCDは、各終了検出器による遅延時間である。 ステージごとのフォワードレイテンシ（待ち時間）、即ちＬは、最初の空のパ
イプラインにおいて最初のデータトークンがあるステージの出力から次のステー
ジの出力まで移動するときにかかる時間に応じて定義される。Ps0の場合、この
フォワードレイテンシは、単純に以下のようにステージの評価遅れである。 Lps0=tEva （２）
出、および１つのプリチャージから構成される。従って、分析的なパイプライン
サイクル時間Tpsoは、 Tpso=3・tEval+ 2・tCD+ tPrech （１） である。ここでtEvalとtPrechは、各ステージのための評価およびプリチャージ
の時間であり、tCDは、各終了検出器による遅延時間である。 ステージごとのフォワードレイテンシ（待ち時間）、即ちＬは、最初の空のパ
イプラインにおいて最初のデータトークンがあるステージの出力から次のステー
ジの出力まで移動するときにかかる時間に応じて定義される。Ps0の場合、この
フォワードレイテンシは、単純に以下のようにステージの評価遅れである。 Lps0=tEva （２）
【００１０】
このタイプのラッチフリー非同期ダイナミックパイプライン（例えばps0）の
欠点は、代替ステージは、普通、スペーサ或いはリセットトークンを包含しなけ
ればならず、このことはパイプラインの容量を５０％にしてしまう。「ウィリア
ムのパイプライン」のその他の欠点は、ステージの間で幾つかの同期点を必要と
することである。さらに、ウィリアムのパイプラインは、パイプラインの相互作
用を制約することによって、即ち、ステージのプリチャージおよび評価を隣接す
るステージの特定の事象を用いて同期化することによってデータのインテグリテ
ィ(integrity)を保持する。
欠点は、代替ステージは、普通、スペーサ或いはリセットトークンを包含しなけ
ればならず、このことはパイプラインの容量を５０％にしてしまう。「ウィリア
ムのパイプライン」のその他の欠点は、ステージの間で幾つかの同期点を必要と
することである。さらに、ウィリアムのパイプラインは、パイプラインの相互作
用を制約することによって、即ち、ステージのプリチャージおよび評価を隣接す
るステージの特定の事象を用いて同期化することによってデータのインテグリテ
ィ(integrity)を保持する。
【００１１】
３つの最近の競争相手の非同期パイプラインは性能を向上させたが、本発明に
よるデジタル信号処理パイプライン機器によって除去された多数の欠点を持つ。
よるデジタル信号処理パイプライン機器によって除去された多数の欠点を持つ。
【００１２】
ルノーディン（Renaudin）による設計は、大記憶容量を提供する（M. Renaudi
n et al. “New Asynchronous Pipeline Scheme: Application to the Design o
f Self-timed Ring Divider, IEEE JSSC, 31(7); 1001-1013, July 1996）。ル
ノーディンのパイプラインは、余分なラッチ或いは「アイデンティティステージ
（identity stage）」無しで１００％の容量を達成する。彼らのアプローチは、
容量を向上するためにダイナミックゲートの内部構造を局所的に操作するという
ものである。
n et al. “New Asynchronous Pipeline Scheme: Application to the Design o
f Self-timed Ring Divider, IEEE JSSC, 31(7); 1001-1013, July 1996）。ル
ノーディンのパイプラインは、余分なラッチ或いは「アイデンティティステージ
（identity stage）」無しで１００％の容量を達成する。彼らのアプローチは、
容量を向上するためにダイナミックゲートの内部構造を局所的に操作するという
ものである。
【００１３】
しかしながら、ルノーディンのパイプラインには２つの重大な欠点がある。第
１には、ルノーディンのパイプラインでは、追加のトランジスタを使用したにも
かかわらず、各ダイナミックゲートの出力インバータを変更してゲートインバー
タにすることによって余分なラッチングが達成されてしまう。ルノーディンのパ
イプラインにおける第２の欠点は、比較的に低いスループットである。特に、ル
ノーディンのパイプラインは、pc0と称するはるかに保守的なps0パイプラインの
形式に基づくものである。従って、これらの出力はpc0を改善したものであるが
、ps0のものよりも一層悪い。
１には、ルノーディンのパイプラインでは、追加のトランジスタを使用したにも
かかわらず、各ダイナミックゲートの出力インバータを変更してゲートインバー
タにすることによって余分なラッチングが達成されてしまう。ルノーディンのパ
イプラインにおける第２の欠点は、比較的に低いスループットである。特に、ル
ノーディンのパイプラインは、pc0と称するはるかに保守的なps0パイプラインの
形式に基づくものである。従って、これらの出力はpc0を改善したものであるが
、ps0のものよりも一層悪い。
【００１４】
モルナー他による２つのFIFO設計（asp* FIFOおよびマイクロパイプライン化F
IFO）は、文献で説明されているうちでは最も競争力があるパイプラインであり
、０．６μmのCMOSで１．１ギガのスループットおよび１．７ギガ・アイテム／
秒で報告されている（C. Molnar et al. , “Two FIFO Ring Performance Exper
iments,’ Proceedings of IEEE,87(2):297-307, February 1999）。
IFO）は、文献で説明されているうちでは最も競争力があるパイプラインであり
、０．６μmのCMOSで１．１ギガのスループットおよび１．７ギガ・アイテム／
秒で報告されている（C. Molnar et al. , “Two FIFO Ring Performance Exper
iments,’ Proceedings of IEEE,87(2):297-307, February 1999）。
【００１５】
モルナーの第１のFIFO、即ちasp*は、重大な欠点を持つ。処理ロジックがパイ
プラインロジックに追加されるとき、asp* FIFOのスループットが、本明細書で
述べたパイプラインの設計に比べて顕著に悪化することが予想される。この性能
の低下は、asp* FIFOがロジックブロックを分離するための明示的なラッチを必
要とするために起こる。これらのラッチは設計上必須であり、即ち、これらは、
プロトコルがデータオーバーランにならないことを保証している。その結果、as
p*では、ラッチとは別個の組み合わせロジックの場合では、ロジック処理の不利
益が顕著になり得る。さらに、asp* FIFOは、明示的に標準化されていない複雑
なタイミング想定を持つ。即ち、実際には、初期のバージョンはタイミングの問
題のため不安定であった。
プラインロジックに追加されるとき、asp* FIFOのスループットが、本明細書で
述べたパイプラインの設計に比べて顕著に悪化することが予想される。この性能
の低下は、asp* FIFOがロジックブロックを分離するための明示的なラッチを必
要とするために起こる。これらのラッチは設計上必須であり、即ち、これらは、
プロトコルがデータオーバーランにならないことを保証している。その結果、as
p*では、ラッチとは別個の組み合わせロジックの場合では、ロジック処理の不利
益が顕著になり得る。さらに、asp* FIFOは、明示的に標準化されていない複雑
なタイミング想定を持つ。即ち、実際には、初期のバージョンはタイミングの問
題のため不安定であった。
【００１６】
モルナーの第２の設計であるマイクロパイプライン化FIFOも、幾つかの欠点を
持つ。第１に、このマイクロパイプラインは、実際には２つの並行な「ハーフレ
ート」FIFOから構成され、それぞれが合計のスループットの半分（0.85ギガ・ア
イテム／秒）しか提供しない。従って、ネットのスループット１．７ギガ・アイ
テム／秒は、領域あたりで大きなコストをかけた場合のみ達成される。第２には
、このマイクロパイプラインは、非常に高価な遷移ラッチ（transition latch）
を使用することである。マイクロパイプライン化FIFOのその他の制限は、ロジッ
クプロセスを全く実行できない、即ち、FIFOとしてしか使用できないということ
である。この制限の理由は、各ラッチの要素が隣接ステージの間で共用されてい
るといった、複雑なラッチ構造を使用しているからである。その結果として、ラ
ッチ間のロジックブロックの挿入が不可能になる。
持つ。第１に、このマイクロパイプラインは、実際には２つの並行な「ハーフレ
ート」FIFOから構成され、それぞれが合計のスループットの半分（0.85ギガ・ア
イテム／秒）しか提供しない。従って、ネットのスループット１．７ギガ・アイ
テム／秒は、領域あたりで大きなコストをかけた場合のみ達成される。第２には
、このマイクロパイプラインは、非常に高価な遷移ラッチ（transition latch）
を使用することである。マイクロパイプライン化FIFOのその他の制限は、ロジッ
クプロセスを全く実行できない、即ち、FIFOとしてしか使用できないということ
である。この制限の理由は、各ラッチの要素が隣接ステージの間で共用されてい
るといった、複雑なラッチ構造を使用しているからである。その結果として、ラ
ッチ間のロジックブロックの挿入が不可能になる。
【００１７】
文献で報告されているなかで最速の設計は、０．１８μmのCMOSプロセスでス
ループット３．３−４．５GHzのIPCMOSパイプラインである（S. Shuster et al.
, “Asynchronous Interlocked Pipelined CMOS Circuits Operating at 3.3-4.
5 GHz, Proceedings ISSCC, February 2000）。IPCOMSは、プロトコルレベルと
同様に回路上でも欠点を持つ。第１に、IPCMOSは、顕著な遅れを持つ大きくて複
雑な制御回路を使用する。第２に、IPCMOSは、検証および設計に大きな労力を要
する極めてアグレッシブな回路技術を活用する。例えば、これらの「ストローブ
」回路におけるゲートの１つは、複数データストリームから２つのプルアップス
タックおよびプルダウンスタックへの入力の相対的な到着時間に依存して、プル
アップスタックおよびプルダウンスタックを通る短絡回路を潜在的に持つことが
できる。彼らのアプローチは、正確な出力を保証するスタックの割り当て制限（
ratioing）に基づくものである。第３にIPCMOSでは、パイプラインステージは、
有効なデータ入力が到着した後でのみ評価することを可能な状態にされる。従っ
て、ステージをプリチャージリリースするための遅れのため、ステージの前方レ
イテンシーは悪い。
ループット３．３−４．５GHzのIPCMOSパイプラインである（S. Shuster et al.
, “Asynchronous Interlocked Pipelined CMOS Circuits Operating at 3.3-4.
5 GHz, Proceedings ISSCC, February 2000）。IPCOMSは、プロトコルレベルと
同様に回路上でも欠点を持つ。第１に、IPCMOSは、顕著な遅れを持つ大きくて複
雑な制御回路を使用する。第２に、IPCMOSは、検証および設計に大きな労力を要
する極めてアグレッシブな回路技術を活用する。例えば、これらの「ストローブ
」回路におけるゲートの１つは、複数データストリームから２つのプルアップス
タックおよびプルダウンスタックへの入力の相対的な到着時間に依存して、プル
アップスタックおよびプルダウンスタックを通る短絡回路を潜在的に持つことが
できる。彼らのアプローチは、正確な出力を保証するスタックの割り当て制限（
ratioing）に基づくものである。第３にIPCMOSでは、パイプラインステージは、
有効なデータ入力が到着した後でのみ評価することを可能な状態にされる。従っ
て、ステージをプリチャージリリースするための遅れのため、ステージの前方レ
イテンシーは悪い。
【００１８】
本発明の目的は、プリチャージと評価の分離を通じて大記憶容量および高スル
ープットを提供することである。その他の目的は、隣接するデータトークン間の
「リセット」スペーサの必要性を低減して、その結果記憶容量を増大することで
ある。 また、本発明の目的は、明示的なラッチを必要としないプロトコルを持つ非同
期パイプラインを提供することである。 また、本発明の目的は、シンプルで片側のタイミング制約を持つ非同期パイプ
ラインを提供することであるが、これは容易に満足され得る。 また、本発明の目的は、データの到着前に評価することが可能にされる機能ブ
ロックを持つ非同期パイプラインを提供することである。従って、空のパイプラ
インへのデータ挿入は、連続するそれぞれのステージを通って波及することがで
きる。 本発明のさらなる目的は、ステージがその入力におけるいかなる変化にも関係
なくその出力の状態を安定化することができるような、高度なデータインテグリ
ティ（保全性）を持つ非同期パイプラインを提供することである。 本発明のさらなる目的は、臨界的な遅延を低減した、小さなチップ面積であり
、低い消費電力であり、シンプルで小さく、かつ、速い制御回路を持ち、その結
果オーバーヘッドを低減させた非同期パイプラインを提供することである。 本発明のさらなる目的は、複数の入力データストリームをマージする能力を持
つ非同期パイプラインを提供することである。
ープットを提供することである。その他の目的は、隣接するデータトークン間の
「リセット」スペーサの必要性を低減して、その結果記憶容量を増大することで
ある。 また、本発明の目的は、明示的なラッチを必要としないプロトコルを持つ非同
期パイプラインを提供することである。 また、本発明の目的は、シンプルで片側のタイミング制約を持つ非同期パイプ
ラインを提供することであるが、これは容易に満足され得る。 また、本発明の目的は、データの到着前に評価することが可能にされる機能ブ
ロックを持つ非同期パイプラインを提供することである。従って、空のパイプラ
インへのデータ挿入は、連続するそれぞれのステージを通って波及することがで
きる。 本発明のさらなる目的は、ステージがその入力におけるいかなる変化にも関係
なくその出力の状態を安定化することができるような、高度なデータインテグリ
ティ（保全性）を持つ非同期パイプラインを提供することである。 本発明のさらなる目的は、臨界的な遅延を低減した、小さなチップ面積であり
、低い消費電力であり、シンプルで小さく、かつ、速い制御回路を持ち、その結
果オーバーヘッドを低減させた非同期パイプラインを提供することである。 本発明のさらなる目的は、複数の入力データストリームをマージする能力を持
つ非同期パイプラインを提供することである。
【００１９】
発明の概要
本発明のこれらの目的およびその他の目的は、パイプラインにおいてデータト
ークンをより高密度に圧縮させ、その結果、大記憶、或いはバッファリングの容
量を可能にする非同期デジタルパイプライン回路を通じて、本発明の原理に基づ
き達成される。その他の利点となる特徴は、低い前方レイテンシーおよび容易に
達成される片側のタイミング制約を含む。
ークンをより高密度に圧縮させ、その結果、大記憶、或いはバッファリングの容
量を可能にする非同期デジタルパイプライン回路を通じて、本発明の原理に基づ
き達成される。その他の利点となる特徴は、低い前方レイテンシーおよび容易に
達成される片側のタイミング制約を含む。
【００２０】
ラッチレスダイナミックロジックを持つ非同期デジタルパイプライン回路は、
第１の処理ステージを持ち、この処理ステージは、第１のプリチャージフェーズ
、それに続く第１の評価フェーズ、およびそれに続く第１の隔離フェーズから構
成されるフェーズのサイクルを通って駆動されるよう構成されている。第１の隔
離フェーズでは、第１の処理ステージの出力は、それの入力における変化から隔
離すなわち分離されるが、その出力において格納されたデータの値は保持する。
第１の処理ステージは、処理の３つのサイクルを通ってパスするために、第１の
プリチャージ制御信号および第１の評価制御信号に応答する。第１のステージコ
ントローラは、遷移信号に応答し、第１の処理ステージへ第１および第２の分離
させた、即ち別個の制御信号を提供する。
第１の処理ステージを持ち、この処理ステージは、第１のプリチャージフェーズ
、それに続く第１の評価フェーズ、およびそれに続く第１の隔離フェーズから構
成されるフェーズのサイクルを通って駆動されるよう構成されている。第１の隔
離フェーズでは、第１の処理ステージの出力は、それの入力における変化から隔
離すなわち分離されるが、その出力において格納されたデータの値は保持する。
第１の処理ステージは、処理の３つのサイクルを通ってパスするために、第１の
プリチャージ制御信号および第１の評価制御信号に応答する。第１のステージコ
ントローラは、遷移信号に応答し、第１の処理ステージへ第１および第２の分離
させた、即ち別個の制御信号を提供する。
【００２１】
第２の処理ステージは、第２のプリチャージフェーズ、それに続く第２の評価
フェーズ、およびそれに続く第２の隔離フェーズから構成されるフェーズのサイ
クルを通って駆動され、第２のプリチャージ制御信号および第２の評価制御信号
だけに（solely）応答するよう構成されている。第２の処理ステージは、そのス
テージのフェーズを示す遷移信号を提供する。第１の処理ステージコントローラ
により遷移信号が受信されることで、第２の処理ステージが評価フェーズおよび
隔離フェーズのうちの１つに留まっている間、第１の処理ステージが、プリチャ
ージフェーズ、評価フェーズ、および隔離フェーズを通ってサイクル（循環）さ
せることを可能にするようにして、第１の処理ステージと第２の処理ステージと
の間は相互接続される。このような状況下、第１の処理ステージおよび第２の処
理ステージは、スペーサで分離せずに異なるデータトークンを格納することがで
きる。
フェーズ、およびそれに続く第２の隔離フェーズから構成されるフェーズのサイ
クルを通って駆動され、第２のプリチャージ制御信号および第２の評価制御信号
だけに（solely）応答するよう構成されている。第２の処理ステージは、そのス
テージのフェーズを示す遷移信号を提供する。第１の処理ステージコントローラ
により遷移信号が受信されることで、第２の処理ステージが評価フェーズおよび
隔離フェーズのうちの１つに留まっている間、第１の処理ステージが、プリチャ
ージフェーズ、評価フェーズ、および隔離フェーズを通ってサイクル（循環）さ
せることを可能にするようにして、第１の処理ステージと第２の処理ステージと
の間は相互接続される。このような状況下、第１の処理ステージおよび第２の処
理ステージは、スペーサで分離せずに異なるデータトークンを格納することがで
きる。
【００２２】
第１の処理ステージと第２の処理ステージとの間に単一の明示的な同期点を提
供する。第２の処理ステージのフェーズを示す遷移信号がアサート（asserted）
されたとき、第１の処理ステージは、プリチャージ、評価、および隔離のサイク
ルを始めることが可能になる。この単一の明示的な同期点は、操作の並行性を増
大させる。第２の処理ステージのフェーズを示す遷移信号がデアサート（de-ass
erted）されたときであっても、第１の処理ステージのフェーズを変化させるコ
マンドは無い。 本発明のさらなる特徴、その本質および様々な利点は、添付の諸図面および以
下の好適な実施態様からより明らかとなるであろう。
供する。第２の処理ステージのフェーズを示す遷移信号がアサート（asserted）
されたとき、第１の処理ステージは、プリチャージ、評価、および隔離のサイク
ルを始めることが可能になる。この単一の明示的な同期点は、操作の並行性を増
大させる。第２の処理ステージのフェーズを示す遷移信号がデアサート（de-ass
erted）されたときであっても、第１の処理ステージのフェーズを変化させるコ
マンドは無い。 本発明のさらなる特徴、その本質および様々な利点は、添付の諸図面および以
下の好適な実施態様からより明らかとなるであろう。
【００２３】
好適な実施態様の詳細な説明
本発明による非同期デジタルパイプライン回路は、各処理ステージにおいてプ
ルアップおよびプルダウンの制御を切り離す。ダイナミックゲートは、２つの別
個の入力、「pc（プリチャージ）」および「eval（評価）」信号により制御され
る。これらの入力を使用して、ステージは、一連の区別可能な３つのフェーズ：
評価、隔離（isolate）およびプリチャージを通って駆動されるが、このことは
本明細書にて後で詳細に説明する。隔離フェーズでは、ステージは、その入力の
いかなる変化にも関係せずにその出力状況を保持する。その結果として、隣接す
るパイプラインステージは、区別可能なデータアイテムを格納する能力を持ち、
従って１００％の記憶容量を得る。
ルアップおよびプルダウンの制御を切り離す。ダイナミックゲートは、２つの別
個の入力、「pc（プリチャージ）」および「eval（評価）」信号により制御され
る。これらの入力を使用して、ステージは、一連の区別可能な３つのフェーズ：
評価、隔離（isolate）およびプリチャージを通って駆動されるが、このことは
本明細書にて後で詳細に説明する。隔離フェーズでは、ステージは、その入力の
いかなる変化にも関係せずにその出力状況を保持する。その結果として、隣接す
るパイプラインステージは、区別可能なデータアイテムを格納する能力を持ち、
従って１００％の記憶容量を得る。
【００２４】
図３は、本発明によるパイプライン１００の簡単化したブロック図を説明する
。３つの例示のステージ102a／102b／102cが図示されているが、これよりも多い
或いは少ないステージにし得ることも考えられる。各ステージ102a／102b／102c
は、それぞれ、３つのコンポーネント：機能ブロック104a／104b／104c、終了ジ
ェネレータ106a／106b／106c、およびステージコントローラ108a／108b／108cを
含むことができる。それぞれの機能ブロック104a／104b／104cは、次のステージ
のためにリセットスペーサとデータトークンを交互に生成し、それの終了ジェネ
レータ106a／106b／106cは、当該ステージの評価或いはプリチャージの終了を示
す。第３のコンポーネントであるステージコントローラ108a／108b／108cは、「
pc」および「評価(eval)」信号を生成し、これら信号は、それぞれの機能ブロッ
ク104a／104b／104c、および、終了ジェネレータ106a／106b／106cを制御する。
これらのコンポーネントは以下でさらに詳細に説明する。
。３つの例示のステージ102a／102b／102cが図示されているが、これよりも多い
或いは少ないステージにし得ることも考えられる。各ステージ102a／102b／102c
は、それぞれ、３つのコンポーネント：機能ブロック104a／104b／104c、終了ジ
ェネレータ106a／106b／106c、およびステージコントローラ108a／108b／108cを
含むことができる。それぞれの機能ブロック104a／104b／104cは、次のステージ
のためにリセットスペーサとデータトークンを交互に生成し、それの終了ジェネ
レータ106a／106b／106cは、当該ステージの評価或いはプリチャージの終了を示
す。第３のコンポーネントであるステージコントローラ108a／108b／108cは、「
pc」および「評価(eval)」信号を生成し、これら信号は、それぞれの機能ブロッ
ク104a／104b／104c、および、終了ジェネレータ106a／106b／106cを制御する。
これらのコンポーネントは以下でさらに詳細に説明する。
【００２５】
「バンドルドデータ（束にしたデータ）」と称する一般的に使用される非同期
スキームを使用してシングルレイルの非同期データ経路を実現する。さらに詳細
には、ライン110a／110b／110c上の制御信号である「Req（要求）」信号は、そ
れぞれのステージ102a／102b／102cへの新たな入力の到着を示す。例えば、ライ
ン110b上の「要求」信号は、終了ジェネレータ106bへの入力であって、終了ジェ
ネレータ106aからの出力である。「要求」信号の値が高い場合は、新たなデータ
の到着、即ち前段のステージが評価を終了したことを示す。一方、「要求」信号
の値が低い場合は、スペーサの到着、即ち前段のステージがプリチャージを終了
したことを示す。正確な動作のためには、シンプルなタイミング制約を満足させ
なければならない。即ち、「要求」は、ステージへのデータ入力が安定し有効と
なった後で到着させなければならない。この要件は、遅れを提供する「マッチド
ディレイ」素子112a112b112cを挿入することによって満たされる。なお、この遅
れは、機能ブロック104a／104b／104cを通るときの最悪の遅れ以上とする。この
アプローチの利点は、標準的なシングルレイル（同期スタイル）機能ブロックを
使用してデータ経路自身を作成できることである。
スキームを使用してシングルレイルの非同期データ経路を実現する。さらに詳細
には、ライン110a／110b／110c上の制御信号である「Req（要求）」信号は、そ
れぞれのステージ102a／102b／102cへの新たな入力の到着を示す。例えば、ライ
ン110b上の「要求」信号は、終了ジェネレータ106bへの入力であって、終了ジェ
ネレータ106aからの出力である。「要求」信号の値が高い場合は、新たなデータ
の到着、即ち前段のステージが評価を終了したことを示す。一方、「要求」信号
の値が低い場合は、スペーサの到着、即ち前段のステージがプリチャージを終了
したことを示す。正確な動作のためには、シンプルなタイミング制約を満足させ
なければならない。即ち、「要求」は、ステージへのデータ入力が安定し有効と
なった後で到着させなければならない。この要件は、遅れを提供する「マッチド
ディレイ」素子112a112b112cを挿入することによって満たされる。なお、この遅
れは、機能ブロック104a／104b／104cを通るときの最悪の遅れ以上とする。この
アプローチの利点は、標準的なシングルレイル（同期スタイル）機能ブロックを
使用してデータ経路自身を作成できることである。
【００２６】
マッチドディレイを実現する一般的な方法は幾つかあり、例えばマッチドディ
レイ素子112a／112b／112cである。１つの好適な実施態様は、当該分野で知られ
ているインバータ連鎖を使用することである。或いは、ゲートの数およびそのト
ランジスタのサイズが全体の遅れを決定するような、トランスミッションゲート
も使用され得る。代替の技術は、ロジックブロックの最悪の場合のクリティカル
パスを複製し、これを遅延ラインとして使用する。バンドルドデータは広く使用
されてきたが、これには市販される同期フィリップス80C51マイクロコントロー
ラチップが含まれる。
レイ素子112a／112b／112cである。１つの好適な実施態様は、当該分野で知られ
ているインバータ連鎖を使用することである。或いは、ゲートの数およびそのト
ランジスタのサイズが全体の遅れを決定するような、トランスミッションゲート
も使用され得る。代替の技術は、ロジックブロックの最悪の場合のクリティカル
パスを複製し、これを遅延ラインとして使用する。バンドルドデータは広く使用
されてきたが、これには市販される同期フィリップス80C51マイクロコントロー
ラチップが含まれる。
【００２７】
図４で、機能ブロック104a／104b／104cの一部をより詳細に図示する。より詳
細には、図４は、パイプラインステージにおける機能ブロック104の１ゲートを
示してある（接尾辞a、b、cが省略される場合は、説明する特徴は同じ符号を持
つ全てのコンポーネントに共通である）。ライン114の「pc」入力信号は、プル
アップスタック115（即ちプリチャージ）を制御し、ライン116の「eval（評価）
」入力信号はプルダウンスタック117の下部（foot）を制御する。「pc」が低い
値でアサートされ、かつ、「pc」が低い値でデアサートされたとき、プリチャー
ジが発生する。「eval」が高い値でアサートされ、かつ、「pc」が高い値でデア
サートされたとき、評価が発生する。両者の信号がデアサートされたとき、当該
ゲート出力は、ゲート入力から効果的に隔離され、このようにして「隔離フェー
ズ(isolate phase)」に入る。短絡回路を避けるために、「pc」および「eval」
信号は、同時にアサートされることはない。
細には、図４は、パイプラインステージにおける機能ブロック104の１ゲートを
示してある（接尾辞a、b、cが省略される場合は、説明する特徴は同じ符号を持
つ全てのコンポーネントに共通である）。ライン114の「pc」入力信号は、プル
アップスタック115（即ちプリチャージ）を制御し、ライン116の「eval（評価）
」入力信号はプルダウンスタック117の下部（foot）を制御する。「pc」が低い
値でアサートされ、かつ、「pc」が低い値でデアサートされたとき、プリチャー
ジが発生する。「eval」が高い値でアサートされ、かつ、「pc」が高い値でデア
サートされたとき、評価が発生する。両者の信号がデアサートされたとき、当該
ゲート出力は、ゲート入力から効果的に隔離され、このようにして「隔離フェー
ズ(isolate phase)」に入る。短絡回路を避けるために、「pc」および「eval」
信号は、同時にアサートされることはない。
【００２８】
図３の参照を続けるが、終了ジェネレータ106は、非同期Ｃ素子、即ち「aC」
である。非同期Ｃ素子は、典型的には３つのタイプの入力：「＋」でマークされ
るもの、「−」でマークされるもの、第３のタイプはマークされないものを持つ
。全てのマークされていない入力および全ての「＋」入力が高い値である場合は
、「aC」の出力は高い値にセットされる。逆に、全てのマークされていない入力
および全ての「−」入力が低い値である場合は、「aC」出力は低い値にリセット
される。全てのその他の組み合わせの場合は、「aC」はその出力値を保持する。
終了ジェネレータ106は、ステージコントローラ108からの負の入力「pc」114と
正の入力「eval（評価）」116とを持ち、さらに、前のステージの出力からの正
の入力「Req（要求）」とを持つ。
である。非同期Ｃ素子は、典型的には３つのタイプの入力：「＋」でマークされ
るもの、「−」でマークされるもの、第３のタイプはマークされないものを持つ
。全てのマークされていない入力および全ての「＋」入力が高い値である場合は
、「aC」の出力は高い値にセットされる。逆に、全てのマークされていない入力
および全ての「−」入力が低い値である場合は、「aC」出力は低い値にリセット
される。全てのその他の組み合わせの場合は、「aC」はその出力値を保持する。
終了ジェネレータ106は、ステージコントローラ108からの負の入力「pc」114と
正の入力「eval（評価）」116とを持ち、さらに、前のステージの出力からの正
の入力「Req（要求）」とを持つ。
【００２９】
本発明によるパイプライン100では、終了ジェネレータ106の出力、即ち「Done
（完了）」信号はライン120上に置かれる。ステージ102が評価を開始したとき、
即ち、２つのケース：（１）ステージ102がその評価フェーズに入ったとき、即
ち「eval」信号が高い値になったとき、（２）前のステージが、有効なデータ入
力を供給したとき、即ち、前のステージの「Req」終了信号が高い値になった場
合には、この「Done」出力信号は高い値にセットされる。ステージがプリチャー
ジすることが可能になる、即ち「pc」が低い値でアサートされたとき、「Done」
信号は容易にリセットされる。従って、ステージのプリチャージは即座に「Done
」をリセットし、一方、ステージが評価の状態にあり、かつ、有効なデータ入力
が到着した場合のみ、評価は「Done」をセットする。
（完了）」信号はライン120上に置かれる。ステージ102が評価を開始したとき、
即ち、２つのケース：（１）ステージ102がその評価フェーズに入ったとき、即
ち「eval」信号が高い値になったとき、（２）前のステージが、有効なデータ入
力を供給したとき、即ち、前のステージの「Req」終了信号が高い値になった場
合には、この「Done」出力信号は高い値にセットされる。ステージがプリチャー
ジすることが可能になる、即ち「pc」が低い値でアサートされたとき、「Done」
信号は容易にリセットされる。従って、ステージのプリチャージは即座に「Done
」をリセットし、一方、ステージが評価の状態にあり、かつ、有効なデータ入力
が到着した場合のみ、評価は「Done」をセットする。
【００３０】
ライン120上の終了ジェネレータ106の出力は、マッチドディレイ素子112を通
って供給され、この素子は（終了ジェネレータで一緒にされたとき）、機能104
を抜ける最悪の場合の経路にマッチ、即ち合致させる。典型的には極めて微細(f
ine-grain)な、即ち「ゲートレベル」パイプラインの場合、マッチドディレイは
不要とすることもできる。その理由は、終了ジェネレータ106によって生成され
たaC自身の遅れは、多くの場合、機能ブロック104の遅れに既にマッチしており
、従って、追加のマッチドディレイは必要でないからである。
って供給され、この素子は（終了ジェネレータで一緒にされたとき）、機能104
を抜ける最悪の場合の経路にマッチ、即ち合致させる。典型的には極めて微細(f
ine-grain)な、即ち「ゲートレベル」パイプラインの場合、マッチドディレイは
不要とすることもできる。その理由は、終了ジェネレータ106によって生成され
たaC自身の遅れは、多くの場合、機能ブロック104の遅れに既にマッチしており
、従って、追加のマッチドディレイは必要でないからである。
【００３１】
最後に、ライン120上の終了信号「完了(Done)」は３つの経路に分岐され、下
記の３つのコンポーネント：(i)ライン122上の前のステージのコントローラ108(
現在のステージの状況を示す。例えば、ライン122b上のステージコントローラ10
8aへ)、(ii)現在のステージのステージコントローラ108（例えば、ライン124b上
のステージコントローラ108b（マッチドディレイ素子112bを通って）へ、(iii)
次のステージの終了ジェネレータ106（例えば、ライン110c上の終了ジェネレー
タ106cへ（マッチドディレイ素子112b）を通って）、へと供給される。
記の３つのコンポーネント：(i)ライン122上の前のステージのコントローラ108(
現在のステージの状況を示す。例えば、ライン122b上のステージコントローラ10
8aへ)、(ii)現在のステージのステージコントローラ108（例えば、ライン124b上
のステージコントローラ108b（マッチドディレイ素子112bを通って）へ、(iii)
次のステージの終了ジェネレータ106（例えば、ライン110c上の終了ジェネレー
タ106cへ（マッチドディレイ素子112b）を通って）、へと供給される。
【００３２】
図３の参照を続けるが、ステージコントローラ108は、機能ブロック104と終了
ジェネレータ106とのために制御信号「pc」と「eval(評価)」とを生成する。ス
テージコントローラ108自身は、２つの入力： (1)ライン124上の現在のステージの遅れた「Done（完了）」信号（即ち「Req（
要求）」、以降、信号Ｓと称する。例えば、信号Ｓはライン124b上のステージコ
ントローラ108に到着することができる。）、 (2)次のステージの「Done」信号（以降、信号Ｔと称する。例えば、信号Ｔはラ
イン122c上のステージコントローラ108bに到着することができる。）、 を受信する。ステージコントローラ108は、２つの隔離された信号「pc」と「eva
l」とを生成する。ステージコントローラのプロトコルとその実現の詳細は、以
降、本明細書にて詳細に説明する。
ジェネレータ106とのために制御信号「pc」と「eval(評価)」とを生成する。ス
テージコントローラ108自身は、２つの入力： (1)ライン124上の現在のステージの遅れた「Done（完了）」信号（即ち「Req（
要求）」、以降、信号Ｓと称する。例えば、信号Ｓはライン124b上のステージコ
ントローラ108に到着することができる。）、 (2)次のステージの「Done」信号（以降、信号Ｔと称する。例えば、信号Ｔはラ
イン122c上のステージコントローラ108bに到着することができる。）、 を受信する。ステージコントローラ108は、２つの隔離された信号「pc」と「eva
l」とを生成する。ステージコントローラのプロトコルとその実現の詳細は、以
降、本明細書にて詳細に説明する。
【００３３】
図５に図示するように、パイプライン100の各ステージ102は、３つのフェーズ
を通って回転する。サイクル200aは第１のステージNを説明するためのものであ
り、サイクル200bは隣接するステージN+1を説明するためのものである。ステー
ジNは、その評価フェーズ202aを終了した後、その隔離フェーズ204aに入り、典
型的にはステージN+1から信号を受信するまではプリチャージフェーズ206aに進
行することは無いが、これについて以下で説明する。プリチャージフェーズ206a
が終了し次第、評価フェーズ202aに再度入り、サイクルを終了する（ステージN+
1は、同様に、点線で示すように評価202b、隔離204b、およびプリチャージ206b
を通過する）。
を通って回転する。サイクル200aは第１のステージNを説明するためのものであ
り、サイクル200bは隣接するステージN+1を説明するためのものである。ステー
ジNは、その評価フェーズ202aを終了した後、その隔離フェーズ204aに入り、典
型的にはステージN+1から信号を受信するまではプリチャージフェーズ206aに進
行することは無いが、これについて以下で説明する。プリチャージフェーズ206a
が終了し次第、評価フェーズ202aに再度入り、サイクルを終了する（ステージN+
1は、同様に、点線で示すように評価202b、隔離204b、およびプリチャージ206b
を通過する）。
【００３４】
ステージNとN+1との間には、１つの明示的な同期点、即ち相互接続がある。点
線210で示すように、ステージN+1がその評価フェーズ202bを終了するとすぐに、
前のステージNがその全体の次のサイクル：即ち、新たなデータアイテムに対す
るプリチャージフェーズ206a、評価フェーズ202a、および隔離フェーズ204a、を
実行することが可能になる。点線211で示すように、１つの黙示的な同期点、即
ち、それの先行するステージNの評価フェーズ202aのステージN+1の評価フェーズ
202bの依存性もある。ステージは有効な入力データをその先行するステージから
受信するまでは、ステージは新たなデータを生成することはできない。これらの
同期点は、図５において因果の弧（causality arc）で図示される。
線210で示すように、ステージN+1がその評価フェーズ202bを終了するとすぐに、
前のステージNがその全体の次のサイクル：即ち、新たなデータアイテムに対す
るプリチャージフェーズ206a、評価フェーズ202a、および隔離フェーズ204a、を
実行することが可能になる。点線211で示すように、１つの黙示的な同期点、即
ち、それの先行するステージNの評価フェーズ202aのステージN+1の評価フェーズ
202bの依存性もある。ステージは有効な入力データをその先行するステージから
受信するまでは、ステージは新たなデータを生成することはできない。これらの
同期点は、図５において因果の弧（causality arc）で図示される。
【００３５】
ステージが評価を終えるとすぐに、自己リセット操作によってその入力から自
己を隔離する。ステージは、このステージがプリチャージフェーズに入ることが
可能であるか否かを問わず、隔離フェーズに入る。その結果、前のステージは、
次のデータトークンを無事に評価したとしても、プリチャージだけをすることが
できない。そのため、現在のステージは隔離されたままとなる。例えば、ステー
ジN+1がその評価フェーズ202aを終了したとき、そのステージは隔離フェーズ204
aに入り、一方、ステージNはステージN+1の出力の影響を受けることなくプリチ
ャージ206aおよび評価202aに入ることができる。
己を隔離する。ステージは、このステージがプリチャージフェーズに入ることが
可能であるか否かを問わず、隔離フェーズに入る。その結果、前のステージは、
次のデータトークンを無事に評価したとしても、プリチャージだけをすることが
できない。そのため、現在のステージは隔離されたままとなる。例えば、ステー
ジN+1がその評価フェーズ202aを終了したとき、そのステージは隔離フェーズ204
aに入り、一方、ステージNはステージN+1の出力の影響を受けることなくプリチ
ャージ206aおよび評価202aに入ることができる。
【００３６】
このプロトコルには２つの利点：(a)より高いスループット（ステージN+1がプ
リチャージを始める前でさえもステージNは次のデータアイテムを評価すること
ができるからである）、(b)同じ理由からより大きな容量（スペーサで分離する
こと無く、隣接のパイプラインステージが同時に別個のデータトークンを保持す
る能力を持つからである）がある。
リチャージを始める前でさえもステージNは次のデータアイテムを評価すること
ができるからである）、(b)同じ理由からより大きな容量（スペーサで分離する
こと無く、隣接のパイプラインステージが同時に別個のデータトークンを保持す
る能力を持つからである）がある。
【００３７】
ステージコントローラの形式仕様を図６(a)でペトリネット（同時挙動を説明
するのに一般的に使用される良く知られているグラフィック表現）の形式で考え
る。これは、ラベルを付けられた事象で示される遷移、および、黒の点で示され
るトークンを格納する場所から構成される。そこに入ってくるアーク（弧）の全
てがトークンを持つとき、遷移は発火（fire）して、その後、トークンはそこか
ら出て行くアークの全ての上に置かれる（ペトリネットのさらなる詳細は、タダ
オ・ムラタの「ペトリネット」（Tadao Murata, “Petri Nets: Property, Anal
ysis and Applications,” Proceedings of the IEEE, 77(4), April 1989; L.Y
. Rosenblum）およびヤコレブの「シグナルグラフ」（A.V. Yakolev, “Signal
Graphs: From Self-Timed to Timed Ones,” Proceedings of International Wo
rkshop on Timed Petri Nets, Torino, Italy, pp. 199-207, July 1985）およ
びタムアー・チュの「VLSI非同期デジタル回路設計用のモデル」（Tam-Anh Chu,
“On the Models for Designing VLSI Asynchronous Digital Circuits,” Int
egration, the VLSI Journal, 4(2):99-113, June 1986）に述べられている。こ
れらの文献は参照によってその全体を本明細書に合体させるものとする。
するのに一般的に使用される良く知られているグラフィック表現）の形式で考え
る。これは、ラベルを付けられた事象で示される遷移、および、黒の点で示され
るトークンを格納する場所から構成される。そこに入ってくるアーク（弧）の全
てがトークンを持つとき、遷移は発火（fire）して、その後、トークンはそこか
ら出て行くアークの全ての上に置かれる（ペトリネットのさらなる詳細は、タダ
オ・ムラタの「ペトリネット」（Tadao Murata, “Petri Nets: Property, Anal
ysis and Applications,” Proceedings of the IEEE, 77(4), April 1989; L.Y
. Rosenblum）およびヤコレブの「シグナルグラフ」（A.V. Yakolev, “Signal
Graphs: From Self-Timed to Timed Ones,” Proceedings of International Wo
rkshop on Timed Petri Nets, Torino, Italy, pp. 199-207, July 1985）およ
びタムアー・チュの「VLSI非同期デジタル回路設計用のモデル」（Tam-Anh Chu,
“On the Models for Designing VLSI Asynchronous Digital Circuits,” Int
egration, the VLSI Journal, 4(2):99-113, June 1986）に述べられている。こ
れらの文献は参照によってその全体を本明細書に合体させるものとする。
【００３８】
ステージコントローラ108のためのペトリネット仕様は、図５に関して上述し
たように、ステージサイクルの一連のフェーズから推論され得る。ステージNの
コントローラは、２つの入力、SおよびTを持ち、これらは、それぞれステージN
とステージN+1の「Done（完了）」出力である（図３を参照されたい。）。また
、コンとローラは、２つの出力「pc」および「eval」を持ち、これらはステージ
Nを駆動する。
たように、ステージサイクルの一連のフェーズから推論され得る。ステージNの
コントローラは、２つの入力、SおよびTを持ち、これらは、それぞれステージN
とステージN+1の「Done（完了）」出力である（図３を参照されたい。）。また
、コンとローラは、２つの出力「pc」および「eval」を持ち、これらはステージ
Nを駆動する。
【００３９】
図６(a)は、ステージコントローラの予備的な設計のためのペトリネットを図
示する。図６(a)で示した仕様は、本明細書で詳述した幾つかの欠点が表現され
ている。302でステージNのプリチャージのための条件を可能にすることはあいま
いである。即ち、ステージNはデータアイテムの評価を終了し、304で隔離フェー
ズに入り（信号S124は高い値である）、ステージN+1は、306で同じデータアイテ
ムを評価する（信号T122は高い値である）。ステージN+1がブロックされたり遅
くなったりしたときに問題が起こり、その高い値のT122出力の保持を続行する可
能性があり、一方、ステージNは全ての新たなデータ入力を処理する（プリチャ
ージし、その後で評価する）。この場合、信号S124とT122とは再度高い値となり
、しかし、ステージNとステージN+1とは、今は別個のトークンを持っている。こ
の場合は、ステージN+1は新たなデータを吸収していないため、ステージNをプリ
チャージしてはならない。
示する。図６(a)で示した仕様は、本明細書で詳述した幾つかの欠点が表現され
ている。302でステージNのプリチャージのための条件を可能にすることはあいま
いである。即ち、ステージNはデータアイテムの評価を終了し、304で隔離フェー
ズに入り（信号S124は高い値である）、ステージN+1は、306で同じデータアイテ
ムを評価する（信号T122は高い値である）。ステージN+1がブロックされたり遅
くなったりしたときに問題が起こり、その高い値のT122出力の保持を続行する可
能性があり、一方、ステージNは全ての新たなデータ入力を処理する（プリチャ
ージし、その後で評価する）。この場合、信号S124とT122とは再度高い値となり
、しかし、ステージNとステージN+1とは、今は別個のトークンを持っている。こ
の場合は、ステージN+1は新たなデータを吸収していないため、ステージNをプリ
チャージしてはならない。
【００４０】
この問題の解決策は、状態変数「ok2pc117」を加えることによって達成され、
これはステージコントローラの非同期C素子によって実現される（図６(b)を参照
されたい）。図６(b)の仕様は、本明細書で指摘する相違点はあるが実質的には
図６(a)と同一である。ステージN+1がデータアイテムを吸収したか否かを、変数
「ok2pc153」は効果的に記録する。ペトリネット350で説明するように、「ok2pc
153」は、352でステージNがプリチャージした後即座にリセットされ（信号S124
は低い値である）、N+1が354でその後のプリチャージになったときのみすぐに、
再度セットされる（信号T122は低い値である）。
これはステージコントローラの非同期C素子によって実現される（図６(b)を参照
されたい）。図６(b)の仕様は、本明細書で指摘する相違点はあるが実質的には
図６(a)と同一である。ステージN+1がデータアイテムを吸収したか否かを、変数
「ok2pc153」は効果的に記録する。ペトリネット350で説明するように、「ok2pc
153」は、352でステージNがプリチャージした後即座にリセットされ（信号S124
は低い値である）、N+1が354でその後のプリチャージになったときのみすぐに、
再度セットされる（信号T122は低い値である）。
【００４１】
図７(a)および図７(b)は、図６(b)のコントローラを実現させたものを示す。
この実現は、２つの入力：T122とS124とを合体させ、３つの出力信号：pc114、e
val116、およびok2pcを生成し、これらの出力信号のそれぞれはシングルゲート
を使用して実現される。コントローラは、上述した前の章の条件を直接的に実現
する。
この実現は、２つの入力：T122とS124とを合体させ、３つの出力信号：pc114、e
val116、およびok2pcを生成し、これらの出力信号のそれぞれはシングルゲート
を使用して実現される。コントローラは、上述した前の章の条件を直接的に実現
する。
【００４２】
より詳細には、信号eval16は、信号S124に通じているインバータ150の出力で
ある。図３および図５と共に図７を参照すると、何らかのさらなる入力がなくev
al116が低い値でデアサートされたときに、ステージ104は評価フェーズ202から
隔離フェーズ204へとサイクル即ち循環する。この実施態様では、ステージ104が
評価した後、信号eval116はライン120a上の終了検出器およびマッチドディレイ
素子112を通過する。マッチドディレイ素子112の出力は、ライン124上のS信号で
ある。ステージコントローラ108のインバータを通過した後、eval信号116は低い
値でデアサートされ、これによって当該ステージは隔離フェーズ204に入ること
が可能になる。
ある。図３および図５と共に図７を参照すると、何らかのさらなる入力がなくev
al116が低い値でデアサートされたときに、ステージ104は評価フェーズ202から
隔離フェーズ204へとサイクル即ち循環する。この実施態様では、ステージ104が
評価した後、信号eval116はライン120a上の終了検出器およびマッチドディレイ
素子112を通過する。マッチドディレイ素子112の出力は、ライン124上のS信号で
ある。ステージコントローラ108のインバータを通過した後、eval信号116は低い
値でデアサートされ、これによって当該ステージは隔離フェーズ204に入ること
が可能になる。
【００４３】
ok2pc信号153の生成は、図７(b)でより詳細に図示してあるが非同期C素子152
によって実行される。ステージN+1が評価を終え、T122が低い値になった後、ok2
pc153は高い値にセットされるので、T信号122を受信するためにインバータ156を
加える。ok2pcの生成は追加のゲートディレイをpc114への制御経路に加えたよう
に見えるが、図６のプロトコルは、クリティカルパスからこの計算を実行する、
即ち、ok2pcは「バックグラウンド・モード」でセットされ、その結果、T122が
アサートされる前にok2pcが典型的にはセットされる。その結果、pc114へのクリ
ティカルパスはただ１つのゲートディレイ、即ち入力T122から３−入力のNAND3
ゲート154を通って出力pc114までのゲートディレイとなる。
によって実行される。ステージN+1が評価を終え、T122が低い値になった後、ok2
pc153は高い値にセットされるので、T信号122を受信するためにインバータ156を
加える。ok2pcの生成は追加のゲートディレイをpc114への制御経路に加えたよう
に見えるが、図６のプロトコルは、クリティカルパスからこの計算を実行する、
即ち、ok2pcは「バックグラウンド・モード」でセットされ、その結果、T122が
アサートされる前にok2pcが典型的にはセットされる。その結果、pc114へのクリ
ティカルパスはただ１つのゲートディレイ、即ち入力T122から３−入力のNAND3
ゲート154を通って出力pc114までのゲートディレイとなる。
【００４４】
図８は、本発明のその他の実施態様による１つの完成したパイプラインステー
ジ401を図示する。より詳細には、図３に示したパイプラインステージ102の機能
ブロック104および終了ジェネレータ106は、組み合わせた機能ブロック405に一
体化させてある。ステージ401も、マッチドディレイ素子412とステージコントロ
ーラ408を含む（ダッシュで示してある）。機能ブロック405の出力419は、次の
ステージ（図８には図示せず）へとパスされる。終了ジェネレータ（図示せず）
の出力420は２つの信号に分割され、１つはマッチドディレイ素子412へ渡され、
もう１つは信号422aとなり、この信号は前のステージ或は環境へと渡される。マ
ッチドディレイ素子412の出力は信号S424である。ステージコントローラ108に関
連して説明したステージコントローラ408への入力は、信号S424と次のステージ
（図８には図示せず）からの信号T422bである。
ジ401を図示する。より詳細には、図３に示したパイプラインステージ102の機能
ブロック104および終了ジェネレータ106は、組み合わせた機能ブロック405に一
体化させてある。ステージ401も、マッチドディレイ素子412とステージコントロ
ーラ408を含む（ダッシュで示してある）。機能ブロック405の出力419は、次の
ステージ（図８には図示せず）へとパスされる。終了ジェネレータ（図示せず）
の出力420は２つの信号に分割され、１つはマッチドディレイ素子412へ渡され、
もう１つは信号422aとなり、この信号は前のステージ或は環境へと渡される。マ
ッチドディレイ素子412の出力は信号S424である。ステージコントローラ108に関
連して説明したステージコントローラ408への入力は、信号S424と次のステージ
（図８には図示せず）からの信号T422bである。
【００４５】
ステージNのための事象の全体サイクルは、図３と図５とを参照してたどるこ
とができる。ステージNによる１つの評価から次の評価へのサイクルは、下記の
３つの操作から構成される。ステップ(i)では、ステージNが評価する。ステップ
(ii)では、ステージN+1が評価し、次に、ステージNのコントローラがNのプリチ
ャージ入力（pc=low）がアサートすることを可能にする。ステップ(iii)では、
ステージNがプリチャージし、ステージNのコントローラを通過して前記プリチャ
ージが終了することによって、Nが再度評価することが可能になる（evalは高い
値でアサートされる）。図３と図５の符号番号を参照すると、処理は以下のとお
りに進行する。ステップ(i)では、ステージ102aが202aを評価し、隔離ステージ2
04aに進み、そして待機する。その後、ステップ(ii)では、ステージ102bが202b
を評価し、ステージ102bの評価の終了を受けて、ステージコントローラ108aは信
号T112bを受信し、pc114aをアサートする。ステップ(iii)では、ステージ102aは
206aをプリチャージし、再度評価することが可能になる。
とができる。ステージNによる１つの評価から次の評価へのサイクルは、下記の
３つの操作から構成される。ステップ(i)では、ステージNが評価する。ステップ
(ii)では、ステージN+1が評価し、次に、ステージNのコントローラがNのプリチ
ャージ入力（pc=low）がアサートすることを可能にする。ステップ(iii)では、
ステージNがプリチャージし、ステージNのコントローラを通過して前記プリチャ
ージが終了することによって、Nが再度評価することが可能になる（evalは高い
値でアサートされる）。図３と図５の符号番号を参照すると、処理は以下のとお
りに進行する。ステップ(i)では、ステージ102aが202aを評価し、隔離ステージ2
04aに進み、そして待機する。その後、ステップ(ii)では、ステージ102bが202b
を評価し、ステージ102bの評価の終了を受けて、ステージコントローラ108aは信
号T112bを受信し、pc114aをアサートする。ステップ(iii)では、ステージ102aは
206aをプリチャージし、再度評価することが可能になる。
【００４６】
上述したように、余分なマッチドディレイはゲートレベルパイプラインには不
要なものとすることができる。その理由は、終了検出器とその他の遅れは、ゲー
トの評価およびプリチャージに既にマッチしているからである。その後、以前に
紹介された表記法では、ステップ(i)の遅れはtEvalであり、ステップ(ii)の遅れ
はtaC+tNAND3であり、そして、ステップ(iii)の遅れはtPrech+tINVである。ここ
で、tNAND3とtINVとは、図７(a)のNAND3-154とインバータ150とをそれぞれ通過
する遅れである。従って、分析的なパイプラインサイクル時間は下記にようにな
る。 THC=tEval+tPrech+taC+tNAND3+tINV （３） ステージのレイテンシーは、以下のように単純に当該ステージの評価遅れであ
る。 LHC=tEval （４）
要なものとすることができる。その理由は、終了検出器とその他の遅れは、ゲー
トの評価およびプリチャージに既にマッチしているからである。その後、以前に
紹介された表記法では、ステップ(i)の遅れはtEvalであり、ステップ(ii)の遅れ
はtaC+tNAND3であり、そして、ステップ(iii)の遅れはtPrech+tINVである。ここ
で、tNAND3とtINVとは、図７(a)のNAND3-154とインバータ150とをそれぞれ通過
する遅れである。従って、分析的なパイプラインサイクル時間は下記にようにな
る。 THC=tEval+tPrech+taC+tNAND3+tINV （３） ステージのレイテンシーは、以下のように単純に当該ステージの評価遅れであ
る。 LHC=tEval （４）
【００４７】
本発明によるパイプライン100は、正確な操作のために片側のタイミング制約
を必要とする。現在のステージが評価し、かつ、次のステージがプリチャージし
た（S=1、T=0）後すぐにok2pc信号153は高い値となる。続いて、次のステージに
よる評価の結果に応じて信号Tは高い値となる。正確な操作のため、T信号がhigh
に即ち高くなる前に、ok2pc信号は、以下のようにその上昇遷移を終了しなけれ
ばならない。 tok2pc↑＜tEval+tINV （５） 実際はこの制約は非常に容易に満たされた。
を必要とする。現在のステージが評価し、かつ、次のステージがプリチャージし
た（S=1、T=0）後すぐにok2pc信号153は高い値となる。続いて、次のステージに
よる評価の結果に応じて信号Tは高い値となる。正確な操作のため、T信号がhigh
に即ち高くなる前に、ok2pc信号は、以下のようにその上昇遷移を終了しなけれ
ばならない。 tok2pc↑＜tEval+tINV （５） 実際はこの制約は非常に容易に満たされた。
【００４８】
適切なプリチャージ幅を実施しなければならない。この設計では、この制約は
、制約を束にすることによって部分的に実施される。即ち、aC素子と（任意選択
の）マッチドディレイとは、共に、機能ブロックの最悪のケースのプリチャージ
時間よりも大きな遅れを持たなければならない。従って、図７(a)におけるNAND3
-154へのS信号は適切に保持される。
、制約を束にすることによって部分的に実施される。即ち、aC素子と（任意選択
の）マッチドディレイとは、共に、機能ブロックの最悪のケースのプリチャージ
時間よりも大きな遅れを持たなければならない。従って、図７(a)におけるNAND3
-154へのS信号は適切に保持される。
【００４９】
プリチャージ幅に対する追加の制約があり、この制約は、NAND3-154へのT信号
がデアサートされてはならないというものである。例えば、T信号が高い値でア
サートされた場合には、ステージ102aのNAND3-154aは、102aのプリチャージを開
始する（図３）。同時に、信号T122bは、以下のように、ステージ102cの終了ジ
ェネレータ106cの非同期C素子（aC）、ステージコントローラ108bのNAND3-154b
、および、ステージ102bの終了ジェネレータ106bの非同期C素子（aC）、最後に
コントローラ108aのNAND3-154aを通過した後、リセットのみされる。
がデアサートされてはならないというものである。例えば、T信号が高い値でア
サートされた場合には、ステージ102aのNAND3-154aは、102aのプリチャージを開
始する（図３）。同時に、信号T122bは、以下のように、ステージ102cの終了ジ
ェネレータ106cの非同期C素子（aC）、ステージコントローラ108bのNAND3-154b
、および、ステージ102bの終了ジェネレータ106bの非同期C素子（aC）、最後に
コントローラ108aのNAND3-154aを通過した後、リセットのみされる。
【数１】
全てのステージが同じであると仮定すると、この制約は以下のようになる。
【数２】
この制約も容易に満たされた。
【００５０】
図７(a)のインバータ150を使用することで、評価をした後でステージを隔離す
ることが可能になる。この束にした制約は、隔離フェーズが開始を早くし過ぎな
いことを既に保証している。
ることが可能になる。この束にした制約は、隔離フェーズが開始を早くし過ぎな
いことを既に保証している。
【００５１】
実施例
事例研究として、本明細書で述べたパイプラインを使用して、ゲートレベル・
パイプライン化加算器をシミュレートした。この実施例は、パイプラインステー
ジに対する複数の入力ストリームがどのようにして単一の出力ストリームへとマ
ージされ得るのかを示す。32ビットのリップルキャリー(ripple-carry)型加算器
を選択したが、その理由は、その設計がシンプルであり、非常に微細なパイプラ
インに順応するからである。この加算器の構成は、マルチメディア処理用のDSP
などの高スループットのアプリケーションに適する。
パイプライン化加算器をシミュレートした。この実施例は、パイプラインステー
ジに対する複数の入力ストリームがどのようにして単一の出力ストリームへとマ
ージされ得るのかを示す。32ビットのリップルキャリー(ripple-carry)型加算器
を選択したが、その理由は、その設計がシンプルであり、非常に微細なパイプラ
インに順応するからである。この加算器の構成は、マルチメディア処理用のDSP
などの高スループットのアプリケーションに適する。
【００５２】
図９は、リップルキャリー型加算器の例示のステージ500を示す。この加算器
の各ステージは、全加算器であり、３つのデータ入力：A502、B504、キャリーイ
ン(carry-in)Cinと、２つの出力：キャリーアウト(carry-out)Cout508とSum510
を持つ。これらの論理式は以下のようになる。
の各ステージは、全加算器であり、３つのデータ入力：A502、B504、キャリーイ
ン(carry-in)Cinと、２つの出力：キャリーアウト(carry-out)Cout508とSum510
を持つ。これらの論理式は以下のようになる。
【数３】
【００５３】
デュアルレイルとシングルレイルの符号化の組み合わせを用いて加算器のデー
タ経路を表現する。排他的論理和の操作は、そのオペランドの真数と補数の値の
両者を必要とするため、２つのレイルを使用して、ダイナミックロジックの実現
のために必要なデータ入力A、B、Cinの各自を表現する。さらに、ステージCout
は次のステージのCinであるため、これも２つのレイルを使用して表現する。一
方、Sum（合計）は、たった１つのレイルを使用して表現するが、その理由はそ
れの補数が必要でないからである。全体のデータ経路は、束にしたデータ経路で
あり、従って、２つのレイルを使用して幾つかの信号が表現されていたとしても
シングルレイルと考えることができる。
タ経路を表現する。排他的論理和の操作は、そのオペランドの真数と補数の値の
両者を必要とするため、２つのレイルを使用して、ダイナミックロジックの実現
のために必要なデータ入力A、B、Cinの各自を表現する。さらに、ステージCout
は次のステージのCinであるため、これも２つのレイルを使用して表現する。一
方、Sum（合計）は、たった１つのレイルを使用して表現するが、その理由はそ
れの補数が必要でないからである。全体のデータ経路は、束にしたデータ経路で
あり、従って、２つのレイルを使用して幾つかの信号が表現されていたとしても
シングルレイルと考えることができる。
【００５４】
A502、B504、Cin506、およびCout508をa1a0、b1b0、cin1cin0、およびcout1co ut0
でそれぞれ表記し、加算器の式は以下のように記述される。
Sum=(a1b0+a0b1)cin0+(a1b1+a0b0)cin1 （１０）
cout1=a1b1+(a1+b1)cin1 （１１）
cout0=a0b0+(a0+b0)cin0 （１２）
【００５５】
本実施態様では、３つの出力：Sum、cout1およびcout0は、単一のダイナミッ
クゲートを使用して実現した。従って、各ステージはただ１つのロジックレベル
を持つ。 本明細書で説明したパイプライン構造とは異なり、このパイプライン化加算器
は非線形構造である。ステージ500は、３つの別個の入力ストリーム即ち２つの
データオペランドとキャリーインをマージすることができる。従って、パイプラ
イン構造の代替の実施態様を複数のソースを扱うために説明する。特に、それぞ
れの全加算器が複数入力ストリームの同期点を表現するため、加算器は複数の束
にされた入力（即ち、「要求」信号）を処理する能力を持たなければならない。
クゲートを使用して実現した。従って、各ステージはただ１つのロジックレベル
を持つ。 本明細書で説明したパイプライン構造とは異なり、このパイプライン化加算器
は非線形構造である。ステージ500は、３つの別個の入力ストリーム即ち２つの
データオペランドとキャリーインをマージすることができる。従って、パイプラ
イン構造の代替の実施態様を複数のソースを扱うために説明する。特に、それぞ
れの全加算器が複数入力ストリームの同期点を表現するため、加算器は複数の束
にされた入力（即ち、「要求」信号）を処理する能力を持たなければならない。
【００５６】
入力A502とB504とは、共通のバンドリング信号のreqab523を伴う１つの共有デ
ータストリームに属するものと考えられ得る。キャリーインのreqc525を伴うCin 入力は、その他のストリームを形成する。従って、ほんの２つの入力ストリーム
：データオペランドおよびキャリーインが仮定される。実際には、これは、オペ
ランドが同じソースから来る場合のような多くのアプリケーションにおいてリー
ズナブルな仮定である。この仮定が持ちこたえられな場合、我々のアプローチは
３つの独立スレッドを扱えるように拡張され得る。
ータストリームに属するものと考えられ得る。キャリーインのreqc525を伴うCin 入力は、その他のストリームを形成する。従って、ほんの２つの入力ストリーム
：データオペランドおよびキャリーインが仮定される。実際には、これは、オペ
ランドが同じソースから来る場合のような多くのアプリケーションにおいてリー
ズナブルな仮定である。この仮定が持ちこたえられな場合、我々のアプローチは
３つの独立スレッドを扱えるように拡張され得る。
【００５７】
図１０は、終了ジェネレータ506のその他の実施態様を示す。終了ジェネレー
タ506は、データ入力reqab523とキャリーイン入力reqc525と同期を取る。それぞ
れの加算（addition）の要求信号は、１つのトランジスタを終了ジェネレータの
非同期C素子552のプルダウンスタックに加えることによって、適応する。結果と
として生じる「Done(完了)」出力信号520は、３つの宛先、即ち、キャリーイン
を送信したステージへの、および、オペランドを送信したステージへの「肯定応
答」、および、次のステージへの「要求」へと分岐する。
タ506は、データ入力reqab523とキャリーイン入力reqc525と同期を取る。それぞ
れの加算（addition）の要求信号は、１つのトランジスタを終了ジェネレータの
非同期C素子552のプルダウンスタックに加えることによって、適応する。結果と
として生じる「Done(完了)」出力信号520は、３つの宛先、即ち、キャリーイン
を送信したステージへの、および、オペランドを送信したステージへの「肯定応
答」、および、次のステージへの「要求」へと分岐する。
【００５８】
図１１で加算器アーキテクチャの全体を示す。シフトレジスター568a、568b、
および568cは、オペランドのビットを、それぞれ、加算器ステージ500a、500b、
および500cの各々へ提供する。シフトレジスター570a、570b、および570cは、そ
れぞれの加算器ステージ500a500b500cに装着され、これは当該ステージから出て
来る合計ビット（sum bits）のストリームを積算するためのものである。加算操
作のための合計ビットの全てが利用可能になったらすぐに、これらは並行に各シ
フトレジスターから１ビット読み取られることができる。シフトレジスターは、
それら自体で本明細書で説明した実施態様に基づく非同期パイプラインとして作
成され得る。
および568cは、オペランドのビットを、それぞれ、加算器ステージ500a、500b、
および500cの各々へ提供する。シフトレジスター570a、570b、および570cは、そ
れぞれの加算器ステージ500a500b500cに装着され、これは当該ステージから出て
来る合計ビット（sum bits）のストリームを積算するためのものである。加算操
作のための合計ビットの全てが利用可能になったらすぐに、これらは並行に各シ
フトレジスターから１ビット読み取られることができる。シフトレジスターは、
それら自体で本明細書で説明した実施態様に基づく非同期パイプラインとして作
成され得る。
【００５９】
32ビットリップルキャリー加算器は、３．３V電源および300°Kの操作条件の
０．６μmのHP CMOSプロセスを使用するHSPICEでシミュレーションした。高いス
ループットのためにトランジスタのサイズを最適化するために特別な考慮を払っ
た。各ダイナミックゲートのプリチャージPMOSトランジスタは、 18λ／2λのW/L比を持った。評価スタックのNMOSトランジスタは、n−スタック
の効果的な幅がp−スタックの１／３となるようなサイズにする。さらに、それ
ぞれの設計のために、タイミング制約は快適に満たされることが保証された。 表１はシミュレーション結果をまとめたものである。
０．６μmのHP CMOSプロセスを使用するHSPICEでシミュレーションした。高いス
ループットのためにトランジスタのサイズを最適化するために特別な考慮を払っ
た。各ダイナミックゲートのプリチャージPMOSトランジスタは、 18λ／2λのW/L比を持った。評価スタックのNMOSトランジスタは、n−スタック
の効果的な幅がp−スタックの１／３となるようなサイズにする。さらに、それ
ぞれの設計のために、タイミング制約は快適に満たされることが保証された。 表１はシミュレーション結果をまとめたものである。
【００６０】
【表１】
【００６１】
表１は、サイクルタイムの全体をリストし、同様にそれを分解したコンポーネ
ント：ステージ評価時間（tEval）、ステージプリチャージ時間（tPrech）、終
了ブロックを通過するときの遅れ（taC）、同じく制御ゲートを通過するときの
遅れ（tNAND3とtINV）をリストする。最後に、この表は、各加算器のスループッ
トを１秒あたり何百万操作するのかでリストする。加算器のスループットは、１
０２３（百万操作／秒）であることがわかった。 前述のものは本発明の原理を説明することのみを目的とし、本発明の範囲およ
び本質を離れることなく当業者によって様々な変形が施され得ることが理解され
るであろう。
ント：ステージ評価時間（tEval）、ステージプリチャージ時間（tPrech）、終
了ブロックを通過するときの遅れ（taC）、同じく制御ゲートを通過するときの
遅れ（tNAND3とtINV）をリストする。最後に、この表は、各加算器のスループッ
トを１秒あたり何百万操作するのかでリストする。加算器のスループットは、１
０２３（百万操作／秒）であることがわかった。 前述のものは本発明の原理を説明することのみを目的とし、本発明の範囲およ
び本質を離れることなく当業者によって様々な変形が施され得ることが理解され
るであろう。
【図１】 先行技術のパイプラインを説明する図である。
【図２ａ】 図１の先行技術のパイプラインの機能ブロックの回路を説明する図
である。
である。
【図２ｂ】 図１の先行技術のパイプラインの終了検出器を説明する図である。
【図３】 本発明による非同期デジタルパイプライン回路のブロック図である。
【図４】 本発明による図３のブロック図のゲートの回路図である。
【図５】 本発明による非同期デジタルパイプライン回路のステージの相互作用
およびフェーズのシーケンスを説明する図である。
およびフェーズのシーケンスを説明する図である。
【図６ａ】 例示のパイプラインステージコントローラの例示のペトリネット（
Petri-net）仕様を説明する図である。
Petri-net）仕様を説明する図である。
【図６ｂ】 本発明によるパイプラインステージコントローラのペトリネット仕
様を説明する図である。
様を説明する図である。
【図７ａ】 本発明による図３で示した非同期デジタルパイプライン回路のステ
ージコントローラの論理図である。
ージコントローラの論理図である。
【図７ｂ】 本発明による図７(a)で示したステージコントローラの一部の回路
図である。
図である。
【図８】 本発明による非同期デジタルパイプライン回路の代替の実施態様のブ
ロック図である。
ロック図である。
【図９】 本発明による例示の実施態様の簡単化したブロック図である。
【図１０】 本発明による図９の実施態様の一部のブロック図である。
【図１１】 本発明によるその他の実施態様の簡単化したブロック図である。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ
，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，
ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ
Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ
，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，
ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，
ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ
Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ
，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，
ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，Ｉ
Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ
，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，
ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，Ｐ
Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ
，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，
ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
(72)発明者 スティーブン エム ノーウィック
アメリカ合衆国 ニュージャージー州
07605 レオニア ハワード テラス 145
Ｆターム(参考） 5B022 AA01 BA01 FA01 FA03 FA09
Claims (20)
- 【請求項１】 ラッチレスダイナミック非同期デジタルパイプライン回路であっ
て、 第１のプリチャージ制御信号および第１の評価制御信号だけに応答して、第１
のプリチャージフェーズ、それに続く第１の評価フェーズ、およびそれに続く第
１の隔離フェーズから構成されるフェーズのサイクルを通って駆動されるよう構
成された第１の処理ステージであって、この第１の処理ステージの出力は、前記
第１の隔離フェーズのときはその入力における変化から隔離され、前記第１のプ
リチャージ制御信号は前記第１の評価制御信号から切り離されるような第１の処
理ステージと、 第２の処理ステージのフェーズを示す遷移信号に応答して、前記第１のプリチ
ャージ制御信号および第１の評価制御信号を前記第１の処理ステージに提供する
よう構成された第１のステージコントローラと、 第２のプリチャージ制御信号および第２の評価制御信号だけに応答して、第２
のプリチャージフェーズ、それに続く第２の評価フェーズ、およびそれに続く第
２の隔離フェーズから構成されるフェーズのサイクルを通って駆動されるよう構
成された第２の処理ステージと、 前記第２の評価ステージの終了に基づきアサートされる前記第２の処理ステー
ジの前記フェーズを示す前記遷移信号を提供するよう構成されている終了ジェネ
レータと、を含み、 前記第２の処理ステージの前記ステージを示す前記遷移信号が前記第１のステ
ージのコントローラによって受信されることによって、前記第１の処理ステージ
が、前記第２の処理ステージの前記フェーズを示す前期遷移信号がアサートされ
たとき、前記プリチャージフェーズ、前記評価フェーズ、および前記隔離フェー
ズを通って循環させることを可能にするように、１つの相互接続が、前記第１の
処理ステージと前記第２の処理ステージとの間に設けられた、 ラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項２】 請求項１に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１の処理ステージの前記フェーズを示す第１の遷移信号を前記第１のス
テージコントローラへ提供するよう構成されている第１の終了ジェネレータをも
含む、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項３】 請求項２に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をアサートし、前
記第１のプリチャージ制御信号をデアサートするとき、前記第１の処理ステージ
が前記第１の評価フェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項４】 請求項２に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をデアサートし、
前記第１のプリチャージ制御信号をデアサートするとき、前記第１の処理ステー
ジが前記第１の隔離フェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項５】 請求項２に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をデアサートし、
前記第１のプリチャージ制御信号がデアサートされたとき、前記第１の処理ステ
ージが前記第１のプリチャージフェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項６】 請求項２に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１の処理ステージが前記評価フェーズに入り、その前のステージが有効
な入力を前記第１の処理ステージに提供したとき、前記第１の遷移信号がアサー
トされる、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項７】 請求項２に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１の処理ステージが前記プリチャージステージに入ったとき、前記第１
の遷移信号がデアサートされる、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項８】 ラッチレスダイナミック非同期デジタルパイプライン回路であっ
て、 第１のプリチャージ制御信号および第１の評価制御信号だけに応答して、第１
のプリチャージフェーズ、それに続く第１の評価フェーズ、およびそれに続く第
１の隔離フェーズから構成されるフェーズのサイクルを通って駆動されるよう構
成された第１の処理ステージと、 前記第１のプリチャージ制御信号および前記第１の評価制御信号を前記第１の
処理ステージに提供し、遷移信号に応答する第１のステージコントローラであっ
て、この第１のプリチャージ制御信号は前記第１の評価制御信号から隔離される
ような第１のステージコントローラと、 第２のプリチャージフェーズ、それに続く第２の評価フェーズ、およびそれに
続く第２の隔離フェーズから構成されるフェーズのサイクルを通って駆動される
第２の処理ステージであって、この第２の処理ステージの前記出力は、前記第２
の隔離フェーズのときはその前記入力の変化から隔離され、そのフェーズを示す
遷移信号を前記第１のステージコントローラに提供するような第２の処理ステー
ジとを含む、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項９】 請求項８に記載のラッチレスダイナミック非同期デジタルパイプ
ライン回路において、 前記第１の処理ステージの前記フェーズを示す第１の遷移信号を前記第１のス
テージコントローラに提供するよう構成されている第１の終了ジェネレータをも
含む、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１０】 請求項９に記載のラッチレスダイナミック非同期デジタルパイ
プライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をアサートし、前
記第１のプリチャージ制御信号をデアサートするとき、前記第１の処理ステージ
が前記第１の評価フェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１１】 請求項９に記載のラッチレスダイナミック非同期デジタルパイ
プライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をデアサートし、
前記第１のプリチャージ制御信号をデアサートするとき、前記第１の処理ステー
ジが前記第１の隔離フェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１２】 請求項９に記載のラッチレスダイナミック非同期デジタルパイ
プライン回路において、 前記第１のステージコントローラが前記第１の評価制御信号をデアサートし、
前記第１のプリチャージ制御信号がアサートされるとき、前記第１の処理ステー
ジが前記第１のプリチャージフェーズに入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１３】 請求項９に記載のラッチレスダイナミック非同期デジタルパイ
プライン回路において、 前記第１の処理ステージが前記評価フェーズに入り、前段のステージが有効な
入力を前記第１の処理ステージに提供したとき、前記第１の遷移信号がアサート
される、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１４】 請求項９に記載のラッチレスダイナミック非同期デジタルパイ
プライン回路において、 前記第１の処理ステージが前記プリチャージステージに入ったとき、前記遷移
信号がデアサートされる、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項１５】 プリチャージ制御信号および評価制御信号を提供するよう構成
され、前記プリチャージ制御信号は前記評価制御信号から隔離されているような
ステージコントローラと、 入力および出力を持つ機能ブロックであって、前記ステージコントローラから
の前記プリチャージ制御信号および前記評価制御信号だけに応答して、プリチャ
ージフェーズ、それに続く評価フェーズ、およびそれに続く隔離フェーズから構
成されるフェーズのサイクルを通って駆動され、前記プリチャージフェーズに戻
るように構成され、前記隔離フェーズのとき、前記出力がその入力の変化から隔
離されているような機能ブロックと、 を含むラッチレスダイナミックロジックを持つラッチレスダイナミック非同期デ
ジタルパイプライン回路の処理ステージ。 - 【請求項１６】 請求項１５に記載のラッチレスダイナミック非同期デジタルパ
イプライン回路の処理ステージにおいて、 前記第１の評価制御信号がアサートされ、前記第１のプリチャージ制御信号が
デアサートされるとき、前記第１の処理ステージが前記第１の評価フェーズに入
る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路の処
理ステージ。 - 【請求項１７】 請求項１５に記載のラッチレスダイナミック非同期デジタルパ
イプライン回路の処理ステージにおいて、 前記第１の評価制御信号がデアサートされ、前記第１のプリチャージ制御信号
がデアサートされるとき、前記第１の処理ステージが前記第１の隔離フェーズに
入る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路の処
理ステージ。 - 【請求項１８】 請求項１５に記載のラッチレスダイナミック非同期デジタルパ
イプライン回路の処理ステージにおいて、 前記第１評価制御信号がデアサートされ、前記第１プリチャージ制御信号がア
サートされるとき、前記第１処理ステージが前記第１プリチャージフェーズに入
る、 ことを特徴とするラッチレスダイナミック非同期デジタルパイプライン回路の処
理ステージ。 - 【請求項１９】 ラッチレスダイナミック非同期デジタルパイプライン回路であ
って、 第１の処理ステージと、第２の処理ステージとを含み、 前記第１の処理ステージは、 第１のプリチャージ制御信号により制御されるプルアップスタック、第１の評価
制御信号により制御されるプルダウンスタック、第１のデータ入力、および第１
のデータ出力を含む、第１の機能ブロックであって、第１のプリチャージ制御信
号および第１の評価制御信号だけに応答して、第１のプリチャージフェーズ、そ
れに続く第１の評価フェーズ、それに続く第１の隔離フェーズから構成されるフ
ェーズのサイクルを通って駆動されるよう構成され、前記第１のプリチャージ制
御信号および第２のプリチャージ制御信号が前記第１の隔離フェーズにおいてデ
アサートされるとき前記第１のデータ出力は前記第１のデータ入力の変化から隔
離されるような第１の機能ブロックと、 前記第１のプリチャージ制御信号、前記第１の評価制御信号、および有効な入力
信号を入力として受信するよう構成された非同期Ｃ素子を含み、この非同期Ｃ素
子は、前記第１の評価制御信号および前記有効なデータ入力がアサートされると
きにアサートされ、かつ、前記第１のプリチャージ制御信号がアサートされると
きにデアサートされるような第１の遷移信号を生成する、第１の終了ジェネレー
タと、 前記第１の遷移信号を入力として受信し、第１の遅延した遷移信号を出力として
生成するよう構成された複数のインバータを含む第１のマッチドディレイ素子と
、 前記第１のマッチドディレイ素子から前記第１の遅延した遷移信号を入力として
受信し、前記第１の評価制御信号を出力として生成するよう構成されたインバー
タと、 第２の処理ステージから入力として前記第１の評価制御信号および第２の遷移信
号を受信し、前記第１の遅延した遷移信号がデアサートされるときにデアサート
され、および、前記第１の遷移信号がアサートされ並びに前記第２の制御信号が
アサートされるときにアサートされるような、中間制御信号を生成するよう構成
された非同期Ｃ素子と、入力として、前記中間制御信号、前記第１の遅延した遷
移信号、および前記第２の遷移信号を受信し、前記第１のプリチャージ制御信号
を生成するよう構成されたＮＡＮＤゲートと、を含む第１のステージコントロー
ラとを含み、 前記第２の処理ステージは、 第２のプリチャージ制御信号により制御されるプルアップスタックと、第２の評
価制御信号により制御されるプルダウンスタックと、第２のデータ入力と第２の
データ出力とを含む第２の機能ブロックであって、第２のプリチャージ制御信号
および第２の評価制御信号だけに応答して、第２のプリチャージフェーズ、それ
に続く第２の評価フェーズ、およびそれに続く第２の隔離フェーズから構成され
るフェーズのサイクルを通って駆動されるよう構成され、前記第２のプリチャー
ジ制御信号および前記第２の評価制御信号が前記第２の隔離フェーズにおいてデ
アサートされるときに前記第２のデータ出力が前記第２のデータ入力の変化から
隔離されるような、第２の機能ブロックと、 前記第２のプリチャージ制御信号、前記第２の評価制御信号、および前記第１の
遅延した遷移信号を入力として受信するよう構成された非同期Ｃ素子であって、
前記第２の評価制御信号および前記有効なデータ入力がアサートされるときには
アサートされ、および、前記第２のプリチャージ制御信号がアサートされるとき
にはデアサートされるような第２の遷移信号を生成する非同期Ｃ素子を含む第２
の終了ジェネレータと、 前記第２の遷移信号を入力として受信し、第２の遅延した遷移信号を出力として
生成するよう構成されている複数のインバータを含む第２のマッチドディレイ素
子と、 前記第２のマッチドディレイ素子から入力として前記第２の遅延した遷移信号を
受信し、前記第２の評価制御信号を出力として生成するよう構成されたインバー
タ、前記第２の遅延した遷移信号および第３の遷移信号を環境から入力として受
信し、前記第２の遅延した遷移信号がデアサートされるときにはデアサートされ
、および、前期第１の遅延した遷移信号がアサートされ並びに前記第２の遷移信
号がアサートされるときにはアサートされるような、中間制御信号を生成するよ
う構成された非同期Ｃ素子、および、前記第２の遅延した遷移信号と前記第２の
遷移信号と前記中間制御信号とを入力として受信し前記第２のプリチャージ信号
を出力として生成するよう構成されたＮＡＮＤゲートを含む、第２のステージコ
ントローラとを含む、 ラッチレスダイナミック非同期デジタルパイプライン回路。 - 【請求項２０】 ラッチレスダイナミック非同期パイプラインを用いたラッチレ
スダイナミック非同期デジタルパイプライン処理の方法であって、 前記方法は、 第１のプリチャージ制御信号および第１の評価制御信号だけに応答して、第１
のプリチャージフェーズ、それに続く第１の評価フェーズ、およびそれに続く第
１の隔離フェーズから構成されるフェーズのサイクルを通って駆動されるよう構
成された第１の処理ステージを提供するステップと、 第２のプリチャージ制御信号および第２の評価制御信号だけに応答して、第２
のプリチャージフェーズ、それに続く第２の評価フェーズ、およびそれに続く第
２の隔離フェーズから構成されるフェーズのサイクルを通って駆動されるよう構
成された第２の処理ステージであって、第２の隔離フェーズのときにはこの第２
の処理ステージの前記出力がその入力の変化から隔離されるような第２の処理ス
テージを提供するステップと、 前記第１の処理ステージで前記第１の評価フェーズを実行するステップと、 前記第２の処理ステージで前記第２の評価フェーズを実行し、前記第２の処理
ステージの前記フェーズを示す遷移信号を前記第１のステージコントローラに提
供するステップと、 前記第２の処理ステージが、前記第２の評価フェーズおよび前記第２の隔離フ
ェーズのうち１つに留まる間に、前記第１の処理フェーズの前記第１の隔離フェ
ーズ、前記第１の評価フェーズ、および前記プリチャージフェーズを実行するス
テップであって、その結果第１の処理フェーズおよび第２の処理フェーズがプリ
チャージフェーズによる分離を伴わずに２つの別個のトークンを格納するような
ステップと、 を含むラッチレスダイナミック非同期デジタルパイプライン処理の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19943900P | 2000-04-25 | 2000-04-25 | |
| US60/199,439 | 2000-04-25 | ||
| PCT/US2001/013226 WO2001082064A2 (en) | 2000-04-25 | 2001-04-25 | Circuits and methods for high-capacity asynchronous pipeline processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003532188A true JP2003532188A (ja) | 2003-10-28 |
| JP3869726B2 JP3869726B2 (ja) | 2007-01-17 |
Family
ID=22737497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001579088A Expired - Fee Related JP3869726B2 (ja) | 2000-04-25 | 2001-04-25 | 大容量非同期パイプライン処理の回路および方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6867620B2 (ja) |
| EP (1) | EP1277110A2 (ja) |
| JP (1) | JP3869726B2 (ja) |
| KR (1) | KR100729319B1 (ja) |
| CN (1) | CN1222869C (ja) |
| AU (1) | AU2001255640A1 (ja) |
| CA (1) | CA2407491A1 (ja) |
| HK (1) | HK1053177A1 (ja) |
| WO (1) | WO2001082064A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012190251A (ja) * | 2011-03-10 | 2012-10-04 | Renesas Electronics Corp | 非同期式回路 |
| JP2016082587A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、および電子機器 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082053A2 (en) | 2000-04-26 | 2001-11-01 | The Trustees Of Columbia University In The City Of New York | A low latency fifo circuit for mixed clock systems |
| KR100783687B1 (ko) | 2000-10-23 | 2007-12-07 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 래치 제어기를 갖는 비동기 파이프라인 |
| SG121719A1 (en) * | 2001-07-19 | 2006-05-26 | Oce Tech Bv | Method for creating a workflow |
| CN1902580A (zh) * | 2004-01-13 | 2007-01-24 | 皇家飞利浦电子股份有限公司 | 具有fifo流水线的电子电路 |
| US7576580B2 (en) * | 2005-04-27 | 2009-08-18 | University Of Connecticut | Energy efficient clock deskew systems and methods |
| DE102005044033B4 (de) * | 2005-09-14 | 2010-11-18 | Cas Innovations Gmbh & Co. Kg | Positionierungssystem für perkutane Interventionen |
| US20070123792A1 (en) * | 2005-11-17 | 2007-05-31 | Charlotte-Mecklenburg Hospital Authority D/B/A Carolinas Medical Center | System and method for determining airway obstruction |
| KR100861073B1 (ko) * | 2007-01-23 | 2008-10-01 | 충북대학교 산학협력단 | 적응형 파이프라인을 적용한 병렬 처리 프로세서 구조 |
| US7913007B2 (en) * | 2007-09-27 | 2011-03-22 | The University Of North Carolina | Systems, methods, and computer readable media for preemption in asynchronous systems using anti-tokens |
| US8572539B2 (en) * | 2007-11-06 | 2013-10-29 | Esilicon Corporation | Variability-aware scheme for high-performance asynchronous circuit voltage regulation |
| WO2009155370A1 (en) * | 2008-06-18 | 2009-12-23 | University Of Southern California | Multi-level domino, bundled data, and mixed templates |
| WO2010039312A2 (en) | 2008-06-27 | 2010-04-08 | The University Of North Carolina At Chapel Hill | Systems, pipeline stages, and computer readable media for advanced asynchronous pipeline circuits |
| US9002915B1 (en) | 2009-04-02 | 2015-04-07 | Xilinx, Inc. | Circuits for shifting bussed data |
| US7746109B1 (en) | 2009-04-02 | 2010-06-29 | Xilinx, Inc. | Circuits for sharing self-timed logic |
| US8527572B1 (en) | 2009-04-02 | 2013-09-03 | Xilinx, Inc. | Multiplier architecture utilizing a uniform array of logic blocks, and methods of using the same |
| US8706793B1 (en) | 2009-04-02 | 2014-04-22 | Xilinx, Inc. | Multiplier circuits with optional shift function |
| US7746108B1 (en) | 2009-04-02 | 2010-06-29 | Xilinx, Inc. | Compute-centric architecture for integrated circuits |
| US9411554B1 (en) | 2009-04-02 | 2016-08-09 | Xilinx, Inc. | Signed multiplier circuit utilizing a uniform array of logic blocks |
| US7982496B1 (en) | 2009-04-02 | 2011-07-19 | Xilinx, Inc. | Bus-based logic blocks with optional constant input |
| US7733123B1 (en) * | 2009-04-02 | 2010-06-08 | Xilinx, Inc. | Implementing conditional statements in self-timed logic circuits |
| US7746101B1 (en) | 2009-04-02 | 2010-06-29 | Xilinx, Inc. | Cascading input structure for logic blocks in integrated circuits |
| US7948265B1 (en) * | 2009-04-02 | 2011-05-24 | Xilinx, Inc. | Circuits for replicating self-timed logic |
| US7977972B2 (en) | 2009-08-07 | 2011-07-12 | The Board Of Trustees Of The University Of Arkansas | Ultra-low power multi-threshold asynchronous circuit design |
| US8188765B2 (en) * | 2010-09-15 | 2012-05-29 | International Business Machines Corporation | Circuit and method for asynchronous pipeline processing with variable request signal delay |
| US8402164B1 (en) | 2010-10-27 | 2013-03-19 | Xilinx, Inc. | Asynchronous communication network and methods of enabling the asynchronous communication of data in an integrated circuit |
| KR101012723B1 (ko) * | 2010-10-28 | 2011-02-09 | 정성규 | 제설기 |
| US9633157B2 (en) * | 2011-08-03 | 2017-04-25 | Cornell University | Energy-efficient pipeline circuit templates for high-performance asynchronous circuits |
| US9548735B1 (en) * | 2012-12-19 | 2017-01-17 | Maxim Intergrated Products, Inc. | System and method for adaptive power management |
| US9281820B2 (en) | 2013-03-01 | 2016-03-08 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
| US8836372B1 (en) | 2013-03-01 | 2014-09-16 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
| US9094013B2 (en) | 2013-05-24 | 2015-07-28 | The Board Of Trustees Of The University Of Arkansas | Single component sleep-convention logic (SCL) modules |
| US20150082006A1 (en) * | 2013-09-06 | 2015-03-19 | Futurewei Technologies, Inc. | System and Method for an Asynchronous Processor with Asynchronous Instruction Fetch, Decode, and Issue |
| US10133578B2 (en) * | 2013-09-06 | 2018-11-20 | Huawei Technologies Co., Ltd. | System and method for an asynchronous processor with heterogeneous processors |
| US20150074353A1 (en) * | 2013-09-06 | 2015-03-12 | Futurewei Technologies, Inc. | System and Method for an Asynchronous Processor with Multiple Threading |
| US10318305B2 (en) | 2013-09-06 | 2019-06-11 | Huawei Technologies Co., Ltd. | System and method for an asynchronous processor with pepelined arithmetic and logic unit |
| US9325520B2 (en) * | 2013-09-06 | 2016-04-26 | Huawei Technologies Co., Ltd. | System and method for an asynchronous processor with scheduled token passing |
| US20150268962A1 (en) * | 2014-03-24 | 2015-09-24 | GoofyFoot Labs | Asynchronous Circuit Design |
| US9558309B2 (en) | 2014-05-09 | 2017-01-31 | University Of Southern California | Timing violation resilient asynchronous template |
| US10250824B2 (en) | 2014-06-12 | 2019-04-02 | The University Of North Carolina At Chapel Hill | Camera sensor with event token based image capture and reconstruction |
| US10698692B2 (en) * | 2016-07-21 | 2020-06-30 | Advanced Micro Devices, Inc. | Controlling the operating speed of stages of an asynchronous pipeline |
| JPWO2021105814A1 (ja) * | 2019-11-29 | 2021-06-03 | ||
| KR102415074B1 (ko) * | 2020-11-30 | 2022-06-29 | 서울대학교산학협력단 | 지연 회로 및 비동기 파이프라인 제어기, 이의 제어 방법, 및 이를 갖는 회로 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US69347A (en) * | 1867-10-01 | Improved sad-iron heater | ||
| US5121003A (en) * | 1990-10-10 | 1992-06-09 | Hal Computer Systems, Inc. | Zero overhead self-timed iterative logic |
| US5329176A (en) * | 1991-04-12 | 1994-07-12 | Hewlett-Packard Company | Self-timed clocking system and method for self-timed dynamic logic circuits |
| JP3467286B2 (ja) * | 1992-05-19 | 2003-11-17 | ヒューレット・パッカード・カンパニー | 論理評価システム |
| US5859548A (en) * | 1996-07-24 | 1999-01-12 | Lg Semicon Co., Ltd. | Charge recycling differential logic (CRDL) circuit and devices using the same |
| JP3856892B2 (ja) * | 1997-03-03 | 2006-12-13 | 日本電信電話株式会社 | 自己同期型パイプラインデータパス回路および非同期信号制御回路 |
| WO2001082053A2 (en) | 2000-04-26 | 2001-11-01 | The Trustees Of Columbia University In The City Of New York | A low latency fifo circuit for mixed clock systems |
| DE60130039T2 (de) | 2000-06-09 | 2008-05-15 | The Trustees Of Columbia University In The City Of New York | Fifo-schaltungen mit geringer latenz für gemischte asynchrone und synchrone systeme |
| US6590424B2 (en) * | 2000-07-12 | 2003-07-08 | The Trustees Of Columbia University In The City Of New York | High-throughput asynchronous dynamic pipelines |
| US6356117B1 (en) * | 2000-09-29 | 2002-03-12 | Sun Microsystems, Inc. | Asynchronously controlling data transfers within a circuit |
-
2001
- 2001-04-25 JP JP2001579088A patent/JP3869726B2/ja not_active Expired - Fee Related
- 2001-04-25 KR KR1020027014415A patent/KR100729319B1/ko not_active IP Right Cessation
- 2001-04-25 CN CNB018105327A patent/CN1222869C/zh not_active Expired - Fee Related
- 2001-04-25 US US10/257,896 patent/US6867620B2/en not_active Expired - Fee Related
- 2001-04-25 CA CA002407491A patent/CA2407491A1/en not_active Abandoned
- 2001-04-25 AU AU2001255640A patent/AU2001255640A1/en not_active Abandoned
- 2001-04-25 WO PCT/US2001/013226 patent/WO2001082064A2/en active Application Filing
- 2001-04-25 EP EP01928824A patent/EP1277110A2/en not_active Withdrawn
-
2003
- 2003-07-22 HK HK03105301.0A patent/HK1053177A1/zh unknown
-
2005
- 2005-03-15 US US11/080,333 patent/US7053665B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012190251A (ja) * | 2011-03-10 | 2012-10-04 | Renesas Electronics Corp | 非同期式回路 |
| JP2016082587A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100729319B1 (ko) | 2007-06-15 |
| US6867620B2 (en) | 2005-03-15 |
| WO2001082064A3 (en) | 2002-02-07 |
| AU2001255640A1 (en) | 2001-11-07 |
| WO2001082064A2 (en) | 2001-11-01 |
| US20040025074A1 (en) | 2004-02-05 |
| EP1277110A2 (en) | 2003-01-22 |
| US20050156633A1 (en) | 2005-07-21 |
| US7053665B2 (en) | 2006-05-30 |
| CN1222869C (zh) | 2005-10-12 |
| CN1432152A (zh) | 2003-07-23 |
| CA2407491A1 (en) | 2001-11-01 |
| JP3869726B2 (ja) | 2007-01-17 |
| HK1053177A1 (zh) | 2003-10-10 |
| KR20020097233A (ko) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3869726B2 (ja) | 大容量非同期パイプライン処理の回路および方法 | |
| US6590424B2 (en) | High-throughput asynchronous dynamic pipelines | |
| US6958627B2 (en) | Asynchronous pipeline with latch controllers | |
| Singh et al. | High-throughput asynchronous pipelines for fine-grain dynamic datapaths | |
| Teifel et al. | Highly pipelined asynchronous FPGAs | |
| Singh et al. | MOUSETRAP: Ultra-high-speed transition-signaling asynchronous pipelines | |
| Yun et al. | High-performance asynchronous pipeline circuits | |
| Ozdag et al. | High-speed QDI asynchronous pipelines | |
| JP3862355B2 (ja) | 透過データ・トリガされるパイプライン・ラッチ | |
| Singh et al. | Fine-grain pipelined asynchronous adders for high-speed DSP applications | |
| US20110029941A1 (en) | Multi-level domino, bundled data, and mixed templates | |
| Singh et al. | The design of high-performance dynamic asynchronous pipelines: High-capacity style | |
| JPH05233214A (ja) | ねずみ取り論理回路用万能パイプラインラッチ | |
| JP2003216414A (ja) | ３つのゲートのクリティカル・パスを有するワイド加算器 | |
| Kol et al. | A doubly-latched asynchronous pipeline | |
| JP3488224B2 (ja) | 遷移信号制御装置とそれを用いたｄｍａコントローラ及び遷移信号制御プロセッサ | |
| Lewis et al. | Reconfigurable latch controllers for low power asynchronous circuits | |
| US5983013A (en) | Method for generating non-blocking delayed clocking signals for domino logic | |
| EP1121631B1 (en) | Reshuffled communications processes in pipelined asynchronous circuits | |
| US6122751A (en) | Pipelined data processing circuit | |
| US20040143613A1 (en) | Floating point bypass register to resolve data dependencies in pipelined instruction sequences | |
| Sravani et al. | Novel Asynchronous Pipeline Architectures for High-Throughput Applications | |
| Wang et al. | A new approach for gate-level delay-insensitive asynchronous logic | |
| Choy et al. | A fine-grain asynchronous pipeline reaching the synchronous speed | |
| SAMATHA et al. | Design of Low Delay 64-Bit Parallel Self Timed Adder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |