JP2003520511A - トランスコード方法及び装置 - Google Patents

Abstract

(57)【要約】 本発明は、出力変更データ信号（１２６）を供給するために、サブピクチャへ分割される連続するピクチャに対応する符号化されたデータ信号（１２５）中のデータを変更する方法に関する。特に、本発明は、追加的なデータ信号（１２７）を圧縮されたビデオ信号（１２５）へ挿入するために使用されうる。本発明により提案される構成は、少なくとも部分的な復号化手段と部分的な再符号化手段とを含むトランスコーダ装置に基づく。この方法は、従来技術と比較して費用効果的な解法を与え、機能的なサブステップの数が最小限とされ、特にユニークな動き補償サブステップ（２０５）を含み、簡単化と異なるサブステップ間の組合せの利点を有する。用途：符号化されたビデオ信号へのデータ挿入。

Description

【発明の詳細な説明】

【０００１】 ［発明の分野］ 本発明は、符号化されたデータ信号の中のデータを変更する方法であって、少
なくとも、 符号化されたデータ信号を復号化し、復号化されたデータ信号を供給する復号
化段階と、 変更されたデータ信号に対して行なわれ、符号化誤りを生じさせる再符号化段
階と、 符号化誤りから動き補償された信号を供給し、変更されたデータ信号を得るた
めに、少なくとも復号化されたデータ信号から得られる入力データ信号と動き補
償された信号との間の少なくとも減算サブステップを含む予測段階と、を含む方
法に関する。

【０００２】 本発明は、上述の方法を実行するためのビデオ処理装置に関する。本発明は、
例えば、放送者が一連の符号化された画像に追加的なデータを挿入しようとする
ときに使用される。本発明は、ＭＰＥＧ−２圧縮の分野に適用されるだけでなく
、より一般的に任意のビデオデータ圧縮方式に適用されうる。

【０００３】 ［発明の背景］ 符号化されたデータ信号中のデータの変更は、スタジオ編集環境において重要
な機能となってきている。これについては、例えば、国際特許出願第ＷＯ９９／
５１０３３号（ＰＨＦ９８５４６）において提案されるものがある。この特許出
願は、符号化データ信号の中のデータを変更する方法及び対応する装置について
記載している。この方法は、ビットレートトランスコーディングにより、ＭＰＥ
Ｇ−２ビットストリームへの追加的ディジタル信号挿入、例えばロゴ挿入、を可
能とする。ロゴ挿入は、ビットレートトランスコーダを拡張したものとして実施
される。図１に示す対応する図は、トランスコードモジュール１０１とロゴ追加
分岐１０２とを含む。当業者によって周知のトランスコードモジュール１０１は
、一般的に以下の要素を含む。

【０００４】 ・入力信号１２５を受信し、復号化されたデータ信号Ｅｒｒｏｒ＿Ｉ（ｎ）を
供給する残差復号化分岐１１８。この分岐は、可変長復号化器１０７、逆量子化
器１０８、それに続く逆離散コサイン変換器１０９を直列に含む。

【０００５】 ・出力信号１２６と、その復号化された変形とを供給する再符号化／復号化分
岐１０２。この出力信号を供給するために、再符号化部は、離散コサイン変換１
１０、量子化器１１１、可変符号化１１２、それに続くバッファ１１３、出力信
号１２６の一定の画質を確実とする調整手段１１４、及び、符号化誤りを発生す
る第１の減算器１２２を直列に含む。復号化部は、逆量子化器１１５とそれに続
く逆離散コサイン変換器１１６とを直列に含む。

【０００６】 ・入力信号の動きベクトルＶ（ｎ）を使用する動き補償器１０５、動き補償器
に接続され先行する信号を格納するメモリ１０６、及び第２の減算器１２３を含
む中間分岐１１９。この分岐は、予測ループとも称され、再符号化段階中に発生
された符号化誤りに対して動き補償を適用することによって出力信号の品質のド
リフトを防止する。

【０００７】 ロゴ追加分岐１０２は、加算サブステップ１２１による復号化された信号Ｅｒ
ｒｏｒ＿Ｉ（ｎ）に対する残差加算によって実施される。この残差は、参照番号
１２７を付された追加的データ信号Ｌｏｇｏ（ｎ）から、メモリ１０４に以前に
記憶されたロゴを含む基準画像に基づき主入力信号と同じベクトルＶ（ｎ）を使
用する動き補償サブステップ１０３によって得られる。

【０００８】 図１の従来技術を示す図では、２つの動き補償が実行され、第１の動き補償１
０５は、周知であり量子化サブステップ１１１によって生じたＰ及びＢピクチャ
上の品質ドリフトを補正し、第２の動き補償１０３は追加的なデータ信号１２７
に対する品質ドリフトを補正する。この動き補償器１０３は、上記信号１２７か
ら減算される参照番号１２９が付された上記動き補償された信号ＰＲＥＤ（ｌｏ
ｇｏ（ｎ−１），Ｖ（ｎ））を発生する。この動き補償された信号は非常に重要
であり、なぜならば再符号化段階の入力信号の中の以前に１０５によって動き補
償された信号１２７に対する信号の望ましくない部分を消去するためである。更
に、動き補償は先行する信号を記憶することが常に必要とされるため、２つのメ
モリ１０４及び１０６もまた必要とされる。従って、これら２つの動き補償動作
と２つのメモリブロックが存在するため、この解法はＣＰＵ負荷に関して複雑で
あるだけでなく、記憶メモリに関しても費用がかかるものとなる。

【０００９】 ［発明の概要］ 本発明は、必要とされる少ないメモリ容量が少なく、中央処理装置（ＣＰＵ）
に対する負荷の少ない、符号化されたデータ信号の中のデータを変更する方法を
提供することを目的とする。

【００１０】 本発明によるデータ変更方法は、 入力データ信号を供給するために、復号化されたデータ信号に追加的なデータ
信号を加算する第１のサブステップと、 符号化誤りに追加的なデータ信号を加算する第２のサブステップとを有し、動
き補償された信号は、第２の加算サブステップの出力信号を動き補償することに
よって得られることを特徴とする。

【００１１】 前に特徴付けられた方法の変形も提案される。この方法は、再符号化段階の前
に、変更されたデータ信号に追加的なデータ信号を加算するサブステップを更に
有することを特徴とする。

【００１２】 図２及び図３に夫々示される対応する図は、上述の加算サブステップにより、
画素領域において、追加的なデータ信号１２７に、入力データ信号に対する復号
化されたデータ信号、又は、トランスコーダドリフト補正ループ中にある信号を
加算することに基づいている。

【００１３】 本発明によれば、従来技術の解法とは異なり、ロゴデータに対する動き補償は
トランスコーダループのドリフト補正に対する動き補償と合わされるため、ロゴ
データに対して更なる別の動き補償は適用されない。従って、本発明は、最小限
の機能サブステップを含み、従って費用効果的な解法である。実際、一組の動き
報償と関連するメモリ記憶のみが使用され、この簡単化は、異なるサブステップ
の組合せが使用されると共に、動き補償の線形性といったそれ自体の特徴を用い
ることによって可能である。

【００１４】 本発明の他の目的は、上述の方法を実行する装置を提供することを目的とする
。

【００１５】 このために、本発明の第１の実施例は、符号化されたデータ信号の中のデータ
を変更する装置であって、 入力データ信号を供給するために、復号化されたデータ信号に追加的なデータ
信号を加算する第１の手段と、 符号化誤りに追加的なデータ信号を加算する第２の手段とを有し、動き補償さ
れた信号は、第２の加算手段の出力信号を動き補償することによって得られるこ
とを特徴とする装置に関する。

【００１６】 第２の実施例では、本発明は、再符号化手段の前に、変更されたデータ信号に
追加的なデータ信号を加算する手段を更に有することを特徴とする。

【００１７】 本発明の詳細な説明及び他の面については以下説明する。

【００１８】 ［発明の詳細な説明］ 本発明の特定的な面について以下の実施例と添付の図面を参照して説明する。
図中、同一の部分又はサブステップは同様の参照符号で示す。

【００１９】 上述のように、本発明は符号化されたデータ信号の中のデータを変更する従来
技術の方法の費用を低下させることを目的とする。このような発明は、入力信号
としてＭＰＥＧ−２符号化されたビデオ信号を用いた場合に非常によく適合され
るが、当業者によればこのような方法は例えばＭＰＥＧ−４、Ｈ．２６１又はＨ
．２６３標準に記載されるようなブロックベースの圧縮方法で符号化された任意
の符号化された信号に適用可能であることが明らかとなろう。以下、符号化され
たビデオ信号はＭＰＥＧ−２国際ビデオ標準（Moving Pictures Experts Group,
ISO/IEC 13818-2）に準拠すると想定して本発明について詳述する。

【００２０】 図２は、符号化されたデータ信号へデータを挿入するための本発明による第１
の費用効果的な配置を示す図である。この配置は、上述のトランスコーダの目的
を再び用い、入力信号を変更することを目的とするサブステップを挿入したもの
である。実際には、入力信号は、以下の２つの加算サブステップによって同時に
導入される画素ベースのデータ信号１２７によって変更される。

【００２１】 サブステップ１２１は、誤り残差復号化部の出力に配置され、更に正確には逆
離散コサイン変換１０９の出力信号に配置される。従って、例えばロゴ挿入の場
合、入力信号の変更は、第１に、挿入されるデータ信号１２７と入来するデータ
信号Ｅｒｒｏｒ＿Ｉ（ｎ）との加算によって行われる。この加算の結果、減算サ
ブステップ１２３の正の入力に対応する信号が生ずる。

【００２２】 サブステップ１２４は、動き補償器２０５に接続されたメモリ２０６の入力に
配置される。

【００２３】 従って、例えばロゴ追加の場合、入力信号の変更は、第２に、挿入されるデー
タ信号１２７と減算サブステップ１２２の出力信号とを加算することによって行
われる。この加算の結果、メモリ２０６の入力信号に対応する信号が生ずる。

【００２４】 本発明によって提案される第１の配置は、アルゴリズム的な観点からは、以下
帰納的な証明法を用いて示されるように、図１の従来技術で説明されるものに等
しい。

【００２５】 証明には、以下の表記を用いるものとする。

【００２６】 Ｖ（ｎ）：第ｎ番目のピクチャのベクトル、 Ｉ（ｎ）：復号化された第ｎ番目の入力ピクチャ、 Ｅｒｒｏｒ＿Ｉ（ｎ）：第ｎ番目の入力ピクチャの誤り残差、 Ｏ１（ｎ）：図１の出力信号に対応する復号化された第ｎ番目のピクチャ、 ＭＥＭ１（ｎ）：フレームメモリ１０６に格納された第ｎ番目のピクチャ、 Ｏ２（ｎ）：図２の出力信号に対応する復号化された第ｎ番目のピクチャ、 ＭＥＭ２（ｎ）：フレームメモリ２０６に格納された第ｎ番目のピクチャ、 ＰＲＥＤ（Ｘ（ｎ），Ｖ（ｎ＋１））：ベクトルＶ（ｎ＋１）を用いたピクチ
ャＸ（ｎ）の動き補償。これはピクチャＸ（ｎ＋１）の予測されるバージョンに
対応する、 Ｔ：Ｔ（ｘ）＝ＩＤＣＴ（ＩＱ（Ｑ（ＤＣＴ（ｘ））））によって定義される
変換。

【００２７】 尚、圧縮された信号のみがアクセス可能であるため、復号化されたピクチャＩ
（ｎ）、Ｏ１（ｎ）及びＯ２（ｎ）はどの図面にも図示されていない。

【００２８】 各ｎについて、以下の式、 （１） Ｏ１（ｎ）＝Ｏ２（ｎ） （２） ＭＥＭ１（ｎ）＝Ｏ１（ｎ）−Ｉ（ｎ）−Ｌｏｇｏ（ｎ） （３） ＭＥＭ２（ｎ）＝Ｏ２（ｎ）−Ｉ（ｎ） が成り立てば、従来技術の配置と図２に示される配置が同等であることが証明さ
れる。もちろん、図１及び図２の入力信号及び挿入されるデータ信号１２７はこ
の証明において同一であると仮定する。

【００２９】 イントラ符号化されたピクチャに対応する、ｎ＝０の場合、 （４） Ｅｒｒｏｒ＿Ｉ（０）＝Ｉ（０） と書くことが出来る。

【００３０】 図１から、 （５） Ｏ１（０）＝Ｔ（Ｉ（０）＋Ｌｏｇｏ（０）） （６） ＭＥＭ１（０）＝Ｏ１（０）−Ｉ（０）−Ｌｏｇｏ（０） である。

【００３１】 図２から、 （７） Ｏ２（０）＝Ｔ（Ｉ（０）＋Ｌｏｇｏ（０）） （８） ＭＥＭ２（０）＝Ｏ２（０）−Ｉ（０） である。

【００３２】 式（５）、（６）、（７）及び（８）から、式（１）、（２）及び（３）はｎ
＝０に対して成り立つと結論付けることが出来る。これらの式は、ランクｎにお
いてもやはり成り立つと仮定し、以下、式（１）、（２）及び（３）はランク（
ｎ＋１）においても成り立つことを証明する。

【００３３】 ここで、項Ａ（ｎ＋１）及び項Ｂ（ｎ＋１）を導入し、これらの項は、 Ａ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（
Ｌｏｇｏ（ｎ），Ｖ（ｎ＋１））−ＰＲＥＤ（ＭＥＭ１（ｎ），Ｖ（ｎ＋１）） Ｂ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（
ＭＥＭ２（ｎ），Ｖ（ｎ＋１）） と書くことができる。

【００３４】 式（２）及び（３）はランクｎで成り立ち、動き補償は線形であるため、Ａ（
ｎ＋１）及びＢ（ｎ＋１）は、 （９） Ａ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋ＰＲＥＤ（Ｉ（ｎ），Ｖ
（ｎ＋１））＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ１（ｎ），Ｖ（ｎ＋１）） （１０） Ａ（ｎ＋１）＝Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ
１（ｎ），Ｖ（ｎ＋１）） （１１） Ｂ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋ＰＲＥＤ（Ｉ（ｎ），
Ｖ（ｎ＋１））＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ２（ｎ），Ｖ（ｎ＋１）） （１２） Ｂ（ｎ＋１）＝Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ
２（ｎ），Ｖ（ｎ＋１）） となる。

【００３５】 式（１）はランクｎで成り立つため、式（１０）及び（１２）は、 （１３） Ａ（ｎ＋１）＝Ｂ（ｎ＋１）＝Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）
−ＰＲＥＤ（Ｏ１（ｎ），Ｖ（ｎ＋１）） となる。

【００３６】 図１及び図２から、 （１４） Ｏ１（ｎ＋１）＝Ｔ（Ａ（ｎ＋１））＋ＰＲＥＤ（Ｏ１（ｎ），Ｖ
（ｎ＋１）） （１５） ＭＥＭ１（ｎ＋１）＝Ｔ（Ａ（ｎ＋１））−Ａ（ｎ＋１） （１６） Ｏ２（ｎ＋１）＝Ｔ（Ｂ（ｎ＋１））＋ＰＲＥＤ（Ｏ２（ｎ），Ｖ
（ｎ＋１）） （１７） ＭＥＭ２（ｎ＋１）＝Ｔ（Ｂ（ｎ＋１））−Ｂ（ｎ＋１）＋Ｌｏｇ
ｏ（ｎ＋１） である。

【００３７】 式（１３）、（１５）、及び（１７）から、 （１８） ＭＥＭ１（ｎ＋１）＝Ｏ１（ｎ＋１）−Ｉ（ｎ＋１）−Ｌｏｇｏ（
ｎ＋１） （１９） ＭＥＭ２（ｎ＋１）＝Ｏ２（ｎ＋１）−Ｉ（ｎ＋１） が得られる。

【００３８】 これは、式（１）、（２）及び（３）がランクｎ＋１について成り立つことを
意味し、従来技術の図１の配置と本発明による図２に示される第１の提案される
配置とがアルゴリズム的に同等であることを示す。このように、本発明によって
提案される配置は、変更された出力信号が従来技術のものと同じ品質を有するが
、より費用効果的に得られることを確実とする。実際、挿入されるデータ信号１
２７はトランスコード疑似予測ループに直接挿入されうるため、挿入されるデー
タ信号１２７のための更なる別の動き補償及び関連するメモリは必要でなく、こ
の簡単化は動き補償の線形性により正当とされる。このように２つの動き補償を
合わせることは、殆どのディジタル信号プロセッサについて費用をかけずに２つ
の加算サブステップ１２１及び１２４の挿入が無視されるのであれば、ＣＰＵの
使用及びメモリ記憶についての実質的な利得を表わす。

【００３９】 図３は、本発明の他の実施例を示す図である。図３もまた、上述され図１に示
されたトランスコーダ配置と同じ配置に基づく。図１に示されるようなトランス
コーダ構造と比較して、入力信号を変化させるためのわずかな変更のみがなされ
ている。実際、入力信号は、再符号化ステップの入力に配置されるただ１つの加
算サブステップ１２１によって導入される信号、更に正確に言えば離散コサイン
変換１１０の入力信号に導入される信号１２７によって変更される。従って、例
えばロゴ追加の場合、入力信号の変更は、挿入されるデータ信号１２７と減算サ
ブステップ１２３の出力信号を加算することによって行なわれる。この加算の結
果、離散コサイン変換１１０の入力に対応する信号が生ずる。アルゴリズム的な
観点からは、この第２の配置もまた図１の従来技術の配置と同等である。

【００４０】 証明のため、以下の表記を用いるものとする。

【００４１】 Ｏ３（ｎ） ：図３の出力信号に対応する復号化された第ｎ番目のピクチャ、 ＭＥＭ３（ｎ）：フレームメモリ２０６に格納された第ｎ番目のピクチャ。

【００４２】 尚、圧縮された信号のみがアクセス可能であるため、復号化されたピクチャＯ
３（ｎ）は図示されていない。

【００４３】 各ｎについて３つの以下の式、 （２０） Ｏ１（ｎ）＝Ｏ３（ｎ） （２） ＭＥＭ１（ｎ）＝Ｏ１（ｎ）−Ｉ（ｎ）−Ｌｏｇｏ（ｎ） （上述の通
り） （２１） ＭＥＭ３（ｎ）＝Ｏ３（ｎ）−Ｉ（ｎ） を証明するために同じ帰納的な証明法を用いることができる。

【００４４】 明らかに、図１及び図３の入力信号及び挿入されるデータ信号１２７は、この
証明では同一であると仮定する。

【００４５】 イントラ符号化されたピクチャに対応するｎ＝０の場合、 （２２）Ｅｒｒｏｒ＿Ｉ（０）＝Ｉ（０） と書くことができる。

【００４６】 図３から、 （２３） Ｏ３（０）＝Ｔ（Ｉ（０）＋Ｌｏｇｏ（０）） （２４） ＭＥＭ３（０）＝Ｏ３（０）−Ｉ（０） である。

【００４７】 式（５）、（６）、（２３）、及び（２４）から、式（２０）及び（２１）は
ｎ＝０に対して成り立つと結論付けることができる。これらの式はランクｎにお
いてやはり成り立つと仮定し、式（２０）及び（２１）はランク（ｎ＋１）にお
いても成り立つことを証明する。

【００４８】 ここで、項Ｃ（ｎ＋１）、即ち、 Ｃ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（
ＭＥＭ３（ｎ），Ｖ（ｎ＋１）） を導入する。

【００４９】 式（２１）はランクｎにおいて成り立ち、動き補償は線形であるため、Ｃ（ｎ
＋１）は、 （２５） Ｃ（ｎ＋１）＝Ｅｒｒｏｒ＿Ｉ（ｎ＋１）＋ＰＲＥＤ（Ｉ（ｎ），
Ｖ（ｎ＋１））＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ３（ｎ），Ｖ（ｎ＋１）） （２６） Ｃ（ｎ＋１）＝Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）−ＰＲＥＤ（Ｏ
３（ｎ），Ｖ（ｎ＋１）） となる。

【００５０】 式（２０）は、ランクｎに対して成り立つため、式（２６）は、 （２７） Ａ（ｎ＋１）＝Ｃ（ｎ＋１）＝Ｉ（ｎ＋１）＋Ｌｏｇｏ（ｎ＋１）
−ＰＲＥＤ（Ｏ１（ｎ），Ｖ（ｎ＋１）） となる。

【００５１】 図３から、 （２８） Ｏ３（ｎ＋１）＝Ｔ（Ｃ（ｎ＋１）＋ＰＲＥＤ（Ｏ３（ｎ），Ｖ（
ｎ＋１）） （２９） ＭＥＭ３（ｎ＋１）＝Ｔ（Ｃ（ｎ＋１））−Ｃ（ｎ＋１）＋Ｌｏｇ
ｏ（ｎ＋１） である。

【００５２】 式（１５）、（２７）及び（２９）から、 （３０） ＭＥＭ３（ｎ＋１）＝Ｏ３（ｎ＋１）−Ｉ（ｎ＋１） と結論付けることができる。

【００５３】 従って、式（２０）及び（２１）は、ランクｎ＋１に対して成り立つ。本発明
によって提案されるスキームは、図１及び図３の出力信号の中に同一の結果が得
られることを確実とする。信号１２７のための更なる別の動き補償及び関連する
メモリは必要とされず、上記の画素ベースのデータ信号１２７は、ただ１つの費
用のかからない加算サブステップＡＤＤにより導入される。ＣＰＵの使用及びメ
モリ記憶に関して、この解法はデータ挿入のない独立したトランスコーダのもの
と略同じであり、有利である。

【００５４】 本発明による上述された図２及び図３中、入力信号データは、加算サブステッ
プにより画素ベースのデータ信号１２７の挿入により変更される。これらの挿入
されたデータは、ロゴ、即ち単一の小さいピクチャ、又はティッカ、即ち連続す
る小さい異なるピクチャに対応しうる。いずれの場合も、各ピクチャは画素ベー
スなくてはならず、即ち、粗いディジタル画像符号化に対応するいわゆるビット
マップ形式に従って符号化されたものでなくてはならない。もちろん、加算サブ
ステップいよる挿入の前に、出力信号の品質を最適化するために、上述の信号１
２７は画素ベースの信号Ｌｏｇｏ＿ｏｒｉ（ｎ）３２８から適応されてもよく、
これは図３中、フォーマットに互換性が保たれるかぎり輝度又はクロミナンスレ
ベルを変化させるステップ３１７として図３にのみ示されている。このような適
応は、本発明の保護の範囲及び程度を制限するものではないことが明らかである
。

【００５５】 この符号化されたデータ信号の中のデータを変更する方法は、例えば、配線電
子回路を用いる方法、或いは、コンピュータ読み取り可能な媒体に格納された一
組の命令であって、命令がこの回路の少なくとも一部を置き換え、置き換えられ
た部分を満たすために同じ機能を実行するためにコンピュータ又はディジタルプ
ロセッサの制御下で実行可能な方法といった幾つかの方法で実施されうる。本発
明はまた、上述の方法の段階、又は幾つかの段階を実行するためのコンピュータ
読み取り可能な命令を含むソフトウエアモジュールを含むコンピュータ読み取り
可能な媒体に関する。

【図面の簡単な説明】

【図１】 従来技術のトランスコーダをロゴ挿入分岐と共に概略的に示す図である。

【図２】 本発明による技術的な解決方法の第１の実施例を示す図である。

【図３】 本発明による技術的な解決方法の第２の実施例を示す図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＢＲ，Ｃ Ｎ，ＩＮ，ＪＰ，ＫＲ Ｆターム(参考） 5C059 KK08 MA00 MA23 MC11 MC38 ME01 PP04 UA02 UA05 UA33 5J064 AA02 AA04 BA09 BA16 BB01 BB03 BC08 BC14 BC16 BD04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 （ａ）符号化されたデータ信号を復号化し、復号化されたデ
   ータ信号を供給する復号化段階と、 （ｂ）変更されたデータ信号に対して行なわれ、符号化誤りを生じさせる再符
   号化段階と、 （ｃ）上記符号化誤りから動き補償された信号を供給し、上記変更されたデー
   タ信号を得るために、少なくとも上記復号化されたデータ信号から得られる入力
   データ信号と上記動き補償された信号との間の少なくとも減算サブステップを含
   む予測段階と、を含む符号化されたデータ信号の中のデータを変更する方法であ
   って、 （ｄ）上記入力データ信号を供給するために、上記復号化されたデータ信号に
   追加的なデータ信号を加算する第１のサブステップと、 （ｅ）上記符号化誤りに上記追加的なデータ信号を加算する第２のサブステッ
   プとを有し、上記動き補償された信号は、上記第２の加算サブステップの出力信
   号を動き補償することによって得られることを特徴とする方法。
2. 【請求項２】 （ａ）符号化されたデータ信号を復号化し、復号化されたデ
   ータ信号を供給する復号化段階と、 （ｂ）変更されたデータ信号に対して行なわれ、符号化誤りを生じさせる再符
   号化段階と、 （ｃ）上記符号化誤りから動き補償された信号を供給し、上記変更されたデー
   タ信号を得るために、少なくとも上記復号化されたデータ信号から得られる入力
   データ信号と上記動き補償された信号との間の少なくとも減算サブステップを含
   む予測段階と、を含む符号化されたデータ信号の中のデータを変更する方法であ
   って、 上記再符号化段階の前に、上記変更されたデータ信号に追加的なデータ信号を
   加算するサブステップを更に有することを特徴とする方法。
3. 【請求項３】 （ａ）符号化されたデータ信号を復号化し、復号化されたデ
   ータ信号を供給する復号化手段と、 （ｂ）変更されたデータ信号に対して行なわれ、符号化誤りを生じさせる再符
   号化手段と、 （ｃ）上記符号化誤りから動き補償された信号を供給し、上記変更されたデー
   タ信号を得るために、少なくとも上記復号化されたデータ信号から得られる入力
   データ信号と上記動き補償された信号との間で作用する少なくとも減算手段を含
   む予測手段と、を含む符号化されたデータ信号の中のデータを変更する装置であ
   って、 （ｄ）上記入力データ信号を供給するために、上記復号化されたデータ信号に
   追加的なデータ信号を加算する第１の手段と、 （ｅ）上記符号化誤りに上記追加的なデータ信号を加算する第２の手段とを有
   し、上記動き補償された信号は、上記第２の加算手段の出力信号を動き補償する
   ことによって得られることを特徴とする装置。
4. 【請求項４】 （ａ）符号化されたデータ信号を復号化し、復号化されたデ
   ータ信号を供給する復号化手段と、 （ｂ）変更されたデータ信号に対して行なわれ、符号化誤りを生じさせる再符
   号化手段と、 （ｃ）上記符号化誤りから動き補償された信号を供給し、上記変更されたデー
   タ信号を得るために、少なくとも上記復号化されたデータ信号から得られる入力
   データ信号と上記動き補償された信号との間で作用する少なくとも減算手段を含
   む予測手段と、を含む符号化されたデータ信号の中のデータを変更する装置であ
   って、 上記再符号化手段の前に、上記変更されたデータ信号に追加的なデータ信号を
   加算する手段を更に有することを特徴とする装置。
5. 【請求項５】 符号化されたデータ信号にデータを追加するためのトランス
   コード装置用のコンピュータプログラムプロダクトであって、 上記装置にロードされたときにこの装置に請求項１記載の方法を実行させる一
   組の命令を含むコンピュータプログラムプロダクト。
6. 【請求項６】 符号化されたデータ信号にデータを追加するためのトランス
   コード装置用のコンピュータプログラムプロダクトであって、 上記装置にロードされたときにこの装置に請求項２記載の方法を実行させる一
   組の命令を含むコンピュータプログラムプロダクト。