JP2003511907A - パケット交換システムの利用可能なビット率サービス装置 - Google Patents
パケット交換システムの利用可能なビット率サービス装置Info
- Publication number
- JP2003511907A JP2003511907A JP2001529148A JP2001529148A JP2003511907A JP 2003511907 A JP2003511907 A JP 2003511907A JP 2001529148 A JP2001529148 A JP 2001529148A JP 2001529148 A JP2001529148 A JP 2001529148A JP 2003511907 A JP2003511907 A JP 2003511907A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- selector
- unit
- rate
- queue length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 46
- 230000004913 activation Effects 0.000 claims abstract description 43
- 239000000284 extract Substances 0.000 claims abstract description 5
- 238000004364 calculation method Methods 0.000 claims description 48
- 230000005540 biological transmission Effects 0.000 claims description 34
- 238000007667 floating Methods 0.000 claims description 23
- 239000000872 buffer Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 14
- 238000001914 filtration Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 6
- 238000006452 multicomponent reaction Methods 0.000 abstract 4
- 102000003979 Mineralocorticoid Receptors Human genes 0.000 abstract 2
- 108090000375 Mineralocorticoid Receptors Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000006727 cell loss Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100377295 Arabidopsis thaliana ZHD11 gene Proteins 0.000 description 1
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】
正方向セル処理部２００は正方向資源管理セルの受信時、第１起動信号を発生すると共に、正方向資源管理セルから現在セルレートと最小セルレートを抽出する。｜Ｑ｜推定部は第１起動信号の受信時、(ＣＣＲ−ＭＣＲ)が明示レートより小さいかを判断して、(ＣＣＲ−ＭＣＲ)がＥＲより小さい場合に、受信されたＲＭセルが｜Ｑ｜に寄与するかを考慮し、寄与程度を累積し、｜Ｑ｜を計算する。ＥＲエンジンは第３起動信号の受信時、ＥＲを計算する。逆方向セル処理部２１２はＥＲエンジンにより計算されたＥＲが逆方向ＲＭセルの受信時、逆方向ＲＭセルから抽出したＥＲ及びＭＣＲの和より小さいかを検索して、計算されたＥＲがＥＲ及びＭＣＲの和より小さい場合に、逆方向ＲＭセルに前記計算されたＥＲを記録する。タイマは第１周期ごとに第２起動信号を｜Ｑ｜推定部２０２に提供し、第２周期ごとに第３起動信号をＥＲエンジン２０８に提供する。
Description
【０００１】
本発明はパケット交換システムに関するもので、特にパケット交換システムの
利用可能なビット率(available bit rate：以下、ＡＢＲ)サービス装置に関する
。
利用可能なビット率(available bit rate：以下、ＡＢＲ)サービス装置に関する
。
【０００２】
パケット交換ネットワークには非同期伝送モード(Asynchronous Transfer Mod
e：以下、ＡＴＭ)ネットワーク及びインタネットなどがある。前記ＡＴＭのよう
なパケット交換ネットワークの混雑流れ制御(congestion flow control)は一般
的なトラヒック管理問題の一つである。
e：以下、ＡＴＭ)ネットワーク及びインタネットなどがある。前記ＡＴＭのよう
なパケット交換ネットワークの混雑流れ制御(congestion flow control)は一般
的なトラヒック管理問題の一つである。
【０００３】
通常、ＡＴＭは情報伝達のためのネットワーク利用を下記の四つのサービス方
式を通じて達成する。即ち、固定されたビット率のサービスができるようにする
ＣＢＲ(Constant Bit Rate)サービス方式、一定なセル損失を保障すると共に、
可変的なビット率のサービスができるようにするＶＥＲ(Variable Bit Rate)サ
ービス方式、ビット率を決定しないＵＢＲ(Unspecified Bit Rate)サービス方式
、及びＡＢＲ(Available Bit Rate)サービス方式がある。前記ＡＢＲサービス方
式はソースのビット率がネットワーク状況により変化されるようにするもので、
ネットワークの利用可能な(available)ビット率に合わせてソースがデータを伝
送するようにするものである。 このようなＡＢＲサービス方式はＶＢＲサービス方式のような伝送帯域幅保障
サービスによっては効率的に支援されなかったデータアプリケーションを支援す
るためにＡＴＭネットワークに導入された。これに対する論文、または資料には
S. Sathaye “ATM Forum traffic Management Specification, Version 4.0”,
Feb.1996と、F. Bonomi and K. W. Fendick “The Rate-Based Flow Control Fr
amework For The Available Bit Rate ATM Service”, IEEE Network, vol.9, n
o.2, pp.25-39, 1995と、R. Jain “Congestion Control and Traffic Manageme
nt in ATM Networks：Recent Advances and Survey”, Computer Network and I
SDN Systems, vol.28, no.13, pp.1723-1738, 1996などがある。
式を通じて達成する。即ち、固定されたビット率のサービスができるようにする
ＣＢＲ(Constant Bit Rate)サービス方式、一定なセル損失を保障すると共に、
可変的なビット率のサービスができるようにするＶＥＲ(Variable Bit Rate)サ
ービス方式、ビット率を決定しないＵＢＲ(Unspecified Bit Rate)サービス方式
、及びＡＢＲ(Available Bit Rate)サービス方式がある。前記ＡＢＲサービス方
式はソースのビット率がネットワーク状況により変化されるようにするもので、
ネットワークの利用可能な(available)ビット率に合わせてソースがデータを伝
送するようにするものである。 このようなＡＢＲサービス方式はＶＢＲサービス方式のような伝送帯域幅保障
サービスによっては効率的に支援されなかったデータアプリケーションを支援す
るためにＡＴＭネットワークに導入された。これに対する論文、または資料には
S. Sathaye “ATM Forum traffic Management Specification, Version 4.0”,
Feb.1996と、F. Bonomi and K. W. Fendick “The Rate-Based Flow Control Fr
amework For The Available Bit Rate ATM Service”, IEEE Network, vol.9, n
o.2, pp.25-39, 1995と、R. Jain “Congestion Control and Traffic Manageme
nt in ATM Networks：Recent Advances and Survey”, Computer Network and I
SDN Systems, vol.28, no.13, pp.1723-1738, 1996などがある。
【０００４】
大部分の混雑はセル損失及び予測できないセル遅延によるバーストトラヒック
のため発生する。このような特性のため、前記ネットワークはネットワークの負
荷状況により伝送帯域率が変更できるように設計されている。これによってネッ
トワークでの利用可能な伝送帯域幅に合わせて伝送帯域幅を弾力的に調整するト
ラヒックサービス概念が導入され、このようなサービスの代表的な例がＡＴＭネ
ットワークのＡＢＲサービスである。
のため発生する。このような特性のため、前記ネットワークはネットワークの負
荷状況により伝送帯域率が変更できるように設計されている。これによってネッ
トワークでの利用可能な伝送帯域幅に合わせて伝送帯域幅を弾力的に調整するト
ラヒックサービス概念が導入され、このようなサービスの代表的な例がＡＴＭネ
ットワークのＡＢＲサービスである。
【０００５】
ＡＴＭフォーラムではＡＢＲサービスの流れ制御のために閉ループ伝送率基盤
流れ制御方式(closed-loop rate-based scheme)を採択した。前記伝送率基盤流
れ制御方式は各ソースが伝送帯域幅を制御できるようにするためにネットワーク
からフィードバックされた情報を使用する。前記フィードバック情報は資源管理
(Resource Management：以下、ＲＭ)セルと呼ばれる特定制御セルを通じて前記
ソースに伝達される。前記伝送率基盤流れ制御のためには、前記ＲＭセルにネッ
トワーク混雑状態に対する情報が記録されるべきであるが、このような情報には
明示混雑識別(Explicit Forward Congestion Indication：以下、ＥＦＣＩ)と比
較率(Relative Rate：以下、ＲＲ)、明示率(Explicit Rate：以下、ＥＲ)情報な
どがある。 このようなＡＢＲサービスはソース及びスイッチそれぞれで複雑なトラヒック
特性モデリングと号受諾制御を要求しないので、ＡＢＲサービスの具現がＣＢＲ
、またはＶＢＲサービスのような伝送帯域幅保障サービスより容易であることに
予想された。しかしＡＢＲサービスを支援するスイッチの設計及び具現は予想よ
り多くの難しさがあることに判明された。このような難しさは簡単であり、拡張
性があり、かつ、安定したＡＢＲ流れ制御アルゴリズムを設計することにあった
が、特に非同期及び分散化されたネットワーク環境でのＥＲ割り当てアルゴリズ
ムを設計することにあった。
流れ制御方式(closed-loop rate-based scheme)を採択した。前記伝送率基盤流
れ制御方式は各ソースが伝送帯域幅を制御できるようにするためにネットワーク
からフィードバックされた情報を使用する。前記フィードバック情報は資源管理
(Resource Management：以下、ＲＭ)セルと呼ばれる特定制御セルを通じて前記
ソースに伝達される。前記伝送率基盤流れ制御のためには、前記ＲＭセルにネッ
トワーク混雑状態に対する情報が記録されるべきであるが、このような情報には
明示混雑識別(Explicit Forward Congestion Indication：以下、ＥＦＣＩ)と比
較率(Relative Rate：以下、ＲＲ)、明示率(Explicit Rate：以下、ＥＲ)情報な
どがある。 このようなＡＢＲサービスはソース及びスイッチそれぞれで複雑なトラヒック
特性モデリングと号受諾制御を要求しないので、ＡＢＲサービスの具現がＣＢＲ
、またはＶＢＲサービスのような伝送帯域幅保障サービスより容易であることに
予想された。しかしＡＢＲサービスを支援するスイッチの設計及び具現は予想よ
り多くの難しさがあることに判明された。このような難しさは簡単であり、拡張
性があり、かつ、安定したＡＢＲ流れ制御アルゴリズムを設計することにあった
が、特に非同期及び分散化されたネットワーク環境でのＥＲ割り当てアルゴリズ
ムを設計することにあった。
【０００６】
一方、流れ制御閉ループに含まれている長く、かつ多様な往復時間遅延(Round
Trip Delay)とＡＢＲ ＶＣ(Virtual Circuit)間に相異なるように位置した隘路
（bottleneck）地点は高性能ＥＲ割り当てアルゴリズムの設計を難しいようにす
る。ネットワーク内のＡＢＲキューは、ＡＢＲソースの伝送率が相異なる時点の
ネットワーク状態情報により決定される時には安定化することが難しい。特にＥ
ＦＣＩマーキングやＲＲマーキング、またはＥＦＣＩマーキング及びＲＲマーキ
ングを利用した二進フィードバックマカニズムのみを使用する場合には、ＡＢＲ
キューは正常状態で持続的に振動(persistent oscillation)し、その振幅は往復
時間遅延と利用可能な伝送帯域幅の積に比例して増加した。これに対する具体的
な説明はE. Hernandez-Valencia et al., “Rate Control Algorithms for the
ATM ABR Service”, European Transactions on Telecommunications, vol.8, n
o. 1, pp7-20, 1997と、F. Bonnomi, D. Mitra and J. B. Serry, “Adaptive A
lgorithms for Feedback-Based Flow Control in High-Speed, Wide-Area ATM N
etworks”, IEEE J. Select. Areas on Communications, Vol.13, no. 7, pp. 1
267-1283, 1995と、K. K. Ratmarkrishnan and Jain “A Binary Feedback Sche
me for Congestion Avoidance in Computer Networks with a Connectionless N
etwork Layer”, Proc. ACM SIGCOMM'88, pp.303-313, 1998などに詳細に開示さ
れている。
Trip Delay)とＡＢＲ ＶＣ(Virtual Circuit)間に相異なるように位置した隘路
（bottleneck）地点は高性能ＥＲ割り当てアルゴリズムの設計を難しいようにす
る。ネットワーク内のＡＢＲキューは、ＡＢＲソースの伝送率が相異なる時点の
ネットワーク状態情報により決定される時には安定化することが難しい。特にＥ
ＦＣＩマーキングやＲＲマーキング、またはＥＦＣＩマーキング及びＲＲマーキ
ングを利用した二進フィードバックマカニズムのみを使用する場合には、ＡＢＲ
キューは正常状態で持続的に振動(persistent oscillation)し、その振幅は往復
時間遅延と利用可能な伝送帯域幅の積に比例して増加した。これに対する具体的
な説明はE. Hernandez-Valencia et al., “Rate Control Algorithms for the
ATM ABR Service”, European Transactions on Telecommunications, vol.8, n
o. 1, pp7-20, 1997と、F. Bonnomi, D. Mitra and J. B. Serry, “Adaptive A
lgorithms for Feedback-Based Flow Control in High-Speed, Wide-Area ATM N
etworks”, IEEE J. Select. Areas on Communications, Vol.13, no. 7, pp. 1
267-1283, 1995と、K. K. Ratmarkrishnan and Jain “A Binary Feedback Sche
me for Congestion Avoidance in Computer Networks with a Connectionless N
etwork Layer”, Proc. ACM SIGCOMM'88, pp.303-313, 1998などに詳細に開示さ
れている。
【０００７】
このようなＡＢＲキューの持続的な振動は周期的なバッファオーバーフロー及
びアンダーフローを発生させ、セル損失の可能性やリンクの低い利用に対する可
能性を増加させたが、このような二進フィードバックマカニズムにより発生され
るＡＢＲキューの持続的な振動を漸近的に安定化するためＥＲマーキングを通じ
たＡＢＲ流れ制御方式が導入された。しかし漸近的にＡＢＲキューを安定化する
ＥＲ割り当てアルゴリズムを単純な形態に設計することは依然として難しかった
が、これは数学的な側面から見るとき、時間遅延を有するフィードバック制御問
題に帰着された。
びアンダーフローを発生させ、セル損失の可能性やリンクの低い利用に対する可
能性を増加させたが、このような二進フィードバックマカニズムにより発生され
るＡＢＲキューの持続的な振動を漸近的に安定化するためＥＲマーキングを通じ
たＡＢＲ流れ制御方式が導入された。しかし漸近的にＡＢＲキューを安定化する
ＥＲ割り当てアルゴリズムを単純な形態に設計することは依然として難しかった
が、これは数学的な側面から見るとき、時間遅延を有するフィードバック制御問
題に帰着された。
【０００８】
前記のような漸近的安定性を保障し、閉ループ性能を任意的に制御できるよう
にするために伝送率基準流れ制御問題を離散時間フィードバック制御問題に公式
化したＥＲ割り当てアルゴリズムがL. BenmohanmedとS. M. Meerkovにより提案
された。前記ＥＲアルゴリズムが提案されたL. BenmohanmedとS. M. Meerkovの
論文は“Feedback Control of Congestion in Packet Switching Networks：The
Case of Single Congested Node”, IEEE/ACM Trans. On Networking, vol. 1,
no.6, pp693-708, 1993と、“Feedback Control of Congestion in Packet Swi
tching Networks：The Case of Multiple Congested Nodes”, International J
ournal of Communication Systems, vol. 10, no. 5, pp. 227-246, 1997などで
ある。 前記L. BenmohanmedとS. M. Meerkovにより提案されたＥＲ割り当てアルゴリ
ズムは下記数１のようである。
にするために伝送率基準流れ制御問題を離散時間フィードバック制御問題に公式
化したＥＲ割り当てアルゴリズムがL. BenmohanmedとS. M. Meerkovにより提案
された。前記ＥＲアルゴリズムが提案されたL. BenmohanmedとS. M. Meerkovの
論文は“Feedback Control of Congestion in Packet Switching Networks：The
Case of Single Congested Node”, IEEE/ACM Trans. On Networking, vol. 1,
no.6, pp693-708, 1993と、“Feedback Control of Congestion in Packet Swi
tching Networks：The Case of Multiple Congested Nodes”, International J
ournal of Communication Systems, vol. 10, no. 5, pp. 227-246, 1997などで
ある。 前記L. BenmohanmedとS. M. Meerkovにより提案されたＥＲ割り当てアルゴリ
ズムは下記数１のようである。
【数１】
【０００９】
前記数１でｒ［ｋ］は離散時間ｋでスイッチにより計算されたＥＲであり、ｑ
［ｋ］は離散時間ｋでＡＢＲキュー長さであり、ｑＴは目標とするキュー長さで
ある。αｉ及びβｊは制御器利得であり、τmaxはＡＢＲ ＶＣの最大往復時間遅
延であり、Ｉは０より大きな任意の定数である。
［ｋ］は離散時間ｋでＡＢＲキュー長さであり、ｑＴは目標とするキュー長さで
ある。αｉ及びβｊは制御器利得であり、τmaxはＡＢＲ ＶＣの最大往復時間遅
延であり、Ｉは０より大きな任意の定数である。
【００１０】
このようなアルゴリズムは上述した論文で記述された理論的根拠にも拘わらず
、その具現が複雑して実際使用には限界があったが、A. Kolarov and G. Ramamu
rthy,“A Control Theroetic Approach to the Design of Close Loop Rate Bas
ed Flow Control for High Speed ATM Networks”, Proc., IEEE INFOCOM‘97,
vol. 1, pp293-301, 1997ではこのような難しさを説明している。即ち、前記の
ようなＥＲ割り当てアルゴリズムは現在からτmax時間までのＥＲ項の値を維持
すべきであり、離散時間スロットごとに多数の浮動小数点(floating point)乗算
を遂行すべきである問題点があった。
、その具現が複雑して実際使用には限界があったが、A. Kolarov and G. Ramamu
rthy,“A Control Theroetic Approach to the Design of Close Loop Rate Bas
ed Flow Control for High Speed ATM Networks”, Proc., IEEE INFOCOM‘97,
vol. 1, pp293-301, 1997ではこのような難しさを説明している。即ち、前記の
ようなＥＲ割り当てアルゴリズムは現在からτmax時間までのＥＲ項の値を維持
すべきであり、離散時間スロットごとに多数の浮動小数点(floating point)乗算
を遂行すべきである問題点があった。
【００１１】
一方、論文S. Chong,“Second-Order Rate-Based Flow Control with Dynamic
Queue Threshold for High-Speed Wide-Area ATM Networks”, preprint 1997
と、論文A. Elwalid,“Analysis of Adaptive Rate-Based Congestion Control
for High-Speed Wide-Area Networks”, Proc. IEEE ICC'95, pp. 1948-1953, 1
995では制御理論に基づいた他のＥＲ割り当てアルゴリズムを下記数２のように
より単純な形態に提案した。
Queue Threshold for High-Speed Wide-Area ATM Networks”, preprint 1997
と、論文A. Elwalid,“Analysis of Adaptive Rate-Based Congestion Control
for High-Speed Wide-Area Networks”, Proc. IEEE ICC'95, pp. 1948-1953, 1
995では制御理論に基づいた他のＥＲ割り当てアルゴリズムを下記数２のように
より単純な形態に提案した。
【数２】
前記S. Chongの論文では前記数２のアルゴリズムが適用される場合、閉ループ
システムが漸近的に安定化されるための必要十分条件をすべてのＶＣの往復時間
遅延が同一の場合に対して提案したもので、アルゴリズムの安定性解釈を任意往
復時間遅延を有する一般的な場合まで拡張した。
システムが漸近的に安定化されるための必要十分条件をすべてのＶＣの往復時間
遅延が同一の場合に対して提案したもので、アルゴリズムの安定性解釈を任意往
復時間遅延を有する一般的な場合まで拡張した。
【００１２】
またS. Chong, R. Nagarajan and Y. T. Wangは、論文“Designing Stable AB
R Flow Control with Rate Feedback and Open-Loop Control：First-Order Con
trol Case”, Performance Evaluation, vol. 34, no. 4で下記数３のように、
もっと単純な形態のＥＲ割り当てアルゴリズムを提案した。
R Flow Control with Rate Feedback and Open-Loop Control：First-Order Con
trol Case”, Performance Evaluation, vol. 34, no. 4で下記数３のように、
もっと単純な形態のＥＲ割り当てアルゴリズムを提案した。
【数３】
ここで、[Ｘ]+＝max[ｘ,０]であり、ｘと０の中、大きな値が選択されるべき
であるとの意味である。
であるとの意味である。
【００１３】
前記数２に関連されたS. Chongの論文で二つの他の安定化条件は誘導されたも
のである。その中の一つは異種の往復時間遅延を有する一般場合に対する十分条
件であり、他の一つは同種の往復時間遅延を有する特別な場合に対する必要十分
条件である。 前記数１と比較する時、数２及び数３に開示されたＥＲ割り当てアルゴリズム
の共通的な欠点は、制御器利得とキュー長さスレショルドがＡＢＲトラヒックに
利用可能な伝送帯域幅及び遠隔隘路ＶＣにより利用された利用可能な伝送帯域幅
の一部(fraction)での順時的な認識により適切に選択されない場合に、平衡点で
リンクを十分に利用することができないので、ＡＢＲキュー長さは望ましくない
ように０に収斂されることができることである。
のである。その中の一つは異種の往復時間遅延を有する一般場合に対する十分条
件であり、他の一つは同種の往復時間遅延を有する特別な場合に対する必要十分
条件である。 前記数１と比較する時、数２及び数３に開示されたＥＲ割り当てアルゴリズム
の共通的な欠点は、制御器利得とキュー長さスレショルドがＡＢＲトラヒックに
利用可能な伝送帯域幅及び遠隔隘路ＶＣにより利用された利用可能な伝送帯域幅
の一部(fraction)での順時的な認識により適切に選択されない場合に、平衡点で
リンクを十分に利用することができないので、ＡＢＲキュー長さは望ましくない
ように０に収斂されることができることである。
【００１４】
前記遠隔隘路ＶＣはＶＣの伝送率がその自体のＰＣＲ(Peak Cell Rate)により
制限されないと、経路内の他のリンクで隘路現状が発生するので、そのリンクで
公平に分けられないＶＣである。反対に、もし、数１のようなアルゴリズムを適
用すると、上述した望ましくない平均点のようなものは存在しない。
制限されないと、経路内の他のリンクで隘路現状が発生するので、そのリンクで
公平に分けられないＶＣである。反対に、もし、数１のようなアルゴリズムを適
用すると、上述した望ましくない平均点のようなものは存在しない。
【００１５】
これによって本願出願人は“A Scalable and Stable Explicit Method for Ma
x-Min Flow Control With guarantees(No.60/157,42,1999.9.2)”に開示された
ＡＢＲサービスアルゴリズムをまた提示した。
x-Min Flow Control With guarantees(No.60/157,42,1999.9.2)”に開示された
ＡＢＲサービスアルゴリズムをまた提示した。
【００１６】
ところが、前記のように特許出願したアルゴリズムをハードウェアに具現する
ことが要求されたが、その具現においてハードウェアやメモリの要求量を最小化
することが要求された。また前記アルゴリズムの演算時、その演算の正確さが要
求された。
ことが要求されたが、その具現においてハードウェアやメモリの要求量を最小化
することが要求された。また前記アルゴリズムの演算時、その演算の正確さが要
求された。
【００１７】
従って、本発明の目的は上述したＡＢＲサービスアルゴリズムをハードウェア
に具現する時に、ハードウェアやメモリの要求量を最小化させると共に、正確な
演算結果を提供することができるパケット交換システムのＡＢＲ装置を提供する
ことにある。
に具現する時に、ハードウェアやメモリの要求量を最小化させると共に、正確な
演算結果を提供することができるパケット交換システムのＡＢＲ装置を提供する
ことにある。
【００１８】
上述した目的を達成するための本発明はパケット交換システムのＡＢＲサービ
ス装置を提供する。前記ＡＢＲサービス装置は、正方向資源管理セルの受信時、
第１起動信号を生成すると共に、正方向資源管理(Resource Management)セルか
ら現在セルレート(Current Cell Rate)と最小セルレート(Minimum Cell Rate)を
抽出する正方向セル処理部と、前記第１起動信号の受信時、前記現在セルレート
から最小セルレートを減算したもの(ＣＣＲ−ＭＣＲ)が明示レート(Explicit Ra
te：ＥＲ)より小さいかを検索して、(ＣＣＲ−ＭＣＲ)が前記ＥＲより小さい場
合、前記入力された資源管理セルが元素個数に寄与したと判断し、前記資源管理
セルが元素個数に寄与した寄与程度を、正方向資源管理セル伝送周期を第１周期
と現在セルレートを乗算した値(第１周期×ＣＣＲ)に分けて算出した後に、前記
除算結果を以前寄与程度と加算し、第２起動信号の受信時、前記累積された寄与
程度と１からロウパスフィルタリングパラメータを減算したものを乗算したもの
(累積された寄与程度×(１−ロウパスフィルタリングパラメータ)と、前記以前
元素個数と全体元素個数を加算したものと前記ロウパスフィルタリングパラメー
タを乗算したもの(以前｜Ｑ｜＋全体｜Ｑ｜×ロウパスフィルタリングパラメー
タ)を加算して元素個数(｜Ｑ｜)を算出する元素個数推定部と、第３起動信号の
受信時に、平均キュー長さから以前平均キュー長さを減算したものを第１利得値
と乗算し、これをさらに前記元素個数推定部が算出した元素個数に分けたもの(
｛［(平均キュー長さ−以前平均キュー長さ)×第１利得］÷計算された｜Ｑ｜｝
)と、前記平均キュー長さから目標キュー長さを減算したものと、第２利得値と
第３起動信号の周期を乗算し、これをさらに前記元素個数に分けたもの(｛(平均
キュー長さ−目標キュー長さ)×［(第２利得×第３起動信号の周期)÷計算され
た｜Ｑ｜］｝)を、以前明示レートから減算して明示レートを算出する明示レー
トエンジンと、逆方向資源管理セルの受信時に、前記明示レートエンジンが算出
した明示レートが前記逆方向資源管理セルから抽出した明示レートと最小セルレ
ートを加算した和より小さいと、前記算出した明示レートを前記逆方向資源管理
セルに記録して伝送する逆方向セル処理部と、前記第１周期ごとに前記第２起動
信号を発生して前記元素個数推定部に提供し、第２周期ごとに前記第３起動信号
を発生して前記明示レートエンジンに提供するタイマを備えることを特徴とする
。
ス装置を提供する。前記ＡＢＲサービス装置は、正方向資源管理セルの受信時、
第１起動信号を生成すると共に、正方向資源管理(Resource Management)セルか
ら現在セルレート(Current Cell Rate)と最小セルレート(Minimum Cell Rate)を
抽出する正方向セル処理部と、前記第１起動信号の受信時、前記現在セルレート
から最小セルレートを減算したもの(ＣＣＲ−ＭＣＲ)が明示レート(Explicit Ra
te：ＥＲ)より小さいかを検索して、(ＣＣＲ−ＭＣＲ)が前記ＥＲより小さい場
合、前記入力された資源管理セルが元素個数に寄与したと判断し、前記資源管理
セルが元素個数に寄与した寄与程度を、正方向資源管理セル伝送周期を第１周期
と現在セルレートを乗算した値(第１周期×ＣＣＲ)に分けて算出した後に、前記
除算結果を以前寄与程度と加算し、第２起動信号の受信時、前記累積された寄与
程度と１からロウパスフィルタリングパラメータを減算したものを乗算したもの
(累積された寄与程度×(１−ロウパスフィルタリングパラメータ)と、前記以前
元素個数と全体元素個数を加算したものと前記ロウパスフィルタリングパラメー
タを乗算したもの(以前｜Ｑ｜＋全体｜Ｑ｜×ロウパスフィルタリングパラメー
タ)を加算して元素個数(｜Ｑ｜)を算出する元素個数推定部と、第３起動信号の
受信時に、平均キュー長さから以前平均キュー長さを減算したものを第１利得値
と乗算し、これをさらに前記元素個数推定部が算出した元素個数に分けたもの(
｛［(平均キュー長さ−以前平均キュー長さ)×第１利得］÷計算された｜Ｑ｜｝
)と、前記平均キュー長さから目標キュー長さを減算したものと、第２利得値と
第３起動信号の周期を乗算し、これをさらに前記元素個数に分けたもの(｛(平均
キュー長さ−目標キュー長さ)×［(第２利得×第３起動信号の周期)÷計算され
た｜Ｑ｜］｝)を、以前明示レートから減算して明示レートを算出する明示レー
トエンジンと、逆方向資源管理セルの受信時に、前記明示レートエンジンが算出
した明示レートが前記逆方向資源管理セルから抽出した明示レートと最小セルレ
ートを加算した和より小さいと、前記算出した明示レートを前記逆方向資源管理
セルに記録して伝送する逆方向セル処理部と、前記第１周期ごとに前記第２起動
信号を発生して前記元素個数推定部に提供し、第２周期ごとに前記第３起動信号
を発生して前記明示レートエンジンに提供するタイマを備えることを特徴とする
。
【００１９】
［発明の詳細な説明］
以下、本発明の望ましい実施形態を添付図を参照しつつ詳細に説明する。下記
の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能また
は構成に関する具体的な説明は省略する。
の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能また
は構成に関する具体的な説明は省略する。
【００２０】
図１は本発明の望ましい実施形態によるＡＢＲサービス方式を説明するための
パケット交換ネットワークの構成を示した図である。前記図１を参照すると、前
記パケット交換ネットワークは相互連結された多数の交換器(Ｅ１乃至Ｅ３)を含
む。前記交換器(Ｅ１乃至Ｅ３)のそれぞれは多数のソースと連結される。図１で
は第１スイッチ(Ｅ１)に第１乃至第Ｎソース(Ｓ１乃至ＳＮ)が連結される。前記
各ソースはそれに対応されるように連結された交換器を通じてデータを送受信す
る。前記ソースから伝送されたデータは多数のノードを有するＶＣ経路と言われ
る経路を通じて目的地に伝達される。
パケット交換ネットワークの構成を示した図である。前記図１を参照すると、前
記パケット交換ネットワークは相互連結された多数の交換器(Ｅ１乃至Ｅ３)を含
む。前記交換器(Ｅ１乃至Ｅ３)のそれぞれは多数のソースと連結される。図１で
は第１スイッチ(Ｅ１)に第１乃至第Ｎソース(Ｓ１乃至ＳＮ)が連結される。前記
各ソースはそれに対応されるように連結された交換器を通じてデータを送受信す
る。前記ソースから伝送されたデータは多数のノードを有するＶＣ経路と言われ
る経路を通じて目的地に伝達される。
【００２１】
通常的にＡＢＲサービスではネットワークの利用可能な伝送帯域幅に関する情
報がＲＭセルを通じてソースに伝達される。本発明の望ましい実施形態ではソー
スで発生されたＲＭセルの処理のみに対して説明する。またソースで発生された
ＲＭセルはＶＣ経路を通じて目的地に伝送されるが、この時、セルの伝送方向を
正方向(forward)という。前記正方向ＲＭセルを受信した後、前記目的地は前記
正方向ＲＭセルを処理して逆方向ＲＭセルを通じてさらにソースに伝送する。こ
のように逆方向に伝送されるＲＭセルに交換器は自分に許容可能な伝送帯域幅の
情報を記録してソースに伝達し、ソースはこの伝送帯域幅に対する情報を参照し
て目的地に伝送する情報の量を適切に調節する。このような伝送帯域幅に対する
情報には、利用可能な伝送帯域幅に対する情報である明示レート(Explicit Cell
Rate：以下、ＥＲ)と、混雑が発生したことを示す混雑識別(Congestion Indica
tion：以下、ＣＩ)と、これ以上の伝送帯域幅が増加しないようにするノインク
リズ(No Increase：以下、ＮＩ)がある。またデータセルではＥＦＣＩが混雑を
示す。
報がＲＭセルを通じてソースに伝達される。本発明の望ましい実施形態ではソー
スで発生されたＲＭセルの処理のみに対して説明する。またソースで発生された
ＲＭセルはＶＣ経路を通じて目的地に伝送されるが、この時、セルの伝送方向を
正方向(forward)という。前記正方向ＲＭセルを受信した後、前記目的地は前記
正方向ＲＭセルを処理して逆方向ＲＭセルを通じてさらにソースに伝送する。こ
のように逆方向に伝送されるＲＭセルに交換器は自分に許容可能な伝送帯域幅の
情報を記録してソースに伝達し、ソースはこの伝送帯域幅に対する情報を参照し
て目的地に伝送する情報の量を適切に調節する。このような伝送帯域幅に対する
情報には、利用可能な伝送帯域幅に対する情報である明示レート(Explicit Cell
Rate：以下、ＥＲ)と、混雑が発生したことを示す混雑識別(Congestion Indica
tion：以下、ＣＩ)と、これ以上の伝送帯域幅が増加しないようにするノインク
リズ(No Increase：以下、ＮＩ)がある。またデータセルではＥＦＣＩが混雑を
示す。
【００２２】
上述したように各交換器はＡＢＲサービスのため利用可能な伝送帯域幅を計算
して、これを逆方向ＲＭセルに記録してソース側に伝送する。このような機能を
遂行するＡＢＲサービス装置は各交換器の入出力ポートカードに設けられる。
して、これを逆方向ＲＭセルに記録してソース側に伝送する。このような機能を
遂行するＡＢＲサービス装置は各交換器の入出力ポートカードに設けられる。
【００２３】
図２は前記入出力ポートカードの構成を示した図である。前記図２を参照する
と、前記入出力ポートカード１００は入出力バッファ管理部１０２と、ＡＢＲサ
ービスエンジン１０４と、出力インタフェース１０６とからなる。前記入出力バ
ッファ管理部１０２は交換器と連結され、入出力キューインを管長すると共に、
本発明の望ましい実施形態によりキューライト時にはキューライト信号をＡＢＲ
サービスエンジン１０４に提供し、キューリード時にはキューリード信号をＡＢ
Ｒサービスエンジン１０４に提供する。前記ＡＢＲサービスエンジン１０４はマ
イクロプロセッサ１０８が提供する多様なパラメータを基にして本発明の望まし
い実施形態によるＡＢＲサービスのためのＡＢＲアルゴリズム及び関連機能を一
括処理する。そして出力インタフェース１０６はＡＴＭ階層の使用者ネットワー
クインタフェース機能を遂行する。
と、前記入出力ポートカード１００は入出力バッファ管理部１０２と、ＡＢＲサ
ービスエンジン１０４と、出力インタフェース１０６とからなる。前記入出力バ
ッファ管理部１０２は交換器と連結され、入出力キューインを管長すると共に、
本発明の望ましい実施形態によりキューライト時にはキューライト信号をＡＢＲ
サービスエンジン１０４に提供し、キューリード時にはキューリード信号をＡＢ
Ｒサービスエンジン１０４に提供する。前記ＡＢＲサービスエンジン１０４はマ
イクロプロセッサ１０８が提供する多様なパラメータを基にして本発明の望まし
い実施形態によるＡＢＲサービスのためのＡＢＲアルゴリズム及び関連機能を一
括処理する。そして出力インタフェース１０６はＡＴＭ階層の使用者ネットワー
クインタフェース機能を遂行する。
【００２４】
図３は前記ＡＲＢサービスエンジン１０４のブロック構成図である。前記図３
を参照すると、正方向セル処理部２００は正方向ＲＭセルを受信し、前記受信さ
れたＲＭセルが正方向であり、ソースから生成されたものであり、かつＣＲＣエ
ラーがないと、｜Ｑ｜(Ｑは遠隔隘路ＶＣの数を示し、｜Ｑ｜はＱの元素個数を
示す)推定部２０２に第１起動信号を提供する。｜Ｑ｜推定部２０２は前記キュ
ーインを出力ポートのキューインと推定する。また、前記正方向セル処理部２０
０は入力された正方向ＲＭセルから現在セルレート(Current Cell Rate：以下、
ＣＣＲ)及び最小セルレート(Minimum Cell Rate：以下、ＭＣＲ)を抽出して前記
｜Ｑ｜推定部２０２に提供する。また、前記正方向セル処理部２００はＥＦＣＩ
混雑(congestion)が発生すると、入力された正方向セル中のデータセルのＥＦＣ
Ｉ領域をマーキング(marking)して出力する場合もある。即ち、浮動小数点シス
テムはＥＲ獲得時の正確さと範囲を提供するのに使用されることが分かる。前記
浮動小数点システムはＥＲ値のフィードバックに連関される問題を防止するため
の十分な正確さを保障する。このように、前記浮動小数点システムはＥＮエンジ
ンで計算することができるすべての範囲の数を含む。
を参照すると、正方向セル処理部２００は正方向ＲＭセルを受信し、前記受信さ
れたＲＭセルが正方向であり、ソースから生成されたものであり、かつＣＲＣエ
ラーがないと、｜Ｑ｜(Ｑは遠隔隘路ＶＣの数を示し、｜Ｑ｜はＱの元素個数を
示す)推定部２０２に第１起動信号を提供する。｜Ｑ｜推定部２０２は前記キュ
ーインを出力ポートのキューインと推定する。また、前記正方向セル処理部２０
０は入力された正方向ＲＭセルから現在セルレート(Current Cell Rate：以下、
ＣＣＲ)及び最小セルレート(Minimum Cell Rate：以下、ＭＣＲ)を抽出して前記
｜Ｑ｜推定部２０２に提供する。また、前記正方向セル処理部２００はＥＦＣＩ
混雑(congestion)が発生すると、入力された正方向セル中のデータセルのＥＦＣ
Ｉ領域をマーキング(marking)して出力する場合もある。即ち、浮動小数点シス
テムはＥＲ獲得時の正確さと範囲を提供するのに使用されることが分かる。前記
浮動小数点システムはＥＲ値のフィードバックに連関される問題を防止するため
の十分な正確さを保障する。このように、前記浮動小数点システムはＥＮエンジ
ンで計算することができるすべての範囲の数を含む。
【００２５】
前記第１起動信号の受信時、前記｜Ｑ｜推定部２０２は前記受信したＲＭセル
が｜Ｑ｜に寄与するかを判断する。即ち、前記受信されたＲＭセルが提供した前
記ＣＣＲとＭＣＲの差が前記ＥＲエンジン２０８から受信された現在のＥＲ(δ)
を越えるかを検査する。もし、前記条件が満足されると、前記ＲＭセルは前記｜
Ｑ｜に寄与するものである。すると、前記｜Ｑ｜推定部２０２はその寄与程度で
あるδを計算して、前記δをタイマ２１０が周期的に提供する第２起動信号が発
生されるまで累積し、｜Ｑ｜推定時に使用する。ここで、δは予め設定された時
間間隔にＥＲエンジン２０８により測定された更新されたＥＲを意味する。前記
｜Ｑ｜推定部２０２は前記第２起動信号の受信により｜Ｑ｜を推定してＥＲエン
ジン２０８に提供する。前記｜Ｑ｜の推定時、前記｜Ｑ｜推定部２０２は前記Ｅ
Ｒエンジン２０８から受信されたδを使用する。 δは特に安定状態に近接した遠隔隘路ＶＣの数の過小測定を防止するためのマ
ージンである。前記システムが安定状態に接近するほど、前記遠隔隘路ＶＣのＣ
ＣＲは前記ＭＣＲと前記ＥＲの和に近接する。前記マージンがないと、前記ＣＣ
Ｒに小さな混乱があっても遠隔隘路ＶＣとして誤ってカウントされることができ
る。このようなマージを有することによって、過小測定タイプにも関わらず、効
果的に除去されることができる。本実験結果を通じてはδ＝０．９が適切である
ことが分かる。
が｜Ｑ｜に寄与するかを判断する。即ち、前記受信されたＲＭセルが提供した前
記ＣＣＲとＭＣＲの差が前記ＥＲエンジン２０８から受信された現在のＥＲ(δ)
を越えるかを検査する。もし、前記条件が満足されると、前記ＲＭセルは前記｜
Ｑ｜に寄与するものである。すると、前記｜Ｑ｜推定部２０２はその寄与程度で
あるδを計算して、前記δをタイマ２１０が周期的に提供する第２起動信号が発
生されるまで累積し、｜Ｑ｜推定時に使用する。ここで、δは予め設定された時
間間隔にＥＲエンジン２０８により測定された更新されたＥＲを意味する。前記
｜Ｑ｜推定部２０２は前記第２起動信号の受信により｜Ｑ｜を推定してＥＲエン
ジン２０８に提供する。前記｜Ｑ｜の推定時、前記｜Ｑ｜推定部２０２は前記Ｅ
Ｒエンジン２０８から受信されたδを使用する。 δは特に安定状態に近接した遠隔隘路ＶＣの数の過小測定を防止するためのマ
ージンである。前記システムが安定状態に接近するほど、前記遠隔隘路ＶＣのＣ
ＣＲは前記ＭＣＲと前記ＥＲの和に近接する。前記マージンがないと、前記ＣＣ
Ｒに小さな混乱があっても遠隔隘路ＶＣとして誤ってカウントされることができ
る。このようなマージを有することによって、過小測定タイプにも関わらず、効
果的に除去されることができる。本実験結果を通じてはδ＝０．９が適切である
ことが分かる。
【００２６】
本発明の実施形態は前記ノードがＲＭセルの到着に関わりなく前記ＥＲを周期
的に更新することに特徴づけられる。前記従来計算の利得は前記ＥＲエンジン２
０８により提供された最後のＥＲが対応するノードのＲＭセルの到着時に、前記
推定部２０２に直接提供されるものである。
的に更新することに特徴づけられる。前記従来計算の利得は前記ＥＲエンジン２
０８により提供された最後のＥＲが対応するノードのＲＭセルの到着時に、前記
推定部２０２に直接提供されるものである。
【００２７】
前記ＥＲエンジン２０８は前記タイマ２１０が周期的に提供する第３起動信号
によりＥＲを計算し、前記計算されたＥＲを逆方向セル処理部２１２に提供して
、逆方向セル処理部２１２が逆方向ＲＭセルに前記計算されたＥＲを記録するこ
とができるようにする。
によりＥＲを計算し、前記計算されたＥＲを逆方向セル処理部２１２に提供して
、逆方向セル処理部２１２が逆方向ＲＭセルに前記計算されたＥＲを記録するこ
とができるようにする。
【００２８】
キューカウンター２０６は入出力バッファ管理部１０２が提供するキューライ
ト信号とキューリード信号を利用して現在のキュー長さとキューが変化された回
数に対する情報であるキュー変化回数をＥＲエンジン部２０８に提供する。また
前記キューカウンター２０６は正方向セル処理部２００がＥＦＣＩ混雑を検出し
てＥＦＣＩをマーキングできるように前記キュー長さに対する情報を正方向セル
処理部２００に提供する。そして前記キューカウンター２０６は前記逆方向セル
処理部２１２がＲＲサービスのため混雑状態と非常に混雑な状態を検出して、そ
れによって逆方向ＲＭセルにＮＩ(No Increase)、ＣＩ(Congestion Indication)
をマーキングできるように前記キュー長さに対する情報を逆方向セル処理部２１
２に提供する場合もある。
ト信号とキューリード信号を利用して現在のキュー長さとキューが変化された回
数に対する情報であるキュー変化回数をＥＲエンジン部２０８に提供する。また
前記キューカウンター２０６は正方向セル処理部２００がＥＦＣＩ混雑を検出し
てＥＦＣＩをマーキングできるように前記キュー長さに対する情報を正方向セル
処理部２００に提供する。そして前記キューカウンター２０６は前記逆方向セル
処理部２１２がＲＲサービスのため混雑状態と非常に混雑な状態を検出して、そ
れによって逆方向ＲＭセルにＮＩ(No Increase)、ＣＩ(Congestion Indication)
をマーキングできるように前記キュー長さに対する情報を逆方向セル処理部２１
２に提供する場合もある。
【００２９】
前記逆方向セル処理部２１２は受信された逆方向ＲＭセルのＥＲ及びＭＣＲの
和がＥＲエンジン２０８から伝送されたＥＲより小さいかを検索する。前記和が
前記ＥＲエンジン２０８から伝送されたＥＲより小さい場合、前記逆方向セル処
理部２１２は前記ＥＲエンジンのＥＲを前記逆方向ＲＭセルに記録する。また前
記逆方向セル処理部２１２は前記受信されたキュー長さに基づいて混雑状態と非
常に混雑な状態を検出し、前記ＲＭセルが検出されると、逆方向ＲＭセルにＮＩ
、ＣＩをマーキングする。また前記逆方向セル処理部２１２は前記のようにＥＲ
記録及びＮＩ、ＣＩマーキングが終了されると、該当ＲＭセルに対するＣＲＣを
計算して、前記ＣＲＣを前記逆方向ＲＭセルに記録する。
和がＥＲエンジン２０８から伝送されたＥＲより小さいかを検索する。前記和が
前記ＥＲエンジン２０８から伝送されたＥＲより小さい場合、前記逆方向セル処
理部２１２は前記ＥＲエンジンのＥＲを前記逆方向ＲＭセルに記録する。また前
記逆方向セル処理部２１２は前記受信されたキュー長さに基づいて混雑状態と非
常に混雑な状態を検出し、前記ＲＭセルが検出されると、逆方向ＲＭセルにＮＩ
、ＣＩをマーキングする。また前記逆方向セル処理部２１２は前記のようにＥＲ
記録及びＮＩ、ＣＩマーキングが終了されると、該当ＲＭセルに対するＣＲＣを
計算して、前記ＣＲＣを前記逆方向ＲＭセルに記録する。
【００３０】
前記タイマ２１０は予め設定された第１周期ごとに第２起動信号を生成して、
前記｜Ｑ｜推定部２０２に提供し、予め設定された第２周期ごとに第３起動信号
を生成して前記ＥＲエンジン部２０８に提供する。
前記｜Ｑ｜推定部２０２に提供し、予め設定された第２周期ごとに第３起動信号
を生成して前記ＥＲエンジン部２０８に提供する。
【００３１】
そして、マイクロプロセッサインタフェース２０４はマイクロプロセッサ１０
８が提供する各種パラメータを｜Ｑ｜推定部２０２及びＥＲエンジン部２０８に
提供する。前記のように提供される各種パラメータはレジスタなどにラッチされ
るが、これはすでに通常的に使用される技術であるので、その詳細な説明は省略
する。
８が提供する各種パラメータを｜Ｑ｜推定部２０２及びＥＲエンジン部２０８に
提供する。前記のように提供される各種パラメータはレジスタなどにラッチされ
るが、これはすでに通常的に使用される技術であるので、その詳細な説明は省略
する。
【００３２】
ここで、上述したように構成されるＡＢＲサービスエンジン１０４の各構成を
さらに詳細に説明する。
さらに詳細に説明する。
【００３３】
図４はＲＭセルの構造を示した図である。前記図４を参照すると、前記ＲＭセ
ルはＡＴＭヘッダ、プロトコル識別者(Protocol Identifier)、メッセージタイ
プ(Message Type)、ＥＲ、ＣＣＲ、ＭＣＲ、キュー長さ(Queue Length)、シケー
ンス番号(Sequence Number)及びＣＣＲに構成される。前記ＡＴＭヘッダにはペ
イロードタイプを規定するＰＴＩ(Payload Type Identifier)が含まれるが、前
記ＰＴＩの一つのビットはＥＦＣＩに使用される。そして前記メッセージタイプ
はセルの進行方向、即ち正方向セルであるか逆方向セルであるかを示すＤＩＲ(d
irection)と、前記ＲＭセルが逆方向明示混雑通知(backward explicit congesti
on notification：以下、ＢＥＣＮ)セルであるかを示すＢＮと、ネットワークで
混雑を示すＣＩ(Congestion Indication)と、これ以上の伝送帯域幅の増加を抑
制するようにするものを示すＮＩ(No Increase)とを含む。前記ＣＣＲはソース
がＲＭセルを生成する時に記録した伝送帯域幅である。前記ＭＣＲはソースがＲ
Ｍセルを発生させる時に、記録した各ＶＣの最小伝送帯域幅である。前記ＥＲは
ソースがＲＭセルを発生させたＲＭセルが逆方向に伝送される時に各交換器のＡ
ＢＲサービスエンジンが記録した利用可能な伝送帯域幅である。ここで前記ＥＲ
記録方式はＡＢＲサービスエンジンで算出した利用可能な伝送帯域幅が既存に記
録されていた利用可能な伝送帯域幅より小さい場合のみに、新たに算出した利用
可能な伝送帯域幅を貯蔵する。これによってソースはＶＣ経路中で一番小さい利
用可能な伝送帯域幅に対する情報を受信するようになる。
ルはＡＴＭヘッダ、プロトコル識別者(Protocol Identifier)、メッセージタイ
プ(Message Type)、ＥＲ、ＣＣＲ、ＭＣＲ、キュー長さ(Queue Length)、シケー
ンス番号(Sequence Number)及びＣＣＲに構成される。前記ＡＴＭヘッダにはペ
イロードタイプを規定するＰＴＩ(Payload Type Identifier)が含まれるが、前
記ＰＴＩの一つのビットはＥＦＣＩに使用される。そして前記メッセージタイプ
はセルの進行方向、即ち正方向セルであるか逆方向セルであるかを示すＤＩＲ(d
irection)と、前記ＲＭセルが逆方向明示混雑通知(backward explicit congesti
on notification：以下、ＢＥＣＮ)セルであるかを示すＢＮと、ネットワークで
混雑を示すＣＩ(Congestion Indication)と、これ以上の伝送帯域幅の増加を抑
制するようにするものを示すＮＩ(No Increase)とを含む。前記ＣＣＲはソース
がＲＭセルを生成する時に記録した伝送帯域幅である。前記ＭＣＲはソースがＲ
Ｍセルを発生させる時に、記録した各ＶＣの最小伝送帯域幅である。前記ＥＲは
ソースがＲＭセルを発生させたＲＭセルが逆方向に伝送される時に各交換器のＡ
ＢＲサービスエンジンが記録した利用可能な伝送帯域幅である。ここで前記ＥＲ
記録方式はＡＢＲサービスエンジンで算出した利用可能な伝送帯域幅が既存に記
録されていた利用可能な伝送帯域幅より小さい場合のみに、新たに算出した利用
可能な伝送帯域幅を貯蔵する。これによってソースはＶＣ経路中で一番小さい利
用可能な伝送帯域幅に対する情報を受信するようになる。
【００３４】
図５は前記正方向ＲＭセルの処理を担当する正方向セル処理部２００の構成図
である。
である。
【００３５】
前記図５を参照すると、前記正方向セル処理部２００のＵＴＯＰＩＡインタフ
ェース３００はＵＴＯＰＩＡインタフェースを提供する。前記ＵＴＯＰＩＡ(The
Universal Test ＆ Operations Physical Layer Interface for ATM)は物理階
層及び上位階層モージュル間の、前記ＡＴＭ階層のような、セル復号器の入力と
セル符号器の出力に連続される干渉を定義する。 正方向セル復号器３０２は前
記ＵＴＯＰＩＡインタフェース３００からセルスタートに対する信号であるＳＯ
Ｃ(start of cell)信号と正方向セルを受信して、前記正方向セルがデータセル
であるか、ＲＭセルであるかを検索する。
ェース３００はＵＴＯＰＩＡインタフェースを提供する。前記ＵＴＯＰＩＡ(The
Universal Test ＆ Operations Physical Layer Interface for ATM)は物理階
層及び上位階層モージュル間の、前記ＡＴＭ階層のような、セル復号器の入力と
セル符号器の出力に連続される干渉を定義する。 正方向セル復号器３０２は前
記ＵＴＯＰＩＡインタフェース３００からセルスタートに対する信号であるＳＯ
Ｃ(start of cell)信号と正方向セルを受信して、前記正方向セルがデータセル
であるか、ＲＭセルであるかを検索する。
【００３６】
前記セルがＲＭセルであると、前記正方向セル復号器３０２は前記ＲＭセルが
ソースから生成されたものかを検索し、前記ＲＭセルがソースから生成されたも
のであれば、そのＲＭセルにＣＲＣを遂行する。ＣＲＣエラーがない場合に、第
１起動信号を生成して｜Ｑ｜推定部２０２に提供すると共に、前記ＲＭセルから
ＣＣＲ及びＭＣＲを抽出して前記｜Ｑ｜推定部２０２に提供する。ＣＲＣは前記
正方向セルのＣＲＣを検査するため提供され、前記ＣＲＣ検査結果は前記正方向
セル復号器３０２に提供される。また前記正方向セル復号器３０２は混雑検出部
３０６が混雑信号を提供する時には、入力された正方向データセルにＥＦＣＩを
マーキングする。そして混雑検出部３０６は現在のキュー長さとＥＦＣＩ混雑ス
レショルドであるｇＥＦＣＩを比較して、現在キュー長さがgＥＦＣＩより大き
い場合に、ＥＦＣＩ混雑信号を発生して正方向セル復号器３０２に提供する。
ソースから生成されたものかを検索し、前記ＲＭセルがソースから生成されたも
のであれば、そのＲＭセルにＣＲＣを遂行する。ＣＲＣエラーがない場合に、第
１起動信号を生成して｜Ｑ｜推定部２０２に提供すると共に、前記ＲＭセルから
ＣＣＲ及びＭＣＲを抽出して前記｜Ｑ｜推定部２０２に提供する。ＣＲＣは前記
正方向セルのＣＲＣを検査するため提供され、前記ＣＲＣ検査結果は前記正方向
セル復号器３０２に提供される。また前記正方向セル復号器３０２は混雑検出部
３０６が混雑信号を提供する時には、入力された正方向データセルにＥＦＣＩを
マーキングする。そして混雑検出部３０６は現在のキュー長さとＥＦＣＩ混雑ス
レショルドであるｇＥＦＣＩを比較して、現在キュー長さがgＥＦＣＩより大き
い場合に、ＥＦＣＩ混雑信号を発生して正方向セル復号器３０２に提供する。
【００３７】
図６は前記正方向セル復号器３０２の詳細構成図である。前記図６を参照する
と、セルエレメントカウント部４００はＵＴＯＰＩＡのＳＯＣ信号の発生時から
正方向クロックパルスをカウントしてセルカウントに出力し、そのセルカウント
がＲＭセルの全体に対応されるごとに発生するリセット信号によりリセットされ
る。セルの伝送は前記ＳＯＣ信号により同期化される。ここでセルの前部分には
４バイト、または５バイトのヘッダがさらに付加されるが、このようにヘッダが
付加されてもセルカウントが正確にＲＭセルでのＰＴＩ位置、ＤＩＲ及びＢＮ位
置、ＣＣＲ位置、ＭＣＲ位置に対応されるようにするために、前記セルエレメン
トカウント部４００は前記セルカウントからセルタイプ/２を減算して出力する
と共に、セルバッファマルチプレクサ４１４は入力された正方向セルを整列して
出力する。
と、セルエレメントカウント部４００はＵＴＯＰＩＡのＳＯＣ信号の発生時から
正方向クロックパルスをカウントしてセルカウントに出力し、そのセルカウント
がＲＭセルの全体に対応されるごとに発生するリセット信号によりリセットされ
る。セルの伝送は前記ＳＯＣ信号により同期化される。ここでセルの前部分には
４バイト、または５バイトのヘッダがさらに付加されるが、このようにヘッダが
付加されてもセルカウントが正確にＲＭセルでのＰＴＩ位置、ＤＩＲ及びＢＮ位
置、ＣＣＲ位置、ＭＣＲ位置に対応されるようにするために、前記セルエレメン
トカウント部４００は前記セルカウントからセルタイプ/２を減算して出力する
と共に、セルバッファマルチプレクサ４１４は入力された正方向セルを整列して
出力する。
【００３８】
図７は前記セルエレメントカウント部４００の詳細構成図である。前記図７を
参照すると、フリップ・フロップＤは電源に連結される入力端子Ｄと、前記ＳＯ
Ｃ信号を受信するためのクロック端子と、前記リセット信号を受信するためのリ
セット端子を有する。これによって前記フリップ・フロップＤはＳＯＣの受信時
にハイになり、リセット信号の受信時にロウになるセルスタート信号を発生する
。前記セルスタート信号とリセット信号は論理積ゲート(ＡＮＤ)に入力され、論
理積ゲート(ＡＮＤ)は二つの信号が同時にロウである場合にカウンター(ＣＮＴ)
をリセットするための信号を発生する。前記カウンター(ＣＮＴ)は正方向クロッ
クパルスをカウントし、セルスタート信号とリセット信号が同時に発生される場
合にリセットされる。前記カウンター(ＣＮＴ)の出力とセルタイプ/２は減算器(
ＡＤ)に入力され、前記減算器(ＡＤ)は前記カウンター(ＡＮＴ)の出力からセル
タイプ/２を減算し、前記減算結果をセルカウントとして出力する。ここで前記
セルタイプ/２はマイクロプロセッサ１０８により提供されることができる。
参照すると、フリップ・フロップＤは電源に連結される入力端子Ｄと、前記ＳＯ
Ｃ信号を受信するためのクロック端子と、前記リセット信号を受信するためのリ
セット端子を有する。これによって前記フリップ・フロップＤはＳＯＣの受信時
にハイになり、リセット信号の受信時にロウになるセルスタート信号を発生する
。前記セルスタート信号とリセット信号は論理積ゲート(ＡＮＤ)に入力され、論
理積ゲート(ＡＮＤ)は二つの信号が同時にロウである場合にカウンター(ＣＮＴ)
をリセットするための信号を発生する。前記カウンター(ＣＮＴ)は正方向クロッ
クパルスをカウントし、セルスタート信号とリセット信号が同時に発生される場
合にリセットされる。前記カウンター(ＣＮＴ)の出力とセルタイプ/２は減算器(
ＡＤ)に入力され、前記減算器(ＡＤ)は前記カウンター(ＡＮＴ)の出力からセル
タイプ/２を減算し、前記減算結果をセルカウントとして出力する。ここで前記
セルタイプ/２はマイクロプロセッサ１０８により提供されることができる。
【００３９】
さらに図６を参照すると、前記セルエリメントカウント部４００により生成さ
れたセルカウントは比較器４０２に入力される。前記比較器４０２は入力された
セルカウントが正方向ＲＭセルでのＰＴＩ位置に対応される時にＰＴＩクロック
を発生し、メッセージタイプの位置に対応される時にＤＩＲ＿ＢＮクロックを発
生し、ＣＣＲ位置に対応される時にＣＣＲクロックを発生し、ＭＣＲ位置に対応
される時にＭＣＲクロックを発生する。また前記セルカウントが全体セルの長さ
に対応される時にエンドクロック(end clock)を発生する。前記比較器４０２が
出力するＰＴＩクロック、ＤＩＲ＿ＢＮクロック、ＣＣＲクロック、ＭＣＲクロ
ック、ＥＮＤクロックは第１レジスタ部４０４を通じて正方向クロックに同期さ
れる。前記第１レジスタ部４０４を通じて同期され出力されるエンドクロックは
インバータ(ＩＮＶ)を通じて反転されセルエリメントカウント部４００のリセッ
ト信号として提供される。そして前記第１レジスタ部４０４のＰＴＩ、ＤＩＲ＿
ＢＮ、ＣＣＲ及びＭＣＲクロックのそれぞれはＰＴＩレジスタ４０６、ＤＩＲ＿
ＢＮレジスタ４０８、ＣＣＲレジスタ４１０及びＭＣＲレジスタ４１２のクロッ
クにそれぞれ入力される。
れたセルカウントは比較器４０２に入力される。前記比較器４０２は入力された
セルカウントが正方向ＲＭセルでのＰＴＩ位置に対応される時にＰＴＩクロック
を発生し、メッセージタイプの位置に対応される時にＤＩＲ＿ＢＮクロックを発
生し、ＣＣＲ位置に対応される時にＣＣＲクロックを発生し、ＭＣＲ位置に対応
される時にＭＣＲクロックを発生する。また前記セルカウントが全体セルの長さ
に対応される時にエンドクロック(end clock)を発生する。前記比較器４０２が
出力するＰＴＩクロック、ＤＩＲ＿ＢＮクロック、ＣＣＲクロック、ＭＣＲクロ
ック、ＥＮＤクロックは第１レジスタ部４０４を通じて正方向クロックに同期さ
れる。前記第１レジスタ部４０４を通じて同期され出力されるエンドクロックは
インバータ(ＩＮＶ)を通じて反転されセルエリメントカウント部４００のリセッ
ト信号として提供される。そして前記第１レジスタ部４０４のＰＴＩ、ＤＩＲ＿
ＢＮ、ＣＣＲ及びＭＣＲクロックのそれぞれはＰＴＩレジスタ４０６、ＤＩＲ＿
ＢＮレジスタ４０８、ＣＣＲレジスタ４１０及びＭＣＲレジスタ４１２のクロッ
クにそれぞれ入力される。
【００４０】
セルバッファマルチプレクサ４１４は付加されるヘッダが４バイトであると、
第２レジスタ４２０から１６ビットのセルを読み出し、ヘッダが５バイトである
と、第２レジスタ４２０から８ビットのセルと第１レジスタ４１８から８ビット
のセルを読み出す。これによって付加されるヘッダが４バイトであるか、５バイ
トであるかに関わらずセルが整列され出力される。
第２レジスタ４２０から１６ビットのセルを読み出し、ヘッダが５バイトである
と、第２レジスタ４２０から８ビットのセルと第１レジスタ４１８から８ビット
のセルを読み出す。これによって付加されるヘッダが４バイトであるか、５バイ
トであるかに関わらずセルが整列され出力される。
【００４１】
図８及び図９は第１及び第２レジスタ４１８、４２０のＲＭセルバッファリン
グ過程を示した図である。ＲＭセルはバイト単位に第１及び第２レジスタ４１８
及び４１９にバッファリングされる。図８に示したように、付加されるヘッダが
４バイトである場合には、ＲＭセルの始めの二つのバイトが整列されバッファリ
ングされるが、付加されるヘッダが５バイトである場合には、図９に示したよう
にＲＭセルの始めの二つのバイトがずれてバッファリングされる。前記付加され
るヘッダの種類はセルタイプにより区分されるが、４バイトのヘッダが付加され
る場合のセルタイプは０１００であり、前記５バイトのヘッダが付加される場合
のセルタイプは０１０１である。即ち、セルタイプのＬＳＢ(Least Significant
Bit)を検査することにより、ＲＭセルに付加されたヘッダの種類が判別できる
ようになる。
グ過程を示した図である。ＲＭセルはバイト単位に第１及び第２レジスタ４１８
及び４１９にバッファリングされる。図８に示したように、付加されるヘッダが
４バイトである場合には、ＲＭセルの始めの二つのバイトが整列されバッファリ
ングされるが、付加されるヘッダが５バイトである場合には、図９に示したよう
にＲＭセルの始めの二つのバイトがずれてバッファリングされる。前記付加され
るヘッダの種類はセルタイプにより区分されるが、４バイトのヘッダが付加され
る場合のセルタイプは０１００であり、前記５バイトのヘッダが付加される場合
のセルタイプは０１０１である。即ち、セルタイプのＬＳＢ(Least Significant
Bit)を検査することにより、ＲＭセルに付加されたヘッダの種類が判別できる
ようになる。
【００４２】
このようにして、前記セルバッファマルチプレクサ４１４は前記セルタイプの
ＬＳＢを受信し、前記ＬＳＢが０であると、第２レジスタ４２０から１６ビット
をリードし、前記ＬＳＢが１であると、第２レジスタ４２０からの８ビットと第
１レジスタ４１８からの８ビットをリードする。
ＬＳＢを受信し、前記ＬＳＢが０であると、第２レジスタ４２０から１６ビット
をリードし、前記ＬＳＢが１であると、第２レジスタ４２０からの８ビットと第
１レジスタ４１８からの８ビットをリードする。
【００４３】
前記のようにセルバッファマルチプレクサ４１４はＲＭセルを整列して第２レ
ジスタ部４１６に出力し、前記第２レジスタ部４１６は受信されたＲＭセルを正
方向クロックに同期してＰＴＩレジスタ４０６、ＤＩＲ＿ＢＮレジスタ４０８、
ＣＣＲレジスタ４１０、ＭＣＲレジスタ４１２に提供する。前記ＰＴＩレジスタ
４０６、ＤＩＲ＿ＢＮレジスタ４０８、ＣＣＲレジスタ４１０、ＭＣＲレジスタ
４１２のそれぞれは前記第２レジスタ部４１６からＲＭセルを受信してＰＴＩク
ロック、ＤＩＲ＿ＢＮクロック、ＣＣＲクロック、ＭＣＲクロックが発生する時
に入力されたデータをラッチする。これによって、前記ＰＴＩレジスタ４０６、
ＤＩＲ＿ＢＮレジスタ４０８、ＣＣＲレジスタ４１０、ＭＣＲレジスタ４１２の
それぞれはＲＭセルのＰＴＩ、メッセージタイプ、ＣＣＲ、ＭＣＲをラッチし、
前記ＣＣＲ及びＭＣＲは｜Ｑ｜推定部２０２に入力される。
ジスタ部４１６に出力し、前記第２レジスタ部４１６は受信されたＲＭセルを正
方向クロックに同期してＰＴＩレジスタ４０６、ＤＩＲ＿ＢＮレジスタ４０８、
ＣＣＲレジスタ４１０、ＭＣＲレジスタ４１２に提供する。前記ＰＴＩレジスタ
４０６、ＤＩＲ＿ＢＮレジスタ４０８、ＣＣＲレジスタ４１０、ＭＣＲレジスタ
４１２のそれぞれは前記第２レジスタ部４１６からＲＭセルを受信してＰＴＩク
ロック、ＤＩＲ＿ＢＮクロック、ＣＣＲクロック、ＭＣＲクロックが発生する時
に入力されたデータをラッチする。これによって、前記ＰＴＩレジスタ４０６、
ＤＩＲ＿ＢＮレジスタ４０８、ＣＣＲレジスタ４１０、ＭＣＲレジスタ４１２の
それぞれはＲＭセルのＰＴＩ、メッセージタイプ、ＣＣＲ、ＭＣＲをラッチし、
前記ＣＣＲ及びＭＣＲは｜Ｑ｜推定部２０２に入力される。
【００４４】
前記ＲＭセル検出部４２８は前記メッセージタイプを受信して、メッセージタ
イプのＤＩＲとＢＮを検索して、該当セルが正方向のＲＭセルであり、かつソー
スから発生されたものであるかを判断する。この時、該当セルが正方向であり、
かつソースから発生されたものであると、前記ＲＭセル検出部４２８はＲＭスタ
ート信号を発生してＥＦＣＩマーキング部４３０と論理積ゲートに提供する。前
記論理積ゲートはＣＲＣエラーが検出されないことを示すＣＲＣエラー検出信号
とＲＭスタート信号が同時に発生される時に、第１起動信号を発生してこれを｜
Ｑ｜推定部２０２に提供する。
イプのＤＩＲとＢＮを検索して、該当セルが正方向のＲＭセルであり、かつソー
スから発生されたものであるかを判断する。この時、該当セルが正方向であり、
かつソースから発生されたものであると、前記ＲＭセル検出部４２８はＲＭスタ
ート信号を発生してＥＦＣＩマーキング部４３０と論理積ゲートに提供する。前
記論理積ゲートはＣＲＣエラーが検出されないことを示すＣＲＣエラー検出信号
とＲＭスタート信号が同時に発生される時に、第１起動信号を発生してこれを｜
Ｑ｜推定部２０２に提供する。
【００４５】
一方、前記入力されたセルがデータセルであり(即ちＲＭスタート信号が提供
されない状態)、混雑信号とセルスタート信号が発生すると、該当セルのＰＴＩ
に含まれたＥＦＣＩをマーキングする。ところが、セルにヘッダが付加される場
合に、前記ＰＴＩ部分は第１乃至第５レジスタ４１８乃至４２６を通過する時に
、上位８ビットに通過するか、下位８ビットに通過することができる。前記ＥＦ
ＣＩマーキング部４３０はこのような場合に適応的にＥＦＣＩをマーキングする
が、これを図１０を詳細して説明する。前記セルに４バイトのヘッダが付加され
る場合に、前記ＰＴＩは第１乃至第５レジスタ４１８乃至４２６を上位８ビット
に通過し、前記セルに５バイトのヘッダが付加される場合に、前記ＰＴＩは第１
乃至第５レジスタ４１８乃至４２６を下位８ビットに通過する。前記ＥＦＣＩマ
ーキング部４３０の第１論理積ゲート(ＡＮＤ１)は混雑信号とセルタイプのＬＳ
Ｂが同時に１である場合に、第１論理和ゲート(ＯＲ１)に１を提供する。前記第
１論理和ゲート(ＯＲ１)はＰＴＩのＥＦＣＩビットと前記第１論理積ゲート(Ａ
ＮＤ１)の出力を論理和して出力する。即ち上位８ビットに通過するＰＴＩのＥ
ＦＣＩビットは混雑信号とＬＳＢが同時に１である場合に１にマーキングされる
。前記ＥＦＣＩマーキング部４３０の第２論理積ゲート(ＡＮＤ２)は混雑信号と
インバータ(ＩＮＶ)により反転されたセルタイプのＬＳＢが同時に１である場合
に第２論理和ゲート(ＯＲ２)に１を提供する。前記第２論理和ゲート(ＯＲ２)は
ＰＴＩのＥＦＣＩビットと前記第２論理積ゲート(ＡＮＤ２)の出力を論理和して
出力する。即ち下位８ビットに通過するＰＴＩのＥＦＣＩに対応されるビットは
、混雑信号が１であり、前記反転されたセルタイプのＬＳＢは０である場合に１
にマーキングされる。
されない状態)、混雑信号とセルスタート信号が発生すると、該当セルのＰＴＩ
に含まれたＥＦＣＩをマーキングする。ところが、セルにヘッダが付加される場
合に、前記ＰＴＩ部分は第１乃至第５レジスタ４１８乃至４２６を通過する時に
、上位８ビットに通過するか、下位８ビットに通過することができる。前記ＥＦ
ＣＩマーキング部４３０はこのような場合に適応的にＥＦＣＩをマーキングする
が、これを図１０を詳細して説明する。前記セルに４バイトのヘッダが付加され
る場合に、前記ＰＴＩは第１乃至第５レジスタ４１８乃至４２６を上位８ビット
に通過し、前記セルに５バイトのヘッダが付加される場合に、前記ＰＴＩは第１
乃至第５レジスタ４１８乃至４２６を下位８ビットに通過する。前記ＥＦＣＩマ
ーキング部４３０の第１論理積ゲート(ＡＮＤ１)は混雑信号とセルタイプのＬＳ
Ｂが同時に１である場合に、第１論理和ゲート(ＯＲ１)に１を提供する。前記第
１論理和ゲート(ＯＲ１)はＰＴＩのＥＦＣＩビットと前記第１論理積ゲート(Ａ
ＮＤ１)の出力を論理和して出力する。即ち上位８ビットに通過するＰＴＩのＥ
ＦＣＩビットは混雑信号とＬＳＢが同時に１である場合に１にマーキングされる
。前記ＥＦＣＩマーキング部４３０の第２論理積ゲート(ＡＮＤ２)は混雑信号と
インバータ(ＩＮＶ)により反転されたセルタイプのＬＳＢが同時に１である場合
に第２論理和ゲート(ＯＲ２)に１を提供する。前記第２論理和ゲート(ＯＲ２)は
ＰＴＩのＥＦＣＩビットと前記第２論理積ゲート(ＡＮＤ２)の出力を論理和して
出力する。即ち下位８ビットに通過するＰＴＩのＥＦＣＩに対応されるビットは
、混雑信号が１であり、前記反転されたセルタイプのＬＳＢは０である場合に１
にマーキングされる。
【００４６】
そして第１乃至第５レジスタ４１８乃至４２６は入力された正方向セルをバッ
ファリングして出力すると共に、ＳＯＣ及びエンプティ(empty)信号をバッファ
リングして出力する。
ファリングして出力すると共に、ＳＯＣ及びエンプティ(empty)信号をバッファ
リングして出力する。
【００４７】
前記正方向セル処理部２００が提供する第１起動信号とＣＣＲ及びＭＣＲを利
用して｜Ｑ｜を推定する｜Ｑ｜推定部２０２の構成及び動作を図１１を参照して
詳細に説明する。
用して｜Ｑ｜を推定する｜Ｑ｜推定部２０２の構成及び動作を図１１を参照して
詳細に説明する。
【００４８】
前記｜Ｑ｜推定部２０２は前記正方向セル処理部２００が第１起動信号を提供
するごとに提供されたＲＭセルが｜Ｑ｜に寄与したかを判断するδ演算判断部５
００と、前記ＲＡＭセルが｜Ｑ｜に寄与したと判断される場合に、その寄与程度
であるδを演算して以前値に累積して出力するδ演算部５０２と、前記累積され
たδを利用して｜Ｑ｜の推定値を演算して出力する｜Ｑ｜演算部５０４に構成さ
れる。
するごとに提供されたＲＭセルが｜Ｑ｜に寄与したかを判断するδ演算判断部５
００と、前記ＲＡＭセルが｜Ｑ｜に寄与したと判断される場合に、その寄与程度
であるδを演算して以前値に累積して出力するδ演算部５０２と、前記累積され
たδを利用して｜Ｑ｜の推定値を演算して出力する｜Ｑ｜演算部５０４に構成さ
れる。
【００４９】
前記δ演算判断部５００はＥＲエンジン２０８から受信されたＫ＊ＥＲがＣＣ
Ｒ−ＭＣＲより小さいかを検索する。前記Ｋ＊ＥＲがＣＣＲ−ＭＣＲの差より小
さいと、ＲＭセルが｜Ｑ｜に寄与したと判断してδを演算するようにする制御信
号Ｓを発生する。前記δ演算判断部５００の第１レジスタ５０６はＥＲエンジン
２０８から受信されたＫ＊ＥＲをＳＯＣに同期して数体系変換部５０８に提供す
る。前記数体系変換部５０８は入力されたＫ＊ＥＲを３２ビットの浮動小数点形
式に変換してＥＲとして第１加算器５１０のＢ入力端子に入力する。前記第１加
算器５１０はＡ入力端子を通じてＭＣＲを受信し、Ｂ入力端子を通じてＥＲを受
信して、ＭＣＲとＥＲを加算した後に、Ｃ出力端子を通じて比較器５１２のＢ入
力端子に出力する。前記比較器５１２はＡ入力端子を通じてＣＣＲを受信し、Ｂ
入力端子を通じてＭＣＲとＥＲを加算した値を受信し、ＭＣＲとＥＲを加算した
値をＣＣＲと比較してその結果を論理積ゲート５１４に提供する。ＭＣＲとＥＲ
の和がＣＣＲより小さいと、前記論理積ゲート５１４は第１起動信号を受信する
と共に、ハイ信号を第２レジスタ５１６に出力する。前記第２レジスタ５１６は
ＥＮＤ＿Ｉ＿ｃｌｋにより前記論理積ゲート５１４の出力をＳ信号として出力す
る。即ち、前記Ｓ信号はＫ＊ＥＲがＣＣＲ−ＭＣＲより小さく、かつ入力された
セルにＣＲＣエラーがない場合に１になり、そのＳ信号はδ演算部５０２に入力
される。
Ｒ−ＭＣＲより小さいかを検索する。前記Ｋ＊ＥＲがＣＣＲ−ＭＣＲの差より小
さいと、ＲＭセルが｜Ｑ｜に寄与したと判断してδを演算するようにする制御信
号Ｓを発生する。前記δ演算判断部５００の第１レジスタ５０６はＥＲエンジン
２０８から受信されたＫ＊ＥＲをＳＯＣに同期して数体系変換部５０８に提供す
る。前記数体系変換部５０８は入力されたＫ＊ＥＲを３２ビットの浮動小数点形
式に変換してＥＲとして第１加算器５１０のＢ入力端子に入力する。前記第１加
算器５１０はＡ入力端子を通じてＭＣＲを受信し、Ｂ入力端子を通じてＥＲを受
信して、ＭＣＲとＥＲを加算した後に、Ｃ出力端子を通じて比較器５１２のＢ入
力端子に出力する。前記比較器５１２はＡ入力端子を通じてＣＣＲを受信し、Ｂ
入力端子を通じてＭＣＲとＥＲを加算した値を受信し、ＭＣＲとＥＲを加算した
値をＣＣＲと比較してその結果を論理積ゲート５１４に提供する。ＭＣＲとＥＲ
の和がＣＣＲより小さいと、前記論理積ゲート５１４は第１起動信号を受信する
と共に、ハイ信号を第２レジスタ５１６に出力する。前記第２レジスタ５１６は
ＥＮＤ＿Ｉ＿ｃｌｋにより前記論理積ゲート５１４の出力をＳ信号として出力す
る。即ち、前記Ｓ信号はＫ＊ＥＲがＣＣＲ−ＭＣＲより小さく、かつ入力された
セルにＣＲＣエラーがない場合に１になり、そのＳ信号はδ演算部５０２に入力
される。
【００５０】
前記δ演算部５０２は第１周期、即ち｜Ｑ｜推定周期間に提供されたＲＭセル
の寄与程度δを数４により演算して累積する。
の寄与程度δを数４により演算して累積する。
【数４】
前記数４でＮrmは正方向にＲＭセルを伝送する周期として、コネックション設
定時に協商される。また前記Ｎrmを第２起動信号の周期である第１周期に分けた
値、即ちＮrm/第１周期はマイクロプロセッサ１０８から提供されることができ
る。
定時に協商される。また前記Ｎrmを第２起動信号の周期である第１周期に分けた
値、即ちＮrm/第１周期はマイクロプロセッサ１０８から提供されることができ
る。
【００５１】
前記δ演算部５０２の数体系変換部５１８は正方向セル処理部２００が提供す
るＣＣＲを３２ビットの浮動小数点形式に変換する。除算器５２０はＭＣＲクロ
ックが発生される時、前記変換されたＣＣＲとＮrm／第２起動信号周期に対する
値を受信し、前記Ｎrm／第２起動信号周期を前記ＣＣＲに分ける。第３レジスタ
５２２は除算器５２０の演算完了信号であるＤＯＮＥ信号を受信すると、前記除
算器５２０の出力をラッチする。第２加算器５２４は前記除算器５２０からＤＯ
ＮＥ信号が入力される時に、以前δであるδＰrevと前記第３レジスタ５２２の
出力を加算する。第４レジスタ５２６は前記第２加算器５２４の演算完了信号で
あるＤＯＮＥ信号と前記論理積ゲート５２８のＳ信号が同時に１である場合に、
論理積ゲート５２８により提供されるクロックにより第２加算器５２４の出力を
ラッチしてδとして出力する。前記δは｜Ｑ｜演算部５０４に提供されると共に
、δprevとして第２加算器５２４に提供される。ここで、前記δ演算部５０２は
前記Ｓ信号によりδの演算を始めるのではなく、前記Ｓ信号に従って演算された
δを出力する方式を使用するが、これはδの演算を実時間に具現するためのもの
である。
るＣＣＲを３２ビットの浮動小数点形式に変換する。除算器５２０はＭＣＲクロ
ックが発生される時、前記変換されたＣＣＲとＮrm／第２起動信号周期に対する
値を受信し、前記Ｎrm／第２起動信号周期を前記ＣＣＲに分ける。第３レジスタ
５２２は除算器５２０の演算完了信号であるＤＯＮＥ信号を受信すると、前記除
算器５２０の出力をラッチする。第２加算器５２４は前記除算器５２０からＤＯ
ＮＥ信号が入力される時に、以前δであるδＰrevと前記第３レジスタ５２２の
出力を加算する。第４レジスタ５２６は前記第２加算器５２４の演算完了信号で
あるＤＯＮＥ信号と前記論理積ゲート５２８のＳ信号が同時に１である場合に、
論理積ゲート５２８により提供されるクロックにより第２加算器５２４の出力を
ラッチしてδとして出力する。前記δは｜Ｑ｜演算部５０４に提供されると共に
、δprevとして第２加算器５２４に提供される。ここで、前記δ演算部５０２は
前記Ｓ信号によりδの演算を始めるのではなく、前記Ｓ信号に従って演算された
δを出力する方式を使用するが、これはδの演算を実時間に具現するためのもの
である。
【００５２】
そして前記除算器５２０と第２加算器５２４はリセット信号と第２起動信号が
同時に発生される場合に、インバータ５３０と論理積ゲート５３２を通じて発生
されるリセット信号によりリセットされるので、前記累積されたδは第２起動信
号が発生されるごとに０にリセットされる。
同時に発生される場合に、インバータ５３０と論理積ゲート５３２を通じて発生
されるリセット信号によりリセットされるので、前記累積されたδは第２起動信
号が発生されるごとに０にリセットされる。
【００５３】
ここで前記キューイン推定部２０２のδ演算判断部５００とδ演算部５０２の
動作を図１２を参照して概略的に説明する。前記δ演算判断部５００はＲＭセル
が受信されるごとに６００段階に進行してＫ＊ＥＲがＣＣＲ−ＭＣＲより小さい
かを検索する。この時、Ｋ＊ＥＲがＣＣＲ−ＭＣＲより小さいと、６０２段階に
進行してδ演算部５０２はδを演算して累積する。
動作を図１２を参照して概略的に説明する。前記δ演算判断部５００はＲＭセル
が受信されるごとに６００段階に進行してＫ＊ＥＲがＣＣＲ−ＭＣＲより小さい
かを検索する。この時、Ｋ＊ＥＲがＣＣＲ−ＭＣＲより小さいと、６０２段階に
進行してδ演算部５０２はδを演算して累積する。
【００５４】
さらに図１１Ｂを参照すると、｜Ｑ｜演算部５０４のコントローラ５３４は第
２起動信号を受信して｜Ｑ｜演算部を起動すると共に、前記｜Ｑ｜演算部５０４
の動作を全般的に制御する。１−α演算部５３６は｜Ｑ｜演算式のロウパスフィ
ルタリングパラメータαを１から減算する。レジスタ部５３８は前記｜Ｑ｜であ
るｎｒ、α、１−α、以前演算値である｜Ｑ｜ｐｒｅｖ及び第２選択器の各種計
算結果をラッチする。第１選択器５４０の前記レジスタ部５３８から受信された
値の一部をコントローラ５３４の制御下に選択して乗算器５４２、または第３加
算器５４４に伝送する。前記乗算器５４２及び前記第３加算器５４４は前記第１
選択器５４０が提供する値を乗算、または加算し、その結果を第２選択器に提供
する。前記第２選択器５４６はコントローラ５３４の制御下に、前記乗算器５４
２及び第３加算器５４４の出力をリミッタ５４８、またはレジスタ部５３８に提
供する。前記リミッタ５４８は前記受信された値が０より大きく、ｎｒより小さ
いと、そのまま｜Ｑ｜として出力し、０より小さいと、０にリミットさせ｜Ｑ｜
として出力し、ｎｒより大きいと、ｎｒにリミットさせ｜Ｑ｜として出力する。
前記リミッタ５４８の出力は以前｜Ｑ｜である｜Ｑ｜ｐｒｅｖとして前記レジス
タ部５３８に提供される。
２起動信号を受信して｜Ｑ｜演算部を起動すると共に、前記｜Ｑ｜演算部５０４
の動作を全般的に制御する。１−α演算部５３６は｜Ｑ｜演算式のロウパスフィ
ルタリングパラメータαを１から減算する。レジスタ部５３８は前記｜Ｑ｜であ
るｎｒ、α、１−α、以前演算値である｜Ｑ｜ｐｒｅｖ及び第２選択器の各種計
算結果をラッチする。第１選択器５４０の前記レジスタ部５３８から受信された
値の一部をコントローラ５３４の制御下に選択して乗算器５４２、または第３加
算器５４４に伝送する。前記乗算器５４２及び前記第３加算器５４４は前記第１
選択器５４０が提供する値を乗算、または加算し、その結果を第２選択器に提供
する。前記第２選択器５４６はコントローラ５３４の制御下に、前記乗算器５４
２及び第３加算器５４４の出力をリミッタ５４８、またはレジスタ部５３８に提
供する。前記リミッタ５４８は前記受信された値が０より大きく、ｎｒより小さ
いと、そのまま｜Ｑ｜として出力し、０より小さいと、０にリミットさせ｜Ｑ｜
として出力し、ｎｒより大きいと、ｎｒにリミットさせ｜Ｑ｜として出力する。
前記リミッタ５４８の出力は以前｜Ｑ｜である｜Ｑ｜ｐｒｅｖとして前記レジス
タ部５３８に提供される。
【００５５】
前記コントローラ５３４は｜Ｑ｜を演算するように第１及び第２選択器５４０
、５４６を下記数５により制御する。
、５４６を下記数５により制御する。
【数５】
【００５６】
前記制御動作を図１３を参照して説明する。図１３の第１段階で、コントロー
ラ５３４はＮｒと｜Ｑ｜ｐｒｅｖを第３加算器５４４に提供すると共に、(１−
α)とδを乗算器５４２に提供するように第１選択器５４０を制御する。前記第
３加算器５４４はＮｒと｜Ｑ｜ｐｒｅｖを加算して第２選択器５４６に提供する
。前記乗算器５４２は前記(１−α)とδ値を乗算して第２選択器５４６に提供す
る。前記コントローラ５３４は前記第３加算器５４４と乗算器５４２の出力をレ
ジスタ部５３８に提供するように第２選択器５４６を制御する。
ラ５３４はＮｒと｜Ｑ｜ｐｒｅｖを第３加算器５４４に提供すると共に、(１−
α)とδを乗算器５４２に提供するように第１選択器５４０を制御する。前記第
３加算器５４４はＮｒと｜Ｑ｜ｐｒｅｖを加算して第２選択器５４６に提供する
。前記乗算器５４２は前記(１−α)とδ値を乗算して第２選択器５４６に提供す
る。前記コントローラ５３４は前記第３加算器５４４と乗算器５４２の出力をレ
ジスタ部５３８に提供するように第２選択器５４６を制御する。
【００５７】
第２段階で、コントローラ５３４はレジスタ部５３８がラッチしている｜Ｑ｜
ｐｒｅｖ＋ｎｒとαを乗算器５４２に提供するように第１選択器５４０を制御す
る。すると第１選択器５４０は前記｜Ｑ｜ｐｒｅｖ＋ｎｒと乗算して、｜Ｑ｜ｐ
ｒｅｖ＋ｎｒ×αとして第２選択器５４６に提供する。前記コントローラ５３４
は前記｜Ｑ｜ｐｒｅｖ＋ｎｒ×αをレジスタ部５３８に提供するように第２選択
器５４６を制御する。
ｐｒｅｖ＋ｎｒとαを乗算器５４２に提供するように第１選択器５４０を制御す
る。すると第１選択器５４０は前記｜Ｑ｜ｐｒｅｖ＋ｎｒと乗算して、｜Ｑ｜ｐ
ｒｅｖ＋ｎｒ×αとして第２選択器５４６に提供する。前記コントローラ５３４
は前記｜Ｑ｜ｐｒｅｖ＋ｎｒ×αをレジスタ部５３８に提供するように第２選択
器５４６を制御する。
【００５８】
第３段階で、コントローラ５３４はレジスタ部５３８がラッチしている｜Ｑ｜
ｐｒｅｖ＋ｎｒ×αとδ×(１−α)を第３加算器５４４に提供するように第１選
択器５４０を制御する。すると、第３加算器５４４は(｜Ｑ｜ｐｒｅｖ＋ｎｒ)×
αとδ×(１−α)を加算して、(｜Ｑ｜ｐｒｅｖ＋ｎｒ)×α＋δ×(１−α)を｜
Ｑ｜として第２選択器５４６に提供する。前記コントローラ５３４は｜Ｑ｜を前
記リミッタ５４８に提供するように前記第２選択器５４６を制御する。
ｐｒｅｖ＋ｎｒ×αとδ×(１−α)を第３加算器５４４に提供するように第１選
択器５４０を制御する。すると、第３加算器５４４は(｜Ｑ｜ｐｒｅｖ＋ｎｒ)×
αとδ×(１−α)を加算して、(｜Ｑ｜ｐｒｅｖ＋ｎｒ)×α＋δ×(１−α)を｜
Ｑ｜として第２選択器５４６に提供する。前記コントローラ５３４は｜Ｑ｜を前
記リミッタ５４８に提供するように前記第２選択器５４６を制御する。
【００５９】
上述したように、コントローラ５３４は｜Ｑ｜演算が実時間ではなく第１周期
ごとになされるので、ハードウェア要求量を減少させるため前記第１乃至第３段
階に構成される演算手順により第３加算器５４４、または乗算器５４２を多数回
使用する。
ごとになされるので、ハードウェア要求量を減少させるため前記第１乃至第３段
階に構成される演算手順により第３加算器５４４、または乗算器５４２を多数回
使用する。
【００６０】
前記リミッタ５４８は｜Ｑ｜を０とｎｒ間の値にリミットして最終｜Ｑ｜とし
て出力する。前記最終｜Ｑ｜は前記ＥＲエンジン２０８に入力される。
て出力する。前記最終｜Ｑ｜は前記ＥＲエンジン２０８に入力される。
【００６１】
前記｜Ｑ｜推定部２０２で使用される第１乃至第３加算器５１０、５２２、５
４４及び乗算器５４２としては演算の正確度を高めるために浮動小数点演算を遂
行する演算器が使用されることができる。
４４及び乗算器５４２としては演算の正確度を高めるために浮動小数点演算を遂
行する演算器が使用されることができる。
【００６２】
図１４は前記ＥＲエンジン２０８の構成図である。前記図１４を参照して前記
｜Ｑ｜推定部２０２が提供する｜Ｑ｜を利用してＥＲを演算する過程を説明する
。
｜Ｑ｜推定部２０２が提供する｜Ｑ｜を利用してＥＲを演算する過程を説明する
。
【００６３】
図１４で、ＥＲエンジン２０８の数体系変換部７００はマイクロプロセッサ２
０４を通じてマイクロプロセッサ１１４が提供する目標キュー長さｑＴと、第２
周期△と、ＥＲにかけるための比較マージンｋを受信し、これを３２ビット浮動
小数点形式に変換して第１選択器７０４に提供する。そして、前記数体系変換部
７００は｜Ｑ｜推定部が提供する｜Ｑ｜とキューカウンター２０６が提供するキ
ュー変化回数及びキュー長さと、Ｎｒ補正部(図示さず)が提供するＮｒの変化量
であるｎｄｉｆｆを受信して３２ビット浮動小数点形式に変換して第１選択器７
０４に提供する。
０４を通じてマイクロプロセッサ１１４が提供する目標キュー長さｑＴと、第２
周期△と、ＥＲにかけるための比較マージンｋを受信し、これを３２ビット浮動
小数点形式に変換して第１選択器７０４に提供する。そして、前記数体系変換部
７００は｜Ｑ｜推定部が提供する｜Ｑ｜とキューカウンター２０６が提供するキ
ュー変化回数及びキュー長さと、Ｎｒ補正部(図示さず)が提供するＮｒの変化量
であるｎｄｉｆｆを受信して３２ビット浮動小数点形式に変換して第１選択器７
０４に提供する。
【００６４】
そして利得選択部７０２はマイクロプロセッサ１１４から利得選択のためのキ
ュー長さｇＴＨと利得Ａ０、Ａ１、Ｂ０、Ｂ１と、レジスタ部７１４を通じて現
在キュー長さqを受信して、前記ｇＴＨとｑを比較する。前記ｑがｇＴＨより小
さく、かつ以前に利得Ａ、ＢとしてＡ１、Ｂ１が選択されたことがないと、利得
Ａ、ＢとしてＡ０、Ｂ０を選択して第１選択器７０４に提供し、前記ｑがｇＴＨ
より小さく、かつ以前に利得Ａ、ＢとしてＡ１、Ｂ１が選択されたことがあると
、利得Ａ、ＢとしてＡ１、Ｂ１を選択して第１選択器７０４に提供する。もし、
ｑがｇＴＨより大きいと、利得Ａ、ＢとしてＡ１、Ｂ１を選択して第１選択器７
０４に提供する。
ュー長さｇＴＨと利得Ａ０、Ａ１、Ｂ０、Ｂ１と、レジスタ部７１４を通じて現
在キュー長さqを受信して、前記ｇＴＨとｑを比較する。前記ｑがｇＴＨより小
さく、かつ以前に利得Ａ、ＢとしてＡ１、Ｂ１が選択されたことがないと、利得
Ａ、ＢとしてＡ０、Ｂ０を選択して第１選択器７０４に提供し、前記ｑがｇＴＨ
より小さく、かつ以前に利得Ａ、ＢとしてＡ１、Ｂ１が選択されたことがあると
、利得Ａ、ＢとしてＡ１、Ｂ１を選択して第１選択器７０４に提供する。もし、
ｑがｇＴＨより大きいと、利得Ａ、ＢとしてＡ１、Ｂ１を選択して第１選択器７
０４に提供する。
【００６５】
図１５は前記利得選択部７０２の構成図である。前記利得選択器７０２の動作
を図１５を参照して説明する。
を図１５を参照して説明する。
【００６６】
減算器８００はｑからｇＴＨを引く。前記比較器８０２は前記減算結果が０よ
り小さいかを検索する。前記比較器８０２は前記減算結果が０より小さいと０を
出力し、前記減算結果が０より大きいと１を出力する。前記比較器８０２の出力
はクロックとしてフリップ・フロップ８０４に提供される。前記フリップ・フロ
ップ８０４は初期にリセットされ０を出力し、クロックの上昇エッジで入力端子
に入力される１を出力端子に出力する。前記ｑは０から徐々に増加されるので、
前記フリップ・フロップ８０４は初期からｑがｇＴＨに到達する時までは０を出
力し、その以後にはｑ値に関わらず１を出力する。前記フリップ・フロップ８０
４の出力は第１及び第２選択器８０６、８０８に選択信号として入力される。前
記第１及び第２選択器８０６、８０８はそれぞれＡ０＆Ａ１とＢ０＆Ｂ１を受信
し、前記フリップ・フロップ８０４の出力が０であると、Ａ０とＢ０をＡ、Ｂと
して出力し、前記フリップ・フロップ８０４の出力が１であると、Ａ１とＢ１を
Ａ、Ｂとして出力する。
り小さいかを検索する。前記比較器８０２は前記減算結果が０より小さいと０を
出力し、前記減算結果が０より大きいと１を出力する。前記比較器８０２の出力
はクロックとしてフリップ・フロップ８０４に提供される。前記フリップ・フロ
ップ８０４は初期にリセットされ０を出力し、クロックの上昇エッジで入力端子
に入力される１を出力端子に出力する。前記ｑは０から徐々に増加されるので、
前記フリップ・フロップ８０４は初期からｑがｇＴＨに到達する時までは０を出
力し、その以後にはｑ値に関わらず１を出力する。前記フリップ・フロップ８０
４の出力は第１及び第２選択器８０６、８０８に選択信号として入力される。前
記第１及び第２選択器８０６、８０８はそれぞれＡ０＆Ａ１とＢ０＆Ｂ１を受信
し、前記フリップ・フロップ８０４の出力が０であると、Ａ０とＢ０をＡ、Ｂと
して出力し、前記フリップ・フロップ８０４の出力が１であると、Ａ１とＢ１を
Ａ、Ｂとして出力する。
【００６７】
このような利得選択部７０２の動作を図１６を参照して説明する。
【００６８】
図１６を参照すると、９００段階で利得選択部７０２はｑがｇＴＨより小さい
かを検索して、ｑがｇＴＨより小さいと９０２段階に進行し、そうでなければ９
０４段階に進行する。前記９０２段階で、利得選択部７０２は以前にＡ、Ｂとし
てＡ１、Ｂ１が選択されなかった初期状態であるかを検索する。この時、初期状
態であると、利得選択部７０２は９０６段階に進行してＡ、ＢとしてＡ０、Ｂ０
を選択して出力する。
かを検索して、ｑがｇＴＨより小さいと９０２段階に進行し、そうでなければ９
０４段階に進行する。前記９０２段階で、利得選択部７０２は以前にＡ、Ｂとし
てＡ１、Ｂ１が選択されなかった初期状態であるかを検索する。この時、初期状
態であると、利得選択部７０２は９０６段階に進行してＡ、ＢとしてＡ０、Ｂ０
を選択して出力する。
【００６９】
上述したように初期状態と非初期状態で相異なる利得値を使用するものは、Ｅ
Ｒ値が安定されない初期状態には急速に安定されたＥＲ値に収斂するようにし、
安定されたＥＲ値に収斂された後にはＥＲ値の振動を最小化するためのものであ
る。
Ｒ値が安定されない初期状態には急速に安定されたＥＲ値に収斂するようにし、
安定されたＥＲ値に収斂された後にはＥＲ値の振動を最小化するためのものであ
る。
【００７０】
図１４において、第１選択器７０４は数体系変換部７００が提供する浮動小数
点形式に変換されたｑｒ、Δ、｜Ｑ｜、キュー変化回数、キュー長さ、ｎｄｉｆ
ｆと、利得選択部７０２が提供する利得Ａ、Ｂと、レジスタ部７１４が提供する
各種演算結果中の一部をＥＲエンジンコントローラ７３０の制御により乗算器７
０６、除算器７０８、加算器７１０に提供する。前記乗算器７０６、除算器７０
８、加算器７１０のそれぞれは第１選択器７０４が提供する値を乗算、除算、加
算してその演算結果を第２選択器７１２に出力する。前記第２選択器７１２はＥ
Ｒエンジンコントローラ７３０の制御により乗算器７０６、除算器７０８、加算
器７１０の演算結果をレジスタ部７１４に提供する。前記レジスタ部７１４は第
１レジスタ部７１６と、第２レジスタ部７２２と、第３レジスタ部７２８に構成
される。前記第１レジスタ部７１６は第２選択器７１２が提供する平均キュー長
さqをラッチして第１選択器７０４及び利得選択部７０２に提供するための第１
レジスタ７１８と、以前ｑであるｑｐｒｅｖをラッチして第１選択器７０４に提
供するための第２レジスタ７２０に構成される。そして第２レジスタ部７２２は
第２選択器７１２が提供する各種演算結果をフィードバックして第１選択器７０
４に提供する。そして第３レジスタ部７２８は第２選択器７１２が提供するＥＲ
をラッチして第１選択器７０４に提供する第３レジスタ７２４と、前記第３レジ
スタ７２４がラッチしているＥＲを以前ＥＲであるＥＲprevとして第１選択器７
０４に提供する第４レジスタ７２６と、からなる。
点形式に変換されたｑｒ、Δ、｜Ｑ｜、キュー変化回数、キュー長さ、ｎｄｉｆ
ｆと、利得選択部７０２が提供する利得Ａ、Ｂと、レジスタ部７１４が提供する
各種演算結果中の一部をＥＲエンジンコントローラ７３０の制御により乗算器７
０６、除算器７０８、加算器７１０に提供する。前記乗算器７０６、除算器７０
８、加算器７１０のそれぞれは第１選択器７０４が提供する値を乗算、除算、加
算してその演算結果を第２選択器７１２に出力する。前記第２選択器７１２はＥ
Ｒエンジンコントローラ７３０の制御により乗算器７０６、除算器７０８、加算
器７１０の演算結果をレジスタ部７１４に提供する。前記レジスタ部７１４は第
１レジスタ部７１６と、第２レジスタ部７２２と、第３レジスタ部７２８に構成
される。前記第１レジスタ部７１６は第２選択器７１２が提供する平均キュー長
さqをラッチして第１選択器７０４及び利得選択部７０２に提供するための第１
レジスタ７１８と、以前ｑであるｑｐｒｅｖをラッチして第１選択器７０４に提
供するための第２レジスタ７２０に構成される。そして第２レジスタ部７２２は
第２選択器７１２が提供する各種演算結果をフィードバックして第１選択器７０
４に提供する。そして第３レジスタ部７２８は第２選択器７１２が提供するＥＲ
をラッチして第１選択器７０４に提供する第３レジスタ７２４と、前記第３レジ
スタ７２４がラッチしているＥＲを以前ＥＲであるＥＲprevとして第１選択器７
０４に提供する第４レジスタ７２６と、からなる。
【００７１】
前記ＥＲエンジンコントローラ７３０は下記数６により乗算器７０６、除算器
７０８、加算器７１０がＥＲを演算するように第１選択器７０４及び第２選択器
７１２を制御する。
７０８、加算器７１０がＥＲを演算するように第１選択器７０４及び第２選択器
７１２を制御する。
【数６】
【００７２】
前記乗算器７０６、除算器７０８、加算器７１０がＥＲを演算するようにする
前記ＥＲエンジンコントローラ７３０の制御過程を図１７を参照して説明する。
前記ＥＲエンジンコントローラ７３０の制御過程を図１７を参照して説明する。
【００７３】
前記図１７を参照すると、第１段階で、ＥＲエンジンコントローラ７３０は数
体系変換部７００が提供するキュー変化回数及びキュー長さを除算器７０８に提
供すると共に、｜Ｑ｜とｎｄｉｆｆを加算器７１０に提供するように第１選択器
を制御する。これによって前記除算器７０８は前記キュー長さをキュー変化回数
に分けて、その除算結果をｑとして第２選択器に提供する。前記加算器７１０は
前記｜Ｑ｜とｎｄｉｆｆを加算して(｜Ｑ｜＋ｎｄｉｆｆ)を補正された｜Ｑ｜と
して第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は除算
器７０８の出力であるｑを第１レジスタ７１４を通じて第１選択器７０４にフィ
ードバックすると共に、前記加算器７１０の出力である補正された｜Ｑ｜が第２
レジスタ部７２２を通じて第１選択器７０４にフィードバックされるように第２
選択器７１２を制御する。ここで前記ｑは利得選択部７０２に提供され、利得選
択部７０２がｑとｇＴＨを比較してＡ、Ｂが選択できるようにする。
体系変換部７００が提供するキュー変化回数及びキュー長さを除算器７０８に提
供すると共に、｜Ｑ｜とｎｄｉｆｆを加算器７１０に提供するように第１選択器
を制御する。これによって前記除算器７０８は前記キュー長さをキュー変化回数
に分けて、その除算結果をｑとして第２選択器に提供する。前記加算器７１０は
前記｜Ｑ｜とｎｄｉｆｆを加算して(｜Ｑ｜＋ｎｄｉｆｆ)を補正された｜Ｑ｜と
して第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は除算
器７０８の出力であるｑを第１レジスタ７１４を通じて第１選択器７０４にフィ
ードバックすると共に、前記加算器７１０の出力である補正された｜Ｑ｜が第２
レジスタ部７２２を通じて第１選択器７０４にフィードバックされるように第２
選択器７１２を制御する。ここで前記ｑは利得選択部７０２に提供され、利得選
択部７０２がｑとｇＴＨを比較してＡ、Ｂが選択できるようにする。
【００７４】
第２段階で、前記ＥＲエンジンコントローラ７３０は数体系変換部７００が提
供するΔ値と、前記利得選択部７０２が選択して出力する利得Ｂを乗算器７０６
に提供するように第１選択器７０４を制御する。前記乗算器７０６は前記Δ値と
前記利得Ｂを乗算して演算結果(１)として第２選択器７１２に提供する。前記Ｅ
Ｒエンジンコントローラ７３０は前記演算結果(１)が第２レジスタ部７２２を通
じて第１選択器７０４にフィードバックされるように第２選択器７１２を制御す
る。
供するΔ値と、前記利得選択部７０２が選択して出力する利得Ｂを乗算器７０６
に提供するように第１選択器７０４を制御する。前記乗算器７０６は前記Δ値と
前記利得Ｂを乗算して演算結果(１)として第２選択器７１２に提供する。前記Ｅ
Ｒエンジンコントローラ７３０は前記演算結果(１)が第２レジスタ部７２２を通
じて第１選択器７０４にフィードバックされるように第２選択器７１２を制御す
る。
【００７５】
第３段階で、前記ＥＲエンジンコントローラ７３０は第１レジスタ７１８がラ
ッチしているｑと第２レジスタがラッチしているｑｐｒｅｖを加算器７１０に提
供すると共に、前記演算結果(１)と前記補正された｜Ｑ｜を除算器７０８に提供
するように第１選択器７０４を制御する。すると、前記加算器７１０は前記ｑか
らｑｐｒｅｖを減算した後、演算結果(２)として第２選択器７１２に提供する。
そして、前記除算器７０８は前記演算結果(１)を前記補正された｜Ｑ｜に分けて
第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は前記演算
結果(２)が第２レジスタ部７２２を通じて第１選択器７０４にフィードバックさ
れるように第２選択器７１２を制御する。
ッチしているｑと第２レジスタがラッチしているｑｐｒｅｖを加算器７１０に提
供すると共に、前記演算結果(１)と前記補正された｜Ｑ｜を除算器７０８に提供
するように第１選択器７０４を制御する。すると、前記加算器７１０は前記ｑか
らｑｐｒｅｖを減算した後、演算結果(２)として第２選択器７１２に提供する。
そして、前記除算器７０８は前記演算結果(１)を前記補正された｜Ｑ｜に分けて
第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は前記演算
結果(２)が第２レジスタ部７２２を通じて第１選択器７０４にフィードバックさ
れるように第２選択器７１２を制御する。
【００７６】
ここで前記除算器７０８の演算時間は加算器７１０の演算時間より長いので、
前記加算器７１０で演算(２)が完了されても、除算器７０８はその動作を続ける
。
前記加算器７１０で演算(２)が完了されても、除算器７０８はその動作を続ける
。
【００７７】
第４段階で、前記ＥＲエンジンコントローラ７３０は第１レジスタ７１８がラ
ッチしているｑと、前記数体系変換部７００が提供するｑｒを加算器７１０に提
供するように第１選択器７０４を制御する。すると、前記加算器７１０は前記ｑ
からｑｒを減算してその結果を演算結果(３)として第２選択器７１２に提供する
。前記ＥＲエンジンコントローラ７３０は前記演算結果(３)が第２レジスタ部７
２２を通じて第１選択器７０４にフィードバックされるように前記第２選択器７
１２を制御する。
ッチしているｑと、前記数体系変換部７００が提供するｑｒを加算器７１０に提
供するように第１選択器７０４を制御する。すると、前記加算器７１０は前記ｑ
からｑｒを減算してその結果を演算結果(３)として第２選択器７１２に提供する
。前記ＥＲエンジンコントローラ７３０は前記演算結果(３)が第２レジスタ部７
２２を通じて第１選択器７０４にフィードバックされるように前記第２選択器７
１２を制御する。
【００７８】
第５段階で、前記ＥＲエンジンコントローラ７３０は第２レジスタ部７２２が
ラッチしている演算結果(３)と、前記利得選択部７０２が提供する利得Ａを乗算
器７０６に提供するように第１選択器７０４を制御する。前記乗算器７０６は(
ｑ−ｑｐｒｅｖ)と利得Ａを乗算して演算結果(４)として第２選択器７１２に提
供する。前記ＥＲエンジンコントローラ７３０は前記演算結果(４)が第２レジス
タ部７２２を通じて第１選択器７０４にフィードバックされるように第２選択器
７１２を制御する。
ラッチしている演算結果(３)と、前記利得選択部７０２が提供する利得Ａを乗算
器７０６に提供するように第１選択器７０４を制御する。前記乗算器７０６は(
ｑ−ｑｐｒｅｖ)と利得Ａを乗算して演算結果(４)として第２選択器７１２に提
供する。前記ＥＲエンジンコントローラ７３０は前記演算結果(４)が第２レジス
タ部７２２を通じて第１選択器７０４にフィードバックされるように第２選択器
７１２を制御する。
【００７９】
前記第２段階乃至第５段階において、前記除算器７０８は演算結果(１)を補正
された｜Ｑ｜に分けて演算結果(５)として第２選択器７１２に提供する。前記Ｅ
Ｒエンジンコントローラ７３０は前記演算結果(１)／｜Ｑ｜が第２レジスタ部７
２２を通じて第１選択器７０４にフィードバックされるように第２選択器７１２
を制御する。
された｜Ｑ｜に分けて演算結果(５)として第２選択器７１２に提供する。前記Ｅ
Ｒエンジンコントローラ７３０は前記演算結果(１)／｜Ｑ｜が第２レジスタ部７
２２を通じて第１選択器７０４にフィードバックされるように第２選択器７１２
を制御する。
【００８０】
第６段階で、ＥＲエンジンコントローラ７３０は前記第２レジスタ部７２２か
らの演算結果(３)と演算結果(５)を乗算器７０６に提供すると共に、前記第２レ
ジスタ部７２２からの演算結果(４)と補正された｜Ｑ｜を除算器７０８に提供す
るように第１選択器７０４を制御する。前記乗算器７０６は前記演算結果(３)と
(５)を乗算して演算結果(６)として第２選択器７１２に提供する。前記除算器７
０８は前記演算結果(４)を補正された｜Ｑ｜に分けて、演算結果(７)として第２
選択器７１２に提供する。
らの演算結果(３)と演算結果(５)を乗算器７０６に提供すると共に、前記第２レ
ジスタ部７２２からの演算結果(４)と補正された｜Ｑ｜を除算器７０８に提供す
るように第１選択器７０４を制御する。前記乗算器７０６は前記演算結果(３)と
(５)を乗算して演算結果(６)として第２選択器７１２に提供する。前記除算器７
０８は前記演算結果(４)を補正された｜Ｑ｜に分けて、演算結果(７)として第２
選択器７１２に提供する。
【００８１】
前記ＥＲエンジンコントローラ７３０は前記演算結果(６)と(７)が第２レジス
タ部７２２を通じて第１選択器７０４にフィードバックされるように第２選択器
７１２を制御する。
タ部７２２を通じて第１選択器７０４にフィードバックされるように第２選択器
７１２を制御する。
【００８２】
第７段階で、ＥＲエンジンコントローラ７３０は前記第２レジスタ部７２２か
らの演算結果(６)と演算結果(７)を加算器７１０に提供するように前記第１選択
器７０４を制御する。前記第１加算器７１０は前記演算結果(６)と(７)を加算し
て、演算結果(８)として第２選択器７１２に提供する。前記ＥＲエンジンコント
ローラ７３０は前記演算結果(８)が第２レジスタ部７２２を通じて第１選択器７
０４にフィルードバックされるように前記第２選択器７１２を制御する。
らの演算結果(６)と演算結果(７)を加算器７１０に提供するように前記第１選択
器７０４を制御する。前記第１加算器７１０は前記演算結果(６)と(７)を加算し
て、演算結果(８)として第２選択器７１２に提供する。前記ＥＲエンジンコント
ローラ７３０は前記演算結果(８)が第２レジスタ部７２２を通じて第１選択器７
０４にフィルードバックされるように前記第２選択器７１２を制御する。
【００８３】
第８段階で、前記ＥＲエンジンコントローラ７３０は前記第２レジスタ部７２
２からの演算結果(８)と第４レジスタ７２８からの以前ＥＲであるＥＲｐｒｅｖ
が加算器７１０に提供されるように前記第１選択器７０４を制御する。前記加算
器７１０は前記ＥＲｐｒｅｖから演算結果(８)を減算して、前記結果をＥＲとし
て第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は前記Ｅ
Ｒが第３レジスタ７２６を通じて第１選択器７０４にフィードバックされるよう
に前記第２選択器７１２を制御する。
２からの演算結果(８)と第４レジスタ７２８からの以前ＥＲであるＥＲｐｒｅｖ
が加算器７１０に提供されるように前記第１選択器７０４を制御する。前記加算
器７１０は前記ＥＲｐｒｅｖから演算結果(８)を減算して、前記結果をＥＲとし
て第２選択器７１２に提供する。前記ＥＲエンジンコントローラ７３０は前記Ｅ
Ｒが第３レジスタ７２６を通じて第１選択器７０４にフィードバックされるよう
に前記第２選択器７１２を制御する。
【００８４】
第９段階で、前記ＥＲエンジンコントローラ７３０は前記第３レジスタ７２６
からのＥＲと数体系変換部７００からのＫが乗算器７０６に提供されるように第
１選択器７０４を制御する。前記乗算器７０６は前記ＥＲとＫを加算することに
より前記３２ビット浮動小数点形式であったＥＲを１６ビット整数形式に変換し
、前記整数をＫ＊ＥＲとして第２レジスタ部７２２を通じて外部に出力する。こ
こで前記Ｋ＊ＥＲは前記ＥＲエンジン２０８から出力される最終ＥＲである。
からのＥＲと数体系変換部７００からのＫが乗算器７０６に提供されるように第
１選択器７０４を制御する。前記乗算器７０６は前記ＥＲとＫを加算することに
より前記３２ビット浮動小数点形式であったＥＲを１６ビット整数形式に変換し
、前記整数をＫ＊ＥＲとして第２レジスタ部７２２を通じて外部に出力する。こ
こで前記Ｋ＊ＥＲは前記ＥＲエンジン２０８から出力される最終ＥＲである。
【００８５】
上述したように、ＥＲ演算は実時間ではなく周期ごとに遂行されるので、ハー
ドウェア要求量を減少させるため前記第１乃至９段階に構成される演算手順によ
り乗算器７０６、除算器７０８、加算器７１０を繰り返して使用する。
ドウェア要求量を減少させるため前記第１乃至９段階に構成される演算手順によ
り乗算器７０６、除算器７０８、加算器７１０を繰り返して使用する。
【００８６】
また、前記乗算器７０６、除算器７０８、加算器７１０としては演算の正確度
を高めるために浮動小数点演算を遂行する演算器を使用する。
を高めるために浮動小数点演算を遂行する演算器を使用する。
【００８７】
図１８は逆方向ＲＭセルに対する処理を担当する逆方向セル処理部２１２の構
成図である。前記図１８を参照して前記逆方向セル処理部２１２の構成と動作を
説明する。
成図である。前記図１８を参照して前記逆方向セル処理部２１２の構成と動作を
説明する。
【００８８】
図１８において、前記逆方向セル処理部２１２のＵＴＯＰＩＡインタフェース
１０００はＵＴＯＰＩＡインタフェースを提供する。逆方向セル復号器１００２
は前記ＵＴＯＰＩＡインタフェース１０００からＳＯＣ信号と逆方向セルを受信
して、前記逆方向セルがソースから生成されたＲＭセルであるかを検索する。前
記受信されたセルがソースから発生されたＲＭセルであると、前記逆方向セル復
号器１００２は前記ＲＭセルからＥＲとＭＣＲをリードしてＥＲ記録判断部１０
０８に提供する。また前記逆方向セル復号器１００２はＥＲ記録判断部１００８
からＥＲを受信すると、受信したＥＲをＲＭセルに記録する。また前記逆方向セ
ル復号器１００２は前記混雑検出部１００６が提供するＮＩ、ＣＩに従って前記
ＲＭセルにＮＩ、またはＣＩをマーキングする。また前記逆方向セル復号器１０
０２はＣＲＣ検出及び生成部１００４から前記ＥＲ及びＮＩ、ＣＩをマーキング
したＲＭセルに対するＣＲＣを受信してそのＣＲＣを前記ＲＭセルに記録する。
前記ＣＲＣ検出及び生成部１００４は受信された逆方向ＲＭセルからＣＲＣエラ
ーを検出し、ＥＲ及びＮＩ、ＣＩをマーキングしたＲＭセルに対するＣＲＣを生
成し、前記生成されたＣＲＣを逆方向セル復号器１００２に提供する。そして混
雑検出部１００６はマイクロプロセッサ１０８からキューの高いスレショルドで
あるｑＨＴとキューの低いスレショルドであるｑＬＴを受信して、キュー長さが
前記ｑＬＴよりは大きく、かつｑＨＴよりは小さい場合には、混雑状態に判断し
てＮＩ＝１、ＣＩ＝０である情報を逆方向セル復号器１００２に提供する。前記
キュー長さが前記ｑＨＴより大きい場合には、前記ネットワークが非常に混雑な
状態に判断してＮＩ＝１、ＣＩ＝１である情報を逆方向セル復号器１００２に提
供し、前記キュー長さが前記ｑＬＴより小さい場合には、混雑でない状態に判断
してＮＩ＝０、ＣＩ＝０である情報を逆方向セル復号器１００２に提供する。そ
してＥＲ記録判断部１００８は逆方向セル復号器１００２から受信されたＲＭセ
ルからのＭＣＲとＥＲエンジン２０８から受信されたＥＲとの和が前記受信した
ＲＭセルからのＥＲより小さいかを検索する。前記和が前記受信したＲＭセルの
ＥＲより小さい場合、前記ＥＲ記録判定部２０８は前記ＥＲエンジン２０８から
提供されたＥＲを逆方向セル復号器１００２に提供する。
１０００はＵＴＯＰＩＡインタフェースを提供する。逆方向セル復号器１００２
は前記ＵＴＯＰＩＡインタフェース１０００からＳＯＣ信号と逆方向セルを受信
して、前記逆方向セルがソースから生成されたＲＭセルであるかを検索する。前
記受信されたセルがソースから発生されたＲＭセルであると、前記逆方向セル復
号器１００２は前記ＲＭセルからＥＲとＭＣＲをリードしてＥＲ記録判断部１０
０８に提供する。また前記逆方向セル復号器１００２はＥＲ記録判断部１００８
からＥＲを受信すると、受信したＥＲをＲＭセルに記録する。また前記逆方向セ
ル復号器１００２は前記混雑検出部１００６が提供するＮＩ、ＣＩに従って前記
ＲＭセルにＮＩ、またはＣＩをマーキングする。また前記逆方向セル復号器１０
０２はＣＲＣ検出及び生成部１００４から前記ＥＲ及びＮＩ、ＣＩをマーキング
したＲＭセルに対するＣＲＣを受信してそのＣＲＣを前記ＲＭセルに記録する。
前記ＣＲＣ検出及び生成部１００４は受信された逆方向ＲＭセルからＣＲＣエラ
ーを検出し、ＥＲ及びＮＩ、ＣＩをマーキングしたＲＭセルに対するＣＲＣを生
成し、前記生成されたＣＲＣを逆方向セル復号器１００２に提供する。そして混
雑検出部１００６はマイクロプロセッサ１０８からキューの高いスレショルドで
あるｑＨＴとキューの低いスレショルドであるｑＬＴを受信して、キュー長さが
前記ｑＬＴよりは大きく、かつｑＨＴよりは小さい場合には、混雑状態に判断し
てＮＩ＝１、ＣＩ＝０である情報を逆方向セル復号器１００２に提供する。前記
キュー長さが前記ｑＨＴより大きい場合には、前記ネットワークが非常に混雑な
状態に判断してＮＩ＝１、ＣＩ＝１である情報を逆方向セル復号器１００２に提
供し、前記キュー長さが前記ｑＬＴより小さい場合には、混雑でない状態に判断
してＮＩ＝０、ＣＩ＝０である情報を逆方向セル復号器１００２に提供する。そ
してＥＲ記録判断部１００８は逆方向セル復号器１００２から受信されたＲＭセ
ルからのＭＣＲとＥＲエンジン２０８から受信されたＥＲとの和が前記受信した
ＲＭセルからのＥＲより小さいかを検索する。前記和が前記受信したＲＭセルの
ＥＲより小さい場合、前記ＥＲ記録判定部２０８は前記ＥＲエンジン２０８から
提供されたＥＲを逆方向セル復号器１００２に提供する。
【００８９】
図１９は前記逆方向セル復号器１００２の構成図である。前記図１９を参照す
ると、セルエレメントカウント部１１００はＳＯＣが発生される時から逆方向ク
ロックをカウントしてセルカウントとして出力し、そのセルカウントがＲＭセル
の全体に対応される時に発生されるリセット信号によりリセットされる。 前記比較器１１０２は前記セルカウントがＲＭセルでのＰＴＩ位置を示すごと
にＰＴＩクロックを発生し、メッセージタイプ位置を示すごとにＤＩＲ＿ＢＮク
ロックを発生し、ＥＲ位置を示すごとにＥＲクロックを発生し、ＭＣＲ位置を示
すごとにＭＣＲクロックを発生し、全体セルの長さに対応される時にＥＮＤクロ
ックを発生する。前記比較器１１０２から出力されるＰＴＩクロック、ＤＩＲ＿
ＢＮクロック、ＥＲクロック、ＭＣＲクロック、ＥＮＤクロックは第１レジスタ
部１１０４を通じて逆方向クロックに同期され出力される。インバータ(ＩＮＶ)
は前記第１レジスタ部１１０４から受信された前記ＥＲクロック信号を反転して
リセット信号として出力する。そして前記第１レジスタ部１１０４はＰＴＩ、Ｄ
ＩＲ＿ＢＮ、ＥＲ、及びＭＣＲクロック信号のそれぞれをＰＴＩレジスタ１１０
６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ１１１０、及びＭＣＲレジス
タ１１１２にそれぞれ入力する。
ると、セルエレメントカウント部１１００はＳＯＣが発生される時から逆方向ク
ロックをカウントしてセルカウントとして出力し、そのセルカウントがＲＭセル
の全体に対応される時に発生されるリセット信号によりリセットされる。 前記比較器１１０２は前記セルカウントがＲＭセルでのＰＴＩ位置を示すごと
にＰＴＩクロックを発生し、メッセージタイプ位置を示すごとにＤＩＲ＿ＢＮク
ロックを発生し、ＥＲ位置を示すごとにＥＲクロックを発生し、ＭＣＲ位置を示
すごとにＭＣＲクロックを発生し、全体セルの長さに対応される時にＥＮＤクロ
ックを発生する。前記比較器１１０２から出力されるＰＴＩクロック、ＤＩＲ＿
ＢＮクロック、ＥＲクロック、ＭＣＲクロック、ＥＮＤクロックは第１レジスタ
部１１０４を通じて逆方向クロックに同期され出力される。インバータ(ＩＮＶ)
は前記第１レジスタ部１１０４から受信された前記ＥＲクロック信号を反転して
リセット信号として出力する。そして前記第１レジスタ部１１０４はＰＴＩ、Ｄ
ＩＲ＿ＢＮ、ＥＲ、及びＭＣＲクロック信号のそれぞれをＰＴＩレジスタ１１０
６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ１１１０、及びＭＣＲレジス
タ１１１２にそれぞれ入力する。
【００９０】
セルバッファマルチプレクサ１１１４は付加されるヘッダが４バイトであると
、第２レジスタ１１２０から１６ビットのセルをリードし、ヘッダが５バイトで
あると、第２レジスタ１１２０から８ビットと第１レジスタ１１１８から８ビッ
トをリードする。第２レジスタ部１１１６は受信されたＲＭセルを逆方向クロッ
クに同期して、ＰＴＩレジスタ１１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲ
レジスタ１１１０、ＭＣＲレジスタ１１１２に提供する。前記ＰＴＩレジスタ１
１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ１１１０、ＭＣＲレジス
タ１１１２のそれぞれはＰＴＩクロック、ＤＩＲ＿ＢＮクロック、ＥＲクロック
、ＭＣＲクロックが発生される時に受信されたデータをラッチする。これによっ
て前記ＰＴＩレジスタ１１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ
１１１０、及びＭＣＲレジスタ１１１２のそれぞれはＲＭセルからＰＴＩ、デー
タタイプ、ＥＲ、及びＭＣＲをラッチする。前記ＰＴＩ及びデータタイプは受信
した逆方向セルがソースから生成された逆方向ＲＭセルであるかを判断すること
ができるようにＲＭセル検出部１１３２に提供される。そして前記ＥＲ及びＭＣ
Ｒは受信したＲＭセルにＥＲエンジン２０８が演算したＥＲを記録するかを判断
するＥＲ記録判断部１００８に提供される。
、第２レジスタ１１２０から１６ビットのセルをリードし、ヘッダが５バイトで
あると、第２レジスタ１１２０から８ビットと第１レジスタ１１１８から８ビッ
トをリードする。第２レジスタ部１１１６は受信されたＲＭセルを逆方向クロッ
クに同期して、ＰＴＩレジスタ１１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲ
レジスタ１１１０、ＭＣＲレジスタ１１１２に提供する。前記ＰＴＩレジスタ１
１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ１１１０、ＭＣＲレジス
タ１１１２のそれぞれはＰＴＩクロック、ＤＩＲ＿ＢＮクロック、ＥＲクロック
、ＭＣＲクロックが発生される時に受信されたデータをラッチする。これによっ
て前記ＰＴＩレジスタ１１０６、ＤＩＲ＿ＢＮレジスタ１１０８、ＥＲレジスタ
１１１０、及びＭＣＲレジスタ１１１２のそれぞれはＲＭセルからＰＴＩ、デー
タタイプ、ＥＲ、及びＭＣＲをラッチする。前記ＰＴＩ及びデータタイプは受信
した逆方向セルがソースから生成された逆方向ＲＭセルであるかを判断すること
ができるようにＲＭセル検出部１１３２に提供される。そして前記ＥＲ及びＭＣ
Ｒは受信したＲＭセルにＥＲエンジン２０８が演算したＥＲを記録するかを判断
するＥＲ記録判断部１００８に提供される。
【００９１】
前記ＲＭセル検出部１１３２はＰＴＩとメッセージタイプに含まれたＤＩＲ及
びＢＮを検索して該当セルがソースから発生された逆方向ＲＭセルであるかを検
索する。この時、該当セルがソースから発生された逆方向ＲＭセルであると、前
記ＲＭセル検出部１１３２はＲＭスタート信号を発生する。
びＢＮを検索して該当セルがソースから発生された逆方向ＲＭセルであるかを検
索する。この時、該当セルがソースから発生された逆方向ＲＭセルであると、前
記ＲＭセル検出部１１３２はＲＭスタート信号を発生する。
【００９２】
そして第１乃至第５レジスタ４１８〜４２６は入力された正方向セルをバッフ
ァリングし、バッファリングされたＳＯＣ及びエンプティ信号をＳＯＣ及びイネ
ブル信号として出力する。
ァリングし、バッファリングされたＳＯＣ及びエンプティ信号をＳＯＣ及びイネ
ブル信号として出力する。
【００９３】
前記第３レジスタ１１２２と第４レジスタ１１２６間にはＮＩ、ＣＩマーキン
グ部１１２４が位置するが、前記ＮＩ、ＣＩマーキング部１１２４は混雑検出部
１００６が提供するＮＩ及びＣＩ情報を第３レジスタ１１１２と第４レジスタ１
１２６間にバッファリングされるＲＭセルのＮＩ、ＣＩ領域にマーキングする。
そして前記第４レジスタ１１２６と第５レジスタ１１３０間にはＥＲ記録部１１
２８が位置するが、前記ＥＲ記録部１１２８はＥＲ記録判断部１００８がＥＲを
提供すると、そのＥＲを第４レジスタ１１２６と第５レジスタ１１３０間にバッ
ファリングされるＲＭセルのＥＲ領域に記録する。前記のようにＮＩ、ＣＩマー
キング及びＥＲ記録はすでに使用される技術であるので、その詳細な説明は省略
する。
グ部１１２４が位置するが、前記ＮＩ、ＣＩマーキング部１１２４は混雑検出部
１００６が提供するＮＩ及びＣＩ情報を第３レジスタ１１１２と第４レジスタ１
１２６間にバッファリングされるＲＭセルのＮＩ、ＣＩ領域にマーキングする。
そして前記第４レジスタ１１２６と第５レジスタ１１３０間にはＥＲ記録部１１
２８が位置するが、前記ＥＲ記録部１１２８はＥＲ記録判断部１００８がＥＲを
提供すると、そのＥＲを第４レジスタ１１２６と第５レジスタ１１３０間にバッ
ファリングされるＲＭセルのＥＲ領域に記録する。前記のようにＮＩ、ＣＩマー
キング及びＥＲ記録はすでに使用される技術であるので、その詳細な説明は省略
する。
【００９４】
そして前記のようにＥＲを第４レジスタ１１２６と第５レジスタ１１３０間に
バッファリングされるＲＭセルに記録する理由は、ＲＭセルでＭＣＲの位置より
ＥＲの位置が先であるにも関わらず、前記ＭＣＲをリードした後、ＥＲが記録さ
れたかを判断すべきであるので、そのＥＲが記録されたかを判断する間、前記Ｒ
Ｍセルをバッファリングするためである。このように本発明の望ましい実施形態
では受信した逆方向ＲＭセルを少数のレジスタを使用してバッファリングするこ
とにより、不要なメモリ使用を防止することができる。
バッファリングされるＲＭセルに記録する理由は、ＲＭセルでＭＣＲの位置より
ＥＲの位置が先であるにも関わらず、前記ＭＣＲをリードした後、ＥＲが記録さ
れたかを判断すべきであるので、そのＥＲが記録されたかを判断する間、前記Ｒ
Ｍセルをバッファリングするためである。このように本発明の望ましい実施形態
では受信した逆方向ＲＭセルを少数のレジスタを使用してバッファリングするこ
とにより、不要なメモリ使用を防止することができる。
【００９５】
一方、Ｎｒはマイクロプロセッサ１０８に予告なし変化できるので、このよう
なＮｒの変化は各演算に多いの影響を与える。従って、Ｎｒ補正部が前記ＡＢＲ
セービスエンジンに付加されることができる。
なＮｒの変化は各演算に多いの影響を与える。従って、Ｎｒ補正部が前記ＡＢＲ
セービスエンジンに付加されることができる。
【００９６】
図２０は前記Ｎｒ補正部の構成図である。前記図２０を参照すると、第１レジ
スタ１２００はＮｒをラッチして第２レジスタ１２０２及び減算器１２０４に提
供する。前記第２レジスタは前記第１レジスタ１２０から受信されたＮｒを以前
Ｎｒとしてラッチする。前記減算器１２０４は第１レジスタ１２００が提供する
Ｎｒから第２レジスタ１２０２が提供するＮｒを減算してＮｒの変化量であるＮ
ｄｉｆｆを獲得する。比較器１２０６はＮｄｉｆｆが０であるかを検索する。も
し、０ではないと、比較器１２０６は加算器１２０８をイネブルさせ以前Ｎｒと
Ｎｄｉｆｆを加算してＮｒを補正して出力する。前記補正されたＮｒは第３レジ
スタ１２１０を通じて以前Ｎｒとして前記加算器１２０８に提供される。前記補
正されたＮｒは｜Ｑ｜推定時に使用できるように｜Ｑ｜推定部２０２に提供され
る。
スタ１２００はＮｒをラッチして第２レジスタ１２０２及び減算器１２０４に提
供する。前記第２レジスタは前記第１レジスタ１２０から受信されたＮｒを以前
Ｎｒとしてラッチする。前記減算器１２０４は第１レジスタ１２００が提供する
Ｎｒから第２レジスタ１２０２が提供するＮｒを減算してＮｒの変化量であるＮ
ｄｉｆｆを獲得する。比較器１２０６はＮｄｉｆｆが０であるかを検索する。も
し、０ではないと、比較器１２０６は加算器１２０８をイネブルさせ以前Ｎｒと
Ｎｄｉｆｆを加算してＮｒを補正して出力する。前記補正されたＮｒは第３レジ
スタ１２１０を通じて以前Ｎｒとして前記加算器１２０８に提供される。前記補
正されたＮｒは｜Ｑ｜推定時に使用できるように｜Ｑ｜推定部２０２に提供され
る。
【００９７】
上述したように本発明のＡＢＲサービス装置は、(１)ＡＢＲ閉ループの往復時
間の遅延に関わりなく、最大リンク利用度及び最小セル損失を保障し、(２)ＡＢ
Ｒキューの漸近的安定性を保障することによりＡＢＲキュー大きさの要求を最小
化し、(３)ＡＢＲ使用者間の伝送帯域幅利用度の公平性を保障することによりＡ
ＴＭフォーラム標準案である最大−最小公平性を保障し、(４)ＡＢＲ使用者数変
化、ＡＢＲ帯域幅変化などの通信網環境変化に迅速に適応することができ、(５)
ＥＦＣＩ、ＲＲ、ＥＲマーキングのような機能が含まれたＡＴＭトラヒック管理
標準案で提示するほぼすべての機能を提供し、(６)漸近的安定化動作を存在させ
高い利用性、低いセル損失、最大−最小公平率割り当てができるようにすること
ができ、(７)マルチプル時間、即ちＶＥＲ及びＡＢＲ ＶＣのセルレベル率変更
とＶＥＲ及びＡＢＲ ＶＣのセルレベル到着及び出発時、ネットワーク負荷変更
に対して応答性を高め、(８)アルゴリズムを計算するのに必要な動作の数を最小
化し、(９)ＶＣ別キューイン、ＶＣ別計算、ＶＣ別テーブルアクセスが含まれた
ＶＣ別動作を除去することに対する具現の複雑性を低減し、拡張性があるように
するＡＢＲサービスアルゴリズムをハードウェアに具現したものである。
間の遅延に関わりなく、最大リンク利用度及び最小セル損失を保障し、(２)ＡＢ
Ｒキューの漸近的安定性を保障することによりＡＢＲキュー大きさの要求を最小
化し、(３)ＡＢＲ使用者間の伝送帯域幅利用度の公平性を保障することによりＡ
ＴＭフォーラム標準案である最大−最小公平性を保障し、(４)ＡＢＲ使用者数変
化、ＡＢＲ帯域幅変化などの通信網環境変化に迅速に適応することができ、(５)
ＥＦＣＩ、ＲＲ、ＥＲマーキングのような機能が含まれたＡＴＭトラヒック管理
標準案で提示するほぼすべての機能を提供し、(６)漸近的安定化動作を存在させ
高い利用性、低いセル損失、最大−最小公平率割り当てができるようにすること
ができ、(７)マルチプル時間、即ちＶＥＲ及びＡＢＲ ＶＣのセルレベル率変更
とＶＥＲ及びＡＢＲ ＶＣのセルレベル到着及び出発時、ネットワーク負荷変更
に対して応答性を高め、(８)アルゴリズムを計算するのに必要な動作の数を最小
化し、(９)ＶＣ別キューイン、ＶＣ別計算、ＶＣ別テーブルアクセスが含まれた
ＶＣ別動作を除去することに対する具現の複雑性を低減し、拡張性があるように
するＡＢＲサービスアルゴリズムをハードウェアに具現したものである。
【００９８】
本発明のＡＢＲサービス装置では｜Ｑ｜推定やＥＲ演算は実時間ではなく予め
設定された周期ごとに遂行される。このように周期的に｜Ｑ｜推定やＥＲ演算が
遂行されるので制御が容易になる。また、前記のように｜Ｑ｜推定やＥＲ演算が
周期的に遂行されることにより、本発明のＡＢＲサービス装置では各種演算器を
再使用してハードウェアの要求量を最小化する。また、本発明は浮動小数点演算
器を利用して内部的には浮動小数点演算が遂行されるようにして各種演算結果の
正確度を高める。
設定された周期ごとに遂行される。このように周期的に｜Ｑ｜推定やＥＲ演算が
遂行されるので制御が容易になる。また、前記のように｜Ｑ｜推定やＥＲ演算が
周期的に遂行されることにより、本発明のＡＢＲサービス装置では各種演算器を
再使用してハードウェアの要求量を最小化する。また、本発明は浮動小数点演算
器を利用して内部的には浮動小数点演算が遂行されるようにして各種演算結果の
正確度を高める。
【００９９】
また本発明のＡＢＲサービス装置は受信された逆方向ＲＭセルを少数のレジス
タを使用してバッファリングすると共に、そのＲＭセルにＥＲを記録するかを判
断して処理する方式を採用して前記受信した逆方向ＲＭセルを貯蔵する必要性を
除去する。このようにしてメモリの使用を最小化する。
タを使用してバッファリングすると共に、そのＲＭセルにＥＲを記録するかを判
断して処理する方式を採用して前記受信した逆方向ＲＭセルを貯蔵する必要性を
除去する。このようにしてメモリの使用を最小化する。
【０１００】
以上、本発明の実施形態を添付図面を参照して説明したが、本発明はこの特定
の実施形態に限るものでなく、各種の変形及び修正が本発明の範囲を逸脱しない
限り、該当分野における通常の知識を持つ者により可能なのは明らかである。
の実施形態に限るものでなく、各種の変形及び修正が本発明の範囲を逸脱しない
限り、該当分野における通常の知識を持つ者により可能なのは明らかである。
【図１】 本発明の望ましい実施形態によるパケット交換ネットワークの構
成図である。
成図である。
【図２】 図１の交換器の入出力カードの構成図である。
【図３】 本発明の望ましい実施形態によるＡＢＲサービス装置の構成図で
ある。
ある。
【図４】 ＲＭセルの構成図である。
【図５】 図３の正方向セル処理部の構成図である。
【図６】 図５の正方向セル復号器の構成図である。
【図７】 図６のセルエレメントカウント部の構成図である。
【図８】 セルバッファリング過程を示した図である。
【図９】 セルバッファリング過程を示した図である。
【図１０】 図６のＥＦＣＩマーキング部の構成図である。
【図１１】 図３の｜Ｑ｜推定部の構成図である。
【図１２】 図１１のδ演算判断部とδ演算部の処理流れ図である。
【図１３】 図１１のδ演算部の演算手順を示した図である。
【図１４】 図３のＥＲエンジンの構成図である。
【図１５】 図１４の利得選択部の構成図である。
【図１６】 図１４の利得選択部の処理流れ図である。
【図１７】 図３のＥＲエンジンの演算手順を示した図である。
【図１８】 図３の逆方向セル処理部の構成図である。
【図１９】 図１８の逆方向セル復号器の構成図である。
【図２０】 Ｎｒ補正部の構成図である。
１００ 入出力ポートカード
１０２ 入出力バッファ管理部
１０４ ＡＢＲサービスエンジン
１０６ 出力インタフェース
１０８ マイクロプロセッサ
２００ 正方向セル処理部
２０２ ｜Ｑ｜推定部
２０４ マイクロプロセッサインタフェース
２０６ キューカウンター
２０８ ＥＲエンジン
２１０ タイマ
２１２ 逆方向セル処理部
３００ ＵＴＯＰＩＡインタフェース
３０２ 正方向セル復号器
３０６ 混雑検出部
４００ セルエレメントカウント部
４０２、５１２、８０２、１１０２、１２０６ 比較器
４０４、４１６ 第１、第２レジスタ部
４０６ ＰＴＩレジスタ
４０８ ＤＩＲ＿ＢＮレジスタ
４１０ ＣＣＲレジスタ
４１２ ＭＣＲレジスタ
４１４ セルバッファマルチプレクサ
４１８〜４２６ 第１〜５レジスタ
４２８ ＲＭセル検出部
４３０ ＥＦＣＩマーキング部
５００ δ演算判断部
５０２ δ演算部
５０４ ｜Ｑ｜演算部
５０６、５１６、５２２、５２６ 第１〜第４レジスタ
５０８、５１８、７００ 数体系変換部
５１０、５２４、５４４ 第１〜第３加算器
５１４、５２８、５３２ 論理積ゲート
５２０、７０８ 除算器
５３０ インバータ
５３４ コントローラ
５３６ １−α演算部
５３８ レジスタ部
５４０、５４６ 第１、第２選択器
５４２、７０６ 乗算器
５４８ リミッタ
７０２ 利得選択部
７０４、７１２ 第１、第２選択器
７１０、１２０８ 加算器
７１４ レジスタ部
７１６、７２２、７２８ 第１〜第３レジスタ部
７１８、７２０、７２４、７２６ 第１〜第４レジスタ
７３０ ＥＲエンジンコントローラ
８００、１２０４ 減算器
８０４ フリップ・フロップ
８０６、８０８ 第１、第２選択器
１０００ ＵＴＯＰＩＡインタフェース
１００２ 逆方向セル復号器
１００４ ＣＲＣ検出及び生成部
１００６ 混雑検出部
１００８ ＥＲ記録判断部
１１００ セルエレメントカウント部
１１０４、１１１６ 第１、第２レジスタ部
１１０６ ＰＴＩレジスタ
１１０８ ＤＩＲ＿ＢＮレジスタ
１１１０ ＥＲレジスタ
１１１２ ＭＣＲレジスタ
１１１４ セルバッファマルチプレクサ
１１１８〜１１２２ 第１〜第３レジスタ
１１２４ ＣＩマーキング部
１１２８ ＥＲ記録部
１１２６、１１３０ 第４、第５レジスタ
１１３２ ＲＭセル検出部
１２００、１２０２、１２１０ 第１、第２、第３レジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ヨン−イン・チョイ
大韓民国・インチョンクワンギョク−シ・
403−010・プピョン−グ・プピョン−ドン
（番地なし）・ドンガ・エーピーティ・
＃５−605
Ｆターム(参考） 5K030 GA13 HA10 HB29 LC01 LC11
MB15
Claims (26)
- 【請求項１】 パケット交換システムの混雑制御を管理するための利用可能
なビット率サービス装置において、 第１起動信号を生成すると共に、正方向資源管理(ＲＭ)セルから現在セルレー
ト(ＣＣＲ)と最小セルレート(ＭＣＲ)を抽出する正方向セル処理部と、 第２起動信号及び第３起動信号を伝送するタイマと、 寄与程度(δ)を累積すると共に、予め設定された時間の間、前記第２起動信号
に応答して隘路仮想回路の数(｜Ｑ｜)を決定する推定部と、 周期的に現在の明示レート(ＥＲ)を前記推定部に伝送すると共に、前記第３起
動信号に応答して新たな明示レートを計算する明示レートエンジンと、 前記計算された新たな明示レートを逆方向ＲＭセルに記録する逆方向セル処理
部と、からなるパケット交換システムの利用可能なビット率サービス装置。 - 【請求項２】 前記隘路仮想回路の数(｜Ｑ｜)は、前記正方向セルが提供す
る前記ＣＣＲとＭＣＲの差(ＣＣＲ−ＭＣＲ)が前記第１信号に応答して前記ＥＲ
エンジンから伝送された現在のＥＲより小さい場合に決定される請求項１に記載
のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項３】 前記寄与程度(δ)は、第２起動信号に応答して、｛累積され
た寄与程度×(１−ロウパスフィルタリングパラメータ)｝と｛(以前｜Ｑ｜＋全
体｜Ｑ｜)×ロウパスフィルタリングパラメータ｝を加算することにより累積さ
れ、前記ロウパスフィルタパラメータはマイクロプロセッサから受信され、前記
累積された寄与程度は正方向ＲＭセル伝送周期を(第１周期×ＣＣＲ)に分け、そ
の除算結果を以前寄与程度に加算することにより決定される請求項２に記載のパ
ケット交換システムの利用可能なビット率サービス装置。 - 【請求項４】 前記新たなＥＲは、前記第３起動信号に応答して以前ＥＲか
ら｛［(平均キュー長さ−以前平均キュー長さ)×第１利得］÷計算された｜Ｑ｜
｝＋｛(平均キュー長さ−目標キュー長さ)×［(第２利得×第３起動信号周期)÷
計算された｜Ｑ｜］｝を減算することにより計算される請求項３に記載のパケッ
ト交換システムの利用可能なビット率サービス装置。 - 【請求項５】 前記逆方向ＲＭセルの受信時、前記ＥＲエンジンにより計算
された前記新たなＥＲが逆方向ＲＭセルから抽出されたＥＲ及びＭＣＲの和より
小さいかを検索し、前記新たなＥＲが前記ＥＲ及びＭＣＲの和より小さい場合、
逆方向ＲＭセルに前記計算された新たなＥＲを記録する逆方向セル処理部をさら
に備える請求項１に記載のパケット交換システムの利用可能なビット率サービス
装置。 - 【請求項６】 前記正方向セル処理部は受信された前記正方向資源管理セル
にエラーがない場合のみに前記第１起動信号を生成する請求項１に記載のパケッ
ト交換システムの利用可能なビット率サービス装置。 - 【請求項７】 第１大きさ及び第２大きさを有するヘッダ中の一つは前記Ｒ
Ｍセルに付加される請求項１に記載のパケット交換システムの利用可能なビット
率サービス装置。 - 【請求項８】 前記正方向セル処理部は前記第１大きさ、または第２大きさ
のヘッダが付加された正方向資源管理セルを整列し、正方向資源管理セルのスタ
ート部分を出力するセルバッファマルチプレクサをさらに備える請求項７に記載
のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項９】 入出力キューインを管長する入出力バッファ管理部からキュ
ーライト時に発生されるキューライト信号とキューリード時に発生されるキュー
リード信号を受信し、キュー変化回数とキュー長さを生成するキューカウンター
をさらに備える請求項４に記載のパケット交換システムの利用可能なビット率サ
ービス装置。 - 【請求項１０】 前記正方向セル処理部は、前記キューカウンターから前記
キュー長さを受信して、前記キュー長さが予め設定された明示混雑識別のための
混雑スレショルドより大きいと、正方向データセルの明示混雑識別領域をマーキ
ングする請求項９に記載のパケット交換システムの利用可能なビット率サービス
装置。 - 【請求項１１】 前記正方向セル処理部は、前記正方向資源管理セルから現
在セルレート及び最小セルレートを抽出すると共に、前記明示混雑識別領域をマ
ーキングする間、前記正方向資源管理セルをバッファリングする多数のレジスタ
を備える請求項１０に記載のパケット交換システムの利用可能なビット率サービ
ス装置。 - 【請求項１２】 前記正方向セル処理部は、 正方向クロックパルスをカウントしてセルカウントを出力するセルエリメント
カウンター部と、 セルカウンターが前記正方向資源管理セルでのＤＩＲ(direction)−ＢＮ(BECN
)の位置を示すと第１クロック信号を発生し、前記正方向資源管理セルでの現在
セルレートの位置を示すと第２クロック信号を発生し、前記正方向資源管理セル
での最小セルレートの位置を示すと第３クロック信号を発生し、前記正方向資源
管理セルのエンドを示すとリセット信号を発生する比較器と、 前記第１クロックの受信時に通過する正方向セルの一部をラッチする第１レジ
スタと、 前記第２クロックの受信時に通過する正方向セルの一部をラッチして、現在セ
ルレートとして提供する第２レジスタと、 前記第３クロックの受信時に通過する正方向セルの一部をラッチして、最小セ
ルレートとして提供する第３レジスタと、 前記第１レジスタの正方向セルの一部に基づいて前記正方向セルがソースから
発生された資源管理セルであるかを検索して、前記正方向セルがソースから発生
された資源管理セルであると前記第１起動信号を生成する検出部と、からなる請
求項１に記載のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項１３】 前記逆方向セル処理部は、前記第１大きさ、または第２大
きさのヘッダが付加された逆方向資源管理セルを整列し、前記逆方向資源管理セ
ルのスタート部分を出力するセルバッファマルチプレクサをさらに備える請求項
３に記載のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項１４】 前記逆方向セル処理部は、前記キューカウンターから前記
キュー長さを受信して、前記キュー長さが予め設定された混雑状態スレショルド
、または非常に混雑な状態スレショルドより大きいかを検索して、前記混雑状態
スレショルドより大きく、非常に混雑な状態スレショルドよりは小さい場合に、
前記逆方向資源管理セルのＮＩ(No Increase)領域をマーキングして出力し、前
記混雑状態スレショルドより大きい場合に、前記逆方向資源管理セルのＮＩ(No
Increase)及び混雑識別(Congestion Indication) 領域をマーキングして出力す
る請求項９に記載のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項１５】 前記逆方向セル処理部は、前記逆方向資源管理セルから明
示レートを抽出すると共に、ＮＩ領域及び混雑識別領域をマーキングし、算出さ
れた明示レートを記録する間、前記逆方向資源管理セルをバッファリングする多
数のレジスタを備える請求項１４に記載のパケット交換システムの利用可能なビ
ット率サービス装置。 - 【請求項１６】 前記逆方向セル処理部は、 逆方向クロックをカウントしてセルカウントを出力するセルエレメントカウン
ト部と、 前記セルカウントが逆方向資源管理セルでの明示レートの位置を示すと第１ク
ロックを発生し、前記逆方向資源管理セルでの最小セルレートの位置を示すと第
２クロックを発生し、前記逆方向資源管理セルのエンドを示すと第３クロックを
発生する比較器と、 前記第１クロックの受信時に通過する逆方向セルの一部をラッチして、明示レ
ートとして出力する第１レジスタと、 前記第２クロックの受信時に通過する逆方向セルの一部をラッチして、最小セ
ルレートとして提供する第２レジスタと、 前記新たな明示レートが前記第１レジスタがラッチした明示レートと前記第２
レジスタがラッチした最小セルレートの和より小さいと、前記逆方向資源管理セ
ルに前記ＥＲエンジンにより計算された前記新たな明示レートを記録する明示レ
ート記録部と、からなる請求項１に記載のパケット交換システムの利用可能なビ
ット率サービス装置。 - 【請求項１７】 前記逆方向セル処理部は、前記逆方向セルにエラーがある
かを検索すると共に、エラー訂正コードを生成し、明示レートが記録された逆方
向資源管理セルにエラー訂正コードを付加するエラー検出及び生成部をさらに備
える請求項１６に記載のパケット交換システムの利用可能なビット率サービス装
置。 - 【請求項１８】 元素個数(｜Ｑ｜)推定と前記明示レートの算出時に使用さ
れる各種パラメータを提供するマイクロプロセッサをさらに備える請求項１に記
載のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項１９】 元素個数(｜Ｑ｜)推定部は、 前記第１起動信号の受信時、明示レートを浮動小数点形式に変換して、前記最
小セルレートと浮動小数点を加算し、その加算した和を現在セルレートと比較し
て、前記現在セルレートが前記加算した和より小さいと受信された前記資源管理
セルが元素個数に寄与したと判断する判断部と、 前記現在セルレートを浮動小数点形式に変換し、前記浮動小数点を(前記正方
向資源管理セル伝送周期÷第１周期)に除算し、前記除算結果と以前元素個数を
加算し、前記判断部が受信された資源管理セルが元素個数に寄与したと判断する
場合に、前記和を寄与程度として出力する寄与程度算出部と、 前記第２起動信号の受信時、前記寄与程度算出部が出力する寄与程度を受信し
て、前記累積された寄与程度と１からロウパスフィルタリングパラメータを減少
したものを浮動小数点乗算したものと、以前元素個数と全体元素個数を加算した
ものと前記ロウパスフィルタリングパラメータを浮動小数点乗算したものを浮動
小数点加算して元素個数を算出する元素個数算出部と、からなる請求項１に記載
のパケット交換システムの利用可能なビット率サービス装置。 - 【請求項２０】 元素個数(｜Ｑ｜)算出部は、 １から前記ロウパスフィルタリングパラメータを減算して出力する演算部と、 前記寄与程度算出部が提供する寄与程度と、前記演算部の出力と、前記ロウパ
スフィルタリングパラメータと、全体元素個数と、以前元素個数をラッチするレ
ジスタ部と、 前記レジスタ部がラッチしている値中の一部を選択して出力する第１選択器と
、 前記第１選択器の出力値中の一部を受信して浮動小数点乗算する乗算器と、 前記第１選択器の出力値中の他の一部を受信して浮動小数点加算する加算器と
、 全体元素個数と０間の値に算出された元素個数をリミットさせ出力するリミッ
タと、 前記乗算器と加算器の出力を受信して前記リミッタ、または前記レジスタ部に
選択的に提供する第２選択器と、 前記第２起動信号の受信時、前記レジスタ部がラッチしている値中の以前元素
個数と全体元素個数を前記加算器に提供し、前記演算部の出力と前記寄与程度を
前記乗算器に提供するように前記第１選択器を制御すると共に、前記加算器と乗
算器の出力を第１演算結果及び第２演算結果として前記レジスタ部にフィードバ
ックするように第２選択器を制御した後に、前記第１演算結果と前記ロウパスフ
ィルタリングパラメータを前記乗算器に提供するように前記第１選択器を制御す
ると共に、前記乗算器の出力を第３演算結果として前記レジスタ部にフィードバ
ックするように前記第２選択器を制御した後に、前記第２演算結果と前記第３演
算結果を前記加算器に提供するように第１選択器を制御すると共に、前記加算器
の出力を前記リミッタに提供するように第２選択器を制御するコントローラと、
からなる請求項１９に記載のパケット交換システムの利用可能なビット率サービ
ス装置。 - 【請求項２１】 前記全体元素個数の変化量を補正する補正部をさらに備え
る請求項１９に記載のパケット交換システムの利用可能なビット率サービス装置
。 - 【請求項２２】 前記明示レートエンジンは前記キュー長さを前記キュー変
化回数に分けて平均キュー長さを算出すると共に、前記平均キュー長さを以前平
均キュー長さとしてラッチする請求項９に記載のパケット交換システムの利用可
能なビット率サービス装置。 - 【請求項２３】 前記明示レートエンジンは、 目標キュー長さと、第２信号と、元素個数と、キュー変化回数と、キュー長さ
を受信して浮動小数点形式に変換する数体系変換部と、 前記数体系変換部からの各種パラメータと第１、第２利得中の一部を選択して
出力する第１選択器と、 前記第１選択器の出力中の一部を受信して浮動小数点乗算する乗算器と、 前記第１選択器の出力中の一部を受信して浮動小数点除算する除算部と、 前記第１選択器の出力中の一部を受信して浮動小数点加算する加算部と、 前記乗算器、除算部、加算部の演算結果を受信してその出力経路を選択して出
力する第２選択器と、 前記第２選択器から受信された前記平均キュー長さを以前平均キュー長さとし
てラッチする第１ラッチ部と、 前記第２選択器から受信された前記明示レートを以前明示レートとしてラッチ
する第２ラッチ部と、 前記第２選択器から受信された演算結果をラッチする第３ラッチ部と、 前記第３起動信号の受信時、前記キュー長さとキュー変化回数を前記除算器に
提供するように第１選択器を制御すると共に、その除算結果である平均キュー長
さを第１ラッチ部に提供するように第２選択器を制御した後に、前記第２利得と
第２周期を乗算器に提供するように第１選択器を制御すると共に、その乗算結果
を第１演算結果として第３ラッチ部に提供するように第２選択器を制御した後に
、前記第１ラッチ部がラッチしている平均キュー長さと以前平均キュー長さを加
算器に提供して平均キュー長さから以前平均キュー長さを減算し、前記第１演算
結果と元素個数を除算器に提供するように第１選択器を制御すると共に、前記減
算結果を第２演算結果として第３ラッチ部に提供するように第２選択器を制御し
た後に、前記平均キュー長さと目標キュー長さを加算器に提供して平均キュー長
さから目標キュー長さを減算すると共に、前記減算結果を第３演算結果として第
３ラッチ部に提供するように第２選択器を制御した後に、前記第２演算結果と第
１利得を乗算器に提供するように第１選択器を制御すると共に、前記乗算結果と
前記除算器の除算結果を第４演算結果及び第５演算結果として第３ラッチ部に提
供するように第２選択器を制御した後に、前記第３演算結果と第５演算結果を前
記乗算器に提供し、前記第４演算結果と元素個数を除算器に提供するように第１
選択器を制御すると共に、前記乗算結果と前記除算結果を第６演算結果及び第７
演算結果として第３ラッチ部に提供するように第２選択器を制御した後に、前記
第６演算結果と第７演算結果を前記加算器に提供するように第１選択器を制御す
ると共に、前記加算結果を明示レートとして第２ラッチ部に提供するように第２
選択器を制御する制御した後に、前記第２ラッチ部がラッチしている以前明示レ
ートと明示レートを加算器に提供して以前明示レートから明示レートを減算する
ように第１選択器を制御すると共に、前記減算結果を最終明示レートとして提供
するように第２選択器を制御する制御部と、からなる請求項９に記載のパケット
交換システムの利用可能なビット率サービス装置。 - 【請求項２４】 前記明示レートエンジンは、前記最終明示レートと予め設
定されたパラメータを乗算して出力する請求項１９に記載のパケット交換システ
ムの利用可能なビット率サービス装置。 - 【請求項２５】 前記明示レートエンジンは、前記明示レートの計算のため
に使用される全体元素個数が全体元素個数に全体元素個数の変化量を加算するこ
とにより補正される請求項２４に記載のパケット交換システムの利用可能なビッ
ト率サービス装置。 - 【請求項２６】 前記明示レートエンジンは、前記第１利得に使用できる第
３及び第４利得と、前記第２利得に使用できる第５及び第６利得を受信して、前
記平均キュー長さが予め設定されたスレショルドより小さいか、以前にも前記ス
レショルドより大きかったことがないと、前記第１利得として第３利得を使用す
ると共に、前記第２利得として第５利得を使用し、前記平均キュー長さが予め設
定されたスレショルドより大きいか、以前にも前記スレショルドより大きかった
ことがあると、前記第１利得として第４利得を使用すると共に、前記第２利得と
して第６利得を使用するように選択する利得選択部をさらに備える請求項２４に
記載のパケット交換システムの利用可能なビット率サービス装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15742199P | 1999-10-02 | 1999-10-02 | |
| US60/157,421 | 1999-10-02 | ||
| PCT/KR2000/001099 WO2001026306A1 (en) | 1999-10-02 | 2000-10-02 | Abr service engine in packet switching system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003511907A true JP2003511907A (ja) | 2003-03-25 |
Family
ID=22563640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001529148A Pending JP2003511907A (ja) | 1999-10-02 | 2000-10-02 | パケット交換システムの利用可能なビット率サービス装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1135895A1 (ja) |
| JP (1) | JP2003511907A (ja) |
| KR (1) | KR100383571B1 (ja) |
| CN (1) | CN1339210A (ja) |
| CA (1) | CA2351352A1 (ja) |
| WO (1) | WO2001026306A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPR918101A0 (en) * | 2001-11-30 | 2001-12-20 | Foursticks Pty Ltd | Rate limiting through dynamic auto correction |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3686493B2 (ja) * | 1996-03-07 | 2005-08-24 | 富士通株式会社 | Ａｔｍ交換機におけるフィードバック制御方法および装置 |
| DE69633051T2 (de) * | 1996-03-20 | 2004-12-30 | Alcatel | Verfahren zur Kontrolle der Datenstromgeschwindigkeit, des Warteschlangenetzknoten und des Paketvermittlungsnetzwerkes |
| US5754530A (en) * | 1996-04-18 | 1998-05-19 | Northern Telecom Limited | Flow control of ABR traffic in ATM networks |
| EP0817433B1 (en) * | 1996-06-27 | 2006-09-06 | Xerox Corporation | Packet switched communication system and traffic shaping process |
| US5909443A (en) * | 1997-01-03 | 1999-06-01 | International Business Machines Corporation | ATM network congestion control system using explicit rate cell marking |
| KR100246568B1 (ko) * | 1997-12-10 | 2000-03-15 | 김영환 | 비동기전송방식망에서 에이비알전송을 위한 전송대역예측장치 |
| KR20000035007A (ko) * | 1998-11-10 | 2000-06-26 | 포만 제프리 엘 | 네트워크 적재에 따른 연속 비트율의 가상 패스 접속의 대역폭을 동적으로 조절하기 위한 패킷 교환망에서의 방법 및 시스템 |
-
2000
- 2000-10-02 EP EP00966568A patent/EP1135895A1/en not_active Withdrawn
- 2000-10-02 JP JP2001529148A patent/JP2003511907A/ja active Pending
- 2000-10-02 CA CA002351352A patent/CA2351352A1/en not_active Abandoned
- 2000-10-02 KR KR10-2000-0057889A patent/KR100383571B1/ko not_active IP Right Cessation
- 2000-10-02 CN CN 00803313 patent/CN1339210A/zh active Pending
- 2000-10-02 WO PCT/KR2000/001099 patent/WO2001026306A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001026306A1 (en) | 2001-04-12 |
| CN1339210A (zh) | 2002-03-06 |
| KR20010050809A (ko) | 2001-06-25 |
| EP1135895A1 (en) | 2001-09-26 |
| KR100383571B1 (ko) | 2003-05-14 |
| CA2351352A1 (en) | 2001-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046983A (en) | Dynamic rate control system | |
| EP1300046B1 (en) | System and method for estimating cell rate in an atm network | |
| EP0860068B1 (en) | Method and device for traffic control in a communications system | |
| US6108303A (en) | Method and apparatus for traffic control in a cell-based network | |
| USRE43645E1 (en) | Measurement-based connection admission control (MBAC) device for a packet data network | |
| EP0845182B1 (en) | Traffic policing in broadband networks | |
| US6002668A (en) | Cell output control apparatus and method | |
| US5848056A (en) | Method to estimate the current datapacket rate of a virtual connection, a feedback mechanism using said method and device, switching node and destination node realizing said method | |
| GB2301985A (en) | Controlling the flow of ATM cells in an ATM network | |
| KR100342523B1 (ko) | 패킷교환 망에서의 공평한 흐름 제어를 위한 방법 | |
| JP2003511907A (ja) | パケット交換システムの利用可能なビット率サービス装置 | |
| US6563787B1 (en) | Method and apparatus for providing data flow control of a transmission port | |
| US6115358A (en) | Controlling the flow of ATM cells in an ATM network | |
| GB2285201A (en) | Timing recovery apparatus | |
| JPH04355535A (ja) | Ａｔｍ呼受付制御装置 | |
| JPH08186572A (ja) | セルレート監視装置 | |
| Muthukrishnan et al. | Design, implementation and evaluation of an explicit rate allocation algorithm in an ATM switch | |
| Antal et al. | Performance evaluation of a time division multiplexing method applicable for dynamic transfer mode networks | |
| De Silva | A simple approach to congestion control of ABR traffic with weighted max-min fairness | |
| Koukos et al. | Mechanism for shaping the emitted traffic at ATM terminal‐points | |
| Petrovic | Comparative evaluation of adaptive stochastic and ERICA switch algorithms for ABR traffic management in ATM networks | |
| Lal et al. | An efficient designed robust adaptive congestion controller for ABR traffic in ATM network | |
| Hwang et al. | Modelling and analysis of a buffer in an ATM-based MPLS LER system | |
| Almesberger et al. | An ABT based ABR service for ATM | |
| JPH11220479A (ja) | ピークセルレート監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |