JP2003507918A - 電荷ポンプ - Google Patents
電荷ポンプInfo
- Publication number
- JP2003507918A JP2003507918A JP2001517702A JP2001517702A JP2003507918A JP 2003507918 A JP2003507918 A JP 2003507918A JP 2001517702 A JP2001517702 A JP 2001517702A JP 2001517702 A JP2001517702 A JP 2001517702A JP 2003507918 A JP2003507918 A JP 2003507918A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- path
- current
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 238000013016 damping Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 230000001276 controlling effect Effects 0.000 abstract description 2
- 230000003362 replicative effect Effects 0.000 abstract description 2
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
電流を生成するシンクパスとが接続されている少なくとも1つのカレントミラー
(Stromspiegel)およびトランジスタを有し、少なくとも1つのパスは、入力側
トランジスタを備え、かつ、両パスは出力ステージを備え、各々は、少なくとも
1つの出力トランジスタおよび回路トランジスタを備えるとともに、第1パスは
、基準電流によって制御される電荷ポンプ(Ladungspumpe)の回路配置であって
、さらに、基準ステージ(Regelstufe)を備え、この基準ステージでは、少なく
とも出力側トランジスタにおいてパスの出力ステージがシミュレートされ、故障
電流を複製する等価な対称電流を基準ステージにおいて生成し、第2パスを調整
する手段を制御することを特徴とする回路配置に関する。
いて別の非常に正確で安定した周波数FVCOを生成する非常に正確な基準周波数
を使用することである。この周波数FVCOは、オリジナルの基準周波数とは異な
っていてもよい。PLLのような例示の回路を図5に示す(後述する)。(通常
)水晶固有周波数Fqは、周波数分割器Rを用いて必要な基準周波数Frefになる
まで分割される。同時に、電圧制御発振器VCOの出力周波数FVCOは、さらな
る分割器Nを用いて周波数FVCO/Nになるまで分割される。これら2つの分割
された周波数FrefおよびFVCO/Nは、位相(−周波数)検出器PDに供給され
、それらの相対周波数を与えるために比較される、すなわち、互いに相対的に周
波数変換される。位相検出器PDの出力は、2つのパルス幅を調整されたパルス
列UPおよびDOWNを生成し、これらのパルス幅はその入力における周波数間
の位相差に対して一定の関係を有する。
Nの位相がFrefの位相より進んでいる場合、位相検出器は、UP出力よりも長
いためDOWN出力に切り替わる。反対でも同様に、周波数FVCO/Nの位相が
Frefと比較して弱い場合、位相検出器はDOWN出力よりも長いためUP出力
に切り替わる。位相検出器における2つの入力周波数FrefおよびFVCO/Nの位
相が正確に同じである場合、正確に同じ長さであるかないかのいずれかのパルス
を、UPおよびDOWN出力における位相検出器の2つの出力に出力され得る。
正確に同じ長さのパルスが出力される場合、基準は、「アンチバックラッシュパ
ルス」(ABLパルス)になる。位相が一致する場合にこれらのパルスが生成さ
れることは、位相が同じである場合に2つの出力とも開かれない回路より、動的
であるという点において、より利点がある。
の出力に、接続されているループフィルタLFが積算器のように作用する。この
ループフィルタLFは、アクティブフィルタであってよく、好ましくは、位相ル
ックループにおけるパッシブフィルタである。
た大きさの電流を供給するので、ループフィルタにおける電圧VLFはループフィ
ルタに移動された電荷量の結果としてのUPパルスの存続期間(duration)にわ
たって生じる。この動作は、「ソーシング(sourcing)」と呼ばれ、ソースパス
によって電荷ポンプにもたらされる。
はパルスの存続期間を下げる傾向がある。この動作は、「シンキング(sinking
)」と呼ばれ、電荷ポンプにおけるシンクパスによってもたらされる。
て、お互いに対するUPおよびDOWNパルスの相対存続期間のみによって、決
定される。位相検出器における2つの入力周波数FrefおよびFVCO/Nの位相が
正確に同じである場合、すなわち、アンチバックラッシュパルスが生じる場合、
ループフィルタの総電流がゼロに等しく、また総電荷量がループフィルタにまた
はループフィルタから移動されないので、ループフィルタLFにおける電圧は、
理想的には変化すべきでない。
COについての制御電圧として使用されると、周波数FVCOまたはその位相は、
接続された制御ループによって水晶発振器Qの位相に結合される。あるいは、分
割器Nの分割率は、発振器周波数FVCOを広範囲にわたって調節させる。
ってループフィルタLFの出力Vlfでの電圧v−tuneを同じにする発振器の
ために、制御電圧を変化させ、所望の周波数にて電圧が制御された発振器VCO
を維持する必要があることである。理想的には、使用される電圧範囲がゼロ電位
に接近するおよび供給電圧に接近することが必要であることを意味する。蓄電池
適用可能性から供給電圧が3ボルトの領域にあるので、特に携帯用途において重
要である。また、ソースおよびシンク電流の大きさについてこの内容において重
要なことは、同じレベルにて維持すべきであるというである。なぜなら、位相ロ
ックループが固定されているのが、ABLパルスが移動された正味の電荷でなく
、離調されない発振器VCOである間のみであるからである。
されるように、電荷ポンプは、接続されたカレントミラー(Stromsdpiegel)を
生成するPMOSトランジスタmp1、mp2、mp3、mp4を備えるソース
パスを有する。上記カレントミラーは、規定されたミラー率nによって電流i−
ref−sourceを増加させ、UP制御シグナルがロジックLOW電位を有
するとすぐに電圧v−tuneで電源VDDから出力接続Pdoutに電流を供
給する。UP制御入力は適用された位相検出器PDの逆転したUPシグナルを有
する。
シンクパスを備え、その機能に沿って、DOWN制御接続においてロジックHI
GH電位の間、接地VSSの方向に出力接続Pdoutから離れる規定されたミ
ラー率nによって増幅された電流i−ref−sinkを導くNMOSトランジ
スタmn1、mn2、mn3、mn4を備えている。
けるミラー領域が、特定の操作温度においておよび技術パラメータの特定の環境
について(例えば、トランジスタの出力インピーダンス、閾値電圧VTまたはマ
ッチング)、出力Pdoutにおける単一電圧v−tuneでのみ正確に対称に
焼成され得るという問題が生じる。MOSトランジスタにおけるチャネル長調整
、技術的変化(例えば、マッチング)および電気的構成の温度応答は、電流i−
sourseおよびi−sinkが他の全ての電圧v−tuneにて対称である
ことを意味する。従って、例えば、トランジスタ出力インピーダンスは、電圧v
−tuneが上昇するために、シンク電流の大きさがより大きくなり、そしてソ
ース電流の大きさがより小さくなることを意味し、それに反して電圧v−tun
eが下がることにより、ソース電流i−sourceがより大きくなりそしてシ
ンク電流i−sinkがより小さくなる。
タmp1およびトランジスタmn1は、さらに、(低い)飽和領域においてもは
や作動されない。これは、続いて起こるソース電流およびシンク電流における顕
著な減少を意味する。
電圧値VDD−0.4Vから前進して劇的に減少し、v−tune=VDDの場
合最終的に0であることを意味する。シンク電流i−sinkについても同様に
、シンク電流i−sinkは、約0.4Vから前進して劇的に減少し、同様に最
終的に電圧v−tune=0Vにおいて0になる。実際には、これは、ソースセ
クションとシンクセクションが同時に動作するとき、故障電流「i−fault
」がソースパスとシンクパスとの間に生成することを意味する。従って、この故
障電流は、電源の上限および下限にて、極度に上昇し、およびv−tune=V
DDのとき、ソース電流i−sourceが0に等しくなるので故障電流がシン
ク電流i−sinkと等しくなり、そして、逆に、シンク電流i−sinkが0
に等しくなるので電圧c−tune=0にて、故障電流が、ソース電流i−so
urceに等しくなる。従って、これは、VSSに接近したまたはVDDに接近
した電圧範囲v−tuneにおいて、シンク側のシンク電流i−sinkおよび
ソース側のソース電流i−sourceの対称性が非常に阻害されることを意味
する。
電圧v−tuneについて使用され得る範囲が平均理想値周辺の値の比較的狭い
範囲に限定されることを意味する。
ルスが単一の電位v−tuneにおいてのみループフィルタに故障電流i−fa
ultを供給しないことを意味する。他の全ての電圧、従って他の組の発振器周
波数FVCOにおいて、ループフィルタにおける平均電圧は、ABLパルスが歪ん
でいるとしても各PLLパスに対して一定に維持され得る、すなわち、ポンプに
おけるソースセクションまたはシンクセクションのいずれかが幾分長いために切
り替えられる。そのときのみ、基準サイクルにおけるループフィルタに移動され
た平均総電荷をゼロになる可能性がある。
v−tune(ループフィルタ電圧)において一時的な周期成分を調整し、次い
で、この成分はその定格周波数だけでなく主周波数からの差Frefでの他の二次
周波数も誘発する。これらの二次周波数(誘発)は、望まれない。
、出力電圧の広い範囲および広い動作温度範囲にわたって、できるだけ対称であ
り、電荷ポンプのための回路配置を見出すことである。
−ref−sourceおよびi−ref−sinkを生成し、そして電荷ポン
プの出力ステージにそれを供給することによって生成される。これらの電流は、
組にされているミラー因子nを用いて、i−source=n×i−ref−s
ourceおよびi−sink=n×i−ref−sinkによって変換される
。この場合、状態|i−souece|=|i−sink|を有する出力電流の
対称化は、最初に基準電流i−ref−sourceおよびi−ref−sin
kを用いて、および/またはmp3およびmp4に比例するソースパスmp1お
よびmp2についての、ならびにmn3およびmn4に比例するソースパスmn
1およびmn2についてのミラー因子を用いて達成される。最適に対して変更さ
れた動作状態の結果としてのトランジスタの特性の変更は、この場合に対称化に
おける反対の影響を非常に容易に与え得る。
単一の基準電流でも生成することによって防止し、基準電流はソースパスに対し
て基準パスmp3およびmp4、あるいはシンクパスに対して基準パスmn3お
よびmn4のいずれかに供給される。従って、さらに、正確に電荷ポンプの出力
ステージをシミュレートする基準回路を追加することができ、その結果、故障電
流i−faultをシミュレートする対称電流i−symが生成される。この場
合、さらなる測定で乱れないようにチューニング電圧はできるだけ小さく負荷す
る必要がある。次いで、対称電流i−symが測定される。固定された基準電流
(ソースまたはシンク)に所属されないポンプセクションは再調整され、ゼロの
対称電流i−symが生成される。調整は、出力ステージまたは基準回路におい
てフリーパスのゲート電圧を用いてもたらされる。異なる実施形態において、同
様に出力ステージパスをシミュレートする基準パスに含まれるスイッチングトラ
ンジスタmn2aおよびmp2aは、省かれるか、内部に移動されるか、または
例えば図4に示されるように、外部に組み込まれるかのいずれかである。0に調
整された対称電流i−symはまた、出力ステージおよび基準回路が同じ条件で
動作するので、0の故障電流i−foultを生じる。
って置きかえられる。そして、達成され得る対称性は、周囲の影響および技術の
変動から独立しており、従来技術より大きな水準で向上しており、さらに電流の
対称性が維持されている間電圧v−tuneについての制御範囲が顕著に拡大し
ている。
流を生成するソースパスとシンク電流を生成するシンクパスとが接続されている
少なくとも1つのカレントミラーおよびトランジスタを有する電荷ポンプの回路
配置であって、少なくとも1つのパスは、入力側トランジスタを備え、かつ、両
パスは出力ステージを備え、各々は、少なくとも1つの出力トランジスタおよび
回路トランジスタを備えるとともに、第1パスは、基準電流によって制御され、
さらに、基準ステージを備え、この基準ステージでは、少なくとも出力側トラン
ジスタにおいてパスの出力ステージがシミュレートされ、故障電流を複製する等
価な対称電流を基準ステージにおいて生成し、第2パスを調整する手段を制御す
る回路配置の開発を提案する。
るように、全ての〔間隙〕トランジスタ幅が同じ因子によって広げられたかある
いは縮小されたトランジスタを備える、複製または位相的に理想的な回路のいず
れかを意味する。このことは、電荷ポンプの出力ステージに影響を与えることな
く、出力ステージ間で、故障電流i−faultを複製する、対称電流i−sy
mを生成可能にし、この対称電流は、第2パスを調整するための手段を制御する
ことができ、したがって、故障電流を防止するための制御ループを構築する。こ
こでは、閉じられたループ制御が実現されているので、電流の対称性をもたらす
、電荷ポンプにおける電子成分の温度の影響、および他の変化可能なおよび不利
な特性がまた、自動的に補正される。
演算増幅器OP2を備え、それには印加された故障電流に比例する電圧の差を入
力し、その出力は第2パスに影響するために使用される。
の手段は、バッファ増幅器を備え、好ましくは、演算増幅器が故障電流をシミュ
レートするための電圧従動部として接続されていることが好ましい。これは、出
力Pdoutにおいて電圧v−tuneがほとんど負荷されていないままであり
、コピーされ、および対称電流i−symによって故障電流i−faultをシ
ミュレーションする補助的な手段としての制御ステージに適用可能であることを
意味する。さらに、ループフィルタは、特に、電荷ポンプが位相ロックループに
おいて使用される場合に出力ステージと基準回路との間に備えることができる。
動部として接続された演算増幅器の入力で減衰要素τである第2回路を調整する
ために使用される手段に寄与できる。この減衰要素τは、それぞれの第2パスの
再調整の速度をセットするのに使用することができる。本発明の基本において、
減衰要素τは、抵抗器およびコンデンサを含むことができる。そのとき、この減
衰要素の時定数は、調整が十分早くなるようにセットされるが、発振器に関して
望まれない傾向が生じないようにする。これは、ループフィルタが本質的にこの
時定数を与えられている場合、ループフィルタにマッチすることが必要であるこ
とを意味する。
出力を有する場合、入力側トランジスタを備えてもよい。さらに、回路配置は、
少なくとも2つの回路トランジスタmn2、mp2が電荷ポンプの出力と出力側
トランジスタmn1、mp1との間に配置されるように、有利に拡大してもよい
。
出力側トランジスタmn1、mp1が電荷ポンプの出力と回路トランジスタmn
2、mp2との間に配置されるように配置してもよい。
称に配置された少なくとも1つの入力側対称トランジスタmn4、mp4が備え
られるように改良される。
のための電荷ポンプを使用するために、コンデンサC−sink、C−soue
ceが、同じパスにおいて、少なくとも1つの回路トランジスタmn2、mp2
のゲートと出力側トランジスタmn1、mp1との間に接続されていてもよい。
る。
であってよく、シンクパスにおけるトランジスタは、NMOSトランジスタの形
態であってよい。
クパスにおけるトランジスタがn−Jfetであることも可能である。
値電圧、マッチング等)に無関係な、そして存在する動作温度に無関係なソース
およびシンク電流i−source、i−sinkに対する最大の対称性。 2.適用可能な電源の限界に接近するように調整される電圧v−tuneの最大
使用可能な範囲。 3.閉じられたループ制御の結果、NMOSおよびPMOSトランジスタを同じ
大きさにすることができるので、寸法が出力トランジスタの動的に対称性を最適
にするためにセットすることができ、したがって等しい大きさの寄生要素が存在
すること。 4.1つの基準電流i−refのみが必要とされるので、基準電流生成のための
回路の複雑さの顕著な減少が達成される。従って、従来技術における2つの基準
電流i−ref−sinkおよびi−ref−sourceを対称にするための
全体の複雑さもまた、排除される。
ックループ(PLL)において使用され得る。このような本発明の位相ロックル
ープは、基準周波数Frefと電荷ポンプCPを制御する電圧制御された発振器V
COからの分割出力周波数FVCO/Nとの間の位相シフトを検出するための少な
くとも1つの位相検出器PDを備える制御ループを有し、続いて、ループフィル
タLFが接続されており、そしてループフィルタの出力が電圧制御された発振器
VCOを制御する。
数Frefを生成することができる。
、それぞれ提示した組み合わせだけでなく、他の組み合わせ、またはそれら自体
において使用され得ることはいうまでもない。
の以下の説明において見出され得る。
WN、ならびに電荷ポンプについての出力側出力Pdoutを有する。
形態で配置されている。各パス1、2は、カレントミラー3、4を含み、これら
の各カレントミラーは入力側トランジスタmp3、mn3、および出力側トラン
ジスタmp1、mn1を備えている。出力側トランジスタmp1、mn1はUP
入力およびDOWN入力に接続されている2つの回路トランジスタmp2、mn
2によって接続され、その結果、UP入力またはDOWN入力に適用されるパル
スに沿って、電流が出力Pdoutからまたは出力Pdoutへ流れ、この電流
が電圧v−tuneを生成する。出力側トランジスタmp1、mp2、mn1、
mn2のこの群は、電荷ポンプの出力ステージを形成する。
n4は追加して設けられる。さらに、コンデンサC−sourseおよびC−s
inが回路トランジスタmp2およびmn2と、出力側トランジスタmp1およ
びmn1のゲートまたは入力i−ref−sourceまたはi−ref−si
nkとの間に、出力側トランジスタにおける切り替え動作をスピードアップする
ために接続されても良い。より明瞭にするために、これらの静電容量は、示して
いない。しかしながら、このようなコンデンサは、パワーポンプが機能できるた
めに必ずしも必要であるわけではないことを指摘する。
ことができ、そして2つのコンデンサC1、C2および抵抗器R1を備える、電
荷ポンプに接続されたループフィルタLFを有し、ポンプ出力電流に統合する。
、単一の基準電流i−refのみが2つの基準電流の代わりに必要とされている
。その最も単純な形態において、電荷ポンプはまた、単一のカレントミラー3の
みを有している。このカレントミラーは、電荷ポンプのソース側に配置されてい
る。出力ステージ5は、回路トランジスタmp2およびmn2を備え、この回路
トランジスタは、出力にてトランジスタmp1およびmn1を介して電流を切り
替える。
は、トランジスタmp1、mp2、mn1およびmn2が、トランジスタmp1
a、mp2a、mn1aおよびmn2aによって複製されていることを意味し、
mp1aとmp1とのゲート、mn1aとmn1とのゲートが同調されるが、一
方mp2aおよびmn2aがUPおよびDOWN入力に接続されてない。
テージ7を配置している。バッファ増幅器は出力ステージを負荷することなく基
準回路の出力に、抵抗器R3を介して電圧v−tuneを複製する。このことは
、出力ステージでのように基準回路において同じ故障電流i−symを生成する
。この対称電流i−symは演算増幅器OP2を用いて、電圧が抵抗器R3を通
過して降下するときに測定される。後者の出力電圧は出力ステージまたは基準回
路の各第2パスのための調整電圧を形成し、電圧が抵抗器R3を通過して降下す
るように調整され、それゆえ対称電流i−symが0に等しくなる、すなわち故
障電流i−faultも0に等しくなる。
る。このループフィルタLFは位相ロックループにおいて電荷ポンプを用いる場
合に有用な要素であるが、本発明に対して必ずしも必要であるわけではない。
uneの広い範囲にわたって故障電流i−faultが生じないことであり、そ
れゆえ現在まで外部の最適動作点と知られている二次周波数(誘発)が減らされ
る。
プの出力ステージ5における回路トランジスタmn2およびmp2は、出力側ト
ランジスタmn1およびmp1と交換されている。従って、基準回路6における
トランジスタmp2aおよびmn2aを省くことができる。
nkの再調整のスピードを設定するために使用され得る減算要素τ(この場合抵
抗器R2とコンデンサC3とを備える)が演算増幅器OP1の上流に配置される
。
の電荷ポンプは、基準入力側トランジスタmn3およびmp3と基準出力側トラ
ンジスタmn1およびmp1とを有するソースパスおよびシンクパスを有する。
ソース側の出力側トランジスタmp1のソース入力(ソース、トランジスタのド
レインおよびゲートに置かれる)には、回路トランジスタmp2が配置され、こ
の回路トランジスタmp2のゲート入力はUP入力に接続される。同様に、シン
ク側の出力側トランジスタmn1のソース入力(ソース、トランジスタのドレイ
ンおよびゲートに置かれる)には、回路トランジスタmn2が配置され、この回
路トランジスタmn2のゲート入力はDOWN入力に接続される。対称の理由の
ために、入力側の回路トランジスタはそれらと関係付けられる各対称トランジス
タmn4およびmp4を備え、この対称トランジスタは、入力側トランジスタの
ソースに接続される。回路のソースパスは、基準電流i−refによって制御さ
れる。入力側トランジスタmn3およびmn4は、演算増幅器OP2が高インピ
ーダンス電流出力を有する場合に有用であり、それ以外の場合は省くことができ
る。
、トランジスタmn1a、mn3a、mp1aおよびmp3aを備える基準回路
6においてシミュレートされる。出力側トランジスタmp1とmp1aとのゲー
ト、および出力トランジスタmn1とmn1aとのゲートは、互いに接続され、
それら全ては出力ステージにおいてそれらが対応するトランジスタに関して同じ
相対的大きさを有する必要がある。
幅器OP1の形態でバッファ増幅器が配置されている。この演算増幅器OP1は
、出力Pdoutでの電圧v−tuneをできるだけ負荷しないままで、対称電
流i−symとしての故障電流i−faultを複製する。出力ステージ5の出
力Pdoutと演算増幅器OP1との間には、(好ましく変更可能な)抵抗器2
および接地されたコンデンサC3を含む減衰要素τが接続されており、この減算
要素は、制御ループの応答速度に影響を与える。
流によって生じる電圧降下は抵抗器R3を通過して切り離され、そして第2演算
増幅器OP2に導かれる。測定された対称電流i−symを基準として、演算増
幅器OP2はシンクパスを調整し、その結果、対称電流i−sym、すなわち電
荷ポンプの出力Pdoutでの故障電流i−faultを、生成される出力電圧
v−tuneおよび使用される電子成分の特性の、一般的な動作温度に無関係に
ゼロに保つ。
3およびmn4は、どの動作状態においても演算増幅器OP2の基本負荷を印可
し、その結果、使用される演算増幅器のタイプに応じて、さらに安定な回路をも
たらす。従って、この回路配置は、最良の方法で全体が制御された範囲において
上記で要約された電荷ポンプの対称問題を解決する。これは、事実上、0からV
DDまでの電源の全体の範囲がまた、出力Pdoutでの電圧v−tuneの範
囲について適用可能であることを意味する。実際には、これは、電源VDDの2
.8Vに対して、従来技術における約500mVと比較して、約100mVの保
留のみが、必要であると予測される。
プを示す。PLLは、どの相対位相シフトについても2つの周波数Frefおよび
FVCO/Nと比較する位相検出器PDを備える。基準周波数Frefは、水晶固有周
波数Fqから生成される。この水晶固有周波数は、水晶発振器Qが生成し、基準
分割器Rに供給し、基準分割機Rで、特定の分割範囲によって縮小される。供給
された第2周波数FVCO/Nは、電圧制御された発振器VCOから生じ、分割器
を用いて周波数FVCO/Nまで分割される。位相検出器PDの出力は、2つのパ
ルス幅を調整されたパルス列UPおよびDOWNを生成し、このパルス幅は、2
つの入力周波数FrefとFVCO/Nとの間の位相差に関して一定の関係を有する。
周波数FVCO/Nが周波数Frefよりも高い場合、または周波数FVCO/Nが周波
数Frefと比較して高すぎる場合、または周波数FVCO/Nの位相が基準周波数F
refの位相より進んでいる場合、位相検出器はUP出力より長いためにDOW
N出力に切り替わる。同様の状況で、逆転した位相に対応して、逆に適用する。
位相が同じ場合、すなわち、FrefがFVCO/Nに等しい場合、アンチバックラッ
シュパルス(ABLパルス)が位相検出器の両方の出力に出力される。UPおよ
びDOWNパルス列は電荷ポンプCPを作動させ、その出力は電荷ポンプに接続
されているループフィルタを備える。このループフィルタは、積算器として作用
する。次いで、ループフィルタLFの電圧VLFは、電圧制御された発振器VCO
のための制御として使用され、その結果PLLの制御ループは閉じられる。
回路配置を示す図である。
荷ポンプのための簡単な本発明の回路配置を示す図である。
改良した本発明の回路配置を示す図である。
Claims (17)
- 【請求項1】 入力側、出力側を有し、ソース電流(i-source)を生成するソースパス(1)
とシンク電流(i-sink)を生成するシンクパス(2)とが接続されている少なく
とも1つのカレントミラー(3)およびトランジスタ(mn1、mp1)を有し
、少なくとも1つのパス(1、2)は、入力側トランジスタ(mn3、mp3)
を備え、かつ、両パス(1、2)は出力ステージ(5)を備え、各々は、少なく
とも1つの出力トランジスタ(mn1、mp1)および回路トランジスタ(mn
2、mp2)を備えるとともに、第1パス(1)が、基準電流によって制御され
ている電荷ポンプの回路配置であって、 さらに、基準ステージ(6)を備え、この基準ステージでは、少なくとも出力
側トランジスタ(mn2、mp2)においてパス(1、2)の出力ステージ(5
)がシミュレートされ、故障電流(i-fault)を複製する等価な対称電流(i-sym
)を基準ステージ(6)において生成し、第2パス(2)を調整する手段(7)
を制御することを特徴とする回路配置。 - 【請求項2】 第2パス(2)を調整する手段(7)は、少なくとも1つの演算増幅器(OP
2)を備え、印加された上記対称電流(i-sym)および故障電流(i-fault)に比
例する電圧を入力し、その出力が第2パス(2)に影響するために使用されるこ
とを特徴とする請求項1に記載の回路配置。 - 【請求項3】 第2パス(2)を調整する手段(7)は、バッファ増幅器(PV)を備え、好
ましくは、演算増幅器(OP1)が故障電流(i-fault)をシミュレートする電
圧従動部として接続されていることを特徴とする請求項2に記載の回路配置。 - 【請求項4】 ループフィルタ(LF)を、上記出力ステージ(5)と他のパスを調整する手
段(7)との間に備えていることを特徴とする請求項1ないし3のいずれか1項
に記載の回路配置。 - 【請求項5】 第2パスを調整する手段(7)はまた、減衰要素(τ)を備えることを特徴と
する請求項1ないし4のいずれか1項に記載の回路配置。 - 【請求項6】 第2パスはまた、入力側トランジスタ(mn3、mp3)を備えることを特徴
とする請求項1ないし5のいずれか1項に記載の回路配置。 - 【請求項7】 少なくとも1つの回路トランジスタ(mn2、mp2)は、出力側に配置され
ていることを特徴とする請求項1ないし6のいずれか1項に記載の回路配置。 - 【請求項8】 少なくとも1つの回路トランジスタ(mn2、mp2)は、電荷ポンプの出力
と出力側トランジスタ(mn1、mp1)との間に配置されていることを特徴と
する請求項1ないし7のいずれか1項に記載の回路配置。 - 【請求項9】 少なくとも1つの出力側トランジスタ(mn1、mp1)は、電荷ポンプの出
力と回路トランジスタ(mn2、mp2)との間に配置されていることを特徴と
する請求項1ないし8のいずれか1項に記載の回路配置。 - 【請求項10】 回路トランジスタ(mn2、mp2)に対して対称に配置されている少なくと
も1つの入力側対称トランジスタ(mn4、mp4)を備えていることを特徴と
する請求項1ないし9のいずれか1項に記載の回路配置。 - 【請求項11】 コンデンサ(C-sink、C-source)が、同パスにおける、少なくとも1つの回路
トランジスタ(mn2、mp2)のゲートと出力側トランジスタ(mn1、mp
1)のゲートとの間で接続されていることを特徴とする請求項1ないし10のい
ずれか1項に記載の回路配置。 - 【請求項12】 シンクパス(2)はソースパス(1)に対して鏡像の設計であることを特徴と
する請求項1ないし11のいずれか1項に記載の回路配置。 - 【請求項13】 ソースパス(1)におけるトランジスタは、PMOSトランジスタの形態であ
り、シンクパス(2)におけるトランジスタは、NMOSトランジスタの形態で
あることを特徴とする請求項1ないし12のいずれか1項に記載の回路配置。 - 【請求項14】 ソースパス(1)におけるトランジスタは、p−Jfetの形態であり、シン
クパス(2)におけるトランジスタは、n−Jfetの形態であることを特徴と
する請求項1ないし12のいずれか1項に記載の回路配置。 - 【請求項15】 電荷ポンプを備える位相ロックループであって、 上記電荷ポンプは、請求項1ないし14の特徴を有することを特徴とする位相
ロックループ。 - 【請求項16】 基準周波数Frefと、電荷ポンプ(CP)を制御する電圧制御発振器(VCO
)からの出力周波数FVCOとの間の位相シフトを検出するための少なくとも1つ
の位相検出器(PD)を備える制御ループを有し、位相検出器には、続いて、ル
ープフィルタ(LF)が接続されており、ループフィルタの出力が上記電圧制御
発振器(VCO)を制御することを特徴とする請求項15に記載の位相ロックル
ープ。 - 【請求項17】 水晶発振器(Q)と下流基準分割器(R)が基準周波数Frefを生成するため
に備えていることを特徴とする請求項15または16に記載の位相ロックループ
。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19939104.1 | 1999-08-18 | ||
DE19939104A DE19939104A1 (de) | 1999-08-18 | 1999-08-18 | Ladungspumpe |
PCT/DE2000/002791 WO2001013517A2 (de) | 1999-08-18 | 2000-08-17 | Ladungspumpe |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003507918A true JP2003507918A (ja) | 2003-02-25 |
JP3653496B2 JP3653496B2 (ja) | 2005-05-25 |
Family
ID=7918758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001517702A Expired - Fee Related JP3653496B2 (ja) | 1999-08-18 | 2000-08-17 | 電荷ポンプ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6509770B2 (ja) |
EP (1) | EP1205028B1 (ja) |
JP (1) | JP3653496B2 (ja) |
DE (2) | DE19939104A1 (ja) |
WO (1) | WO2001013517A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441660B1 (en) * | 2001-02-02 | 2002-08-27 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
CA2344787A1 (en) * | 2001-04-19 | 2002-10-19 | Pmc-Sierra Ltd. | A phase detector customized for clock synthesis unit |
US6650156B1 (en) * | 2002-08-29 | 2003-11-18 | Integrated Device Technology, Inc. | Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals |
DE10252618A1 (de) * | 2002-11-11 | 2004-05-27 | Infineon Technologies Ag | Schaltungsanordnung einer Ladungspumpe |
US6894529B1 (en) | 2003-07-09 | 2005-05-17 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control |
US7015736B1 (en) * | 2003-07-17 | 2006-03-21 | Irf Semiconductor, Inc. | Symmetric charge pump |
US6844774B1 (en) * | 2003-09-15 | 2005-01-18 | Agilent Technologies, Inc. | Method and apparatus for providing well-matched source and sink currents |
US7184510B2 (en) * | 2003-09-26 | 2007-02-27 | Quicklogic Corporation | Differential charge pump |
US6958637B2 (en) * | 2003-11-12 | 2005-10-25 | International Business Machines Corporation | Spark current cancellation in charge pump of high speed phase lock loop circuit |
KR101099947B1 (ko) | 2003-12-11 | 2011-12-28 | 모사이드 테크놀로지스, 인코포레이티드 | Pll/dll의 고출력 임피던스 충전 펌프 |
US6967501B1 (en) | 2003-12-18 | 2005-11-22 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having enhanced predriver control |
US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
DE102004019652A1 (de) | 2004-04-22 | 2005-11-17 | Infineon Technologies Ag | Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung |
US20060267644A1 (en) * | 2005-05-24 | 2006-11-30 | Edward Youssoufian | Method and apparatus for loop filter size reduction |
US20070018701A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Charge pump apparatus, system, and method |
CN110830035B (zh) * | 2019-11-29 | 2024-04-16 | 湖南国科微电子股份有限公司 | 一种锁相环及其锁定检测方法和电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4871979A (en) * | 1987-08-03 | 1989-10-03 | Western Digital Corporation | Variable frequency system having linear combination of charge pump and voltage controlled oscillator |
US5166641A (en) * | 1992-03-17 | 1992-11-24 | National Semiconductor Corporation | Phase-locked loop with automatic phase offset calibration |
GB9304954D0 (en) * | 1993-03-11 | 1993-04-28 | Sgs Thomson Microelectronics | Reference current generating circuit |
JPH0964727A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 同期回路 |
JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
JP3481051B2 (ja) * | 1996-06-19 | 2003-12-22 | 富士通株式会社 | チャージポンプ回路、および、該チャージポンプ回路を有するpll回路並びに半導体集積回路 |
US5818287A (en) * | 1996-06-20 | 1998-10-06 | Ati Technologies Inc. | Gate-switching charge-pump implemented inside a phase locked loop |
US5801578A (en) * | 1996-12-16 | 1998-09-01 | Northern Telecom Limited | Charge pump circuit with source-sink current steering |
US6329872B1 (en) * | 1998-08-14 | 2001-12-11 | Nortel Networks Limited | Charge pump circuit for a phase locked loop |
US6222402B1 (en) * | 1998-09-04 | 2001-04-24 | International Business Machines Corporation | Differential charge-pump with improved linearity |
-
1999
- 1999-08-18 DE DE19939104A patent/DE19939104A1/de not_active Withdrawn
-
2000
- 2000-08-17 WO PCT/DE2000/002791 patent/WO2001013517A2/de active IP Right Grant
- 2000-08-17 DE DE50008346T patent/DE50008346D1/de not_active Expired - Fee Related
- 2000-08-17 JP JP2001517702A patent/JP3653496B2/ja not_active Expired - Fee Related
- 2000-08-17 EP EP00962226A patent/EP1205028B1/de not_active Expired - Lifetime
-
2002
- 2002-02-19 US US10/078,144 patent/US6509770B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
Also Published As
Publication number | Publication date |
---|---|
EP1205028B1 (de) | 2004-10-20 |
JP3653496B2 (ja) | 2005-05-25 |
US20020113631A1 (en) | 2002-08-22 |
DE50008346D1 (de) | 2004-11-25 |
US6509770B2 (en) | 2003-01-21 |
DE19939104A1 (de) | 2001-07-19 |
WO2001013517A3 (de) | 2001-08-30 |
WO2001013517A2 (de) | 2001-02-22 |
EP1205028A2 (de) | 2002-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49018E1 (en) | Charge pump for PLL/DLL | |
US6316987B1 (en) | Low-power low-jitter variable delay timing circuit | |
JP2003507918A (ja) | 電荷ポンプ | |
US5912574A (en) | Dual loop PLL with secondary loop to achieve 50% duty cycle | |
US6873214B2 (en) | Use of configurable capacitors to tune a self biased phase locked loop | |
KR100639677B1 (ko) | 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치 | |
KR20100047226A (ko) | 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인 | |
US8159275B2 (en) | Phase-locked loop and bias generator | |
US5793239A (en) | Composite load circuit | |
EP3487076A1 (en) | Phase-locked loop circuitry having low variation transconductance design | |
US20100182059A1 (en) | Simplified bias circuitry for differential buffer stage with symmetric loads | |
Sinoussi et al. | A novel technique to enhance the stability and the supply rejection of a Miller compensated LDO |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |