JP2003345648A5

JP2003345648A5 -

Info

Publication number: JP2003345648A5
Application number: JP2003115385A
Authority: JP
Filing date: 2003-04-21
Publication date: 2005-10-06
Anticipated expiration: 2023-04-21

Claims

データ処理装置において、
複数の命令を実行するように動作可能なプロセッサと、
前記複数の命令を実行中に発生する複数のアクセス要求を処理するように動作可能な第１及び第２のマスタ・ロジック・ユニットであって、前記アクセス要求が１スレーブ装置を指定し、前記第１のマスタ・ロジック・ユニットが第１のバスを介して前記スレーブ装置をアクセスするように動作可能であり、かつ前記第２のマスタ・ロジック・ユニットが第２のバスを介して前記スレーブ装置をアクセスするように動作可能である前記第１及び前記第２のマスタ・ロジック・ユニットと、
各アクセス要求に対して、どのマスタ・ロジック・ユニットがそのアクセス要求を処理すべきかを判定するように動作可能な経路指定ロジックであって、前記第１のマスタ・ロジック・ユニットが第１形式のアクセス要求を処理するように配置され、かつ前記第２のマスタ・ロジック・ユニットが第２形式のアクセス要求を処理するように配置されている前記経路指定ロジックと
を備え、
前記複数の命令のうちの少なくとも１命令は、前記第１形式のアクセス要求及び前記第２形式のアクセス要求の両方を発生させるように実行可能であり、前記マルチアクセス命令は、前記第１及び第２形式の複数のアクセス要求により指定された前記スレーブ装置に対するアクセスが、前記スレーブ装置に対して何らの介入アクセスを発生させることなく、実行されることを必要とし、
前記経路指定ロジックは、前記マルチアクセス命令を実行する場合に、前記マルチアクセス命令により指定された前記第１形式のアクセス要求及び前記第２形式のアクセス要求の両方を前記第１のマスタ・ロジック・ユニットにより処理させるように配置され、
前記第１のマスタ・ロジック・ユニットは、前記マルチアクセス命令により指定された前記第１形式のアクセス要求及び前記第２形式のアクセス要求を処理しているときに、前記第１のマスタ・ロジック・ユニットが前記第１及び第２形式のアクセス要求を処理している間は、前記第１のマスタ・ロジック・ユニットが前記スレーブ装置に対して独占的なアクセスが許可されることを保証するために使用されるロック信号を発行するように配置されている
データ処理装置。
前記経路指定ロジックは、前記第１のマスタ・ロジック・ユニットへ第１形式のアクセス要求の経路を指定し、かつ前記第２のマスタ・ロジック・ユニットへ第２形式のアクセス要求の経路を発送するように動作可能な第１の経路指定ロジックと、
前記マルチアクセス命令を実行する場合に、前記マルチアクセス命令により指定された前記第２形式のアクセス要求を前記第１のマスタ・ロジック・ユニットにより処理するために、前記第２のマスタ・ロジック・ユニットから前記第１のマスタ・ロジック・ユニットへ経路を指定するように動作可能な第２の経路指定ロジックと
を備えている請求項１記載のデータ処理装置。
前記第２の経路指定ロジックは、前記第１のマスタ・ロジック・ユニット内に設けられている請求項２記載のデータ処理装置。
前記第２の経路指定ロジックは、前記第２のマスタ・ロジック・ユニットへ要求を発行して前記第２のマスタ・ロジック・ユニットに前記マルチアクセス命令により指定された第２形式のアクセス要求を前記第１のマスタ・ロジック・ユニットへ経路指定させるように動作可能な要求者ロジックを備えている請求項２記載のデータ処理装置。
前記第２のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記第１の経路指定ロジックから受け取ったアクセス要求をバッファリングするバッファを有し、前記第１のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定されたアクセス要求の処理を延期するように配置されている請求項２記載のデータ処理装置。
前記マルチアクセス命令は、前記第２形式のアクセス要求の前に、前記第１形式のアクセス要求を処理することを指定する請求項１記載のデータ処理装置。
前記マルチアクセス命令は、前記第２形式のアクセス要求の前に、前記第１形式のアクセス要求を処理することを指定し、かつ
前記第１の経路指定ロジックは、前記マルチアクセス命令により指定された前記第１形式のアクセス要求が前記第１のマスタ・ロジック・ユニットにより処理されてしまうまで、前記マルチアクセス命令により指定された前記第２形式のアクセス要求を前記第２のマスタ・ロジック・ユニットへ供給するのを延期するように配置されている請求項２記載のデータ処理装置。
前記第２のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記第１の経路指定ロジックから受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第１のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記複数のアクセス要求を処理するのを延期するように配置され、かつ前記第１のマスタ・ロジック・ユニットは、前記第２のマスタ・ロジック・ユニットのバッファが空になってしまうまで、前記マルチアクセス命令ユニットにより指定された前記第１のアクセス要求を処理するのを延期するように配置されている請求項７記載のデータ処理装置。
前記第２のマスタ・ロジック・ユニットは、前記第１のマスタ・ロジック・ユニットへ前記バッファが空か否かを表すバッファ・ステータス信号を発行するように配置されている請求項８記載のデータ処理装置。
前記第１のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第１形式のアクセス要求は読み出しアクセス要求である請求項１記載のデータ処理装置。
前記第２のマスタ・ロジック・ユニットは書き込みインターフェースであり、かつ前記第２形式のアクセス要求は書き込みアクセス要求である請求項１記載のデータ処理装置。
前記第１のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第１形式のアクセス要求は読み出しアクセス要求であり、かつ前記マルチアクセス命令は、前記スレーブ装置のアクセス・アドレスからのデータを前記データ処理装置の第１のレジスタに読み込むために使用される読み出しアクセス要求を指定し、その後に前記データ処理装置の第２のレジスタから前記スレーブ装置のアクセス・アドレスにデータを書き込むために使用される書き込みアクセス要求が続くスワップ命令である請求項１１記載のデータ処理装置。
前記スレーブ装置はメモリである請求項１２記載のデータ処理装置。
複数の命令を実行するように動作可能なプロセッサと、前記複数の命令の実行中に発生した複数のアクセス要求を処理するように動作可能な第１のマスタ・ロジック・ユニット及び第２のマスタ・ロジック・ユニットとを有するデータ処理装置においてマルチアクセス命令を処理する方法であって、
前記複数のアクセス要求は、スレーブ装置に対する複数のアクセスを指定し、
前記第１のマスタ・ロジック・ユニットは、第１のバスを介して前記スレーブ装置をアクセスするように動作可能であり、かつ
前記第２のマスタ・ロジック・ユニットは、第２のバスを介して前記スレーブ装置をアクセスするように動作可能であり、
前記第１のマスタ・ロジック・ユニットは、第１形式のアクセス要求を処理するように配置され、かつ
前記第２のマスタ・ロジック・ユニットは、第２形式のアクセス要求を処理するように配置された方法において、
（ａ）前記第１形式のアクセス要求及び前記第２形式のアクセス要求の両方を発生させるように前記マルチアクセス命令を実行するステップであって、前記マルチアクセス命令は、前記スレーブ装置に対して何らの介入アクセスを発生させることなく、前記第１及び第２のアクセス要求により指定されたスレーブ装置に対してアクセスが行われることを要求する前記ステップと、
（ｂ）前記第１のマスタ・ロジック・ユニットによりこれら両アクセス要求を処理させるように、前記マルチアクセス命令により指定された前記第１形式のアクセス要求及び前記第２のアクセス要求の両方の経路を指定するステップと、
（ｃ）前記第１のマスタ・ロジック・ユニットが前記マルチアクセス命令により指定された第１形式のアクセス要求及び第２形式のアクセス要求を処理している間に、前記第１のマスタ・ロジック・ユニットが前記スレーブ装置に対する独占的なアクセスを許可されることを保証するように動作可能なロック信号を発行するステップと
を備えた方法。
前記経路指定ステップ（ｂ）は、
（ｉ）前記第１のマスタ・ロジック・ユニットへ前記第１形式のアクセス要求を発送し、かつ前記第２のマスタ・ロジック・ユニットへ前記第２形式のアクセス要求の経路を指定するステップと、
（ｉｉ）前記マルチアクセス命令を実行する場合に、前記第１のマスタ・ロジック・ユニットにより処理するために、前記第２のマスタ・ロジック・ユニットから前記第１のマスタ・ロジック・ユニットへ前記マルチアクセス命令により指定された前記第２形式のアクセス要求の経路を指定するステップと
を備えた請求項１４記載の方法。
前記経路指定ステップ（ｉｉ）は、前記第１のマスタ・ロジック・ユニット内に設けられたロジックにより起動される請求項１５記載のデータ処理装置。
前記経路指定ステップ（ｉｉ）は、前記第２のマスタ・ロジック・ユニットに対して要求を発行して前記第２のマスタ・ロジック・ユニットに前記第１のマスタ・ロジック・ユニットへ前記マルチアクセス命令により指定された前記第２形式のアクセス要求の経路を指定させるステップを備えている請求項１５記載の方法。
前記第２のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記経路指定ステップ（ｉ）を介して受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第１のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記複数のアクセス要求を処理するのを延期するように配置されている請求項１５記載の方法。
前記マルチアクセス命令は、前記第２形式のアクセス要求の前に、前記第１形式のアクセス要求を処理させるように指定させる請求項１４記載の方法。
前記マルチアクセス命令は、前記第２形式のアクセス要求の前に、前記第１形式のアクセス要求を処理させ、かつ前記経路指定ステップ（ｉ）において、前記マルチアクセス命令により指定された前記第２形式のアクセス要求の前記第２のマスタ・ロジック・ユニットへの供給は、前記マルチアクセス命令により指定された前記第１形式のアクセス要求が前記第１のマスタ・ロジック・ユニットにより処理されてしまうまで、延期される請求項１５記載の方法。
前記第２のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記経路指定ステップ（ｉ）を介して受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第１のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記アクセス要求を処理するのを延期するように配置され、かつ前記第１のマスタ・ロジック・ユニットは、前記第２のマスタ・ロジック・ユニットのバッファが空にされてしまうまで、前記マルチアクセス命令により指定された前記第１のアクセス要求を処理するのを延期するように配置されている請求項２０記載の方法。
前記第２のマスタ・ロジック・ユニットは、前記第１のマスタ・ロジック・ユニットへ前記バッファが空か否かを表すバッファ・ステータス信号を発行するように配置された請求項２１記載の方法。
前記第１のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第１形式のアクセス要求は読み出しアクセス要求である請求項１４記載の方法。
前記第２のマスタ・ロジック・ユニットは書き込みインターフェースユニットであり、かつ前記第２形式のアクセス要求は書き込みアクセス要求である請求項１４記載の方法。
前記第１のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第１形式のアクセス要求は読み出しアクセス要求であり、かつ前記マルチアクセス命令は、前記スレーブ装置のアクセス・アドレスから前記データ処理装置の第１のレジスタへデータを読み出すために使用される読み出しアクセス要求を指定し、その後に前記データ処理装置の第２のレジスタから前記スレーブ装置のアクセス・アドレスへデータを書き込むために使用される書き込みアクセス要求が続くスワップ命令である請求項２４記載の方法。
前記スレーブ装置はメモリである請求項２５記載の方法。
請求項１４記載の方法にしたがってマルチアクセス命令を処理するようにデータ処理装置を制御するように動作可能なコンピュータ・プログラムを保有しているコンピュータ・プログラム製品。