JP2003345317A - 表示装置および表示方法 - Google Patents
表示装置および表示方法Info
- Publication number
- JP2003345317A JP2003345317A JP2003131839A JP2003131839A JP2003345317A JP 2003345317 A JP2003345317 A JP 2003345317A JP 2003131839 A JP2003131839 A JP 2003131839A JP 2003131839 A JP2003131839 A JP 2003131839A JP 2003345317 A JP2003345317 A JP 2003345317A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scanning signal
- signal line
- scanning
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
因して画素電位に生じるレベルシフトを表示面内で略均
一にする。 【解決手段】 走査信号線駆動回路に、ハイレベルから
電圧レベルが傾斜するように低下する傾斜期間Tslo
peを有する波形の出力信号VD1aを入力する。出力
信号VD1aは、ハイレベルの期間と傾斜期間Tslo
peとの和を、1走査期間に等しいStc信号の周期と
する信号である。走査信号線駆動回路は、各走査信号線
に、上記傾斜期間Tslopeを用いて傾斜量Vslo
peを立ち下がり傾斜とするVG(j)の波形を生成し
て出力する。
Description
表示装置等の表示装置および表示方法に係り、特に表示
画素ごとにスイッチ素子として例えば薄膜トランジタが
配設された液晶表示装置等の表示装置および表示方法に
関するものである。
ディスプレイ等の表示素子として盛んに用いられてい
る。その中でも、特に表示画素毎に薄膜トランジスタ
(Thin Film Transistor、以下、TFTと称す)等のス
イッチ素子が設けられた液晶表示装置は、表示画素数が
増大しても隣接表示画素間でのクロストークのない優れ
た表示画像を得ることができるため、特に注目を集めて
いる。
に液晶表示パネル1及び駆動回路部とからその主要部が
構成されており、液晶表示パネルは一対の電極基板間に
液晶組成物が保持され、各電極基板の外表面にはそれぞ
れ偏光板が貼り付けられている。
は、ガラスなどの透明な絶縁性基板100上に複数本の
信号線S(1)、S(2)、…S(i)、…S(N)、
及び走査信号線G(1)、G(2)…G(j)、…G
(M)、がマトリクス状に形成されている。そして、こ
れら信号線と走査信号線との交差部ごとに、画素電極1
03に接続されたTFTからなるスイッチ素子102が
形成されており、これらの上をほぼ全面にわたって覆う
ように配向膜が設置されて、TFTアレイ基板が形成さ
れている。
FTアレイ基板と同様にガラスなどの透明な絶縁性基板
上に、全面にわたって対向電極101、配向膜が順次積
層されて成っている。そして、このようにして構成され
る液晶表示パネルの各走査信号線に接続される走査信号
線駆動回路300、各信号線に接続される信号線駆動回
路200、及び対向電極に接続される対向電極駆動回路
COMによって上記駆動回路部は構成されている。
00は、例えば、図10に示すように、カスケード接続
されたM個のフリップフロップから成るシフトレジスタ
部3aと、各フリップフロップからの出力に応じて切り
替わる選択スイッチ3bとによって構成されている。
1には、TFT102(図9参照)をオン状態にするに
十分なゲートオン電圧Vghが入力され、他方の入力端
子VD2には、TFT102をオフ状態にするに十分な
ゲートオフ電圧Vglが入力されている。従って、クロ
ック信号(SCK)によってデータ信号(GSP)はフ
リップフロップを順次転送され、選択スイッチ3bへ順
次出力される。これに応答して選択スイッチ3bはTF
Tをオン状態にするVghの電圧を一走査期間(TH)
選択して走査信号線105に出力した後、走査信号線1
05にはTFTをオフ状態にするVgl電圧をそれぞれ
出力する。この動作により、信号線駆動回路200から
各々の信号線104(図9参照)に出力された映像信号
を、対応した各々の画素に書き込むことが可能となる。
とが対向電極駆動回路COMの対向電位VCOMに並列
に接続されている構成の1表示画素P(i,j)の等価
回路を示す。図中、CgdはTFTのゲート−ドレイン
間の寄生容量を示す。
図を示している。図12中、Vgは1走査信号線の波形
を示し、Vsは1信号線の波形を示し、Vdはドレイン
波形を示す。
しながら、従来の駆動方法を説明する。なお、液晶は、
焼き付け残像や、表示劣化を防ぐために交流駆動を必要
とすることは広く知られており、以下に説明する従来駆
動方法も上記交流駆動の1種であるフレーム反転駆動を
用いて説明する。
F1)で1表示画素P(i,j)のTFTのゲート電極
g(i,j)(図9参照)に走査信号線駆動回路300
から図12に示すように走査電圧Vghが印加される
と、このTFTはオン状態となり、信号線駆動回路20
0からの映像信号電圧VspがTFTのソース電極、及
びドレイン電極を介して画素電極に書き込まれ、次フィ
ールド(TF2)で走査電圧Vghが印加されるまで画
素電極は図12に示すように画素電位Vdpを保持す
る。そして、対向電極は対向電極駆動回路COMによっ
て所定の対向電位VCOMに設定されているため、画素
電極と対向電極とによって保持される液晶組成物は画素
電位Vdpと対向電位VCOMとの電位差に応じて応答
し、画像表示が行われる。
示画素P(i,j)のTFTのゲート電極g(i,j)
に走査信号線駆動回路300から図12に示すように走
査電圧Vghが印加されると、このTFTはオン状態と
なり、信号線駆動回路200からの映像信号電圧Vsn
が画素電極に書き込まれ、画素電位Vdnを保持し、液
晶組成物は画素電位Vdnと対向電位VCOMとの電位
差に応じて応答し、画像表示が行われ、且つ、液晶交流
駆動が実現される。
ート−ドレイン間には、構成上、寄生容量Cgdが必然
的に形成されるため、図12に示すように、走査電圧V
ghの立ち下がり時に、画素電位Vdには寄生容量Cg
dに起因するレベルシフトΔVdが生じる。このように
TFTに必然的に形成される寄生容量Cgdに起因して
画素電位Vdに生じるレベルシフト△Vdは、走査信号
の非走査時電圧(TFTのオフ時電圧)をVglとする
と、 △Vd=Cgd・(Vgh−Vgl)/(C1c+Cs
+Cgd) となり、表示画像にフリッカや表示劣化等を生じさせる
といった問題を引き起こしてしまうため、一層の高精
細、高品位を指向する液晶表示装置にとっては全く好ま
しくない。
量Cgdに起因するレベルシフトΔVdを予め低減させ
るように対向電位VCOMにバイアスすることなどが考
えられている。
来の技術では、図9に示すようにガラスなどの透明な絶
縁性基板100上に形成された走査信号線G(1)、G
(2)、…G(j)、…G(M)は、信号遅延伝播のな
い理想配線で形成することは難しく、ある程度信号伝播
遅延が生じる信号遅延経路である。
号伝播遅延に着目した場合の伝播等価回路である。図1
4中、rg1、rg2、rg3、…rgNは、主に、走
査信号線を形成する配線材料の抵抗成分、及び配線幅、
配線長による抵抗成分を示すものである。また、cg
1、cg2、cg3、…cgNは、構成上、走査信号線
と容量結合関係にある各種寄生容量を示すものであり、
たとえば、信号線と交差することによって生じるクロス
容量などで構成される。このように走査信号線は、分布
定数型の信号遅延伝播経路になっている。
動回路300から入力された走査信号VG(j)が走査
信号線の上述した信号遅延伝播特性によりパネル内部で
なまっていく様子を示したものである。図15中、波形
Vg(1,j)は走査信号線駆動回路300の出力直後
のg(1,j)付近の波形であり、波形なまりは殆ど無
い。これに対して、同図中、波形Vg(N,j)は走査
信号線終端部g(N,j)付近の波形で上記走査信号線
の信号遅延伝播特性により波形がなまっている。波形な
まりにより、単位時間当りの変化量SyNが発生してい
る。
ッチではなく、図13に示すようなV−I特性(ゲート
電圧−ドレイン電流特性)をもっている。図13中、横
軸はTFTのゲートに印加される電圧を示し、縦軸はド
レイン電流を示す。通常、走査パルスは、TFTをオン
状態にするのに十分な電圧レベルVghと、TFTをオ
フするのに十分なVglとの2電圧レベルとにより構成
されているが、図示するようにTFTのしきい値VTか
らVghレベルまでに中間的なオン領域(リニア領域)
が存在する。
号線駆動回路300の出力直後のg(1,j)に位置す
る画素では、走査信号のVghからVglへの立ち下が
りが瞬時に立ち下がるので、上記TFTのリニア領域の
特性が影響せず、上述の寄生容量Cgdに起因して、画
素電位Vd(1,j)に生じるレベルシフト△Vd
(1)は、△Vd(1)=Cgd・(Vgh−Vgl)
/(C1c+Cs+Cgd)と近似できる。
付近に位置する画素では走査信号の立ち下がりがなまっ
ているため、上記TFTのリニア領域の特性が影響し、
走査信号がVghからTFTのしきい値レベルVT付近
まで立ち下がる間はTFTがリニア状態でオンのため寄
生容量Cgdに起因する画素電位Vdに生じるレベルシ
フトは発生せず、走査信号が更にしきい値レベルVT付
近からVglに変化する領域において、上述した寄生容
量Cgdに起因して画素電位Vd(N,j)に生じるレ
ベルシフトΔVd(N)が発生する。したがって、レベ
ルシフトΔVd(N)は、△Vd(N)<Cgd・(V
gh−Vgl)/(C1c+Cs+Cgd)となり、Δ
Vd(1)>△Vd(N)を満足する。
gdに起因して画素電位Vdに生じるレベルシフト△V
dのズレは表示面内で均一でなく、画面の大型化、高精
細化によって、無視できなくなる。したがって、従来方
式の対向電圧のバイアス方法では表示面内のレベルシフ
トの不均一を吸収できず、各画素を最適交流駆動できな
いので、フリッカの発生や、DC成分印加による焼き付
け残像などの不具合を招来することになる。
たものであって、その目的は、寄生容量に起因して生じ
る画素電位の変動に伴うフリッカ等の発生を十分に低減
させ、高精細、高品位な表示画像が得られる表示装置お
よび表示方法を提供することにある。
透明な絶縁性基板上に形成された配線は、信号遅延のな
い理想配線経路でなく、ある程度信号遅延が生じる信号
遅延経路であるため、そのことによって生じる表示不均
一をキャンセルし、且つ、寄生容量に起因して画素電位
に生じるレベルシフトを小さく均一にし、高品位な表示
画像が得られる表示装置および表示方法を提供すること
にある。
示装置は、上記課題を解決するために、複数の画素と、
前記画素にデータ信号を供給する映像信号線と、前記映
像信号線に交差して設けられた走査信号線と、前記走査
信号線に走査信号を出力して前記走査信号線を駆動する
駆動回路とを備える表示装置において、前記駆動回路
に、電圧レベルが傾斜するように低下する電圧レベル変
化を伴う期間を有する波形の電圧が入力されることを特
徴としている。
ベルが傾斜するように低下する電圧レベル変化を、走査
信号の立ち下がり傾斜の生成に用いることができるの
で、該走査信号を急峻に立ち下がらないように制御する
ことが可能となる。これにより、寄生容量コンデンサに
起因する画素電位のレベルシフトが低減されるので、表
示画像にフリッカや表示劣化(焼き付け残像等の表示不
具合を含む)が生じることを回避できる。この結果、高
精細且つ高品位な表示画像が得られる表示装置を提供で
きる。
をキャンセルし、且つ、寄生容量に起因して画素電位に
生じるレベルシフトを小さく均一にし、高品位な表示画
像が得られる表示装置を提供できる。
題を解決するために、請求項1に記載の表示装置におい
て、前記電圧は、1走査期間の長さの周期を有し、前記
電圧レベル変化を伴う期間を1周期内に含む波形である
ことを特徴としている。
題を解決するために、請求項2に記載の表示装置におい
て、前記駆動回路は、各走査信号線に対して、走査期間
に前記電圧の1周期分の波形を出力し、走査期間外に前
記電圧レベル変化の低下終了レベル以下の電圧レベルを
出力することにより、前記走査信号を供給することを特
徴としている。
題を解決するために、請求項1ないし3のいずれかに記
載の表示装置において、前記電圧レベル変化を伴う期間
は、直流レベルの期間の後に前記直流レベルから電圧レ
ベルが傾斜しながら低下する期間であることを特徴とし
ている。
題を解決するために、請求項1ないし4のいずれかに記
載の表示装置において、前記電圧レベル変化は、前記駆
動回路が前記走査信号の立ち下がり傾斜を生成するため
のものであることを特徴としている。
題を解決するために、請求項1ないし5のいずれかに記
載の表示装置において、前記電圧レベル変化は、前記走
査信号のハイレベルとローレベルとの間の変化の一部を
傾斜させるためのものであることを特徴としている。
題を解決するために、複数の画素にデータ信号を映像信
号線を介して供給し、該映像信号線に交差して設けられ
た走査信号線に駆動回路から走査信号を供給して前記走
査信号線を駆動する表示方法において、前記駆動回路
に、電圧レベルが傾斜するように低下する電圧レベル変
化を伴う期間を有する波形の電圧を入力することを特徴
としている。
ベルが傾斜するように低下する電圧レベル変化を、走査
信号の立ち下がり傾斜の生成に用いることができるの
で、該走査信号を急峻に立ち下がらないように制御する
ことが可能となる。これにより、寄生容量コンデンサに
起因する画素電位のレベルシフトが低減されるので、表
示画像にフリッカや表示劣化(焼き付け残像等の表示不
具合を含む)が生じることを回避できる。この結果、高
精細且つ高品位な表示画像が得られる表示方法を提供で
きる。
をキャンセルし、且つ、寄生容量に起因して画素電位に
生じるレベルシフトを小さく均一にし、高品位な表示画
像が得られる表示方法を提供できる。
題を解決するために、請求項7に記載の表示方法におい
て、前記電圧は、1走査期間の長さの周期を有し、前記
電圧レベル変化を伴う期間を1周期内に含む波形である
ことを特徴としている。
題を解決するために、請求項8に記載の表示方法におい
て、前記駆動回路は、各走査信号線に対して、走査期間
に前記電圧の1周期分の波形を出力し、走査期間外に前
記電圧レベル変化の低下終了レベル以下の電圧レベルを
出力することにより、前記走査信号を供給することを特
徴としている。
課題を解決するために、請求項7ないし9のいずれかに
記載の表示方法において、前記電圧レベル変化を伴う期
間は、直流レベルの期間の後に前記直流レベルから電圧
レベルが傾斜しながら低下する期間であることを特徴と
している。
課題を解決するために、請求項7ないし10のいずれか
に記載の表示方法において、前記電圧レベル変化は、前
記駆動回路が前記走査信号の立ち下がり傾斜を生成する
ためのものであることを特徴としている。
課題を解決するために、請求項7ないし11のいずれか
に記載の表示方法において、前記電圧レベル変化は、前
記走査信号のハイレベルとローレベルとの間の変化の一
部を傾斜させるためのものであることを特徴としてい
る。
装置において、ガラスなどの透明な絶縁性基板上に形成
された配線が、寄生的に発生する信号遅延伝播特性に影
響されないように変化する入力信号を入力することに配
線上の任意の場所で入力波形と同等の波形を得ることが
可能となり信号変化による影響が同じになることに基づ
いてなされたものである。
膜トランジスタ等のスイッチ素子のON/OFF特性に
よっては、上記入力波形及び配線上の任意の場所での波
形の変化が緩やかになれば、寄生容量に起因して生じる
レベルシフトの大きさを小さくできることに基づいてな
されたものである。
お、図1中、GCKは、クロック信号を表す。
号線駆動回路の出力波形VG(j−1)、VG(j)、
VG(j+1)及び、走査信号線入力付近の走査波形V
g(1,j)、走査信号線終端付近の走査信号線波形V
g(N,j)、各々の画素電位Vd(1,j)、Vd
(N,j)を示す。走査信号線駆動回路の出力波形VG
(j)においては、走査電圧Vghから非走査電圧Vg
lへの立ち下がり波形は、図1に示すように、単位時間
当たりの変化量Sxのスロープ(傾斜)で変化する。
データ信号を映像信号線を介して供給し、該映像信号線
に交差した走査信号線を介して走査信号を供給して駆動
し、表示を行う表示方法において、上記駆動の際に、上
記走査信号の立ち下がりが制御されるが、この立ち下が
りは、上記変化量Sxを任意に設定することによって可
能となる。
ることによって、走査信号線の入力付近、及び終端付近
でもその立ち下がり波形の変化量Sx1、及びSxN
は、走査信号線波形Vg(1,j)、及びVg(N,
j)のように走査信号線が寄生的に所有している信号遅
延伝播特性の影響を受けずにほぼ同じになった(図1及
び図2参照)。このことにより、走査信号線に寄生的に
存在する寄生容量Cgdに起因して画素電位Vdに生じ
るレベルシフトは、表示面内で略均一になる。これによ
り、例えば寄生容量Cgdに起因するレベルシフト△V
dを予め低減させるように対向電極に対向電位VCOM
をバイアスする等の従来方法によって、十分にフリッカ
を低減させ、焼き付け残像等の表示不具合のない表示装
置を実現できた。
1、及びSxNを走査線上の位置に関係なくほぼ同じに
するためには、上記立ち下がりの制御が、走査信号線が
備える信号遅延伝達特性に基づいて行われればよい。こ
のように制御すれば、走査信号線上であれば、どこで
も、走査信号の立ち下がりの傾斜を略同じに揃えること
が可能となるので、各画素電位のレベルシフトが略均一
になる。
下がりの制御を行う代わりに、上記薄膜トランジスタの
ゲート電圧−ドレイン電流特性に基づいて、上記走査信
号の立ち下がりの傾斜を制御するようにしてもよい。薄
膜トランジスタは、閾値電圧からオン電圧までの範囲に
ある電圧がゲートに印加されると、上記の薄膜トランジ
スタのドレイン電流(オン抵抗)は、ゲート電圧に依存
し、リニアに変化する(つまり、2値状態におけるオン
状態ではなく、薄膜トランジスタは中間的なオン状態
(アナログ的にゲート電圧により、ドレイン電流が変化
する))。
来のように急峻である場合、薄膜トランジスタのゲート
電圧−ドレイン電流特性に無関係に、上述のように、寄
生容量コンデンサに起因する画素電位のレベルシフトが
生じてしまうが、本実施の形態によれば、薄膜トランジ
スタの上記リニアに変化する領域に影響を受けるよう
に、上記走査信号の立ち下がりの傾斜を制御することが
可能となる。このように制御すれば、走査信号の立ち下
がりは傾斜すると共に、薄膜トランジスタのオンからオ
フへの状態変化も上記電圧−電流特性に基づいてリニア
に変化するので、寄生容量コンデンサに起因する画素電
位のレベルシフトは確実に低減される。
スタのゲート電圧−ドレイン電流特性との双方に基づい
て、上記走査信号の立ち下がりの傾斜を制御すること
が、より好ましい。この場合、走査信号線上であれば、
どこでも、走査信号の立ち下がりの傾斜を略同じに揃え
ることが可能となるので、各画素電位のレベルシフトが
略均一になると共に、該レベルシフト自体が小さくな
る。
示したTFTの閾値電圧であるが、走査信号が走査電圧
VghからTFTの閾値電圧VTまで立ち下がる期間は
TFTがオン状態にあり、寄生容量Cgdに起因する上
記レベルシフトは殆ど発生せず、TFTがオフ状態にな
る走査信号線変化量(VT−Vgl)の影響により寄生
容量Cgdに起因するレベルシフトが発生する。
gh−Vglであるので、寄生容量Cgdに起因するレ
ベルシフトの表示面内の不均一をキャンセルするだけで
なく、寄生容量Cgdに起因するレベルシフト量自体を
小さくすることが可能になった。
回路付近の画素の寄生容量Cgdに起因して画素電位V
dに生じるレベルシフト量を△Vd(1)とし、終端付
近の画素のレベルシフト量をΔVd(N)、本実施の形
態に係る走査信号線駆動回路付近の画素のレベルシフト
量を△Vdx(1)とし、終端付近の画素のレベルシフ
ト量をΔVdx(N)とする。この場合、上述のように
立ち下がり波形の変化量Sx1、及びSxNは、走査信
号線が寄生的に所有している信号遅延伝播特性の影響を
受けずにほぼ同じであるので、寄生的に存在する寄生容
量Cgdに起因して画素電位Vdに生じるレベルシフト
は、表示面内で略均一になり、ΔVdx(1)=△Vd
x(N)<△Vd(N)<△Vd(1)という関係を満
足する。
に起因するレベルシフトを予め低減させるように対向電
位VCOMにバイアスする等の従来方法によっても、そ
のバイアスレベルを小さくでき、フリッカを低減させ、
焼き付け残像等の表示不具合を解決すると共に低消費電
力な表示装置を実現できる。
の便宜上、図10で示す部材と同じ機能を有する部材に
対して同じ参照符号を付記する。
した従来の走査信号線駆動回路と同様に、カスケード接
続されたM個のフリップフロップ(F1、F2、…、F
j、…、FM)から成るシフトレジスタ部3aと、各フ
リップフロップからの出力に応じて切り替わる選択スイ
ッチ3bとを有している。各選択スイッチ3bの一方の
入力端子VD1には、TFTをオン状態にするに十分な
ゲートオン電圧のVghと、もう一方の入力端子VD2
にはTFTをオフ状態にするに十分なゲートオフ電圧V
glが入力されている。各スイッチ3bのコモン端子は
走査信号線105に接続されている。
タ信号GSPはフリップフロップを順次転送され、選択
スイッチ3bを介して順次出力される。これに応答して
選択スイッチ3bはTFTをオン状態にするVghの電
圧を一走査期間(TH)選択して走査信号線105に出
力した後、走査信号線105にはTFTをオフ状態にす
るVgl電圧をそれぞれ出力する。
出力段に、出力信号(ゲートオフ電圧Vgl)の立ち下
がりスピードを制御できるスルーレイトコントロール素
子SC(傾斜制御部)を追加することにより、図1及び
図2と同様に、各々の走査信号線に出力される走査信号
の立ち下がり傾斜を制御できることを特徴としている。
間に設けられたスルーレイトコントロール回路SCは、
等価的には、ゲートドライバの各出力のインピーダンス
を制御する出力インピーダンス制御素子であり、走査信
号線に出力されるゲートオフ電圧の立ち下がり(以下、
走査信号線の立ち下がりと称す)時のみに出力インピー
ダンスを増加させ、ゲートドライバの出力波形そのもの
をなまらせ、走査信号線そのものの伝達特性での波形の
なまりによる、表示パネル面内での立ち下がりスピード
の違いを相殺させることによって、上述した寄生容量C
gdの影響によるレベルシフト△Vの発生を抑制し旦つ
表示パネル全面でそのレベルシフト量を同じにすること
が可能である。
は、出力インピーダンスを可変し、立ち下がりスピード
を可変できれば特に限定されるものではなく、例えば、
MOSトランジスタ素子のゲート電圧を制御することに
よってインピーダンスを調整する一般的な制御技術で実
現してもよい。
みに出力インピーダンスを増加させ立ち下がり波形のみ
をなまらせたが、使用するパネル構造によっては、走査
信号線立ち下がり後のゲートオフ電圧Vglの出力期間
中のインピーダンスが高くてもクロストーク等の別の表
示不具合が発生しなければ、走査信号線立ち下がり時の
みだけでなく、出力インピーダンスを増加させたままで
もよい。
ートドライバ)の中に走査信号の立ち下がりスピード
(傾斜)を制御するスルーレイトコントロール素子SC
を従来の構成に追加した場合を説明した。しかし、この
場合、ゲートドライバに、スルーレイトコントロール素
子SCを別途設けることが必要であり、従来の一般的な
安価なゲートドライバをそのまま流用することができな
いので、経済的ではない。
を使用した場合について、図4及び図5を参照しなが
ら、以下に説明する。
ながら既に説明したように、ゲートオン電圧のVghと
ゲートオフ電圧のVglが入力され、クロック信号GC
Kによって順次走査オン電圧Vghを順次一走査期間
(TH)選択して走査信号線105に出力した後、走査
信号線105にはTFTをオフ状態にするVgl電圧を
それぞれ出力するものである。これに対して、図4に示
す回路では、該回路の出力が、走査信号線駆動回路のV
gh電圧として使用される。
充・放電を行うための抵抗Rcnt及びCcntと、こ
の充・放電を制御するためのインバータINVと、充・
放電を切り替えるためのスイッチSW1及びスイッチS
W2とから構成されている。
電圧Vddが印加される。この信号電圧Vddは、上記
TFTをオン状態にするのに十分なレベルVghを有す
る直流電圧である。このスイッチSW1の他方の端子
は、抵抗Rcntの一端に接続されると共にコンデンサ
Ccntの一端にも接続される。上記抵抗Rcntの他
端は、上記スイッチSW2を介して接地されている。こ
のスイッチSW2の開閉制御は、上記インバータINV
を介して入力されるStc信号(図5参照)に基づいて
行われる。このStc信号は、1走査期間に同期してお
り、上記スイッチSW1の開閉制御も行う。このStc
信号は、図5に示すように、クロック信号(GCK)と
同期するように形成されればよく、例えばモノマルチバ
イブレータ等(図示しない)を使用して構成できる。
作については、後述するが、Stc信号がハイレベルの
場合にスイッチSW1が閉状態となり、このとき、スイ
ッチSW2にはインバータINVを介してローレベルが
印加されるのでスイッチSW2は開状態となる。これに
対して、Stc信号がローレベル(放電制御信号)の場
合にスイッチSW1が開状態となり、このとき、スイッ
チSW2にはインバータINVを介してハイレベルが印
加されるのでスイッチSW2は閉状態となる。つまり、
図4の構成において、スイッチSW1及びSW2は、ハ
イアクティブな素子である。
図10に示す走査信号線駆動回路300の入力端子VD
1に接続されている。上記Stc信号は、図5に示すよ
うに、ゲート立ち下がり期間を制御するタイミング信号
であり、1走査期間(TH)と同周期の信号である。
ルの期間、上記スイッチSW1は閉状態になると共にス
イッチSW2は開状態となるので、出力信号VD1aは
レベルVghの電圧として図10に示す走査信号線駆動
回路300の入力端子VD1へ出力される。これに対し
て、Stc信号がローレベルの期間、スイッチSW1は
開状態となると共にスイッチSW2は閉状態となり、C
cntに蓄えられた電荷がRcntを介して放電されて
徐々に電圧レベルが下がっていく。その結果、出力信号
VD1aは、図5に示すようなノコギリ波状となる。
(図5参照)を走査信号線駆動回路300の入力端子V
D1へ送ると、図5のVG(j)に示すような、走査信
号線立ち下がりが傾斜を持った波形を容易に生成するこ
とが可能になる。この傾斜波形の傾斜時間は、Stc信
号のL期間にて調整され、傾斜量Vslopeは図4の
抵抗Rcnt及びコンデンサCcntを可変してその時
定数を調整することによって可能であり、駆動する表示
パネル毎に最適化すれば良い。
チXGA(解像度1024*RGB*768)に適用し
た場合の寄生容量Cgdに起因するレベルシフトの走査
線上の位置に対する測定結果を示す。図6から明らかな
ように、本実施の形態によれば、表示パネル内のレベル
シフト△Vdの傾斜分布(不均一さ)は完全になくな
り、また、△Vdの大きさ自体も小さくなっていること
がわかる。
て、立ち下がりの波形はVghからVglの全レベルの
立ち下がりにおいて傾斜させる必要はない。つまり、図
6は、TFTのオン領域でのゲート立ち下がり傾斜が、
表示面内のレベルシフト△Vdのばらつきに重要である
ことを示している。言い換えれば、いったんTFTがオ
フ領域にはいるとゲート立ち下がりのスピードに依存し
ない。よって、このような若干の立ち下がり波形の形成
で十分な効果が得られる。
傾斜時間が、Stc信号のL期間にて調整され、傾斜量
Vslopeが抵抗Rcnt及びコンデンサCcntを
可変してその時定数を調整することによって、その立ち
下がりスピードを制御した。しかしながら、さらに大型
表示装置の場合、走査信号線と信号線の各交差部の寄生
容量や表示状態で、走査信号線の保持電荷の大きさが異
なり、自然放電による方式では、立ち下がりスピードが
安定せず本来の目的とは別に、表示ノイズの発生等の新
たな問題を招来する場合がある。次の構成は、このよう
な不具合を解決するものである。以下に詳細に説明す
る。
部を示し、その主要部の波形を図8に示す。図7の信号
Stcは、傾斜期間制御信号(充電制御信号、及び放電
制御信号)であり、コンデンサCctに並列に接続され
たスイッチSW3の開閉制御を行う。定電流源Ictは
抵抗Rctを介してコンデンサCctの一端に接続され
ており、コンデンサCctの他端は接地されている。コ
ンデンサCctの両端の電圧Vctは、抵抗R3を介し
てオペアンプOPの反転入力端子に接続されている。こ
のオペアンプOPの反転入力端子と出力端子との間には
抵抗R4が接続されている。
クロック信号(GCK)と同期するように形成されれば
よく、例えばモノマルチバイブレータ等(図示しない)
を使用して構成できる。上記スイッチSW3は、上記S
tc信号がハイレベルの期間中に閉状態になる一方、ロ
ーレベルの期間中に開状態になる。
は抵抗R2及び抵抗R1の一端がそれぞれ接続されてい
る。抵抗R2の他端は接地されており、抵抗R1の他端
は信号電圧Vddが印加される。この信号電圧Vdd
は、上記TFTをオン状態にするのに十分なレベルVg
hを有する直流電圧である。オペアンプOPの出力端子
からは、出力信号VD1bが、走査信号として、図10
に示す走査信号線駆動回路300の入力端子VD1へ送
られる。
3、及びR4は減算部を構成するものである。この減算
部では、次の減算処理が行われる。
(R4/R3)・Vct ここで、R1=R4、R2=R3、及びA=R4/R3
とすると、VD1b=Vdd−A・Vctとなる。
作を以下に説明する。
記スイッチSW3は開状態になるので、抵抗Rctを介
して定電流源IctからコンデンサCctへ充電され、
電圧Vctは図8に示すようにノコギリ波状に変化す
る。減算部においては、電圧VctをA(=R4/R
3)倍されたものが信号電圧Vddから減算され、図8
に示すように、出力信号VD1bとして出力される(V
ghからVslopeで減少する)。したがって、Aを
変化させることによって、任意のVslopeで出力信
号VD1bを立ち下げることが可能となる。
ルの期間中、上記スイッチSW3は閉状態になるので、
コンデンサCctに充電された電荷は、スイッチSW3
を介して放電され、コンデンサCctの両端の電圧Vc
tは図8に示すようにゼロになる。減算部においては、
信号電圧Vddから電圧VctをA(=R4/R3)倍
されたものが減算されるが、電圧Vctがゼロゆえ、信
号電圧Vddが、図8に示すように、出力信号VD1b
として出力される。
の制御に伴って、最大振幅がVcthのノコギリ波とな
り、出力信号VD1bは傾斜期間Ts1ope、傾斜量
Vslopeの波形となるが、この傾斜量Vslope
は、Vslope=Vcth・(R4/R3)となり抵
抗R4、R3の設定で容易に調整できる。しかも、出力
信号VD1bはオペアンプOPの出力であるので、イン
ピーダンスが低くなる(次段からオペアンプOPを見た
場合のインピーダンスが小さくなる)。
な液晶表示装置の場合であっても、各々の装置に適合し
た最適な立ち下がり特性を備えた走査信号用スロープ波
形を作り出すことが可能となる。
量を走査線上の位置に関係なくほぼ同じにするために
は、上記立ち下がりの制御が、走査信号線が備える信号
遅延伝達特性に基づいて行われることが好ましい。ま
た、上記信号遅延伝播特性に基づいて上記立ち下がりの
制御を行う代わりに、上記薄膜トランジスタのゲート電
圧−ドレイン電流特性に基づいて、上記走査信号の立ち
下がりの傾斜を制御するようにしてもよい。更に、上記
の信号遅延伝播特性と、薄膜トランジスタのゲート電圧
−ドレイン電流特性との双方に基づいて、上記走査信号
の立ち下がりの傾斜を制御することが、より好ましい。
と、前記走査信号線にゲート電極が接続された薄膜トラ
ンジスタと前記薄膜トランジスタのソース電極に接続さ
れた映像信号線と、前記薄膜トランジスタのドレイン電
極に接続された画素電極と、前記画素電極と前記走査信
号線との間に形成された付加容量素子と、前記ドレイン
電極と対向電極との間に形成された液晶容量素子とから
なる画素において、走査信号線に書き込みパルスの走査
レベルから非走査レベルヘの状態変化が任意に傾斜をも
ち緩やかであることを特徴としている。この場合、書き
込みパルスの走査レベルから非走査レベルヘの状態変化
が、該走査信号線の信号遅延伝達特性を考慮した、任意
傾斜であることが好ましい。
走査レベルから非走査レベルヘの状態変化が、上記薄膜
トランジスタのV−I特性を考慮して任意の傾斜をもち
緩かであることが好ましい。
の走査レベルから非走査レベルヘの状態変化が、上記走
査信号線の信号遅延伝達特性と、該薄膜トランジスタの
V−I特性の双方を考慮して任意の傾斜をもち緩やかで
あることが好ましい。
と、対応する画素電極にデータ信号を供給するための映
像信号線と、これに直交するする走査信号線とを備え、
その各交点にスイッチ素子を備え、該走査信号線に供給
されるスイッチ素子を制御するための走査信号により該
画素電極にデータ信号を供給する表示装置であって、該
走査信号の走査信号が走査レベルから非走査レベルヘの
状態変化が任意に傾斜をもち緩やかであることを特徴と
している。
素子までの信号伝送経路は、信号遅延伝達特性を有する
ものであることが好ましい。上記複数のスイッチ素子の
スイッチ特性は、完全なオン、オフの2値の特性でなく
中間的な導通状態が存在することが好ましい。
極と、対応する画素電極にデータ信号を供給するための
映像信号線と、これに直交するする走査信号線と、該走
査信号線を駆動するための走査信号線駆動回路とを備
え、その交点に薄膜トランジスタを形成した表示装置で
あって、走査信号の出力状態変化の速さを任意に調整で
きる機能を有する走査線駆動回路を備えたことを特徴と
している。
が、該走査信号線の信号遅延伝達特性を考慮したもので
あることが好ましい。また、走査信号のレベル変化の速
さが、、該薄膜トランジスタのV−I特性を考慮したも
のであることも好ましい。走査信号のレベル変化の速さ
が、該走査信号練の信号遅延伝達特性と、該薄膜トラン
ジスタのV−I特性の双方を考慮したものであることが
更に好ましい。
と、対応する画素電極にデータ信号を供給するための映
像信号線と、これに直交するする走査信号線と、該走査
信号練を駆動するための走査信号線駆動回路とを備え、
その交点に薄膜トランジスタを形成した表示装置であっ
て、走査線駆動回路に入力される電圧が、ノコギリ波状
のものであることを特徴としている。
圧は、間欠的なノコギリ波状のものであることが好まし
い。これらノコギリ波状の電圧の傾斜は、走査信号線の
信号遅延伝達特性を考慮したものであることが好まし
い。これらノコギリ波状の電圧の傾斜は、薄膜トランジ
スタのV−I特性を考慮したものであることが好まし
く、走査信号線の信号遅延伝達特性と、薄膜トランジス
タのV−I特性との双方を考慮したものであることがよ
り好ましい。
信号の立ち下がり波形が、出力する走査線の信号遅延伝
播特性の影響を見かけ上、小さくでき、走査線上の各々
の場所での立ち下がりスピードが同じになることによ
り、寄生容量Cgdに起因して画素電位Vdに生じるレ
ベルシフト△Vdの大きさを表示面内で均一にすること
ができる。
やかなため、TFTのリニアオン領域特性を有効に利用
でき、寄生容量Cgdに起因して画素電位Vdに生じる
レベルシフト△Vdの大きさ自体を小さくできる。その
結果、画素電位に寄生的に生じるレベルシフトを面内で
均一旦つ小さくすることができ、フリッカ、焼き付け残
像等の発生を十分に低減させ、高精細、高品位な表示装
置が得られる。
装置のその構造上からくる寄生容量による画素電位に生
じるレベルシフト量を面内で均一にすること、及び/又
は該レベルシフト量自体を小さくすることが可能となる
ので、フリッカのない、また焼き付け残像等のない低消
費電力の表示装置を実現できる。即ち、表示品位、及び
信頼性をはるかに向上させた表示装置及び表示方法が実
現でき、本発明によって得られた効果は極めて大きい。
の極性をフレーム毎に切り替えるフレーム反転駆動や、
1水平信号毎に切り替えるライン反転駆動、画素毎に切
り替えるドット反転駆動など多種多様存在するが、本発
明はこれらの駆動方法に依存することなく、各々の駆動
方法に有効であることは言うまでもない。 (1)なお、表示装置は、複数の画素電極と、前記画素
電極のそれぞれに接続されたスイッチ素子と、前記画素
電極にスイッチ素子を介してデータ信号を供給する映像
信号線と、前記映像信号線に交差して設けられ前記スイ
ッチ素子に接続された複数の走査信号線と、前記スイッ
チ素子のオン状態およびオフ状態を決める走査信号を前
記スイッチ素子に供給するように前記走査信号線に出力
して前記走査信号線を駆動する駆動回路とを備える表示
装置において、前記駆動回路は、前記走査信号の立ち下
がりを制御し、前記立ち下がりを1水平期間以内に終了
させるようになっているものとすることができる。
によって走査信号線に対して出力されるが、この際、該
走査信号の立ち下がりが上記駆動回路によって制御され
るようになっている。
ランジスタのゲート−ドレイン間には、その構成故に、
寄生容量コンデンサが形成される。この際、従来のよう
に走査信号が急峻に立ち下がると、薄膜トランジスタは
瞬時のオフ状態になり、走査信号の立ち下がり分(走査
電圧から非走査電圧を差し引いたもの)、寄生容量コン
デンサの影響を受け画素電極の電位はその分だけ低下す
るので、画素電極の電位(以下、画素電位と称す)に重
大なレベルシフトが生じてしまう。このように、画素電
位にレベルシフトが生じると、表示画像にフリッカや表
示劣化をもたらすことになる。
査信号の立ち下がりが制御されるので、該走査信号を急
峻に立ち下がらないように制御することが可能となる。
これにより、上記寄生容量コンデンサに起因する画素電
位のレベルシフトは低減される。
置において、前記駆動回路は、前記走査信号線が備える
信号遅延伝達特性に基づいて、前記走査信号が前記走査
信号線上の位置に無関係に略同じ傾斜で立ち下がるよう
に制御するようになっているものとすることができる。
係る作用に加えて、走査信号は、走査信号線の信号遅延
伝達特性に基づいて、その立ち下がりが駆動回路によっ
て制御される。この制御の結果、上記走査信号は、上記
走査信号線上の位置に無関係に、略同じ傾斜で立ち下が
ることになる。
と、走査信号線の備える信号遅延伝達特性により走査信
号線上の位置により立ち下がりの傾斜が変化する。立ち
下がりの急峻な走査信号線始端付近では画素電位のレベ
ルシフトが大きくなる一方、立ち下がりのなまった走査
線終端付近では画素電位のレベルシフトは小さくなる。
このように、一般に、画素電位におけるレベルシフトは
走査信号線上(表示面内)で均一ではない。レベルシフ
トの不均一性は、特に、画面の大型化及び画面の高精細
化が要求される場合には無視できなくなる。
信号線上であれば、どこでも、走査信号の立ち下がりの
傾斜を略同じに揃えることが可能となるので、走査信号
線の備える信号遅延伝達特性を無視でき、表示面内でレ
ベルシフト量の分布が発生しなくなり、各画素電位のレ
ベルシフトが略均一になる。
置において、前記スイッチ素子は、ゲートが前記走査信
号線に、ソースが前記映像信号線に、ドレインが前記画
素電極にそれぞれ接続された薄膜トランジスタであり、
前記駆動回路は、前記薄膜トランジスタのゲート電圧−
ドレイン電流特性に基づいて、前記走査信号の立ち下が
りの傾斜を制御するようになっているものとすることが
できる。
係る作用に加えて、走査信号の立ち下がりの傾斜は、薄
膜トランジスタの電圧−電流特性に基づいて、駆動回路
によって制御される。
がゲートに印加されるとオン状態へ移行し、該閾値電圧
よりも高い所定のオン電圧が印加されると安定してオン
状態となる一方、ゲート電圧が上記の閾値以下に低下し
た場合にオフ状態へ移行する。加えて、上記の閾値電圧
から上記オン電圧までの範囲にある電圧がゲートに印加
されると、上記の薄膜トランジスタのドレイン電流(オ
ン抵抗)は、ゲート電圧に依存し、リニアに変化する
(つまり、2値状態におけるオン状態ではなく、薄膜ト
ランジスタは中間的なオン状態(アナログ的にゲート電
圧によりドレイン電流が変化する))。
急峻である場合、薄膜トランジスタのゲート電圧−ドレ
イン電流特性に無関係に、上述のように、寄生容量コン
デンサに起因する画素電位のレベルシフトが生じてしま
う。
ンジスタの上記リニアに変化する領域に影響を受けるよ
うに、上記走査信号の立ち下がりの傾斜を制御すること
が可能となる。このように制御すれば、走査信号の立ち
下がりは傾斜すると共に、薄膜トランジスタのオンから
オフへの状態変化も上記電圧−電流特性に基づいてリニ
アに変化するので、寄生容量コンデンサに起因する画素
電位のレベルシフトは確実に低減される。
の間、薄膜トランジスタはまだオフではない中間的なオ
ン状態にあり、ソースからの信号を薄膜トランジスタを
介して画素電極に伝達でき、画素電位のレベルシフトが
発生しない。走査信号が立ち下がると後半の変化分に関
してのみ画素電位のレベルシフトが発生するが、その量
は小さい。
置において、前記スイッチ素子は、ゲートが前記走査信
号線に、ソースが前記映像信号線に、ドレインが前記画
素電極にそれぞれ接続された薄膜トランジスタであり、
前記駆動回路は、更に、前記薄膜トランジスタのゲート
電圧−ドレイン電流特性に基づいて、前記走査信号の立
ち下がりの傾斜を制御するようになっているものとする
ことができる。
係る作用に加えて、(3)の表示装置に係る作用のよう
に、薄膜トランジスタの上記リニアに変化する領域に影
響を受けるように、上記走査信号の立ち下がりの傾斜を
制御することが可能となり、このように制御すれば、走
査信号の立ち下がりは傾斜すると共に、薄膜トランジス
タのオンからオフへの状態変化も上記電圧−電流特性に
基づいてリニアに変化するので、寄生容量コンデンサに
起因する画素電位のレベルシフトは確実に低減される。
号線上であれば、どこでも、走査信号の立ち下がりの傾
斜を略同じに揃えることが可能となるので、各画素電位
のレベルシフトが略均一になると共に、該レベルシフト
自体が小さくなる。
の変化分に関してのみ画素電位のレベルシフトが発生す
るが、その量は小さく且つ表示面内でレベルシフト分布
が発生しない。
(4)のそれぞれの表示装置において、前記スイッチ素
子は、ゲートが前記走査信号線に、ソースが前記映像信
号線に、ドレインが前記画素電極にそれぞれ接続された
薄膜トランジスタであり、前記走査信号は、前記薄膜ト
ランジスタをオン状態にするゲートオン電圧と、オフ状
態にするゲートオフ電圧とからなり、前記駆動回路は、
カスケード接続され、前記データ信号が入力される複数
のフリップフロップからなるシフトレジスタ部と、前記
ゲートオフ電圧の立ち下がりの傾斜を制御する傾斜制御
部と、前記の各フリップフロップからの出力に応じて前
記ゲートオン電圧と前記ゲートオフ電圧とを切り替える
スイッチ部とからなるものとすることができる。
フトレジタ部に入力されると、所定のクロック信号に基
づいて各フリップフロップから信号切り替えの信号が出
力される。この出力信号に基づいて、スイッチ部は、ゲ
ートオン電圧と上記ゲートオフ電圧とを切り替えて出力
するが、この際、ゲートオフ電圧は傾斜制御部によって
その立ち下がりが制御された後、ゲートオフ電圧として
上記スイッチ部から出力される。このように、上記構成
によれば、従来の駆動回路(ゲートドライバ)に傾斜制
御部を追加するだけで、(1)ないし(4)のそれぞれ
の表示装置に係る作用が奏される。
(4)のそれぞれの表示装置において、前記スイッチ素
子は、ゲートが前記走査信号線に、ソースが前記映像信
号線に、ドレインが前記画素電極にそれぞれ接続された
薄膜トランジスタであり、前記走査信号は、前記薄膜ト
ランジスタをオン状態にするゲートオン電圧と、オフ状
態にするゲートオフ電圧とからなり、前記駆動回路は、
1走査期間に同期した放電制御信号を出力する制御部
と、通常は前記ゲートオン電圧を生成する一方、前記放
電制御信号を受けると前記ゲートオン電圧を放電する駆
動電圧生成部とを備えているものとすることができる。
次のようにして生成、及び制御される。即ち、1走査期
間に同期した放電制御信号は、制御部によって駆動電圧
生成部へ出力される。通常は(上記放電制御信号がノン
アクティブな場合)上記ゲートオン電圧を生成する。こ
のゲートオン電圧が走査信号線に印加されると、薄膜ト
ランジスタはオン状態になる。
その期間だけ、駆動電圧生成部は上記ゲートオン電圧を
放電させる。この放電に伴って、該ゲートオン電圧は減
少する。
タイミングや、放電量を制御することによって、任意の
立ち下がり傾斜を備えた走査信号を出力することが可能
となる。
(4)のそれぞれの表示装置において、前記スイッチ素
子は、ゲートが前記走査信号線に、ソースが前記映像信
号線に、ドレインが前記画素電極にそれぞれ接続された
薄膜トランジスタであり、前記走査信号は、前記薄膜ト
ランジスタをオン状態にするゲートオン電圧と、オフ状
態にするゲートオフ電圧とからなり、前記駆動回路は、
1走査期間に同期した充電制御信号および放電制御信号
を出力する制御部と、前記充電制御信号を受けると充電
を行なって傾斜制御電圧を出力する一方、前記放電制御
信号を受けると放電により該傾斜制御電圧をゼロにする
傾斜電圧制御部と、前記充電時に前記ゲートオン電圧か
ら前記傾斜制御電圧を差し引いたものをゲートオン電圧
として出力する一方、前記放電時に前記ゲートオン電圧
をそのまま出力する減算部とを備えているものとするこ
とができる。
ートオン電圧は、次のようにして生成、制御される。即
ち、1走査期間に同期した充電制御信号および放電制御
信号は、制御部によって傾斜電圧制御部へ出力される。
放電制御信号を受けると、傾斜電圧制御部は充電動作を
停止すると共に、上記傾斜制御電圧を放電によりゼロに
する。この放電に伴って、減算部からは上記ゲートオン
電圧が、減算されずにそのまま、走査信号線に印加さ
れ、薄膜トランジスタはオン状態になる。
傾斜電圧制御部は次の放電制御信号を受けるまでの間、
充電動作を行ない、傾斜制御電圧を減算部へ出力する。
この充電に伴って、上記ゲートオン電圧から上記傾斜制
御電圧が減算されたものが減算部から上記走査信号線に
印加される。この印加によって、上記の閾値電圧より小
さくなると、薄膜トランジスタはオフ状態になる。
放電のタイミングや、放電量を制御することによって、
任意の立ち下がり傾斜を備えた走査信号を出力すること
が可能となる。
にデータ信号を映像信号線を介して供給し、該映像信号
線に交差した走査信号線を介して走査信号を供給して駆
動し、表示を行う表示方法において、前記駆動の際に、
前記走査信号の立ち下がりを制御し、前記立ち下がりを
1水平期間以内に終了させるものとすることができる。
線に対して出力されて駆動されるが、この際、走査信号
の立ち下がりが制御される。
サが問題となる。この際、従来のように走査信号線が急
峻に立ち下がると、薄膜トランジスタは瞬時のオフ状態
になり、走査信号の立ち下がり分(走査電圧から非走査
電圧を差し引いたもの)、寄生容量コンデンサの影響を
受け画素電極の電位はその分だけ低下するので、画素電
位にレベルシフトが生じてしまう。このように、画素電
位にレベルシフトが生じると、表示画像にフリッカや表
示劣化をもたらすことになる。
査信号の立ち下がりが制御されるので、該走査信号を急
峻に立ち下がらないように制御することが可能となる。
これにより、上記寄生容量コンデンサに起因する画素電
位のレベルシフトは低減される。
法において、前記駆動の際に、前記走査信号線が備える
信号遅延伝達特性に基づいて、前記走査信号が前記走査
信号線上の位置に無関係に略同じ傾斜で立ち下がるよう
に制御するものとすることができる。
係る作用に加えて、駆動の際に、走査信号は、走査信号
線の信号遅延伝達特性に基づいて、その立ち下がりが制
御される。この制御の結果、上記走査信号は、上記走査
信号線上の位置に無関係に、略同じ傾斜で立ち下がるこ
とになる。
走査信号線上(表示面内)で均一ではない。レベルシフ
トの不均一性は、特に、画面の大型化及び画面の高精細
化が要求される場合には無視できなくなる。
信号線上であれば、どこでも、走査信号の立ち下がりの
傾斜を略同じに揃えることが可能となるので、各画素電
位のレベルシフトが略均一になる。
方法において、前記駆動の際に、前記映像信号と前記走
査信号線との交差部に設けられた複数の薄膜トランジス
タのゲート電圧−ドレイン電流特性に基づいて、前記走
査信号の立ち下がりの傾斜を制御するものとすることが
できる。
係る作用に加えて、駆動の際に、走査信号の立ち下がり
の傾斜は、薄膜トランジスタの電圧−電流特性に基づい
て、制御される。
がゲートに印加されるとオン状態へ移行し、該閾値電圧
よりも高い所定のオン電圧が印加されると安定してオン
状態となる一方、ゲート電圧が上記の閾値以下に低下し
た場合にオフ状態へ移行する。加えて、上記の閾値電圧
から上記オン電圧までの範囲にある電圧がゲートに印加
されると、上記の薄膜トランジスタのドレイン電流(オ
ン抵抗)は、ゲート電圧に依存し、リニアに変化する
(つまり、2値状態におけるオン状態ではなく、薄膜ト
ランジスタは中間的なオン状態(アナログ的にゲート電
圧によりドレイン電流が変化する))。
急峻である場合、薄膜トランジスタのゲート電圧−ドレ
イン電流特性に無関係に、上述のように、寄生容量コン
デンサに起因する画素電位のレベルシフトが生じてしま
う。
ンジスタの上記リニアに変化する領域に影響を受けるよ
うに、上記走査信号の立ち下がりの傾斜を制御すること
が可能となる。このように制御すれば、走査信号の立ち
下がりは傾斜すると共に、薄膜トランジスタのオンから
オフへの状態変化も上記電圧−電流特性に基づいてリニ
アに変化するので、寄生容量コンデンサに起因する画素
電位のレベルシフトは確実に低減される。
方法において、前記駆動の際に、更に、前記映像信号と
前記走査信号線との交差部に設けられた複数の薄膜トラ
ンジスタのゲート電圧−ドレイン電流特性に基づいて、
前記走査信号の立ち下がりの傾斜を制御するものとする
ことができる。
係る作用に加えて、(10)の表示方法に係る作用のよ
うに、薄膜トランジスタの上記リニアに変化する領域に
影響を受けるように、上記走査信号の立ち下がりの傾斜
を制御することが可能となり、このように制御すれば、
走査信号の立ち下がりは傾斜すると共に、薄膜トランジ
スタのオンからオフへの状態変化も上記電圧−電流特性
に基づいてリニアに変化するので、寄生容量コンデンサ
に起因する画素電位のレベルシフトは確実に低減され
る。
信号線上であれば、どこでも、走査信号の立ち下がりの
傾斜を略同じに揃えることが可能となるので、各画素電
位のレベルシフトが略均一になると共に、該レベルシフ
トが小さくなる。
(11)のそれぞれの表示方法において、前記供給され
る走査信号の立ち下がり波形が一定の変化量の傾斜で変
化するものとすることができる。
示方法において、前記走査信号線の入力付近の走査信号
の立ち下がり波形の傾斜と、終端付近の走査信号の立ち
下がり波形の傾斜とが、略同じ傾斜であるものとするこ
とができる。
のように、複数の画素と、前記画素にデータ信号を供給
する映像信号線と、前記映像信号線に交差して設けられ
た走査信号線と、前記走査信号線に走査信号を出力して
前記走査信号線を駆動する駆動回路とを備える表示装置
において、前記駆動回路に、電圧レベルが傾斜するよう
に低下する電圧レベル変化を伴う期間を有する波形の電
圧が入力される構成である。
するように低下する電圧レベル変化を、走査信号の立ち
下がり傾斜の生成に用いることができるので、該走査信
号を急峻に立ち下がらないように制御することが可能と
なる。これにより、寄生容量コンデンサに起因する画素
電位のレベルシフトが低減されるので、表示画像にフリ
ッカや表示劣化(焼き付け残像等の表示不具合を含む)
が生じることを回避できる。この結果、高精細且つ高品
位な表示画像が得られる表示装置を提供できるという効
果を奏する。
をキャンセルし、且つ、寄生容量に起因して画素電位に
生じるレベルシフトを小さく均一にし、高品位な表示画
像が得られる表示装置を提供できるという効果を奏す
る。
ように、複数の画素にデータ信号を映像信号線を介して
供給し、該映像信号線に交差して設けられた走査信号線
に駆動回路から走査信号を供給して前記走査信号線を駆
動する表示方法において、前記駆動回路に、電圧レベル
が傾斜するように低下する電圧レベル変化を伴う期間を
有する波形の電圧を入力する構成である。
するように低下する電圧レベル変化を、走査信号の立ち
下がり傾斜の生成に用いることができるので、該走査信
号を急峻に立ち下がらないように制御することが可能と
なる。これにより、寄生容量コンデンサに起因する画素
電位のレベルシフトが低減されるので、表示画像にフリ
ッカや表示劣化(焼き付け残像等の表示不具合を含む)
が生じることを回避できる。この結果、高精細且つ高品
位な表示画像が得られる表示方法を提供できるという効
果を奏する。
をキャンセルし、且つ、寄生容量に起因して画素電位に
生じるレベルシフトを小さく均一にし、高品位な表示画
像が得られる表示方法を提供できるという効果を奏す
る。
の各部出力波形を示す波形図である。
号線終端付近の走査信号線波形、各々の画素電位を示す
波形図である。
の比較構成例を示す説明図である。
の構成例を示すブロック図である。
度1024*RGB*768)に適用した場合の寄生容
量Cgdに起因するレベルシフトの特性を従来の構成と
比較した結果を示す説明図である。
の他の構成例を示す回路図である。
る。
明図である。
対向電位に並列に接続されている構成における1表示画
素の等価回路図である。
であり、薄膜トランジスタが完全なON/OFFスイッ
チではなく、リニアなゲート電圧−ドレイン電流特性を
有することを示す説明図である。
場合の伝播等価回路である。
力された走査信号が走査信号線の信号遅延伝播特性によ
りパネル内部でなまっていく様子を示す説明図である。
部) 105 走査信号線 200 走査信号線駆動回路(駆動回路) SW1 スイッチ SW2 スイッチ SW3 スイッチ Ict 定電流源 OP オペアンプ(減算部) VG 走査信号 VD1a 出力信号(電圧) VD1b 出力信号(電圧)
Claims (12)
- 【請求項1】複数の画素と、前記画素にデータ信号を供
給する映像信号線と、前記映像信号線に交差して設けら
れた走査信号線と、前記走査信号線に走査信号を出力し
て前記走査信号線を駆動する駆動回路とを備える表示装
置において、 前記駆動回路に、電圧レベルが傾斜するように低下する
電圧レベル変化を伴う期間を有する波形の電圧が入力さ
れることを特徴とする表示装置。 - 【請求項2】前記電圧は、1走査期間の長さの周期を有
し、前記電圧レベル変化を伴う期間を1周期内に含む波
形であることを特徴とする請求項1に記載の表示装置。 - 【請求項3】前記駆動回路は、各走査信号線に対して、
走査期間に前記電圧の1周期分の波形を出力し、走査期
間外に前記電圧レベル変化の低下終了レベル以下の電圧
レベルを出力することにより、前記走査信号を供給する
ことを特徴とする請求項2に記載の表示装置。 - 【請求項4】前記電圧レベル変化を伴う期間は、直流レ
ベルの期間の後に前記直流レベルから電圧レベルが傾斜
しながら低下する期間であることを特徴とする請求項1
ないし3のいずれかに記載の表示装置。 - 【請求項5】前記電圧レベル変化は、前記駆動回路が前
記走査信号の立ち下がり傾斜を生成するためのものであ
ることを特徴とする請求項1ないし4のいずれかに記載
の表示装置。 - 【請求項6】前記電圧レベル変化は、前記走査信号のハ
イレベルとローレベルとの間の変化の一部を傾斜させる
ためのものであることを特徴とする請求項1ないし5の
いずれかに記載の表示装置。 - 【請求項7】複数の画素にデータ信号を映像信号線を介
して供給し、該映像信号線に交差して設けられた走査信
号線に駆動回路から走査信号を供給して前記走査信号線
を駆動する表示方法において、 前記駆動回路に、電圧レベルが傾斜するように低下する
電圧レベル変化を伴う期間を有する波形の電圧を入力す
ることを特徴とする表示方法。 - 【請求項8】前記電圧は、1走査期間の長さの周期を有
し、前記電圧レベル変化を伴う期間を1周期内に含む波
形であることを特徴とする請求項7に記載の表示方法。 - 【請求項9】前記駆動回路は、各走査信号線に対して、
走査期間に前記電圧の1周期分の波形を出力し、走査期
間外に前記電圧レベル変化の低下終了レベル以下の電圧
レベルを出力することにより、前記走査信号を供給する
ことを特徴とする請求項8に記載の表示方法。 - 【請求項10】前記電圧レベル変化を伴う期間は、直流
レベルの期間の後に前記直流レベルから電圧レベルが傾
斜しながら低下する期間であることを特徴とする請求項
7ないし9のいずれかに記載の表示方法。 - 【請求項11】前記電圧レベル変化は、前記駆動回路が
前記走査信号の立ち下がり傾斜を生成するためのもので
あることを特徴とする請求項7ないし10のいずれかに
記載の表示方法。 - 【請求項12】前記電圧レベル変化は、前記走査信号の
ハイレベルとローレベルとの間の変化の一部を傾斜させ
るためのものであることを特徴とする請求項7ないし1
1のいずれかに記載の表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131839A JP3681734B2 (ja) | 2003-05-09 | 2003-05-09 | 表示装置および表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131839A JP3681734B2 (ja) | 2003-05-09 | 2003-05-09 | 表示装置および表示方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002313514A Division JP3628676B2 (ja) | 2002-10-28 | 2002-10-28 | 表示装置 |
Related Child Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303587A Division JP3754056B2 (ja) | 2004-10-18 | 2004-10-18 | 表示装置および表示方法 |
JP2005031146A Division JP3754060B2 (ja) | 2005-02-07 | 2005-02-07 | 表示装置および表示方法 |
JP2005031147A Division JP3745362B2 (ja) | 2005-02-07 | 2005-02-07 | 表示装置および表示方法 |
JP2005031145A Division JP3795509B2 (ja) | 2005-02-07 | 2005-02-07 | 表示装置および表示方法 |
JP2005031144A Division JP3715306B2 (ja) | 2005-02-07 | 2005-02-07 | 表示装置および表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003345317A true JP2003345317A (ja) | 2003-12-03 |
JP3681734B2 JP3681734B2 (ja) | 2005-08-10 |
Family
ID=29774787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003131839A Expired - Lifetime JP3681734B2 (ja) | 2003-05-09 | 2003-05-09 | 表示装置および表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3681734B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596084B1 (ko) | 2003-09-18 | 2006-07-03 | 샤프 가부시키가이샤 | 표시 장치와 그의 구동 회로, 및 표시 방법 |
JP2006330404A (ja) * | 2005-05-26 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
KR100798756B1 (ko) | 2005-02-22 | 2008-01-29 | 가부시키가이샤 히타치 디스프레이즈 | 표시장치 |
US20090295779A1 (en) * | 2006-09-05 | 2009-12-03 | Toshihiro Yanagi | Device controller, display device, and control method for controlling display system and display device |
CN103489418A (zh) * | 2013-06-03 | 2014-01-01 | 友达光电股份有限公司 | 显示面板的驱动方法、显示面板与栅极驱动电路 |
CN109545126A (zh) * | 2017-09-22 | 2019-03-29 | 深圳市富满电子集团股份有限公司 | 具残影消除功能的led显示屏控制器 |
CN109686328A (zh) * | 2018-12-21 | 2019-04-26 | 惠科股份有限公司 | 驱动装置及其显示装置 |
CN114299862A (zh) * | 2021-12-30 | 2022-04-08 | 季华实验室 | 一种改善MicroLED闪屏的驱动方法 |
-
2003
- 2003-05-09 JP JP2003131839A patent/JP3681734B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596084B1 (ko) | 2003-09-18 | 2006-07-03 | 샤프 가부시키가이샤 | 표시 장치와 그의 구동 회로, 및 표시 방법 |
KR100798756B1 (ko) | 2005-02-22 | 2008-01-29 | 가부시키가이샤 히타치 디스프레이즈 | 표시장치 |
JP2006330404A (ja) * | 2005-05-26 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
JP4640951B2 (ja) * | 2005-05-26 | 2011-03-02 | シャープ株式会社 | 液晶表示装置 |
US9336738B2 (en) | 2006-09-05 | 2016-05-10 | Sharp Kabushiki Kaisha | Display controller configured to maintain a stable pixel writing period and a gate slope period when a refresh rate is changed, display device, and control method for controlling display system and display device |
US20090295779A1 (en) * | 2006-09-05 | 2009-12-03 | Toshihiro Yanagi | Device controller, display device, and control method for controlling display system and display device |
CN102426826A (zh) * | 2006-09-05 | 2012-04-25 | 夏普株式会社 | 显示控制器、显示装置、显示系统及显示装置的控制方法 |
US8896590B2 (en) | 2006-09-05 | 2014-11-25 | Sharp Kabushiki Kaisha | Display controller, display device, and control method for controlling display system and display device |
CN103489418A (zh) * | 2013-06-03 | 2014-01-01 | 友达光电股份有限公司 | 显示面板的驱动方法、显示面板与栅极驱动电路 |
CN109545126A (zh) * | 2017-09-22 | 2019-03-29 | 深圳市富满电子集团股份有限公司 | 具残影消除功能的led显示屏控制器 |
CN109545126B (zh) * | 2017-09-22 | 2024-01-12 | 富满微电子集团股份有限公司 | 具残影消除功能的led显示屏控制器 |
CN109686328A (zh) * | 2018-12-21 | 2019-04-26 | 惠科股份有限公司 | 驱动装置及其显示装置 |
CN114299862A (zh) * | 2021-12-30 | 2022-04-08 | 季华实验室 | 一种改善MicroLED闪屏的驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3681734B2 (ja) | 2005-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3406508B2 (ja) | 表示装置および表示方法 | |
JP4060256B2 (ja) | 表示装置および表示方法 | |
US20100289785A1 (en) | Display apparatus | |
US9336738B2 (en) | Display controller configured to maintain a stable pixel writing period and a gate slope period when a refresh rate is changed, display device, and control method for controlling display system and display device | |
JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
JP3628676B2 (ja) | 表示装置 | |
JP3715306B2 (ja) | 表示装置および表示方法 | |
JP3681734B2 (ja) | 表示装置および表示方法 | |
JP4137957B2 (ja) | 表示装置及びこの表示装置に用いる走査信号線駆動回路 | |
JP2008191687A (ja) | 表示装置 | |
JP3745362B2 (ja) | 表示装置および表示方法 | |
JP3832667B2 (ja) | 表示装置 | |
JP3795509B2 (ja) | 表示装置および表示方法 | |
JP3754056B2 (ja) | 表示装置および表示方法 | |
JP3754060B2 (ja) | 表示装置および表示方法 | |
JP2011128642A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |