JP2003344473A - パッケージ評価装置 - Google Patents

パッケージ評価装置

Info

Publication number
JP2003344473A
JP2003344473A JP2002155422A JP2002155422A JP2003344473A JP 2003344473 A JP2003344473 A JP 2003344473A JP 2002155422 A JP2002155422 A JP 2002155422A JP 2002155422 A JP2002155422 A JP 2002155422A JP 2003344473 A JP2003344473 A JP 2003344473A
Authority
JP
Japan
Prior art keywords
package
conductor layer
dielectric substrate
conductor
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002155422A
Other languages
English (en)
Inventor
Yasuhiro Kaizaki
康裕 貝崎
Seiichi Baba
清一 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002155422A priority Critical patent/JP2003344473A/ja
Publication of JP2003344473A publication Critical patent/JP2003344473A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 任意の形状を有するパッケージの高周波特性
を容易かつ正確に評価することができるパッケージ評価
装置を提供することである。 【解決手段】 パッケージ評価装置１０の誘電体基板１
１は、パッケージ１に実装されるデバイスと同じ形状お
よび同じ大きさを有する。誘電体基板１１の表面に形成
されたボンディングパッド１２，１３は、実際のデバイ
スにおけるボンディングパッドと同等の厚みおよび大き
さを有し、実際のデバイスにおけるボンディングパッド
と同じ位置に配置されている。パッケージ評価装置１０
をパッケージ１に実装した状態でパッケージ１のワイヤ
ボンドされた任意のリードピン２，３間の高周波特性を
測定することにより、パッケージ１にデバイスを実装し
た場合におけるデバイスのボンディングパッドまでのパ
ッケージ１のオープン状態の特性を評価することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デバイスを収納す
るパッケージの特性を評価するパッケージ評価装置に関
する。
【０００２】
【従来の技術】半導体デバイス等のデバイスの設計の際
には、デバイスを収納するパッケージの寄生成分が内蔵
するデバイスに与える影響を考慮する必要がある。特
に、マイクロ波領域では、パッケージの寄生成分がデバ
イスに与える影響が顕著に現れる。そのため、ワイヤを
含めたパッケージの特性を評価し、デバイスの設計に反
映させる方法が採用されている。
【０００３】マイクロ波帯用のパッケージにおいては、
各構成要素を集中定数で記述しやすい構造を作製する方
法がある。このような方法を用いた場合、一般にパッケ
ージが高価となり、大量生産品には用いられない。その
ため、樹脂でモールドしたパッケージが用いられること
が多いが、このようなパッケージは、形状が複雑であ
り、各構成要素を分離して等価回路にすることが困難で
ある。
【０００４】そのため、パッケージの形状をもとに３次
元電磁界シミュレータでその高周波特性を解析し、解析
結果に基づいて等価回路を導出する方法が用いられてい
る。このようなパッケージの等価回路の決定方法は、例
えば特開平８−５１１３４号公報に記載されている。
【０００５】
【発明が解決しようとする課題】パッケージの特性を評
価して等価回路を導出するためには、デバイスをパッケ
ージに実装したときのオープン（open；開放）状態、シ
ョート（short ；短絡）状態およびスルー（through；
通過）状態を作り出す。そして、それらの状態での高周
波特性からパッケージの等価回路を求めることができ
る。
【０００６】従来は、電磁界シミュレータで用いる解析
空間の境界条件の設定により、オープン状態、ショート
状態およびスルー状態を再現していた。しかしながら、
パッケージの小型化および高機能化の要求により、マイ
クロ波デバイスでも、信号ピンの間隔が狭くなる傾向に
あり、従来よりもパッケージの寄生成分の影響が大きく
なっている。そのため、パッケージの評価の際に解析精
度の向上が求められている。
【０００７】３次元電磁界解析を正確に行うためには、
パッケージの正確な形状データの他に、パッケージを構
成するフレームおよびモールド材の電気的特性が必要に
なる。しかし、マイクロ波帯では、フレームおよびモー
ルド材の電気的特性が周波数によって変化する上、それ
らの特性を特定するのは一般的に困難である。
【０００８】そのため、電磁界シミュレータによるパッ
ケージの等価回路の導出では、パッケージの形状を正確
に再現することの困難性の他に、フレームおよびモール
ド材の材料の電気的特性の扱いが解析精度に大きく影響
するという課題がある。
【０００９】本発明は、任意の形状および任意の材料か
らなるパッケージの高周波特性を容易かつ正確に評価す
ることができるパッケージ評価装置を提供することであ
る。
【００１０】
【課題を解決するための手段および発明の効果】本発明
に係るパッケージ評価装置は、デバイスが実装されるパ
ッケージの特性を評価するパッケージ評価装置であっ
て、パッケージに実装されるデバイスと同等の大きさを
有する誘電体基板上にデバイスのボンディングパッドに
相当する導体薄膜を備えたものである。
【００１１】本発明に係るパッケージ評価装置をパッケ
ージに搭載するとともに誘電体基板上の導体薄膜にワイ
ヤボンティングを行うことにより、パッケージ評価装置
をパッケージに実装する。それにより、パッケージの任
意のリードピンにおけるオープン状態、ショート状態、
スルー状態、共振状態等の特定の状態を作り出すことが
できる。この特定の状態において、パッケージのリード
ピンにおける高周波特性を測定することにより、任意の
形状および任意の材料からなるパッケージの高周波特性
を容易かつ正確に評価することができる。
【００１２】導体薄膜は、誘電体基板の表面に形成され
たワイヤボンティング用の第１の導体層と、誘電体基板
の表面に形成されたワイヤボンティング用の第２の導体
層とを含んでもよい。
【００１３】この場合、パッケージ評価装置をパッケー
ジに搭載するとともに誘電体基板上の第１の導体層およ
び第２の導体層とパッケージの任意のリードピンとをワ
イヤボンティングすることにより、パッケージの任意の
リードピンにおけるオープン状態を作り出すことができ
る。このオープン状態において、パッケージのリードピ
ンにおける高周波特性を測定することにより、任意の形
状および任意の材料からなるパッケージの高周波特性を
容易かつ正確に評価することができる。
【００１４】導体薄膜は、誘電体基板の表面に形成され
たワイヤボンディング用の導体層を含み、誘電体基板の
裏面に接地用の導体層をさらに備え、誘電体基板は、ワ
イヤボンディング用の導体層と接地用の導体層とを電気
的に接続するための貫通孔を有してもよい。
【００１５】この場合、パッケージ評価装置をパッケー
ジに搭載するとともに誘電体基板上のワイヤボンディン
グ用の導体層とパッケージの任意のリードピンとをワイ
ヤボンティングすることにより、パッケージの任意のリ
ードピンにおけるショート状態を作り出すことができ
る。このショート状態において、パッケージのリードピ
ンにおける高周波特性を測定することにより、任意の形
状および任意の材料からなるパッケージの高周波特性を
容易かつ正確に評価することができる。
【００１６】導体薄膜は、誘電体基板の表面に形成され
たワイヤボンディング用の第１の導体層と、誘電体基板
の表面に形成されたワイヤボンディング用の第２の導体
層と、第１の導体層と第２の導体層とを電気的に接続す
る線状の導体層とを含み、誘電体基板の裏面に接地用の
導体層をさらに備えてもよい。
【００１７】この場合、パッケージ評価装置をパッケー
ジに搭載するとともに誘電体基板上のワイヤボンディン
グ用の第１の導体層および第２の導体層とパッケージの
任意の２本のリードピンとをワイヤボンティングするこ
とにより、パッケージの任意の２本のリードピン間にお
けるスルー状態を作り出すことができる。このスルー状
態において、パッケージのリードピンにおける高周波特
性を測定することにより、任意の形状および任意の材料
からなるパッケージの高周波特性を容易かつ正確に評価
することができる。
【００１８】導体薄膜は、誘電体基板の表面に形成され
たワイヤボンティング用の第１の導体層と、誘電体基板
の表面に形成されたワイヤボンティング用の第２の導体
層と、誘電体基板の表面に交互に配置されかつ第１およ
び第２の導体層にそれぞれ電気的に接続された線状の第
３および第４の導体層とを含み、誘電体基板の裏面に接
地用の導体層をさらに備えてもよい。
【００１９】この場合、パッケージ評価装置をパッケー
ジに搭載するとともに誘電体基板上のワイヤボンディン
グ用の第１の導体層および第２の導体層とパッケージの
任意の２本のリードピンとをワイヤボンティングするこ
とにより、パッケージの任意の２本のリードピン間にお
ける共振状態を作り出すことができる。この共振状態に
おいて、パッケージのリードピンにおける高周波特性を
測定することにより、任意の形状および任意の材料から
なるパッケージの高周波特性を容易かつ正確に評価する
ことができる。
【００２０】
【発明の実施の形態】（１）第１の実施の形態 図１（ａ）は本発明の第１の実施の形態によるパッケー
ジ評価装置の平面図、図１（ｂ）は図１（ａ）のパッケ
ージ評価装置の断面図、図１（ｃ）は図１（ａ），
（ｂ）のパッケージ評価装置をパッケージに実装した状
態を示す平面図である。本実施の形態のパッケージ評価
装置は、パッケージの任意の１本のリードピンのオープ
ン状態を作り出すために用いられる。
【００２１】図１（ａ），（ｂ）において、パッケージ
評価装置１０は、Ｓｉ（シリコン）、セラミック等から
なる誘電体基板１１を備える。誘電体基板１１は、パッ
ケージに実装されるデバイスと同じ形状および同じ大き
さを有する。誘電体基板１１の表面には、金属、合金等
の導体薄膜からなる１個のボンディングパッド１２およ
び複数個のボンディングパッド１３が形成されている。
【００２２】ボンディングパッド１２は誘電体基板１１
の一方の側辺の側に配置され、ボンディングパッド１３
は誘電体基板１１の他方の側辺の側に配置されている。
ボンディングパッド１２，１３は、実際のデバイスにお
けるボンディングパッドと同等の厚みおよび大きさを有
し、実際のデバイスにおけるボンディングパッドと同じ
位置に配置されている。図１（ｂ）に示すように、誘電
体基板１１の裏面には、金属、合金等の導体薄膜からな
る接地層１６が形成されている。
【００２３】図１（ｃ）において、パッケージ１は、樹
脂等からなる略長方形のパッケージ本体４および複数本
のリードピン２，３を備える。複数本のリードピン２
は、パッケージ本体４の一方の側辺から外方に突出する
ように互いに平行に設けられている。複数本のリードピ
ン３は、パッケージ本体４の他方の側辺から外方に突出
するように互いに平行に設けられている。パッケージ本
体４上には、パッケージ１にデバイスを固着するための
ダイフレーム５が設けられている。
【００２４】本実施の形態では、ダイフレーム５上にパ
ッケージ評価装置１０が固着される。パッケージ評価装
置１０のボンディングパッド１２は、導体ワイヤ６によ
りパッケージ１の任意の１本のリードピン２に接続さ
れ、パッケージ評価装置１０のボンディングパッド１３
は、導体ワイヤ７によりパッケージ１の任意の複数本の
リードピン３に接続される。この状態で、パッケージ本
体４上のパッケージ評価装置１０が樹脂等によりモール
ドされる。
【００２５】パッケージ評価装置１０をパッケージ１に
実装した状態でパッケージ１のワイヤボンドされた任意
のリードピン２，３間の高周波特性（例えばＳパラメー
タ）を測定することにより、パッケージ１にデバイスを
実装した場合におけるデバイスのボンディングパッドま
でのパッケージ１のオープン状態の特性を評価すること
ができる。また、隣接する複数のリードピン３間の影響
を評価することもできる。
【００２６】なお、図１（ｂ）に示す接地層１６は、図
１（ｃ）に示すパッケージ１のダイフレーム５にパッケ
ージ評価装置１０を固着するために設けられている。パ
ッケージ評価装置１０をパッケージ１に固着する際に接
地層１６が必要ない場合には、接地層１６を設けなくて
もよい。
【００２７】（２）第２の実施の形態 図２（ａ）は本発明の第２の実施の形態によるパッケー
ジ評価装置の平面図、図２（ｂ）は図２（ａ）のパッケ
ージ評価装置の断面図、図２（ｃ）は図２（ａ），
（ｂ）のパッケージ評価装置をパッケージに実装した状
態を示す平面図である。本実施の形態のパッケージ評価
装置は、パッケージの任意のリードピンのショート状態
を作り出すために用いられる。
【００２８】図２（ａ），（ｂ）において、パッケージ
評価装置２０は、Ｓｉ、セラミック等からなる誘電体基
板２１を備える。誘電体基板２１は、パッケージに実装
されるデバイスと同じ形状および同じ大きさを有する。
誘電体基板２１の表面には、金属、合金等の導体薄膜か
らなるボンディングパッド２２および金属、合金等の導
体薄膜からなる矩形の導体層２３が形成されている。
【００２９】ボンディングパッド２２および導体層２３
は一体的に形成されている。ボンディングパッド２２は
誘電体基板２１の一方の側辺の側に配置され、導体層２
３は誘電体基板２１の中央部から他方の側辺の側に配置
されている。ボンディングパッド２２は、実際のデバイ
スにおけるボンディングパッドと同等の厚みおよび同等
の大きさを有し、実際のデバイスにおけるボンディング
パッドと同じ位置に配置されている。
【００３０】図２（ｂ）に示すように、誘電体基板２１
の裏面には、金属、合金等の導体薄膜からなる接地層２
６が形成されている。また、誘電体基板２１の表面の導
体層２３から裏面の接地層２６まで貫通するように複数
のスルーホール（貫通孔）２４が設けられている。スル
ーホール２４の内面には、導体層２３と接地層２６とを
電気的に接続するための金属、合金等の導体薄膜が形成
されている。
【００３１】図２（ｃ）に示すパッケージ１は、図１
（ｃ）に示したパッケージ１と同様の構造を有する。本
実施の形態では、図２（ｃ）に示すように、パッケージ
１のダイフレーム５上にパッケージ評価装置２０が固着
される。パッケージ評価装置２０のボンディングパッド
２２は、導体ワイヤ６によりパッケージ１の任意の１本
のリードピン２に接続される。また、パッケージ評価装
置２０の導体層２３は、複数本の導体ワイヤ７によりパ
ッケージ１の複数本のリードピン３にそれぞれ接続され
る。それにより、パッケージ１のリードピン２，３がパ
ッケージ１の接地電位を形成するダイフレーム５と電気
的にショート（短絡）される。この状態で、パッケージ
本体４上のパッケージ評価装置２０が樹脂等によりモー
ルドされる。
【００３２】なお、パッケージ１のダイフレーム５が接
地電位にならない場合には、ダイフレーム５を接地され
るリードピン２または３に導体ワイヤにより接続する。
【００３３】パッケージ評価装置２０をパッケージ１に
実装した状態でパッケージ１のワイヤボンドされた任意
のリードピン２，３の高周波特性（例えばＳパラメー
タ）を測定することにより、パッケージ１にデバイスを
実装した場合におけるデバイスのボンディングパッドで
ショートされた状態のパッケージ１の特性を評価するこ
とができる。また、隣接する複数のリードピン３間の影
響を評価することもできる。
【００３４】なお、パッケージ評価装置２０の導体層２
３のインダクタンス成分および抵抗成分をできる限り低
減するために、加工精度が許容する限りにおいて多くの
数のスルーホール２４を形成することが好ましい。
【００３５】また、ボンディングパッド２２の形状と導
体層２３との形状が明確に区分されている必要はなく、
ボンディングパッド２２および導体層２３を一体的に形
成してもよい。例えば、ボンディングパッド２２および
導体層２３を含む全体の領域の形状を矩形状に形成して
もよい。ただし、導体ワイヤ６のボンディング位置を容
易に特定するためには、図２に示すように、ボンディン
グパッド２２と導体層２３とを区分可能な形状に形成す
ることが好ましい。
【００３６】（３）第３の実施の形態 図３（ａ）は本発明の第３の実施の形態によるパッケー
ジ評価装置の平面図、図３（ｂ）は図３（ａ）のパッケ
ージ評価装置の断面図、図３（ｃ）は図３（ａ），
（ｂ）のパッケージ評価装置をパッケージに実装した状
態を示す平面図である。本実施の形態のパッケージ評価
装置は、パッケージの任意のリードピンのスルー状態を
作り出すために用いられる。
【００３７】図３（ａ），（ｂ）において、パッケージ
評価装置３０は、Ｓｉ、セラミック等からなる誘電体基
板３１を備える。誘電体基板３１は、パッケージに実装
されるデバイスと同じ形状および同じ大きさを有する。
誘電体基板３１の表面には、金属、合金等の導体薄膜か
らなる１対のボンディングパッド３２，３３および金
属、合金等の導体薄膜からなる所定幅のライン導体層３
４が形成されている。
【００３８】ボンディングパッド３２は誘電体基板３１
の一方の側辺の側に配置され、ボンディングパッド３３
は誘電体基板３１の他方の側辺の側に配置されている。
ボンディングパッド３２，３３間にライン導体層３４が
配置されている。ボンディングパッド３２，３３は、実
際のデバイスにおけるボンディングパッドと同等の厚み
および同等の大きさを有し、実際のデバイスにおけるボ
ンディングパッドと同じ位置に配置されている。ライン
導体層３４は、任意の特性インピーダンスを有し、ボン
ディングパッド３２とボンディングパッド３３とを電気
的に接続する。図３（ｂ）に示すように、誘電体基板３
１の裏面に、金属、合金等の導体薄膜からなる接地層３
６が形成されている。
【００３９】図３（ｃ）に示すパッケージ１は、図１
（ｃ）に示したパッケージ１と同様の構造を有する。本
実施の形態では、パッケージ１のダイフレーム５上にパ
ッケージ評価装置３０が固着される。パッケージ評価装
置３０のボンディングパッド３２は、導体ワイヤ６によ
りパッケージ１の任意の１本のリードピン２に接続さ
れ、パッケージ評価装置３１のボンディングパッド３３
は、導体ワイヤ７によりパッケージ１の任意の１本のリ
ードピン３に接続される。この状態で、パッケージ本体
４上のパッケージ評価装置３０が樹脂等によりモールド
される。
【００４０】パッケージ評価装置３０をパッケージ１に
実装した状態でパッケージ１のワイヤボンドされた任意
の２本のリードピン２，３間の高周波特性（例えばＳパ
ラメータ）を測定することにより、デバイスを実装した
場合におけるパッケージ１のスルー状態の特性を評価す
ることができる。それにより、通過損失を評価すること
ができる。
【００４１】（４）第４の実施の形態 図４（ａ）は本発明の第４の実施の形態によるパッケー
ジ評価装置の平面図、図４（ｂ）は図４（ａ）のパッケ
ージ評価装置の断面図、図４（ｃ）は図４（ａ），
（ｂ）のパッケージ評価装置をパッケージに実装した状
態を示す平面図である。本実施の形態のパッケージ評価
装置は、ボンディングワイヤおよびパッケージのモール
ド体のインダクタンス成分と共振する共振系を作り出す
ために用いられる。
【００４２】図４（ａ），（ｂ）において、パッケージ
評価装置４０は、Ｓｉ、セラミック等からなる誘電体基
板４１を備える。誘電体基板４１は、パッケージに実装
されるデバイスと同じ形状および同じ大きさを有する。
誘電体基板４１の表面には、金属、合金等の導体薄膜か
らなる１対のボンディングパッド４２，４３および金
属、合金等の導体薄膜からなる所定幅の１対の導体層４
４，４５、金属、合金等の導体薄膜からなる複数本の直
線状の電極４７，４８および金属、合金等の導体薄膜か
らなる１対のコの字状の接地層４９，５０が形成されて
いる。
【００４３】ボンディングパッド４２は誘電体基板４１
の一方の側辺の側に配置され、ボンディングパッド４３
は誘電体基板４１の他方の側辺の側に配置されている。
ボンディングパッド４２，４３は、実際のデバイスにお
けるボンディングパッドと同等の厚みおよび同等の大き
さを有し、実際のデバイスにおけるボンディングパッド
と同じ位置に配置されている。導体層４４，４５は誘電
体基板４１の一方および他方の側辺に沿って延び、所定
間隔を隔てて配置されている。ボンディングパッド４
２，４３は、それぞれ導体層４４，４５と一体的に形成
されている。導体層４４から複数本の直線状の電極４７
が等間隔で互いに平行に延び、電極層４５から複数本の
直線状の電極４８が等間隔で互いに平行に延びている。
電極４７と電極４８とは交互に配置されている。ボンデ
ィングパッド４２，４３、導体層４４，４５および電極
４７，４８により櫛型コンデンサまたは櫛型フィルタが
構成される。
【００４４】導体層４４，４５および電極４７，４８の
領域の周囲を取り囲むように、接地層４９，５０が配置
されている。図４（ｂ）に示すように、誘電体基板４１
の裏面には、金属、合金等の導体薄膜からなる接地層４
６が形成されている。
【００４５】図４（ｃ）に示すパッケージ１は、図１に
示したパッケージ１と同様の構造を有する。本実施の形
態では、パッケージ１のダイフレーム５上にパッケージ
評価装置４０が固着される。パッケージ評価装置４０の
ボンディングパッド４２は、導体ワイヤ６によりパッケ
ージ１の任意の１本のリードピン２に接続され、パッケ
ージ評価装置４０のボンディングパッド４３は、導体ワ
イヤ７によりパッケージ１の任意の１本のリードピン３
に接続される。この状態で、パッケージ本体４上のパッ
ケージ評価装置４０が樹脂等によりモールドされる。
【００４６】パッケージ評価装置４０をパッケージ１に
実装した状態でパッケージ１のワイヤボンドされた任意
の２本のリードピン２，３間での導体ワイヤ６，７を含
めた共振特性を測定することにより、デバイスを実装し
た場合における導体ワイヤ６，７およびモールド体４の
インダクタンス成分の影響を正確に評価することができ
る。それにより、第１〜第３の実施の形態のパッケージ
評価装置を用いて求めた等価回路を検証することができ
る。
【００４７】（５）バラン回路 ＦＥＴ（電界効果トランジスタ）またはバイポーラトラ
ンジスタを用いた増幅回路として差動増幅回路がある。
この差動増幅回路は、大容量のコンデンサを用いること
なく作製することができるため、集積回路内の増幅回路
として広く用いられている。また、差動増幅回路の出力
電圧は入力電圧差に依存するため、差動増幅回路は周囲
温度によるＦＥＴまたはバイポーラトランジスタの電流
変化の影響を受けないという特徴を有し、携帯電話を初
めとする通信機器の増幅器としても多用されている。
【００４８】プッシュプル型増幅器のように入力信号に
平衡信号を必要とするシステムでは、単一信号である不
平衡信号を相補的信号である平衡信号に変換する必要が
ある。一般に、不平衡信号（不平衡電圧）を平衡信号
（平衡電圧）に変換しまたは平衡信号（平衡電圧）を不
平衡信号（不平衡電圧）に変換するために、バラン回路
が用いられる。以下、不平衡信号から平衡信号への変換
または平衡信号から不平衡信号への変換を平衡−不平衡
変換と呼ぶ。
【００４９】１００ＭＨｚ程度までの比較的低い周波数
では、フェライト−トランスを用いたバラン回路が使用
されるが、このようなフェライト−トランスを用いたバ
ラン回路は、高周波領域ではフェライトの透磁率の低下
等の問題が生じるため使用されない。
【００５０】一方、同軸ケーブルを用いたバラン回路
は、高周波領域でも非常に良好な特性を有するが、同軸
ケーブルの長さにより特性が決定されるため、加工精度
の問題を有する上、基板上への実装が困難で自動化等の
妨げになっている。
【００５１】また、集積回路等への内蔵が必要なシステ
ムで用いられるフェーズシフタ（移相器）では、抵抗お
よびコンデンサの寄生成分により高周波領域での特性が
変化するという問題がある。そこで、積層基板を用いた
積層構造のバラン回路が提案されている。
【００５２】図１４は従来の積層構造のバラン回路の等
価回路図である。図１４のバラン回路は、例えば特公平
８−２８６０７号公報に記載されている。
【００５３】図１４に示すように、バラン回路は、伝送
線路ＴＬ３１，ＴＬ３２，ＴＬ３３により構成される。
伝送線路ＴＬ３２，ＴＬ３３は等しい電気長を有する。
また、伝送線路ＴＬ３１は、伝送線路ＴＬ３２，ＴＬ３
３の２倍の電気長を有する。伝送線路ＴＬ３１は、伝送
線路ＴＬ３２，ＴＬ３３に電磁的に結合している。
【００５４】伝送線路ＴＬ３１の一端は第１の端子Ｐ３
１に接続され、他端は接地されている。伝送線路ＴＬ３
２の一端は第２の端子Ｐ３２に接続され、他端は接地さ
れている。伝送線路ＴＬ３３の一端は第３の端子Ｐ３３
に接続され、他端は接地されている。
【００５５】第１の端子Ｐ３１に不平衡信号が入力され
ると、伝送線路ＴＬ３１と伝送線路ＴＬ３２との電磁結
合および伝送線路ＴＬ３１と伝送線路ＴＬ３３との電磁
結合により第２の端子Ｐ３２および第３の端子Ｐ３３か
ら１８０度位相が異なる平衡信号が出力される。また、
第２の端子Ｐ３２および第３の端子Ｐ３３に１８０度位
相が異なる平衡信号が入力されると、伝送線路ＴＬ３２
と伝送線路ＴＬ３１との電磁結合および伝送線路ＴＬ３
３と伝送線路ＴＬ３１との電磁結合により第１の端子Ｐ
３１から不平衡信号が出力される。
【００５６】このような積層構造のバラン回路は高周波
領域で良好な特性を有する。また、積層型のバラン回路
は基板内に容易に作製することができる。
【００５７】しかしながら、積層型のバラン回路では、
一般に狭い帯域の特性しか得られないという課題があ
る。また、積層型のバラン回路では、高い周波数では良
好な特性を示すが、１〜５ＧＨｚ程度の比較的低い周波
数では伝送線路間の電磁結合が弱いため、平衡−不平衡
変換における損失が大きくなる。
【００５８】そこで、以下の第１の例では、広帯域で利
用することができる積層型のバラン回路を提供する。ま
た、第２の例および第３の例では、広帯域で利用するこ
とができるとともに、平衡−不平衡変換の効率が向上さ
れた積層型のバラン回路を提供する。
【００５９】第１の例のバラン回路 図５は第１の例のバラン回路の等価回路図である。図６
は第１の例のバラン回路の斜視図である。図７（ａ）は
図６のバラン回路の第１の導体層の平面図、図７（ｂ）
は図６のバラン回路の第２の導体層の平面図である。
【００６０】図５に示すように、第１の例のバラン回路
は、互いに電磁的に結合する一組の伝送線路ＴＬ１，Ｔ
Ｌ３および互いに電磁的に結合する他の一組の伝送線路
ＴＬ２，ＴＬ４により構成される。伝送線路ＴＬ１の一
端は第１の端子Ｐ１に接続され、他端は接続点Ｎ１を介
して接地されている。伝送線路ＴＬ２の一端は接続点Ｎ
１に接続され、他端は接地されている。伝送線路ＴＬ３
の一端は第２の端子Ｐ２に接続され、他端は接地されて
いる。伝送線路ＴＬ４の一端は第２の端子Ｐ２に接続さ
れ、他端は第３の端子Ｐ３に接続されている。
【００６１】図６において、積層基板であるセラミック
等からなる誘電体基板（図示せず）内に金属等の導体薄
膜からなる第１の導体層１００および金属等の導体薄膜
からなる第２の導体層２００が互いに平行に形成されて
いる。
【００６２】図７（ａ）に示すように、第１の導体層１
００は、第１の端子Ｐ１、伝送線路ＴＬ１，ＴＬ２およ
び接地層Ｇ１を含む。伝送線路ＴＬ１，ＴＬ２は、それ
ぞれコの字状に形成され、互いに等しい電気長を有す
る。伝送線路ＴＬ１の一端は第１の端子Ｐ１に接続さ
れ、他端は接続点Ｎ１を介して接地層Ｇ１に接続されて
いる。伝送線路ＴＬ２の一端は接続点Ｎ２を介して接地
層Ｇ１に接続され、他端は接続点Ｎ１を介して接地層Ｇ
１に接続されている。伝送線路ＴＬ１，ＴＬ２の周囲を
取り囲むように接地層Ｇ１が略矩形状に形成されてい
る。接地層Ｇ１は接地される。接続点Ｎ２またはその近
傍にスルーホールＨが形成されている。
【００６３】図７（ｂ）に示すように、第２の導体層２
００は、第２の端子Ｐ２、第３の端子Ｐ３、伝送線路Ｔ
Ｌ３，ＴＬ４および接地層Ｇ２１，Ｇ２２を含む。伝送
線路ＴＬ３，ＴＬ４は、それぞれコの字状に形成され、
互いに等しい電気長を有する。伝送線路ＴＬ３の一端は
第２の端子Ｐ２に接続され、他端にはスルーホールＨが
設けられている。伝送線路ＴＬ４の一端は第２の端子Ｐ
２に接続され、他端は第３の端子Ｐ３に接続されてい
る。伝送線路ＴＬ３，ＴＬ４の外側をそれぞれ取り囲む
ようにコの字状の接地層Ｇ２１，Ｇ２２が形成されてい
る。接地層Ｇ２１，Ｇ２２は接地される。
【００６４】第１の導体層１００の伝送線路ＴＬ１およ
び第２の導体層２００の伝送線路ＴＬ３は、互いに対向
するように垂直方向において同じ位置に配置されてい
る。また、第１の導体層１００の伝送線路ＴＬ２および
第２の導体層２００の伝送線路ＴＬ４は、互いに対向す
るように垂直方向において同じ位置に配置されている。
また、第１の導体層１００の伝送線路ＴＬ２の端部と第
２の導体層２００の伝送線路ＴＬ３の端部とはスルーホ
ールＨを介して互いに電気的に接続されている。
【００６５】このバラン回路においては、第１の端子Ｐ
１に不平衡信号が入力されると、伝送線路ＴＬ１と伝送
線路ＴＬ３との電磁結合および伝送線路ＴＬ２と伝送線
路ＴＬ４との電磁結合により第２の端子Ｐ２および第３
の端子Ｐ３から１８０度位相が異なる平衡信号が出力さ
れる。また、第２の端子Ｐ２および第３の端子Ｐ３に１
８０度位相が異なる平衡信号が入力されると、伝送線路
ＴＬ３と伝送線路ＴＬ１との電磁結合および伝送線路Ｔ
Ｌ４と伝送線路ＴＬ２との電磁結合により第１の端子Ｐ
１から不平衡信号が出力される。
【００６６】この場合、第１の端子Ｐ１に入力される信
号が同位相分だけ反転された信号が第２の端子Ｐ２およ
び第３の端子Ｐ３から出力される。
【００６７】ここで、平衡−不平衡変換すべき周波数に
対応する波長をλとすると、伝送線路ＴＬ１，ＴＬ２，
ＴＬ３，ＴＬ４を波長λの４分の１の電気長に設定す
る。それにより、波長λ／４に対応する周波数での変換
効率が最大となる。本例では、伝送線路ＴＬ１，ＴＬ
２，ＴＬ３，ＴＬ４が等しい電気長λ／４に設定され
る。
【００６８】第１の例のバラン回路は、高周波領域で良
好な特性を有するとともに、広帯域で利用することがで
きる。また、第１の例のバラン回路は、誘電体基板内に
作製することができるので、組み立て実装を容易に行う
ことができる。また、伝送線路ＴＬ１，ＴＬ２，ＴＬ
３，ＴＬ４の長さにより、平衡−不平衡変換すべき周波
数を任意に設定することができる。
【００６９】なお、第１の例のバラン回路では、第１の
導体層１００の伝送線路ＴＬ１，ＴＬ２および第２の導
体層２００の伝送線路ＴＬ３，ＴＬ４が共通の軸を中心
とする略同心円状に形成されているが、第１の導体層１
００の伝送線路ＴＬ１と第２の導体層２００の伝送線路
ＴＬ３とが上下方向の位置関係を保ちかつ第１の導体層
１００の伝送線路ＴＬ２と導体層２００の伝送線路ＴＬ
４とが上下方向の位置関係を保つ限りにおいては、伝送
線路ＴＬ１〜ＴＬ４をミアンダ状その他の形状に形成し
てもよい。また、伝送線路ＴＬ１〜ＴＬ４を四角形、六
角形等の他の多角形状に形成してもよい。
【００７０】第２の例のバラン回路 図８は第２の例のバラン回路の等価回路図である。図９
は第２の例のバラン回路の断面図である。図１０は第２
の例のバラン回路の斜視図である。図１１（ａ）は図１
０のバラン回路の第１の導体層の平面図、図１１（ｂ）
は図１０のバラン回路の第２の導体層の平面図、図１１
（ｃ）は図１０のバラン回路の第３の導体層の平面図で
ある。
【００７１】図８に示すように、第２の例のバラン回路
は、伝送線路ＴＬ１１，ＴＬ１２，ＴＬ１３、キャパシ
タンＣ１およびインダクタＬ１により構成される。伝送
線路ＴＬ１２，ＴＬ１３は互いに等しい電気長を有す
る。伝送線路ＴＬ１１は伝送線路ＴＬ１２，ＴＬ１３の
２倍の電気長を有する。伝送線路ＴＬ１１は伝送線路Ｔ
Ｌ１２，ＴＬ１３に電磁的に結合している。
【００７２】伝送線路ＴＬ１１の一端は第１の端子Ｐ１
１に接続され、他端は接続点Ｎ１１を介して接地されて
いる。伝送線路ＴＬ１２の一端は第２の端子Ｐ１２に接
続され、他端は接続点Ｎ１２に接続されている。伝送線
路ＴＬ１３の一端は第３の端子Ｐ１３に接続され、他端
は接続点Ｎ１２に接続されている。
【００７３】キャパシタＣ１は後述する電極層ＥＬ１，
ＥＬ２により構成されている。インダクタＬ１は、後述
する伝送線路ＴＬ１４により構成されている。キャパシ
タＣ１の電極層ＥＬ１は接続点Ｎ１２に接続され、電極
層ＥＬ２は伝送線路ＴＬ１４を介して接地されている。
キャパシタＣ１およびインダクタＬ１によりＬＣ直列回
路が形成される。
【００７４】図９および図１０に示すように、積層基板
であるセラミック等からなる誘電体基板３００内に金属
等の導体薄膜からなる第１の導体層１１０、金属等の導
体薄膜からなる第２の導体層１２０および金属等の導体
薄膜からなる第３の導体層１３０が互いに平行に形成さ
れている。
【００７５】図１１（ａ）に示すように、第１の導体層
１１０は、第１の端子Ｐ１１、伝送線路ＴＬ１１および
接地層Ｇ１１を含む。伝送線路ＴＬ１１は略正方形状に
形成されている。伝送線路ＴＬ１１の一端は第１の端子
Ｐ１１に接続され、他端は接続点Ｎ１１を介して接地層
Ｇ１１に接続されている。接地層Ｇ１１は、伝送線路Ｔ
Ｌ１１の周囲を取り囲むように略正方形状に形成されて
いる。接地層Ｇ１１は接地される。
【００７６】図１１（ｂ）に示すように、第２の導体層
１２０は、第２の端子Ｐ１２、第３の端子Ｐ１３、伝送
線路ＴＬ１２，ＴＬ１３および電極層ＥＬ１を含む。伝
送線路ＴＬ１２，ＴＬ１３はそれぞれコの字状に形成さ
れ、互いに等しい電気長を有する。伝送線路ＴＬ１２の
一端は第２の端子Ｐ１２に接続され、伝送線路ＴＬ１３
の一端は第３の端子Ｐ１３に接続されている。伝送線路
ＴＬ１２の他端および伝送線路ＴＬ１３の他端は互いに
接続され、接続点Ｎ１２を介して電極層ＥＬ１に接続さ
れている。
【００７７】図１１（ｃ）に示すように、第３の導体層
１３０は、電極層ＥＬ２および伝送線路ＴＬ１４を含
む。伝送線路ＴＬ１４はミアンダ状に形成されている。
伝送線路ＴＬ１４の一端は電極層ＥＬ２に接続され、他
端は接地されている。伝送線路ＴＬ１４は、伝送線路Ｔ
Ｌ１１，ＴＬ１２，ＴＬ１３の特性インピーダンスより
も高い特性インピーダンスを有するように形成される。
なお、伝送線路ＴＬ１４をスパイラル状に形成してもよ
い。
【００７８】第２の導体層１２０の伝送線路ＴＬ１２は
第１の導体層１１０の伝送線路ＴＬ１１の約半分に対向
するように垂直方向において同じ位置に配置され、第２
の導体層１２０の伝送線路ＴＬ１３は第１の導体層１１
０の伝送線路ＴＬ１１の残りの半分に対向するように垂
直方向において同じ位置に配置されている。第２の導体
層１２０の電極層ＥＬ１、第３の導体層１３０の電極層
ＥＬ２およびそれらの間の誘電体が図８のキャパシタＣ
１を構成している。また、伝送線路ＴＬ１４が図８のイ
ンダクタＬ１を構成している。
【００７９】このバラン回路においては、第１の端子Ｐ
１１に不平衡信号が入力されると、伝送線路ＴＬ１１と
伝送線路ＴＬ１２との電磁結合および伝送線路ＴＬ１１
と伝送線路ＴＬ１３との電磁結合により第２の端子Ｐ１
２および第３の端子Ｐ１３から１８０度位相が異なる平
衡信号が出力される。また、第２の端子Ｐ１２および第
３の端子Ｐ１３に１８０度位相が異なる平衡信号が入力
されると、伝送線路ＴＬ１２と伝送線路ＴＬ１１との電
磁結合および伝送線路ＴＬ１３と伝送線路ＴＬ１１との
電磁結合により第１の端子Ｐ１１から不平衡信号が出力
される。
【００８０】この場合、キャパシタＣ１およびインダク
タＬ１からなるＬＣ直列回路の共振周波数を平衡−不平
衡変換すべき周波数に設定する。それにより、平衡−不
平衡変換すべき周波数での平衡−不平衡変換の効率を改
善することができる。
【００８１】ここで、第２の導体層１２０の電極層ＥＬ
１および第３の導体層１３０の電極層ＥＬ２により構成
されるキャパシタＣ１の容量成分の値をＣとし、伝送線
路ＴＬ１４により構成されるインダクタＬ１のインダク
タンス成分の値をＬとすると、平衡−不平衡変換される
信号の中心周波数Ｆは次式により表される。
【００８２】Ｆ＝１／｛２π√（ＬＣ）｝第２の例のバ
ラン回路は、高周波領域で良好な特性を有するととも
に、広帯域で利用することができる。また、第２の例の
バラン回路は、誘電体基板内に作製することができるの
で、組み立て実装を容易に行うことができる。また、伝
送線路ＴＬ１１，ＴＬ１２，ＴＬ１３，ＴＬ１４の長さ
により、平衡−不平衡変換すべき周波数を任意に設定す
ることができる。
【００８３】さらに、伝送線路ＴＬ１２，ＴＬ１３の接
続点Ｎ１２が平衡−不平衡変換すべき周波数で共振する
ＬＣ直列回路を介して接地されているので、平衡−不平
衡変換すべき周波数での変換効率が向上する。それによ
り、比較的低い周波数でも、平衡−不平衡変換の効率が
高くなる。
【００８４】なお、電極層ＥＬ１と電極層ＥＬ２とに挟
まれた空間に周辺の誘電体基板３００の誘電率よりも高
い誘電率を有する誘電体層１２５を設けることによりキ
ャパシタＣ１を小型化することが可能となる。
【００８５】また、第３の導体層１３０を第１の導体層
１１０と第２の導体層１２０との間に配置してもよく、
あるいは、第３の導体層１３０を第１の導体層１１０と
同一面に配置してもよい。
【００８６】第３の例のバラン回路 図１２は第３の例のバラン回路の等価回路図である。図
１３は第３の例のバラン回路の断面図である。
【００８７】図１２に示すように、第３の例のバラン回
路においては、伝送線路ＴＬ１１の他端が接続点Ｎ１
１、キャパシタＣ２およびインダクタＬ２を介して接地
されている。キャパシタＣ２は、電極層ＥＬ３，ＥＬ４
により構成されている。インダクタＬ２は、伝送線路Ｔ
Ｌ１５により構成されている。キャパシタＣ２およびイ
ンダクタＬ２は、キャパシタＣ１およびインダクタＬ１
と同様の構成を有する。図１２のバラン回路の他の部分
の構成は、図８のバラン回路の構成と同様である。
【００８８】図１３に示すように、誘電体基板３００内
に、第１の導体層１１０、第２の導体層１２０および第
３の導体層１３０に加えて第４の導体層１４０が形成さ
れている。第３の例のバラン回路の第１の導体層１１
０、第２の導体層１２０および第３の導体層１３０の構
成は第２のバラン回路の第１の導体層１１０、第２の導
体層１２０および第３の導体層１３０と同様である。第
４の導体層１４０は、図１２の電極層ＥＬ３，ＥＬ４お
よび伝送線路ＴＬ１５を含む。伝送線路ＴＬ１５は、伝
送線路ＴＬ１１，ＴＬ１２，ＴＬ１３の特性インピーダ
ンスよりも高い特性インピーダンスを有するように形成
される。第４の導体層１４０は、第２の導体層１２０と
同一面に配置してもよく、あるいは、第２の導体層１２
０と異なる面に配置してもよい。
【００８９】第３の例のバラン回路においては、第２の
例のバラン回路と同様の効果に加えて、より正確に平衡
−不平衡変換を行うことができるという効果が得られ
る。
【００９０】なお、電極層ＥＬ３と電極層ＥＬ４とに挟
まれた空間に周辺の誘電体基板３００の誘電率よりも高
い誘電率を有する誘電体層１３５を設けることによりキ
ャパシタＣ２を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるパッケージ評
価装置の平面図、断面図およびパッケージに実装した状
態を示す平面図である。
【図２】本発明の第２の実施の形態によるパッケージ評
価装置の平面図、断面図およびパッケージに実装した状
態を示す平面図である。
【図３】本発明の第３の実施の形態によるパッケージ評
価装置の平面図、断面図およびパッケージに実装した状
態を示す平面図である。
【図４】本発明の第４の実施の形態によるパッケージ評
価装置の平面図、断面図およびパッケージに実装した状
態を示す平面図である。
【図５】第１の例のバラン回路の等価回路図である。
【図６】第１の例のバラン回路の斜視図である。
【図７】図６のバラン回路の第１の導体層および第２の
導体層の平面図である。
【図８】第２の例のバラン回路の等価回路図である。
【図９】第２の例のバラン回路の断面図である。
【図１０】第２の例のバラン回路の斜視図である。
【図１１】図１０のバラン回路の第１の導体層、第２の
導体層および第３の導体層の平面図である。
【図１２】第３の例のバラン回路の等価回路図である。
【図１３】第３の例のバラン回路の断面図である。
【図１４】従来のバラン回路の等価回路図である。
【符号の説明】
１ パッケージ ２，３ リードピン ４ パッケージ本体 ５ ダイフレーム ６，７ 導体ワイヤ １０，２０，３０，４０ パッケージ評価装置 １１，２１，３１，４１，３００ 誘電体基板 １２，１３，２２，３２，３３，４２，４３ ボンディ
ングパッド １６，２６，３６，４６，４９，５０，Ｇ１，Ｇ１１，
Ｇ２１，Ｇ２２ 接地層 ２３，４４，４５ 導体層 ２４ スルーホール ３４ ライン導体層 ４７，４８ 電極 Ｐ１，Ｐ１１ 第１の端子 Ｐ２，Ｐ１２ 第２の端子 Ｐ３，Ｐ１３ 第３の端子 ＴＬ１，ＴＬ２，ＴＬ３，ＴＬ４，ＴＬ１１，ＴＬ１
２，ＴＬ１３，ＴＬ１４，ＴＬ１５ 伝送線路 Ｈ スルーホール ＥＬ１，ＥＬ２ 電極層 Ｃ１，Ｃ２ キャパシタ Ｌ１，Ｌ２ インダクタ Ｎ１，Ｎ１１，Ｎ１２ 接続点 １００，１１０ 第１の導体層 １２０，２００ 第２の導体層 １３０ 第３の導体層 １４０ 第４の導体層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AB00 AH05 2G028 AA01 AA02 AA04 BD00 CG00 2G036 AA28 BB22

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 デバイスが実装されるパッケージの特性
    を評価するパッケージ評価装置であって、 前記パッケージに実装されるデバイスと同等の大きさを
    有する誘電体基板上に前記デバイスのボンディングパッ
    ドに相当する導体薄膜を備えたことを特徴とするパッケ
    ージ評価装置。
  2. 【請求項２】 前記導体薄膜は、前記誘電体基板の表面
    に形成されたワイヤボンティング用の第１の導体層と、
    前記誘電体基板の表面に形成されたワイヤボンティング
    用の第２の導体層とを含むことを特徴とする請求項１記
    載のパッケージ評価装置。
  3. 【請求項３】 前記導体薄膜は、前記誘電体基板の表面
    に形成されたワイヤボンディング用の導体層を含み、 前記誘電体基板の裏面に接地用の導体層をさらに備え、 前記誘電体基板は、前記ワイヤボンディング用の導体層
    と前記接地用の導体層とを電気的に接続するための貫通
    孔を有することを特徴とする請求項１記載のパッケージ
    評価装置。
  4. 【請求項４】 前記導体薄膜は、前記誘電体基板の表面
    に形成されたワイヤボンディング用の第１の導体層と、
    前記誘電体基板の表面に形成されたワイヤボンディング
    用の第２の導体層と、前記第１の導体層と前記第２の導
    体層とを電気的に接続する線状の導体層とを含み、 前記誘電体基板の裏面に接地用の導体層をさらに備えた
    ことを特徴とする請求項１記載のパッケージ評価装置。
  5. 【請求項５】 前記導体薄膜は、前記誘電体基板の表面
    に形成されたワイヤボンティング用の第１の導体層と、
    前記誘電体基板の表面に形成されたワイヤボンティング
    用の第２の導体層と、前記誘電体基板の表面に交互に配
    置されかつ前記第１および第２の導体層にそれぞれ電気
    的に接続された線状の第３および第４の導体層とを含
    み、 前記誘電体基板の裏面に接地用の導体層をさらに備えた
    ことを特徴とする請求項１記載のパッケージ評価装置。
JP2002155422A 2002-05-29 2002-05-29 パッケージ評価装置 Pending JP2003344473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002155422A JP2003344473A (ja) 2002-05-29 2002-05-29 パッケージ評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155422A JP2003344473A (ja) 2002-05-29 2002-05-29 パッケージ評価装置

Publications (1)

Publication Number Publication Date
JP2003344473A true JP2003344473A (ja) 2003-12-03

Family

ID=29771952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155422A Pending JP2003344473A (ja) 2002-05-29 2002-05-29 パッケージ評価装置

Country Status (1)

Country Link
JP (1) JP2003344473A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3158345A1 (en) * 2014-06-20 2017-04-26 Xcerra Corporation Test socket assembly and related methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3158345A1 (en) * 2014-06-20 2017-04-26 Xcerra Corporation Test socket assembly and related methods
JP2017518505A (ja) * 2014-06-20 2017-07-06 エクセラ・コーポレーションＸｃｅｒｒａ Ｃｏｒｐ． テストソケットアセンブリおよび関連する方法
US11088051B2 (en) 2014-06-20 2021-08-10 Xcerra Corporation Test socket assembly and related methods
EP3158345B1 (en) * 2014-06-20 2023-11-15 Xcerra Corporation Test socket assembly and related methods

Similar Documents

Publication Publication Date Title
US6285273B1 (en) Laminated balun transformer
JP4500840B2 (ja) 積層型バラン及び混成集積回路モジュール並びに積層基板
US4063201A (en) Printed circuit with inductively coupled printed coil elements and a printed element forming a mutual inductance therewith
US6504444B1 (en) High frequency integrated circuit including an isolator and dielectric filter
JPH0637521A (ja) 共振器構造および高周波フィルタ
JP3663898B2 (ja) 高周波モジュール
JPS59143406A (ja) 混成マイクロ波サブシステム
JP2001308660A (ja) 高周波増幅器
JP2003344473A (ja) パッケージ評価装置
JPH03145803A (ja) 誘電体フィルタ
JPH09186504A (ja) デュプレックス誘電体フィルター
JP2001060809A (ja) 回路素子およびプリント配線板
US4622528A (en) Miniature microwave filter comprising resonators constituted by capacitor-coupled rejector circuits having tunable windows
JPH0451602A (ja) 誘電体フィルタ
JP4626041B2 (ja) チップ型コイル部品
JPH04242301A (ja) 誘電体フィルタ
Minnis Classes of sub-miniature microwave printed circuit filters with arbitrary passband and stopband widths
US6724276B2 (en) Non-reciprocal circuit device and communication apparatus
JPS63961B2 (ja)
US6930566B2 (en) Small nonreciprocal circuit element that can be easily wired
JPS62142395A (ja) 多機能回路基板
JP2809003B2 (ja) モールド型半導体装置
JP2529778Y2 (ja) マイクロ波集積回路
JPH0262064A (ja) セラミックパッケージ
JPH024496Y2 (ja)