JP2003332591A - Light receiving device - Google Patents
Light receiving deviceInfo
- Publication number
- JP2003332591A JP2003332591A JP2002141337A JP2002141337A JP2003332591A JP 2003332591 A JP2003332591 A JP 2003332591A JP 2002141337 A JP2002141337 A JP 2002141337A JP 2002141337 A JP2002141337 A JP 2002141337A JP 2003332591 A JP2003332591 A JP 2003332591A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- upper electrode
- receiving element
- receiving device
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は受光装置に係り、さ
らに詳しくは、光通信などに用いられる受光装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving device, and more particularly to a light receiving device used for optical communication and the like.
【０００２】[0002]
【従来の技術】従来、受光装置として、金属製のステム
の上に受光素子とプリアンプＩＣとチップコンデンサと
を配置したものがある。2. Description of the Related Art Conventionally, there is a light receiving device in which a light receiving element, a preamplifier IC, and a chip capacitor are arranged on a metal stem.
【０００３】図６は従来の受光装置の一例を示す斜視図
である。図６に示すように、従来の受光装置は円形状の
ステム１００を備えている。このステム１００には硬質
ガラスなどからなる３つの絶縁体１００ａ，１００ｂ，
１００ｃが設けられている。その絶縁体１００ａ，１０
０ｂ，１００ｃの中心部にはそれぞれ第１信号出力用ピ
ン１１４ａ、第２信号出力用ピン１１４ｂ及び電源（Ｖ
ｃｃ）用ピン１１４ｃが挿通して設けられており、これ
らのピン１１４ａ，１１４ｂ，１１４ｃはステム１００
に対して電気的に絶縁されている。またステム１００に
はグランド用ピン１１４ｄがステム１００と一体的とな
って繋がって設けられている。FIG. 6 is a perspective view showing an example of a conventional light receiving device. As shown in FIG. 6, the conventional light receiving device includes a circular stem 100. The stem 100 includes three insulators 100a, 100b made of hard glass,
100c is provided. The insulators 100a, 10
The first signal output pin 114a, the second signal output pin 114b, and the power source (V
cc) pin 114c is provided so as to pass through, and these pins 114a, 114b, 114c are used for the stem 100.
Electrically isolated from. Further, the stem 100 is provided with a ground pin 114d integrally with and connected to the stem 100.
【０００４】このように構成されたステム１００上の中
央部には絶縁膜を金属膜で挟んだ構造のサブマウント１
０８を介してフォトダイオードからなる受光素子１０２
がダイボンドされている。受光素子１０２がサブマウン
ト１０８上にダイボンドされる理由は、受光素子１０２
の裏面（例えばカソード）にはバイアス電圧を印加する
必要があることから受光素子１０２の裏面とステム１０
０（グランド電位）とを絶縁する必要があるためであ
る。A submount 1 having a structure in which an insulating film is sandwiched between metal films is formed in the central portion on the stem 100 thus constructed.
A light receiving element 102 formed of a photodiode via 08
Is die-bonded. The reason why the light receiving element 102 is die-bonded onto the submount 108 is that the light receiving element 102 is
Since it is necessary to apply a bias voltage to the back surface (eg, cathode) of the light receiving element 102 and the stem 10.
This is because it is necessary to insulate 0 (ground potential).
【０００５】また、受光装置の性能を向上させるため、
電源ノイズをフィルタリングするコンデンサが受光素子
とグランドの間に挿入される場合が多い。このため、ス
テム１００上にはチップコンデンサ１０６がダイボンド
されている。さらに、ステム１００上には、受光素子１
０２の電気信号を増幅するプリアンプＩＣ１０４がダイ
ボンドされている。In order to improve the performance of the light receiving device,
A capacitor for filtering power supply noise is often inserted between the light receiving element and the ground. Therefore, the chip capacitor 106 is die-bonded on the stem 100. Further, on the stem 100, the light receiving element 1
A preamplifier IC 104 that amplifies the electrical signal 02 is die-bonded.
【０００６】プリアンプＩＣ１０４は、その電源用端子
がワイヤ１１６ａを介して電源（Ｖｃｃ）用ピン１１４
ｃに接続され、また、その２つの信号出力用端子がそれ
ぞれワイヤ１１６ｂ，１１６ｃを介して第１信号出力用
ピン１１４ａ及び第２信号出力用ピン１１４ｂに接続さ
れている。また、プリアンプＩＣ１０４は、その第１〜
第３接地端子がそれぞれワイヤ１１６ｄ，１１６ｅ，１
１６ｆを介してステム１００に接続されてグランド用ピ
ン１１４ｄに電気的に接続されている。The power supply terminal of the preamplifier IC 104 is a power supply (Vcc) pin 114 via a wire 116a.
Further, the two signal output terminals are connected to the first signal output pin 114a and the second signal output pin 114b via wires 116b and 116c, respectively. In addition, the preamplifier IC 104 is
The third ground terminals are wires 116d, 116e, 1 respectively.
It is connected to the stem 100 via 16f and electrically connected to the ground pin 114d.
【０００７】また、プリアンプＩＣ１０４の電圧出力用
端子は、ワイヤ１１６ｇを介してサブマウント１０８の
上面（金属膜）に接続されていて、受光素子１０２の裏
面（例えばカソード）に電気的に接続されている。The voltage output terminal of the preamplifier IC 104 is connected to the upper surface (metal film) of the submount 108 via a wire 116g and electrically connected to the back surface (eg, cathode) of the light receiving element 102. There is.
【０００８】さらにサブマウント１０８の上面（金属
膜）はワイヤ１１６ｈ介してチップコンデンサ１０６の
上部電極に接続されている。そして、チップコンデンサ
１０６の下部電極はステム１００に接続されていてグラ
ンド用ピン１１４ｄに電気的に接続されている。Further, the upper surface (metal film) of the submount 108 is connected to the upper electrode of the chip capacitor 106 via a wire 116h. The lower electrode of the chip capacitor 106 is connected to the stem 100 and electrically connected to the ground pin 114d.
【０００９】一方、受光素子１０２は、その露出面（例
えばアノード）側の電極がワイヤ１１６ｉを介してプリ
アンプＩＣ１０４の信号入力用端子に接続されている。On the other hand, in the light receiving element 102, the electrode on the exposed surface (for example, anode) side is connected to the signal input terminal of the preamplifier IC 104 via the wire 116i.
【００１０】また、受光素子１０２の裏面（例えばカソ
ード）は、サブマウント１０８の上面（金属膜）及びワ
イヤ１１６ｇを介してプリアンプ素子１０４の電圧出力
用端子に接続されていると共に、サブマウント１０８の
上面（金属膜）、ワイヤ１１６ｈ及びチップコンデンサ
１０６及びステム１００を介してグランド用ピン１１４
ｄに電気的に接続されている。The back surface (for example, cathode) of the light receiving element 102 is connected to the voltage output terminal of the preamplifier element 104 via the upper surface (metal film) of the submount 108 and the wire 116g, and at the same time, the submount 108 of the submount 108 is connected. The ground pin 114 through the upper surface (metal film), the wire 116h, the chip capacitor 106, and the stem 100.
It is electrically connected to d.
【００１１】そして、ステム１００の周縁部には金属製
の凹型のキャップ１１０が溶着されていると共に、キャ
ップ１１０の天井壁にはガラス板で覆われた光透過窓１
１２が設けられている。このようにしてキャップ１１０
の凹部内に受光素子１０２、プリアンプＩＣ１０４及び
チップコンデンサ１０６が気密封止された状態で収容さ
れている。A metallic concave cap 110 is welded to the peripheral portion of the stem 100, and the ceiling wall of the cap 110 is covered with a glass plate for a light transmitting window 1.
12 are provided. In this way the cap 110
The light receiving element 102, the preamplifier IC 104, and the chip capacitor 106 are housed in the concave portion in a hermetically sealed state.
【００１２】従来の受光装置は、このような構成になっ
ており、受光素子１０２のカソード（裏面側）にはプリ
アンプＩＣ１０４の電圧出力用端子からサブマウント１
０８の上面（金属膜）を介してバイアス電圧が印加され
る。このときサブマウント１０８の上面（金属膜）はチ
ップコンデンサ１０６に接続されているため、バイアス
電圧はノイズが除かれて安定した状態で受光素子１１２
に供給される。The conventional light-receiving device has such a structure, and the cathode (back surface side) of the light-receiving element 102 is connected to the submount 1 from the voltage output terminal of the preamplifier IC 104.
A bias voltage is applied through the upper surface (metal film) of 08. At this time, since the upper surface (metal film) of the submount 108 is connected to the chip capacitor 106, noise is removed from the bias voltage and the light receiving element 112 is stable.
Is supplied to.
【００１３】受光素子１０２はバイアス電圧が印加され
た状態で、半導体レーザ装置などから放出された光信号
を受信してこれを電気信号に変換してプリアンプＩＣ１
０４に供給する。そして、プリアンプＩＣ１０４はこの
電気信号を増幅して第１信号出力用ピン１１４ａ又は第
２信号出力用ピン１１４ｂに出力する。The light receiving element 102 receives an optical signal emitted from a semiconductor laser device or the like while a bias voltage is applied, converts the optical signal into an electric signal, and preamplifier IC1.
Supply to 04. Then, the preamplifier IC 104 amplifies this electric signal and outputs it to the first signal output pin 114a or the second signal output pin 114b.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上記し
た従来の受光装置では、受光素子１０２、プリアンプ１
０４及びチップコンデンサ１０６が、ステム１００上に
平面的に配置されることから広い実装面積を必要とする
ため、受光装置を小型化することが困難である。また、
実装される部品点数が多いため、製造工程が複雑にな
り、製造コストの上昇を招くといった問題がある。However, in the above-described conventional light receiving device, the light receiving element 102 and the preamplifier 1 are used.
Since 04 and the chip capacitor 106 are arranged in a plane on the stem 100, a large mounting area is required, and it is difficult to downsize the light receiving device. Also,
Since the number of components to be mounted is large, there is a problem that the manufacturing process becomes complicated and the manufacturing cost rises.
【００１５】また、チップコンデンサ１０６は、受光素
子１０２又はプリアンプ素子１０４から比較的離れた領
域に実装されることから、回路構成における電気経路が
長くなって電源のインピーダンスが実効的に上がってし
まうため、受光装置の受光性能が劣化する恐れがある。Further, since the chip capacitor 106 is mounted in a region relatively distant from the light receiving element 102 or the preamplifier element 104, the electric path in the circuit configuration becomes long and the impedance of the power source effectively rises. , The light receiving performance of the light receiving device may be deteriorated.
【００１６】本発明は以上の問題点を鑑みて創作された
ものであり、製造が簡易であると共に、小型化すること
ができ、かつ高性能な受光装置を提供することを目的と
する。The present invention was created in view of the above problems, and it is an object of the present invention to provide a high-performance light receiving device which can be manufactured easily and can be miniaturized.
【００１７】[0017]
【課題を解決するための手段】上記課題を解決するた
め、本発明は受光装置に係り、金属基板と、下部電極と
誘電体膜と上部電極とにより構成され、前記金属板の上
に前記下部電極が該金属基板と電気的に接続された状態
で固着された平行平板型コンデンサと、前記平行平板型
コンデンサの上に前記上部電極と電気的に接続された状
態で固着され、光信号を電気信号に変換する受光素子と
を有し、前記上部電極を介して前記受光素子に所定電圧
が供給されると共に、前記下部電極はグランド電位であ
ることを特徴とする。In order to solve the above problems, the present invention relates to a light receiving device, which comprises a metal substrate, a lower electrode, a dielectric film and an upper electrode, and the lower part is placed on the metal plate. A parallel plate type capacitor having electrodes fixed to the metal substrate in an electrically connected state, and a parallel plate type capacitor fixed to the parallel plate type capacitor electrically connected to the upper electrode to generate an optical signal. A light receiving element for converting into a signal, a predetermined voltage is supplied to the light receiving element via the upper electrode, and the lower electrode has a ground potential.
【００１８】本発明は、受光装置の部品点数を削減して
小型化するために、従来技術に係る受光素子と金属基板
（ステム）とを絶縁するサブマウントを省略し、その代
わりに平行平板型コンデンサでその機能を兼ねるように
したものである。In the present invention, in order to reduce the number of parts of the light receiving device and reduce the size thereof, a submount for insulating the light receiving element and the metal substrate (stem) according to the prior art is omitted, and a parallel plate type is used instead. It is a capacitor that doubles as its function.
【００１９】本発明では、誘電体膜を上部電極及び下部
電極で挟んだ構造を有する平行平板型コンデンサが、グ
ランド電位となる金属基板の上に電気的に接続された状
態で固着されている。また、この平行平板型コンデンサ
の上部電極の上に受光素子（例えばフォトダイード）が
電気的に接続された状態で固着されている。In the present invention, a parallel plate type capacitor having a structure in which a dielectric film is sandwiched between an upper electrode and a lower electrode is fixed on a metal substrate having a ground potential in an electrically connected state. Further, a light receiving element (eg, photodiode) is fixed on the upper electrode of the parallel plate type capacitor in a state of being electrically connected.
【００２０】このように、平行平板型コンデンサ上に受
光素子を３次元的に実装することで、平行平板型コンデ
ンサの上部電極を介して受光素子に直流のバイアス電圧
を印加する際に、直流電流がグランド側に流れないよう
に平行平板型コンデンサにより直流電流を絶縁すること
ができる。このとき同時に、バイアス電圧を供給するラ
インは、平行平板型コンデンサに接続されているため、
平行平板型コンデンサを受光素子のバイアス電圧を安定
させるフィルタリング用コンデンサとして機能させるこ
とができる。As described above, the light receiving element is three-dimensionally mounted on the parallel plate type capacitor, so that a DC current is applied when a DC bias voltage is applied to the light receiving element via the upper electrode of the parallel plate type capacitor. DC current can be insulated by a parallel plate type capacitor so that the current does not flow to the ground side. At the same time, the line that supplies the bias voltage is connected to the parallel plate capacitor,
The parallel plate type capacitor can function as a filtering capacitor that stabilizes the bias voltage of the light receiving element.
【００２１】このように、本発明は、平行平板型コンデ
ンサが受光素子の電源に係るフィルタリング用コンデン
サとしての機能と直流電流を絶縁する機能とを兼務でき
ることに着目して工夫されたものである。これにより、
従来のサブマウントの代わりに平行平板型コンデンサが
配置され、その上に受光素子が３次元的に配置されるこ
とから、実装面積を小さくすることができるので、受光
装置を小型化することができる。As described above, the present invention has been devised by paying attention to the fact that the parallel plate type capacitor can have both the function as a filtering capacitor related to the power supply of the light receiving element and the function of insulating DC current. This allows
Since a parallel plate type capacitor is arranged in place of the conventional submount and the light receiving element is three-dimensionally arranged thereon, the mounting area can be reduced and the light receiving device can be downsized. .
【００２２】また、サブマウントを省略して平行平板型
コンデンサ上に受光素子を直接固着するようにしたの
で、実装する部品点数を削減できると共に、ワイヤボン
ディングに係る工程数も削減することができるようにな
る。従って、受光装置の製造工程が簡易になり、これに
より製造コストを低減させることができる。Further, since the submount is omitted and the light receiving element is directly fixed on the parallel plate type capacitor, the number of parts to be mounted can be reduced and the number of steps for wire bonding can be reduced. become. Therefore, the manufacturing process of the light receiving device is simplified, and thereby the manufacturing cost can be reduced.
【００２３】上記した受光装置において、一つの好適な
態様では、前記金属基板の上に固着され、前記電気信号
を増幅する半導体素子をさらに有するようにしてもよ
い。また、平行平板型コンデンサの上部電極を介して受
光素子に供給される電圧は、上記半導体素子から供給さ
れるようにしてもよいし、また金属基板と絶縁された状
態で金属基板に設けられた電源用ピンから供給されるよ
うにしてもよい。また、電源用ピンが平行平板型コンデ
ンサの上部電極に電気的に接続され、かつ上部電極が半
導体素子の電源端子に接続されていて、平行平板型コン
デンサが受光素子及び半導体素子の両方の電源に係るフ
ィルタリング用コンデンサとして機能するようにしても
よい。In a preferred aspect, the above-described light receiving device may further include a semiconductor element fixed on the metal substrate and amplifying the electric signal. Further, the voltage supplied to the light receiving element via the upper electrode of the parallel plate type capacitor may be supplied from the semiconductor element, or may be provided on the metal substrate while being insulated from the metal substrate. It may be supplied from a power supply pin. Further, the power supply pin is electrically connected to the upper electrode of the parallel plate type capacitor, and the upper electrode is connected to the power supply terminal of the semiconductor element, and the parallel plate type capacitor is used as the power source for both the light receiving element and the semiconductor element. You may make it function as such a filtering capacitor.
【００２４】また、本発明では、平行平板型コンデンサ
上に受光素子が配置されるようにしたことから平行平板
型コンデンサを半導体素子の接地端子の極近傍に配置す
ることができる。このため、特にグランド側の電気経路
が短くなって電源のインピーダンスを下げることができ
るので、受光装置の受光性能を向上させることができ
る。Further, in the present invention, since the light receiving element is arranged on the parallel plate type capacitor, the parallel plate type capacitor can be arranged very close to the ground terminal of the semiconductor element. For this reason, the electric path on the ground side is particularly shortened and the impedance of the power source can be lowered, so that the light receiving performance of the light receiving device can be improved.
【００２５】[0025]
【発明の実施の形態】本発明の実施の形態について、図
を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.
【００２６】図１は本発明の第１実施形態の受光装置を
示す部分断面斜視図、図２は第１実施形態の受光装置に
係るステム上の様子を示す平面図、図３は図１のＩ−Ｉ
に沿った部分断面図であって、チップコンデンサと受光
素子の実装構造を示すもの、図４は本発明の第１実施形
態の受光装置に係る回路構成の一例を示す模式図であ
る。FIG. 1 is a partial cross-sectional perspective view showing a light receiving device according to a first embodiment of the present invention, FIG. 2 is a plan view showing a state on a stem of the light receiving device according to the first embodiment, and FIG. II
FIG. 4 is a partial cross-sectional view showing the mounting structure of the chip capacitor and the light receiving element, and FIG. 4 is a schematic view showing an example of the circuit configuration of the light receiving device of the first embodiment of the present invention.
【００２７】図１及び図２に示すように、本発明の実施
形態の受光装置１は、金属製の円形状のステム１０（金
属基板）を備えており、このステム１０には、硬質ガラ
スなどからなる３つの絶縁体１０ａ，１０ｂ，１０ｃが
設けられている。その絶縁体１０ａ，１０ｂ，１０ｃの
中心部にはそれぞれ第１信号出力（ＯＵＴ-）用ピン２
４ａ、第２信号出力用（ＯＵＴ+）ピン２４ｂ及び電源
（Ｖｃｃ）用ピン２４ｃが挿通して設けられており、こ
れらのピン２４ａ，２４ｂ，２４ｃはステム１０に対し
て電気的に絶縁された状態になっている。また、ステム
１０にはグランド用ピン２４ｄがステム１０と一体的と
なって繋がって設けられている。As shown in FIGS. 1 and 2, a light receiving device 1 according to an embodiment of the present invention includes a metal circular stem 10 (metal substrate), and the stem 10 includes hard glass or the like. Is provided with three insulators 10a, 10b, 10c. As the insulator 10a, 10b, 10c heart respective first signal output to the (OUT -) pin 2
4a, a second signal output (OUT + ) pin 24b, and a power supply (Vcc) pin 24c are inserted and provided, and these pins 24a, 24b, and 24c are electrically insulated from the stem 10. It is in a state. Further, the stem 10 is provided with a ground pin 24d integrally with and connected to the stem 10.
【００２８】ステム１０は、例えば、銅（Ｃｕ）、銅
（Ｃｕ）−タングステン（Ｗ）合金、銅（Ｃｕ）−モリ
ブデン（Ｍｏ）合金、銅（Ｃｕ）−タングステン（Ｗ）
−モリブデン（Ｍｏ）合金などの高熱伝導性材料により
構成されている。The stem 10 is, for example, copper (Cu), copper (Cu) -tungsten (W) alloy, copper (Cu) -molybdenum (Mo) alloy, copper (Cu) -tungsten (W).
-It is composed of a high thermal conductivity material such as molybdenum (Mo) alloy.
【００２９】このようなステム１０上の中心部にはチッ
プコンデンサ１６が固着され、このチップコンデンサ１
６の上にはフォトダイオードからなる受光素子１２が固
着されている。またステム１０上のチップコンデンサ１
６の近傍には、プリアンプＩＣ１４（半導体素子）が固
着されている。このプリアンプＩＣ１４は、受光素子１
２からの信号を増幅する機能や受光素子１２にバイアス
電圧を供給する機能などを備えたものである。A chip capacitor 16 is fixed to the center of the stem 10 as described above.
A light-receiving element 12 made of a photodiode is fixed on top of 6. Also, the chip capacitor 1 on the stem 10
In the vicinity of 6, a preamplifier IC 14 (semiconductor element) is fixed. The preamplifier IC 14 is a light receiving element 1
It has a function of amplifying the signal from the optical fiber 2 and a function of supplying a bias voltage to the light receiving element 12.
【００３０】ここで、チップコンデンサ１６及び受光素
子１２の実装構造をさらに詳しく説明する。図３に示す
ように、チップコンデンサ１６は、平行平板型コンデン
サであって、下から順に、金（Ａｕ）や白金（Ｐｔ）な
どの金属膜からなる下部電極１６ａ、セラミックなどか
らなる誘電体膜１６ｂ及び下部電極１６ａと同一材料か
らなる上部電極１６ｃにより構成されている。ステム１
０上には、このチップコンデンサ１６が金属ロウ材など
の接合材層１３ａを介してステム１０に電気的に接続さ
れた状態でダイボンドされている。Here, the mounting structure of the chip capacitor 16 and the light receiving element 12 will be described in more detail. As shown in FIG. 3, the chip capacitor 16 is a parallel plate type capacitor, and includes, in order from the bottom, a lower electrode 16a made of a metal film such as gold (Au) or platinum (Pt), and a dielectric film made of ceramic or the like. 16b and an upper electrode 16c made of the same material as the lower electrode 16a. Stem 1
The chip capacitor 16 is die-bonded on the surface of the semiconductor chip 10 while being electrically connected to the stem 10 through a bonding material layer 13a such as a metal brazing material.
【００３１】また、チップコンデンサ１６上には、フォ
トダイオードからなる受光素子１２が、例えばカソード
電極（裏面側）がチップコンデンサ１６側になるように
して金属ロウ材などの接合材層１３ｂを介して上部電極
１６ｃに電気的に接続された状態でダイボンドされてい
る。本実施形態では、受光素子１２として光通信に用い
られるＡＰＤ（アバランシェ・フォトダイオード）を例
示している。Further, on the chip capacitor 16, the light receiving element 12 formed of a photodiode is provided with a bonding material layer 13b such as a metal brazing material so that the cathode electrode (back surface side) is on the chip capacitor 16 side. It is die-bonded while being electrically connected to the upper electrode 16c. In this embodiment, an APD (avalanche photodiode) used for optical communication is illustrated as the light receiving element 12.
【００３２】受光素子１２としてのＡＰＤは、図３に示
すように、裏面側のカソード電極１２ｙの上に、下から
順に、ｎ型+層１２ａ、Ｉ層（高比抵抗層）１２ｂ、ｐ
型層１２ｃが形成されており、ｐ型層１２ｃの周縁部に
は導電型不純物が深く拡散されたガードリング層１２ｄ
が形成されている。ｐ型層１２ｃ上には開口部を有する
透明なキャップ絶縁膜１２ｅが形成されていて、この開
口部を介してｐ型層１２ｃにアノード電極１２ｘが接続
されている。受光素子１２はこのようにして構成されて
おり、キャップ絶縁膜１２ｅを通して光信号を受信して
これを電気信号に変換することができる。As shown in FIG. 3, the APD as the light receiving element 12 has an n-type + layer 12a, an I layer (high specific resistance layer) 12b, and a p on the cathode electrode 12y on the back surface in this order from the bottom.
The p-type layer 12c is formed, and the guard ring layer 12d in which conductive impurities are deeply diffused is formed in the peripheral portion of the p-type layer 12c.
Are formed. A transparent cap insulating film 12e having an opening is formed on the p-type layer 12c, and the anode electrode 12x is connected to the p-type layer 12c through the opening. The light receiving element 12 is configured in this way, and can receive an optical signal through the cap insulating film 12e and convert it into an electric signal.
【００３３】ＡＰＤを構成する材料としては、シリコン
（Ｓｉ）、インジウム・ガリウム・ヒ素・リン（ＩｎＧ
ａＡｓＰ）又はゲルマニウム（Ｇｅ）などを使用するこ
とができる。チップコンデンサ１６の容量は、受光素子
１２として上記したＡＰＤを使用する場合、例えば１０
０ｐＦ程度のものを使用することができる。受光装置１
の回路構成や受光素子１２の種類に応じしてチップコン
デンサ１６の容量は適宜調整されることはもちろんであ
る。As materials constituting the APD, silicon (Si), indium gallium arsenide phosphorus (InG) are used.
For example, aAsP) or germanium (Ge) can be used. The capacitance of the chip capacitor 16 is, for example, 10 when the above APD is used as the light receiving element 12.
It is possible to use a material of about 0 pF. Light receiving device 1
It goes without saying that the capacitance of the chip capacitor 16 is appropriately adjusted according to the circuit configuration and the type of the light receiving element 12.
【００３４】このようにしてステム１０上に配置された
チップコンデンサ１６、受光素子１２及びプリアンプＩ
Ｃ１４は次のようにしてワイヤで結線されている。図２
及び図３に示すように、受光素子１２のカソード電極１
２ｙ（裏面側）に接続されたチップコンデンサ１６の上
部電極１６ｃは、ワイヤ１８ａを介してプリアンプＩＣ
１４の電圧出力用端子１４ａに接続されている。すなわ
ち、受光素子１２のカソード電極１２ｙとプリアンプＩ
Ｃ１４の電圧出力端子１４ａとは、チップコンデンサ１
６の上部電極１６ｃ及びワイヤ１８ａを介して電気的に
接続されている。In this way, the chip capacitor 16, the light receiving element 12, and the preamplifier I arranged on the stem 10 are arranged.
C14 is connected by a wire as follows. Figure 2
And as shown in FIG. 3, the cathode electrode 1 of the light receiving element 12
The upper electrode 16c of the chip capacitor 16 connected to 2y (back side) is connected to the preamplifier IC via the wire 18a.
14 is connected to the voltage output terminal 14a. That is, the cathode electrode 12y of the light receiving element 12 and the preamplifier I
The voltage output terminal 14a of C14 is the chip capacitor 1
6 are electrically connected via the upper electrode 16c and the wire 18a.
【００３５】また、受光素子１２のアノード電極１２ｘ
（露出面側）はワイヤ１８ｂを介してプリアンプＩＣ１
４の信号入力用端子１４ｂに接続されている。In addition, the anode electrode 12x of the light receiving element 12
The (exposed surface side) is the preamplifier IC1 via the wire 18b.
4 is connected to the signal input terminal 14b.
【００３６】一方、プリアンプＩＣ１４の電源用端子１
４ｃはワイヤ１８ｃを介して電源（ｖｃｃ）用ピン２４
ｃに接続されている。またプリアンプＩＣ１４の第１信
号出力端子１４ｄ及び第２信号出力端子１４ｅは、ワイ
ヤ１８ｄ，１８ｅを介してそれぞれ第１信号出力（ＯＵ
Ｔ-）用ピン２４ａ及び第２信号出力（ＯＵＴ+）用ピン
２４ｂに接続されている。またプリアンプＩＣ１４の入
力リファレンス用端子１４ｆは、ワイヤ１８ｅを介して
ステム１０の上面に接続されていてグランド用ピン２４
ｄに電気的に接続されている。またプリアンプＩＣ１４
の第１、第２グランド用端子１４ｇ，１４ｈは、それぞ
れワイヤ１８ｆ，１８ｇを介してステム１０の上面に接
続されていてグランド用ピン２４ｄに電気的に接続され
ている。On the other hand, the power supply terminal 1 of the preamplifier IC 14
4c is a power source (vcc) pin 24 via a wire 18c
connected to c. Further, the first signal output terminal 14d and the second signal output terminal 14e of the preamplifier IC 14 are respectively connected to the first signal output (OU) via the wires 18d and 18e.
It is connected to the T − ) pin 24a and the second signal output (OUT + ) pin 24b. The input reference terminal 14f of the preamplifier IC 14 is connected to the upper surface of the stem 10 via the wire 18e, and the ground pin 24
It is electrically connected to d. In addition, preamplifier IC14
The first and second ground terminals 14g and 14h are connected to the upper surface of the stem 10 via wires 18f and 18g, respectively, and are electrically connected to the ground pin 24d.
【００３７】そして、図１に示すように、ステム１０の
周縁部には金属製の凹型のキャップ２０が溶着されてい
ると共に、キャップ２０の天井壁にはガラス板で覆われ
た光透過窓２２が設けられている。このようにしてキャ
ップ２０の凹部内に受光素子１２、プリアンプＩＣ１４
及びチップコンデンサ１６が気密封止された状態で収容
されている。As shown in FIG. 1, a metallic concave cap 20 is welded to the peripheral edge of the stem 10, and the ceiling wall of the cap 20 is covered with a light transmission window 22 covered with a glass plate. Is provided. In this way, the light receiving element 12 and the preamplifier IC 14 are provided in the recess of the cap 20.
The chip capacitor 16 is housed in a hermetically sealed state.
【００３８】本実施形態の受光装置１は以上のように構
成されており、次のように作用する。すなわち、図４に
示すように、プリアンプＩＣ１４はプリアンプ２７と電
圧調整機能を有するバイアス発生器２５とを備えてい
て、このバイアス発生器２５に電源（Ｖｃｃ）用ピン２
４ｃからワイヤ１８ｃを介して電源電圧が供給される。
そして、バイアス発生器２５からワイヤ１８ａ及びチッ
プコンデンサ１６の上部電極１６ｃを介して受光素子１
２のカソード電極１２ｙにそのｐｎ接合に対して逆バイ
アスとなる所定の直流のバイアス電圧Ｖ１が供給され
る。The light receiving device 1 of this embodiment is configured as described above, and operates as follows. That is, as shown in FIG. 4, the preamplifier IC 14 includes a preamplifier 27 and a bias generator 25 having a voltage adjusting function, and the bias generator 25 has a power supply (Vcc) pin 2
The power supply voltage is supplied from 4c through the wire 18c.
Then, the light receiving element 1 from the bias generator 25 through the wire 18 a and the upper electrode 16 c of the chip capacitor 16.
The second cathode electrode 12y is supplied with a predetermined DC bias voltage V1 that is reverse biased with respect to the pn junction.
【００３９】このとき、バイアス電圧Ｖ１の供給ライン
であるワイヤ１８ａはチップコンデンサ１６に接続され
ているため、直流のバイアス電圧Ｖ１は、ノイズが除か
れた状態で受光素子１２のカソード電極１２ｙに安定し
て供給される。しかも、チップコンデンサ１６は直流電
流を絶縁するため、バイアス電圧Ｖ１による直流電流が
ステム１０を介してグランド用ピン２４ｄ側に流れるこ
とはない。At this time, since the wire 18a which is the supply line of the bias voltage V1 is connected to the chip capacitor 16, the DC bias voltage V1 is stabilized on the cathode electrode 12y of the light receiving element 12 in a state where noise is removed. And then supplied. Moreover, since the chip capacitor 16 insulates the DC current, the DC current due to the bias voltage V1 does not flow to the ground pin 24d side via the stem 10.
【００４０】このようにしてバイアス電圧Ｖ１が印加さ
れた状態で光信号を受信した受光素子１２はその光信号
を電気信号に変換して出力電流Ｉ２を出力し、その出力
電流Ｉ２はワイヤ１８ｂを介してプリアンプＩＣ１４の
プリアンプ２７に供給される。このプリアンプ２７は受
光素子１２からの出力電流Ｉ２を電圧に変換、増幅して
出力電圧Ｖ３を出力する。そして、出力電圧Ｖ３がワイ
ヤ１８ｄ又はワイヤ１８ｅを介して第１信号出力用（Ｏ
ＵＴ-）ピン２４ａ又は第２信号出力用（ＯＵＴ+）ピン
２４ｂに出力される。In this way, the light receiving element 12 which receives the optical signal in the state where the bias voltage V1 is applied converts the optical signal into an electric signal and outputs the output current I2. The output current I2 is transmitted through the wire 18b. It is supplied to the preamplifier 27 of the preamplifier IC 14 via. The preamplifier 27 converts the output current I2 from the light receiving element 12 into a voltage, amplifies it, and outputs an output voltage V3. Then, the output voltage V3 is output via the wire 18d or the wire 18e for the first signal output (O
It is output to the UT − ) pin 24a or the second signal output (OUT + ) pin 24b.
【００４１】以上のように、本実施形態の受光装置１で
は、グランド電位となるステム１０上にチップコンデン
サ１６がダイボンドされ、その上に受光素子１２がダイ
ボンドされている。そして受光素子１２にはチップコン
デンサ１６の上部電極１６ｃを介してバイアス電圧Ｖ１
が印加される。As described above, in the light receiving device 1 of the present embodiment, the chip capacitor 16 is die-bonded on the stem 10 having the ground potential, and the light-receiving element 12 is die-bonded thereon. A bias voltage V1 is applied to the light receiving element 12 via the upper electrode 16c of the chip capacitor 16.
Is applied.
【００４２】本願発明者は、コンデンサが直流電流を絶
縁する特性を有することに着目し、チップコンデンサ１
６が受光素子１２とグランド用ピン２４ｄに繋がるステ
ム１０との間に設けられることから、従来技術で用いら
れるサブマウントの機能をチップコンデンサ１６で兼用
することができることを見出した。The inventor of the present application paid attention to the fact that the capacitor has the characteristic of insulating a direct current, and the chip capacitor 1
Since 6 is provided between the light receiving element 12 and the stem 10 connected to the ground pin 24d, it has been found that the chip capacitor 16 can also function as the submount used in the conventional technique.
【００４３】つまり、チップコンデンサ１６上に受光素
子１２を実装することで、チップコンデンサ１６の上部
電極１６ｃを介して受光素子１２のカソード電極１２ｙ
に直流のバイアス電圧Ｖ１を印加する際に、直流電流が
グランド側に流れないようにチップコンデンサ１６によ
って直流電流を絶縁することができる。このとき同時
に、バイアス電圧Ｖ１を供給するラインは、下部電極１
６ａがグランド電位となるチップコンデンサ１６に接続
されているため、チップコンデンサ１６を受光素子１２
のバイアス電圧Ｖ１のフィルタリング用コンデンサとし
て機能させることができる。That is, by mounting the light receiving element 12 on the chip capacitor 16, the cathode electrode 12y of the light receiving element 12 is inserted through the upper electrode 16c of the chip capacitor 16.
When the DC bias voltage V1 is applied to, the DC current can be insulated by the chip capacitor 16 so that the DC current does not flow to the ground side. At the same time, the line that supplies the bias voltage V1 is
Since 6a is connected to the chip capacitor 16 having the ground potential, the chip capacitor 16 is connected to the light receiving element 12
Can function as a filtering capacitor for the bias voltage V1.
【００４４】このように、本実施形態の受光装置１で
は、従来のサブマウントを省略してチップコンデンサ１
６の上に受光素子１２を３次元的に実装することによ
り、チップコンデンサ１６が受光素子１２に係る電源の
フィルタリング用コンデンサとしての機能と直流電流を
絶縁する機能とを兼ねるようにしている。このため、実
装面積を小さくすることができるようになることから、
ステム１０の外形寸法を小さくすることが可能になり、
受光装置を小型化することができる。As described above, in the light receiving device 1 of this embodiment, the conventional submount is omitted, and the chip capacitor 1 is omitted.
By mounting the light receiving element 12 three-dimensionally on the chip 6, the chip capacitor 16 has both a function as a filtering capacitor of the power source of the light receiving element 12 and a function of insulating a direct current. Therefore, since the mounting area can be reduced,
It becomes possible to reduce the external dimensions of the stem 10,
The light receiving device can be downsized.
【００４５】また、サブマウントを省略してチップコン
デンサ１６上に受光素子１２を直接ダイボンドするよう
にしたので、実装する部品点数を削減できると共に、ワ
イヤボンディングに係る工程数を削減することができ
る。このため、受光装置の製造が簡易になり、製造コス
トを低減させることができる。Further, since the submount is omitted and the light receiving element 12 is directly die-bonded on the chip capacitor 16, the number of components to be mounted can be reduced and the number of steps for wire bonding can be reduced. Therefore, the manufacturing of the light receiving device is simplified, and the manufacturing cost can be reduced.
【００４６】また、受光装置１の受光性能は、チップコ
ンデンサ１６とプリアンプＩＣ１４又は受光素子１２と
の配置関係にも影響される。すなわち、回路構成におけ
る電気経路が長くなると電源のインピーダンスが増加し
て受光装置の受光性能が低下する。The light receiving performance of the light receiving device 1 is also affected by the positional relationship between the chip capacitor 16 and the preamplifier IC 14 or the light receiving element 12. That is, when the electric path in the circuit configuration becomes long, the impedance of the power source increases and the light receiving performance of the light receiving device deteriorates.
【００４７】本実施形態では、チップコンデンサ１６上
に受光素子１２が配置されるようにしたことから、チッ
プコンデンサ１５をプリアンプＩＣ１４の入力リファレ
ンス用端子１４ｆ（グランドに接続される端子）の極近
傍に配置することができるようになる。これにより、受
光素子１２とチップコンデンサ１６との電気経路を短く
することができるばかりではなく、チップコンデンサ１
６の下部電極１６ａとプリアンプＩＣ１４のグランドラ
インとの間の電気経路を短くすることができる。このた
め、電源のインピーダンスを下げることができるので受
光装置１の受光性能を向上させることができる。In the present embodiment, since the light receiving element 12 is arranged on the chip capacitor 16, the chip capacitor 15 is placed very close to the input reference terminal 14f (terminal connected to the ground) of the preamplifier IC 14. You will be able to arrange. As a result, not only can the electric path between the light receiving element 12 and the chip capacitor 16 be shortened, but also the chip capacitor 1
The electrical path between the lower electrode 16a of No. 6 and the ground line of the preamplifier IC 14 can be shortened. Therefore, since the impedance of the power source can be lowered, the light receiving performance of the light receiving device 1 can be improved.
【００４８】（第２の実施の形態）図５は本発明の第２
実施形態の受光装置に係るステム上の様子を示す平面図
である。第２実施形態の受光装置が第１実施形態と異な
る点は、チップコンデンサが受光素子に係る電源ノイズ
をフィルタリングするばかりではなく、プリアンプＩＣ
に係る電源ノイズをもフィルタリングするようにしたこ
とである。なお、図５において図２と同一要素について
はその詳しい説明を省略する。(Second Embodiment) FIG. 5 shows a second embodiment of the present invention.
It is a top view showing a situation on a stem concerning a light sensing device of an embodiment. The light receiving device of the second embodiment is different from that of the first embodiment in that the chip capacitor not only filters the power source noise related to the light receiving element, but also the preamplifier IC.
The power supply noise related to is also filtered. Detailed description of the same elements in FIG. 5 as those in FIG. 2 will be omitted.
【００４９】図５に示すように、第２実施形態の受光装
置１ａは、第１実施形態と同様に、ステム１０の中心部
に、チップコンデンサ１６がダイボンドされ、この上に
ＡＰＤなどからなる受光素子１２がダイボンドされてい
る。As shown in FIG. 5, in the light receiving device 1a of the second embodiment, the chip capacitor 16 is die-bonded to the central portion of the stem 10 as in the first embodiment, and the light receiving device made of APD or the like is formed thereon. The element 12 is die-bonded.
【００５０】第２実施形態では、電源（Ｖｃｃ）用ピン
２４ｘは、受光素子１２及びプリアンプＩＣ１４の共通
電源用ピンとなっており、チップコンデンサ１６の上面
の上部電極１６ｃにワイヤ１８ｘを介して接続されてい
る。また、チップコンデンサ１６の上部電極１６ｃは、
ワイヤ１８ｙを介してプリアンプＩＣ１４の電源用端子
１４ｃに接続されている。In the second embodiment, the power source (Vcc) pin 24x is a common power source pin for the light receiving element 12 and the preamplifier IC 14, and is connected to the upper electrode 16c on the upper surface of the chip capacitor 16 via the wire 18x. ing. The upper electrode 16c of the chip capacitor 16 is
It is connected to the power supply terminal 14c of the preamplifier IC 14 via the wire 18y.
【００５１】つまり、電源（Ｖｃｃ）用ピン２４ｘから
ワイヤ１８ｘ及びチップコンデンサ１６の上部電極１６
ｃを介して受光素子１２のカソード電極１２ｙにバイア
ス電圧Ｖ１が印加されると共に、チップコンデンサ１６
の上部電極１６ｃ及びワイヤ１８ｙを介してプリアンプ
ＩＣ１４の電源用端子１４ｃに電源電圧Ｖ１が供給され
る。That is, from the power supply (Vcc) pin 24x to the wire 18x and the upper electrode 16 of the chip capacitor 16.
The bias voltage V1 is applied to the cathode electrode 12y of the light receiving element 12 via the chip capacitor 16c.
The power supply voltage V1 is supplied to the power supply terminal 14c of the preamplifier IC 14 through the upper electrode 16c and the wire 18y.
【００５２】なお、第２実施形態では、受光素子１２に
供給されるバイアス電圧が電源用ピン２４ｘから供給さ
れるようにしたので、プリアンプＩＣ１４は受光素子１
２にバイアス電圧を印加するバイアス発生器２５をもた
ないものであってもよい。In the second embodiment, the bias voltage supplied to the light receiving element 12 is supplied from the power supply pin 24x.
It may not have the bias generator 25 for applying the bias voltage to 2.
【００５３】第２実施形態は第１実施形態と同様な効果
を奏すると共に、受光素子１２及びプリアンプＩＣ１４
に繋がる電源ラインには共にチップコンデンサ１６が接
続されるようにしたため、受光素子１２に係る電源ノイ
ズばかりではなく、プリアンプＩＣ１４に係る電源ノイ
ズをもフィルタリングすることができるようになる。こ
れにより、受光装置１ａの受光性能をさらに向上させる
ことができる。The second embodiment has the same effects as the first embodiment, and also has the light receiving element 12 and the preamplifier IC 14.
Since the chip capacitors 16 are both connected to the power supply lines connected to, it is possible to filter not only the power supply noise of the light receiving element 12 but also the power supply noise of the preamplifier IC 14. Thereby, the light receiving performance of the light receiving device 1a can be further improved.
【００５４】以上、第１及び第２の実施形態により、こ
の発明の詳細を説明したが、この発明の範囲は上記実施
形態に具体的に示した例に限られるものではなく、この
発明を逸脱しない要旨の範囲における上記実施の形態の
変更はこの発明の範囲に含まれる。Although the details of the present invention have been described above with reference to the first and second embodiments, the scope of the present invention is not limited to the examples specifically shown in the above embodiments, and deviates from the present invention. Modifications of the above embodiment within the scope of the present invention are included in the scope of the present invention.
【００５５】例えば、第１及び第２実施形態で説明した
受光装置の回路構成は単なる例示であって、他の回路構
成を有する受光装置にも適用することができる。また、
所定のピンを備えた円形状のステム１０にチップコンデ
ンサ１６、受光素子１２及びプリアンプＩＣ１４が実装
された形態を例示したが、これに限定されるものでな
い。さらには、受光素子１２としてアノード電極側から
光信号を受信するものを例示したが、逆にカソード電極
側から光信号を受信するものを使用してもよい。For example, the circuit configuration of the light receiving device described in the first and second embodiments is merely an example, and can be applied to the light receiving devices having other circuit configurations. Also,
The form in which the chip capacitor 16, the light receiving element 12, and the preamplifier IC 14 are mounted on the circular stem 10 having a predetermined pin is illustrated, but the present invention is not limited to this. Further, although the light receiving element 12 has been exemplified as one receiving an optical signal from the anode electrode side, conversely, one receiving an optical signal from the cathode electrode side may be used.
【００５６】[0056]
【発明の効果】以上説明したように、本発明によれば、
金属基板上に平行平板型コンデンサがその下部電極が電
気的に接続された状態で固着され、さらに平行平板型コ
ンデンサの上部電極上に受光素子が電気的に接続された
状態で３次元的に実装されている。そして、平行平板型
コンデンサの上部電極を介して受光素子に所定電圧が供
給されると共に、平行平板型コンデンサの下部電極はグ
ランド電位になっている。As described above, according to the present invention,
A parallel plate type capacitor is fixed on a metal substrate with its lower electrode electrically connected, and a light receiving element is three-dimensionally mounted on the parallel plate type capacitor's upper electrode electrically connected. Has been done. Then, a predetermined voltage is supplied to the light receiving element via the upper electrode of the parallel plate type capacitor, and the lower electrode of the parallel plate type capacitor is at the ground potential.
【００５７】このため、従来技術のサブマウントの実装
領域に平行平板型コンデンサを実装し平行平板型コンデ
ンサの上部電極を介して受光素子に直流のバイアス電圧
を印加する際に、直流電流が平行平板型コンデンサによ
り絶縁されると同時に、バイアス電圧を供給するライン
が平行平板型コンデンサに接続されているため、受光素
子にはノイズが除かれて安定したバイアス電圧が供給さ
れる。Therefore, when a parallel plate type capacitor is mounted in the mounting area of the submount of the prior art and a DC bias voltage is applied to the light receiving element via the upper electrode of the parallel plate type capacitor, a DC current is applied to the parallel plate type. At the same time as being insulated by the mold capacitor, the line for supplying the bias voltage is connected to the parallel plate capacitor, so that noise is removed from the light receiving element and a stable bias voltage is supplied.
【００５８】このように、従来のサブマウントの代わり
にその機能を兼ねて平行平板型コンデンサが配置され、
その上に受光素子が３次元的に配置されることから、実
装面積を小さくすることができるので、受光装置を小型
化することができる。Thus, instead of the conventional submount, the parallel plate type capacitor having the function thereof is arranged,
Since the light receiving elements are three-dimensionally arranged on the light receiving element, the mounting area can be reduced, and the light receiving device can be downsized.
【００５９】また、従来のサブマウントを省略して平行
平板型コンデンサに受光素子を直接固着するようにした
ので、実装する部品点数を削減できると共に、ワイヤボ
ンディングに係る工程数を削減することができるように
なるため、受光装置の製造が簡易になり、製造コストを
低減させることができる。Further, since the conventional submount is omitted and the light receiving element is directly fixed to the parallel plate type capacitor, the number of components to be mounted can be reduced and the number of steps for wire bonding can be reduced. As a result, the manufacturing of the light receiving device is simplified and the manufacturing cost can be reduced.
【図１】図１は本発明の第１実施形態の受光装置を示す
部分断面斜視図である。FIG. 1 is a partial cross-sectional perspective view showing a light receiving device according to a first embodiment of the present invention.
【図２】図２は本発明の第１実施形態の受光装置に係る
ステム上の様子を示す平面図である。FIG. 2 is a plan view showing a state on a stem according to the light receiving device of the first embodiment of the present invention.
【図３】図３は図１のＩ−Ｉに沿った部分断面図であっ
て、チップコンデンサと受光素子の実装構造を示すもの
である。FIG. 3 is a partial cross-sectional view taken along the line I-I of FIG. 1, showing a mounting structure of a chip capacitor and a light receiving element.
【図４】図４は本発明の第１実施形態の受光装置に係る
回路構成の一例を示す模式図である。FIG. 4 is a schematic diagram showing an example of a circuit configuration according to the light receiving device of the first embodiment of the present invention.
【図５】図５は本発明の第２実施形態の受光装置に係る
ステム上の様子を示す平面図である。FIG. 5 is a plan view showing a state on a stem according to a light receiving device of a second embodiment of the present invention.
【図６】図６は従来の受光装置の一例を示す斜視図であ
る。FIG. 6 is a perspective view showing an example of a conventional light receiving device.
１，１ａ…受光装置、１０…ステム（金属基板）、１０
ａ〜１０ｃ…絶縁体、１２…受光素子、１２ａ…ｎ型+
層、１２ｂ…Ｉ層（高比抵抗層）１２ｃ…ｐ型層、１２
ｄ…ガードリング層、１２ｅ…キャップ絶縁膜、１２ｘ
…アノード電極、１２ｙ…カソード電極、１３ａ，１３
ｂ…接合材層、１４…プリアンプＩＣ（半導体素子）、
１４ａ…電圧出力用端子、１４ｂ…信号入力用端子、１
４ｃ…電源用端子、１４ｄ…第１信号出力端子、１４ｅ
…第２信号出力端子、１４ｆ…入力リファレンス用端
子、１４ｇ，１４ｈ…グランド用端子、１６…チップコ
ンデンサ、１６ａ…下部電極、１６ｂ…誘電体膜、１６
ｃ…上部電極、１８ａ〜１８ｇ，１８ｘ，１８ｙ…ワイ
ヤ、２０…キャップ部材、２２…光透過窓、２４ａ…第
１信号出力（ＯＵＴ-）用ピン、２４ｂ…第２信号出力
（ＯＵＴ+）用ピン、２４ｃ，２４ｘ…電源（Ｖｃｃ）
用ピン、２４ｄ…グランド用ピン、２５…バイアス発生
器、２７…プリアンプ。1, 1a ... Light receiving device, 10 ... Stem (metal substrate), 10
a to 10c ... Insulator, 12 ... Light receiving element, 12a ... N type +
Layer, 12b ... I layer (high resistivity layer) 12c ... p-type layer, 12
d ... Guard ring layer, 12e ... Cap insulating film, 12x
... Anode electrode, 12y ... Cathode electrode, 13a, 13
b ... Bonding material layer, 14 ... Preamplifier IC (semiconductor element),
14a ... voltage output terminal, 14b ... signal input terminal, 1
4c ... Power supply terminal, 14d ... First signal output terminal, 14e
... second signal output terminal, 14f ... input reference terminal, 14g, 14h ... ground terminal, 16 ... chip capacitor, 16a ... lower electrode, 16b ... dielectric film, 16
c ... upper electrode, 18a to 18g, 18x, 18y ... wire, 20 ... cap member 22 ... transparent window, 24a ... first signal output (OUT -) pin, for 24b ... second signal output (OUT +) Pins, 24c, 24x ... Power supply (Vcc)
Pin, 24d ... Ground pin, 25 ... Bias generator, 27 ... Preamplifier.
Claims (8)
金属基板の上に前記下部電極が該金属基板と電気的に接
続された状態で固着された平行平板型コンデンサと、 前記平行平板型コンデンサの上に前記上部電極と電気的
に接続された状態で固着され、光信号を電気信号に変換
する受光素子とを有し、 前記上部電極を介して前記受光素子に所定電圧が供給さ
れると共に、前記下部電極はグランド電位であることを
特徴とする受光装置。1. A parallel plate including a metal substrate, a lower electrode, a dielectric film, and an upper electrode, and the lower electrode fixed on the metal substrate in a state of being electrically connected to the metal substrate. Type capacitor and a light receiving element fixed on the parallel plate type capacitor in a state of being electrically connected to the upper electrode and converting a light signal into an electric signal, and the light receiving element via the upper electrode. A light receiving device, wherein a predetermined voltage is supplied to the element and the lower electrode has a ground potential.
信号を増幅する半導体素子をさらに有することを特徴と
する請求項１に記載の受光装置。2. The light receiving device according to claim 1, further comprising a semiconductor element fixed on the metal substrate and amplifying the electric signal.
行平板型コンデンサの上部電極に接続されており、前記
半導体素子から前記上部電極を介して前記受光素子に所
定電圧が供給されることを特徴とする請求項２に記載の
受光装置。3. A voltage output terminal of the semiconductor element is connected to an upper electrode of the parallel plate type capacitor, and a predetermined voltage is supplied from the semiconductor element to the light receiving element via the upper electrode. The light receiving device according to claim 2.
れた電源用ピン及び信号出力用ピンが設けられ、かつ該
金属基板に電気的に接続されたグランド用ピンが設けら
れ、前記電源用ピン及び前記信号出力用ピンは、前記半
導体素子の電源用端子及び信号出力端子にそれぞれ電気
的に接続されていることを特徴とする請求項３に記載の
受光装置。4. The power source and the signal output pin insulated from the metal substrate and the ground pin electrically connected to the metal substrate are provided on the metal substrate, and the power source is provided. The light-receiving device according to claim 3, wherein the power supply pin and the signal output pin are electrically connected to a power supply terminal and a signal output terminal of the semiconductor element, respectively.
た電源用ピンが設けられ、前記電源用ピンは前記平行平
板型コンデンサの上部電極に電気的に接続され、前記電
源用ピンから前記上部電極を介して前記受光素子に前記
所定電圧が供給されることを特徴とする請求項１又は２
に記載の受光装置。5. The metal substrate is provided with a power supply pin insulated from the metal substrate, the power supply pin is electrically connected to an upper electrode of the parallel plate capacitor, and the power supply pin is connected to the upper electrode. The predetermined voltage is supplied to the light receiving element via an upper electrode.
The light receiving device according to.
前記半導体素子の電源用端子に電気的に接続されてお
り、前記電源用ピンから前記上部電極を介して前記半導
体素子に電源電圧が供給されることを特徴とする請求項
５に記載の受光装置。6. An upper electrode of the parallel plate capacitor is electrically connected to a power supply terminal of the semiconductor element, and a power supply voltage is supplied from the power supply pin to the semiconductor element via the upper electrode. The light receiving device according to claim 5, wherein:
クからなる前記誘電体膜が金属膜からなる前記上部電極
及び下部電極で挟まれた構造を有し、かつ前記受光素子
はフォトダイオードであって、前記半導体素子はプリア
ンプ素子であることを特徴とする請求項２乃至４のいず
れか一項に記載の受光装置。7. The parallel plate type capacitor has a structure in which the dielectric film made of ceramic is sandwiched between the upper electrode and the lower electrode made of a metal film, and the light receiving element is a photodiode, The light receiving device according to any one of claims 2 to 4, wherein the semiconductor element is a preamplifier element.
が光信号を受信する光透過窓を備えたキャップ部材が設
けられていることを特徴とする請求項１乃至７のいずれ
か一項に記載の受光装置。8. The cap member having a light transmission window through which the light receiving element receives an optical signal is provided on a peripheral portion of the metal substrate. The light receiving device according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002141337A JP2003332591A (en) | 2002-05-16 | 2002-05-16 | Light receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002141337A JP2003332591A (en) | 2002-05-16 | 2002-05-16 | Light receiving device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332591A true JP2003332591A (en) | 2003-11-21 |
Family
ID=29701953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002141337A Pending JP2003332591A (en) | 2002-05-16 | 2002-05-16 | Light receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332591A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482091B2 (en) | 2008-09-09 | 2013-07-09 | Mitsubishi Electric Corporation | Light receiving element |
| CN117458256A (en) * | 2023-10-25 | 2024-01-26 | 无锡市博精电子有限公司 | TO tube seat and preparation method thereof |
-
2002
- 2002-05-16 JP JP2002141337A patent/JP2003332591A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482091B2 (en) | 2008-09-09 | 2013-07-09 | Mitsubishi Electric Corporation | Light receiving element |
| CN117458256A (en) * | 2023-10-25 | 2024-01-26 | 无锡市博精电子有限公司 | TO tube seat and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047735B2 (en) | Optical receiving module and method of manufacturing the same | |
| US20160164252A1 (en) | Optoelectronic packages having magnetic field cancelation | |
| JPS63102379A (en) | Photocoupler or reflected light barrier and manufacture of the same | |
| US20030102157A1 (en) | Circuit interconnect for optoelectronic device for controlled impedance at high frequencies | |
| JP2007201213A (en) | Optical receiving module | |
| JP2006351610A (en) | Optical module | |
| US20150249072A1 (en) | Optoelectronic Component and Method for Producing an Optoelectronic Component | |
| JP2007242708A (en) | Light receiving subassembly | |
| KR890002811B1 (en) | Laser diode | |
| JP2003332591A (en) | Light receiving device | |
| JP2005129689A (en) | Semiconductor photo detector and light receiving module | |
| JP6658910B2 (en) | Back-illuminated light receiving element and optical module | |
| US10895683B1 (en) | Semiconductor device | |
| JP2004328386A (en) | Solid-state imaging device | |
| JP2012114342A (en) | Optical reception sub-assembly, manufacturing method therefor and optical receiver module | |
| JP2004254125A (en) | Light receiving module | |
| JP5642593B2 (en) | Back-illuminated semiconductor photo detector, optical receiver module, optical transceiver | |
| JPS63318193A (en) | Sub-mount for optical semiconductor | |
| JP4228619B2 (en) | Optical receiver module | |
| JP2003289149A (en) | Light-receiving module | |
| JP2004260007A (en) | Light receiving module and its manufacturing method | |
| JP5396982B2 (en) | Semiconductor light receiving element and semiconductor light receiving device | |
| JP2000269537A (en) | Semiconductor light receiving device | |
| JPH11135824A (en) | Light-receiving element and optical coupler using element thereof | |
| JP2002134761A (en) | Photoreptive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |