JP2003330816A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP2003330816A JP2003330816A JP2002133569A JP2002133569A JP2003330816A JP 2003330816 A JP2003330816 A JP 2003330816A JP 2002133569 A JP2002133569 A JP 2002133569A JP 2002133569 A JP2002133569 A JP 2002133569A JP 2003330816 A JP2003330816 A JP 2003330816A
- Authority
- JP
- Japan
- Prior art keywords
- ieee
- bus reset
- reset signal
- computer system
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 システムパワーオフやリンクパワーステータ
スのロー信号を検知した際に、ＩＥＥＥ１３９４ケーブ
ルに接続されているノードのトポロジ情報を再構築する
ことにより、データ破綻やシステムハングアップを防止
することができるコンピュータシステムを提供する。 【解決手段】 本発明のＩＥＥＥ１３９４インタフェー
スを有するコンピュータシステムは、物理層ＩＣ（ＰＨ
Ｙ）１０にシステムパワーを検出するシステムパワー検
出部１１と、ＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号を発行するバスリセット信号発行部１２と、を備
えている。
スのロー信号を検知した際に、ＩＥＥＥ１３９４ケーブ
ルに接続されているノードのトポロジ情報を再構築する
ことにより、データ破綻やシステムハングアップを防止
することができるコンピュータシステムを提供する。 【解決手段】 本発明のＩＥＥＥ１３９４インタフェー
スを有するコンピュータシステムは、物理層ＩＣ（ＰＨ
Ｙ）１０にシステムパワーを検出するシステムパワー検
出部１１と、ＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号を発行するバスリセット信号発行部１２と、を備
えている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ（Ｉｎｓ
ｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ， Ｉｎ
ｃ）１３９４インタフェースを有するコンピュータシス
テムに関し、特に、システムパワーオフやリンクパワー
ステータスのロー信号を検知した際に、ＩＥＥＥ１３９
４ケーブルに接続されているノードのトポロジ情報を再
構築することができるコンピュータシステムに関するも
のである。
ｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ， Ｉｎ
ｃ）１３９４インタフェースを有するコンピュータシス
テムに関し、特に、システムパワーオフやリンクパワー
ステータスのロー信号を検知した際に、ＩＥＥＥ１３９
４ケーブルに接続されているノードのトポロジ情報を再
構築することができるコンピュータシステムに関するも
のである。
【０００２】
【従来の技術】図４は、従来のＩＥＥＥ１３９４インタ
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の
構成を示す図である。図４に示すように、物理層ＩＣ
（ＰＨＹ）１１０には、システムパワーとケーブルパワ
ーの両方が供給されている。これにより、システムパワ
ーがオフになってもリピータとして動作することができ
る。
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の
構成を示す図である。図４に示すように、物理層ＩＣ
（ＰＨＹ）１１０には、システムパワーとケーブルパワ
ーの両方が供給されている。これにより、システムパワ
ーがオフになってもリピータとして動作することができ
る。
【０００３】一方、上位層ＩＣであるＣＰＵ（Ｃｅｎｔ
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２０、Ｌ
ＩＮＫ層ＩＣ１３０、コントローラＩＣ１４０は、シス
テムパワーのみで動作している。
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２０、Ｌ
ＩＮＫ層ＩＣ１３０、コントローラＩＣ１４０は、シス
テムパワーのみで動作している。
【０００４】図５は、ＩＥＥＥ１３９４ケーブルによっ
て各ノードを接続した際のトポロジ情報を示す概念図で
ある。図５において、各ノードであるＰＣ（Ｐｅｒｓｏ
ｎａｌ Ｃｏｍｐｕｔｅｒ）１５０、ＨＤＤ（Ｈａｒｄ
Ｄｉｓｃ Ｄｒｉｖｅ）１５１、ＤＶＤ−ＲＯＭ（Ｄ
ｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ−Ｒｅａ
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１５２、ＣＤ−Ｒ（Ｃｏ
ｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄｅｒ）１５３、ＭＯ
（Ｍａｇｎｅｔ Ｏｐｔｉｃａｌ ｄｉｓｋ）１５４及
びＤＶＣＲ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒ
ａ Ｒｅｃｏｒｄｅｒ）１５５がＩＥＥＥ１３９４ケー
ブル１６０によって接続され、この状態を示すトポロジ
情報が構築されている。
て各ノードを接続した際のトポロジ情報を示す概念図で
ある。図５において、各ノードであるＰＣ（Ｐｅｒｓｏ
ｎａｌ Ｃｏｍｐｕｔｅｒ）１５０、ＨＤＤ（Ｈａｒｄ
Ｄｉｓｃ Ｄｒｉｖｅ）１５１、ＤＶＤ−ＲＯＭ（Ｄ
ｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ−Ｒｅａ
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１５２、ＣＤ−Ｒ（Ｃｏ
ｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄｅｒ）１５３、ＭＯ
（Ｍａｇｎｅｔ Ｏｐｔｉｃａｌ ｄｉｓｋ）１５４及
びＤＶＣＲ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒ
ａ Ｒｅｃｏｒｄｅｒ）１５５がＩＥＥＥ１３９４ケー
ブル１６０によって接続され、この状態を示すトポロジ
情報が構築されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＩＥＥＥ１３９４インタフェースを有するコンピュータ
システムにおいては、あるノードのシステムパワーがオ
フしても、当該ノードの物理層ＩＣ（ＰＨＹ）が動作し
ているため、トポロジが変化しない。このため、他のノ
ードは、システムパワーがオフしているノードが機能し
ないことを検知できず、そのノードに対して不要なアク
セスを繰り返すことがあった。
ＩＥＥＥ１３９４インタフェースを有するコンピュータ
システムにおいては、あるノードのシステムパワーがオ
フしても、当該ノードの物理層ＩＣ（ＰＨＹ）が動作し
ているため、トポロジが変化しない。このため、他のノ
ードは、システムパワーがオフしているノードが機能し
ないことを検知できず、そのノードに対して不要なアク
セスを繰り返すことがあった。
【０００６】例えば、図５において、ＨＤＤ１５１のシ
ステムパワーがオフしても、ＨＤＤ１５１のＰＨＹが動
作するため、ＰＣ１５０は、ＨＤＤ１５１がオフしてい
ることを検知できず、ＨＤＤ１５１に対してアクセスを
繰り返し、データの転送を行おうとする。これにより、
データの欠損が起こったり、ＰＣ１５０がハングアップ
したりする場合があった。
ステムパワーがオフしても、ＨＤＤ１５１のＰＨＹが動
作するため、ＰＣ１５０は、ＨＤＤ１５１がオフしてい
ることを検知できず、ＨＤＤ１５１に対してアクセスを
繰り返し、データの転送を行おうとする。これにより、
データの欠損が起こったり、ＰＣ１５０がハングアップ
したりする場合があった。
【０００７】従って、本発明の目的は、システムパワー
オフやリンクパワーステータスのロー信号を検知した際
に、ＩＥＥＥ１３９４ケーブルに接続されているノード
のトポロジ情報を再構築することにより、データ破綻や
システムハングアップを防止することができるコンピュ
ータシステムを提供することである。
オフやリンクパワーステータスのロー信号を検知した際
に、ＩＥＥＥ１３９４ケーブルに接続されているノード
のトポロジ情報を再構築することにより、データ破綻や
システムハングアップを防止することができるコンピュ
ータシステムを提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の態様のコンピュータシステムは、Ｉ
ＥＥＥ１３９４インタフェースと、ＩＥＥＥ１３９４イ
ンタフェースを介して複数のノードを接続するＩＥＥＥ
１３９４ケーブルと、複数のノードに設けられた物理層
ＩＣと、を具備するコンピュータシステムにおいて、物
理層ＩＣは、システムパワーを検出するシステムパワー
検出手段と、ＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号を発行するバスリセット信号発行手段と、を備
え、システムパワー検出手段で検出されたシステムパワ
ーのオフに応じて、バスリセット信号発行手段からＩＥ
ＥＥ１３９４ケーブル側へバスリセット信号を発行する
ことによって、複数のノードのトポロジ情報を再構築す
る、ことを特徴とする。
め、本発明の第１の態様のコンピュータシステムは、Ｉ
ＥＥＥ１３９４インタフェースと、ＩＥＥＥ１３９４イ
ンタフェースを介して複数のノードを接続するＩＥＥＥ
１３９４ケーブルと、複数のノードに設けられた物理層
ＩＣと、を具備するコンピュータシステムにおいて、物
理層ＩＣは、システムパワーを検出するシステムパワー
検出手段と、ＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号を発行するバスリセット信号発行手段と、を備
え、システムパワー検出手段で検出されたシステムパワ
ーのオフに応じて、バスリセット信号発行手段からＩＥ
ＥＥ１３９４ケーブル側へバスリセット信号を発行する
ことによって、複数のノードのトポロジ情報を再構築す
る、ことを特徴とする。
【０００９】また、上記課題を解決するため、本発明の
第２の態様のコンピュータシステムは、ＩＥＥＥ１３９
４インタフェースと、ＩＥＥＥ１３９４インタフェース
を介して複数のノードを接続するＩＥＥＥ１３９４ケー
ブルと、複数のノードに設けられた物理層ＩＣと、を具
備するコンピュータシステムにおいて、物理層ＩＣは、
リンク層ＩＣからのＬＰＳを検出するＬＰＳ検出手段
と、ＩＥＥＥ１３９４ケーブル側へバスリセット信号を
発行するバスリセット信号発行手段と、を備え、ＬＰＳ
検出手段で検出されたＬＰＳのロー信号に応じて、バス
リセット信号発行手段からＩＥＥＥ１３９４ケーブル側
へバスリセット信号を発行することによって、複数のノ
ードのトポロジ情報を再構築する、ことを特徴とする。
第２の態様のコンピュータシステムは、ＩＥＥＥ１３９
４インタフェースと、ＩＥＥＥ１３９４インタフェース
を介して複数のノードを接続するＩＥＥＥ１３９４ケー
ブルと、複数のノードに設けられた物理層ＩＣと、を具
備するコンピュータシステムにおいて、物理層ＩＣは、
リンク層ＩＣからのＬＰＳを検出するＬＰＳ検出手段
と、ＩＥＥＥ１３９４ケーブル側へバスリセット信号を
発行するバスリセット信号発行手段と、を備え、ＬＰＳ
検出手段で検出されたＬＰＳのロー信号に応じて、バス
リセット信号発行手段からＩＥＥＥ１３９４ケーブル側
へバスリセット信号を発行することによって、複数のノ
ードのトポロジ情報を再構築する、ことを特徴とする。
【００１０】システムパワーオフ又はＬＰＳのロー信号
に応じて、ＩＥＥＥ１３９４ケーブル側へバスリセット
信号を発行することによって、複数のノードのトポロジ
情報を再構築する。これにより、動作していないノード
が正確に検出され、データの破綻やシステムのハングア
ップを防止することができる。
に応じて、ＩＥＥＥ１３９４ケーブル側へバスリセット
信号を発行することによって、複数のノードのトポロジ
情報を再構築する。これにより、動作していないノード
が正確に検出され、データの破綻やシステムのハングア
ップを防止することができる。
【００１１】ここで、バスリセット信号は、ＩＥＥＥ１
３９４ケーブル上でデータ転送をしていても直ちにバス
リセットを行うＬＢＲ信号である、ようにすることがで
きる。
３９４ケーブル上でデータ転送をしていても直ちにバス
リセットを行うＬＢＲ信号である、ようにすることがで
きる。
【００１２】これにより、直ちに複数のノードのトポロ
ジ情報を再構築するので、動作していないノードが迅速
に検出され、特に、システムのハングアップを防止する
ことができる。
ジ情報を再構築するので、動作していないノードが迅速
に検出され、特に、システムのハングアップを防止する
ことができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明のコ
ンピュータシステムの実施の形態を説明する。
ンピュータシステムの実施の形態を説明する。
【００１４】図１は、本発明のＩＥＥＥ１３９４インタ
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の
構成を示す図である。本発明のコンピュータシステムに
おける各ノードは、物理層ＩＣ（ＰＨＹ）１０と、上位
層ＩＣであるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｕｎｉｔ）２０、ＬＩＮＫ層ＩＣ３０、コント
ローラＩＣ４０とを備えている。
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の
構成を示す図である。本発明のコンピュータシステムに
おける各ノードは、物理層ＩＣ（ＰＨＹ）１０と、上位
層ＩＣであるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｕｎｉｔ）２０、ＬＩＮＫ層ＩＣ３０、コント
ローラＩＣ４０とを備えている。
【００１５】ここで、物理層ＩＣ（ＰＨＹ）１０は、シ
ステムパワーを検出するシステムパワー検出部１１と、
ＩＥＥＥ１３９４ケーブル側へバスリセット信号を発行
するバスリセット信号発行部１２と、を備えている。
ステムパワーを検出するシステムパワー検出部１１と、
ＩＥＥＥ１３９４ケーブル側へバスリセット信号を発行
するバスリセット信号発行部１２と、を備えている。
【００１６】図１に示すように、物理層ＩＣ（ＰＨＹ）
１０には、システムパワーとケーブルパワーの両方が供
給されている。これにより、システムパワーがオフにな
っても、物理層ＩＣ（ＰＨＹ）１０は、リピータとして
動作することができる。
１０には、システムパワーとケーブルパワーの両方が供
給されている。これにより、システムパワーがオフにな
っても、物理層ＩＣ（ＰＨＹ）１０は、リピータとして
動作することができる。
【００１７】一方、上位層ＩＣであるＣＰＵ２０、ＬＩ
ＮＫ層ＩＣ３０、コントローラＩＣ４０は、システムパ
ワーのみで動作している。
ＮＫ層ＩＣ３０、コントローラＩＣ４０は、システムパ
ワーのみで動作している。
【００１８】図２は、ＩＥＥＥ１３９４ケーブルによっ
て各ノードを接続した際のトポロジ情報を示す概念図で
ある。図２において、各ノードであるＰＣ（Ｐｅｒｓｏ
ｎａｌ Ｃｏｍｐｕｔｅｒ）５０、ＨＤＤ（Ｈａｒｄ
Ｄｉｓｃ Ｄｒｉｖｅ）５１、ＤＶＤ−ＲＯＭ（Ｄｉｇ
ｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ−ＲｅａｄＯ
ｎｌｙ Ｍｅｍｏｒｙ）５２、ＣＤ−Ｒ（Ｃｏｍｐａｃ
ｔ Ｄｉｓｋ−Ｒｅａｄｅｒ）５３、ＭＯ（Ｍａｇｎｅ
ｔ Ｏｐｔｉｃａｌ ｄｉｓｋ）５４及びＤＶＣＲ（Ｄ
ｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒａ Ｒｅｃｏｒ
ｄｅｒ）５５がＩＥＥＥ１３９４ケーブル６０によって
接続され、この状態を示すトポロジ情報が構築されてい
る。
て各ノードを接続した際のトポロジ情報を示す概念図で
ある。図２において、各ノードであるＰＣ（Ｐｅｒｓｏ
ｎａｌ Ｃｏｍｐｕｔｅｒ）５０、ＨＤＤ（Ｈａｒｄ
Ｄｉｓｃ Ｄｒｉｖｅ）５１、ＤＶＤ−ＲＯＭ（Ｄｉｇ
ｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ−ＲｅａｄＯ
ｎｌｙ Ｍｅｍｏｒｙ）５２、ＣＤ−Ｒ（Ｃｏｍｐａｃ
ｔ Ｄｉｓｋ−Ｒｅａｄｅｒ）５３、ＭＯ（Ｍａｇｎｅ
ｔ Ｏｐｔｉｃａｌ ｄｉｓｋ）５４及びＤＶＣＲ（Ｄ
ｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｍｅｒａ Ｒｅｃｏｒ
ｄｅｒ）５５がＩＥＥＥ１３９４ケーブル６０によって
接続され、この状態を示すトポロジ情報が構築されてい
る。
【００１９】ここで、例えば、図２において、ＨＤＤ５
１のシステムパワーがオフした場合、ＨＤＤ５１のＰＨ
Ｙ１０に設けられたシステムパワー検出部１１が、シス
テムパワーのオフを検出する。
１のシステムパワーがオフした場合、ＨＤＤ５１のＰＨ
Ｙ１０に設けられたシステムパワー検出部１１が、シス
テムパワーのオフを検出する。
【００２０】このシステムパワー検出部１１で検出され
たシステムパワーのオフに応じて、バスリセット信号発
行部１２からＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号が発行される。
たシステムパワーのオフに応じて、バスリセット信号発
行部１２からＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号が発行される。
【００２１】これにより、複数のノードのトポロジ情報
が再構築される。このトポロジ情報の再構築は、どのノ
ードが行ってもよい。例えば、ここで、ＰＣ５０がルー
ト（ＲＯＯＴ）となるノードになり、トポロジ情報の再
構築した場合、接続されている各ノードと情報の送受信
を行う。
が再構築される。このトポロジ情報の再構築は、どのノ
ードが行ってもよい。例えば、ここで、ＰＣ５０がルー
ト（ＲＯＯＴ）となるノードになり、トポロジ情報の再
構築した場合、接続されている各ノードと情報の送受信
を行う。
【００２２】このとき、ＨＤＤ５１のシステムパワーが
オフしているため、ＨＤＤ５１は、情報を返すことがで
きず、ＰＣ５０は、トポロジ情報の再構築前の情報との
比較により、ＨＤＤ５１がパワーオフしたことを検知す
ることができる。これにより、ＨＤＤ５１へのアクセス
が停止される。
オフしているため、ＨＤＤ５１は、情報を返すことがで
きず、ＰＣ５０は、トポロジ情報の再構築前の情報との
比較により、ＨＤＤ５１がパワーオフしたことを検知す
ることができる。これにより、ＨＤＤ５１へのアクセス
が停止される。
【００２３】したがって、ＰＣ５０は、ＨＤＤ５１がオ
フしていることを検知するため、ＨＤＤ５１に対してア
クセスを繰り返すことがなく、データの転送を中止す
る。これにより、データの欠損や破綻がなくなり、ＰＣ
５０がハングアップすることもない。
フしていることを検知するため、ＨＤＤ５１に対してア
クセスを繰り返すことがなく、データの転送を中止す
る。これにより、データの欠損や破綻がなくなり、ＰＣ
５０がハングアップすることもない。
【００２４】図３は、本発明のＩＥＥＥ１３９４インタ
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣの構成を示す図である。ここで、物理層ＩＣ
（ＰＨＹ）７０は、ＬＩＮＫ層ＩＣ３０からのリンク・
パワー・ステータス（以下、単に「ＬＰＳ」ともいう）
を検出するＬＰＳ検出部１３と、ＩＥＥＥ１３９４ケー
ブル側へバスリセット信号を発行するバスリセット信号
発行部１２とを備えている。
フェースを有するコンピュータシステムにおける各ノー
ドのＩＣの構成を示す図である。ここで、物理層ＩＣ
（ＰＨＹ）７０は、ＬＩＮＫ層ＩＣ３０からのリンク・
パワー・ステータス（以下、単に「ＬＰＳ」ともいう）
を検出するＬＰＳ検出部１３と、ＩＥＥＥ１３９４ケー
ブル側へバスリセット信号を発行するバスリセット信号
発行部１２とを備えている。
【００２５】ここで、例えば、図２において、ＨＤＤ５
１のＰＨＹ７０に設けられたＬＰＳ検出部１３がＬＩＮ
Ｋ層ＩＣ３０からのＬＰＳ信号が所定の時間以上「ロー
（Ｌ）」信号となっていることを検出した場合、このＬ
ＰＳ検出部１３で検出されたＬＰＳ信号の所定の時間以
上の「ロー（Ｌ）」信号に応じて、バスリセット信号発
行部１２からＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号が発行される。
１のＰＨＹ７０に設けられたＬＰＳ検出部１３がＬＩＮ
Ｋ層ＩＣ３０からのＬＰＳ信号が所定の時間以上「ロー
（Ｌ）」信号となっていることを検出した場合、このＬ
ＰＳ検出部１３で検出されたＬＰＳ信号の所定の時間以
上の「ロー（Ｌ）」信号に応じて、バスリセット信号発
行部１２からＩＥＥＥ１３９４ケーブル側へバスリセッ
ト信号が発行される。
【００２６】これにより、複数のノードのトポロジ情報
が再構築され、上述と同様の作用により、同様の効果を
得ることができる。
が再構築され、上述と同様の作用により、同様の効果を
得ることができる。
【００２７】以上、本発明のＩＥＥＥ１３９４インタフ
ェースを有するコンピュータシステムの各ノードの物理
層ＩＣについて説明したが、上述のバスリセット信号
は、ＩＥＥＥ１３９４ケーブル６０上でデータ転送をし
ていても直ちにバスリセットを行うロング・バス・リセ
ット（ＬＢＲ）信号とすることができ、又はＩＥＥＥ１
３９４ケーブル６０上でデータ転送をしている場合、当
該データ転送の終了後にバスリセットを行うショート・
バス・リセット（ＳＢＲ）信号にすることもできる。
ェースを有するコンピュータシステムの各ノードの物理
層ＩＣについて説明したが、上述のバスリセット信号
は、ＩＥＥＥ１３９４ケーブル６０上でデータ転送をし
ていても直ちにバスリセットを行うロング・バス・リセ
ット（ＬＢＲ）信号とすることができ、又はＩＥＥＥ１
３９４ケーブル６０上でデータ転送をしている場合、当
該データ転送の終了後にバスリセットを行うショート・
バス・リセット（ＳＢＲ）信号にすることもできる。
【００２８】特に、バスリセット信号を、ＩＥＥＥ１３
９４ケーブル上でデータ転送をしていても直ちにバスリ
セットを行うＬＢＲ信号にすると、直ちに複数のノード
のトポロジ情報を再構築するので、動作していないノー
ドが迅速に検出され、特に、システムのハングアップを
確実に防止することができる。
９４ケーブル上でデータ転送をしていても直ちにバスリ
セットを行うＬＢＲ信号にすると、直ちに複数のノード
のトポロジ情報を再構築するので、動作していないノー
ドが迅速に検出され、特に、システムのハングアップを
確実に防止することができる。
【００２９】
【発明の効果】以上述べた通り、本発明のＩＥＥＥ１３
９４インタフェースを有するコンピュータシステムによ
れば、各ノードの物理層ＩＣでシステムパワーオフやリ
ンクパワーステータスのロー信号を検知した際に、ＩＥ
ＥＥ１３９４ケーブルに接続されているノードのトポロ
ジ情報を再構築することとしたため、障害のあるノード
への不要なアクセスを禁止でき、データ破綻やシステム
ハングアップを防止することができるようになった。
９４インタフェースを有するコンピュータシステムによ
れば、各ノードの物理層ＩＣでシステムパワーオフやリ
ンクパワーステータスのロー信号を検知した際に、ＩＥ
ＥＥ１３９４ケーブルに接続されているノードのトポロ
ジ情報を再構築することとしたため、障害のあるノード
への不要なアクセスを禁止でき、データ破綻やシステム
ハングアップを防止することができるようになった。
【図１】本発明のＩＥＥＥ１３９４インタフェースを有
するコンピュータシステムにおける各ノードのＩＣの構
成を示す図である。
するコンピュータシステムにおける各ノードのＩＣの構
成を示す図である。
【図２】本発明におけるＩＥＥＥ１３９４ケーブルによ
って各ノードを接続した際のトポロジ情報を示す概念図
である。
って各ノードを接続した際のトポロジ情報を示す概念図
である。
【図３】本発明のＩＥＥＥ１３９４インタフェースを有
するコンピュータシステムにおける各ノードのＩＣの構
成を示す図である。
するコンピュータシステムにおける各ノードのＩＣの構
成を示す図である。
【図４】従来のＩＥＥＥ１３９４インタフェースを有す
るコンピュータシステムにおける各ノードのＩＣの構成
を示す図である。
るコンピュータシステムにおける各ノードのＩＣの構成
を示す図である。
【図５】従来のＩＥＥＥ１３９４ケーブルによって各ノ
ードを接続した際のトポロジ情報を示す概念図である。
ードを接続した際のトポロジ情報を示す概念図である。
１０，１１０ 物理層ＩＣ（ＰＨＹ）
１１ システムパワー検出部
１２ バスリセット信号発行部
１３ リンクパワーステータス（ＬＰＳ）検出部
２０，１２０ ＣＰＵ
３０，１３０ ＬＩＮＫ
４０，１４０ コントローラ
５０，１５０ ＰＣ
５１，１５１ ＨＤＤ
５２，１５２ ＤＶＤ−ＲＯＭ
５３，１５３ ＣＤ−Ｒ
５４，１５４ ＭＯ
５５，１５５ ＤＶＣＲ
６０，１６０ ＩＥＥＥ１３９４ケーブル
Claims (3)
- 【請求項１】 ＩＥＥＥ１３９４インタフェースと、 前記ＩＥＥＥ１３９４インタフェースを介して複数のノ
ードを接続するＩＥＥＥ１３９４ケーブルと、 前記複数のノードに設けられた物理層ＩＣ（Ｉｎｔｅｇ
ｒａｔｅｄ Ｃｉｒｃｕｉｔ）と、 を具備するコンピュータシステムにおいて、 前記物理層ＩＣは、 システムパワーを検出するシステムパワー検出手段と、 前記ＩＥＥＥ１３９４ケーブル側へバスリセット信号を
発行するバスリセット信号発行手段と、 を備え、 前記システムパワー検出手段で検出されたシステムパワ
ーのオフに応じて、前記バスリセット信号発行手段から
前記ＩＥＥＥ１３９４ケーブル側へバスリセット信号を
発行することによって、前記複数のノードのトポロジ情
報を再構築する、 ことを特徴とするコンピュータシステム。 - 【請求項２】 ＩＥＥＥ１３９４インタフェースと、 前記ＩＥＥＥ１３９４インタフェースを介して複数のノ
ードを接続するＩＥＥＥ１３９４ケーブルと、 前記複数のノードに設けられた物理層ＩＣと、 を具備するコンピュータシステムにおいて、 前記物理層ＩＣは、 リンク層ＩＣからのリンク・パワー・ステータス（以
下、単に「ＬＰＳ」ともいう）を検出するＬＰＳ検出手
段と、 前記ＩＥＥＥ１３９４ケーブル側へバスリセット信号を
発行するバスリセット信号発行手段と、 を備え、 前記ＬＰＳ検出手段で検出されたＬＰＳのロー信号に応
じて、前記バスリセット信号発行手段から前記ＩＥＥＥ
１３９４ケーブル側へバスリセット信号を発行すること
によって、前記複数のノードのトポロジ情報を再構築す
る、 ことを特徴とするコンピュータシステム。 - 【請求項３】 前記バスリセット信号は、前記ＩＥＥＥ
１３９４ケーブル上でデータ転送をしていても直ちにバ
スリセットを行うロング・バス・リセット（ＬＢＲ）信
号である、ことを特徴とする請求項１又は２記載のコン
ピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133569A JP2003330816A (ja) | 2002-05-09 | 2002-05-09 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133569A JP2003330816A (ja) | 2002-05-09 | 2002-05-09 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003330816A true JP2003330816A (ja) | 2003-11-21 |
Family
ID=29696505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133569A Withdrawn JP2003330816A (ja) | 2002-05-09 | 2002-05-09 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003330816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375124C (zh) * | 2003-12-17 | 2008-03-12 | 中国科学院自动化研究所 | 一种骨架化物体重建方法 |
-
2002
- 2002-05-09 JP JP2002133569A patent/JP2003330816A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375124C (zh) * | 2003-12-17 | 2008-03-12 | 中国科学院自动化研究所 | 一种骨架化物体重建方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7412631B2 (en) | Methods and structure for verifying domain functionality | |
| US20070070885A1 (en) | Methods and structure for detecting SAS link errors with minimal impact on SAS initiator and link bandwidth | |
| US7545617B2 (en) | Slave mode thermal control with throttling and shutdown | |
| US7788520B2 (en) | Administering a system dump on a redundant node controller in a computer system | |
| US8010617B2 (en) | Securing serial console redirection via serial-over-LAN (SOL) | |
| TW200805945A (en) | Methods and arrangements to detect a failure in a communication network | |
| US7734948B2 (en) | Recovery of a redundant node controller in a computer system | |
| US20040205388A1 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
| US7051363B2 (en) | System and method for interfacing to different implementations of the intelligent platform management interface | |
| US20050080903A1 (en) | Method, system, and program for maintaining a link between two network entities | |
| JP2003330816A (ja) | コンピュータシステム | |
| GB2420639A (en) | Monitoring Copy on write (COW) faults to control zero-copy data transfer | |
| JP2006079586A (ja) | 集積回路 | |
| JP4411160B2 (ja) | 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 | |
| JP2003333044A (ja) | コンピュータシステム | |
| JP2002215557A (ja) | Ｐｃｉバスの障害解析容易化方式 | |
| US7366954B2 (en) | Data transfer device and abnormal transfer state detecting method | |
| CN105338278B (zh) | 车载数字硬盘录像机的修复方法及装置 | |
| JP2009153131A (ja) | 集積回路に応用する設定回路及びその方法 | |
| EP1846825B1 (en) | Connection error avoidance in apparatus connected to a power supply | |
| JP2002300176A (ja) | データ通信装置、データ通信方法、データ通信方法のプログラム及びデータ通信方法のプログラムを記録した記録媒体 | |
| JP5011159B2 (ja) | システム監視回路を備えた計算機 | |
| KR102648651B1 (ko) | Can 네트워크에서 공격을 탐지 및 대응하기 위한 방법 | |
| JP3436208B2 (ja) | 通信制御装置のトレース方式および方法 | |
| JP2006048249A (ja) | 制御装置及び監視端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |