JP2003330702A - Ｄｓｐのデータ抽出／挿入方法、データ抽出／挿入装置、およびｄｓｐ - Google Patents
Ｄｓｐのデータ抽出／挿入方法、データ抽出／挿入装置、およびｄｓｐInfo
- Publication number
- JP2003330702A JP2003330702A JP2003117662A JP2003117662A JP2003330702A JP 2003330702 A JP2003330702 A JP 2003330702A JP 2003117662 A JP2003117662 A JP 2003117662A JP 2003117662 A JP2003117662 A JP 2003117662A JP 2003330702 A JP2003330702 A JP 2003330702A
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- position value
- modulo
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000013075 data extraction Methods 0.000 claims abstract description 64
- 238000003780 insertion Methods 0.000 claims description 44
- 230000037431 insertion Effects 0.000 claims description 44
- 238000012966 insertion method Methods 0.000 claims description 20
- 239000000284 extract Substances 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 ＤＳＰのデータ抽出／挿入方法及びデータ抽
出／挿入装置を提供する。 【解決手段】 ソースレジスタ及び目的レジスタを備
え、データ抽出の基準位置を示すポジション値と抽出す
るデータの大きさを示すオフセット値とを利用して前記
ソースレジスタから前記目的レジスタにデータを抽出ま
たは挿入するためのＤＳＰのデータ抽出または挿入方法
である。よって、データ抽出／挿入方法及びデータ抽出
及び挿入装置はデータパケットの大きさがバイトやワー
ド単位ではなくして連続的にデータパケットを抽出また
は挿入しなければならない場合、データパケットの連続
的な抽出及び挿入を効率的に行ってメモリを節約できる
長所がある。
出／挿入装置を提供する。 【解決手段】 ソースレジスタ及び目的レジスタを備
え、データ抽出の基準位置を示すポジション値と抽出す
るデータの大きさを示すオフセット値とを利用して前記
ソースレジスタから前記目的レジスタにデータを抽出ま
たは挿入するためのＤＳＰのデータ抽出または挿入方法
である。よって、データ抽出／挿入方法及びデータ抽出
及び挿入装置はデータパケットの大きさがバイトやワー
ド単位ではなくして連続的にデータパケットを抽出また
は挿入しなければならない場合、データパケットの連続
的な抽出及び挿入を効率的に行ってメモリを節約できる
長所がある。
Description
【０００１】
【発明の属する技術分野】本発明はＤＳＰに係り、特に
データパケットの抽出及び挿入動作時に、大きさがバイ
トやワード単位ではない場合のデータパケットの連続的
な抽出及び挿入を効率的にしてメモリを節約できるデー
タ抽出／挿入方法及び装置に関する。
データパケットの抽出及び挿入動作時に、大きさがバイ
トやワード単位ではない場合のデータパケットの連続的
な抽出及び挿入を効率的にしてメモリを節約できるデー
タ抽出／挿入方法及び装置に関する。
【０００２】
【従来の技術】一般的にパケット単位の通信データなど
の処理のために、最近のＤＳＰ（Digital Signal Proce
ssor；以下、ＤＳＰとする）は、データの抽出、挿入演
算を行える。図１は、ＤＳＰのデータ抽出及び挿入動作
の概念を説明する図面である。図１Ａは、データ抽出を
説明する図面である。
の処理のために、最近のＤＳＰ（Digital Signal Proce
ssor；以下、ＤＳＰとする）は、データの抽出、挿入演
算を行える。図１は、ＤＳＰのデータ抽出及び挿入動作
の概念を説明する図面である。図１Ａは、データ抽出を
説明する図面である。
【０００３】データ抽出は、ソースレジスタＳ＿ＲＥＧ
から一定の大きさのデータを抽出して、目的レジスタＤ
＿ＲＥＧに貯蔵することである。すなわち、データ抽出
の基準位置を示すポジション値ＰＯＳと、抽出するデー
タの大きさを示すオフセット値ＷＴＨとを利用し、ソー
スレジスタＳ＿ＲＥＧから一定の大きさのデータを抽出
して、目的レジスタＤ＿ＲＥＧに貯蔵する。ポジション
値ＰＯＳにより、ソースレジスタＳ＿ＲＥＧの特定位置
から、オフセット値ＷＴＨに該当する特定の大きさほど
のデータを抽出する。
から一定の大きさのデータを抽出して、目的レジスタＤ
＿ＲＥＧに貯蔵することである。すなわち、データ抽出
の基準位置を示すポジション値ＰＯＳと、抽出するデー
タの大きさを示すオフセット値ＷＴＨとを利用し、ソー
スレジスタＳ＿ＲＥＧから一定の大きさのデータを抽出
して、目的レジスタＤ＿ＲＥＧに貯蔵する。ポジション
値ＰＯＳにより、ソースレジスタＳ＿ＲＥＧの特定位置
から、オフセット値ＷＴＨに該当する特定の大きさほど
のデータを抽出する。
【０００４】図１Ｂは、データ挿入を説明する図面であ
る。データ挿入は、ソースレジスタＳ＿ＲＥＧの一定の
大きさのデータを、目的レジスタＤ＿ＲＥＧの一定の位
置に挿入することである。すなわち、データ挿入の基準
位置を示すポジション値ＷＴＨにより、目的レジスタＤ
＿ＲＥＧの特定位置が指定される。そして、挿入するデ
ータの大きさを示すオフセット値ＷＴＨを利用して、ポ
ジション値ＰＯＳにより指定された目的レジスタＤ＿Ｒ
ＥＧの特定位置から、オフセット値ＷＴＨに対応する一
定の大きさほどのデータを、目的レジスタＤ＿ＲＥＧに
挿入する。
る。データ挿入は、ソースレジスタＳ＿ＲＥＧの一定の
大きさのデータを、目的レジスタＤ＿ＲＥＧの一定の位
置に挿入することである。すなわち、データ挿入の基準
位置を示すポジション値ＷＴＨにより、目的レジスタＤ
＿ＲＥＧの特定位置が指定される。そして、挿入するデ
ータの大きさを示すオフセット値ＷＴＨを利用して、ポ
ジション値ＰＯＳにより指定された目的レジスタＤ＿Ｒ
ＥＧの特定位置から、オフセット値ＷＴＨに対応する一
定の大きさほどのデータを、目的レジスタＤ＿ＲＥＧに
挿入する。
【０００５】ところで、かようなデータの抽出や挿入
は、データパケットの大きさがバイトやワード単位では
なく、連続してデータを抽出または挿入しなければなら
ない場合には、データが貯蔵されるメモリを効率的に利
用できずに浪費するという問題がある。なぜなら、デー
タはバイト単位やワード単位でメモリに整列されねばな
らないが、データパケットがバイト単位やワード単位で
はないので、データをメモリに空き空間が存在しないよ
うに効率的に貯蔵されないためである。
は、データパケットの大きさがバイトやワード単位では
なく、連続してデータを抽出または挿入しなければなら
ない場合には、データが貯蔵されるメモリを効率的に利
用できずに浪費するという問題がある。なぜなら、デー
タはバイト単位やワード単位でメモリに整列されねばな
らないが、データパケットがバイト単位やワード単位で
はないので、データをメモリに空き空間が存在しないよ
うに効率的に貯蔵されないためである。
【０００６】
【発明が解決しようとする課題】本発明がなそうとする
技術的課題は、大きさがバイトやワード単位ではない場
合のデータパケットの連続的な抽出及び挿入を効率的に
行って、メモリを節約できるデータ抽出／挿入方法を提
供するところにある。本発明がなそうとする他の技術的
課題は、大きさがバイトやワード単位ではない場合のデ
ータパケットの連続的な抽出及び挿入を効率的に行っ
て、メモリを節約できるデータ抽出／挿入装置を提供す
るところにある。
技術的課題は、大きさがバイトやワード単位ではない場
合のデータパケットの連続的な抽出及び挿入を効率的に
行って、メモリを節約できるデータ抽出／挿入方法を提
供するところにある。本発明がなそうとする他の技術的
課題は、大きさがバイトやワード単位ではない場合のデ
ータパケットの連続的な抽出及び挿入を効率的に行っ
て、メモリを節約できるデータ抽出／挿入装置を提供す
るところにある。
【０００７】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明の第１実施例によるデータ抽出方法は、
ソースレジスタ及び目的レジスタを備え、データ抽出の
基準位置を示すポジション値と抽出するデータの大きさ
を示すオフセット値とを利用して前記ソースレジスタか
ら前記目的レジスタにデータを抽出するためのＤＳＰの
データ抽出方法において、（ａ）Ｎ（Ｎは自然数）ビッ
トのメモリブロックを複数備えるメモリの第Ｍ（Ｍは自
然数）番目メモリブロックに貯蔵されているデータを前
記ソースレジスタの上位ハーフビットに貯蔵し、第Ｍ＋
１番目メモリブロックに貯蔵されているデータを前記ソ
ースレジスタの下位ハーフビットに貯蔵する段階、
（ｂ）前記ソースレジスタの前記ポジション値に対応す
る位置から前記オフセット値に対応する大きさのデータ
を抽出して前記目的レジスタに貯蔵し、前記ポジション
値と前記オフセット値とを加えて新しいポジション値と
設定する段階、（ｃ）前記新しいポジション値が所定の
モジューロ値より大きいか小さいかを判断し、前記ポジ
ション値が前記モジューロ値より小さければフラッグ信
号を第１論理レベルに、前記ポジション値が前記モジュ
ーロ値より大きければ前記フラッグ信号を第２論理レベ
ルに発する段階、（ｄ）前記フラッグ信号が第１論理レ
ベルならば前記新しいポジション値を利用して前記
（ｂ）段階及び（ｃ）段階の動作を反復し、前記フラッ
グ信号が第２論理レベルならば前記ソースレジスタの下
位部分のデータを前記ソースレジスタの上位部分に貯蔵
する段階、（ｅ）第２論理レベルを有する前記フラッグ
信号に応じて前記メモリの第Ｍ＋２番目メモリブロック
に貯蔵されているデータを前記ソースレジスタの下位部
分に貯蔵し、前記新しいポジション値から前記モジュー
ロ値を引いた値を次のポジション値と設定して前記
（ｂ）段階に戻る段階を備えることを特徴とする。
るための本発明の第１実施例によるデータ抽出方法は、
ソースレジスタ及び目的レジスタを備え、データ抽出の
基準位置を示すポジション値と抽出するデータの大きさ
を示すオフセット値とを利用して前記ソースレジスタか
ら前記目的レジスタにデータを抽出するためのＤＳＰの
データ抽出方法において、（ａ）Ｎ（Ｎは自然数）ビッ
トのメモリブロックを複数備えるメモリの第Ｍ（Ｍは自
然数）番目メモリブロックに貯蔵されているデータを前
記ソースレジスタの上位ハーフビットに貯蔵し、第Ｍ＋
１番目メモリブロックに貯蔵されているデータを前記ソ
ースレジスタの下位ハーフビットに貯蔵する段階、
（ｂ）前記ソースレジスタの前記ポジション値に対応す
る位置から前記オフセット値に対応する大きさのデータ
を抽出して前記目的レジスタに貯蔵し、前記ポジション
値と前記オフセット値とを加えて新しいポジション値と
設定する段階、（ｃ）前記新しいポジション値が所定の
モジューロ値より大きいか小さいかを判断し、前記ポジ
ション値が前記モジューロ値より小さければフラッグ信
号を第１論理レベルに、前記ポジション値が前記モジュ
ーロ値より大きければ前記フラッグ信号を第２論理レベ
ルに発する段階、（ｄ）前記フラッグ信号が第１論理レ
ベルならば前記新しいポジション値を利用して前記
（ｂ）段階及び（ｃ）段階の動作を反復し、前記フラッ
グ信号が第２論理レベルならば前記ソースレジスタの下
位部分のデータを前記ソースレジスタの上位部分に貯蔵
する段階、（ｅ）第２論理レベルを有する前記フラッグ
信号に応じて前記メモリの第Ｍ＋２番目メモリブロック
に貯蔵されているデータを前記ソースレジスタの下位部
分に貯蔵し、前記新しいポジション値から前記モジュー
ロ値を引いた値を次のポジション値と設定して前記
（ｂ）段階に戻る段階を備えることを特徴とする。
【０００８】前記ソースレジスタ及び前記目的レジスタ
は２Ｎビットのサイズを有し、前記モジューロ値はＮで
あることを特徴とする。前記ソースレジスタの上位部分
は前記ソースレジスタの半分であることを特徴とする。
は２Ｎビットのサイズを有し、前記モジューロ値はＮで
あることを特徴とする。前記ソースレジスタの上位部分
は前記ソースレジスタの半分であることを特徴とする。
【０００９】前記技術的課題を達成するための本発明の
第２実施例によるデータ挿入方法は、ソースレジスタ及
び目的レジスタを備え、データが挿入される基準位置を
示すポジション値と挿入するデータの大きさを示すオフ
セット値とを利用して前記ソースレジスタから前記目的
レジスタにデータを挿入するためのＤＳＰのデータ挿入
方法において、（ａ）前記ソースレジスタのデータのう
ち前記オフセット値の大きさを有するデータを前記目的
レジスタの前記ポジション値に対応する位置に挿入して
前記目的レジスタに貯蔵し、前記ポジション値と前記オ
フセット値とを加えて新しいポジション値と設定する段
階、（ｂ）前記新しいポジション値が所定のモジューロ
値より大きいか小さいかを判断し、前記ポジション値が
前記モジューロ値より小さければフラッグ信号を第１論
理レベルに、前記ポジション値が前記モジューロ値より
大きければ前記フラッグ信号を第２論理レベルに発する
段階、（ｃ）前記フラッグ信号が第１論理レベルならば
前記新しいポジション値を利用して前記（ａ）段階及び
（ｂ）段階の動作を反復し、前記フラッグ信号が第２論
理レベルならば前記目的レジスタの上位ハーフビットの
データをＮ（Ｎは自然数）ビットのメモリブロックを複
数備えるメモリの第Ｍ（Ｍは自然数）番目メモリブロッ
クに貯蔵する段階、（ｄ）第２論理レベルを有する前記
フラッグ信号に応じて前記目的レジスタの下位ハーフビ
ットのデータを前記目的レジスタの上位ハーフビットに
貯蔵して前記新しいポジション値から前記モジューロ値
を引いた値を次のポジション値と設定して前記（ａ）段
階に戻る段階、を備えることを特徴とする。
第２実施例によるデータ挿入方法は、ソースレジスタ及
び目的レジスタを備え、データが挿入される基準位置を
示すポジション値と挿入するデータの大きさを示すオフ
セット値とを利用して前記ソースレジスタから前記目的
レジスタにデータを挿入するためのＤＳＰのデータ挿入
方法において、（ａ）前記ソースレジスタのデータのう
ち前記オフセット値の大きさを有するデータを前記目的
レジスタの前記ポジション値に対応する位置に挿入して
前記目的レジスタに貯蔵し、前記ポジション値と前記オ
フセット値とを加えて新しいポジション値と設定する段
階、（ｂ）前記新しいポジション値が所定のモジューロ
値より大きいか小さいかを判断し、前記ポジション値が
前記モジューロ値より小さければフラッグ信号を第１論
理レベルに、前記ポジション値が前記モジューロ値より
大きければ前記フラッグ信号を第２論理レベルに発する
段階、（ｃ）前記フラッグ信号が第１論理レベルならば
前記新しいポジション値を利用して前記（ａ）段階及び
（ｂ）段階の動作を反復し、前記フラッグ信号が第２論
理レベルならば前記目的レジスタの上位ハーフビットの
データをＮ（Ｎは自然数）ビットのメモリブロックを複
数備えるメモリの第Ｍ（Ｍは自然数）番目メモリブロッ
クに貯蔵する段階、（ｄ）第２論理レベルを有する前記
フラッグ信号に応じて前記目的レジスタの下位ハーフビ
ットのデータを前記目的レジスタの上位ハーフビットに
貯蔵して前記新しいポジション値から前記モジューロ値
を引いた値を次のポジション値と設定して前記（ａ）段
階に戻る段階、を備えることを特徴とする。
【００１０】前記ソースレジスタ及び前記目的レジスタ
は２Ｎビットのサイズを有し、 前記モジューロ値はＮ
であることを特徴とする。
は２Ｎビットのサイズを有し、 前記モジューロ値はＮ
であることを特徴とする。
【００１１】前記他の技術的課題を達成するための本発
明の第１実施例によるデータ抽出及び挿入装置は、デー
タ抽出及び挿入部、ポジション値発生部及びフラッグ信
号発生部を備えることを特徴とする。
明の第１実施例によるデータ抽出及び挿入装置は、デー
タ抽出及び挿入部、ポジション値発生部及びフラッグ信
号発生部を備えることを特徴とする。
【００１２】データ抽出及び挿入部は所定のプレポジシ
ョン値と抽出するデータの大きさを示すオフセット値と
を受信して所定のフラッグ信号の第１論理レベルに応じ
てソースレジスタから目的レジスタにデータを抽出また
は挿入し、前記フラッグ信号の第２論理レベルに応じ
て、前記ソースレジスタや前記目的レジスタにメモリか
らデータを受信して貯蔵したり、前記メモリに前記ソー
スレジスタや前記目的レジスタからデータを受信して貯
蔵したりする。ポジション値発生部は外部から入力され
るプレポジション値と外部から入力される前記オフセッ
ト値とを加えて前記ポジション値を発する。
ョン値と抽出するデータの大きさを示すオフセット値と
を受信して所定のフラッグ信号の第１論理レベルに応じ
てソースレジスタから目的レジスタにデータを抽出また
は挿入し、前記フラッグ信号の第２論理レベルに応じ
て、前記ソースレジスタや前記目的レジスタにメモリか
らデータを受信して貯蔵したり、前記メモリに前記ソー
スレジスタや前記目的レジスタからデータを受信して貯
蔵したりする。ポジション値発生部は外部から入力され
るプレポジション値と外部から入力される前記オフセッ
ト値とを加えて前記ポジション値を発する。
【００１３】フラッグ信号発生部は前記ポジション値を
受信して所定のモジューロ値と比較し、前記ポジション
値が前記モジューロ値より小さければ前記ポジション値
を前記プレポジション値として発し、前記ポジション値
が前記モジューロ値より大きければ前記ポジション値か
ら前記モジューロ値を引いた値を前記プレポジション値
として発し、前記ポジション値と前記モジューロ値との
比較結果により前記フラッグ信号を発する。
受信して所定のモジューロ値と比較し、前記ポジション
値が前記モジューロ値より小さければ前記ポジション値
を前記プレポジション値として発し、前記ポジション値
が前記モジューロ値より大きければ前記ポジション値か
ら前記モジューロ値を引いた値を前記プレポジション値
として発し、前記ポジション値と前記モジューロ値との
比較結果により前記フラッグ信号を発する。
【００１４】前記ポジション値発生部は前記プレポジシ
ョン値を貯蔵するプレポジション値貯蔵部、外部から入
力されるオフセット値を貯蔵するオフセット値貯蔵部、
前記プレポジション値貯蔵部の出力と前記オフセット値
貯蔵部の出力とを加えて前記ポジション値を発する加算
部を備えることを特徴とする。
ョン値を貯蔵するプレポジション値貯蔵部、外部から入
力されるオフセット値を貯蔵するオフセット値貯蔵部、
前記プレポジション値貯蔵部の出力と前記オフセット値
貯蔵部の出力とを加えて前記ポジション値を発する加算
部を備えることを特徴とする。
【００１５】前記フラッグ信号発生部は前記モジューロ
値を貯蔵するモジューロ値貯蔵部、前記ポジション値と
前記モジューロ値貯蔵部から出力される前記モジューロ
値の大きさを比較し、前記ポジション値が前記モジュー
ロ値より小さい場合には前記ポジション値を所定の選択
部に出力し、前記ポジション値が前記モジューロ値より
大きい場合には前記ポジション値を所定の減算部に出力
し、前記ポジション値と前記モジューロ値の大きさを比
較した結果により前記フラッグ信号を発する比較部、前
記ポジション値及び前記モジューロ値を受信し、前記ポ
ジション値からモジューロ値を引く演算を行う前記減算
部、前記フラッグ信号に応じて前記比較部から出力され
る前記ポジション値と前記減算部の出力のうち一つを選
択して前記プレポジション値として出力する選択部を備
えることを特徴とする。
値を貯蔵するモジューロ値貯蔵部、前記ポジション値と
前記モジューロ値貯蔵部から出力される前記モジューロ
値の大きさを比較し、前記ポジション値が前記モジュー
ロ値より小さい場合には前記ポジション値を所定の選択
部に出力し、前記ポジション値が前記モジューロ値より
大きい場合には前記ポジション値を所定の減算部に出力
し、前記ポジション値と前記モジューロ値の大きさを比
較した結果により前記フラッグ信号を発する比較部、前
記ポジション値及び前記モジューロ値を受信し、前記ポ
ジション値からモジューロ値を引く演算を行う前記減算
部、前記フラッグ信号に応じて前記比較部から出力され
る前記ポジション値と前記減算部の出力のうち一つを選
択して前記プレポジション値として出力する選択部を備
えることを特徴とする。
【００１６】前記比較部は前記ポジション値が前記モジ
ューロ値より小さければ前記フラッグ信号を第１論理レ
ベルに発し、前記ポジション値が前記モジューロ値より
大きければ前記フラッグ信号を第２論理レベルに発す
る。前記選択部は前記フラッグ信号が第１論理レベルな
らば前記比較部から出力される前記ポジション値を選択
して出力し、前記フラッグ信号が第２論理レベルならば
前記減算部の出力を選択して出力することを特徴とす
る。
ューロ値より小さければ前記フラッグ信号を第１論理レ
ベルに発し、前記ポジション値が前記モジューロ値より
大きければ前記フラッグ信号を第２論理レベルに発す
る。前記選択部は前記フラッグ信号が第１論理レベルな
らば前記比較部から出力される前記ポジション値を選択
して出力し、前記フラッグ信号が第２論理レベルならば
前記減算部の出力を選択して出力することを特徴とす
る。
【００１７】前記データ抽出及び挿入部は、データ抽出
動作の場合に前記フラッグ信号の第１論理レベルに応じ
て前記ソースレジスタのデータのうち前記オフセット値
の大きさを有するデータを前記目的レジスタの前記プレ
ポジション値に対応する位置に挿入して前記目的レジス
タに貯蔵し、前記フラッグ信号の第２論理レベルに応じ
て前記ソースレジスタの下位ハーフビットのデータを前
記ソースレジスタの上位ハーフビットに貯蔵し、Ｎ（Ｎ
は自然数）ビットのメモリブロックを複数備えるメモリ
のＭ（Ｍは自然数）番目メモリブロックに貯蔵されてい
るデータを前記ソースレジスタの下位ハーフビットに貯
蔵することを特徴とする。
動作の場合に前記フラッグ信号の第１論理レベルに応じ
て前記ソースレジスタのデータのうち前記オフセット値
の大きさを有するデータを前記目的レジスタの前記プレ
ポジション値に対応する位置に挿入して前記目的レジス
タに貯蔵し、前記フラッグ信号の第２論理レベルに応じ
て前記ソースレジスタの下位ハーフビットのデータを前
記ソースレジスタの上位ハーフビットに貯蔵し、Ｎ（Ｎ
は自然数）ビットのメモリブロックを複数備えるメモリ
のＭ（Ｍは自然数）番目メモリブロックに貯蔵されてい
るデータを前記ソースレジスタの下位ハーフビットに貯
蔵することを特徴とする。
【００１８】前記データ抽出及び挿入部は、データ挿入
動作の場合に前記フラッグ信号の第１論理レベルに応じ
て前記目的レジスタの前記プレポジション値に対応する
位置に前記オフセット値に対応する大きさのデータを挿
入し、前記フラッグ信号の第２論理レベルに応じて前記
目的レジスタの上位ハーフビットのデータをＮ（Ｎは自
然数）ビットのメモリブロックを複数備えるメモリの第
Ｍ（Ｍは自然数）番目メモリブロックに貯蔵し、前記目
的レジスタの下位ハーフビットのデータを前記目的レジ
スタの上位ハーフビットに貯蔵することを特徴とする。
動作の場合に前記フラッグ信号の第１論理レベルに応じ
て前記目的レジスタの前記プレポジション値に対応する
位置に前記オフセット値に対応する大きさのデータを挿
入し、前記フラッグ信号の第２論理レベルに応じて前記
目的レジスタの上位ハーフビットのデータをＮ（Ｎは自
然数）ビットのメモリブロックを複数備えるメモリの第
Ｍ（Ｍは自然数）番目メモリブロックに貯蔵し、前記目
的レジスタの下位ハーフビットのデータを前記目的レジ
スタの上位ハーフビットに貯蔵することを特徴とする。
【００１９】前記ソースレジスタ及び前記目的レジスタ
は２Ｎビットのサイズを有することを特徴とする。前記
モジューロ値はＮであることを特徴とする。前記データ
抽出及び挿入装置はＤＳＰに装着される。
は２Ｎビットのサイズを有することを特徴とする。前記
モジューロ値はＮであることを特徴とする。前記データ
抽出及び挿入装置はＤＳＰに装着される。
【００２０】前記他の技術的課題を達成するための本発
明の第２実施例によるＤＳＰは、ポジション値発生部、
フラッグ信号発生部及びデータパケット抽出及び挿入手
段を備える。
明の第２実施例によるＤＳＰは、ポジション値発生部、
フラッグ信号発生部及びデータパケット抽出及び挿入手
段を備える。
【００２１】ポジション値発生部は、外部から入力され
るプレポジション値と外部から入力されるオフセット値
とを加えて前記ポジション値を発する。
るプレポジション値と外部から入力されるオフセット値
とを加えて前記ポジション値を発する。
【００２２】フラッグ信号発生部は前記ポジション値を
受信して所定のモジューロ値と比較し、前記ポジション
値が前記モジューロ値より小さければ前記ポジション値
を前記プレポジション値として発し、前記ポジション値
が前記モジューロ値より大きければ前記ポジション値か
ら前記モジューロ値を引いた値を前記プレポジション値
として発し、前記ポジション値と前記モジューロ値との
比較結果により前記フラッグ信号を発する。
受信して所定のモジューロ値と比較し、前記ポジション
値が前記モジューロ値より小さければ前記ポジション値
を前記プレポジション値として発し、前記ポジション値
が前記モジューロ値より大きければ前記ポジション値か
ら前記モジューロ値を引いた値を前記プレポジション値
として発し、前記ポジション値と前記モジューロ値との
比較結果により前記フラッグ信号を発する。
【００２３】データパケット抽出及び挿入手段はバイト
やワードの大きさを有するデータパケットを抽出したり
挿入する手段であり、所定のプレポジション値と抽出す
るデータの大きさを示す前記オフセット値とを受信して
所定のフラッグ信号の第１論理レベルに応じてソースレ
ジスタから目的レジスタにデータを抽出または挿入し、
前記フラッグ信号の第２論理レベルに応じて前記ソース
レジスタや前記目的レジスタにメモリからデータを受信
して貯蔵したり前記メモリにデータを貯蔵する。
やワードの大きさを有するデータパケットを抽出したり
挿入する手段であり、所定のプレポジション値と抽出す
るデータの大きさを示す前記オフセット値とを受信して
所定のフラッグ信号の第１論理レベルに応じてソースレ
ジスタから目的レジスタにデータを抽出または挿入し、
前記フラッグ信号の第２論理レベルに応じて前記ソース
レジスタや前記目的レジスタにメモリからデータを受信
して貯蔵したり前記メモリにデータを貯蔵する。
【００２４】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を説明することにより、本発明を
詳細に説明する。各図面に提示された同じ参照符号は、
同じか均等な構成要素を示す。図２は本発明の第２実施
例によるデータ抽出方法を示すフローチャートである。
図３は図２のデータ抽出方法の概念を説明する図面であ
る。
発明の望ましい実施例を説明することにより、本発明を
詳細に説明する。各図面に提示された同じ参照符号は、
同じか均等な構成要素を示す。図２は本発明の第２実施
例によるデータ抽出方法を示すフローチャートである。
図３は図２のデータ抽出方法の概念を説明する図面であ
る。
【００２５】図２を参照すれば、本発明の第１実施例に
よるデータ抽出方法２００はソースレジスタ及び目的レ
ジスタを備え、データ抽出の基準位置を示すポジション
値と抽出するデータの大きさを示すオフセット値とを利
用して前記ソースレジスタから前記目的レジスタにデー
タを抽出するためのＤＳＰのデータ抽出方法である。さ
らに説明すれば、データ抽出方法２００は、Ｎ（Ｎは自
然数）ビットのメモリブロックを複数備えるメモリの第
Ｍ（Ｍは自然数）番目メモリブロックに貯蔵されている
データを前記ソースレジスタの上位ハーフビットに貯蔵
し、第Ｍ＋１番目メモリブロックに貯蔵されているデー
タを前記ソースレジスタの下位ハーフビットに貯蔵する
（２１０段階）。
よるデータ抽出方法２００はソースレジスタ及び目的レ
ジスタを備え、データ抽出の基準位置を示すポジション
値と抽出するデータの大きさを示すオフセット値とを利
用して前記ソースレジスタから前記目的レジスタにデー
タを抽出するためのＤＳＰのデータ抽出方法である。さ
らに説明すれば、データ抽出方法２００は、Ｎ（Ｎは自
然数）ビットのメモリブロックを複数備えるメモリの第
Ｍ（Ｍは自然数）番目メモリブロックに貯蔵されている
データを前記ソースレジスタの上位ハーフビットに貯蔵
し、第Ｍ＋１番目メモリブロックに貯蔵されているデー
タを前記ソースレジスタの下位ハーフビットに貯蔵する
（２１０段階）。
【００２６】前記ソースレジスタの前記ポジション値に
対応する位置から前記オフセット値に対応する大きさの
データを抽出して、前記目的レジスタに貯蔵し、前記ポ
ジション値と前記オフセット値とを加えて、新しいポジ
ション値と設定する（２２０段階）。前記新しいポジシ
ョン値が所定のモジューロ値より大きいか小さいかを判
断し、前記ポジション値が前記モジューロ値より小さけ
ればフラッグ信号を第１論理レベルに、前記ポジション
値が前記モジューロ値より大きければ前記フラッグ信号
を第２論理レベルに発する（２３０段階）。
対応する位置から前記オフセット値に対応する大きさの
データを抽出して、前記目的レジスタに貯蔵し、前記ポ
ジション値と前記オフセット値とを加えて、新しいポジ
ション値と設定する（２２０段階）。前記新しいポジシ
ョン値が所定のモジューロ値より大きいか小さいかを判
断し、前記ポジション値が前記モジューロ値より小さけ
ればフラッグ信号を第１論理レベルに、前記ポジション
値が前記モジューロ値より大きければ前記フラッグ信号
を第２論理レベルに発する（２３０段階）。
【００２７】前記フラッグ信号が第１論理レベルならば
前記新しいポジション値を利用して前記２２０段階及び
２３０段階の動作を反復し（２４０段階）、前記フラッ
グ信号が第２論理レベルならば前記ソースレジスタの下
位ハーフビットのデータを前記ソースレジスタの上位ハ
ーフビットに貯蔵する（２５０，２６０段階）。第２論
理レベルを有する前記フラッグ信号に応じて前記メモリ
の第Ｍ＋２番目メモリブロックに貯蔵されているデータ
を前記ソースレジスタの下位ハーフビットに貯蔵し、前
記新しいポジション値から前記モジューロ値を引いた値
を次のポジション値と設定して前記２２０段階に戻る
（２７０段階）。前記ソースレジスタ及び前記目的レジ
スタは２Ｎビットのサイズを有し、前記モジューロ値は
Ｎであることを特徴とする。
前記新しいポジション値を利用して前記２２０段階及び
２３０段階の動作を反復し（２４０段階）、前記フラッ
グ信号が第２論理レベルならば前記ソースレジスタの下
位ハーフビットのデータを前記ソースレジスタの上位ハ
ーフビットに貯蔵する（２５０，２６０段階）。第２論
理レベルを有する前記フラッグ信号に応じて前記メモリ
の第Ｍ＋２番目メモリブロックに貯蔵されているデータ
を前記ソースレジスタの下位ハーフビットに貯蔵し、前
記新しいポジション値から前記モジューロ値を引いた値
を次のポジション値と設定して前記２２０段階に戻る
（２７０段階）。前記ソースレジスタ及び前記目的レジ
スタは２Ｎビットのサイズを有し、前記モジューロ値は
Ｎであることを特徴とする。
【００２８】以下図２及び図３を参照して、本発明の第
１実施例によるデータ抽出方法が詳細に説明する。図３
にはソースレジスタＳ＿ＲＥＧ（１），Ｓ＿ＲＥＧ
（２）が２つ、目的レジスタＤ＿ＲＥＧ（１），Ｄ＿Ｒ
ＥＧ（２）が２つ示されている。ソースレジスタＳ＿Ｒ
ＥＧ（１）とソースレジスタＳ＿ＲＥＧ（２）とは同じ
レジスタである。すなわち、後述されるソースレジスタ
Ｓ＿ＲＥＧ（１）の下位ハーフビットのデータが同じソ
ースレジスタＳ＿ＲＥＧ（１）の上位ハーフビットにコ
ピーされる動作を説明するために２つに分けて示しただ
けである。目的レジスタＤ＿ＲＥＧ（１）と目的レジス
タＤ＿ＲＥＧ（２）も同様に同じレジスタである。
１実施例によるデータ抽出方法が詳細に説明する。図３
にはソースレジスタＳ＿ＲＥＧ（１），Ｓ＿ＲＥＧ
（２）が２つ、目的レジスタＤ＿ＲＥＧ（１），Ｄ＿Ｒ
ＥＧ（２）が２つ示されている。ソースレジスタＳ＿Ｒ
ＥＧ（１）とソースレジスタＳ＿ＲＥＧ（２）とは同じ
レジスタである。すなわち、後述されるソースレジスタ
Ｓ＿ＲＥＧ（１）の下位ハーフビットのデータが同じソ
ースレジスタＳ＿ＲＥＧ（１）の上位ハーフビットにコ
ピーされる動作を説明するために２つに分けて示しただ
けである。目的レジスタＤ＿ＲＥＧ（１）と目的レジス
タＤ＿ＲＥＧ（２）も同様に同じレジスタである。
【００２９】メモリは普通Ｎビットのサイズを有する。
ここで、Ｎは自然数である。一般的にメモリは１６ビッ
トや３２ビットのサイズを有する。普通一つのデータパ
ケットのサイズはバイトやワード単位である。従って、
バイトやワードのサイズを有するデータパケットは、メ
モリからレジスタに移動される場合にデータパケットが
分割されずに移動されうる。しかし、データパケットの
サイズがバイトやワード単位ではなくして処理さるべき
データパケットが連続的な場合、バイトやワードサイズ
を有さないデータパケットはメモリからレジスタに移動
する場合にデータパケットが分割されるという問題があ
る。
ここで、Ｎは自然数である。一般的にメモリは１６ビッ
トや３２ビットのサイズを有する。普通一つのデータパ
ケットのサイズはバイトやワード単位である。従って、
バイトやワードのサイズを有するデータパケットは、メ
モリからレジスタに移動される場合にデータパケットが
分割されずに移動されうる。しかし、データパケットの
サイズがバイトやワード単位ではなくして処理さるべき
データパケットが連続的な場合、バイトやワードサイズ
を有さないデータパケットはメモリからレジスタに移動
する場合にデータパケットが分割されるという問題があ
る。
【００３０】また、レジスタからメモリにデータパケッ
トが貯蔵される場合にも１６ビットや３２ビットのメモ
リ空間を全て満たせずに次のメモリに貯蔵されるので、
メモリ空間を効率的に使用できなくなる。本発明の第１
実施例によるデータ抽出方法２００はこのような問題を
解決するためのものである。図３のメモリ３００はデー
タパケットの大きさがバイトやワード単位ではない場合
を示す。図３では説明の便宜のためにデータパケットＰ
０，Ｐ１ …，Ｐ１３はそれぞれ７ビットのサイズを有
するものとする。
トが貯蔵される場合にも１６ビットや３２ビットのメモ
リ空間を全て満たせずに次のメモリに貯蔵されるので、
メモリ空間を効率的に使用できなくなる。本発明の第１
実施例によるデータ抽出方法２００はこのような問題を
解決するためのものである。図３のメモリ３００はデー
タパケットの大きさがバイトやワード単位ではない場合
を示す。図３では説明の便宜のためにデータパケットＰ
０，Ｐ１ …，Ｐ１３はそれぞれ７ビットのサイズを有
するものとする。
【００３１】メモリ３００は、説明の便宜のために、１
６ビットサイズを有して複数のメモリブロックを備える
ものとする。第１メモリブロックＭ１に７ビットの大き
さを有する第１データパケットＰ０と第２データパケッ
トＰ１とが貯蔵されている。第３データパケットＰ２も
７ビットのサイズを有するが、第１メモリブロックＭ１
に全て貯蔵されえないので、第１メモリブロックＭ１に
２ビット、第２メモリブロックＭ２に５ビットが貯蔵さ
れる。第４データパケットＰ３が第２メモリブロックＭ
２に貯蔵されている。第５データパケットＰ４は第２メ
モリブロックＭ２に全て貯蔵されえないので、第２メモ
リブロックＭ２に４ビット、第３メモリブロックＭ３に
３ビットが貯蔵される。かような方法で、第１４データ
パケットＰ１３の一部が第６メモリブロックＭ６に貯蔵
されている。
６ビットサイズを有して複数のメモリブロックを備える
ものとする。第１メモリブロックＭ１に７ビットの大き
さを有する第１データパケットＰ０と第２データパケッ
トＰ１とが貯蔵されている。第３データパケットＰ２も
７ビットのサイズを有するが、第１メモリブロックＭ１
に全て貯蔵されえないので、第１メモリブロックＭ１に
２ビット、第２メモリブロックＭ２に５ビットが貯蔵さ
れる。第４データパケットＰ３が第２メモリブロックＭ
２に貯蔵されている。第５データパケットＰ４は第２メ
モリブロックＭ２に全て貯蔵されえないので、第２メモ
リブロックＭ２に４ビット、第３メモリブロックＭ３に
３ビットが貯蔵される。かような方法で、第１４データ
パケットＰ１３の一部が第６メモリブロックＭ６に貯蔵
されている。
【００３２】まず、第Ｍメモリブロックに貯蔵されてい
るデータをソースレジスタＳ＿ＲＥＧ（１）の上位ハー
フビットに貯蔵し、第Ｍ＋１番目メモリブロックに貯蔵
されているデータをソースレジスタＳ＿ＲＥＧ（１）の
下位ハーフビットに貯蔵する（２１０段階）。ここで、
Ｍは説明の便宜のために１とする。従って、第１メモリ
ブロックＭ１に貯蔵されているデータをソースレジスタ
Ｓ＿ＲＥＧ（１）の上位ハーフビットに貯蔵し、第２メ
モリブロックＭ２に貯蔵されているデータをソースレジ
スタＳ＿ＲＥＧ（１）の下位ハーフビットに貯蔵する。
るデータをソースレジスタＳ＿ＲＥＧ（１）の上位ハー
フビットに貯蔵し、第Ｍ＋１番目メモリブロックに貯蔵
されているデータをソースレジスタＳ＿ＲＥＧ（１）の
下位ハーフビットに貯蔵する（２１０段階）。ここで、
Ｍは説明の便宜のために１とする。従って、第１メモリ
ブロックＭ１に貯蔵されているデータをソースレジスタ
Ｓ＿ＲＥＧ（１）の上位ハーフビットに貯蔵し、第２メ
モリブロックＭ２に貯蔵されているデータをソースレジ
スタＳ＿ＲＥＧ（１）の下位ハーフビットに貯蔵する。
【００３３】従って、第１データパケットＰ０ないし第
４データパケットＰ３と第５データパケットＰ４の一部
とがソースレジスタに貯蔵される。このような過程は図
３にて（１）と（２）とで示されている。ソースレジス
タＳ＿ＲＥＧ（１）はメモリのサイズの２倍のサイズを
有する。すなわち、ここでは３２ビットのサイズを有す
る。ソースレジスタＳ＿ＲＥＧ（１）のポジション値に
対応する位置からオフセット値に対応する大きさのデー
タを抽出して、目的レジスタＤ＿ＲＥＧ（１）に貯蔵
し、ポジション値とオフセット値とを加えて、新しいポ
ジション値と設定する（２２０段階）。
４データパケットＰ３と第５データパケットＰ４の一部
とがソースレジスタに貯蔵される。このような過程は図
３にて（１）と（２）とで示されている。ソースレジス
タＳ＿ＲＥＧ（１）はメモリのサイズの２倍のサイズを
有する。すなわち、ここでは３２ビットのサイズを有す
る。ソースレジスタＳ＿ＲＥＧ（１）のポジション値に
対応する位置からオフセット値に対応する大きさのデー
タを抽出して、目的レジスタＤ＿ＲＥＧ（１）に貯蔵
し、ポジション値とオフセット値とを加えて、新しいポ
ジション値と設定する（２２０段階）。
【００３４】ポジション値ＰＶはデータ抽出の基準位置
を示し、オフセット値は抽出するデータの大きさを示
す。ここで、オフセット値は一つのデータパケットを抽
出するために７ビットとする。最初のポジション値ＰＶ
１からオフセット値に対応する大きさのデータを抽出す
る。オフセット値が一つのデータパケットの大きさと同
じなので、結局、第１データパケットＰ０が抽出されて
目的レジスタＤ＿ＲＥＧ（１）に貯蔵される。そして、
以前のポジション値ＰＶ１にオフセット値を加えて、新
しいポジション値ＰＶ２と設定する。従って、新しいポ
ジション値ＰＶ２は、もとのポジション値ＰＶ１より７
ビットほど大きくなる。最初のポジション値ＰＶ１がソ
ースレジスタＳ＿ＲＥＧ（１）の０番目ビットならば、
新しいポジション値ＰＶ２はソースレジスタＳ＿ＲＥＧ
（１）の７番目ビットとなる。
を示し、オフセット値は抽出するデータの大きさを示
す。ここで、オフセット値は一つのデータパケットを抽
出するために７ビットとする。最初のポジション値ＰＶ
１からオフセット値に対応する大きさのデータを抽出す
る。オフセット値が一つのデータパケットの大きさと同
じなので、結局、第１データパケットＰ０が抽出されて
目的レジスタＤ＿ＲＥＧ（１）に貯蔵される。そして、
以前のポジション値ＰＶ１にオフセット値を加えて、新
しいポジション値ＰＶ２と設定する。従って、新しいポ
ジション値ＰＶ２は、もとのポジション値ＰＶ１より７
ビットほど大きくなる。最初のポジション値ＰＶ１がソ
ースレジスタＳ＿ＲＥＧ（１）の０番目ビットならば、
新しいポジション値ＰＶ２はソースレジスタＳ＿ＲＥＧ
（１）の７番目ビットとなる。
【００３５】新しいポジション値ＰＶ２が所定のモジュ
ーロ値ＭＶより大きいか小さいかを判断し、ポジション
値ＰＶ２がモジューロ値ＭＶより小さければフラッグ信
号を第１論理レベルに、ポジション値ＰＶ２がモジュー
ロ値ＭＶより大きければフラッグ信号を第２論理レベル
に発する（２３０段階）。フラッグ信号が第１論理レベ
ルならば新しいポジション値を利用して前記２２０段階
及び２３０段階の動作を反復する（２４０段階）。さら
に説明すれば、ポジション値ＰＶ２が所定のモジューロ
値ＭＶより大きいか小さいかを比較する。ここで、モジ
ューロ値ＭＶはソースレジスタＳ＿ＲＥＧ（１）または
目的レジスタＤ＿ＲＥＧ（１）の大きさの１／２値であ
る。従って、図３では１６になる。
ーロ値ＭＶより大きいか小さいかを判断し、ポジション
値ＰＶ２がモジューロ値ＭＶより小さければフラッグ信
号を第１論理レベルに、ポジション値ＰＶ２がモジュー
ロ値ＭＶより大きければフラッグ信号を第２論理レベル
に発する（２３０段階）。フラッグ信号が第１論理レベ
ルならば新しいポジション値を利用して前記２２０段階
及び２３０段階の動作を反復する（２４０段階）。さら
に説明すれば、ポジション値ＰＶ２が所定のモジューロ
値ＭＶより大きいか小さいかを比較する。ここで、モジ
ューロ値ＭＶはソースレジスタＳ＿ＲＥＧ（１）または
目的レジスタＤ＿ＲＥＧ（１）の大きさの１／２値であ
る。従って、図３では１６になる。
【００３６】モジューロ値ＭＶについてさらに説明す
る。モジューロ値ＭＶは、ポジション値ＰＶが示すソー
スレジスタＳ＿ＲＥＧ（１）でのアドレスの範囲を規定
したものである。ポジション値ＰＶが示すアドレスが定
められたモジューロ値ＭＶを超える場合、ポジション値
ＰＶは、定められたモジューロ値ＭＶの範囲内に再び戻
る。例えば、モジューロ値ＭＶが１６であって、ポジシ
ョン値ＰＶが１０であって、オフセット値が３である場
合、ポジション値ＰＶにオフセット値を加えた結果であ
る１３は、モジューロ値ＭＶの１６より小さい。この場
合には、そのまま１３が新しいポジション値ＰＶにな
る。
る。モジューロ値ＭＶは、ポジション値ＰＶが示すソー
スレジスタＳ＿ＲＥＧ（１）でのアドレスの範囲を規定
したものである。ポジション値ＰＶが示すアドレスが定
められたモジューロ値ＭＶを超える場合、ポジション値
ＰＶは、定められたモジューロ値ＭＶの範囲内に再び戻
る。例えば、モジューロ値ＭＶが１６であって、ポジシ
ョン値ＰＶが１０であって、オフセット値が３である場
合、ポジション値ＰＶにオフセット値を加えた結果であ
る１３は、モジューロ値ＭＶの１６より小さい。この場
合には、そのまま１３が新しいポジション値ＰＶにな
る。
【００３７】しかし、もしオフセット値ＰＶが８なら
ば、ポジション値ＰＶとオフセット値とを加えた結果は
１８であり、これはモジューロ値ＭＶの１６より大きい
ので１８から１６を引いた結果である２が新しいポジシ
ョン値ＰＶになる。すなわち、ポジション値ＰＶは、モ
ジューロ値ＭＶより常に小さい値と決定される。このよ
うな概念をＤＳＰのモジューロアドレシング概念とい
う。ポジション値ＰＶ２は、ソースレジスタＳ＿ＲＥＧ
（１）の７番目ビットであって、モジューロ値ＭＶは１
６である。ポジション値ＰＶ２がモジューロ値ＭＶより
小さいので、フラッグ信号は第１論理レベルに発せられ
る。
ば、ポジション値ＰＶとオフセット値とを加えた結果は
１８であり、これはモジューロ値ＭＶの１６より大きい
ので１８から１６を引いた結果である２が新しいポジシ
ョン値ＰＶになる。すなわち、ポジション値ＰＶは、モ
ジューロ値ＭＶより常に小さい値と決定される。このよ
うな概念をＤＳＰのモジューロアドレシング概念とい
う。ポジション値ＰＶ２は、ソースレジスタＳ＿ＲＥＧ
（１）の７番目ビットであって、モジューロ値ＭＶは１
６である。ポジション値ＰＶ２がモジューロ値ＭＶより
小さいので、フラッグ信号は第１論理レベルに発せられ
る。
【００３８】フラッグ信号は、ポジション値ＰＶ２とモ
ジューロ値ＭＶの大きさを比較した結果に応じて、第１
論理レベルまたは第２論理レベルに発せられる信号であ
る。ここで、第１論理レベルは論理ハイレバルである
か、あるいは論理ローレベルでありうる。しかし、説明
の便宜のために論理ローレベルとする。フラッグ信号が
論理ローレベルであるので、第２１０段階の動作を再び
反復する。すなわち、ソースレジスタＳ＿ＲＥＧ（１）
のポジション値ＰＶ２からオフセット値に対応する大き
さのデータを抽出する。オフセット値が一つのデータパ
ケットの大きさと同じなので、結局第２データパケット
Ｐ１が抽出されて目的レジスタＤ＿ＲＥＧ（１）に貯蔵
される。目的レジスタＤ＿ＲＥＧ（１）に貯蔵されてい
た第１データパケットＰ０は外部に出力される。
ジューロ値ＭＶの大きさを比較した結果に応じて、第１
論理レベルまたは第２論理レベルに発せられる信号であ
る。ここで、第１論理レベルは論理ハイレバルである
か、あるいは論理ローレベルでありうる。しかし、説明
の便宜のために論理ローレベルとする。フラッグ信号が
論理ローレベルであるので、第２１０段階の動作を再び
反復する。すなわち、ソースレジスタＳ＿ＲＥＧ（１）
のポジション値ＰＶ２からオフセット値に対応する大き
さのデータを抽出する。オフセット値が一つのデータパ
ケットの大きさと同じなので、結局第２データパケット
Ｐ１が抽出されて目的レジスタＤ＿ＲＥＧ（１）に貯蔵
される。目的レジスタＤ＿ＲＥＧ（１）に貯蔵されてい
た第１データパケットＰ０は外部に出力される。
【００３９】そして、以前のポジション値ＰＶ２７とオ
フセット値とが加えられて新しいポジション値ＰＶ３が
１４と設定される。ポジション値ＰＶ３とモジューロ値
ＭＶとを比較する。ポジション値ＰＶ３がモジューロ値
ＭＶより小さいので、フラッグ信号は論理ローレベルに
発せられる。ソースレジスタＳ＿ＲＥＧ（１）の新しい
ポジション値ＰＶ３からオフセット値に対応する大きさ
のデータを抽出する。オフセット値が一つのデータパケ
ットの大きさと同じなので、結局第３データパケットＰ
２が抽出されて目的レジスタＤ＿ＲＥＧ（１）に貯蔵さ
れる。この時、目的レジスタＤ＿ＲＥＧ（１）に貯蔵さ
れていた第２データパケットＰ１は外部に出力される。
フセット値とが加えられて新しいポジション値ＰＶ３が
１４と設定される。ポジション値ＰＶ３とモジューロ値
ＭＶとを比較する。ポジション値ＰＶ３がモジューロ値
ＭＶより小さいので、フラッグ信号は論理ローレベルに
発せられる。ソースレジスタＳ＿ＲＥＧ（１）の新しい
ポジション値ＰＶ３からオフセット値に対応する大きさ
のデータを抽出する。オフセット値が一つのデータパケ
ットの大きさと同じなので、結局第３データパケットＰ
２が抽出されて目的レジスタＤ＿ＲＥＧ（１）に貯蔵さ
れる。この時、目的レジスタＤ＿ＲＥＧ（１）に貯蔵さ
れていた第２データパケットＰ１は外部に出力される。
【００４０】以前のポジション値ＰＶ３１４とオフセッ
ト値とを加えて、新しいポジション値ＰＶ４を２１と設
定する。そして、ポジション値ＰＶ４が所定のモジュー
ロ値ＭＶより大きいか小さいかを比較する。ポジション
値ＰＶ４は２１であってモジューロ値ＭＶは１６である
ので、ポジション値ＰＶ４がモジューロ値ＭＶより大き
い。従って、フラッグ信号は第２論理レベルに発せられ
る。フラッグ信号が第２論理レベルならば、ソースレジ
スタＳ＿ＲＥＧ（１）の下位ハーフビットのデータをソ
ースレジスタＳ＿ＲＥＧ（２）の上位ハーフビットに貯
蔵する（２６０段階）。
ト値とを加えて、新しいポジション値ＰＶ４を２１と設
定する。そして、ポジション値ＰＶ４が所定のモジュー
ロ値ＭＶより大きいか小さいかを比較する。ポジション
値ＰＶ４は２１であってモジューロ値ＭＶは１６である
ので、ポジション値ＰＶ４がモジューロ値ＭＶより大き
い。従って、フラッグ信号は第２論理レベルに発せられ
る。フラッグ信号が第２論理レベルならば、ソースレジ
スタＳ＿ＲＥＧ（１）の下位ハーフビットのデータをソ
ースレジスタＳ＿ＲＥＧ（２）の上位ハーフビットに貯
蔵する（２６０段階）。
【００４１】第２論理レベルを有するフラッグ信号に応
じて、メモリ３００の第Ｍ＋２番目メモリブロックに貯
蔵されているデータを、ソースレジスタＳ＿ＲＥＧ
（２）の下位ハーフビットに貯蔵し、新しいポジション
値ＰＶ４からモジューロ値ＭＶを引いた値を、次のポジ
ション値ＰＶ５と設定して、前記２２０段階に戻る（２
７０段階）。すなわち、図３にて第３データパケットＰ
２の一部と第４データパケットＰ３及び第５データパケ
ットＰ４の一部とが、ソースレジスタＳ＿ＲＥＧ（２）
の上位ハーフビットに貯蔵される。
じて、メモリ３００の第Ｍ＋２番目メモリブロックに貯
蔵されているデータを、ソースレジスタＳ＿ＲＥＧ
（２）の下位ハーフビットに貯蔵し、新しいポジション
値ＰＶ４からモジューロ値ＭＶを引いた値を、次のポジ
ション値ＰＶ５と設定して、前記２２０段階に戻る（２
７０段階）。すなわち、図３にて第３データパケットＰ
２の一部と第４データパケットＰ３及び第５データパケ
ットＰ４の一部とが、ソースレジスタＳ＿ＲＥＧ（２）
の上位ハーフビットに貯蔵される。
【００４２】そして、メモリ３００の第３メモリブロッ
クＭ３に貯蔵されているデータ、すなわち第５データパ
ケットＰ４の一部と第６データパケットＰ５及び第７デ
ータパケットＰ６の一部とを、ソースレジスタＳ＿ＲＥ
Ｇ（２）の下位ハーフビットに貯蔵する。このような動
作は図３にて（３）と示されている。そして、ポジショ
ン値ＰＶ４の２１とモジューロ値ＭＶＩＮ１６との差で
ある５を、新しいポジション値ＰＶ５と設定する。新し
いポジション値ＰＶ５からオフセット値に対応するデー
タを抽出して目的レジスタＤ＿ＲＥＧ（２）に貯蔵する
第２２０段階の動作を再び反復する。これは図３にて
（４）と示されている。
クＭ３に貯蔵されているデータ、すなわち第５データパ
ケットＰ４の一部と第６データパケットＰ５及び第７デ
ータパケットＰ６の一部とを、ソースレジスタＳ＿ＲＥ
Ｇ（２）の下位ハーフビットに貯蔵する。このような動
作は図３にて（３）と示されている。そして、ポジショ
ン値ＰＶ４の２１とモジューロ値ＭＶＩＮ１６との差で
ある５を、新しいポジション値ＰＶ５と設定する。新し
いポジション値ＰＶ５からオフセット値に対応するデー
タを抽出して目的レジスタＤ＿ＲＥＧ（２）に貯蔵する
第２２０段階の動作を再び反復する。これは図３にて
（４）と示されている。
【００４３】第１実施例による方法２００を利用すれ
ば、データパケットの大きさがバイト単位ではなくてビ
ット単位の場合にも、新しいデータパケットをメモリか
ら連続的に読み込めて、メモリを効率的に使用できる。
第１実施例による方法２００は、ビットアドレシング概
念と言える。ソースレジスタや目的レジスタにバイト当
たりのアドレスを割り当てたのではなく、ビット当たり
のアドレスを割り当てることにより、任意サイズの連続
的なデータパケットの処理もメモリの浪費なく可能にな
されうる。
ば、データパケットの大きさがバイト単位ではなくてビ
ット単位の場合にも、新しいデータパケットをメモリか
ら連続的に読み込めて、メモリを効率的に使用できる。
第１実施例による方法２００は、ビットアドレシング概
念と言える。ソースレジスタや目的レジスタにバイト当
たりのアドレスを割り当てたのではなく、ビット当たり
のアドレスを割り当てることにより、任意サイズの連続
的なデータパケットの処理もメモリの浪費なく可能にな
されうる。
【００４４】図４は、本発明の第２実施例によるデータ
挿入方法を示すフローチャートである。図５は、図４の
データ挿入方法の概念を説明する図面である。図４を参
照すれば、本発明の第２実施例によるデータ挿入方法４
００は、ソースレジスタ及び目的レジスタを備え、デー
タが挿入される基準位置を示すポジション値と挿入する
データの大きさを示すオフセット値とを利用し、前記ソ
ースレジスタから前記目的レジスタにデータを挿入する
ためのＤＳＰのデータ挿入方法に関するものである。
挿入方法を示すフローチャートである。図５は、図４の
データ挿入方法の概念を説明する図面である。図４を参
照すれば、本発明の第２実施例によるデータ挿入方法４
００は、ソースレジスタ及び目的レジスタを備え、デー
タが挿入される基準位置を示すポジション値と挿入する
データの大きさを示すオフセット値とを利用し、前記ソ
ースレジスタから前記目的レジスタにデータを挿入する
ためのＤＳＰのデータ挿入方法に関するものである。
【００４５】まず、前記ソースレジスタのデータのう
ち、前記オフセット値の大きさを有するデータを、前記
目的レジスタの前記ポジション値に対応する位置に挿入
して、前記目的レジスタに貯蔵し、前記ポジション値と
前記オフセット値とを加えて新しいポジション値と設定
する（４１０段階）。前記新しいポジション値が所定の
モジューロ値より大きいか小さいかを判断し、前記ポジ
ション値が前記モジューロ値より小さければフラッグ信
号を第１論理レベルに、前記ポジション値が前記モジュ
ーロ値より大きければ前記フラッグ信号を第２論理レベ
ルに発する（４２０ないし４４０段階）。
ち、前記オフセット値の大きさを有するデータを、前記
目的レジスタの前記ポジション値に対応する位置に挿入
して、前記目的レジスタに貯蔵し、前記ポジション値と
前記オフセット値とを加えて新しいポジション値と設定
する（４１０段階）。前記新しいポジション値が所定の
モジューロ値より大きいか小さいかを判断し、前記ポジ
ション値が前記モジューロ値より小さければフラッグ信
号を第１論理レベルに、前記ポジション値が前記モジュ
ーロ値より大きければ前記フラッグ信号を第２論理レベ
ルに発する（４２０ないし４４０段階）。
【００４６】前記フラッグ信号が第１論理レベルなら
ば、前記新しいポジション値を利用して前記第４１０段
階及び４２０段階の動作を反復する。前記フラッグ信号
が第２論理レベルならば、前記目的レジスタの上位ハー
フビットのデータを、Ｎ（Ｎは自然数）ビットのメモリ
ブロックを複数備えるメモリの第Ｍ（Ｍは自然数）番目
メモリブロックに、貯蔵する（４５０段階）。第２論理
レベルを有する前記フラッグ信号に応じて、前記目的レ
ジスタの下位ハーフビットのデータを、前記目的レジス
タの上位ハーフビットに貯蔵し、前記新しいポジション
値から前記モジューロ値を引いた値を次のポジション値
と設定して、前記４１０段階に戻る（４６０段階）。前
記ソースレジスタ及び前記目的レジスタは２Ｎビットの
サイズを有し、前記モジューロ値はＮであることを特徴
とする。
ば、前記新しいポジション値を利用して前記第４１０段
階及び４２０段階の動作を反復する。前記フラッグ信号
が第２論理レベルならば、前記目的レジスタの上位ハー
フビットのデータを、Ｎ（Ｎは自然数）ビットのメモリ
ブロックを複数備えるメモリの第Ｍ（Ｍは自然数）番目
メモリブロックに、貯蔵する（４５０段階）。第２論理
レベルを有する前記フラッグ信号に応じて、前記目的レ
ジスタの下位ハーフビットのデータを、前記目的レジス
タの上位ハーフビットに貯蔵し、前記新しいポジション
値から前記モジューロ値を引いた値を次のポジション値
と設定して、前記４１０段階に戻る（４６０段階）。前
記ソースレジスタ及び前記目的レジスタは２Ｎビットの
サイズを有し、前記モジューロ値はＮであることを特徴
とする。
【００４７】以下、図４及び図５を参照して本発明の第
２実施例によるデータ挿入方法が詳細に説明される。図
５には、目的レジスタＤ＿ＲＥＧ（１），Ｄ＿ＲＥＧ
（２）が２つ示されている。目的レジスタＤ＿ＲＥＧ
（１）と目的レジスタＤ＿ＲＥＧ（２）とは同じレジス
タである。すなわち、後述される目的レジスタＤ＿ＲＥ
Ｇ（１）の下位ハーフビットのデータが、同じ目的レジ
スタＤ＿ＲＥＧ（１）の上位ハーフビットにコピーされ
る動作を説明するために、２つに分けて示しただけであ
る。
２実施例によるデータ挿入方法が詳細に説明される。図
５には、目的レジスタＤ＿ＲＥＧ（１），Ｄ＿ＲＥＧ
（２）が２つ示されている。目的レジスタＤ＿ＲＥＧ
（１）と目的レジスタＤ＿ＲＥＧ（２）とは同じレジス
タである。すなわち、後述される目的レジスタＤ＿ＲＥ
Ｇ（１）の下位ハーフビットのデータが、同じ目的レジ
スタＤ＿ＲＥＧ（１）の上位ハーフビットにコピーされ
る動作を説明するために、２つに分けて示しただけであ
る。
【００４８】データパケットのサイズがバイトやワード
単位ではなくて、処理さるべきデータパケットが連続的
である場合、バイトやワードサイズを有さないデータパ
ケットは、レジスタからメモリに貯蔵される場合にデー
タパケットが分割されるという問題がある。本発明の第
２実施例によるデータ抽出方法４００は、このような問
題を解決するためのものである。図５では、説明の便宜
のために、データパケットＰ０，Ｐ１ …Ｐ４はそれぞ
れ７ビットのサイズを有するものとする。メモリ（図示
せず）は、説明の便宜のために、１６ビットサイズを有
して複数のメモリブロックを備えるものとする。
単位ではなくて、処理さるべきデータパケットが連続的
である場合、バイトやワードサイズを有さないデータパ
ケットは、レジスタからメモリに貯蔵される場合にデー
タパケットが分割されるという問題がある。本発明の第
２実施例によるデータ抽出方法４００は、このような問
題を解決するためのものである。図５では、説明の便宜
のために、データパケットＰ０，Ｐ１ …Ｐ４はそれぞ
れ７ビットのサイズを有するものとする。メモリ（図示
せず）は、説明の便宜のために、１６ビットサイズを有
して複数のメモリブロックを備えるものとする。
【００４９】まず、ソースレジスタＳ＿ＲＥＧのデータ
のうち、オフセット値の大きさを有するデータを、目的
レジスタＤ＿ＲＥＧ（１）のポジション値ＰＶ１に対応
する位置に挿入して、目的レジスタＤ＿ＲＥＧ（１）に
貯蔵し、ポジション値ＰＶ１とオフセット値とを加え
て、新しいポジション値ＰＶ２と設定する（４１０段
階）。ソースレジスタＳ＿ＲＥＧと目的レジスタＤ＿Ｒ
ＥＧ（１）とは、メモリ（図示せず）サイズの２倍のサ
イズを有する。すなわち、ここでは３２ビットのサイズ
を有する。
のうち、オフセット値の大きさを有するデータを、目的
レジスタＤ＿ＲＥＧ（１）のポジション値ＰＶ１に対応
する位置に挿入して、目的レジスタＤ＿ＲＥＧ（１）に
貯蔵し、ポジション値ＰＶ１とオフセット値とを加え
て、新しいポジション値ＰＶ２と設定する（４１０段
階）。ソースレジスタＳ＿ＲＥＧと目的レジスタＤ＿Ｒ
ＥＧ（１）とは、メモリ（図示せず）サイズの２倍のサ
イズを有する。すなわち、ここでは３２ビットのサイズ
を有する。
【００５０】ポジション値ＰＶはデータ挿入の基準位置
を示し、オフセット値は挿入するデータの大きさを示
す。ここで、オフセット値は一つのデータパケットを挿
入するために７ビットとする。ポジション値ＰＶ１を０
としてオフセット値を７とすれば、ソースレジスタＳ＿
ＲＥＧに貯蔵されていた第１データパケットＰ０は、目
的レジスタＤ＿ＲＥＧ（１）に挿入される。そして、新
しいポジション値ＰＶ２は、以前のポジション値ＰＶ１
０にオフセット値７を加えて７になる。
を示し、オフセット値は挿入するデータの大きさを示
す。ここで、オフセット値は一つのデータパケットを挿
入するために７ビットとする。ポジション値ＰＶ１を０
としてオフセット値を７とすれば、ソースレジスタＳ＿
ＲＥＧに貯蔵されていた第１データパケットＰ０は、目
的レジスタＤ＿ＲＥＧ（１）に挿入される。そして、新
しいポジション値ＰＶ２は、以前のポジション値ＰＶ１
０にオフセット値７を加えて７になる。
【００５１】新しいポジション値ＰＶ２が所定のモジュ
ーロ値ＭＶより大きいか小さいかを判断する（４２０段
階）。ポジション値ＰＶ２がモジューロ値ＭＶより小さ
ければ、フラッグ信号を第１論理レベルに、ポジション
値ＰＶ２がモジューロ値ＭＶより大きければ、フラッグ
信号を第２論理レベルに発する（４３０及び４４０段
階）。フラッグ信号が第１論理レベルならば、新しいポ
ジション値を利用して前記４１０段階及び４２０段階の
動作を反復する。
ーロ値ＭＶより大きいか小さいかを判断する（４２０段
階）。ポジション値ＰＶ２がモジューロ値ＭＶより小さ
ければ、フラッグ信号を第１論理レベルに、ポジション
値ＰＶ２がモジューロ値ＭＶより大きければ、フラッグ
信号を第２論理レベルに発する（４３０及び４４０段
階）。フラッグ信号が第１論理レベルならば、新しいポ
ジション値を利用して前記４１０段階及び４２０段階の
動作を反復する。
【００５２】さらに説明すれば、ポジション値ＰＶ２が
所定のモジューロ値ＭＶより大きいか小さいかを比較す
る。ここで、モジューロ値ＭＶは、ソースレジスタＳ＿
ＲＥＧ（１）または目的レジスタＤ＿ＲＥＧ（１）の大
きさの１／２値である。従って、図５では１６になる。
モジューロ値ＭＶは、第１実施例によるデータ抽出方法
２００にて説明したのと同じ概念であるので、ここでは
説明を省略する。
所定のモジューロ値ＭＶより大きいか小さいかを比較す
る。ここで、モジューロ値ＭＶは、ソースレジスタＳ＿
ＲＥＧ（１）または目的レジスタＤ＿ＲＥＧ（１）の大
きさの１／２値である。従って、図５では１６になる。
モジューロ値ＭＶは、第１実施例によるデータ抽出方法
２００にて説明したのと同じ概念であるので、ここでは
説明を省略する。
【００５３】ポジション値ＰＶ２は、目的レジスタＤ＿
ＲＥＧ（１）の７番目ビットであって、モジューロ値Ｍ
Ｖは１６である。ポジション値ＰＶ２がモジューロ値Ｍ
Ｖより小さいので、フラッグ信号は第１論理レベルに発
せられる。フラッグ信号はポジション値ＰＶ２とモジュ
ーロ値ＭＶの大きさとを比較した結果に応じて第１論理
レベルまたは第２論理レベルに発せられる信号である。
ここで、第１論理レベルは論理ハイレバルであるか、あ
るいは論理ローレベルでありうる。しかし、説明の便宜
のために論理ローレベルとする。
ＲＥＧ（１）の７番目ビットであって、モジューロ値Ｍ
Ｖは１６である。ポジション値ＰＶ２がモジューロ値Ｍ
Ｖより小さいので、フラッグ信号は第１論理レベルに発
せられる。フラッグ信号はポジション値ＰＶ２とモジュ
ーロ値ＭＶの大きさとを比較した結果に応じて第１論理
レベルまたは第２論理レベルに発せられる信号である。
ここで、第１論理レベルは論理ハイレバルであるか、あ
るいは論理ローレベルでありうる。しかし、説明の便宜
のために論理ローレベルとする。
【００５４】フラッグ信号が論理ローレベルに発せられ
れば、目的レジスタＤ＿ＲＥＧ（１）の新しいポジショ
ン値ＰＶ３にオフセット値に対応する大きさのデータを
挿入する。オフセット値が一つのデータパケットの大き
さと同じなので、結局第３データパケットＰ２が挿入さ
れて、目的レジスタＤ＿ＲＥＧ（１）に貯蔵される。そ
して、新しいポジション値ＰＶ４は、元来のポジション
値ＰＶ３にオフセット値を加えて２１と設定される。
れば、目的レジスタＤ＿ＲＥＧ（１）の新しいポジショ
ン値ＰＶ３にオフセット値に対応する大きさのデータを
挿入する。オフセット値が一つのデータパケットの大き
さと同じなので、結局第３データパケットＰ２が挿入さ
れて、目的レジスタＤ＿ＲＥＧ（１）に貯蔵される。そ
して、新しいポジション値ＰＶ４は、元来のポジション
値ＰＶ３にオフセット値を加えて２１と設定される。
【００５５】ポジション値ＰＶ４が所定のモジューロ値
ＭＶより大きいか小さいかを比較する。ポジション値Ｐ
Ｖ４は２１であって、モジューロ値ＭＶは１６であるの
で、ポジション値ＰＶ４がモジューロ値ＭＶより大き
い。従って、フラッグ信号は第２論理レベルに発せられ
る。フラッグ信号が第２論理レベルならば、目的レジス
タＤ＿ＲＥＧ（１）の上位ハーフビットのデータを、Ｎ
（Ｎは自然数）ビットのメモリブロックを複数備えるメ
モリ（図示せず）の第Ｍ（Ｍは自然数）番目メモリブロ
ックに、貯蔵する（４５０段階）。
ＭＶより大きいか小さいかを比較する。ポジション値Ｐ
Ｖ４は２１であって、モジューロ値ＭＶは１６であるの
で、ポジション値ＰＶ４がモジューロ値ＭＶより大き
い。従って、フラッグ信号は第２論理レベルに発せられ
る。フラッグ信号が第２論理レベルならば、目的レジス
タＤ＿ＲＥＧ（１）の上位ハーフビットのデータを、Ｎ
（Ｎは自然数）ビットのメモリブロックを複数備えるメ
モリ（図示せず）の第Ｍ（Ｍは自然数）番目メモリブロ
ックに、貯蔵する（４５０段階）。
【００５６】第２論理レベルを有するフラッグ信号に応
じて、目的レジスタＤ＿ＲＥＧ（１）の下位ハーフビッ
トのデータを、目的レジスタＤ＿ＲＥＧ（２）の上位ハ
ーフビットに貯蔵して、新しいポジション値ＰＶ４から
モジューロ値ＭＶを引いた値を、次のポジション値ＰＶ
５と設定して、４１０段階に戻る（４６０段階）。すな
わち、図５にて第１データパケットＰ０、第２データパ
ケットＰ１及び第３データパケットＰ２の２ビットが、
メモリ（図示せず）のＭ番目ブロックに貯蔵される。こ
のような動作は、図５にて（１）と示されている。そし
て、目的レジスタＤ＿ＲＥＧ（１）の下位ハーフビット
に貯蔵されていた第３データパケットＰ２の５ビット
が、目的レジスタＤ＿ＲＥＧ（１）の上位ハーフビット
に貯蔵される。これは図５にて（２）と示されている。
じて、目的レジスタＤ＿ＲＥＧ（１）の下位ハーフビッ
トのデータを、目的レジスタＤ＿ＲＥＧ（２）の上位ハ
ーフビットに貯蔵して、新しいポジション値ＰＶ４から
モジューロ値ＭＶを引いた値を、次のポジション値ＰＶ
５と設定して、４１０段階に戻る（４６０段階）。すな
わち、図５にて第１データパケットＰ０、第２データパ
ケットＰ１及び第３データパケットＰ２の２ビットが、
メモリ（図示せず）のＭ番目ブロックに貯蔵される。こ
のような動作は、図５にて（１）と示されている。そし
て、目的レジスタＤ＿ＲＥＧ（１）の下位ハーフビット
に貯蔵されていた第３データパケットＰ２の５ビット
が、目的レジスタＤ＿ＲＥＧ（１）の上位ハーフビット
に貯蔵される。これは図５にて（２）と示されている。
【００５７】目的レジスタＤ＿ＲＥＧ（２）の新しいポ
ジション値ＰＶ５に、オフセット値に対応するデータを
抽出して貯蔵する動作を、また反復する。すなわち、第
４データパケットＰ３が、目的レジスタＤ＿ＲＥＧ
（２）に挿入される。そして、ポジション値ＰＶ５がモ
ジューロ値ＭＶと比較される動作が、続けてなされる。
第２実施例による方法４００を利用すれば、データパケ
ットの大きさがバイト単位ではなくして、ビット単位の
場合にも、新しいデータパケットをメモリに連続的に貯
蔵できるので、メモリを効率的に使用できる。
ジション値ＰＶ５に、オフセット値に対応するデータを
抽出して貯蔵する動作を、また反復する。すなわち、第
４データパケットＰ３が、目的レジスタＤ＿ＲＥＧ
（２）に挿入される。そして、ポジション値ＰＶ５がモ
ジューロ値ＭＶと比較される動作が、続けてなされる。
第２実施例による方法４００を利用すれば、データパケ
ットの大きさがバイト単位ではなくして、ビット単位の
場合にも、新しいデータパケットをメモリに連続的に貯
蔵できるので、メモリを効率的に使用できる。
【００５８】第２実施例によるデータ挿入方法４００
は、ビットアドレシング概念と言える。ソースレジスタ
や目的レジスタに、バイト当たりのアドレスを割り当て
たのではなくして、ビット当たりのアドレスを割り当て
ることにより、任意サイズの連続的なデータパケットの
処理も、メモリの浪費なく可能になされうる。
は、ビットアドレシング概念と言える。ソースレジスタ
や目的レジスタに、バイト当たりのアドレスを割り当て
たのではなくして、ビット当たりのアドレスを割り当て
ることにより、任意サイズの連続的なデータパケットの
処理も、メモリの浪費なく可能になされうる。
【００５９】図６は本発明の第１実施例によるデータ抽
出及び挿入装置を示すブロック図である。図６を参照す
れば、本発明の第１実施例によるデータ抽出及び挿入装
置６００は、ＤＳＰにおいてデータ抽出及び挿入部６１
０、ポジション値発生部６２０及びフラッグ信号発生部
６４０を備えることを特徴とする。
出及び挿入装置を示すブロック図である。図６を参照す
れば、本発明の第１実施例によるデータ抽出及び挿入装
置６００は、ＤＳＰにおいてデータ抽出及び挿入部６１
０、ポジション値発生部６２０及びフラッグ信号発生部
６４０を備えることを特徴とする。
【００６０】データ抽出及び挿入部６１０は、所定のポ
ジション値ＰＶと抽出するデータの大きさを示すオフセ
ット値ＯＦＦＳＥＴとを受信して、所定のフラッグ信号
ＦＬＡＧの第１論理レベルに応じて、ソースレジスタか
ら目的レジスタにデータを抽出または挿入する。そし
て、データ抽出及び挿入部６１０は、フラッグ信号ＦＬ
ＡＧの第２論理レベルに応じて、ソースレジスタや目的
レジスタにメモリ（図示せず）から受け取られた(受信
された)データを貯蔵したり、ソースレジスタや目的レ
ジスタから受け取られた(受信された)データをメモリに
貯蔵したりする。
ジション値ＰＶと抽出するデータの大きさを示すオフセ
ット値ＯＦＦＳＥＴとを受信して、所定のフラッグ信号
ＦＬＡＧの第１論理レベルに応じて、ソースレジスタか
ら目的レジスタにデータを抽出または挿入する。そし
て、データ抽出及び挿入部６１０は、フラッグ信号ＦＬ
ＡＧの第２論理レベルに応じて、ソースレジスタや目的
レジスタにメモリ（図示せず）から受け取られた(受信
された)データを貯蔵したり、ソースレジスタや目的レ
ジスタから受け取られた(受信された)データをメモリに
貯蔵したりする。
【００６１】さらに説明すれば、データ抽出及び挿入部
６１０は、データ抽出動作の場合に、フラッグ信号ＦＬ
ＡＧの第１論理レベルに応じて、ソースレジスタのデー
タのうちオフセット値ＯＦＦＳＥＴの大きさを有するデ
ータを、目的レジスタのプレポジション値ＰＲＥＰＶに
対応する位置に挿入して、目的レジスタに貯蔵する。ま
た、データ抽出及び挿入部６１０は、フラッグ信号ＦＬ
ＡＧの第２論理レベルに応じて、ソースレジスタの下位
ハーフビットのデータを、ソースレジスタの上位ハーフ
ビットに貯蔵し、Ｎ（Ｎは自然数）ビットのメモリブロ
ックを複数備えるメモリ（図示せず）のＭ（Ｍは自然
数）番目メモリブロックに貯蔵されているデータを、ソ
ースレジスタの下位ハーフビットに貯蔵する。
６１０は、データ抽出動作の場合に、フラッグ信号ＦＬ
ＡＧの第１論理レベルに応じて、ソースレジスタのデー
タのうちオフセット値ＯＦＦＳＥＴの大きさを有するデ
ータを、目的レジスタのプレポジション値ＰＲＥＰＶに
対応する位置に挿入して、目的レジスタに貯蔵する。ま
た、データ抽出及び挿入部６１０は、フラッグ信号ＦＬ
ＡＧの第２論理レベルに応じて、ソースレジスタの下位
ハーフビットのデータを、ソースレジスタの上位ハーフ
ビットに貯蔵し、Ｎ（Ｎは自然数）ビットのメモリブロ
ックを複数備えるメモリ（図示せず）のＭ（Ｍは自然
数）番目メモリブロックに貯蔵されているデータを、ソ
ースレジスタの下位ハーフビットに貯蔵する。
【００６２】データ抽出及び挿入部６１０は、データ挿
入動作の場合に、フラッグ信号ＦＬＡＧの第１論理レベ
ルに応じて、前記目的レジスタのプレポジション値ＰＲ
ＥＰＶに対応する位置に、オフセット値ＯＦＦＳＥＴに
対応する大きさのデータを、挿入する。また、データ抽
出及び挿入部６１０は、フラッグ信号ＦＬＡＧの第２論
理レベルに応じて、前記目的レジスタの上位ハーフビッ
トのデータを、Ｎ（Ｎは自然数）ビットのメモリブロッ
クを複数備えるメモリの第Ｍ（Ｍは自然数）番目メモリ
ブロックに貯蔵し、前記目的レジスタの下位ハーフビッ
トのデータを、前記目的レジスタの上位ハーフビットに
貯蔵する。
入動作の場合に、フラッグ信号ＦＬＡＧの第１論理レベ
ルに応じて、前記目的レジスタのプレポジション値ＰＲ
ＥＰＶに対応する位置に、オフセット値ＯＦＦＳＥＴに
対応する大きさのデータを、挿入する。また、データ抽
出及び挿入部６１０は、フラッグ信号ＦＬＡＧの第２論
理レベルに応じて、前記目的レジスタの上位ハーフビッ
トのデータを、Ｎ（Ｎは自然数）ビットのメモリブロッ
クを複数備えるメモリの第Ｍ（Ｍは自然数）番目メモリ
ブロックに貯蔵し、前記目的レジスタの下位ハーフビッ
トのデータを、前記目的レジスタの上位ハーフビットに
貯蔵する。
【００６３】ポジション値発生部６２０は、外部から入
力されるプレポジション値ＰＲＥＰＶと、外部から入力
されるオフセット値ＯＦＦＳＥＴとを加えて、ポジショ
ン値ＰＶを発する。さらに説明すれば、ポジション値発
生部６２０は、プレポジション値ＰＲＥＰＶを貯蔵する
プレポジション値貯蔵部６２５、外部から入力されるオ
フセット値ＯＦＦＳＥＴを貯蔵するオフセット値貯蔵部
６３０、プレポジション値貯蔵部６２５の出力ＯＰＲＥ
ＰＶとオフセット値貯蔵部６３０の出力ＯＦＦＳＥＴ＿
１とを加えてポジション値ＰＶを発する加算部６３５を
備える。
力されるプレポジション値ＰＲＥＰＶと、外部から入力
されるオフセット値ＯＦＦＳＥＴとを加えて、ポジショ
ン値ＰＶを発する。さらに説明すれば、ポジション値発
生部６２０は、プレポジション値ＰＲＥＰＶを貯蔵する
プレポジション値貯蔵部６２５、外部から入力されるオ
フセット値ＯＦＦＳＥＴを貯蔵するオフセット値貯蔵部
６３０、プレポジション値貯蔵部６２５の出力ＯＰＲＥ
ＰＶとオフセット値貯蔵部６３０の出力ＯＦＦＳＥＴ＿
１とを加えてポジション値ＰＶを発する加算部６３５を
備える。
【００６４】フラッグ信号発生部６４０は、ポジション
値ＰＶを受信して所定のモジューロ値ＭＶと比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さければ、ポ
ジション値ＰＶをプレポジション値ＰＲＥＰＶとして発
し、ポジション値ＰＶがモジューロ値ＭＶより大きけれ
ば、モジューロ値ＭＶからポジション値ＰＶを引いた値
をプレポジション値ＰＲＥＰＶとして発し、ポジション
値ＰＶとモジューロ値ＭＶとの比較結果によりフラッグ
信号ＦＬＡＧを発する。
値ＰＶを受信して所定のモジューロ値ＭＶと比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さければ、ポ
ジション値ＰＶをプレポジション値ＰＲＥＰＶとして発
し、ポジション値ＰＶがモジューロ値ＭＶより大きけれ
ば、モジューロ値ＭＶからポジション値ＰＶを引いた値
をプレポジション値ＰＲＥＰＶとして発し、ポジション
値ＰＶとモジューロ値ＭＶとの比較結果によりフラッグ
信号ＦＬＡＧを発する。
【００６５】さらに説明すれば、フラッグ信号発生部６
４０は、モジューロ値貯蔵部６５０、比較部６４５、減
算部６５５及び選択部６６０を備える。モジューロ値貯
蔵部６５０は、モジューロ値ＭＶを貯蔵する。比較部６
４５は、ポジション値ＰＶとモジューロ値貯蔵部６５０
から出力されるモジューロ値ＭＶの大きさを比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さい場合に
は、ポジション値ＰＶを所定の選択部６６０に出力し、
ポジション値ＰＶがモジューロ値ＭＶより大きい場合に
は、ポジション値ＰＶを所定の減算部６５５に出力し、
ポジション値ＰＶとモジューロ値ＭＶの大きさを比較し
た結果により、フラッグ信号ＦＬＡＧを発する。
４０は、モジューロ値貯蔵部６５０、比較部６４５、減
算部６５５及び選択部６６０を備える。モジューロ値貯
蔵部６５０は、モジューロ値ＭＶを貯蔵する。比較部６
４５は、ポジション値ＰＶとモジューロ値貯蔵部６５０
から出力されるモジューロ値ＭＶの大きさを比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さい場合に
は、ポジション値ＰＶを所定の選択部６６０に出力し、
ポジション値ＰＶがモジューロ値ＭＶより大きい場合に
は、ポジション値ＰＶを所定の減算部６５５に出力し、
ポジション値ＰＶとモジューロ値ＭＶの大きさを比較し
た結果により、フラッグ信号ＦＬＡＧを発する。
【００６６】比較部６４５は、ポジション値ＰＶがモジ
ューロ値ＭＶより小さければ、フラッグ信号ＦＬＡＧを
第１論理レベルに発し、ポジション値ＰＶがモジューロ
値ＭＶより大きければ、フラッグ信号ＦＬＡＧを第２論
理レベルに発する。減算部６５５はポジション値ＰＶ及
びモジューロ値ＭＶを受信して、ポジション値ＰＶから
モジューロ値ＭＶを引く演算を行う。選択部６６０は、
フラッグ信号ＦＬＡＧに応じて、比較部６４５から出力
されるポジション値ＰＶと減算部６５５の出力のうち一
つを選択して、プレポジション値ＰＲＥＰＶとして出力
する。選択部６６０は、フラッグ信号ＦＬＡＧが第１論
理レベルならば、比較部６４５から出力されるポジショ
ン値ＰＶを選択して出力し、フラッグ信号ＦＬＡＧが第
２論理レベルならば、減算部６５５の出力を選択して出
力する。前記ソースレジスタ及び前記目的レジスタは、
２Ｎビットのサイズを有し、前記モジューロ値はＮであ
る。
ューロ値ＭＶより小さければ、フラッグ信号ＦＬＡＧを
第１論理レベルに発し、ポジション値ＰＶがモジューロ
値ＭＶより大きければ、フラッグ信号ＦＬＡＧを第２論
理レベルに発する。減算部６５５はポジション値ＰＶ及
びモジューロ値ＭＶを受信して、ポジション値ＰＶから
モジューロ値ＭＶを引く演算を行う。選択部６６０は、
フラッグ信号ＦＬＡＧに応じて、比較部６４５から出力
されるポジション値ＰＶと減算部６５５の出力のうち一
つを選択して、プレポジション値ＰＲＥＰＶとして出力
する。選択部６６０は、フラッグ信号ＦＬＡＧが第１論
理レベルならば、比較部６４５から出力されるポジショ
ン値ＰＶを選択して出力し、フラッグ信号ＦＬＡＧが第
２論理レベルならば、減算部６５５の出力を選択して出
力する。前記ソースレジスタ及び前記目的レジスタは、
２Ｎビットのサイズを有し、前記モジューロ値はＮであ
る。
【００６７】以下、図６を参照して本発明の第１実施例
によるデータ抽出及び挿入装置の動作が詳細に説明され
る。データ抽出及び挿入装置６００は、データ抽出方法
２００及びデータ挿入方法４００を装置として具現した
ものである。ポジション値発生部６２０は、外部から入
力されるプレポジション値ＰＲＥＰＶと、外部から入力
されるオフセット値ＯＦＦＳＥＴとを加えて、ポジショ
ン値ＰＶを発する。
によるデータ抽出及び挿入装置の動作が詳細に説明され
る。データ抽出及び挿入装置６００は、データ抽出方法
２００及びデータ挿入方法４００を装置として具現した
ものである。ポジション値発生部６２０は、外部から入
力されるプレポジション値ＰＲＥＰＶと、外部から入力
されるオフセット値ＯＦＦＳＥＴとを加えて、ポジショ
ン値ＰＶを発する。
【００６８】プレポジション値ＰＲＥＰＶは、後述する
フラッグ信号発生部６４０の選択部６６０から発せら
れ、データ抽出動作の場合にソースレジスタからデータ
を抽出する基準位置を示し、データ挿入動作の場合に目
的レジスタからデータが挿入される基準位置を示す。オ
フセット値ＯＦＦＳＥＴは、抽出または挿入するデータ
の大きさを示す。プレポジション値ＰＲＥＰＶとオフセ
ット値ＯＦＦＳＥＴとは、データ抽出及び挿入部６１０
に印加される。データ抽出及び挿入部６１０では、入力
されるプレポジション値ＰＲＥＰＶとオフセット値ＯＦ
ＦＳＥＴとに応じて、データの抽出または挿入動作がな
される。これについては後述する。
フラッグ信号発生部６４０の選択部６６０から発せら
れ、データ抽出動作の場合にソースレジスタからデータ
を抽出する基準位置を示し、データ挿入動作の場合に目
的レジスタからデータが挿入される基準位置を示す。オ
フセット値ＯＦＦＳＥＴは、抽出または挿入するデータ
の大きさを示す。プレポジション値ＰＲＥＰＶとオフセ
ット値ＯＦＦＳＥＴとは、データ抽出及び挿入部６１０
に印加される。データ抽出及び挿入部６１０では、入力
されるプレポジション値ＰＲＥＰＶとオフセット値ＯＦ
ＦＳＥＴとに応じて、データの抽出または挿入動作がな
される。これについては後述する。
【００６９】プレポジション値ＰＲＥＰＶとオフセット
値ＯＦＦＳＥＴとは、データ抽出及び挿入部６１０に印
加されると共に、ポジション値発生部６２０に入力され
る。プレポジション値発生部６２０のプレポジション値
貯蔵部６２５は、プレポジション値ＰＲＥＰＶを受信し
て貯蔵する。オフセット値貯蔵部６３０は、入力される
オフセット値ＯＦＦＳＥＴを貯蔵する。プレポジション
値発生部６２０とオフセット値貯蔵部６３０とは、レジ
スタでありうる。
値ＯＦＦＳＥＴとは、データ抽出及び挿入部６１０に印
加されると共に、ポジション値発生部６２０に入力され
る。プレポジション値発生部６２０のプレポジション値
貯蔵部６２５は、プレポジション値ＰＲＥＰＶを受信し
て貯蔵する。オフセット値貯蔵部６３０は、入力される
オフセット値ＯＦＦＳＥＴを貯蔵する。プレポジション
値発生部６２０とオフセット値貯蔵部６３０とは、レジ
スタでありうる。
【００７０】加算部６３５は、プレポジション値貯蔵部
６２５の出力ＯＰＲＥＰＶとオフセット値貯蔵部６３０
の出力ＯＦＦＳＥＴ＿１とを加えて、ポジション値ＰＶ
を発する。プレポジション値貯蔵部６２５の出力ＯＰＲ
ＥＰＶは、プレポジション値ＰＲＥＰＶと同一であっ
て、オフセット値貯蔵部６３０の出力ＯＦＦＳＥＴ＿１
はオフセット値ＯＦＦＳＥＴと同じである。例えば、プ
レポジション値ＰＲＥＰＶを０としてオフセット値を７
とすれば、ポジション値ＰＶは、プレポジション値ＰＲ
ＥＰＶ０にオフセット値ＯＦＦＳＥＴ７を加えて、７に
なる。
６２５の出力ＯＰＲＥＰＶとオフセット値貯蔵部６３０
の出力ＯＦＦＳＥＴ＿１とを加えて、ポジション値ＰＶ
を発する。プレポジション値貯蔵部６２５の出力ＯＰＲ
ＥＰＶは、プレポジション値ＰＲＥＰＶと同一であっ
て、オフセット値貯蔵部６３０の出力ＯＦＦＳＥＴ＿１
はオフセット値ＯＦＦＳＥＴと同じである。例えば、プ
レポジション値ＰＲＥＰＶを０としてオフセット値を７
とすれば、ポジション値ＰＶは、プレポジション値ＰＲ
ＥＰＶ０にオフセット値ＯＦＦＳＥＴ７を加えて、７に
なる。
【００７１】フラッグ信号発生部６４０は、ポジション
値ＰＶを受信して所定のモジューロ値ＭＶと比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さければ、ポ
ジション値ＰＶをプレポジション値ＰＲＥＰＶとして発
し、ポジション値ＰＶがモジューロ値ＭＶより大きけれ
ば、モジューロ値ＭＶからポジション値ＰＶを引いた値
をプレポジション値ＰＲＥＰＶとして発し、ポジション
値ＰＶとモジューロ値ＭＶとの比較結果により、フラッ
グ信号ＦＬＡＧを発する。
値ＰＶを受信して所定のモジューロ値ＭＶと比較し、ポ
ジション値ＰＶがモジューロ値ＭＶより小さければ、ポ
ジション値ＰＶをプレポジション値ＰＲＥＰＶとして発
し、ポジション値ＰＶがモジューロ値ＭＶより大きけれ
ば、モジューロ値ＭＶからポジション値ＰＶを引いた値
をプレポジション値ＰＲＥＰＶとして発し、ポジション
値ＰＶとモジューロ値ＭＶとの比較結果により、フラッ
グ信号ＦＬＡＧを発する。
【００７２】モジューロ値ＭＶは、データ抽出方法２０
０及びデータ挿入方法４００にて説明されたのと同じ概
念である。メモリ（図示せず）のサイズが１６ならば、
モジューロ値ＭＶも１６である。モジューロ値ＭＶは、
モジューロ値貯蔵部６５０に貯蔵されている。比較部６
４５は、ポジション値ＰＶとモジューロ値貯蔵部６５０
から出力されるモジューロ値ＭＶの大きさを比較する。
ポジション値ＰＶがモジューロ値ＭＶより小さい場合に
はポジション値ＰＶを所定の選択部６６０として出力す
る。ポジション値ＰＶがモジューロ値ＭＶより大きい場
合にはポジション値ＰＶを所定の減算部６５５に出力す
る。
０及びデータ挿入方法４００にて説明されたのと同じ概
念である。メモリ（図示せず）のサイズが１６ならば、
モジューロ値ＭＶも１６である。モジューロ値ＭＶは、
モジューロ値貯蔵部６５０に貯蔵されている。比較部６
４５は、ポジション値ＰＶとモジューロ値貯蔵部６５０
から出力されるモジューロ値ＭＶの大きさを比較する。
ポジション値ＰＶがモジューロ値ＭＶより小さい場合に
はポジション値ＰＶを所定の選択部６６０として出力す
る。ポジション値ＰＶがモジューロ値ＭＶより大きい場
合にはポジション値ＰＶを所定の減算部６５５に出力す
る。
【００７３】また、比較部６４５は、ポジション値ＰＶ
とモジューロ値ＭＶの大きさを比較した結果により、フ
ラッグ信号ＦＬＡＧを発する。フラッグ信号ＦＬＡＧ
は、ポジション値ＰＶがモジューロ値ＭＶより小さけれ
ば第１論理レベルに発せられ、ポジション値ＰＶがモジ
ューロ値ＭＶより大きければ第２論理レベルに発せられ
る。第１論理レベルは論理ハイレバルであって第２論理
レベルは論理ローレベルでありうる。反対に、第１論理
レベルは論理ローレベルであって第２論理レベルは論理
ハイレバルでありうる。
とモジューロ値ＭＶの大きさを比較した結果により、フ
ラッグ信号ＦＬＡＧを発する。フラッグ信号ＦＬＡＧ
は、ポジション値ＰＶがモジューロ値ＭＶより小さけれ
ば第１論理レベルに発せられ、ポジション値ＰＶがモジ
ューロ値ＭＶより大きければ第２論理レベルに発せられ
る。第１論理レベルは論理ハイレバルであって第２論理
レベルは論理ローレベルでありうる。反対に、第１論理
レベルは論理ローレベルであって第２論理レベルは論理
ハイレバルでありうる。
【００７４】フラッグ信号ＦＬＡＧが第１論理レベルに
発せられれば、データ抽出及び挿入部６１０は、プレポ
ジション値ＰＲＥＰＶとオフセット値ＯＦＦＳＥＴとを
利用して、データ抽出または挿入動作を行う。フラッグ
信号ＦＬＡＧが第２論理レベルに発せられれば、データ
抽出及び挿入部６１０は、データ抽出動作の場合、ソー
スレジスタの下位ハーフビットのデータを上位ハーフビ
ットに貯蔵してメモリに貯蔵されている１６ビットサイ
ズのデータを、ソースレジスタの下位ハーフビットに貯
蔵する。
発せられれば、データ抽出及び挿入部６１０は、プレポ
ジション値ＰＲＥＰＶとオフセット値ＯＦＦＳＥＴとを
利用して、データ抽出または挿入動作を行う。フラッグ
信号ＦＬＡＧが第２論理レベルに発せられれば、データ
抽出及び挿入部６１０は、データ抽出動作の場合、ソー
スレジスタの下位ハーフビットのデータを上位ハーフビ
ットに貯蔵してメモリに貯蔵されている１６ビットサイ
ズのデータを、ソースレジスタの下位ハーフビットに貯
蔵する。
【００７５】フラッグ信号ＦＬＡＧが第２論理レベルに
発せられれば、データ抽出及び挿入部６１０は、データ
挿入動作の場合、目的レジスタの上位ハーフビットのデ
ータをメモリに貯蔵して目的レジスタの下位ハーフビッ
トのデータを、目的レジスタの上位ハーフビットに貯蔵
する。減算部６５５は、比較部６４５の出力信号ＰＶＨ
からモジューロ値ＭＶを引く演算を行う。比較部６４５
の出力信号ＰＶＨは、ポジション値ＰＶがモジューロ値
ＭＶより大きい場合に発せられるので、減算部６５５の
出力は正の値である。選択部６６０は、フラッグ信号Ｆ
ＬＡＧが第１論理レベルならば、比較部６４５の出力信
号ＰＶＬを選択して出力し、フラッグ信号ＦＬＡＧが第
２論理レベルならば、減算部６５５の出力を選択してプ
レポジション値ＰＲＥＰＶとして出力する。
発せられれば、データ抽出及び挿入部６１０は、データ
挿入動作の場合、目的レジスタの上位ハーフビットのデ
ータをメモリに貯蔵して目的レジスタの下位ハーフビッ
トのデータを、目的レジスタの上位ハーフビットに貯蔵
する。減算部６５５は、比較部６４５の出力信号ＰＶＨ
からモジューロ値ＭＶを引く演算を行う。比較部６４５
の出力信号ＰＶＨは、ポジション値ＰＶがモジューロ値
ＭＶより大きい場合に発せられるので、減算部６５５の
出力は正の値である。選択部６６０は、フラッグ信号Ｆ
ＬＡＧが第１論理レベルならば、比較部６４５の出力信
号ＰＶＬを選択して出力し、フラッグ信号ＦＬＡＧが第
２論理レベルならば、減算部６５５の出力を選択してプ
レポジション値ＰＲＥＰＶとして出力する。
【００７６】整理すれば、ポジション値ＰＶがモジュー
ロ値ＭＶより小さいならば、比較部６４５は、ポジショ
ン値ＰＶを比較部６４５の出力信号ＰＶＬとして、選択
部６６０に印加して、フラッグ信号ＦＬＡＧを第１論理
レベルに出力する。選択部６６０は、比較部６４５の出
力信号ＰＶＬを選択して、プレポジション値ＰＲＥＰＶ
として発する。データ抽出及び挿入部６１０は、フラッ
グ信号ＦＬＡＧの第１論理レベルに応じて、プレポジシ
ョン値ＰＲＥＰＶとオフセット値ＯＦＦＳＥＴとを利用
して、データ抽出または挿入動作を行う。
ロ値ＭＶより小さいならば、比較部６４５は、ポジショ
ン値ＰＶを比較部６４５の出力信号ＰＶＬとして、選択
部６６０に印加して、フラッグ信号ＦＬＡＧを第１論理
レベルに出力する。選択部６６０は、比較部６４５の出
力信号ＰＶＬを選択して、プレポジション値ＰＲＥＰＶ
として発する。データ抽出及び挿入部６１０は、フラッ
グ信号ＦＬＡＧの第１論理レベルに応じて、プレポジシ
ョン値ＰＲＥＰＶとオフセット値ＯＦＦＳＥＴとを利用
して、データ抽出または挿入動作を行う。
【００７７】ポジション値ＰＶがモジューロ値ＭＶより
大きいならば、比較部６４５は、ポジション値ＰＶを比
較部６４５の出力信号ＰＶＨとして減算部６５５に印加
して、フラッグ信号ＦＬＡＧを第２論理レベルに出力す
る。減算部６５５は、比較部６４５から印加される信号
ＰＶＨからモジューロ値ＭＶを引いて、その結果を選択
部６６０に印加する。選択部６６０は、減算部６５５の
出力信号を選択して、プレポジション値ＰＲＥＰＶとし
て発する。データ抽出及び挿入部６１０は、フラッグ信
号ＦＬＡＧの第２論理レベルに応じて、データをメモリ
に貯蔵したりメモリから、データを読み込む。
大きいならば、比較部６４５は、ポジション値ＰＶを比
較部６４５の出力信号ＰＶＨとして減算部６５５に印加
して、フラッグ信号ＦＬＡＧを第２論理レベルに出力す
る。減算部６５５は、比較部６４５から印加される信号
ＰＶＨからモジューロ値ＭＶを引いて、その結果を選択
部６６０に印加する。選択部６６０は、減算部６５５の
出力信号を選択して、プレポジション値ＰＲＥＰＶとし
て発する。データ抽出及び挿入部６１０は、フラッグ信
号ＦＬＡＧの第２論理レベルに応じて、データをメモリ
に貯蔵したりメモリから、データを読み込む。
【００７８】
【発明の効果】前述の如く、本発明によるデータ抽出／
挿入方法及びデータ抽出及び挿入装置は、データパケッ
トの大きさがバイトやワード単位ではなくして、連続的
にデータパケットを抽出または挿入しなければならない
場合、データパケットの連続的な抽出及び挿入を効率的
にして、メモリを節約できる長所がある。以上のよう
に、図面と明細書とによって、最適な実施例が開示され
た。ここで、特定の用語が使われたが、それは単に本発
明を説明するための目的に使われたのであって、意味限
定や特許請求範囲に記載された本発明の範囲を制限する
ために使われたものではない。従って、本技術分野の当
業者ならば、これから多様な変形及び均等な他実施例が
可能である、という点を理解できるであろう。従って、
本発明の真の技術的保護範囲は、特許請求範囲の技術的
思想により決まるべきである。
挿入方法及びデータ抽出及び挿入装置は、データパケッ
トの大きさがバイトやワード単位ではなくして、連続的
にデータパケットを抽出または挿入しなければならない
場合、データパケットの連続的な抽出及び挿入を効率的
にして、メモリを節約できる長所がある。以上のよう
に、図面と明細書とによって、最適な実施例が開示され
た。ここで、特定の用語が使われたが、それは単に本発
明を説明するための目的に使われたのであって、意味限
定や特許請求範囲に記載された本発明の範囲を制限する
ために使われたものではない。従って、本技術分野の当
業者ならば、これから多様な変形及び均等な他実施例が
可能である、という点を理解できるであろう。従って、
本発明の真の技術的保護範囲は、特許請求範囲の技術的
思想により決まるべきである。
【図１】ＤＳＰのデータ抽出及び挿入動作の概念を説明
する図面である。
する図面である。
【図２】本発明の第１実施例によるデータ抽出方法を示
すフローチャートである。
すフローチャートである。
【図３】図２のデータ抽出方法の概念を説明する図面で
ある。
ある。
【図４】本発明の第２実施例によるデータ挿入方法を示
すフローチャートである。
すフローチャートである。
【図５】図４のデータ挿入方法の概念を説明する図面で
ある。
ある。
【図６】本発明の第１実施例によるデータ抽出及び挿入
装置を示すブロック図である。
装置を示すブロック図である。
２００ データ抽出方法
３００ メモリ
４００ データ挿入方法
６００ データ抽出及び挿入装置
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B022 AA00 BA04 BA06 BA07 CA01
CA03 DA02 DA06 EA06 FA00
Claims (18)
- 【請求項１】 ソースレジスタ及び目的レジスタを備
え、データ抽出の基準位置を示すポジション値と抽出す
るデータの大きさを示すオフセット値とを利用して、前
記ソースレジスタから前記目的レジスタにデータを抽出
するためのＤＳＰのデータ抽出方法において、 （ａ）Ｎ（Ｎは自然数）ビットのメモリブロックを複数
備えるメモリの第Ｍ（Ｍは自然数）番目メモリブロック
に貯蔵されているデータを前記ソースレジスタの上位部
分に貯蔵し、第Ｍ＋１番目メモリブロックに貯蔵されて
いるデータを前記ソースレジスタの下位部分に貯蔵する
段階と、 （ｂ）前記ソースレジスタの前記ポジション値に対応す
る位置から前記オフセット値に対応する大きさのデータ
を抽出して前記目的レジスタに貯蔵し、前記ポジション
値と前記オフセット値とを加えて新しいポジション値と
設定する段階と、 （ｃ）前記新しいポジション値が所定のモジューロ値よ
り大きいか小さいかを判断し、前記ポジション値が前記
モジューロ値より小さければフラッグ信号を第１論理レ
ベルに、前記ポジション値が前記モジューロ値より大き
ければ前記フラッグ信号を第２論理レベルに発する段階
と、 （ｄ）前記フラッグ信号が第１論理レベルならば前記新
しいポジション値を利用して前記（ｂ）段階及び（ｃ）
段階の動作を反復し、前記フラッグ信号が第２論理レベ
ルならば前記ソースレジスタの下位部分のデータを前記
ソースレジスタの上位部分に貯蔵する段階と、 （ｅ）第２論理レベルを有する前記フラッグ信号に応じ
て前記メモリの第Ｍ＋２番目メモリブロックに貯蔵され
ているデータを前記ソースレジスタの下位部分に貯蔵
し、前記新しいポジション値から前記モジューロ値を引
いた値を次のポジション値と設定して前記（ｂ）段階に
戻る段階と、を備える、 ことを特徴とするＤＳＰのデータ抽出方法。 - 【請求項２】 前記ソースレジスタの上位部分は、前記
ソースレジスタの半分である、ことを特徴とする請求項
１に記載のＤＳＰのデータ抽出方法。 - 【請求項３】 前記ソースレジスタ及び前記目的レジス
タは、２Ｎビットのサイズを有する、ことを特徴とする
請求項２に記載のＤＳＰのデータ抽出方法。 - 【請求項４】 前記モジューロ値は、Ｎである、ことを
特徴とする請求項２に記載のＤＳＰのデータ抽出方法。 - 【請求項５】 ソースレジスタ及び目的レジスタを備
え、データが挿入される基準位置を示すポジション値と
挿入するデータの大きさを示すオフセット値とを利用し
て、前記ソースレジスタから前記目的レジスタにデータ
を挿入するためのＤＳＰのデータ挿入方法において、 （ａ）前記ソースレジスタのデータのうち前記オフセッ
ト値の大きさを有するデータを前記目的レジスタの前記
ポジション値に対応する位置に挿入して前記目的レジス
タに貯蔵し、前記ポジション値と前記オフセット値とを
加えて新しいポジション値と設定する段階と、 （ｂ）目的レジスタの前記新しいポジション値に対応す
る位置から前記オフセット値に対応する大きさのデータ
を挿入して前記目的レジスタに貯蔵し、前記新しいポジ
ション値が所定のモジューロ値より大きいか小さいかを
判断し、前記ポジション値が前記モジューロ値より小さ
ければフラッグ信号を第１論理レベルに、前記ポジショ
ン値が前記モジューロ値より大きければ前記フラッグ信
号を第２論理レベルに発する段階と、 （ｃ）前記フラッグ信号が第１論理レベルならば前記新
しいポジション値を利用して前記（ａ）段階及び（ｂ）
段階の動作を反復し、前記フラッグ信号が第２論理レベ
ルならば前記目的レジスタの上位ハーフビットのデータ
をＮ（Ｎは自然数）ビットのメモリブロックを複数備え
るメモリの第Ｍ（Ｍは自然数）番目メモリブロックに貯
蔵する段階と、 （ｄ）第２論理レベルを有する前記フラッグ信号に応じ
て、前記目的レジスタの下位ハーフビットのデータを前
記目的レジスタの上位ハーフビットに貯蔵して、前記新
しいポジション値から前記モジューロ値を引いた値を次
のポジション値と設定して前記（ａ）段階に戻る段階
と、を備える、ことを特徴とするＤＳＰのデータ挿入方
法。 - 【請求項６】 前記ソースレジスタ及び前記目的レジス
タは、２Ｎビットのサイズを有する、ことを特徴とする
請求項５に記載のＤＳＰのデータ挿入方法。 - 【請求項７】 前記モジューロ値は、Ｎである、ことを
特徴とする請求項５に記載のＤＳＰのデータ挿入方法。 - 【請求項８】 所定のプレポジション値と抽出するデー
タの大きさを示すオフセット値とを受信して、所定のフ
ラッグ信号の第１論理レベルに応じて、ソースレジスタ
から目的レジスタにデータを抽出または挿入し、前記フ
ラッグ信号の第２論理レベルに応じて、前記ソースレジ
スタや前記目的レジスタにメモリからデータを受信して
貯蔵したり、前記メモリに前記ソースレジスタや前記目
的レジスタからデータを受信して貯蔵したりするデータ
抽出及び挿入部と、 外部から入力されるプレポジション値と外部から入力さ
れる前記オフセット値とを加えて前記ポジション値を発
するポジション値発生部と、 前記ポジション値を受信して所定のモジューロ値と比較
し、前記ポジション値が前記モジューロ値より小さけれ
ば前記ポジション値を前記プレポジション値として発
し、前記ポジション値が前記モジューロ値より大きけれ
ば前記ポジション値から前記モジューロ値を引いた値を
前記プレポジション値として発し、前記ポジション値と
前記モジューロ値との比較結果により前記フラッグ信号
を発するフラッグ信号発生部と、を備える、ことを特徴
とするデータ抽出及び挿入装置。 - 【請求項９】 前記データ抽出及び挿入装置はＤＳＰに
装着される、ことを特徴とする請求項８に記載のデータ
抽出及び挿入装置。 - 【請求項１０】 前記ポジション値発生部は、 前記プレポジション値を貯蔵するプレポジション値貯蔵
部と、 外部から入力されるオフセット値を貯蔵するオフセット
値貯蔵部と、 前記プレポジション値貯蔵部の出力と前記オフセット値
貯蔵部の出力とを加えて前記ポジション値を発する加算
部と、を備える、ことを特徴とする請求項９に記載のデ
ータ抽出及び挿入装置。 - 【請求項１１】 前記フラッグ信号発生部は、 前記モジューロ値を貯蔵するモジューロ値貯蔵部と、 前記ポジション値と前記モジューロ値貯蔵部から出力さ
れる前記モジューロ値の大きさを比較し、前記ポジショ
ン値が前記モジューロ値より小さい場合には前記ポジシ
ョン値を所定の選択部に出力し、前記ポジション値が前
記モジューロ値より大きい場合には前記ポジション値を
所定の減算部に出力し、前記ポジション値と前記モジュ
ーロ値の大きさを比較した結果により前記フラッグ信号
を発する比較部と、 前記ポジション値及び前記モジューロ値を受信し、前記
ポジション値から前記モジューロ値を引く演算を行う前
記減算部と、 前記フラッグ信号に応じて前記比較部から出力される前
記ポジション値と前記減算部の出力のうち一つを選択し
て前記プレポジション値として出力する選択部と、を備
える、ことを特徴とする請求項９に記載のデータ抽出及
び挿入装置。 - 【請求項１２】 前記比較部は、 前記ポジション値が前記モジューロ値より小さければ前
記フラッグ信号を第１論理レベルに発し、前記ポジショ
ン値が前記モジューロ値より大きければ前記フラッグ信
号を第２論理レベルに発することを特徴とする請求項９
に記載のデータ抽出及び挿入装置。 - 【請求項１３】 前記選択部は、 前記フラッグ信号が第１論理レベルならば前記比較部か
ら出力される前記ポジション値を選択して出力し、前記
フラッグ信号が第２論理レベルならば前記減算部の出力
を選択して出力する、ことを特徴とする請求項９に記載
のデータ抽出及び挿入装置。 - 【請求項１４】 前記データ抽出及び挿入部は、データ
抽出動作の場合、 前記フラッグ信号の第１論理レベルに応じて前記ソース
レジスタのデータのうち前記オフセット値の大きさを有
するデータを抽出して前記目的レジスタの前記プレポジ
ション値に対応する位置に挿入して前記目的レジスタに
貯蔵し、 前記フラッグ信号の第２論理レベルに応じて前記ソース
レジスタの下位ハーフビットのデータを前記ソースレジ
スタの上位ハーフビットに貯蔵し、Ｎ（Ｎは自然数）ビ
ットのメモリブロックを複数備えるメモリのＭ（Ｍは自
然数）番目メモリブロックに貯蔵されているデータを前
記ソースレジスタの下位ハーフビットに貯蔵する、こと
を特徴とする請求項９に記載のデータ抽出及び挿入装
置。 - 【請求項１５】 前記データ抽出及び挿入部は、データ
挿入動作の場合、 前記フラッグ信号の第１論理レベルに応じて前記目的レ
ジスタの前記プレポジション値に対応する位置に前記オ
フセット値に対応する大きさのデータを挿入し、 前記フラッグ信号の第２論理レベルに応じて前記目的レ
ジスタの上位ハーフビットのデータをＮ（Ｎは自然数）
ビットのメモリブロックを複数備えるメモリの第Ｍ（Ｍ
は自然数）番目メモリブロックに貯蔵し、前記目的レジ
スタの下位ハーフビットのデータを前記目的レジスタの
上位ハーフビットに貯蔵する、ことを特徴とする請求項
９に記載のデータ抽出及び挿入装置。 - 【請求項１６】 前記ソースレジスタ及び前記目的レジ
スタは、２Ｎビットのサイズを有する、ことを特徴とす
る請求項９に記載のデータ抽出及び挿入装置。 - 【請求項１７】 前記モジューロ値はＮである、ことを
特徴とする請求項９に記載のデータ抽出及び挿入装置。 - 【請求項１８】 データ抽出及び挿入装置を備えるＤＳ
Ｐにおいて、 外部から入力されるプレポジション値と外部から入力さ
れるオフセット値とを加えて前記ポジション値を発する
ポジション値発生部と、 前記ポジション値を受信して所定のモジューロ値と比較
し、前記ポジション値が前記モジューロ値より小さけれ
ば前記ポジション値を前記プレポジション値として発
し、前記ポジション値が前記モジューロ値より大きけれ
ば前記ポジション値から前記モジューロ値を引いた値を
前記プレポジション値として発し、前記ポジション値と
前記モジューロ値との比較結果により前記フラッグ信号
を発するフラッグ信号発生部と、 バイトやワードの大きさを有するデータパケットを抽出
したり挿入する手段であり、所定のプレポジション値と
抽出するデータの大きさを示す前記オフセット値とを受
信して所定のフラッグ信号の第１論理レベルに応じてソ
ースレジスタから目的レジスタにデータを抽出または挿
入し、前記フラッグ信号の第２論理レベルに応じて前記
ソースレジスタや前記目的レジスタにメモリからデータ
を受信して貯蔵したり前記メモリにデータを貯蔵する前
記データパケット抽出及び挿入手段と、を備える、こと
を特徴とするＤＳＰ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-025133 | 2002-05-07 | ||
| KR10-2002-0025133A KR100434502B1 (ko) | 2002-05-07 | 2002-05-07 | ＤＳＰ(Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ)의 데이터 추출/삽입 방법 및 데이터추출/삽입 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330702A true JP2003330702A (ja) | 2003-11-21 |
| JP4154276B2 JP4154276B2 (ja) | 2008-09-24 |
Family
ID=19720598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117662A Expired - Fee Related JP4154276B2 (ja) | 2002-05-07 | 2003-04-22 | Ｄｓｐのデータ抽出／挿入方法、データ抽出／挿入装置、およびｄｓｐ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6950922B2 (ja) |
| JP (1) | JP4154276B2 (ja) |
| KR (1) | KR100434502B1 (ja) |
| GB (1) | GB2390187B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918708A (zh) * | 2017-11-15 | 2018-04-17 | 成都海威华芯科技有限公司 | 一种GaN HEMT器件寄生参数的提取方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7610466B2 (en) * | 2003-09-05 | 2009-10-27 | Freescale Semiconductor, Inc. | Data processing system using independent memory and register operand size specifiers and method thereof |
| US7275148B2 (en) * | 2003-09-08 | 2007-09-25 | Freescale Semiconductor, Inc. | Data processing system using multiple addressing modes for SIMD operations and method thereof |
| US7315932B2 (en) | 2003-09-08 | 2008-01-01 | Moyer William C | Data processing system having instruction specifiers for SIMD register operands and method thereof |
| US7493481B1 (en) * | 2004-05-17 | 2009-02-17 | Netxen, Inc. | Direct hardware processing of internal data structure fields |
| US7529918B2 (en) * | 2006-07-21 | 2009-05-05 | Broadcom Corporation | System and method for efficiently performing bit-field extraction and bit-field combination operations in a processor |
| US9560630B2 (en) | 2011-08-12 | 2017-01-31 | Qualcomm Incorporated | Devices for reduced overhead paging |
| US9560632B2 (en) | 2011-08-12 | 2017-01-31 | Qualcomm Incorporated | Devices for title of invention reduced overhead paging |
| US9137778B2 (en) | 2011-12-05 | 2015-09-15 | Qualcomm Incorporated | Systems and methods for low overhead paging |
| US11544214B2 (en) | 2015-02-02 | 2023-01-03 | Optimum Semiconductor Technologies, Inc. | Monolithic vector processor configured to operate on variable length vectors using a vector length register |
| US10180829B2 (en) * | 2015-12-15 | 2019-01-15 | Nxp Usa, Inc. | System and method for modulo addressing vectorization with invariant code motion |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119092A (en) * | 1988-11-22 | 1992-06-02 | Sharp Kabushiki Kaisha | Apparatus for encoding, decoding, and storing waveforms |
| JPH02306339A (ja) * | 1989-02-09 | 1990-12-19 | Nec Corp | ビット・アドレシング方式 |
| EP0649224B1 (en) * | 1993-09-23 | 1999-03-03 | Lg Electronics Inc. | Variable length coder and variable length decoder |
| US5659700A (en) * | 1995-02-14 | 1997-08-19 | Winbond Electronis Corporation | Apparatus and method for generating a modulo address |
| KR0183173B1 (ko) * | 1995-12-13 | 1999-05-15 | 윤종용 | 버퍼 메모리 제어 장치 |
| US5835793A (en) * | 1997-05-02 | 1998-11-10 | Texas Instruments Incorporated | Device and method for extracting a bit field from a stream of data |
| KR100315303B1 (ko) * | 1997-08-30 | 2002-04-06 | 구자홍 | 디지탈 신호 처리기 |
| US6643760B2 (en) | 2001-04-30 | 2003-11-04 | Zilog, Inc. | Architecture to relax memory performance requirements |
| US6745314B1 (en) * | 2001-11-26 | 2004-06-01 | Lsi Logic Corporation | Circular buffer control circuit and method of operation thereof |
-
2002
- 2002-05-07 KR KR10-2002-0025133A patent/KR100434502B1/ko not_active IP Right Cessation
-
2003
- 2003-03-13 US US10/388,146 patent/US6950922B2/en not_active Expired - Fee Related
- 2003-03-28 GB GB0307255A patent/GB2390187B/en not_active Expired - Fee Related
- 2003-04-22 JP JP2003117662A patent/JP4154276B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918708A (zh) * | 2017-11-15 | 2018-04-17 | 成都海威华芯科技有限公司 | 一种GaN HEMT器件寄生参数的提取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2390187A (en) | 2003-12-31 |
| KR20030087176A (ko) | 2003-11-13 |
| GB0307255D0 (en) | 2003-05-07 |
| US20030212876A1 (en) | 2003-11-13 |
| GB2390187B (en) | 2004-12-29 |
| US6950922B2 (en) | 2005-09-27 |
| KR100434502B1 (ko) | 2004-06-05 |
| JP4154276B2 (ja) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918252A (en) | Apparatus and method for generating a modulo address | |
| JP5269610B2 (ja) | ユーザレベル命令に応じた巡回冗長検査演算の実行 | |
| JP2003330702A (ja) | Ｄｓｐのデータ抽出／挿入方法、データ抽出／挿入装置、およびｄｓｐ | |
| US20080209087A1 (en) | Method and Apparatus for Transferring Data from a Memory Subsystem to a Network Adapter by Extending Data Lengths to Improve the Memory Subsystem and PCI Bus Efficiency | |
| JP2003249029A (ja) | データ書き込み装置及びｄｖｄフォーマットデータ生成方法 | |
| JP4021623B2 (ja) | 適合アドレスルックアップテーブルジェネレータのための方法および装置 | |
| US20020169900A1 (en) | Direct memory access controller, and direct memory access control method | |
| US6308249B1 (en) | Storing data in a grey code system | |
| CN113608786B (zh) | 一种向量读写方法、向量寄存器系统、设备及介质 | |
| US5942002A (en) | Method and apparatus for generating a transform | |
| JP2000148442A (ja) | 提供媒体、並びにデータ処理装置およびデータ処理方法 | |
| US6820191B2 (en) | Apparatus and method for executing an instruction with a register bit mask for transferring data between a plurality of registers and memory inside a processor | |
| US7356664B2 (en) | Method and apparatus for transferring data from a memory subsystem to a network adapter for improving the memory subsystem and PCI bus efficiency | |
| EP1039370A1 (en) | Modulo address generator and a method for implementing modulo addressing | |
| JP4324968B2 (ja) | フレーム生成装置 | |
| US20100153609A1 (en) | Non-system bus width data transfer executable at a non-aligned system bus address | |
| CN117406957B (zh) | 一种模乘方法、模乘组件和半定制电路 | |
| JP2001308832A (ja) | 速度変換装置 | |
| US6502179B2 (en) | Method and apparatus for compactly storing instruction codes | |
| JP3787951B2 (ja) | コード変換方法及びこれを用いたコード変換装置 | |
| JP2005032035A (ja) | メモリデータ格納方式、メモリアクセス回路、及び集積回路 | |
| JP4142299B2 (ja) | 円環状アドレスバッファのアドレス生成装置およびこれを備えた集積回路 | |
| JPH0731635B2 (ja) | 情報処理装置 | |
| JPH07271656A (ja) | 画像データ処理システム | |
| JPH04104345A (ja) | Ｅｃｃ機構付主記憶装置の部分書き換えデータの書き込み制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |