JP2003323345A - 不揮発性メモリの誤書き込み防止方法 - Google Patents

不揮発性メモリの誤書き込み防止方法

Info

Publication number
JP2003323345A
JP2003323345A JP2003003699A JP2003003699A JP2003323345A JP 2003323345 A JP2003323345 A JP 2003323345A JP 2003003699 A JP2003003699 A JP 2003003699A JP 2003003699 A JP2003003699 A JP 2003003699A JP 2003323345 A JP2003323345 A JP 2003323345A
Authority
JP
Japan
Prior art keywords
volatile memory
write
authentication code
data
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003003699A
Other languages
English (en)
Inventor
Kazuhiro Ikeda
一裕 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003003699A priority Critical patent/JP2003323345A/ja
Publication of JP2003323345A publication Critical patent/JP2003323345A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 複写機システムにおいて、ソフトの暴走等の
データの誤書き込みを防止する方法を提供する。 【解決手段】 不揮発性メモリのデータバス幅が、複写
機システムのデータバス幅より小さい複写機システムに
おいて、不揮発性メモリの接続されていないデータバス
のビットを書き込み認証用コード用のビットとし、あら
かじめ設定してある認証コードと一致しない限りは書き
込みを行わないとすることで、データの誤書き込みを防
止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複写機システムに
おける不揮発性メモリへの誤書き込み防止方法に関する
ものである。
【０００２】
【従来の技術】近年の複写機のシステムにおいては、課
金情報、ユーザコード、エラーログ等を記憶しておく不
揮発性メモリの重要性は日増しに高くなっている。その
ような状況に伴い、不揮発性メモリに記憶されている情
報の保護が重要な課題になってきている。
【０００３】不揮発性メモリに記憶されているデータの
消失する原因としては、突然の電源の遮断や電源のオン
／オフシーケンス等のハード的な要因と、ソフトの暴走
等によるソフト的な要因がある。
【０００４】ソフトの暴走による誤書き込みを防止する
方法としては、ライトプロテクトピン（−ＷＰ）のある
不揮発性メモリを使用する場合、図１７に示すようにラ
イトプロテクトポートを設けて、通常はライトプロテク
トモードにしておき、不揮発性メモリに書き込みを行う
場合、ライトプロテクトモードを解除してから書き込み
を行い、書き込みが終了すると再びライトプロテクトモ
ードに設定するという方法をとることが多い。
【０００５】
【発明が解決しようとする課題】しかし、この場合は不
揮発性メモリにライトプロテクトピンがなければなら
ず、また、不揮発性メモリに書き込みを行う前後にライ
トプロテクトポートを制御しなければならず、パフォー
マンスの面で影響が懸念される。
【０００６】また、現在のようにマルチタスクでプロセ
スを処理する複雑なソフトになればなるほど、ソフトの
暴走、またはバグによる誤書き込みが発生する原因を見
つけるのが困難になっている。さらには、不揮発性メモ
リデータの消失、またはデータ化けの原因がソフト的な
要因かハード的な要因かの切り分けすら困難な状況にな
っている。原因の特定が困難な要因としては、マルチタ
スクでプロセスを処理する複雑なソフトであるがため
に、誤書き込みを行う瞬間を捉えるのが困難であるから
である。
【０００７】本発明は、ライトプロテクトピンのない不
揮発性メモリにおいて、ソフトの暴走等の誤書き込みを
防止する方法を提供するものである。また本発明は、ソ
フトの暴走、またはバグ等による誤書き込みが発生する
瞬間を捉えることを容易にし、ソフト不具合の解析を容
易にすることを目的としている。
【０００８】そのために請求項１に記載の発明は、不揮
発性メモリの接続されていないデータバスのビットを書
き込み認証コード用のビットとし、ソフトの暴走等によ
り不揮発性メモリ領域への書き込み動作が行われても、
認証コードが一致しない限りは書き込みを行わないとす
ることで、誤書き込みが防止される不揮発性メモリの誤
書き込み防止方法を提供することを目的とする。
【０００９】請求項２に記載の発明は、あらかじめ設定
してある認証コードを選択可能とすることで、柔軟な対
応を可能とする不揮発性メモリの誤書き込み防止方法を
提供することを目的とする。
【００１０】請求項３に記載の発明は、認証コードを各
ビットごとに設定可能とすることにより、より柔軟な対
応を可能とする不揮発性メモリの誤書き込み防止方法を
提供することを目的とする。
【００１１】請求項４に記載の発明は、認証コードをレ
ジスタに設定する方式にすることにより、ソフト的に、
またシステムの動作中にも認証コードを変更することが
可能となることで、より柔軟な対応を可能とする不揮発
性メモリの誤書き込み防止方法を提供することを目的と
する。
【００１２】請求項５に記載の発明は、不揮発性メモリ
の接続されていないデータバスのビットを書き込み認証
コード用のビットとし、ソフトの暴走等により不揮発性
メモリ領域への書き込み動作が行われても、認証コード
と書き込みデータがビット単位で全一致しない限りは書
き込みを行わないとすることで、誤書き込みが防止され
る不揮発性メモリの誤書き込み防止方法を提供すること
を目的とする。
【００１３】請求項６に記載の発明は、認証コードと書
き込みデータがビット単位で全不一致しない限りは書き
込みを行わないとすることで、誤書き込みが防止される
不揮発性メモリの誤書き込み防止方法を提供することを
目的とする。
【００１４】請求項７に記載の発明は、認証コードと書
き込みデータの和が、あらかじめ設定してあるコードと
一致しない限りは書き込みを行わないとすることで、誤
書き込みが防止される不揮発性メモリの誤書き込み防止
方法を提供することを目的とする。
【００１５】請求項８に記載の発明は、認証コードが一
致しない不正な不揮発性メモリへの書き込み処理をハー
ド的に検出しアラートを発生することにより誤書き込み
の瞬間を捉え、アラートを発生することで、ソフト不具
合の解析を容易にする不揮発性メモリの誤書き込み防止
方法を提供することを目的とする。
【００１６】請求項９に記載の発明は、アラート発生
時、サービスマンコールを行うことでサービスマンを経
由した設計・開発区への迅速な解析依頼を行うことが可
能となる不揮発性メモリの誤書き込み防止方法を提供す
ることを目的とする。
【００１７】請求項１０に記載の発明は、アラート発生
時、アラートが発生したことを示すログを不揮発性メモ
リに保存しておくことにより、機器が使用不可能になる
ことなく、定期的なメンテナンス時に誤書き込みが発生
したことを知ることが可能になる不揮発性メモリの誤書
き込み防止方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】かかる目的を解決するた
め、請求項１に記載の発明は、不揮発性メモリのデータ
バス幅が、複写機システムのデータバス幅より小さい複
写機システムにおいて、不揮発性メモリの接続されてい
ないデータバスのビットを書き込み認証用コード用のビ
ットとし、あらかじめ設定してある認証コードと一致し
たときのみ、不揮発性メモリのライトイネーブル信号が
アサートされることを特徴とする。
【００１９】請求項２に記載の発明は、請求項１記載の
方法において、さらに書き込み認証コードを抵抗等によ
るプルアップ／プルダウン等により、あらかじめ設定し
てある複数の認証コードから選択可能なことを特徴とす
る。
【００２０】請求項３に記載の発明は、請求項１記載の
方法において、さらに書き込み認証コードを抵抗等によ
るプルアップ／プルダウン等により設定可能なことを特
徴とする。
【００２１】請求項４に記載の発明は、請求項１記載の
方法において、さらに書き込み認証コードをレジスタに
設定可能とすることを特徴とする。
【００２２】請求項５に記載の発明は、不揮発性メモリ
のデータバス幅が、複写機システムのデータバス幅より
小さい複写機システムにおいて、不揮発性メモリの接続
されていないデータバスのビットを書き込み認証用コー
ドのビットとし、書き込み認証用コードと書き込みデー
タが各ビット毎に全て一致している場合のみ、不揮発性
メモリのライトイネーブル信号がアサートされることを
特徴とする。
【００２３】請求項６に記載の発明は、不揮発性メモリ
のデータバス幅が、複写機システムのデータバス幅より
小さい複写機システムにおいて、不揮発性メモリの接続
されていないデータバスのビットを書き込み認証用コー
ドのビットとし、書き込み認証用コードと書き込みデー
タが各ビット毎に全て不一致の場合のみ、不揮発性メモ
リのライトイネーブル信号がアサートされることを特徴
とする。
【００２４】請求項７に記載の発明は、不揮発性メモリ
のデータバス幅が、複写機システムのデータバス幅より
小さい複写機システムにおいて、不揮発性メモリの接続
されていないデータバスのビットを書き込み認証用コー
ドのビットとし、書き込み認証用コードと書き込みデー
タの和が、あらかじめ設定してあるコードと一致したと
きのみ、不揮発性メモリのライトイネーブル信号がアサ
ートされることを特徴とする。
【００２５】請求項８に記載の発明は、不揮発性メモリ
のデータバス幅が、複写機システムのデータバス幅より
小さい複写機システムにおいて、不揮発性メモリの接続
されていないデータバスのビットを書き込み認証用コー
ド用のビットとし、あらかじめ設定してある認証コード
と一致したときのみ、不揮発性メモリのライトイネーブ
ル信号がアサートされることを特徴とする不揮発性メモ
リへの誤書き込み防止方法において、さらに書き込み認
証用コード用のビットと、あらかじめ設定してある認証
コードとが一致しないにも関わらず、不揮発性メモリに
ライトアクセスが発生した場合にアラートを発生するこ
とを特徴とする。
【００２６】請求項９に記載の発明は、請求項８に記載
の発明において、さらにアラート発生時、操作部にサー
ビスマンコールを表示し、サービスマンによる確認を促
すことを特徴とする。
【００２７】請求項１０に記載の発明は、請求項８に記
載の発明において、さらにアラート発生時、アラートが
発生したことを示すログを不揮発性メモリに保存してお
くことを特徴とする。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態のシス
テム構成例とその動作処理を図１から図１６を用いて詳
細に説明する。なお本例では、システムのデータバス幅
は１６ビット、不揮発性メモリのデータバス幅は８ビッ
トで、データバスの上位８〜１５ビットに接続されてい
るものとする。通常このようなバス構成のシステムにお
いては、不揮発性メモリへのデータの書き込みは上位８
ビットのみが有効で、下位８ビットは無効なデータとな
る。しかし、本発明では、この通常無効になるデータを
有効に活用しようとするものである。
【００２９】（実施例１）図１は本発明の実施の形態に
おけるソフト暴走時にデータが不揮発性メモリへの誤書
き込み防止を行う複写機システムの構成図である。
【００３０】図１中に示される比較回路１には、通常無
効になる下位８ビットデータバス（Data(0:7) ）と、不
揮発性メモリ領域をアクセスするときにアサートされる
-ChipSelect 、また、データバスに有効なデータが出力
されていることを示すDataValid が接続されている。比
較回路１は、-ChipSelect とDataValid がアサートさ
れ、さらにData(0:7) が、あらかじめ設定してある認証
コードと一致したときにのみ、書き込み許可-Permissio
n をアサートする。不揮発性メモリ２の-WE ピンにはシ
ステムからの-WriteEnableと-Permission をＮＡＮＤし
た信号を接続しているため、書き込みデータの下位８ビ
ットと認証コードが完全に一致しないと不揮発性メモリ
２の-WE ピンはアサートされない。従って、ソフトの暴
走等により不揮発性メモリ領域に誤書き込みをしようと
しても認証コードが一致した場合以外は書き込みは行わ
れない。
【００３１】図２は正規の場合に実際にデータが不揮発
性メモリ２に書き込まれる様子を示すタイミングチャー
トである。
【００３２】１６ビットの有効なデータが送信される
と、-ChipSelect がアサートされ不揮発性メモリ２のメ
モリ領域をアクセスする。また、比較回路１ではDataVa
lid もアサートされデータバスに有効なデータが出力さ
れていることを示す。上位８ビットの書き込みデータ
（Data(8:15)）は不揮発性メモリ２に送信され、下位８
ビットのData(0:7) は比較回路１に送信される。Data
(0:7) があらかじめ設定してある認証コードと一致して
いるので書き込み許可-Permission はアサートされ不揮
発性メモリ２の-WE ピンはアサートされて不揮発性メモ
リ２にデータが書き込まれる。
【００３３】たとえば、認証コードData(0:7) が“Ａ５
ｈ”に設定されていて、不揮発性メモリ２へ“８６ｈ”
を書き込もうとする場合は、“８６Ａ５ｈ”を書き込む
ことにより実行される。
【００３４】一方、図３は本発明の実施の形態における
ソフト暴走時の場合に実際にデータが不揮発性メモリ２
に書き込まれるのを防止する様子を示すタイミングチャ
ートである。
【００３５】図２と同様に１６ビットの有効なデータが
送信されると-ChipSelect がアサートされ不揮発性メモ
リ２のメモリ領域をアクセスする。また、比較回路１で
はDataValid もアサートされデータバスに有効なデータ
が出力されていることを示す。上位８ビットの書き込み
データ（Data(8:15)）は不揮発性メモリ２に送信され、
下位８ビットのData(0:7) は比較回路１に送信される。
ただし、ソフトの暴走などにより不揮発性メモリへ誤書
き込みしようとする場合は、下位８ビットの値Data(0:
7) はランダムなものとなる。したがって、Data(0:7)
があらかじめ設定してある認証コードと一致していなけ
れば書き込み許可-Permission はアサートされず、不揮
発性メモリ２の-WE ピンはアサートされずに不揮発性メ
モリ２にデータが書き込まれることは無い。
【００３６】たとえばソフトが暴走しているときに、不
揮発性メモリ領域に“２８４８ｈ”を書き込もうとして
も、認証コードData(0:7) “Ａ５ｈ”と一致しないため
-WEがアサートされず誤書き込みは発生しない。
【００３７】図４は本発明の実施の形態における比較回
路３の構成図である。比較回路３は図１の比較回路１に
対して、Mode０，Mode１ピンを設け、それぞれのピンの
状態（Ｈｉｇｈ（Ｈ）、Ｌｏｗ（Ｌ））の組み合わせに
より認証コードが選択される。その他の動作処理は図１
による動作処理と同様である。
【００３８】この例では四種類（５５ｈ、ＡＡｈ，３９
ｈ，９Ｄｈ）のうち一つを指定できる。指定された認証
コードに基づいて動作処理は図１による動作処理と同様
である。
【００３９】図５は本発明の実施の形態における比較回
路４の構成図である。比較回路４は図１の比較回路１に
対して、認証コードを設定するためのCode(0:7) ピンが
設けられてあり、Codeピンをプルアップ／プルダウンす
ることにより認証コードを設定する。その他の動作処理
は図２による動作処理と同様である。
【００４０】たとえば、認証コードはCode(7:0) ＝“１
０１０１１００”と設定すると、“ＡＣｈ”という認証
コードが作ることができる。その他の動作処理は図１に
よる動作処理と同様である。
【００４１】図６は本発明の実施の形態における比較回
路５とレジスタ６からなるシステム構成図である。
【００４２】レジスタ６は認証コード設定用に設けら
れ、任意にレジスタの値を書き換えることが可能な方式
である。そして、レジスタ６から比較回路５に認証コー
ドを送出する。比較回路５はレジスタ６から受け取った
認証コードを設定する。このようにすることで、ソフト
的に認証コードの設定・変更が可能となる。その他の動
作処理は図１による動作処理と同様である。
【００４３】（実施例２）図７は本発明の実施の形態に
おけるソフト暴走時にデータが不揮発性メモリ２への誤
書き込み防止を行う複写機システムの構成図である。
【００４４】図７中に示される比較回路１には、書き込
みデータバス；Data(8:15)と、通常無効になる下位８ビ
ットデータバス；Data(0:7) と、不揮発性メモリ領域を
アクセスするときにアサートされる-ChipSelect 、ま
た、データバスに有効なデータが出力されていることを
示すDataValid が接続されている。比較回路１は、-Chi
pSelect とDataValid がアサートされ、さらにData(0:
7) が、書き込みデータData(8:15)と一致したときにの
み、書き込み許可-Permission をアサートする。不揮発
性メモリ２の-WE ピンにはシステムからの-WriteEnable
と-Permission をNANDした信号を接続しているため、書
き込みデータの下位８ビットと書き込みデータData(8:1
5)が完全に一致しないと不揮発性メモリ２の-WE ピンは
アサートされない。従って、ソフトの暴走等により不揮
発性メモリ領域に誤書き込みをしようとしても認証コー
ドが一致した場合以外は書き込みは行われない。
【００４５】たとえば、不揮発性メモリ２へ“８６ｈ”
を書き込もうとする場合は、データバス１６ビット中の
有効なビットData(8:15)に書き込みデータ“８６”、通
常無効な下位８ビットData(0:7) に認証コード“８
６”、すなわち“８６８６ｈ”を書き込むことにより実
行される。（タイミングチャートを図８に示す）
【００４６】一方、ソフトの暴走などにより不揮発性メ
モリ２へ誤書き込みしようとする場合は、下位８ビット
の値はランダムなものとなる。たとえばソフトが暴走
し、不揮発性メモリの領域に“２８４８ｈ”を書き込も
うとしても、書き込みデータと認証コードが一致しない
ため-WE がアサートされず誤書き込みは発生しない（タ
イミングチャートを図９に示す）。
【００４７】（実施例３）図１０の複写機システムの構
成図を参照して、実施例３の説明をする。本例では、実
施例２で示す構成例と同様、比較回路が設けられてい
る。実施例２と異なる点は、実施例２が書き込みデータ
と認証コードが一致した場合に書き込み動作が行われる
が、実施例３で示す発明は書き込みデータと認証コード
がビット単位で全不一致した場合に書き込み動作が行わ
れる点である。
【００４８】たとえば、不揮発性メモリ２へ“８６ｈ”
を書き込もうとする場合は、データバス１６ビット中の
有効なビットData(8:15)に書き込みデータ“８６”、通
常無効な下位８ビットData(0:7) に認証コード“８６”
の否定である“７９”を、すなわち“８６７９ｈ”を書
き込むことにより実行される。
【００４９】一方、ソフトの暴走などにより不揮発性メ
モリ２へ誤書き込みしようとする場合は、下位８ビット
の値はランダムなものとなる。従って実施例２と同様、
-WEがアサートされず誤書き込みは発生しない。
【００５０】（実施例４）図１１の比較回路４の構成図
を参照して、実施例４の説明をする。本例では、Code
(0:7) ピンが設けられてあり、Codeピンをプルアップ／
プルダウンすることによりコードを設定する。本例では
Code(0:7) ＝“10101100”となり“Ach ”である。書き
込みデータData(8:15)と認証コードData(0:7) の和をと
り、その値がCode(0:7) と等しければ-Permission がア
サートされる。
【００５１】例えば不揮発性メモリ２へ“８６ｈ”を書
き込もうとする場合は、データバス１６ビット中の有効
なビットData(8:15)に書き込みデータ“８６”、通常無
効な下位８ビットData(0:7) に認証コード“２６”を、
すなわち“８６２６ｈ”を書き込むことにより実行され
る（86h+26h=Ach ）。
【００５２】書き込みデータData(8:15)と認証コードDa
ta(0:7) の和は、下位８ビット（桁上がりもあるため）
を比較しても良いし、また数ビットを比較するだけでも
良い。
【００５３】（実施例５）図１２を参照して、実施例５
の説明をする。図１２は本発明の実施の形態におけるソ
フト暴走時にデータが不揮発性メモリ２への書き込みが
行われる場合に、アラートを発生する複写機システムの
構成図である。
【００５４】図１２中に示される比較回路１には、書き
込みデータバス；Data(8:15)と、通常無効になる下位８
ビットデータバス；Data(0:7) と、不揮発性メモリ領域
をアクセスするときにアサートされる-ChipSelect 、ま
た、データバスに有効なデータが出力されていることを
示すDataValid が接続されている。本例では比較回路１
により、-ChipSelect とDataValid がアサートされ、さ
らにData(0:7) が、書き込みデータData(8:15)と一致し
たときにのみ、書き込み許可-Permission をアサートす
る。不揮発性メモリ２の-WE ピンにはシステムからの-W
riteEnableと-Permission をNANDした信号を接続してい
るため、書き込みデータの下位８ビットと書き込みデー
タData(8:15)が完全に一致しないと不揮発性メモリ２の
-WE ピンはアサートされない。従って、ソフトの暴走等
により不揮発性メモリ領域に誤書き込みをしようとして
も認証コードが一致した場合以外は書き込みは行われな
い。さらに、比較回路は書き込みデータと認証コードが
一致しない場合、誤書き込みが発生したことを示す-Ale
rt(-Interrupt)をアサートする。システムはこのアラー
トを検出することにより誤書き込みが発生したことを検
知することが可能となる。したがって、処理を一切停止
することも可能であるし、-Alertを-Clearにてクリア
し、処理を継続しても良い。
【００５５】たとえば、不揮発性メモリ２へ“８６ｈ”
を書き込もうとする場合は、データバス１６ビット中の
有効なビットData(8:15)に書き込みデータ“８６”、通
常無効な下位８ビットData(0:7) に認証コード“８
６”、すなわち“８６８６ｈ”を書き込むことにより実
行され、また、-Alertはアサートされない（タイミング
チャートを図１３に示す）。
【００５６】一方、ソフトの暴走などにより不揮発性メ
モリ２へ誤書き込みしようとする場合は、下位８ビット
の値はランダムなものとなる。たとえばソフトが暴走
し、不揮発性メモリの領域に“２８４８ｈ”を書き込も
うとしても、書き込みデータと認証コードが一致しない
ため-WE がアサートされず誤書き込みは行われず、-Ale
rtがアサートされる（タイミングチャートを図１４に示
す）。
【００５７】次に、操作部にサービスマンコールを表示
する様子を図１５を用いて説明する。本例では、実施例
５で示す構成例と同様比較回路１が設けられており、実
施例５で示した動作により-Alertが発生した場合の処理
を示す。-Alertが発生した場合、システムの停止処理を
行う。続いてサービスマンコールを表示する。
【００５８】次に、アラートが発生したことを示すログ
を不揮発性メモリに保存する様子を図１６を用いて説明
する。本例では、実施例５で示す構成例と同様比較回路
１が設けられており、実施例５で示した動作により-Ale
rtが発生した場合、不揮発性メモリ２へ誤書き込みが発
生したことを示すログを書き込む。続いて-Alertをクリ
アし、通常の処理に復帰する。
【００５９】
【発明の効果】以上の説明から明らかなように、請求項
１記載の発明においては、ソフトの暴走等に送信される
データはあらかじめ設定した認証コードと一致しないと
き不揮発性メモリへの誤書き込みを防止することが可能
となり、システムの信頼性が向上する。
【００６０】また、請求項２記載の発明においては、請
求項１記載の作用効果に加え、さらに認証コードを選択
可能とすることにより、柔軟な対応が可能となり、シス
テムの信頼性が向上する。
【００６１】また、請求項３記載の発明においては、請
求項１記載の作用効果に加え、さらに認証コードを１ビ
ット毎に設定可能とすることにより、柔軟な対応が可能
となり、システムの信頼性が向上する。
【００６２】また、請求項４記載の発明においては、請
求項１記載の作用効果に加え、さらに認証コードをレジ
スタに設定可能とすることにより、システムの動作中に
も認証コードを変更することが可能になるので、柔軟な
対応が可能となり、システムの信頼性が向上する。
【００６３】また、請求項５の発明においては、認証コ
ードと一致しないソフトの暴走等による不揮発性メモリ
への誤書き込みを防止することが可能となり、システム
の信頼性が向上する。
【００６４】また、請求項６の発明においては、認証コ
ードと一致しないソフトの暴走等による不揮発性メモリ
への誤書き込みを防止することが可能となり、システム
の信頼性が向上する。
【００６５】また、請求項７の発明においては、書き込
みデータと認証コードの和とコードが一致しないソフト
の暴走等による不揮発性メモリへの誤書き込みを防止す
ることが可能となり、システムの信頼性が向上する。
【００６６】また、請求項８の発明においては、認証コ
ードと一致しないソフトの暴走等による不揮発性メモリ
への誤書き込みの発生時、誤書き込みを防止すると共
に、ソフト不具合の解析を容易にすることが可能とな
り、ソフト開発の効率化とシステムの信頼性が向上す
る。
【００６７】また、請求項９の発明においては、認証コ
ードと一致しないソフトの暴走等による不揮発性メモリ
への誤書き込みの発生時、誤書き込みを防止すると共
に、サービスマンコールを発生させることにより、サー
ビスマンを経由した設計・開発区への迅速な解析依頼を
行うことが可能となり、システムの信頼性が向上する。
【００６８】また、請求項１０の発明においては、認証
コードと一致しないソフトの暴走等による不揮発性メモ
リへの誤書き込みの発生時、誤書き込みを防止すると共
に不揮発性メモリへのログ保存により、機器の動作を停
止することなくサービスマンによる定期的なメンテナン
ス時に誤書き込みの発生を把握し、サービスマンを経由
した設計・開発区への迅速な解析依頼を行うことが可能
となり、システムの信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるソフト暴走時にデ
ータが不揮発性メモリ２への誤書き込み防止を行う複写
機システムの構成図である。
【図２】正規の場合に実際にデータが不揮発性メモリに
書き込まれる様子を示すタイミングチャートである。
【図３】本発明の実施の形態におけるソフト暴走時の場
合に実際にデータが不揮発性メモリ２に書き込まれるの
を防止する様子を示すタイミングチャートである。
【図４】本発明の実施の形態における比較回路３の構成
図である。
【図５】本発明の実施の形態における比較回路４の構成
図である。
【図６】本発明の実施の形態における比較回路５とレジ
スタ６からなるシステム構成図である。
【図７】実施例２におけるソフト暴走時にデータが不揮
発性メモリ２への誤書き込み防止を行う複写機システム
の構成図である。
【図８】実施例２における正規の場合に実際にデータが
不揮発性メモリ２に書き込まれる様子を示すタイミング
チャートである。
【図９】実施例２におけるソフト暴走時の場合に実際に
データが不揮発性メモリ２に書き込まれるのを防止する
様子を示すタイミングチャートである。
【図１０】実施例３におけるソフト暴走時にデータが不
揮発性メモリ２への誤書き込み防止を行う複写機システ
ムの構成図である。
【図１１】実施例４における比較回路４の構成図であ
る。
【図１２】実施例５におけるソフト暴走時にデータが不
揮発性メモリ２への書き込みが行われる場合に、アラー
トを発生する複写機システムの構成図である。
【図１３】実施例５における正規の場合に実際にデータ
が不揮発性メモリ２に書き込まれる様子を示すタイミン
グチャートである。
【図１４】実施例５におけるソフト暴走時の場合に実際
にデータが不揮発性メモリ２に書き込まれるのを防止す
る様子を示すタイミングチャートである。
【図１５】実施例５における操作部にサービスマンコー
ルを表示する様子を表すフローチャートである。
【図１６】実施例５におけるアラートが発生したことを
示すログを不揮発性メモリ２に保存する様子を表すフロ
ーチャートである。
【図１７】従来の発明におけるライトプロテクトピンを
用いた誤書き込み防止法を示す不揮発性メモリの構成図
である。
【符号の説明】
１、３、４、５ 比較回路 ２ 不揮発性メモリ ６ レジスタ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性メモリのデータバス幅が、複写
    機システムのデータバス幅より小さい複写機システムに
    おいて、不揮発性メモリの接続されていないデータバス
    のビットを書き込み認証用コード用のビットとし、あら
    かじめ設定してある認証コードと一致したときのみ、不
    揮発性メモリのライトイネーブル信号がアサートされる
    ことを特徴とする不揮発性メモリへの誤書き込み防止方
    法。
  2. 【請求項２】 さらに書き込み認証コードを抵抗等によ
    るプルアップ／プルダウン等により、あらかじめ設定し
    てある複数の認証コードから選択可能なことを特徴とす
    る請求項１記載の不揮発性メモリへの誤書き込み防止方
    法。
  3. 【請求項３】 さらに書き込み認証コードを抵抗等によ
    るプルアップ／プルダウン等により設定可能なことを特
    徴とする請求項１記載の不揮発性メモリへの誤書き込み
    防止方法。
  4. 【請求項４】 さらに書き込み認証コードをレジスタに
    設定可能とすることを特徴とする請求項１記載の不揮発
    性メモリへの誤書き込み防止方法。
  5. 【請求項５】 不揮発性メモリのデータバス幅が、複写
    機システムのデータバス幅より小さい複写機システムに
    おいて、不揮発性メモリの接続されていないデータバス
    のビットを書き込み認証用コードのビットとし、書き込
    み認証用コードと書き込みデータが各ビット毎に全て一
    致している場合のみ、不揮発性メモリのライトイネーブ
    ル信号がアサートされることを特徴とする不揮発性メモ
    リへの誤書き込み防止方法。
  6. 【請求項６】 不揮発性メモリのデータバス幅が、複写
    機システムのデータバス幅より小さい複写機システムに
    おいて、不揮発性メモリの接続されていないデータバス
    のビットを書き込み認証用コードのビットとし、書き込
    み認証用コードと書き込みデータが各ビット毎に全て不
    一致の場合のみ、不揮発性メモリのライトイネーブル信
    号がアサートされることを特徴とする不揮発性メモリへ
    の誤書き込み防止方法。
  7. 【請求項７】 不揮発性メモリのデータバス幅が、複写
    機システムのデータバス幅より小さい複写機システムに
    おいて、不揮発性メモリの接続されていないデータバス
    のビットを書き込み認証用コードのビットとし、書き込
    み認証用コードと書き込みデータの和が、あらかじめ設
    定してあるコードと一致したときのみ、不揮発性メモリ
    のライトイネーブル信号がアサートされることを特徴と
    する不揮発性メモリへの誤書き込み防止方法。
  8. 【請求項８】 不揮発性メモリのデータバス幅が、複写
    機システムのデータバス幅より小さい複写機システムに
    おいて、不揮発性メモリの接続されていないデータバス
    のビットを書き込み認証用コード用のビットとし、あら
    かじめ設定してある認証コードと一致したときのみ、不
    揮発性メモリのライトイネーブル信号がアサートされる
    ことを特徴とする不揮発性メモリへの誤書き込み防止方
    法において、さらに書き込み認証用コード用のビット
    と、あらかじめ設定してある認証コードとが一致しない
    にも関わらず、不揮発性メモリにライトアクセスが発生
    した場合にアラートを発生することを特徴とする不揮発
    性メモリへの誤書き込み防止方法。
  9. 【請求項９】 さらにアラート発生時、操作部にサービ
    スマンコールを表示し、サービスマンによる確認を促す
    ことを特徴とする請求項８に記載の不揮発性メモリへの
    誤書き込み防止方法。
  10. 【請求項１０】 さらにアラート発生時、アラートが発
    生したことを示すログを不揮発性メモリに保存しておく
    ことを特徴とする請求項８に記載の不揮発性メモリへの
    誤書き込み防止方法。
JP2003003699A 2002-02-27 2003-01-09 不揮発性メモリの誤書き込み防止方法 Withdrawn JP2003323345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003003699A JP2003323345A (ja) 2002-02-27 2003-01-09 不揮発性メモリの誤書き込み防止方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-52222 2002-02-27
JP2002052222 2002-02-27
JP2003003699A JP2003323345A (ja) 2002-02-27 2003-01-09 不揮発性メモリの誤書き込み防止方法

Publications (1)

Publication Number Publication Date
JP2003323345A true JP2003323345A (ja) 2003-11-14

Family

ID=29552067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003003699A Withdrawn JP2003323345A (ja) 2002-02-27 2003-01-09 不揮発性メモリの誤書き込み防止方法

Country Status (1)

Country Link
JP (1) JP2003323345A (ja)

Similar Documents

Publication Publication Date Title
US7367062B2 (en) Method for BIOS security of computer system
US20080034350A1 (en) System and Method for Checking the Integrity of Computer Program Code
US8495354B2 (en) Apparatus for determining during a power-on sequence, a value to be written to a first register in a secure area and the same value to a second register in non-secure area, which during a protected mode, the value is compared such that if it is equal, enabling writing to a memory
JP2010086523A (ja) セキュアメモリインターフェース
US8751817B2 (en) Data processing apparatus and validity verification method
US9753870B2 (en) Hardware monitor with context switching and selection based on a data memory access and for raising an interrupt when a memory access address is outside of an address range of the selected context
TWI275940B (en) Secure system firmware by disabling read access to firmware ROM
EP1843250B1 (en) System and method for checking the integrity of computer program code
JP2002358237A (ja) プロセッサのメモリ装置に対する権限のないアクセスを防止する保護回路
JP2003015958A (ja) ライトプロテクト方法
JP2003323345A (ja) 不揮発性メモリの誤書き込み防止方法
JP2008287449A (ja) データプロセッサ
TWI738135B (zh) 監控系統開機之安全裝置及其方法
CN107784235A (zh) 一种存储器数据保护方法和集成电路芯片
US20070214366A1 (en) Program Execution Control Apparatus And Program Execution Control Method
EP3387535B1 (en) Apparatus and method for software self test
CN116700786B (zh) 一种微控制器及防止微控制器Flash误擦写的方法
JP2007064762A (ja) 半導体装置、テストモード制御回路
JP2002073375A (ja) マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法
US12111931B2 (en) Countermeasure against fault injection attacks
JP5140512B2 (ja) 記憶装置
JPH0822419A (ja) 誤書込防止方式
JPH0245829A (ja) 媒体に格納されているコンピュータプログラムウの無許可アクセスを検出する方法および回路
CN117744042A (zh) 一种内核代码保护方法、装置、设备及存储介质
KR20020054519A (ko) 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404