JP2003318326A

JP2003318326A - 半導体装置とその製造方法

Info

Publication number: JP2003318326A
Application number: JP2002125585A
Authority: JP
Inventors: Osamu Yamagata; 修山形
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-04-26
Filing date: 2002-04-26
Publication date: 2003-11-07

Abstract

(57)【要約】【課題】パッケージサイズを小型化するとともに、マ
ザー基板への高密度実装とチップのリペアの両方に対応
可能で、しかも接続信頼性の高い半導体装置を提供す
る。【解決手段】半導体装置の構成として、素子形成がな
された半導体素子１と、この半導体素子１の素子形成面
上に絶縁膜５を介して形成された再配線用の導体パター
ン７と、半導体素子１の素子形成面を覆う状態で形成さ
れるとともに、導体パターン７に通じる接続孔１０を有
し、かつ互いに熱膨張係数が異なる２層の樹脂層８，９
からなる応力緩和層と、この応力緩和層の接続孔１０の
開口部に形成された外部接続用の電極部１４とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子をベー
スに構成される小型の半導体装置とその製造方法に関す
る。

【０００２】

【従来の技術】一般に、チップ状の半導体素子を有する
半導体装置は、一つのパッケージとして構成される場合
が多い。このような半導体装置の小型軽量化を実現する
パッケージ形態の一つとして、パッケージサイズをチッ
プサイズに近いレベルまで小さくしたＣＳＰ(Chip Size
Package)が知られている。

【０００３】ＣＳＰに属する従来の半導体装置の構成と
して、例えば図６（Ａ）〜（Ｃ）に示すものが知られて
いる。図６（Ａ）はフェースダウンのＢＧＡ(Ball Grid
Array)構造を採用した半導体装置の構成を示すもので
ある。この構成においては、半導体素子５１をフェース
ダウンで実装するにあたり、半導体素子５１上に複数の
突起端子５２を形成し、これらの突起端子５２を回路基
板５３の一面上の電極端子５４に電気的かつ機械的に接
続している。また、回路基板５３の他面に複数のハンダ
ボール５５を形成し、このハンダボール５５をマザー基
板（マザーボード）への外部接続端子としている。さら
に、半導体素子５１と回路基板５３の対向部分（隙間部
分）に、突起端子５２と電極端子５４の接続部を覆う状
態で絶縁性樹脂５６を充填している。

【０００４】図６（Ｂ）はフェースアップのＢＧＡ構造
を採用した半導体装置の構成を示すものである。この構
成においては、半導体素子６１をフェースアップで回路
基板６２上に実装（マウント）するとともに、半導体素
子６１上に形成された電極部（アルミパッド等）と回路
基板６２上に形成された電極部とを金線等のワイヤ６３
で接続（ワイヤボンディング）している。また、回路基
板６２の一面上で半導体素子６１を封止樹脂６４により
封止するとともに、回路基板６２の他面に複数のハンダ
ボール６５を形成し、このハンダボール６５をマザー基
板との外部接続端子としている。

【０００５】図６（Ｃ）はフェースアップのＬＧＡ(Lan
d Grid Array)構造を採用した半導体装置の構成を示す
ものである。この構成においては、半導体素子７１をフ
ェースアップで回路基板７２上に実装するとともに、半
導体素子７１上に形成された電極部と回路基板７２上に
形成された電極部とを金線等のワイヤ７３で接続してい
る。また、回路基板７２の一面上で半導体素子７１を封
止樹脂７４により封止するとともに、回路基板７２の他
面に複数の接続端子７５を形成し、この接続端子７５を
マザー基板との外部接続端子としている。この図６
（Ｃ）に示す半導体装置は、先の図６（Ｂ）に示す半導
体装置の構成と比較して、外部接続端子の形状のみが異
なっている。

【０００６】また、従来においては、図７に示すよう
に、ガラスエポキシ基板からなるマザー基板８１上にフ
ェースダウンで半導体素子８２を直に実装する、フリッ
プチップ実装構造も採用されている。このフリップチッ
プ実装構造では、半導体素子８２上に複数のハンダ電極
（突起電極）８３を形成し、このハンダ電極８３をリフ
ロー方式でマザー基板８１の電極部８４に電気的かつ機
械的に接続している。また、マザー基板８１と半導体素
子８２の対向部分（隙間部分）に、ハンダ電極８３と電
極部８４の接続部を覆う状態でインナフィル８５を充填
している。

【０００７】

【発明が解決しようとする課題】しかしながら上記従来
の半導体装置やフリップチップ実装では、次のような問
題があった。即ち、上記図６（Ａ）〜（Ｃ）に示すＣＳ
Ｐの半導体装置では、リフロー方式によってマザー基板
に半導体装置を実装する際の実装性を良くするために、
半導体素子を回路基板に実装し、この回路基板内で再配
線のための導体パターンを引き回すことにより、外部接
続端子のサイズ及び配列ピッチを広く確保している。そ
のため、インターポーザとしての回路基板や、これに代
わるフィルム基板やリードフレームが必要となり、この
ことがＣＳＰの小型軽量化や低コスト化、さらにはマザ
ー基板での高密度実装などの妨げとなっている。

【０００８】また、上記図７に示すフリップチップ実装
構造では、マザー基板８１と半導体素子８２の熱膨張係
数が異なることにより、両者の熱膨張差の影響でハンダ
電極８３と電極部８４の接続部（接合部）に応力が発生
する。即ち、マザー基板８１がガラスエポキシ基板をベ
ースとしているに対し、半導体素子８２はシリコン基板
をベースとしているため、両者の熱膨張差が大きくなっ
て接続部に応力がかかり、クラックが発生する恐れがあ
る。そのため、実装状態での接続信頼性を確保すること
が困難となる。

【０００９】こうした熱膨張差による接続信頼性の不具
合は、上記図６（Ａ）〜（Ｃ）に示すＣＳＰの半導体装
置でも同様に発生する。即ち、図６（Ａ）に示す半導体
装置では、半導体素子５１と回路基板５３の熱膨張差に
よる応力が、突起端子５２と電極端子５４の接続部に発
生する。また、図６（Ｂ）に示す半導体装置では、半導
体素子６１と回路基板６２の熱膨張差による応力が、ワ
イヤ６３と回路基板６２電極の接続部（ワイヤボンディ
ングのセカンドボンド部）に発生し、図６（Ｃ）に示す
半導体装置でも、半導体素子７１と回路基板７２の熱膨
張差による応力が、ワイヤ７３と回路基板７２電極の接
続部に発生する。

【００１０】そこで、従来においては、熱膨張差によっ
て接続部に作用する応力を緩和するために、図６（Ａ）
に示す半導体装置では絶縁性樹脂５６を、図６（Ｂ）に
示す半導体装置では封止樹脂６４を、図６（Ｃ）に示す
半導体装置では封止樹脂７４を、それぞれ緩衝材として
機能させることにより、接続信頼性を高めている。した
がって、図６（Ａ）〜（Ｃ）に示す半導体装置では、再
配線用のインターポーザ（回路基板等）と緩衝機能をな
す樹脂部の存在により、必然的にパッケージサイズがチ
ップサイズよりも大きくなり、それ以上の小型化が望め
ない状況になっている。

【００１１】また、図７に示すフリップチップ実装構造
の場合は、インナフィル８５を緩衝材として組み込むこ
とにより、接続信頼性を高めているものの、マザー基板
８１と半導体素子８２の隙間部分にインナフィル８５を
充填するとなると、マザー基板８１上で半導体素子８３
の周辺部にインナフィル充填用のエリアを確保する必要
がある。この充填エリアには他の部品を実装することが
できないため、実質的にマザー基板８１上でのチップ実
装エリアが拡大し、高密度実装の妨げとなる。また、接
続信頼性を高めるうえでは、マザー基板８１との接続を
大径のハンダボールで行うことが有効であるが、大径の
ハンダボールを採用すると実装密度や実装高さの点で不
利益を招くため、小型化要求への対応が困難になる。さ
らに、インナフィル８５を充填する手法では、このイン
ナフィル８５を充填した後の工程（例えば、動作チェッ
ク等）で半導体素子８２が不良とされた場合に、リペア
（不良チップから良品チップへの交換）に対応できなく
なる。

【００１２】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、パッケージサイ
ズを小型化するとともに、マザー基板への高密度実装と
チップのリペアの両方に対応可能で、しかも接続信頼性
の高い半導体装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明に係る半導体装置
は、素子形成がなされた半導体素子と、この半導体素子
の素子形成面上に絶縁膜を介して形成された再配線用の
導体パターンと、半導体素子の素子形成面を覆う状態で
形成されるとともに、導体パターンに通じる接続孔を有
し、かつ互いに熱膨張係数が異なる２層以上の樹脂層か
らなる応力緩和層と、この応力緩和層の接続孔の開口部
に形成された外部接続用の電極部とを備えた構成となっ
ている。

【００１４】上記構成からなる半導体装置においては、
半導体素子の素子形成面上に絶縁膜を介して再配線用の
導体パターンを形成することにより、再配線用のインタ
ーポーザが不要になるとともに、半導体素子の素子形成
面を応力緩和層で覆うことにより、素子形成面が応力緩
和層によって樹脂封止される。また、かかる半導体装置
をマザー基板に実装した場合に、半導体素子の熱膨張係
数とマザー基板の熱膨張係数の違いによる応力が両者の
接続部（半導体装置側の電極部とこれに対応するマザー
基板側の電極部との接続部分）に作用するものの、この
接続部に作用する応力は、応力緩和層を構成する各樹脂
層の相互作用によって効果的に緩和される。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。

【００１６】本発明の実施形態に係る半導体装置の構成
を、その製造方法と合わせて図１〜図５を用いて説明す
る。先ず、シリコンウエハを用いたウエハ処理工程の中
で、図１（Ａ）に示すように、素子形成がなされた半導
体素子（本例ではシリコン基板）１の主面上に電極パッ
ド（アルミパッド等）２とパッシベーション膜３を形成
する。電極パッド２は、チップ状をなす半導体素子１の
外周縁に所定の配列ピッチで複数形成される。また、パ
ッシベーション膜３は、半導体素子１の主面（素子形成
面等）を覆うように形成（成膜）される。また、パッシ
ベーション膜３には、電極パッド２を露出させる接続孔
４が形成される。

【００１７】ちなみに、一般の半導体製造プロセスで
は、電極パッド２やパッシベーション膜３の形成が完了
した段階でウエハ処理工程を終了し、その後は、チップ
分割のためのダイシング工程、電気的接続のためのワイ
ヤボンディング工程、封止のためのモールド工程などの
組立工程（パッケージング工程）に移行するが、本実施
形態に係る半導体装置の製造方法では、ウエハ状態のま
まで以降の処理を進める。このウエハ状態では、一つの
半導体素子に対応する半導体素子１が一枚のウエハ上に
多数形成され、これらの半導体素子１が最終的にＣＳＰ
のパッケージとして個片に分割されることになる。

【００１８】即ち、ウエハ状態の半導体素子１に対し
て、図１（Ｂ）に示すように、半導体素子１の主面上に
絶縁膜５を形成する。絶縁膜５は、半導体素子１の主面
（素子形成面）全体を覆うように成膜される。具体的な
成膜手法として、例えば水平状態に保持したシリコンウ
エハを回転させるとともに、このシリコンウエハ上に、
適度な粘性を有するポリイミド樹脂を滴下して拡散させ
る、いわゆるスピンコート方式によってポリイミド樹脂
による塗布膜をウエハ全面に形成することにより、ウエ
ハ内の半導体素子１上にポリイミド樹脂膜からなる絶縁
膜５を形成する。このスピンコート方式では、１回の塗
布で３〜５μｍ程度の膜が形成される。スピンコート方
式以外にも、フィルム状の樹脂をラミネートして絶縁膜
５を形成してもよい。この場合、絶縁膜５の物性として
は、半導体素子の反りを軽減するために、弾性率が５〜
１０ＧＰａ、熱膨張係数が６０ｐｐｍ以上のものを選択
するとよい。

【００１９】次いで、図１（Ｃ）に示すように、絶縁膜
５をパターニングすることにより、この絶縁膜５上に電
極パッド２に通じる接続孔６を形成する。この接続孔６
は、パッシベーション膜３の接続孔４よりも大きな径
（例えば、電極パッド２のサイズとほぼ同じ径）をもっ
て形成される。絶縁膜５のパターニングは、例えば、絶
縁膜５の成膜材料として、感光性材料を混合させたポリ
イミド樹脂（フォトレジスト）を用いるものとすると、
フォトリソグラフィ技術を利用して行うことができる。

【００２０】続いて、上記接続孔６の形成によって露出
させた電極パッド２の表面に、例えばチタン（Ｔｉ），
ニッケル（Ｎｉ）によるメッキ処理を施すことによりバ
リアメタル（不図示）を形成する。その後、電極パッド
２の露出部分でバリアメタルを覆うように、図１（Ｄ）
に示すように、半導体素子１の絶縁膜５上に例えば銅
（Ｃｕ）のメッキによって導体パターン７を形成する。
この導体パターン７は、半導体素子１の素子形成面上で
当該半導体素子１の外周縁に形成された複数の電極パッ
ド２に対し、各々の電極パッド２に導通する電極部を半
導体素子１の主面全域に分散して配置するための再配線
用の導体パターンとなる。

【００２１】次に、図２（Ａ）に示すように、半導体素
子１の絶縁膜３上に、上記導体パターン７を覆う状態で
第１の樹脂層８を形成した後、この第１の樹脂層８を覆
う状態で、図２（Ｂ）に示すように、第１の樹脂層８と
物性値が異なる第２の樹脂層９を形成する。これら第
１，第２の樹脂層８，９は、本発明における応力緩和層
を構成するもので、半導体素子１の素子形成面を覆う状
態で積層状態に形成される。また、第１，第２の樹脂層
８，９は、それぞれ３０〜５０μｍの厚みで形成され
る。各々の樹脂層８，９の形成には、比較的厚い層を一
括に形成することができるドライフィルム法を用いるこ
とが望ましい。このドライフィルム法では、半導体素子
１上に３０〜５０μｍ厚のドライフィルムを重ねて熱圧
着する。第１の樹脂層８となるドライフィルムと、第２
の樹脂層９となるドライフィルムは、半導体素子１に対
して各層ごとに順にラミネートされる。このとき、ドラ
イフィルムの接着層を熱硬化型樹脂（例えば、エポキシ
系樹脂）で形成し、これを例えば１５０〜２００℃でラ
ミネートすることにより、加熱によって溶融した樹脂が
半導体素子１上の凹凸部分に流れ込むため、十分な密着
強度を確保することができる。

【００２２】このように半導体素子１上に積層状態で形
成される第１，第２の樹脂層８，９は、いずれも電気的
に高い絶縁性を有するもので、上述した物性値として、
熱膨張係数が互いに異なるものとなっている。さらに詳
述すると、第１，第２の樹脂層８，９の熱膨張係数は、
半導体素子１をベースに構成される半導体装置をマザー
基板に実装するにあたり、それらの基板相互の熱膨張係
数の違いによって接続部（半導体装置とマザー基板の電
気的な接続部分）に発生する応力を緩和するために、半
導体素子１とマザー基板の物性値の中間的な値をとるよ
うにする。具体的には、有限素子法解析で熱膨張係数の
パラメータを種々入力し、接続部にかかる応力の度合い
が十分に小さくなる条件（好ましくは最も小さくなる条
件）で設定する。各々の樹脂層８，９の物性について
は、例えば各々の樹脂層８，９をフィラー入りのエポキ
シ系樹脂フィルムで形成するものとすると、このエポキ
シ系樹脂に充填（混合）するフィラーの量を変えること
により、所望の物性値となるようにコントロールする。

【００２３】具体的には、樹脂中にフィラーを充填する
と熱膨張係数が低下することになるため、フィラー入り
のエポキシ系樹脂で形成される各々の樹脂層８，９の熱
膨張係数がそれぞれ所望の値となるようにフィラーの充
填量を調整する。フィラーとしてはシリカ等を用いるこ
とができる。また、フィラー入りのエポキシ系樹脂は直
接ウエハに接触しないため、フィラーとしては、球状フ
ィラーよりも安価な破砕フィラーを用いることができ
る。

【００２４】ここで、例えば、マザー基板がＦＲ−４グ
レードのガラスエポキシ基板である場合は、このマザー
基板の熱膨張係数が１５ｐｐｍとなるのに対し、シリコ
ンの半導体素子１の熱膨張係数は３ｐｐｍとなる。その
ため、第１，第２の樹脂層８，９の熱膨張係数について
は、それぞれ３〜１５ｐｐｍの範囲内の値をとるように
する。さらに、第１，第２の樹脂層８，９の熱膨張係数
を相対的に比較した場合は、第１の樹脂層８の熱膨張係
数を第２の樹脂層９の熱膨張係数よりも大きく設定す
る。つまり、第１の樹脂層８の熱膨張係数はマザー基板
の熱膨張係数に近い値とし、第２の樹脂層９の熱膨張係
数は半導体素子１の熱膨張係数に近い値とする。上記マ
ザー基板と半導体素子の物性値に対する具体的な数値と
して、例えば、第１の樹脂層８の熱膨張係数を１０〜１
５ｐｐｍとする一方、第２の樹脂層９の熱膨張係数をそ
れよりも小さい２〜５ｐｐｍとする。

【００２５】また、各々の樹脂層８，９の物性値とし
て、上記熱膨張係数とともに弾性率をコントロールす
る。弾性率のコントロールは、熱膨張係数のコントロー
ルと合わせて、樹脂中に充填するフィラーの量を調整す
ることにより行う。また、第１，第２の樹脂層８，９の
弾性率を相対的に比較した場合は、第１の樹脂層８の弾
性率を第２の樹脂層９の弾性率よりも小さくする。各々
の樹脂層８，９の弾性率は、後述する再配線用の電極部
の物性を加味しつつ、上記熱膨張係数と同様に有限素子
法解析によって決定されることが望ましい。また、各々
の樹脂層８，９の弾性率の相対比較では、第１の樹脂層
８の弾性率のほぼ３倍の値で第２の樹脂層９の弾性率を
設定することが好ましい。

【００２６】具体的な数値として、例えば上記同様に、
マザー基板がＦＲ−４グレードのガラスエポキシ基板で
ある場合は、このマザー基板の弾性率が１７ＧＰａとな
るのに対し、シリコンの半導体素子１の弾性率は１９０
ＧＰａとなる。これに対して、例えば、第１の樹脂層８
の弾性率を５ＧＰａとする一方、第２の樹脂層９の弾性
率をそれよりも高い１５〜２０ＧＰａとする。

【００２７】この場合、第２の樹脂層９を形成する樹脂
中のフィラー充填量が第１の樹脂層８のそれよりも多く
なるため、第１の樹脂層８と第２の樹脂層９の硬さを相
対的に比較した場合は、第１の樹脂層８が第２の樹脂層
９よりも軟質のものとなる。なお、所望する物性値によ
っては、第２の樹脂層９の形成に際してのみフィラー入
りのエポキシ系樹脂フィルムを使用し、第１の樹脂層８
はフィラー無しのエポキシ系樹脂フィルムを使用して形
成してもよい。

【００２８】こうして第１の樹脂層８と第２の樹脂層９
を形成したら、これに続いて図２（Ｃ）に示すように、
半導体素子１上の表層部分に第１，第２の樹脂層８，９
を貫通する状態（換言すると、導体パターン７の一部を
露出させる状態）で接続孔１０を形成する。この接続孔
１０は、上述した導体パターン７の引き回しによって再
配線を行うにあたり、外部接続用の電極形成のためのコ
ンタクトホール（ビアホール）となるもので、半導体素
子１の主面上の全域にわたって所定の配列ピッチで複数
形成される。

【００２９】上記接続孔１０の形成はレーザ加工によっ
て行う。このレーザ加工には、例えばＵＶ−ＹＡＧレー
ザやＣＯ₂レーザなどを用いることができる。接続孔１
０の形成にレーザ加工を採用することにより、上述した
ドライフィルムに感光性材料を用いる必要がなくなるた
め、低コストで第１，第２の樹脂層８，９を形成するこ
とができる。また、物性値（熱膨張係数、弾性率）が異
なる２層構造の樹脂層８，９に対して、各層ごとに工程
を分けることなく、一括して接続孔１０を形成すること
ができる。

【００３０】ただし、レーザ加工で接続孔１０を形成す
る場合は、各々の樹脂層８，９の膜厚を厳密に管理し、
この膜厚に対してレーザパワーを適切にコントロールし
ないと、下地の導体パターン（銅パターン）７がレーザ
の照射でオーバー加工されてダメージを受け、場合によ
っては導体パターン７の切断を招くことも懸念される。

【００３１】そこで本実施形態においては、２層構造を
なす樹脂層８，９にレーザ加工で接続孔１０を一括形成
するにあたり、次のような加工方法を採用することとし
た。即ち、レーザ加工装置の構成として、図３に示すよ
うに、被加工部に対してレーザを発射するレーザ発射器
１１と、このレーザ発射器１１の駆動を制御するコント
ローラ１２と、被加工部からのレーザの反射光を受光
（検出）する受光センサ１３とを備えたものを採用す
る。かかる構成のレーザ加工装置において、受光センサ
１３は、被加工部からのレーザの反射光を受光しつつ、
その受光量に応じた電気信号を生成し、この電気信号を
コントローラ１２にフィードバック（帰還）する。これ
に対して、コントローラ１２は、受光センサ１３からフ
ィードバックされる電気信号（レーザ反射光の検出結
果）に基づいてレーザの出力を制御する。この場合、コ
ントローラ１２では、レーザ発射器１１からのレーザの
発射開始タイミングや発射終了タイミング、さらにはレ
ーザ発射器１１から発射されるレーザのパワーを制御す
る。

【００３２】上記構成からなるレーザ加工装置を用いて
半導体素子１上に接続孔１０を形成する場合は、例えば
被加工物となるウエハを、水平二軸方向（ＸＹ方向）に
移動可能な駆動テーブル上に支持し、この駆動テーブル
の駆動により、レーザ発射器１１によるレーザの照射位
置に、被加工部となる接続孔１０の形成部位（電極形成
部位）を位置合わせし、この状態でコントローラ１２の
駆動制御によりレーザ発射器１１からレーザを発射させ
る。これにより、半導体素子１上の最上層に位置する第
２の樹脂層９にレーザが照射され、このレーザ照射によ
って第２の樹脂層９の電極形成部位に孔開け（窓空け）
加工が施される。その際、第２の樹脂層９がフィラー入
りの樹脂フィルムで形成されていると、これに照射され
たレーザがフィラーで反射して拡散する。そのため、コ
ントローラ１２においては、レーザの反射によるエネル
ギーロスを考慮してレーザ発射器１１におけるレーザの
パワーを設定する。

【００３３】ただし、レーザ照射による加工開始時に
は、第２の樹脂層９に適合するようにレーザパワーが設
定されるため、レーザ照射による孔開け加工の進行によ
り実際の加工部位が第１の樹脂層８に達すると、これを
境に孔開け加工の進行度合いが強まる。そのため、導体
パターン７へのオーバー加工が発生しやすい状況とな
る。そこでコントローラ１２においては、レーザ発射器
１１でレーザを発射させて孔開け加工を開始した後、受
光センサ１３からフィードバックされる電気信号を継続
的に監視（モニタ）し、この電気信号のレベルが急激に
変化（例えば、予め設定された閾値レベル以上に変化）
したところでレーザ発射器１１からのレーザ発射（レー
ザ加工）を直ちに終了させる。

【００３４】実際の孔開け加工では、半導体素子１の深
さ方向（厚み方向）におけるレーザの照射部位が第２の
樹脂層９から第１の樹脂層８へと進行し、さらに第１の
樹脂層８への孔開けによって銅の導体パターン７が露出
すると、その瞬間に被加工部からのレーザの反射光が急
激に増加し、これに伴う受光量の増加によって受光セン
サ１３からの電気信号のレベルが急激に変化する。した
がって、コントローラ１２において、受光センサ１３か
らの電気信号のレベルが急激に変化したところでレーザ
発射器１１からのレーザ発射を終了させることにより、
レーザ加工の加工終点を的確に検出して導体パターン７
へのオーバー加工を確実に防止することができる。

【００３５】また、受光センサ１３からの電気信号の急
激な変化だけでなく、第１，第２の樹脂層８，９のフィ
ラー充填量の違いによるレーザ反射率の差を利用して、
レーザ加工部位が第１の樹脂層８に達したことを受光セ
ンサ１３からの電気信号の変化によって検出し、この検
出時にコントローラ１２の駆動制御によってレーザパワ
ーを変える（下げる）ことにより、第１，第２の樹脂層
８，９をそれぞれに適したレーザパワーをもって加工す
ることができる。これにより、半導体素子１上に積層さ
れた第１，第２の樹脂層８，９に対して、均一な孔形状
をもって接続孔１０を一括に形成することができる。

【００３６】その後、上記接続孔１０を介して露出する
導体パターン７の一部（パターン終端部）にチタンメッ
キ又はニッケルメッキを施してバリアメタル（不図示）
を形成し、次いで、このバリアメタルを介して図４に示
すように導体パターン７の露出部分にハンダメッキを施
して電極部１４を形成する。ハンダメッキは、第１，第
２の樹脂層８，９に形成された接続孔１０にハンダを充
填する（埋め込む）かたちで行われ、これによって電極
部１４が半導体素子１上で第２の樹脂層９の表面から突
出した状態に形成される。この電極部１４は、本実施形
態に係る製造方法によって得られる半導体装置をマザー
基板に実装する際の外部接続用の電極、即ちマザー基板
側に形成される電極部とリフロー方式等により電気的か
つ機械的に接続される電極端子となるものである。

【００３７】このとき、半導体素子１上においては、先
述した銅の導体パターン７による再配線形成と当該導体
パターン７上での電極形成により、半導体素子１の外周
縁に形成されている複数の電極パッド２の配列ピッチよ
りも広いピッチをもって図５に示すように複数（電極パ
ッド２と同数）の電極部１４がアレイ状に配置される。
例えば、電極パッド２の配列ピッチが９０〜１００μｍ
であるとすると、電極部１４はそれよりも十分に広い
０．３５〜０．８ｍｍの配列ピッチで配置される。ま
た、電極パッド２のサイズが７０〜１００μｍ□である
とすると、電極部１４はそれよりも十分に大きいサイズ
で形成される。この再配線による電極のピッチ変換とサ
イズ変換により、マザー基板への実装性が良好なものと
なる。

【００３８】以上の製造方法によって得られた半導体装
置の構成では、半導体素子１の主面（素子形成面）が第
１，第２の樹脂層８，９で覆われ、これらの樹脂層８，
９によって半導体素子１の素子形成面が樹脂封止された
状態となる。また、半導体素子１上で導体パターン７に
より再配線がなされるため、再配線用のインターポーザ
が不要になる。これにより、ウエハ状態のままで、銅の
再配線形成、電極端子形成及び樹脂封止を行う、いわゆ
るウエハレベルＣＳＰが実現される。このＣＳＰの半導
体装置は、ウエハから個片に切り出した場合に半導体素
子と同じサイズのパッケージとなるため、パッケージの
小型軽量化に寄与するものとなる。

【００３９】また、上記製造方法によって得られるＣＳ
Ｐの半導体装置をマザー基板に実装した場合、半導体素
子１の熱膨張に際しては、その膨張を促進する方向で第
１の樹脂層８が機能する一方、マザー基板の熱膨張に際
しては、その膨張を抑制する方向で第２の樹脂層９が機
能する。したがって、マザー基板と半導体素子１の間で
は、半導体素子１側において第１の樹脂層８が熱膨張に
対する緩衝効果を発揮する一方、マザー基板側において
第２の樹脂層９が熱膨張に対する緩衝効果を発揮する。
つまり、応力緩和層の多層化により、応力緩和が段階的
になされる。その結果、半導体素子１とマザー基板の熱
膨張による応力を十分に軽減し、両基板間の接続信頼性
を高めることができる。

【００４０】これにより、従来のフリップチップ実装構
造（図７参照）のように半導体素子とマザー基板との間
に応力緩和のためのインナフィルを充填する必要がなく
なるため、マザー基板側においてはインナフィル充填の
ための充填エリアを確保する必要がなくなる。また、半
導体素子が不良であった場合のリペアにも容易に対応可
能となる。

【００４１】また、応力緩和層を一層（単層）とした場
合に比較すると、第１，第２の樹脂層８，９を足し合わ
せたトータルの厚み寸法を、一層の応力緩和層の厚み寸
法より薄くしたうえで、同等の応力緩和効果を発揮させ
ることができる。応力緩和層を一層にして、本実施形態
に係る装置構成（二層構造）と同等の応力緩和効果を得
るには、一層の応力緩和層の厚み寸法を１５０μｍ程度
に設定する必要がある。これに対して、本実施形態に係
る装置構成では、第１，第２の樹脂層８，９を足し合わ
せたトータルの厚み寸法を６０〜１００μｍ程度に抑え
ることができる。そのため、ＣＳＰの半導体装置を薄型
化することができる。また、マザー基板への実装に際し
ては、半導体装置の実装高さ（取り付け高さ）を低く抑
えることができる。

【００４２】また、先述のように第１の樹脂層８の弾性
率を第２の樹脂層９の弾性率よりも小さくし、これによ
って第１の樹脂層８を第２の樹脂層９よりも軟質のもの
とすることにより、第１の樹脂層８の熱膨張によって電
極部１４の根元部分にかかる応力を軽減することができ
る。

【００４３】さらに、第１，第２の樹脂層８，９をそれ
ぞれ誘電率の低い材料（ＬｏｗＫ材）で形成することに
より、高周波素子にも対応可能となる。また、一般に３
０ＧＨｚ以上の高周波信号を取り扱う半導体装置では、
これをマザー基板に実装した際に、当該マザー基板と半
導体装置（特に半導体素子）の間に３５μｍ以上の隙間
（ギャップ）を確保する必要がある。そうした場合、マ
ザー基板側で部品の実装高さに制限があると、半導体装
置の厚み（パッケージの厚み）が非常にネックになる。

【００４４】これに対して、本実施形態に係る半導体装
置では、上述のような高さ制限がある場合でも、例え
ば、ウエハの裏面研削によって半導体素子１を薄くし、
これによって得られる寸法的な余裕分を利用して半導体
素子の外部接続電極（電極部１４）にハンダボール等の
球状電極を形成することにより、高さ制限をクリアした
うえで高周波信号の取り扱いに対応することが可能とな
る。さらに、球状電極の形成（追加）により、応力緩和
効果が増大する効果も得られる。

【００４５】なお、上記実施形態においては、応力緩和
層を２層構造としたが、本発明はこれに限らず、応力緩
和層を３層以上の多層構造としてもよい。

【００４６】

【発明の効果】以上説明したように本発明によれば、半
導体素子の素子形成面上に再配線用の導体パターンを形
成するとともに、半導体素子の素子形成面を応力緩和層
で覆うことにより、パッケージサイズをチップサイズと
同等レベルまで小さくすることができる。また、互いに
熱膨張係数が異なる２層以上の樹脂層からなる応力緩和
層を備え、この応力緩和層の接続孔の開口部に外部接続
用の電極部を形成することにより、実装状態での接続信
頼性を高めることができる。その結果、パッケージサイ
ズを小型化するとともに、マザー基板への高密度実装と
チップのリペアの両方に対応可能で、しかも接続信頼性
の高い半導体装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体装置の製造方法
を示す図（その１）である。

【図２】本発明の実施形態に係る半導体装置の製造方法
を示す図（その２）である。

【図３】本発明の実施形態に係る半導体装置の製造方法
を示す図（その３）である。

【図４】本発明の実施形態に係る半導体装置の製造方法
を示す図（その４）である。

【図５】本発明の実施形態に係る半導体装置の電極配置
を示す図である。

【図６】従来の半導体装置の構成例を示す図である。

【図７】従来のフリップチップ実装構造を示す図であ
る。

【符号の説明】

１…半導体素子、２…電極パッド、３…バッシベーショ
ン膜、４，６，１０…接続孔、５…絶縁膜、７…導体パ
ターン、８…第１の樹脂層、９…第２の樹脂層、１１…
レーザ発射器、１２…コントローラ、１３…受光セン
サ、１４…電極部

Claims

【特許請求の範囲】

【請求項１】素子形成がなされた半導体素子と、前記半導体素子の素子形成面上に絶縁膜を介して形成さ
れた再配線用の導体パターンと、前記半導体素子の素子形成面を覆う状態で形成されると
ともに、前記導体パターンに通じる接続孔を有し、かつ
互いに熱膨張係数が異なる２層以上の樹脂層からなる応
力緩和層と、前記応力緩和層の接続孔の開口部に形成された外部接続
用の電極部とを備えることを特徴とする半導体装置。
【請求項２】前記応力緩和層は、前記半導体素子上に
順に積層された第１の樹脂層と第２の樹脂層とを有する
とともに、前記第１の樹脂層の熱膨張係数を前記第２の
樹脂層の熱膨張係数よりも大きく設定してなることを特
徴とする請求項１記載の半導体装置。
【請求項３】前記応力緩和層は、互いに弾性率が異な
る２層以上の樹脂層からなることを特徴とする請求項１
記載の半導体装置。
【請求項４】素子形成がなされた半導体素子と、この
半導体素子の素子形成面上に絶縁膜を介して形成された
再配線用の導体パターンと、前記半導体素子の素子形成
面を覆う状態で形成されるとともに、前記導体パターン
に通じる接続孔を有し、かつ互いに熱膨張係数が異なる
２層以上の樹脂層からなる応力緩和層と、この応力緩和
層の接続孔の開口部に形成された外部接続用の電極部と
を備える半導体装置の製造方法であって、前記半導体素子上に前記応力緩和層を形成した後、当該
応力緩和層の電極形成部位にレーザ加工によって前記接
続孔を一括に形成することを特徴とする半導体装置の製
造方法。
【請求項５】前記レーザ加工によって前記接続孔を形
成する場合に、前記電極形成部位にレーザを照射した際
の反射光を検出し、この検出結果に基づいてレーザの出
力を制御することを特徴とする請求項４記載の半導体装
置の製造方法。