JP2003309330A - 半導体光素子 - Google Patents

半導体光素子

Info

Publication number
JP2003309330A
JP2003309330A JP2002111139A JP2002111139A JP2003309330A JP 2003309330 A JP2003309330 A JP 2003309330A JP 2002111139 A JP2002111139 A JP 2002111139A JP 2002111139 A JP2002111139 A JP 2002111139A JP 2003309330 A JP2003309330 A JP 2003309330A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002111139A
Other languages
English (en)
Inventor
Kenryo Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002111139A priority Critical patent/JP2003309330A/ja
Priority to US10/411,270 priority patent/US6807327B2/en
Publication of JP2003309330A publication Critical patent/JP2003309330A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/066—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide channel; buried

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 静電容量を低減可能な構造を有する半導体光
素子を提供する。 【解決手段】 多層半導体部２４は、半導体部１２の側
面に沿って半導体基板４上に設けられている。第２導電
型III−V族化合物半導体層２０は、半導体部１２上およ
び多層半導体部２４上に設けられている。多層半導体部
２４は、半導体基板４上に順に配置された第１〜４の半
導体層３６、３８、４０、４２を有している。第１の半
導体層３６は、半導体部１２の側面及び半導体基板４の
主面に沿って伸びる第１導電型III−V族化合物半導体層
である。第２の半導体層３８は、第１の半導体層３６に
沿って伸びる第２導電型III−V族化合物半導体層であ
る。第３の半導体層４０は、第２の半導体層３８に沿っ
て伸びる第１導電型III−V族化合物半導体層である。第
４の半導体層４２は、第３の半導体層４０上に設けられ
た第２導電型III−V族化合物半導体層である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体光素子に関
する。
【０００２】
【従来の技術】半導体光素子は、ｎ型半導体基板と、こ
の半導体基板の表面上に設けられた半導体光導波路と、
この光導波路の周囲を設けられた埋め込み部と、半導体
光導波路上および埋め込み部上に設けられたｐ型クラッ
ド層とを備える。半導体光導波路は、ｎ型半導体基板上
に設けられた第ｎ型半導体層、この第ｎ型半導体層上に
設けられた活性層、およびこの活性層上に設けられた第
ｐ型半導体層を含む。埋め込み部は、２つの半導体膜か
らなり、ｎ型半導体基板上に設けられたｐ型半導体膜
と、このｐ型半導体領域上に設けられたｎ型半導体膜と
を含む。半導体光素子は、ｎ型半導体基板の裏面に設け
られたカソード電極と、ｐ型クラッド層上に設けられた
アノード電極とを備える。
【０００３】
【発明が解決しようとする課題】発明者は、高速に変調
された光信号を生成できる半導体光素子を開発する研究
に従事している。発明者は、半導体光素子の構造を高速
化の観点から調査した。
【０００４】この半導体光素子では、埋め込み部のｐ型
半導体膜とｎ型半導体基板とはｐｎ接合を構成し、埋め
込み部のｎ型半導体膜とｐ型クラッド層とはｐｎ接合を
構成すると共に、埋め込み部のｐ型半導体膜とｎ型半導
体膜とはｐｎ接合を構成する。アノード電極とカソード
電極との間に信号を加えると、これらのｐｎ接合のうち
の一のｐｎ接合には逆方向にバイアスが加えられる。逆
方向にバイアスが印加されるｐｎ接合のおかげで埋め込
み部には電流が流れないけれども、逆方向にバイアスさ
れたｐｎ接合には静電容量が生じる。発明者の調査によ
れば、半導体光素子が高速で動作することを可能にする
ためには、埋め込み部における静電容量を低減すること
が求められる。
【０００５】そこで、本発明の目的は、静電容量を低減
可能な構造を有する半導体光素子を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の一側面は、半導
体光素子に関する。半導体光素子は、第１導電型半導体
基板、半導体部、多層半導体部、第１の第２導電型半導
体層、並びに第１及び第２の電極を備える。半導体基板
は主面を有する。半導体部は、第１及び第２のIII−V族
化合物半導体層と該第１及び第２のIII−V族化合物半導
体層の間に設けられた活性層とを含んでおり、半導体基
板の主面上において所定の軸方向に伸びる側面を有す
る。第１の電極は、半導体部の第１のIII−V族化合物半
導体層に電気的に接続されている。第２の電極は、半導
体部の第２のIII−V族化合物半導体層に電気的に接続さ
れている。多層半導体部は、半導体部の側面に沿って半
導体基板上に設けられている。第１の第２導電型半導体
層は、半導体部上及び多層半導体部上に設けられてい
る。多層半導体部は、半導体基板上に順に配置された第
１〜４の半導体層を有している。第１の半導体層は、半
導体部の側面及び半導体基板の主面に沿って伸びる第１
導電型III−V族化合物半導体層である。第２の半導体層
は、第１の半導体層上に設けられた第２導電型III−V族
化合物半導体層である。第３の半導体層は、第２の半導
体層に沿って伸びる第１導電型III−V族化合物半導体層
である。第４の半導体層は、第３の半導体層上に設けら
れた第２導電型III−V族化合物半導体層である。第１〜
４の半導体層の各々と、この各半導体層に隣接する半導
体領域とは、ｐｎ接合又はｐｉｎ接合を構成する。
【０００７】また、半導体光素子は、第１導電型III−V
族化合物半導体部と、第２導電型III−V族化合物半導体
部と、半導体部と、多層半導体部と、第１の電極と、第
２の電極とを備える。第１導電型III−V族化合物半導体
部は、所定の基準面に沿って伸びる。第２導電型III−V
族化合物半導体部は、基準面に沿って伸びる。半導体部
は、第１及び第２のIII−V族化合物半導体層並びに活性
層を含む。活性層は、該第１及び第２のIII−V族化合物
半導体層の間に設けられている。また、半導体部は、第
１導電型III−V族化合物半導体部と第２導電型III−V族
化合物半導体部との間に設けられている。第１の電極
は、半導体部の第１のIII−V族化合物半導体層に電気的
に接続されている。第２の電極は、半導体部の第２のII
I−V族化合物半導体層に電気的に接続されている。多層
半導体部は、第１導電型半導体部と第２導電型半導体部
との間に積層された第１〜第４の半導体層を有してお
り、半導体部に隣接する。第１〜第４の半導体層のうち
の任意の一半導体層は、これら第１〜第４の半導体層の
うちの残りの半導体層、第１導電型III−V族化合物半導
体部、及び第２導電型III−V族化合物半導体部のうちの
少なくとも一つの半導体領域に隣接している。多層半導
体部の半導体層の各々は、該隣接する半導体領域の導電
型と異なる導電型を有する。
【０００８】これらの半導体光素子の各々では、ｐｎ接
合あるいはｐｉｎ接合といった少なくとも５つの半導体
接合が構成される。半導体部の第１のIII−V族化合物半
導体層と第２のIII−V族化合物半導体層との間に逆方向
の電圧が加わるように第１及び２の電極に電圧が加えら
れるとき、これらの半導体接合のうちの少なくとも３つ
の接合に逆方向に電圧が加わる。異種半導体接合にわた
って逆方向の電圧が加えられると、空乏層は拡がる。空
乏層は、キャパシタンスとして機能する。半導体部にお
いては、等価的に、少なくとも３つの空乏層キャパシタ
ンスが直列に接続されるので、合成キャパシタンスが小
さくなる。
【０００９】半導体光素子では、第１及び第３の半導体
層の少なくともいずれか一方は、第１及び第２の層状半
導体領域を含む構造を備えることができる。第１の層状
半導体領域の不純物濃度は、第２の層状半導体領域の不
純物濃度より低い。第１の層状半導体領域は、第１の層
状半導体領域の導電型と異なり且つより大きな不純物濃
度の半導体領域と、第２の層状半導体領域との間に設け
られている。不純物濃度の小さい第１の層状半導体領域
には、空乏層が拡がる。故に、空乏層キャパシタンスが
小さくなる。
【００１０】半導体光素子は、多層半導体部に設けられ
た一対のトレンチを更に備えることができる。半導体部
は、一対のトレンチの一方と他方との間に位置してい
る。トレンチにより多層半導体部における空乏層キャパ
シタの面積を低減できる。
【００１１】本発明の半導体光素子としていくつかの形
態を例示する。活性層は、半導体受光素子のための発光
領域を含むことができる。活性層は、光変調器のための
光吸収領域を含むことができる。また、活性層は、半導
体受光素子のための光吸収領域を含むことができる。
【００１２】半導体光素子では、半導体部は、光変調器
及び半導体受光素子のいずれかを構成するように設けら
れた第１の部分と、半導体発光素子を構成するように設
けられた第２の部分とを含むことができる。第１の半導
体層の不純物濃度の最高値は、第２の半導体層の不純物
濃度より小さい。この構造によれば、第１の半導体層の
抵抗が相対的に高くなるので、多層半導体部の第１の半
導体層を介するリーク電流を半導体発光素子において低
減できる。
【００１３】半導体光素子では、半導体部は、光変調器
及び半導体受光素子のいずれかを構成するように設けら
れた第１の部分と半導体発光素子を構成するように設け
られた第２の部分とを含むことができる。多層半導体部
の第１の半導体層の不純部濃度の最高値は、半導体基板
の不純物濃度より小さいことが好ましい。また、第２の
半導体層の不純物濃度は、第１の半導体層の不純物濃度
の最高値より大きいことが好ましい。これにより、半導
体発光素子のための第２の部分におけるリーク電流を低
減できる。
【００１４】半導体光素子では、半導体部は、光変調器
及び半導体受光素子を構成するように設けられた第１の
部分と、半導体発光素子を構成するように設けられた第
２の部分とを含ことができる。多層半導体部の第１の半
導体層は、第１及び第２の層状半導体領域を含む構造を
備えている。第１の層状半導体領域の不純物濃度は、第
２の層状半導体領域の不純物濃度より低い。第１の層状
半導体領域は半導体基板上に設けられている。第２の層
状半導体領域は、第１の層状半導体領域上に設けられて
いる。この構造により、半導体発光素子の第２の部分に
おける寄生サイリスタの動作を抑制できる。
【００１５】本発明の上記の目的および他の目的、特
徴、並びに利点は、添付図面を参照して進められる本発
明の好適な実施の形態の以下の詳細な記述から、より容
易に明らかになる。
【００１６】
【発明の実施の形態】本発明の知見は、例示として示さ
れた添付図面を参照して以下の詳細な記述を考慮するこ
とによって容易に理解できる。引き続いて、添付図面を
参照しながら、本発明に係わる実施の形態を説明する。
可能な場合には、同一の部分には同一の符号を付する。
【００１７】(第１の実施の形態)図１は、第１の実施の
形態に係わる半導体光集積素子を示す斜視図である。図
２は、Ｉ−Ｉ線で示された断面図である。図３は、ＩＩ
−ＩＩ線で示された断面図である。
【００１８】図１を参照しながら、第１の実施の形態に
係わる半導体光集積素子を説明する。この半導体光集積
素子１は、半導体変調素子部２ａ、半導体変調素子部２
ｂおよび半導体分離素子部２ｃを備える。この半導体光
集積素子１は、一対の端面３ａ及び３ｂを有している。
半導体変調素子部２ａ、半導体発光素子部２ｂおよび半
導体分離素子部２ｃは、端面３ａと端面３ｂとの間に設
けられている。半導体変調素子部２ａは、半導体分離素
子部２ｃを介して半導体発光素子部２ｂに光学的に結合
されている。半導体発光素子部２ｂは、所定の波長の光
を発生できる。半導体変調素子部２ａは、半導体発光素
子部２ｂから受けた光を変調できる。半導体分離素子部
２ｃは、半導体変調素子部２ａと半導体発光素子部２ｂ
との間の分離抵抗を高めるように設けられている。半導
体変調素子部２ａ、半導体発光素子部２ｂ、および半導
体分離素子部２ｃは、ｎ+型ＩｎＰ半導体基板といった
半導体基板４に設けられている。
【００１９】半導体変調素子部２ａは、光導波路メサ部
１２を備えている。光導波路メサ部１２は、活性層６
と、ｎ型クラッド層といったｎ型半導体層８と、ｐ型ク
ラッド層といったｐ型半導体層１０を備えている。活性
層６は、基板４上に設けられている。活性層６は、III
−Ｖ系化合物半導体を含んでおり、ｎ型半導体層８とｐ
型半導体層１０との間に設けられている。半導体層８
は、ｎ型III−Ｖ系化合物半導体を含む。半導体層１０
は、III−Ｖ系化合物半導体を含む。ｎ型半導体部８お
よびｐ型半導体層１０は、基板４上に設けられている。
活性層６は、単一の半導体層から成ることができるが、
これらに限定されるものではなく、またＳＱＷ構造ある
いはＭＱＷ構造を備えることもできる。また、活性層６
は、ＳＣＨ構造を備えるようにしてもよい。活性層６の
屈折率は、ｎ型半導体層８およびｐ型半導体層１０の屈
折率より大きいので、ｎ型半導体層８およびｐ型半導体
層１０は、活性層６に光を閉じ込めるように作用する。
これらの半導体層６、８、１０は光導波路の構造を構成
する。
【００２０】本実施の形態では、半導体発光素子部２ｂ
は、半導体変調素子部２ａと類似の構造の光導波路メサ
部５２を備える。半導体発光素子部２ｂにおいては、光
導波路メサ部５２は、活性層４６、ｎ型クラッド層とい
ったｎ型半導体層４８及びｐ型クラッド層といったｐ型
半導体層５０を備えている。活性層４６は基板４の主面
４ａ上に設けられている。活性層４６はIII−Ｖ系化合
物半導体を含む。活性層４６は、III−Ｖ系化合物半導
体を含むｎ型半導体層４８とIII−Ｖ系化合物半導体を
含むｐ型半導体層５０との間に設けられている。ｎ型半
導体部４８及びｐ型半導体層５０は基板４上に設けられ
ている。活性層４６は、単一の半導体層から成ることが
できるが、これらに限定されるものではなく、またＳＱ
Ｗ構造あるいはＭＱＷ構造を備えることもできる。ま
た、活性層４６は、ＳＣＨ構造を備えるようにしてもよ
い。活性層４６の屈折率は、ｎ型半導体層４８およびｐ
型半導体層５０の屈折率より大きいので、ｎ型半導体層
４８およびｐ型半導体層５０は、活性層４６に光を閉じ
込めるように作用する。これらの半導体層４６、４８、
５０は光導波路の構造を構成する。
【００２１】図１に示された半導体光集積素子の変形例
として、光導波路メサ部１２及び５２は、光導波路部の
両側面に電流閉じ込め部を備えるようにしてもよい。電
流閉じ込め部は、光導波路部の半導体層に比べて比抵抗
が大きい高抵抗半導体層を備える。この半導体層上に
は、ｎ型半導体層が設けられている。このｎ型半導体層
は、高抵抗半導体層を伝導してしまうホールをトラップ
するように働く。このような構造により、電流閉じ込め
部は、電流を光導波路部に導くように働く。
【００２２】半導体光集積素子１は、半導体基板４とい
ったｎ型III−V族化合物半導体部と、ｐ型III−V族化合
物半導体部２０との間に設けられた半導体メサ部１２及
び５２並びに多層半導体部２４を備えている。多層半導
体部２４は半導体メサ部１２及び５２に隣接している。
多層半導体部２４は、光導波路メサ部１２及び５２の両
側面及び基板４上に設けられている。多層半導体部２４
の屈折率は、活性層６及び４６の屈折率より小さいの
で、多層半導体部２４は、活性層６及び４６に光を閉じ
込めるように動作する。
【００２３】光導波路メサ部１２及び５２並びに多層半
導体部２４上には、ｐ型半導体層２０が設けられてい
る。ｐ型半導体層２０は第２のクラッド層として働く。
光導波路メサ部１２はｐ型半導体層２０上にコンタクト
層２２を更に備える。光導波路メサ部５２は、半導体発
光素子部２ｂのためのコンタクト層５４をｐ型半導体層
２０上に更に備える。
【００２４】半導体変調素子部２ａは、光導波路メサ部
１２上に設けられたオーミック電極２８を備える。電極
２８は、アノードのためのために設けられている。半導
体変調素子部２ａは、電極２８と半導体層との間に、シ
リコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜
といった絶縁性シリコン無機化合物層２６を備える。絶
縁層２６はコンタクト層２２に通じる開口部を有する。
電極２８は、この開口部を介してコンタクト層２２に電
気的に接続されている。また、半導体変調素子部２ａ
は、基板４の裏面４ｂ上に設けられたオーミック電極３
２を備える。電極３２は、裏面４ｂの全面にカソードの
ためのために設けられている。
【００２５】半導体発光素子部２ｂは、光導波路メサ部
５２上に設けられたオーミック電極５８を備える。電極
５８は、アノード用に設けられている。半導体発光素子
部２ｂは、電極５８と半導体層との間に、絶縁性シリコ
ン無機化合物層といった絶縁層２６を備える。無機絶縁
層２６は、コンタクト層２２と分離されているコンタク
ト層５４に通じる開口部を有する。電極５８は、この開
口部を介してコンタクト層５４に電気的に接続されてい
る。また、半導体発光素子部２ｂは、基板４の裏面４ｂ
上に設けられたオーミック電極３２を備える。また、半
導体発光素子部２ｂは、半導体発光素子２ａと共用され
るオーミック電極３２を備える。電極３２は、半導体発
光素子部２ｂのカソードとして利用できる。
【００２６】好適な実施例としては、下記のものが例示
される。 半導体基板４： ＩｎＰ基板 活性層６： ＧａＩｎＡｓＰ層(膜厚３００ナノメートル) ｎ型半導体層８： ＩｎＰ層(膜厚５５０ナノメートル) ｐ型半導体層１０： ＩｎＰ層(膜厚２００ナノメートル) 第２ｐ型半導体層２０：ＩｎＰ層(膜厚２００ナノメートル) ｐ型コンタクト層２２：ＧａＩｎＡｓ層(膜厚５００ナノメートル) 無機絶縁膜層２６： シリコン窒化層(膜厚３５０ナノメートル) 活性層４６： ＧａＩｎＡｓＰ層(膜厚３００ナノメートル) ｎ型半導体層４８： ＩｎＰ層(膜厚５５０ナノメートル) ｐ型半導体層５０： ＩｎＰ層(膜厚２００ナノメートル) ｐ型コンタクト層５４：ＧａＩｎＡｓ層(膜厚５００ナノメートル)。
【００２７】半導体光集積素子１において、活性層４６
は、ｎ型半導体層４８及びｐ型半導体層５０により挟ま
れており、活性層４６のフォトルミネッセンス波長は、
活性層６のフォトルミネッセンス波長よりわずかに長い
(活性層４６が単一の半導体層から成る場合には、活性
層４６のバンドギャップは、活性層６のバンドギャップ
よりも小さい)。この素子構造は、半導体変調素子部２
ａが電界吸収型変調素子として動作するために好適であ
る。
【００２８】図１を参照すると、半導体光集積素子１
は、分離素子部２ｃを備える。分離素子部２ｃは、半導
体変調素子部２ａを半導体発光素子部２ｂから電気的に
分離するように働く。このために、分離素子部２ｃにお
いては、コンタクト層が除かれて分離部６２が形成され
ている。この構造により、半導体変調素子部２ａがコン
タクト層を介して半導体発光素子部２ｂと電気的に接続
されることが防止される。
【００２９】素子分離のための構造は、本実施形態の構
造に限定されるものではない。本実施の形態では、分離
素子部２ｃの光導波路の構造は、半導体変調素子部２ａ
または半導体発光素子部２ｂのいずれかと同一である
が、本発明はこれに限定されるものではない。
【００３０】光導波路メサ部１２は、光導波路メサ部５
２に境界面６４において突き当てられている。この突き
当てにより、光導波路メサ部１２は光導波路メサ部５２
に光学的に結合される。この構造により、半導体発光素
子部２ｂは、分離素子部２ｃを介して半導体変調素子部
２ａに光学的に結合される。
【００３１】図２(ａ)は、半導体変調素子部２ａを示す
断面図である。図２(ｂ)は、多層半導体部２４の等価回
路を示す図面である。図３は、半導体発光素子部２ｂを
示す断面図である。半導体変調素子部２ａ及び半導体発
光素子部２ｂにおいては、多層半導体部２４は、基板４
上に順に配置された第１〜４のIII−V族化合物半導体層
３６、３８、４０、４２を有する。詳述すれば、第１の
III−V族化合物半導体層３６は、光導波路メサ部１２及
び５２の側面及び基板４に沿って伸びるｐ型半導体層で
ある。第２のIII−V族化合物半導体層３８は、第１の半
導体層３６上に設けられたｎ型半導体層である。第３の
III−V族化合物半導体層４０は、第２の半導体層３８に
沿って伸びるｐ型半導体層である。第４のIII−V族化合
物半導体層４２は、第３の半導体層４０上に設けられた
ｎ型半導体層である。第１〜第４の半導体層３６、３
８、４０、４２の各々は、隣接する半導体領域と異なる
導電型を有しており、隣接する半導体領域とｐｎ接合お
よびｐｉｎ接合のいずれかを形成するように設けられて
いる。
【００３２】また、第１〜第４の半導体層３６、３８、
４０、４２の内の任意の一半導体層は、第１〜第４の半
導体層３６、３８、４０、４２のうちの残りの半導体
層、ｎ型半導体基板４、及びｐ型半導体層２０の内の少
なくとも一つの半導体領域に隣接している。第１の半導
体層３６(ｐ型半導体層)は、ｎ型半導体基板４と接合４
４ａを形成している。第２の半導体層３８(ｎ型半導体
層)は、第３の半導体層４０と接合４４ｂを形成してい
る。第４の半導体層４２は、ｐ型半導体層２０と接合４
４ｃを形成している。第１の半導体層３６(ｐ型半導体
層)は、第２の半導体層３８と接合４４ｄを形成してい
る。第３の半導体層４０(ｐ型半導体層)は、第４の半導
体層４２と接合４４ｅを形成している。
【００３３】図２(ａ)を参照すると、半導体光集積素子
１の半導体変調素子２ａでは接合４４ａ〜４４ｃに逆方
向に電圧が加えられ、これらの接合には空乏層が形成さ
れる。図２に示された半導体光集積素子１では、電気的
な等価回路として、各接合４４ａ〜４４ｃに形成される
空乏層キャパシタが直列に接続されている。故に、空乏
層キャパシタは、電極２８と電極３２との間に直列に接
続されているので、直列キャパシタの合成キャパシタン
スは、各キャパシタの容量値に比べて小さい。
【００３４】対象となる接合において十分に空乏層が拡
がるようにするために、ｐ型及びｎ型半導体層のうちの
一方の半導体層の不純物濃度を他方の半導体層の不純物
濃度に比べて小さくすることが好ましい。
【００３５】引き続いて、図３を参照しながら、半導体
発光素子部２ｂを説明する。(ｐ型)第１の半導体層３６
は、半導体メサ部５２の側面上および(ｎ型)半導体基板
上に設けられている。第１の半導体層３６は、半導体メ
サ部５２内のｐ型半導体層(図１に示された５０)と接触
しているので、半導体発光素子部２ｂでは、ｐ型半導体
層５０、ｐ型半導体層３６およびｎ型半導体基板４から
なる経路にリーク電流Ｉ1が流れる。このリーク電流Ｉ1
を小さくするために、第１の半導体層３６の不純部濃度
を半導体基板４の不純物濃度より小さくして、ｐ型半導
体層３６の抵抗を高くすることが好ましい。したがっ
て、ｐ型半導体層３６の不純物濃度は、隣接する半導体
領域４または３８の不純物濃度より小さいことが好まし
い。発明者の実験によれば、ｐ型半導体層３６のキャリ
ア濃度が５×１０17ｃｍ-3以下であることが好ましい。
【００３６】さらに、半導体発光素子部２ｂの多層半導
体部２４には、寄生サイリスタが形成される。寄生サイ
リスタは、ｎ型半導体基板４、ｐ型半導体層３６、ｎ型
半導体層３８及びｐ型半導体層４０から構成される。こ
の寄生サイリスタに流れるサイリスタ電流Ｉ2を小さく
するために、ｐ型半導体層３６のキャリア濃度が小さい
ことが好ましく、及び／または、ｐ型半導体層３６の厚
さが大きいことが好ましい。発明者の実験によれば、ｐ
型半導体層３６のキャリア濃度が５×１０17ｃｍ-3以下
であることが好ましく、ｐ型半導体層３６の厚さは０．
１マイクロメートル以上であることが好ましい。また、
この寄生サイリスタに流れる電流Ｉ2を小さくするため
には、ｎ型半導体層３８のキャリア濃度は大きいことが
好ましく、そのキャリア濃度は１×１０18ｃｍ-3以上で
あることが好ましい。
【００３７】(第２の実施の形態)図４は、別の実施の形
態に係わる半導体光集積素子の多層半導体部の構造を示
す断面図である。半導体光集積素子１ａは、多層半導体
層２４の代わりに多層半導体層２５を備えている。多層
半導体部２５は、基板４上に順に配置された第１〜４の
III−V族化合物半導体層３７、３９、４１、４３を有す
る。詳述すれば、第１のIII−V族化合物半導体層３７
は、光導波路メサ部１２の側面及び基板４に沿って伸び
るｐ型半導体層である。第２のIII−V族化合物半導体層
３９は、第１の半導体層３７上に設けられたｎ型半導体
層である。第３のIII−V族化合物半導体層４１は、第２
の半導体層３９に沿って伸びるｐ型半導体層である。第
４のIII−V族化合物半導体層４３は、第３の半導体層４
１上に設けられたｎ型半導体層である。第１〜第４の半
導体層３７、３９、４１、４３の各々は、隣接する半導
体領域と異なる導電型を有しており、隣接する半導体領
域とｐｎ接合およびｐｉｎ接合のいずれかを形成するよ
うに設けられている。
【００３８】図４に示された断面図では、半導体層３７
は、第１及び第２の層状半導体領域３７ａ及び３７ｂを
備えている。第１の層状半導体領域３７ａは、この半導
体領域３７ａと異なる導電型であり且つ半導体領域３７
ａより高い不純物濃度の半導体基板４と、第２の層状半
導体領域３７ｂとの間に設けられている。第１の層状半
導体領域３７ａの不純物濃度は第２の層状半導体領域３
７ｂの不純物濃度より低いので、半導体変調素子部にお
いては、層状半導体領域３７ｂ及び半導体基板４という
よりはむしろ層状半導体領域３７ａに空乏層が形成され
る。
【００３９】第１〜第４の半導体層３７、３９、４１、
４３のうちの任意の一半導体層は、第１〜第４の半導体
層３７、３９、４１、４３のうちの残りの半導体層、ｎ
型半導体基板４、及びｐ型半導体層２０の内の少なくと
も一つの半導体領域に隣接している。接合デバイス４５
ａは、第１の半導体層３７(ｐ−型層状半導体領域３７
ａ及びｐ＋型層状半導体領域３７ｂ)とｎ型半導体基板
４とから形成されている。接合デバイス４５ｂは、第２
の半導体層３９(ｎ型半導体層)と第３の半導体層４１と
から形成されている。接合デバイス４５ｃは、第４の半
導体層４３とｐ型半導体層２０とから形成されている。
接合デバイス４５ｄは、第１の半導体層３７(ｐ型半導
体層)と第２の半導体層４３とから形成されている。接
合デバイス４５ｅは、第３の半導体層３７(ｐ型半導体
層)と第４の半導体層３９とから形成されている。
【００４０】半導体光集積素子１ｂの半導体変調素子部
では、接合デバイス４５ａ〜４５ｃには逆方向に電圧が
加えられ、これらの接合デバイスには空乏層が形成され
る。図４に示された半導体光集積素子１ａでは、電気的
な等価回路として、空乏層キャパシタが、各接合デバイ
ス４５ａ〜４５ｃに形成され、電極２８と電極３２との
間に直列に接続されている。直列キャパシタの合成キャ
パシタンスは、各キャパシタの容量値に比べて小さい。
【００４１】各半導体層の不純物濃度(ｃｍ-3)の具体例
を示せば、 ｎ型基板４： １．０×１０18； ｐ半導体層３７ａ：０．５μｍ、１．０×１０17； ｐ半導体層３７ｂ：０．５μｍ、１．０×１０18； ｎ半導体層３９： ０．２μｍ、１．０×１０18； ｐ半導体層４１ａ：０．５μｍ、１．０×１０17； ｐ半導体層４１ｂ：０．５μｍ、１．０×１０18； ｎ半導体層４３： ０．５μｍ、１．０×１０18； ｐ型半導体層２０： １．０×１０18； である。図４は、空乏層キャパシタンスＣ1、Ｃ2及びＣ
3の等価回路図を示す。この具体例では、キャパシタン
スＣ3がキャパシタンスＣ1及びＣ2に比べて十分に大き
いので、合成キャパシタンスＣは、Ｃ1及びＣ2の合成キ
ャパシタンスにより近似される。Ｃ1＝Ｃ2＝１．２ｐＦ
とすると、Ｃ＝０．６ｐＦである。
【００４２】図４に示された半導体発光素子部において
は、第１の半導体層３７は半導体メサ部１２内のｐ型半
導体層(図１に示された５０)と接触しているので、ｐ型
半導体層５０、ｐ型半導体層３７およびｎ型半導体基板
４からなる経路にリーク電流が流れる。しかしながら、
第１の半導体層３７は、層状の低濃度領域３７ａを備え
ているので、このリーク電流を小さくできる。つまり、
第１の半導体層３７の不純部濃度を半導体基板４の不純
物濃度より小さくして、ｐ型半導体層３７の抵抗を高く
している。発明者の実験によれば、ｐ型半導体層３７ａ
のキャリア濃度が５×１０17ｃｍ-3以下であることが好
ましい。
【００４３】また、図４に示された半導体発光素子部の
多層半導体部２５には、寄生サイリスタが形成される。
寄生サイリスタは、ｎ型半導体基板４、ｐ型半導体層３
７、ｎ型半導体層３８及びｐ型半導体層４１から構成さ
れる。この寄生サイリスタがターンオンするとサイリス
タ電流が流れる。サイリスタ電流を小さくするために、
次に少なくとのいずれかの構成が好ましい。(ａ)ｐ型半
導体層３７ａのキャリア濃度が小さい。(ｂ)ｐ型半導体
層３７の厚さが大きい。発明者の実験によれば、ｐ型半
導体層３７ａのキャリア濃度が５×１０17ｃｍ-3以下で
あることが好ましく、ｐ型半導体層３７の厚さは０．１
マイクロメートル以上であることが好ましい。寄生サイ
リスタに流れる電流を低減するためには、ｎ型半導体層
３９ではより大きなキャリア濃度が好ましく、その濃度
は１×１０18ｃｍ-3以上であることが好ましい。
【００４４】図４に示されるように、半導体層４１は、
第１及び第２の層状半導体領域４１ａ及び４１ｂを備え
るようにしてもよい。第１の層状半導体領域４１ａは、
この半導体領域４１ａと導電型が異なり且つ半導体領域
４１ａより高い不純物濃度のｎ型半導体層３９と、第２
の層状半導体領域４１ｂとの間に設けられている。第１
の層状半導体領域４１ａの不純物濃度は第２の層状半導
体領域４１ｂの不純物濃度より低いので、半導体変調素
子部においては、層状半導体領域４１ｂ及びｎ型半導体
層３９というよりは、層状半導体領域４１ａに空乏層が
形成される。
【００４５】(第３の実施の形態)図５は、半導体光集積
素子の一形態を示す図面である。半導体光集積素子１ｂ
は、電界吸収(ＥＡ)変調素子部５ａ、ファブリペロー半
導体レーザ素子部５ｂ、および分離素子部５ｃを備え
る。ＥＡ変調素子部５ａは、分離素子部５ｃを介してフ
ァブリペロー半導体レーザ素子部５ｂに光学的に結合さ
れている。
【００４６】ＥＡ変調素子部５ａは、電源７２により逆
方向にバイアスされる。電源７２は、電界吸収変調素子
部５ａの電極２８及び３２に接続されており、電気信号
７４に応じた駆動信号を電界吸収変調素子部５ａに与え
ている。電界吸収変調素子部５ｂでは電極２８と電極５
８との間の合成キャパシタンスは低減されているので、
電界吸収変調素子部５ａはより高速な駆動信号に応答を
示すことができる。
【００４７】一方、ファブリペロー半導体レーザ素子部
５ａは、電源７０により順方向にバイアスされる。電源
７０は、ファブリペロー半導体レーザ素子部５ａの電極
２８及び３２に接続されており、ファブリペロー半導体
レーザ素子部５ａに変調されていない電流を与えてい
る。したがって、半導体光集積素子１ｂは、リーク電流
およびサイリスタ電流といった浪費電流を低減できると
共に、より高速な信号で変調された光信号を生成でき
る。
【００４８】(第４の実施の形態)図６は、半導体光集積
素子の別の形態を示す図面である。半導体光集積素子１
ｃは、ＥＡ変調素子部１１ａ、ＤＦＢ半導体レーザ素子
部１１ｂ、および分離素子部１１ｃを備える。電界吸収
変調素子部１１ａは、分離素子部１１ｃを介してＤＦＢ
半導体レーザ素子部１１ｂに光学的に結合されている。
ＥＡ変調素子部１１ａでは、活性層６ａとｎ型半導体層
８ａとの間には、ｎ型光ガイド層といったｎ型半導体層
７ａが設けられている。活性層６ａとｐ型半導体層１０
ａとの間には、ｐ型光ガイド層といったｐ型半導体層９
ａが設けられている。活性層６ａ、ｎ型半導体層７ａ及
びｐ型半導体層９ａの屈折率は、ｎ型半導体層８ａ及び
ｐ型半導体層１０ａの屈折率より大きいので、これらの
半導体層６ａ〜１０ａは光導波路を構成する。
【００４９】ＤＦＢ半導体レーザ素子部１１ｂでは、活
性層４６ａとｎ型半導体層４８ａとの間には、ｎ型光ガ
イド層といったｎ型半導体層４７ａが設けられている。
活性層４６ａとｐ型半導体層５０ａとの間には、ｐ型光
ガイド層といったｐ型半導体層４９ａが設けられてい
る。活性層４６ａ、ｎ型半導体層４７ａ及びｐ型半導体
層４９ａの屈折率は、ｎ型半導体層４８ａ及びｐ型半導
体層５０ａの屈折率より大きいので、半導体層４６ａ〜
５０ａは光導波路を構成する。ｎ型半導体層４７ａ及び
ｐ型半導体層４９ａは、活性層４６ａにキャリアを閉じ
込めるように働く。
【００５０】これらの半導体層は、ｎ型半導体基板４上
に順に設けられている。また、半導体発光素子部１１ｂ
では、半導体層４９ａと半導体層５０ａとの境界に形成
された回折格子３４を備える。回折格子３４は、半導体
層４９ｃと半導体層５０ａとの界面の形状を周期的に変
化させることにより構成される。回折格子３４は、活性
層６ａと光学的に結合されるように設けられている。こ
の構成は、半導体発光素子部１１ｂが分布帰還型半導体
レーザ素子として動作するために好適である。
【００５１】電界吸収変調素子部１１ａは、電源７６に
より逆方向にバイアスされる。電源７６は、電界吸収変
調素子部１１ａの電極２８、３２に接続されており、電
気信号７８に応じた駆動信号を電界吸収変調素子部１１
ａに与えている。電界吸収変調素子部では電極２８と電
極５８との間の合成キャパシタンスは低減されているの
で、電界吸収変調素子部１１ａはより高速な駆動信号に
応答を示す。
【００５２】一方、ＤＦＢ半導体レーザ素子部１１ｂ
は、電源８０により順方向にバイアスされる。電源８０
は、ＤＦＢ半導体レーザ素子部１１ｂの電極２８及び３
２に接続されており、変調されていない定電流をＤＦＢ
半導体レーザ素子部１１ｂに与えている。半導体光集積
素子１ｃは、リーク電流およびサイリスタ電流といった
浪費電流を低減できると共に、より高速な信号で変調さ
れた光信号を生成できる。
【００５３】(第５の実施の形態)図７は、半導体光集積
素子の一形態を示す図面である。半導体光集積素子１ｄ
は、導波路型受光素子部１３ａ、半導体レーザ素子部１
３ｂ、および分離素子部１３ｃを備える。導波路型受光
素子部１３ａは、分離素子部１３ｃを介して半導体レー
ザ素子部１３ｂに光学的に結合されている。
【００５４】導波路型受光素子部１３ａ、半導体レーザ
素子部１３ｂ及び分離素子部１３ｃは共通の構造を備え
ており、その構造は、基板４上に設けられた半導体層６
ｂ、ｎ型半導体層８ｂ及びｐ型半導体層１０ｂを有す
る。しかしながら、半導体光集積素子１ｄは、この構造
に限定されるものではない。導波路型受光素子部１３ａ
では、半導体層６ｂは光吸収領域として動作する。半導
体レーザ素子部１３ｂでは、半導体層６ｂは光生成領域
として動作する。
【００５５】導波路型受光素子部１３ａは、電源７５に
より逆方向にバイアスされる。また、導波路型受光素子
部１３ａにおいて発生された電流は、負荷７３に流れ
る。電源８４は、導波路型受光素子部１３ａの電極２８
及び３２に接続されており、光吸収領域に空乏層を形成
するために利用される。導波路型受光素子部１３ａでは
電極２８と電極３２との間の合成キャパシタンスは低減
されているので、導波路型受光素子部１３ａはより高速
な光信号に応答を示すことができる。
【００５６】一方、半導体レーザ素子部１３ｂは、電源
７７により順方向にバイアスされる。電源７７は、半導
体レーザ素子部１３ｂの電極５８及び３２に接続されて
おり、半導体レーザ素子部１３ｂに変調された電流７９
を与えている。半導体光集積素子１ｄは、リーク電流お
よびサイリスタ電流といった浪費電流を低減できると共
に、より高速な信号で変調された光信号を生成できる。
【００５７】図５〜図７に示された実施の形態では、半
導体光集積素子は、半導体受光素子及び光変調器のいず
れかを構成するように設けられた第１の部分と、ＤＦＢ
型半導体レーザ素子及びファブリペロー型半導体レーザ
素子のいずれかを構成するように設けられた第２の部分
とを含んでいる。この半導体光集積素子において、図１
〜図３だけでなく、図４に示されるように、半導体層３
７は、第１及び第２の層状半導体領域３７ａ及び３７ｂ
を備えることができる。
【００５８】(第６の実施の形態)別の実施の形態は、半
導体光集積素子を製造する方法に関する。図８(ａ)〜図
８(ｃ)、図９(ａ)〜図９(ｃ)、図１０を参照しながら半
導体光集積素子を製造する方法について説明する。
【００５９】(半導体多層膜形成工程)図８(ａ)を参照す
ると、基板８２は、発光素子領域８２ａ、変調素子領域
８２ｂ、及び分離素子領域８２ｃを備える。これらの領
域８２ａ〜８２ｃは、所定の軸方向に沿って配置されて
いる。基板８２には、ｎ型ＩｎＰ半導体膜８４、半導体
活性層膜８６およびｐ型ＩｎＰ半導体膜８８が、順にエ
ピタキシャルに成長される。この成膜は、例えば有機金
属気相成長(ＯＭＶＰＥ)法により行われる。
【００６０】次いで、図８(ｂ)に示すように、発光素子
領域８２ａ上にマスク９０ａ(例えば、絶縁性シリコン
無機絶縁膜マスク)を形成する。マスク９０ａを形成し
た後に、変調素子領域８２ｂ及び分離素子領域８２ｃ上
の多層膜を選択的に除去する。この除去により、発光素
子部領域８２ａ上には、ｎ型ＩｎＰ半導体膜８４ａ、活
性層膜８６ａおよびｐ型ＩｎＰ半導体膜８８ａを含む半
導体多層膜が形成される。
【００６１】図８(ｃ)を参照すると、変調素子領域８２
ｂ及び分離素子領域８２ｃ上に、ｎ型ＩｎＰ半導体膜８
３ａ、半導体活性層膜８５ａおよびｐ型ＩｎＰ半導体膜
８７ａを順にエピタキシャルに成長する。この成膜は、
例えばＯＭＶＰＥ法により行われる。多層膜は、マスク
９０ａを用いて変調素子領域８２ｂ及び分離素子領域８
２ｃに選択的に形成される。この後に、マスク９０ａを
除去する。
【００６２】(光導波路メサ形成工程)図９(ａ)を参照す
ると、光導波路メサ１００ａ及び１００ｂが形成されて
いる。光導波路メサ１００ａ、１００ｂを形成するため
に、導波路用マスク１０２を形成する。マスク１０２
は、例えば、絶縁性シリコン無機化合物膜マスクであ
る。マスク１０２を用いて、発光素子領域８２ａ、変調
素子領域８２ｂ、分離素子領域８２ｃに形成された半導
体多層膜をエッチングする。このエッチングは、好適な
実施例ではウエットエッチングにより行われる。エッチ
ング溶液は、ブロムメタノ−ル液である。このエッチン
グは、ｎ型ＩｎＰ半導体膜８４ａ、活性層膜８６ａ、ｐ
型ＩｎＰ半導体膜８８ａ、ｎ型ＩｎＰ半導体膜８３ａ、
半導体活性層膜８５ａ、ｐ型ＩｎＰ半導体膜８７ａが除
去され基板８２が露出するまで行われる。エッチング工
程の結果、光導波路部メサ１００ａは、ｎ型ＩｎＰ半導
体層(ｎ型クラッド層)８４ｂ、活性層８６ｂ、ｐ型Ｉｎ
Ｐ半導体層(ｐ型クラッド層)８８ｂを備える。光導波路
部メサ１００ｂは、ｎ型ＩｎＰ半導体層(ｎ型クラッド
層)８３ｂ、活性層８５ｂ及びｐ型ＩｎＰ半導体層(ｐ型
クラッド層)８７ｂを備える。
【００６３】(埋込半導体膜形成工程)図９(ｂ)を参照す
ると、光導波路メサ１００ａ、１００ｂを埋め込むよう
に、複数のＩｎＰ半導体膜を成長して多層半導体部１０
４を形成する。多層半導体部１０４は、発光素子部領域
８２ａ、変調素子部領域８２ｂ及び分離素子部８２ｃに
マスク１０２を用いて選択的に形成される。好適な実施
例では、多層半導体部１０４は、有機金属気相成長(Ｏ
ＭＣＶＤ)法で形成される。半導体部１０４が形成され
た後に、マスク１０２を除去する。多層膜部１０４は、
ＩｎＰ半導体層からなり、光導波路部メサ１００ａの側
面及び光導波路部メサ１００ｂの側面に接触するように
形成されている。多層半導体部１０４の形成の結果、図
２〜図４に示されるような多層半導体部が形成される。
多層半導体部１０４は、発光素子部において光導波路メ
サ１００ａに電流をガイドするように構成されている。
【００６４】(コンタクト半導体膜形成工程)図９(ｃ)を
参照すると、光導波路メサ１００ａ、１００ｂ及び多層
半導体部１０４上に、ｐ型ＩｎＰ半導体膜１１０及びｐ
型ＧａＩｎＡｓ半導体膜１１２が形成されている。ｐ型
ＩｎＰ半導体膜１１０は、光導波路メサ１００ａ及び１
００ｂ上に形成されるので、光導波路メサ１００ａと光
導波路メサ１００ｂとの境界部を覆っている。ｐ型Ｇａ
ＩｎＡｓ半導体層１１２ａは、発光素子領域８２ａに設
けられたｐ型ＩｎＰ半導体膜１１０上に形成されてい
る。ｐ型ＧａＩｎＡｓ半導体膜１１２ｂは、変調素子領
域８２ｂに設けられたｐ型ＩｎＰ半導体膜１１０上に形
成されている。ｐ型ＧａＩｎＡｓ半導体層１１２ａ及び
１１２ｂは、それぞれ、発光素子領域８２ａ及び変調素
子領域８２ｂのためのコンタクト層として役立つ。分離
素子領域８２ｃ上には、コンタクト層は設けられていな
い。
【００６５】(トレンチ形成工程)図１０を参照すると、
ｐ型ＩｎＰ半導体膜１１０並びにｐ型ＧａＩｎＡｓ半導
体膜１１２ａ及び１１２ｂ上に、トレンチマスク１１４
が形成されている。トレンチマスク１１４は、所定の方
向に伸びる。
【００６６】トレンチマスク１１４を用いて、半導体部
１０４、ｐ型ＩｎＰ半導体膜１１０及びｐ型ＧａＩｎＡ
ｓ半導体膜１１２ａ、１１２ｂをエッチングする。エッ
チングは、多層半導体部１０４、ｐ型ＩｎＰ半導体膜１
１０及びｐ型ＧａＩｎＡｓ半導体膜１１２ａ、１１２ｂ
を貫通して基板８２に到達するように行われる。この結
果、図１０に示されるように、一対のトレンチ１１６が
形成されている。トレンチ１１６を形成した後に、トレ
ンチマスク１１４を除去する。
【００６７】光導波路部は、一対のトレンチ１１６の一
方と他方との間に位置している。各トレンチ１１６は、
半導体部１０４を除くために行われ、これにより、多層
半導体部１０４に起因する寄生容量が低減される。
【００６８】(オーミック電極形成工程)図１１を参照し
ながら、オーミック電極を形成する工程を説明する。コ
ンタクト層１１２ａ、１１２ｂを形成した後、絶縁性シ
リコン無機化合物膜１２４を形成する。次いで、発光素
子領域８２ａのコンタクト層１１２ａ及び変調素子領域
８２ｂのコンタクト層１１２ｂ上の絶縁膜１２４に開口
部を形成する。これらの開口部は、素子部毎のコンタク
ト層に到達するコンタクト孔として利用される。
【００６９】コンタクト孔を形成した後に、ポジレジス
トマスクを形成する。このポジレジストマスクは、電極
のためのパターンを有する。この上に金属膜を蒸着した
後に、リフトオフ法を用いてポジレジストマスクを溶剤
で溶かして、ｐオーミック電極１３８ａ及び１３８ｂを
形成する。基板８２の裏面には、その全面にｎオーミッ
ク電極１４０が形成される。これらの工程により、図１
１に示されるような半導体光集積素子１４２が完成し
た。
【００７０】好適な実施の形態において本発明の原理を
図示し説明してきたが、本発明は、そのような原理から
逸脱することなく配置および詳細において変更されるこ
とができることは、当業者によって認識される。以上、
説明した半導体素子は特定の半導体材料から形成されて
いるけれども、必要なように変更され得る。また、実施
の形態では、半導体光素子の多層半導体部は４つの半導
体層を備えるけれども、半導体層の数は４層に限定され
るものではない。したがって、特許請求の範囲およびそ
の精神の範囲から来る全ての修正および変更に権利を請
求する。
【００７１】
【発明の効果】以上説明したように、本発明によれば、
静電容量を低減可能な構造を有する半導体光素子が提供
された。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係わる半導体光集
積素子を示す斜視図である。
【図２】図２(ａ)は、Ｉ−Ｉ線で示された断面図であ
る。図２(ｂ)は、多層半導体部の等価回路図である。
【図３】図３は、ＩＩ−ＩＩ線で示された断面図であ
る。
【図４】図４(ａ)は、別の実施の形態に係わる半導体光
集積素子の多層半導体部の構造を示す断面図である。図
４(ｂ)は、多層半導体部の等価回路図である。
【図５】図５は、半導体光集積素子の一形態を示す図面
である。
【図６】図６は、半導体光集積素子の別の形態を示す図
面である。
【図７】図７は、半導体光集積素子の更に別の形態を示
す図面である。
【図８】図８(ａ)、図８(ｂ)及び図８(ｃ)は、半導体光
集積素子を製造する方法を示す工程断面図である。
【図９】図９(ａ)、図９(ｂ)及び図９(ｃ) は、半導体
光集積素子を製造する方法を示す工程断面図である。
【図１０】図１０は、半導体光集積素子を製造する方法
を示す工程断面図である。
【図１１】図１１は、半導体光集積素子を製造する方法
を示す工程断面図である。
【符号の説明】
１ａ、１ｂ、１ｃ、１ｄ…半導体光集積素子、２ａ…半
導体変調素子部、２ｂ…半導体変調素子部、２ｃ…半導
体分離素子部、３ａ、３ｂ…端面、４…基板、１２…光
導波路メサ部、６…活性層、８…ｎ型半導体層、１０…
ｐ型半導体層、２４、２５…多層半導体部、２８、３
２、５８…電極、３６、３７、３８、３９、４０、４
１、４２、４３…III−V族化合物半導体層、４４ａ〜４
４ｃ…接合、４６…活性層、４８…ｎ型半導体層、５０
…ｐ型半導体層、５２…光導波路メサ部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H079 AA02 AA13 BA01 CA05 DA16 EA03 EA07 HA15 5F049 MA02 MA04 MB07 NA03 NB01 QA02 QA08 RA07 SS04 5F073 AA07 AA22 AA64 AA74 AB12 AB21 CA12 CB02 EA14

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主面を有する第１導電型の半導体基板
    と、 第１及び第２のIII−V族化合物半導体層並びに該第１及
    び第２のIII−V族化合物半導体層の間に設けられた活性
    層を含み、前記半導体基板の主面上において所定の軸方
    向に伸びる側面を有する半導体部と、 前記半導体部の側面に沿って前記半導体基板上に設けら
    れた多層半導体部と、 前記半導体部上および前記多層半導体部上に設けられた
    第１の第２導電型半導体層と、 前記半導体部の前記第１のIII−V族化合物半導体層に電
    気的に接続された第１の電極と、 前記半導体部の前記第２のIII−V族化合物半導体層に電
    気的に接続された第２の電極とを備え、 前記多層半導体部は、前記半導体基板上に順に配置され
    た第１〜４の半導体層を有しており、 前記第１の半導体層は、前記半導体部の側面及び前記半
    導体基板の主面に沿って伸びる第２導電型III−V族化合
    物半導体層であり、前記第２の半導体層は、前記第１の
    半導体層上に設けられた第１導電型III−V族化合物半導
    体層であり、前記第３の半導体層は、前記第２の半導体
    層に沿って伸びる第２導電型III−V族化合物半導体層で
    あり、前記第４の半導体層は、前記第３の半導体層上に
    設けられた第１導電型III−V族化合物半導体層であり、 前記第１〜４の半導体層の各々と、この半導体層に隣接
    する半導体領域とは、ｐｎ接合およびｐｉｎ接合のいず
    れかを構成する、半導体光素子。
  2. 【請求項２】 所定の基準面に沿って伸びる第１導電型
    III−V族化合物半導体部と、 前記基準面に沿って伸びる第２導電型III−V族化合物半
    導体部と、 第１及び第２のIII−V族化合物半導体層と該第１及び第
    ２のIII−V族化合物半導体層の間に設けられた活性層と
    を含み、前記第１導電型III−V族化合物半導体部と前記
    第２導電型III−V族化合物半導体部との間に設けられた
    半導体部と、 前記第１導電型半導体部と前記第２導電型半導体部との
    間に積層された第１〜第４の半導体層を有しており前記
    半導体部に隣接する多層半導体部と、 前記半導体部の前記第１のIII−V族化合物半導体層に電
    気的に接続された第１の電極と、 前記半導体部の前記第２のIII−V族化合物半導体層に電
    気的に接続された第２の電極とを備え、 前記第１〜第４の半導体層のうちの任意の一半導体層
    は、前記第１〜第４の半導体層のうちの残りの半導体
    層、前記第１導電型III−V族化合物半導体部、及び前記
    第２導電型III−V族化合物半導体部の内の少なくとも一
    つの半導体領域に隣接しており、 前記第１〜第４の半導体層の各々は、該隣接する半導体
    領域の導電型と異なる導電型を有する、半導体光素子。
  3. 【請求項３】 前記第１の半導体層は、第１及び第２の
    層状半導体領域を含む構造を備えており、 前記第１の層状半導体領域の不純物濃度は、前記第２の
    層状半導体領域の不純物濃度より低く、 前記第１の層状半導体領域は、前記第１の層状半導体領
    域と異なる導電型である半導体領域と、前記第２の層状
    半導体領域との間に設けられており、前記第１の層状半
    導体領域の不純物濃度は、前記半導体領域の不純物濃度
    より低い、請求項１または請求項２に記載の半導体光素
    子。
  4. 【請求項４】 前記多層半導体部に設けられた一対のト
    レンチを更に備え、 前記半導体部は、前記一対のトレンチの一方と他方との
    間に位置している、請求項１または請求項２に記載の半
    導体光素子。
  5. 【請求項５】 前記活性層は、半導体発光素子のための
    光発生領域を含む、請求項１または請求項２に記載の半
    導体光素子。
  6. 【請求項６】 前記活性層は、光変調器のための光吸収
    領域を含む、請求項１または請求項２に記載の半導体光
    素子。
  7. 【請求項７】 前記活性層は、半導体受光素子のための
    光吸収領域を含む、請求項１または請求項２に記載の半
    導体光素子。
  8. 【請求項８】 前記半導体部は、光変調器及び半導体受
    光素子のいずれか一方を構成するように設けられた第１
    の部分と半導体発光素子を構成するように設けられた第
    ２の部分とを含み、 前記第１の半導体層の不純物濃度の最高値は、前記第２
    の半導体層の不純物濃度より小さい、請求項１または請
    求項２に記載の半導体光素子。
  9. 【請求項９】 前記半導体部は、光変調器及び半導体受
    光素子のいずれか一方を構成するように設けられた第１
    の部分と半導体発光素子を構成するように設けられた第
    ２の部分とを含み、 前記第１の半導体層の不純部濃度の最高値は、前記半導
    体基板の不純物濃度より小さく、 前記第２の半導体層の不純物濃度は、前記第１の半導体
    層の不純物濃度の最高値より大きい、請求項１に記載の
    半導体光素子。
  10. 【請求項１０】 前記半導体部は、光変調器及び半導体
    受光素子のいずれかを構成するように設けられた第１の
    部分と半導体発光素子を構成するように設けられた第２
    の部分とを含み、 前記多層半導体部の前記第１の半導体層は、第１及び第
    ２の層状半導体領域を含む構造を備えており、 前記第１の層状半導体領域の不純物濃度は、前記第２の
    層状半導体領域の不純物濃度より低く、 前記第２の層状半導体領域は前記半導体基板上に設けら
    れており、 前記第１の層状半導体領域は、前記半導体基板と前記第
    １の層状半導体領域との間に設けられている、請求項１
    に記載の半導体光素子。
JP2002111139A 2002-04-12 2002-04-12 半導体光素子 Pending JP2003309330A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002111139A JP2003309330A (ja) 2002-04-12 2002-04-12 半導体光素子
US10/411,270 US6807327B2 (en) 2002-04-12 2003-04-11 Semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002111139A JP2003309330A (ja) 2002-04-12 2002-04-12 半導体光素子

Publications (1)

Publication Number Publication Date
JP2003309330A true JP2003309330A (ja) 2003-10-31

Family

ID=28786642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002111139A Pending JP2003309330A (ja) 2002-04-12 2002-04-12 半導体光素子

Country Status (2)

Country Link
US (1) US6807327B2 (ja)
JP (1) JP2003309330A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264334A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
US20040119080A1 (en) * 2002-08-12 2004-06-24 Hashimoto Jun-Ichi Semiconductor optical device
KR100547830B1 (ko) * 2003-08-13 2006-01-31 삼성전자주식회사 집적광학장치 및 그 제조방법
JP2005217147A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 受発光素子アレイ、光モジュール、および光伝達装置
US9523815B2 (en) * 2014-03-31 2016-12-20 Stmicroelectronics Sa ESD protection thyristor adapted to electro-optical devices
FR3019312A1 (fr) * 2014-03-31 2015-10-02 St Microelectronics Crolles 2 Structure d'isolation adaptee a un dispositif electro-optique et application a un thyristor de protection contre les decharges electrostatiques
KR102237820B1 (ko) 2014-05-14 2021-04-08 삼성전자주식회사 수평형 포토 다이오드, 이를 포함하는 이미지 센서 및 포토 다이오드, 이미지센서의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425650A (en) 1980-04-15 1984-01-10 Nippon Electric Co., Ltd. Buried heterostructure laser diode
JPS5957486A (ja) 1982-09-27 1984-04-03 Nec Corp 埋め込み形半導体レ−ザ
KR950002137A (ko) 1993-06-30 1995-01-04 세끼사와 다까시 모듈레이터 직접 분포형 귀환 레이저 다이오드 모듈 및 이를 사용한 장치
US5937273A (en) * 1994-12-27 1999-08-10 Fujitsu Limited Fabricating compound semiconductor by varying ratio of stagnant layer thickness and mean free path of seed material
FR2749447B1 (fr) * 1996-06-04 1998-07-10 France Telecom Dispositif optique a guide de lumiere semi-conducteur, a faisceau emergent de faible divergence, application aux lasers de fabry-perot et a contre-reaction distribuee
JP2817713B2 (ja) 1996-06-17 1998-10-30 日本電気株式会社 半導体光変調器
JP2967737B2 (ja) * 1996-12-05 1999-10-25 日本電気株式会社 光半導体装置とその製造方法
JP3950604B2 (ja) * 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
JP4158383B2 (ja) * 2002-02-01 2008-10-01 住友電気工業株式会社 半導体光集積素子

Also Published As

Publication number Publication date
US20030194193A1 (en) 2003-10-16
US6807327B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
JP2003264334A (ja) 半導体レーザ素子及び半導体レーザモジュール
JP4158383B2 (ja) 半導体光集積素子
JP2001091913A (ja) 変調器と変調器付き半導体レーザ装置並びにその製造方法
JP2003309330A (ja) 半導体光素子
KR100480288B1 (ko) 평면형 애벌랜치 포토다이오드
JPWO2019069359A1 (ja) 半導体光集積素子
JPH10290043A (ja) 半導体レーザ
JP4470819B2 (ja) 光素子
JP2010267801A (ja) 集積化半導体光素子及び半導体光装置
JP4077570B2 (ja) 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード
KR100616540B1 (ko) 2파장 반도체 레이저 소자 및 그 제조방법
JPS60169184A (ja) 半導体レ−ザ
JPH0927651A (ja) 半導体レーザ
JPH05102615A (ja) 半導体装置およびその製造方法
US20040086015A1 (en) Semiconductor optical device, semiconductor laser device, semiconductor optical modulation device, and semiconductor optical integrated device
JP4430848B2 (ja) 発光装置
JP5118166B2 (ja) サージ保護機能内蔵型半導体光変調器及びその製造方法
KR101852343B1 (ko) 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법
JPH07226565A (ja) 半導体装置およびその製造方法
JPS5967684A (ja) レ−ザ−・ダイオ−ド
JPS58142589A (ja) 埋め込みヘテロ構造半導体レ−ザの製造方法
JP2002299752A (ja) 光集積素子の製造方法および光集積素子
JP2008270435A (ja) 半導体光素子
JPH07325328A (ja) 半導体光変調器
JP2006339487A (ja) 光素子の製造方法およびパターニング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051108