JPS58142589A - 埋め込みヘテロ構造半導体レ−ザの製造方法 - Google Patents
埋め込みヘテロ構造半導体レ−ザの製造方法Info
- Publication number
- JPS58142589A JPS58142589A JP2571582A JP2571582A JPS58142589A JP S58142589 A JPS58142589 A JP S58142589A JP 2571582 A JP2571582 A JP 2571582A JP 2571582 A JP2571582 A JP 2571582A JP S58142589 A JPS58142589 A JP S58142589A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- stripe
- inp
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は活性層の周囲を、活性層より％エネルギーギャ
ップが大きく、屈折率が小さな竿部体材料で埋め込んだ
埋め込みへテロ構造半導体！−ザの製造方法に関する。
ップが大きく、屈折率が小さな竿部体材料で埋め込んだ
埋め込みへテロ構造半導体！−ザの製造方法に関する。
埋め込みへテロ構造半導体レーザ（ＩＩＨ−ＬＤ）は低
い発振しきい値電流、安定化され九発振横モード、高温
動作可能などの優れた特性を有している友め、光フアイ
バ通信用光源として注目を集めている。本願の発明者ら
は特願昭５６−１６６６６６に示した様に、２本のほぼ
平行な溝にはさまれて形成され九発光再結合する活性層
を含むメサストライプの周囲で確実に電流ブロック層が
形成でき、したがって温度特性に優れ、樵々の基板処理
過程でのダメージ管受けることが少なく製造歩留シの向
上したＩｎＧａＡｓＰ／ＩｎＰ ＢＨ−ＬＤ ｋ発明し
念。しかしながらこの構造のＢＨ−ＬＤにおいては、メ
サストライプをはさんでいる溝の両わきの部分でｎ−Ｉ
ｎＰ電流ブロック層がなめらかに成長せずＫ。
い発振しきい値電流、安定化され九発振横モード、高温
動作可能などの優れた特性を有している友め、光フアイ
バ通信用光源として注目を集めている。本願の発明者ら
は特願昭５６−１６６６６６に示した様に、２本のほぼ
平行な溝にはさまれて形成され九発光再結合する活性層
を含むメサストライプの周囲で確実に電流ブロック層が
形成でき、したがって温度特性に優れ、樵々の基板処理
過程でのダメージ管受けることが少なく製造歩留シの向
上したＩｎＧａＡｓＰ／ＩｎＰ ＢＨ−ＬＤ ｋ発明し
念。しかしながらこの構造のＢＨ−ＬＤにおいては、メ
サストライプをはさんでいる溝の両わきの部分でｎ−Ｉ
ｎＰ電流ブロック層がなめらかに成長せずＫ。
途切れてしまい、特性のバラツキ管招いていた。
ま友これを防ぐ丸めにｐ −Ｉ！ＩＰ電流ブロック層、
ｎ −ＩｍＰ ｔ６１Ｅブロック層を共に厚く成長させ
ようとすると、その場合にはｍ −Ｉ＋ａＰ電流ブロッ
ク層が発光再結合する活性層管含むメサストライプの上
部管おおってしまうという欠点があった。
ｎ −ＩｍＰ ｔ６１Ｅブロック層を共に厚く成長させ
ようとすると、その場合にはｍ −Ｉ＋ａＰ電流ブロッ
ク層が発光再結合する活性層管含むメサストライプの上
部管おおってしまうという欠点があった。
本発明の目的は上記の欠点上除去すべく、特性のバラツ
キが少なく、製造歩留）の高いＢＨ−ＬＤの製造方法上
提供することＫｉｈる。
キが少なく、製造歩留）の高いＢＨ−ＬＤの製造方法上
提供することＫｉｈる。
本発明による埋め込みへテロ構造半導体レーザの製造方
法の構成は、半導体基板上に少なくとも活性層を含む半
導体多層膜を積層させた多層膜構造半導体ウェファに、
前記活性層よ〉も深く形成され良２本の平行な溝によっ
てはさまれ九メチストライプを形成した後、埋め込み成
長してなる埋め込みへテロ構造半導体レーザの製造方法
において、前記メサストライプ管形成した後に前記平行
な溝の、少なくとも前記メサストライプから遠い方のふ
ち１丸める工程を含むことｔ−４Ｆ黴としている。
法の構成は、半導体基板上に少なくとも活性層を含む半
導体多層膜を積層させた多層膜構造半導体ウェファに、
前記活性層よ〉も深く形成され良２本の平行な溝によっ
てはさまれ九メチストライプを形成した後、埋め込み成
長してなる埋め込みへテロ構造半導体レーザの製造方法
において、前記メサストライプ管形成した後に前記平行
な溝の、少なくとも前記メサストライプから遠い方のふ
ち１丸める工程を含むことｔ−４Ｆ黴としている。
以下実施例を示す図面【参照しつつ、本発明を説明する
。
。
第１図は本発明の第１の実施例管示すための図である。
段階ををってＢＨ−ＬＤの製造方法を示す、まず第１図
中（１）に示した様に（１０Ｇ） ｎ −ＩｍＰ基板１
０１上にｎ −ＩｓＰバッファ層１０２．波長１．３７
ｎ組成の１１フ鵞Ｇ＠ａｚｓ Ａｓｕｔ Ｐｕｓ活性層
１０３． ｐ −ＩｍＰクラッド層１００７１次積層さ
せた半導体ウェファに、＜０１１＞方向に平行に２本の
平行な溝１０５゜トの技術と化学エツチングを用いて容
易にできる。
中（１）に示した様に（１０Ｇ） ｎ −ＩｍＰ基板１
０１上にｎ −ＩｓＰバッファ層１０２．波長１．３７
ｎ組成の１１フ鵞Ｇ＠ａｚｓ Ａｓｕｔ Ｐｕｓ活性層
１０３． ｐ −ＩｍＰクラッド層１００７１次積層さ
せた半導体ウェファに、＜０１１＞方向に平行に２本の
平行な溝１０５゜トの技術と化学エツチングを用いて容
易にできる。
ここで２本の溝１０５．１０６はいずれも幅１０μ藁。
発光再結合する活性層を含むメサストライプ１０７は幅
２μ重、高さ２ｓ禦程度とすればよい。次に第１図（２
）に示す様に、再度フォトシリストマスク１０８ｔメサ
ストライプ１０７ ｋおおうようにして形放し、さらに
全体ｔエツチングする。このエツチングは平坦部で０．
２μ票程度けずればよく、例えげＢｒ−メタノール系の
エツチングＩＩヲ用いることによす容易にできる。この
ときく、溝１０５．１０６０両わきの角ばった部分は特
にエツチングが速く進み、この溝の両端部１０９．１１
０ａ図に示した様に丸まってしまう。次にフオトレリス
トｉスク１０ｔｔ除去した後第１図（３）に示したＩＩ
Ｋ極め込み成長１行なう。ｐ −ＩｎＰ電流ブロック層
１１１１ｍ−ＩＩＩＰ電流ブロック層１１２をいずれも
メサストライプ１０７の上面のみに積層しない様に成長
させる。続いて全面にわたってｐ −Ｉ＋ａＰ埋め込み
層１１３、発光波長１．３μ富−Ｋ“対応するＰ−１１
１＆γ＊Ｇａｕｓム５ｕｔＰｕｓ電極層１１４を順次積
層させ、埋め込み成長を終える。このようＫＩＩ、ｌの
実施例に示したＢＨ−ＬＤＯ製造方法においては、２本
の平行なエツチング溝１０５゜１０６のメサストライプ
１０７から遠い両端部分１０９゜１１０ｔ−エツチング
して丸める方法管とったため、ｐ−ＩｎＰ電流ブロック
層Ｚｉｌｐｍ−ＩｍＰ電流ブロック層１１２はいずれも
溝の両端部分でなめらかに成長した。しかもこれら２つ
の電流ブロック層はメサストライプ１０７の上面をおお
ってし漬りことがなく、電流ブロック層の出来、不出来
に起因するＢＨ−ＬＤ４０％性のバラツキが大幅に減少
し、Ｂｉｔ−ＬＤの製造歩留りが大きく改善された。
２μ重、高さ２ｓ禦程度とすればよい。次に第１図（２
）に示す様に、再度フォトシリストマスク１０８ｔメサ
ストライプ１０７ ｋおおうようにして形放し、さらに
全体ｔエツチングする。このエツチングは平坦部で０．
２μ票程度けずればよく、例えげＢｒ−メタノール系の
エツチングＩＩヲ用いることによす容易にできる。この
ときく、溝１０５．１０６０両わきの角ばった部分は特
にエツチングが速く進み、この溝の両端部１０９．１１
０ａ図に示した様に丸まってしまう。次にフオトレリス
トｉスク１０ｔｔ除去した後第１図（３）に示したＩＩ
Ｋ極め込み成長１行なう。ｐ −ＩｎＰ電流ブロック層
１１１１ｍ−ＩＩＩＰ電流ブロック層１１２をいずれも
メサストライプ１０７の上面のみに積層しない様に成長
させる。続いて全面にわたってｐ −Ｉ＋ａＰ埋め込み
層１１３、発光波長１．３μ富−Ｋ“対応するＰ−１１
１＆γ＊Ｇａｕｓム５ｕｔＰｕｓ電極層１１４を順次積
層させ、埋め込み成長を終える。このようＫＩＩ、ｌの
実施例に示したＢＨ−ＬＤＯ製造方法においては、２本
の平行なエツチング溝１０５゜１０６のメサストライプ
１０７から遠い両端部分１０９゜１１０ｔ−エツチング
して丸める方法管とったため、ｐ−ＩｎＰ電流ブロック
層Ｚｉｌｐｍ−ＩｍＰ電流ブロック層１１２はいずれも
溝の両端部分でなめらかに成長した。しかもこれら２つ
の電流ブロック層はメサストライプ１０７の上面をおお
ってし漬りことがなく、電流ブロック層の出来、不出来
に起因するＢＨ−ＬＤ４０％性のバラツキが大幅に減少
し、Ｂｉｔ−ＬＤの製造歩留りが大きく改善された。
次に第２の実施例１第２向に示す。製透過薯は第１の実
施例とほぼ同様である。丁なわち発光再結合する活性層
２０３を含むメサストライプ２１３と、それをはさんで
形成された２本の平行なエツチング溝２１１．２１２ｔ
−有する多層展構造牛導体ウェファに埋め込み成長を行
表うものである。ここでは２本のエツチング溝２１１．
２１２ｔ−形成する前にあらかじめ、メサストライプ２
１３０周辺のｌＯ〜１５μ翼の部分を残して全体ヲ０．
５〜１μ＋ａｌｉｌ［エツチングする。その後メサスト
ライプ２１３がその周囲に比べて高くなる様に溝２１１
．２１２１エツチングによシ形成する。このときにはメ
サストライプ２１３は輻３〜４μ重、高さ３μ重程度と
なる様に形成し、エツチング溝２１１．２１２はいずれ
も幅ｌＯμ鳳とすればよく、メサストライプ２１３はそ
の周囲よりもはじめにエツチングし九〇、Ｓ〜１μ訛分
だけ高く形成されている。さらに全体をＢ、−メタノー
ル系のエツチングＩＩを用いて、平坦部でＱ、２Ｊｌａ
程度エツーチングすればよい。その様にして得え半導体
ウェファを埋め込み成長することＫよシ目的０ＢＨ−Ｌ
Ｄを得ることができる。ここに示した様に第２の実施例
においては、メサストライプ２１３をそｏｉｓｍよ〉も
少し高くなる様に形成し、さらに全体管エツチングする
ことにより、エツチング溝２１１゜２１２の両わきの部
分を丸めることができ、しかもメサストライプ２１３は
その周囲よりも高く形成されている。したがってｐ−Ｉ
ＩＩＰ１１１ｆｉプ四ツク層２０５、ｍ−１ｎＰ電流プ
ｐツク層２０６＃１ｌｌｌの両わきで途切れることなく
なめらかに成長し、しかもメサストライプ２１３が％に
高く形成されているのでメサストライプの上部には積層
することがない。
施例とほぼ同様である。丁なわち発光再結合する活性層
２０３を含むメサストライプ２１３と、それをはさんで
形成された２本の平行なエツチング溝２１１．２１２ｔ
−有する多層展構造牛導体ウェファに埋め込み成長を行
表うものである。ここでは２本のエツチング溝２１１．
２１２ｔ−形成する前にあらかじめ、メサストライプ２
１３０周辺のｌＯ〜１５μ翼の部分を残して全体ヲ０．
５〜１μ＋ａｌｉｌ［エツチングする。その後メサスト
ライプ２１３がその周囲に比べて高くなる様に溝２１１
．２１２１エツチングによシ形成する。このときにはメ
サストライプ２１３は輻３〜４μ重、高さ３μ重程度と
なる様に形成し、エツチング溝２１１．２１２はいずれ
も幅ｌＯμ鳳とすればよく、メサストライプ２１３はそ
の周囲よりもはじめにエツチングし九〇、Ｓ〜１μ訛分
だけ高く形成されている。さらに全体をＢ、−メタノー
ル系のエツチングＩＩを用いて、平坦部でＱ、２Ｊｌａ
程度エツーチングすればよい。その様にして得え半導体
ウェファを埋め込み成長することＫよシ目的０ＢＨ−Ｌ
Ｄを得ることができる。ここに示した様に第２の実施例
においては、メサストライプ２１３をそｏｉｓｍよ〉も
少し高くなる様に形成し、さらに全体管エツチングする
ことにより、エツチング溝２１１゜２１２の両わきの部
分を丸めることができ、しかもメサストライプ２１３は
その周囲よりも高く形成されている。したがってｐ−Ｉ
ＩＩＰ１１１ｆｉプ四ツク層２０５、ｍ−１ｎＰ電流プ
ｐツク層２０６＃１ｌｌｌの両わきで途切れることなく
なめらかに成長し、しかもメサストライプ２１３が％に
高く形成されているのでメサストライプの上部には積層
することがない。
この様Ｋｍ２の実施例ＫＴｈいても、特性のバラツキが
きわめて少なくな）、ＩＩＩ−ＬＤの製造歩留参が大＠
に改善され友、このような方法で製作し九ＩｍＧａＡｓ
Ｐ／ＩｍＰ ＢＨ−ＬＤにおいて、室温での発振しきい
値電流２０ｍム、微分量子効率６０１、室温付近での４
１性温［−ＩＩＸ７Ｇｋと―う素子が再現性よく得られ
友。ウェファ≠内での特性上のバラツキはきわめて小さ
く、またウェファを間の再現性も艮かった。
きわめて少なくな）、ＩＩＩ−ＬＤの製造歩留参が大＠
に改善され友、このような方法で製作し九ＩｍＧａＡｓ
Ｐ／ＩｍＰ ＢＨ−ＬＤにおいて、室温での発振しきい
値電流２０ｍム、微分量子効率６０１、室温付近での４
１性温［−ＩＩＸ７Ｇｋと―う素子が再現性よく得られ
友。ウェファ≠内での特性上のバラツキはきわめて小さ
く、またウェファを間の再現性も艮かった。
１に訃、本発明の実施例においては、発光再結合する活
性層管含むメサストライプ全形成した後に、溝の両端１
丸めるために新たに、メサストライプを保護するための
フォトレジストマスクを形成したり、あるいはメサスト
ライプをその周辺部よシも高く形成した後に、全体をエ
ツチングして溝の両端を丸めるという方法をとった。し
かし、本発明はこれらに限ることなく、幅の狭いメサス
トライプとそれをはさむエツチング溝を形成した後に全
体管エツチングしても良い。この場合にはメサストライ
プはその周囲と比べて特に高くなっているわけではない
が、＠が狭い九め（、メサストライプ上部には電流ブロ
ック層が積層しない様にすることもできる。その他の方
法であっても溝の少なくともメサストライプから遠い端
部管丸める工＊’ｉ含むものならばすべて良い。エツチ
ング工程もウェットな化学エツチング法を示したが、こ
れに限ることなく、ドライエツチング法でも伺ら差しつ
かえない。を友実施例においてはいずれも波長１μ禦帯
の素子であるＩｎ１−ｘＧａｚムｍｙ Ｐｌ−ｙ −Ｉ
ｍＰ系の材料を用いて説明したが、用いる半導体材料は
、もちろんこれに限ることはない。
性層管含むメサストライプ全形成した後に、溝の両端１
丸めるために新たに、メサストライプを保護するための
フォトレジストマスクを形成したり、あるいはメサスト
ライプをその周辺部よシも高く形成した後に、全体をエ
ツチングして溝の両端を丸めるという方法をとった。し
かし、本発明はこれらに限ることなく、幅の狭いメサス
トライプとそれをはさむエツチング溝を形成した後に全
体管エツチングしても良い。この場合にはメサストライ
プはその周囲と比べて特に高くなっているわけではない
が、＠が狭い九め（、メサストライプ上部には電流ブロ
ック層が積層しない様にすることもできる。その他の方
法であっても溝の少なくともメサストライプから遠い端
部管丸める工＊’ｉ含むものならばすべて良い。エツチ
ング工程もウェットな化学エツチング法を示したが、こ
れに限ることなく、ドライエツチング法でも伺ら差しつ
かえない。を友実施例においてはいずれも波長１μ禦帯
の素子であるＩｎ１−ｘＧａｚムｍｙ Ｐｌ−ｙ −Ｉ
ｍＰ系の材料を用いて説明したが、用いる半導体材料は
、もちろんこれに限ることはない。
本発明の特徴は埋め込みへテロ構造半導体レーザの製造
方法Ｋ、メサストライプをはさむ溝の少なくともメサス
トライプから遠い端部を丸める工ａｔ導入したことであ
る。これＫよってこの部分で電流ブロック層が途切れて
成長してしまうということがなくなった。すなわち、埋
め込みへテロ構造半導体レーザの特性改善に重要な役割
ｂ’ｔする電流ブロック層がメサストライプ以外の部分
でなめらかに成長できるようＫなった。電流ブロック層
の出来不出来に起因するＢＨ−ＬＤの特性のバラツキが
減少し、製造歩留りが大幅に向上した。
方法Ｋ、メサストライプをはさむ溝の少なくともメサス
トライプから遠い端部を丸める工ａｔ導入したことであ
る。これＫよってこの部分で電流ブロック層が途切れて
成長してしまうということがなくなった。すなわち、埋
め込みへテロ構造半導体レーザの特性改善に重要な役割
ｂ’ｔする電流ブロック層がメサストライプ以外の部分
でなめらかに成長できるようＫなった。電流ブロック層
の出来不出来に起因するＢＨ−ＬＤの特性のバラツキが
減少し、製造歩留りが大幅に向上した。
第１図は本発明の第１の実施例の概略工程図、第２図は
第２の実施例によるＢＨ−ＬＤＹｔあられす図。図中、
１０１はｎ −ＩｍＰ基板、１０２はｒｒ −ＩｍＰバ
ッファ層、１０３．２０３はＩｎａｙｚ Ｇａｕｓ Ａ
ｌ０６１ Ｐｕｓ活性層、１０４けｐ−１＊Ｐり９ラド
層、１０５，１０６゜２１１．２１２はエツチング溝、
１０７．２１３はメｆＸドライブ、１０８はフォトレジ
ストマスク、 １０９゜１１０は溝の両端部、１１１，
２０５はｐ−１ｒ＊Ｐ電流ブロック層、１１２．２０６
はｎ −１！ＩＰ電流プｏ７り層、１１３はｐ −Ｉｎ
Ｐ埋め込み層、１１４はｐ −Ｉｔｌｏ、７２ａａａｚ
ｓ Ａｌ（ＬＳＩ ｐｏａｓ電極層をそれぞれあられす
。
第２の実施例によるＢＨ−ＬＤＹｔあられす図。図中、
１０１はｎ −ＩｍＰ基板、１０２はｒｒ −ＩｍＰバ
ッファ層、１０３．２０３はＩｎａｙｚ Ｇａｕｓ Ａ
ｌ０６１ Ｐｕｓ活性層、１０４けｐ−１＊Ｐり９ラド
層、１０５，１０６゜２１１．２１２はエツチング溝、
１０７．２１３はメｆＸドライブ、１０８はフォトレジ
ストマスク、 １０９゜１１０は溝の両端部、１１１，
２０５はｐ−１ｒ＊Ｐ電流ブロック層、１１２．２０６
はｎ −１！ＩＰ電流プｏ７り層、１１３はｐ −Ｉｎ
Ｐ埋め込み層、１１４はｐ −Ｉｔｌｏ、７２ａａａｚ
ｓ Ａｌ（ＬＳＩ ｐｏａｓ電極層をそれぞれあられす
。
Claims (1)
- 半導体基板上に少なくとも活性層を含む半導体多層ｓｒ
積層させた多層展構造牛導体ウェファＫ、前記活性層よ
りも深く形成された２本の平行な溝によってはさまれた
メサストライプを形成した後、埋め込み成長してなる個
め込みヘテｐ構造半導体レーザの製造方法において、前
記メサストライプを形成した後に前記平行な溝の少なく
とも前記メサストライプから違い方のふちを丸める工Ｓ
を含むことｔ−特徴とする埋め込みヘテｐ構造半導体レ
ーザの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2571582A JPS58142589A (ja) | 1982-02-19 | 1982-02-19 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
| DE8282109619T DE3277278D1 (en) | 1981-10-19 | 1982-10-18 | Double channel planar buried heterostructure laser |
| EP82109619A EP0083697B1 (en) | 1981-10-19 | 1982-10-18 | Double channel planar buried heterostructure laser |
| US06/434,990 US4525841A (en) | 1981-10-19 | 1982-10-18 | Double channel planar buried heterostructure laser |
| CA000413780A CA1196077A (en) | 1981-10-19 | 1982-10-19 | Double channel planar buried heterostructure laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2571582A JPS58142589A (ja) | 1982-02-19 | 1982-02-19 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142589A true JPS58142589A (ja) | 1983-08-24 |
Family
ID=12173482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2571582A Pending JPS58142589A (ja) | 1981-10-19 | 1982-02-19 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142589A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262582A (ja) * | 1985-09-12 | 1987-03-19 | Nec Corp | 埋め込み型半導体レ−ザ素子 |
| JPH0837338A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 |
| KR100442601B1 (ko) * | 2002-05-29 | 2004-08-02 | 삼성전자주식회사 | 더블 트랜치 구조의 반도체 레이저 제작 방법 |
-
1982
- 1982-02-19 JP JP2571582A patent/JPS58142589A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262582A (ja) * | 1985-09-12 | 1987-03-19 | Nec Corp | 埋め込み型半導体レ−ザ素子 |
| JPH0837338A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 |
| KR100442601B1 (ko) * | 2002-05-29 | 2004-08-02 | 삼성전자주식회사 | 더블 트랜치 구조의 반도체 레이저 제작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JPS58142589A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JPS596588A (ja) | 半導体レ−ザ | |
| JPH0590700A (ja) | 半導体発光装置およびその製造方法 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS6237914B2 (ja) | ||
| JPS641073B2 (ja) | ||
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JPS58118184A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS61247084A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH0927654A (ja) | 半導体レーザダイオードの製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JP2003110195A (ja) | 半導体光素子及びその製造方法 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPH06164052A (ja) | 半導体発光装置およびその製造方法 |