KR101852343B1 - 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법 - Google Patents

병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법 Download PDF

Info

Publication number
KR101852343B1
KR101852343B1 KR1020160072123A KR20160072123A KR101852343B1 KR 101852343 B1 KR101852343 B1 KR 101852343B1 KR 1020160072123 A KR1020160072123 A KR 1020160072123A KR 20160072123 A KR20160072123 A KR 20160072123A KR 101852343 B1 KR101852343 B1 KR 101852343B1
Authority
KR
South Korea
Prior art keywords
layer
type
substrate
type doped
diode
Prior art date
Application number
KR1020160072123A
Other languages
English (en)
Other versions
KR20170140447A (ko
Inventor
양계모
장호진
최공희
Original Assignee
주식회사 옵토웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 옵토웰 filed Critical 주식회사 옵토웰
Priority to KR1020160072123A priority Critical patent/KR101852343B1/ko
Publication of KR20170140447A publication Critical patent/KR20170140447A/ko
Application granted granted Critical
Publication of KR101852343B1 publication Critical patent/KR101852343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

일 실시예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드가 개시된다. 상기 레이저 다이오드는 하부 전극; 상기 하부 전극 상부에 배치되는 제1 P형-도핑층; 상기 제1 P형-도핑층 상에서 순차적으로 배치되는 제1 활성층 패턴, 제1 N형-도핑층 패턴, 및 N형-도핑된 컨택층 패턴을 포함하며, 제1 폭을 구비하는 하부 다이오드 적층체; 상기 N형-도핑된 컨택층 패턴 상에서 순차적으로 배치되는 제2 N형-도핑층 패턴, 제2 활성층 패턴, 및 제2 P형-도핑층 패턴을 포함하며, 상기 제1 폭 보다 작은 제2 폭을 구비하는 상부 다이오드 적층체; 상기 제1 P형-도핑층 상에서 상기 하부 다이오드 적층체 및 상기 상부 다이오드 적층체를 덮고, 상기 N형-도핑된 컨택층 패턴 및 상기 제2 P형-도핑층 패턴의 적어도 일부분을 노출시키도록 배치되는 패시베이션층; 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극; 및 상기 노출된 제2 P형-도핑층 패턴 상에 배치되는 상부 전극을 포함한다. 이때, 상기 접속 전극과 상기 하부 전극 사이의 상기 하부 다이오드 적층체 및 상기 접속 전극과 상기 상부 전극 사이의 상부 다이오드 적층체가 서로 전기적 병렬 연결된다.

Description

병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법{laser diode having parallel stack structure and method of manufacturing the same}
본 발명은 레이저 다이오드에 관한 것으로, 보다 상세하게는 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법에 관한 것이다.
일반적으로, 레이저 다이오드는 반도체 물질로 제조되는 레이저를 지칭한다. 상기 레이저 다이오드는 순방향 반도체 접합을 능동 매체로 사용하여 레이저를 발생시킬 수 있다. 상기 레이저 다이오드는, 소자 자체의 크기가 수백 um ~ 수 mm의 소형으로서, 구동 전력이 작아서 외부에서 인가하는 전류에 의해 레이저 광을 직접 변조할 수 있다는 장점이 있다. 또한, 반도체 재료의 선택 조합에 의하여 가시광선에서 적외선에 미치는 다양한 발광파장을 얻을 수 있는 장점이 있다.
구체적으로, 상기 레이저 다이오드는 순방향 전압인 인가될 때, PN 접합 영역에서 전자와 정공의 밀도 반전을 통한 광의 유도 방출을 발생시키고, 거울 또는 반사층을 이용하여 상기 광을 공진시키는 것을 특징으로 한다. 상기 레이저 다이오드는 레이저 빔의 전파 경로에 따라, 에지 발광형 레이저 다이오드와 표면 발광형 레이저 다이오드로 통상 분류된다. 기판 상에서 활성층을 포함하는 복수의 박막층이 적층되어 레이저 다이오드 칩이 제조될 때, 상기 에지 발광형 레이저 다이오드의 경우, 상기 활성층에서 발생한 광이 상기 기판에 평행한 방향의 빔으로 전파하는 반면, 상기 표면 발광형 레이저 다이오드의 경우, 상기 활성층에서 발생한 광이 상기 기판에 수직인 방향으로 빔으로 전파한다.
상기 레이저 다이오드 중, 에지 발광형 레이저 다이오드에 관한 기술은 한국 공개번호 2014-0127034 (발명의 명칭: 에지 에미팅 레이저 다이오드 및 그의 제조 방법)에 개시된 발명이 있다.
본 발명이 해결하고자 하는 과제는 보다 높은 집적도를 확보할 수 있는 레이저 다이오드의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 새로운 제조 방법에 의해 보다 소형이면서 높은 집적도를 가질 수 있는 레이저 다이오드의 구조를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 고출력 에지 발광형 레이저 다이오드에서, 발광면에서의 높은 광밀도에 의해 발광면이 손상받는 것을 방지할 수 있는 레이저 다이오드의 구조를 제공하는 것이다.
본 발명의 일 측면에 따르는 병렬 적층 구조를 가지는 레이저 다이오드가 개시된다. 상기 레이저 다이오드는 하부 전극; 상기 하부 전극 상부에 배치되는 제1 P형-도핑층; 상기 제1 P형-도핑층 상에서 순차적으로 배치되는 제1 활성층 패턴, 제1 N형-도핑층 패턴, 및 N형-도핑된 컨택층 패턴을 포함하며, 제1 폭을 구비하는 하부 다이오드 적층체; 상기 N형-도핑된 컨택층 패턴 상에서 순차적으로 배치되는 제2 N형-도핑층 패턴, 제2 활성층 패턴, 및 제2 P형-도핑층 패턴을 포함하며, 상기 제1 폭 보다 작은 제2 폭을 구비하는 상부 다이오드 적층체; 상기 제1 P형-도핑층 상에서 상기 하부 다이오드 적층체 및 상기 상부 다이오드 적층체를 덮고, 상기 N형-도핑된 컨택층 패턴 및 상기 제2 P형-도핑층 패턴의 적어도 일부분을 노출시키도록 배치되는 패시베이션층; 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극; 및 상기 노출된 제2 P형-도핑층 패턴 상에 배치되는 상부 전극을 포함한다. 이때, 상기 접속 전극과 상기 하부 전극 사이의 상기 하부 다이오드 적층체 및 상기 접속 전극과 상기 상부 전극 사이의 상부 다이오드 적층체가 서로 전기적 병렬 연결된다.
본 발명의 다른 측면에 따르는 병렬 적층 구조를 가지는 레이저 다이오드가 개시된다. 상기 레이저 다이오드는 하부 전극; 상기 하부 전극 상부에 배치되는 제1 P형-도핑층; 상기 제1 P형-도핑층 내부에 배치되며, 밴드 형태의 절연 영역 및 상기 절연 영역 사이의 개구를 구비하는 전류 제어부; 상기 제1 P형-도핑층 상에서 순차적으로 배치되는 제1 활성층, 제1 N형-도핑층, 및 N형-도핑된 컨택층을 포함하는 하부 다이오드 적층체; 상기 N형-도핑된 컨택층 상에서 순차적으로 배치되며, 패턴 형태의 상부 다이오드 적층체, 이때, 상기 상부 다이오드 적층체는 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 포함함; 상기 N형-도핑된 컨택층 상에서 상기 하부 다이오드 적층체 및 상기 상부 다이오드 적층체를 덮고, 상기 N형-도핑된 컨택층 및 상기 제2 P형-도핑층의 적어도 일부분을 노출시키도록 배치되는 패시베이션층; 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극; 및 상기 노출된 제2 P형-도핑층 상에 배치되는 상부 전극을 포함한다. 이때, 상기 접속 전극과 상기 하부 전극 사이의 상기 하부 다이오드 적층체 및 상기 접속 전극과 상기 상부 전극 사이의 상부 다이오드 적층체가 서로 전기적 병렬 연결된다.
본 발명의 다른 측면에 따르는 병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층한다. 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층 및 상기 제2 N형-도핑층을 패터닝하여, 제1 폭을 구비하는 제1 다이오드 구조물을 형성한다. 상기 기판 상에서 적어도 상기 N형-도핑 컨택층, 상기 제1 N형-도핑층, 및 상기 제1 활성층을 패터닝하여, 상기 제1 폭보다 큰 제2 폭을 구비하는 제2 다이오드 구조물을 형성한다. 상기 기판 상에서 상기 제1 및 제2 다이오드 구조물을 덮는 패시베이션층을 형성한다. 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분을 노출시킨다. 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극을 형성한다.
본 발명의 또다른 측면에 따르는 병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층한다. 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층, 상기 제2 N형-도핑층, 상기 N형-도핑된 컨택층, 상기 제1 N형-도핑층, 및 상기 제1 활성층을 패터닝하여, 제1 폭을 구비하는 제1 다이오드 구조물을 형성한다. 상기 제1 다이오드 구조물 중 적어도 상기 제2 P형-도핑층, 상기 제2 활성층, 상기 제2 N형-도핑층을 패터닝하여, 상기 N형-도핑된 컨택층 상에서 상기 제1 폭보다 작은 제2 폭을 구비하는 제2 다이오드 구조물을 형성한다. 상기 기판 상에서 상기 제1 다이오드 구조물 및 상기 제2 다이오드 구조물을 덮는 패시베이션층을 형성한다. 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분을 노출시킨다. 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극을 형성한다.
본 발명의 또다른 측면에 따르는 병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층한다. 이온 주입법을 적용하여, 상기 기판 내에 절연 영역 및 상기 절연 영역의 사이에서 상하 방향으로 형성되는 개구를 구비하는 전류 제어부를 형성한다. 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층 및 상기 제2 N형-도핑층을 패터닝하여, 다이오드 구조물을 형성한다. 상기 기판 상에서 상기 다이오드 구조물을 덮는 패시베이션층을 형성한다. 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분을 노출시킨다. 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층과 전기적으로 연결되는 접속 전극을 형성한다.
상술한 본 발명의 실시 예에 따르면, 기판 상에서 컨택층 패턴을 기준으로 서로 대칭되도록 한 쌍의 레이저 다이오드 적층체를 형성하고, 상기 컨택 패턴층을 이용하여, 상기 한 쌍의 레이저 다이오드 적층체를 서로 전기적으로 병렬 연결한다. 이로써, 단일 패키지 내에 한 쌍의 병렬 연결되는 레이저 다이오드를 제조할 수 있다. 이를 통해, 결과적으로, 보다 높은 집적도를 가지는 레이저 다이오드 구조를 제공할 수 있다.
본 발명의 실시 예에 따르면, 전류 구동 방식의 레이저 다이오드에서, 한 쌍의 레이저 다이오드 적층체를 서로 병렬로 연결함으로써, 레이저 다이오드에 흐르는 전류를 상기 한 쌍의 레이저 다이오드 적층체로 분산시킬 수 있다. 이에 따라, 종래의 단일 적층체로 이루어지는 고출력 에지 발광형 레이저 다이오드의 거울면에 레이저 광의 밀도가 과도하게 높게 집중됨으로써 발광면이 물리적으로 손상받는 광학 단면 손상을 방지할 수 있다.
도 1 내지 도 7은 본 발명의 제1 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다.
도 8 내지 도 14는 본 발명의 제2 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다.
도 15 내지 도 20은 본 발명의 제3 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 따라서, 본 명세서에 기재되는 '상부', 또는 '하부'의 표현은 관찰자의 시점 변화에 따라, '상부'가 '하부'로, '하부'가'상부'로 해석될 수도 있다. 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
종래의 고출력 에지 발광형 레이저 다이오드의 구조는, 공진기의 양 끝 면인 거울면에서 광학 단면 손상(Catastrophic Optical Mirror Damage, COMD) 현상이 발생하여 레이저 다이오드의 구조적 신뢰성을 저해할 수 있음이 보고되고 있다. 이러한 광학 단면 손상은 레이저 광의 자기 흡수, 용융에 의한 거절의 결정 파괴 등에 의해 발생하는 것으로 알려져 있다. 이와 같이, 종래의 단일 적층체로 이루어지는 고출력 에지 발광형 레이저 다이오드의 거울면에 레이저 광이 과도하게 높게 집중됨으로써, 발광면이 물리적으로 손상받을 수 있으며, 이러한 광학 단면 손상을 방지할 수 있는 기술 연구가 꾸준히 진행되고 있다.
도 1 내지 도 7은 본 발명의 제1 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다. 도 1을 참조하면, 기판(100) 상에 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)을 순차적으로 적층한다.
기판(100)은 일 예로서, 전도성 기판이 적용될 수 있다. 구체적인 예로서, P형으로 도핑된 에피텍셜 성장시킨 GaAs기판, AlGaAs 기판, InP 기판, GaN 기판, 또는 GaSb 기판 일 수 있다. 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)은 에피 상(epi phase)으로 형성될 수 있으며, 일 예로서, 유기금속화학기상증착법(MOCVD), 분자선증착법(Molecular Beam Epitaxy), 수소화기상증착법(Hydride Vapor Phase Epitacy) 등에 의해 형성될 수 있다.
제1 P형-도핑층(110)을 형성하는 공정은, 기판(100) 상에 P형 버퍼층(111)을 형성한 후에, P형 버퍼층(111) 상에 제1 P형 클래드층(112) 및 제1 웨이브 가이드층(114)을 순차적으로 형성하는 과정을 포함하도록 진행될 수 있다. 제1 웨이브 가이드층(114)은 제1 P형 클래드층(112)과 대비하여, 제1 활성층(120)과의 광 굴절률 차이가 크지 않은 물질로 이루어질 수 있다. 반면에, 제1 P형 클래드층(112)은 제1 활성층(120)과의 광 굴절률 차이가 상대적으로 큰 물질로 이루어질 수 있다.
제1 P형 클래드층(112) 및 제1 웨이브 가이드층(114)은 서로 다른 두께 비율을 가지거나, 또는 같은 비율을 가질 수 있다. 제1 P형 클래드층(112) 및 제1 웨이브 가이드층(114)은 GaAs층 또는 AlGaAs층으로 이루어질 수 있으며, P형 도펀트로서, 아연(Zn) 또는 탄소(C)를 포함할 수 있다. 일 예로서, 제1 P형 클래드층(112) 및 제1 웨이브 가이드층(114)이 AlGaAs층으로 이루어지는 경우, 제1 웨이브 가이드층(114)은 제1 P형 클래드층(112)보다 Al 함량이 높을 수 있다. 이에 의해, 이하, 도 3과 관련하여 진행되는 산화공정에서, 제1 P형 클래드층(112)만 선택적으로 산화될 수 있다.
제1 활성층(120)은 방출되는 레이저 광의 파장에 따라 다양한 화합물이 적용될 수 있다. 일 예로서, 제1 활성층(120)은 약 960 ~ 약 975 nm 파장의 광을 방출하는 InGaAs층으로 이루어질 수 있다.
제1 N형-도핑층(130)을 형성하는 공정은, 제1 활성층(120) 상에서 제2 웨이브 가이드층(132)을 형성한 후에, 제2 웨이브 가이드층 (132)상에 제1 N형 클래드층(134)을 형성하는 과정을 포함하도록 진행될 수 있다. 제2 웨이브 가이드층(132)은 제1 N형 클래드층(134)과 대비하여, 제1 활성층(120)과의 광 굴절률 차이가 크지 않은 물질로 이루어질 수 있다. 반면에, 제1 N형 클래드층(134)은 제1 활성층(120)과의 광 굴절률 차이가 상대적으로 큰 물질로 이루어질 수 있다.
제1 N형 클래드층(134) 및 제2 웨이브 가이드층(132)은 서로 다른 두께 비율을 가지거나, 또는 같은 비율을 가질 수 있다. 제1 N형 클래드층(134) 및 제2 웨이브 가이드층(132)은 GaAs층 또는 AlGaAs층으로 이루어질 수 있으며, N형 도펀트로서, 실리콘(Si) 등을 포함할 수 있다.
N형-도핑된 컨택층(140)은 일 예로서, N형 도핑된 GaAs층 또는 N형 도핑된 InGaP층으로 이루어질 수 있다. 이때, N형 도펀트로서, 실리콘이 적용될 수 있다.
제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)은 제1 N형-도핑층(130), 제1 활성층(120) 및 제1 P형-도핑층(170)과 그 구성이 실질적으로 동일할 수 있다. 따라서, 그 구성과 관련된 상세한 설명은 생략하기로 한다.
제2 N형-도핑층(150)을 형성하는 공정은, N형-도핑된 컨택층(140) 상에 제2 N형 클래드층(152)을 형성한 후에, 제2 N형 클래드층(152) 상에 제3 웨이브 가이드층(154)을 형성하는 과정을 포함하도록 진행될 수 있다. 제2 P형-도핑층(170)을 형성하는 공정은, 제2 활성층(160) 상에 제4 웨이브 가이드층(172)을 형성한 후에, 제4 웨이브 가이드층(172) 상에 제2 P형 클래드층(174) 및 P형 컨택층(176)을 형성하는 과정을 포함하도록 진행될 수 있다.
P형 컨택층(176)의 표면에는, 내부 방향으로 홈(10)이 형성될 수 있다. 홈(10)은 이하, 도 6과 관련된 상부 전극(194) 형성 시에, P형 컨택층(176)과 전기적으로 연결되는 실질적인 상부 전극의 영역을 결정하는 역할을 수행할 수 있다.
도 2를 참조하면, 기판(100) 상에서 적어도 제2 P형-도핑층(170), 제2 활성층(160) 및 제2 N형-도핑층(150)을 패터닝하여, 제1 폭(W1)을 구비하는 제1 다이오드 구조물(1A)을 형성한다.
구체적인 실시예에서, 도면을 참조하면, P형 컨택층(176), 제2 P형 클래드층(174), 제4 웨이브 가이드층(172), 제2 활성층(160), 제3 웨이브 가이드층(154) 및 제2 N형 클래드층(152)을 순차적으로 패터닝하여, N형-도핑된 컨택층(140)을 노출시킨다. 이때, N형-도핑된 컨택층(140)의 적어도 일부분이 제거될 수도 있다. 패터닝 공정 후에는, N형-도핑된 컨택층(140) 상에, 제2 N형 클래드층 패턴(152a), 제3 웨이브 가이드층 패턴(154a), 제2 활성층 패턴(160a), 제4 웨이브 가이드층 패턴(172a), 제2 P형 클래드층 패턴(174a), 및 P형 컨택층 패턴(176a)이 형성될 수 있다. 제2 N형 클래드층 패턴(152a), 제3 웨이브 가이드층 패턴(154a)은 제2 N형 도핑층 패턴(150a)를 구성하고, 제4 웨이브 가이드층 패턴(172a), 제2 P형 클래드층 패턴(174a) 및 P형 컨택층 패턴(176a)은 제2 P형-도핑층 패턴(170a)을 구성할 수 있다.
결과적으로, 상기 패터닝 공정을 통해, 제1 다이오드 구조물(1A) 및, 제1 다이오드 구조물(1A)과 인접하여 배치되는 제1 주변 적층 구조물(1B)이 형성될 수 있다. 제1 주변 적층 구조물(1B)은 더미 구조물 또는 회로 배선 구조물로 활용될 수 있다.
도 3을 참조하면, 기판(100) 상에서 적어도 N형-도핑 컨택층(140), 제1 N형-도핑층(130), 제1 활성층(120) 및 제1 P형 도핑층(110)을 패터닝하여, 제1 폭(W1)보다 큰 제2 폭(W2)을 구비하는 제2 다이오드 구조물을 형성한다. 도면에서는 제1 다이오드 구조물(1A)과 상기 제2 다이오드 구조물이 결합된 형태의 다이오드 적층 구조물(2A)이 도시되고 있다. 다이오드 적층 구조물(2A)과 인접하여 제2 주변 적층 구조물(2B)가 형성될 수 있다.
구체적인 실시예에 따르면, 상기 패터닝 공정은 다음과 같은 순서로 진행될 수 있다. 먼저, 기판(100) 상에서, N형-도핑 컨택층(140), 제1 N형 클래드층(134), 제2 웨이브 가이드층(132), 제1 활성층(120), 제1 웨이브 가이드층(114), 제1 P형 클래드층(112)을 순차적으로 패터닝하여, P형 버퍼층(111)을 노출시킨다. 이에 따라, P형 버퍼층(111) 상에 제1 P형 클래드층 패턴(112a), 제1 웨이브 가이드층 패턴(114a), 제1 활성층 패턴(120a), 제2 웨이브 가이드층 패턴(132a), 제1 N형 클래드층 패턴(134a), 및 N형-도핑 컨택층 패턴(140a)가 형성된다.
한편, 도 3을 다시 참조하면, 다이오드 적층 구조물(2A) 및 제2 주변 적층 구조물(2B)을 형성한 후에, 제1 P형 클래드층 패턴(112a)의 적어도 일부분을 선택적으로 산화시켜, 상하 방향의 전류의 양 및 흐름을 제한하는 전류 장벽층(112b)을 형성한다.
구체적인 실시예에 따르면, 통상 박막내 Al의 함유량이 높은 P형 도핑된 AlGaAs층이 N형 도핑된 GaAs층 또는 AlGaAs층, 비도핑된 GaAs층 또는 비도핑된 AlGaAs층보다 산화가 용이하게 진행되는 점을 이용한다. 이때, 제1 P형 클래드층 패턴(112a)의 Al 함량은 제1 웨이브 가이드층 패턴(114a)및 P형 버퍼층(111)의 Al 함량 보다 높도록 형성될 수 있다. 제2 P형-도핑층 패턴(170a)을 포토레지스트 패턴 등의 보호막으로 선택적으로 덮은 후에, 산소, 수증기 등의 산화제를 도입하여 제1 P형 클래드층 패턴(112a)의 노출된 측면으로부터 내부 방향으로 w제1 P형 클래드층 패턴(112a)을 산화시킬 수 있다. 산화된 제1 P형 클래드층 패턴(112a)은 전기적 절연성을 가지는 전류 장벽층(112b)으로 변환되고, 산화되지 않은 제1 P형 클래드층 패턴(112a)의 일부분은 전류를 상하 방향으로 전도하는 통로 영역으로 기능할 수 있다.
상기 산화제의 종류 및 산화 공정은 상술한 목적을 위하여 종래의 방법 중에서 적절히 선택될 수 있다. 즉, 일 예로서, 상기 산화 공정은 건식 산화 또는 습식 산화 공정으로 될 수 있다.
도 4를 참조하면, 기판(100) 상에서 다이오드 적층 구조물(2A) 및 제2 주변 적층 구조물(2B)을 덮는 제1 패시베이션층(180)을 형성한다. 제1 패시베이션층(180)은 전기적 절연성을 가질 수 있다. 제1 패시베이션층(180)은 일 예로서, 산화물층, 질화물층 또는 산질화물층으로 이루어질 수 있다.
도 5를 참조하면, N형-도핑된 컨택층 패턴(140a) 상의 제1 패시베이션층(180)을 선택적으로 식각하여 N형-도핑된 컨택층 패턴(140a)의 적어도 일부분을 노출시키는 제1 컨택부(22)를 형성한다. 또한, P형 컨택층 패턴(176a)상에 형성된 제1 패시베이션층(180)을 선택적으로 제거하여, P형 컨택층 패턴(176a)의 적어도 일부분을 노출시키는 제2 컨택부(24)를 형성한다. 제2 컨택부(24)는 도 1과 관련하여 상술한 홈(10) 사이의 공간에 형성될 수 있다.
도 6을 참조하면, 제1 패시베이션층(180) 상에서 제1 컨택부(22) 내의 N형-도핑된 컨택층 패턴(140a)과 전기적으로 연결되는 접속 전극(192)을 형성한다. 접속 전극(192)은 제2 주변 적층 구조물(2B)의 제1 패시베이션층(180) 상으로 연장되어 형성될 수 있다. 또한, 제2 컨택부(24) 내에 노출된 P형 컨택층 패턴(176a) 상에 상부 전극(194)를 형성한다.
추가적으로, 접속 전극(192)을 보호하고 다이오드 적층 구조물(2A) 및 제2 주변 적층 구조물(2B)를 분리시키기 위한 제2 패시베이션층(210)을형성할 수 있다. 제2 주변 적층 구조물(4B) 상에서, 제2 패시베이션층(210)에 의해 노출되는 접속 전극(192)의 부분은 전극 패드로 기능할 수 있다.
접속 전극(192) 및 상부 전극(194)을 형성하는 공정은, 스퍼터링법, 화학기상증착법, 원자층 증착법 등을 이용하여, 금속막, 전도성 질화막 등의 전도층을 형성한 후에, 상기 전도층을 선택적으로 식각하여 형성할 수 있다.
도 7을 참조하면, 다이오드 적층 구조물(2A)이 형성된 기판(100)의 면과 반대쪽에 위치하는 기판(100)의 면을 그라인딩(grinding)하여 기판(100)의 두께를 감소시킨다. 두께가 감소된 기판(100a)의 면 상에 하부 전극(220)을 형성한다. 하부 전극(220)을 형성하는 공정은, 스퍼터링법, 화학기상증착법, 원자층 증착법 등을 이용하여, 금속막, 전도성 질화막 등의 전도층을 형성한 후에, 상기 전도층을 선택적으로 식각하는 과정으로 진행될 수 있다.
상술한 공정을 진행함으로써, 본 발명의 제1 실시예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드(1000)를 제조할 수 있다. 도 7을 다시 참조하면, 레이저 다이오드(1000)는 하부 전극(220), 하부 전극(220)의 상부에 배치되는 하부 다이오드 적층체를 포함한다. 상기 하부 다이오드 적층체는 제1 P형-도핑층(110)(P형 버퍼층(111), 제1 P형 클래드층 패턴(112) 및 제1 웨이브 가이드층 패턴(114a)이 대응됨), 제1 활성층 패턴(120a), 제1 N형-도핑층 패턴(130a), 및 N형-도핑된 컨택층 패턴(140a)을 포함한다. 이때, 레이저 다이오드(1000)는 하부 전극(220)과 제1 P형-도핑층(110) 사이에 배치되는 기판층(100a)을 더 포함할 수 있다. 기판층(100a)은 P형 도핑된 GaAs, P형 도핑된 AlGaAs, P형 도핑된 InP, P형 도핑된 GaN 또는 P형 도핑된 GaSb로 이루어질 수 있다.
또한, 레이저 다이오드(1000)은 상기 하부 다이오드 적층체 상에 배치되는 상부 다이오드 적층체를 포함한다. 상기 상부 다이오드 적층체는 N형-도핑된 컨택층 패턴(140a) 상에 순차적으로 배치되는 제2 N형-도핑층 패턴(150a), 제2 활성층 패턴(160a), 및 제2 P형-도핑층 패턴(170a)을 포함한다. 상부 다이오드 적층체의 폭(W1)은 하부 다이오드 적층체의 폭(W2)보다 작다.
또한, 레이저 다이오드(1000)는 제1 P형-도핑층(110) 상에서 상기 하부 다이오드 적층체 및 상기 상부 다이오드 적층체를 덮고, N형-도핑된 컨택층 패턴(140a) 및 제2 P형-도핑층 패턴(170a)의 적어도 일부분을 노출시키도록 배치되는 제1 패시베이션층(180)을 포함한다.
또한, 레이저 다이오드(1000)는 제1 패시베이션층(180) 상에서 노출된 N형-도핑된 컨택층(140a)과 전기적으로 연결되는 접속 전극층(192), 및 노출된 제2 P형-도핑층 패턴(170a) 상에 배치되는 상부 전극(194)을 포함한다.
또한, 레이저 다이오드(1000)는 제1 활성층 패턴(120a) 하부의 제1 P형-도핑층(110) 내부에 배치되는 제1 전류 장벽층(112b)을 포함할 수 있다.
레이저 다이오드(1000)에서는 제1 전류 장벽층(112b)을 이용하여, 제1 활성층 패턴(120a)으로 공급되는 전류의 양 및 흐름을 제어할 수 있다. 레이저 다이오드(1000)는 도면의 z 방향으로 레이저 빔을 방출하는 에지 발광형 레이저 다이오드일 수 있다.
상술한 바와 같이, 본 실시 예의 레이저 다이오드(1000)에서, 접속 전극층(192)과 상부 전극(194) 사이에 위치하는 상기 상부 다이오드 적층체와, 접속 전극층(192)과 하부 전극(220) 사이에 위치하는 상기 하부 다이오드 적층체는 서로 전기적 병렬 연결될 수 있다. 따라서, 레이저 다이오드(1000)는, 서로 다른 단일 레이저 다이오드 칩을 병렬로 연결한 것과 같은 효과를 발생시킬 수 있다. 그 결과, 본 발명에서는 레이저 다이오드(1000)를 단일 칩의 형태로 패키지화 할 경우, 상기 단일 패키지 내에 한 쌍의 병렬 연결되는 레이저 다이오드 적층체를 집적할 수 있다. 결과적으로, 보다 높은 집적도의 레이저 다이오드 구조를 제공할 수 있다.
또한, 본 발명의 실시 예에 따르면, 전류 구동 방식의 레이저 다이오드에서, 한 쌍의 레이저 다이오드 적층체를 서로 병렬로 연결함으로써, 레이저 다이오드에 흐르는 전류를 상기 한 쌍의 레이저 다이오드 적층체로 분산시킬 수 있다. 이에 따라, 종래의 단일 적층체로 이루어지는 고출력 에지 발광형 레이저 다이오드의 거울면에 레이저 광의 밀도가 과도하게 높게 집중됨으로써 발광면이 물리적으로 손상받는 광학 단면 손상을 방지할 수 있다.
도 8 내지 도 14는 본 발명의 제2 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다.
도 8을 참조하면, 기판(100) 상에 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)을 순차적으로 적층한다.
기판(100) 상에 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)의 구성 및 적층 방법은 도 1과 관련하여 상술한 제1 실시 예의 구성과 실질적으로 동일하다.
도 9를 참조하면, 기판(100) 상에서 적어도 제2 P형-도핑층(370), 제2 활성층(160), 제2 N형-도핑층(150), N형-도핑된 컨택층(140), 제1 N형-도핑층(130), 및 제1 활성층(120)을 패터닝하여, 제1 폭(W3)을 구비하는 제1 다이오드 구조물(3A)을 형성한다. 또한, 제1 다이오드 구조물(3A)와 인접하여 제1 주변 적층 구조물(3B)이 형성될 수 있다. 제1 주변 적층 구조물(3B)은 더미 구조물 또는 회로 배선 구조물로 적용될 수 있다.
구체적인 실시예에 따르면, 도 9에서, P형 컨택층(176), 제2 P형 클래드층(174), 제4 웨이브 가이드층(172), 제2 활성층(160), 제3 웨이브 가이드층(154), 제2 N형 클래드층(152), N형-도핑된 컨택층(140), 제1 N형 클래드층(134), 제2 웨이브 가이드층(132), 제1 활성층(120), 제1 웨이브 가이드층(114) 및 제1 P형 클래드층(112)을 순차적으로 패터닝하여, P형 버퍼층(111)을 노출시킨다. 이에 따라, P형 버퍼층(111)상에서 제1 P형 클래드층 패턴(112a), 제1 웨이브 가이드층 패턴(114a), 제1 활성층 패턴(120a), 제2 웨이브 가이드층 패턴(132a), 제1 N형 클래드층 패턴(134a), N형-도핑 컨택층 패턴(140a), 제2 N형 클래드층 패턴(152a), 제3 웨이브 가이드층 패턴(154a), 제2 활성층 패턴(160a), 제4 웨이브 가이드층 패턴(372a), 제2 P형 클래드층 패턴(174a), 및 P형 컨택층 패턴(176a)이 형성된다.
한편, 도 9를 다시 참조하면, 제1 다이오드 구조물(3A) 및 제1 주변 적층 구조물(3B)을 형성한 후에, 제1 P형 클래드층 패턴(112a) 및 제2 P형 클래드층 패턴(174a)의 적어도 일부분을 선택적으로 산화시켜, 전류의 양 및 흐름을 제한하는 제1 전류 장벽층(112b) 및 제2 전류 장벽층(174b)을 형성한다.
구체적인 실시예에 있어서, 통상 박막내 Al의 함유량이 높은 P형 도핑된 AlGaAs층이 N형 도핑된 GaAs층 또는 N형 도핑된 AlGaAs층, 비도핑된 GaAs층 또는 비도핑된 AlGaAs층보다 산화가 용이하게 진행되는 점을 이용한다. 이때, 제1 P형 클래드층 패턴(112a)의 Al 함량은 제1 웨이브 가이드층 패턴(114a) 및 P형 버퍼층(111)의 Al 함량 보다 높도록 형성될 수 있다. 또한, 제2 P형 클래드층 패턴(174a)의 Al 함량은 제4 웨이브 가이드층 패턴(172a) 및 P형 컨택층 패턴(176a)의 Al 함량 보다 높도록 형성될 수 있다.
한편, 산소, 수증기 등의 산화제를 도입하여 제1 P형 클래드층 패턴(112a) 및 제2 P형 클래드층 패턴(174a)의 노출된 측면으로부터 내부 방향으로 제1 P형 클래드층 패턴(112a) 및 제2 P형 클래드층 패턴(174a)을 산화시킬 수 있다. 산화된 제1 P형 클래드층 패턴(112a) 및 제2 P형 클래드층 패턴(174a)은 전기적 절연성을 가지는 전류 장벽층(112b) 및 전류 장벽층(174b)로 각각 변환되고, 산화되지 않은 제1 P형 클래드층 패턴(112a) 및 제2 P형 클래드층 패턴(174a)의 일부분은 전류를 상하 방향으로 전도하는 통로 영역으로 기능할 수 있다.
상기 산화제의 종류 및 산화 공정은 상술한 목적을 위하여 종래의 방법 중에서 적절히 선택될 수 있다. 즉, 일 예로서, 상기 산화 공정은 건식 산화 또는 습식 산화 공정으로 될 수 있다.
도 10을 참조하면, 제1 다이오드 구조물(3A) 중 적어도 제2 P형-도핑층 패턴(370a), 제2 활성층 패턴(160a), 제2 N형-도핑층 패턴(150a)을 패터닝하여, N형-도핑된 컨택층 패턴 (140a) 상에서 제1 폭(W3)보다 작은 제2 폭(W4)을 구비하는 제2 다이오드 구조물을 형성한다. 상기 제2 다이오드 구조물은 N형-도핑된 컨택층 패턴 (140a) 상에서, 각각 제2 폭(W4)을 가지는 제2 N형 클래드층 패턴(152a2), 제3 웨이브 가이드층 패턴(154a2), 제2 활성층 패턴(160a2), 제4 웨이브 가이드층 패턴(172a2), 제2 P형 클래드층 패턴(174a2) 및 P형 컨택층 패턴(176a2)을 포함할 수 있다. 제4 웨이브 가이드층 패턴(172a2), 제2 P형 클래드층 패턴(174a2) 및 P형 컨택층 패턴(176a2)은 제2 폭(W4)을 구비하는 제2 P형-도핑층 패턴(370a2)를 구성할 수 있다.
도면에서는, 제1 다이오드 구조물(3A)과 상기 제2 다이오드 구조물이 결합된 구조물로서, 다이오드 적층 구조물(4A)을 개시하고 있다. 한편, 제1 주변 적층 구조물(3B)은 금번의 패터닝 시에, 제2 P형-도핑층 패턴(370a), 제2 활성층 패턴(160a), 제2 N형-도핑층 패턴(150a)이 식각 제거되어 제2 주변 적층 구조물(4B)로 변환될 수 있다.
도 11을 참조하면, 기판(100) 상에서 다이오드 적층 구조물(4A) 및 제2 주변 적층 구조물(4B)을 덮는 제1 패시베이션층(180)을 형성한다. 제1 패시베이션층(180)은 전기적 절연성을 가질 수 있다. 제1 패시베이션층(180)은 일 예로서, 산화물층, 질화물층 또는 산질화물층으로 이루어질 수 있다.
도 12를 참조하면, N형-도핑된 컨택층 패턴(140a) 상의 제1 패시베이션층(180)을 선택적으로 식각하여 N형-도핑된 컨택층 패턴(140a)의 적어도 일부분을 노출시키는 제1 컨택부(32)를 형성한다. 또한, P형 컨택층 패턴(376a2) 상에 형성된 제1 패시베이션층(180)을 선택적으로 제거하여, P형 컨택층 패턴(376a2)의 적어도 일부분을 노출시키는 제2 컨택부(34)를 형성한다.
도 13을 참조하면, 제1 패시베이션층(180) 상에서 제1 컨택부(32) 내에 노출된 N형-도핑된 컨택층 패턴(140a)과 전기적으로 연결되는 접속 전극(192)을 형성한다. 접속 전극(192)은 제2 주변 적층 구조물(4B)의 제1 패시베이션층(180) 상으로 연장되어 형성될 수 있다. 또한, 제2 컨택부(34) 내에 노출된 P형 컨택층 패턴(376a2) 상에 상부 전극(194)를 형성한다. 추가적으로, 접속 전극(192)을 보호하고, 다이오드 적층 구조물(4A) 및 제2 주변 적층 구조물(4B)를 분리시키기 위한 제2 패시베이션층(210)을 형성할 수 있다. 제2 주변 적층 구조물(4B) 상에서, 제2 패시베이션층(210)에 의해 노출되는 접속 전극(192)의 부분은 전극 패드로 기능할 수 있다.
도 14를 참조하면, 다이오드 적층 구조물(4A)이 형성된 기판(100)의 면과 반대쪽에 위치하는 기판(100)의 면을 그라인딩(grinding)하여 기판(100)의 두께를 감소시킨다. 두께가 감소된 기판(100a)의 면 상에 하부 전극(220)을 형성한다.
상술한 공정을 진행함으로써, 본 발명의 제2 실시예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드(2000)를 제조할 수 있다. 도 14에 도시되는 레이저 다이오드(2000)는, 제2 P형-도핑층 패턴(370a2) 내에 전류 장벽층(374b)을 추가적으로 배치시키는 것을 제외하면, 도 7과 관련하여 설명한 제1 실시예의 레이저 다이오드(1000)의 구성과 실질적으로 동일하다.
레이저 다이오드(2000)에서는 제1 및 제2 전류 장벽층(112b, 174b)을 이용하여, 제1 및 제2 활성층 패턴(120a. 160a2)으로 각각 공급되는 전류의 양 및 흐름을 제어할 수 있다. 레이저 다이오드(2000)는 도면의 z 방향으로 레이저 빔을 방출하는 에지 발광형 레이저 다이오드일 수 있다.
몇몇 실시 예에 있어서, 레이저 다이오드(2000)에서는, 제2 전류 장벽층(114b, 374b)은 생략될 수도 있다.본 실시 예의 레이저 다이오드(2000)에 따르면, 접속 전극층(192)과 상부 전극(194) 사이에 위치하는 상기 상부 다이오드 적층체와, 접속 전극층(192)과 하부 전극(220) 사이에 위치하는 상기 하부 다이오드 적층체는 서로 전기적 병렬 연결될 수 있다. 따라서, 레이저 다이오드(2000)는, 서로 다른 단일 레이저 다이오드 칩을 병렬로 연결한 것과 같은 효과를 발생시킬 수 있다. 따라서, 본 발명에서는 레이저 다이오드(2000)를 단일 칩의 형태로 패키지화 할 경우, 상기 단일 패키지 내에 한 쌍의 병렬 연결되는 레이저 다이오드 적층체를 집적할 수 있다. 결과적으로, 보다 높은 집적도의 레이저 다이오드 구조를 제공할 수 있다.
또한, 본 발명의 실시 예에 따르면, 전류 구동 방식의 레이저 다이오드에서, 한 쌍의 레이저 다이오드 적층체를 서로 병렬로 연결함으로써, 레이저 다이오드에 흐르는 전류를 상기 한 쌍의 레이저 다이오드 적층체로 분산시킬 수 있다. 이에 따라, 종래의 단일 적층체로 이루어지는 고출력 에지 발광형 레이저 다이오드의 거울면에 레이저 광의 밀도가 과도하게 높게 집중됨으로써 발광면이 물리적으로 손상받는 광학 단면 손상을 방지할 수 있다.
도 15 내지 도 20은 본 발명의 제3 실시 예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드를 제조하는 방법을 개략적으로 나타내는 도면이다.
도 15를 참조하면, 기판(100) 상에 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)을 순차적으로 적층한다. 기판(100), 제1 P형-도핑층(110), 제1 활성층(120), 제1 N형-도핑층(130), N형-도핑된 컨택층(140), 제2 N형-도핑층(150), 제2 활성층(160), 및 제2 P형-도핑층(170)의 구성은 도 1과 관련하여 상술한 제1 실시 예의 대응되는 구성과 실질적으로 동일하다. 또한, 상기 적층 방법은 도 1과 관련하여 상술한 제1 실시 예의 제조 방법과 실질적으로 동일하다.
도 16을 참조하면, 이온 주입법을 적용하여, 기판(100) 내에 절연 영역(512)을 형성한다. 상기 절연 영역(512)은 소정의 두께를 가지는 띠 형태를 가질 수 있다. 절연 영역(512)은 개구(514)를 구비할 수 있다. 그 결과, 절연 영역(512) 및 절연 영역(512) 사이에 상하 방향으로 형성되는 개구(514)를 구비하는 전류 제어부(510)이 형성된다. 전류 제어부(150)는 레이저 다이오드 구조에서, 전류가 개구(514)를 통해서만 상하 방향으로 전도할 수 있도록 하여, 전류의 양 및 흐름을 제어할 수 있다. 상기 이온 주입법에 의해 주입되는 이온은 일 예로서, 수소 이온일 수 있다. 일 실시 예에 있어서, 절연 영역(512)은 제1 P형-도핑층(110)의 제1 P형 클래드층(112) 내에 형성될 수 있다. 다른 실시 예에 있어서, 절연 영역(512)는 제1 P클래드층(112) 및 P형 버퍼층(111) 내에 형성될 수 있다.도 17을 참조하면, 기판(100) 상에서 적어도 제2 P형-도핑층(170), 제2 활성층(160) 및 제2 N형-도핑층(150)을 패터닝하여, 제1 폭(W5)을 구비하는 다이오드 적층 구조물(5A)을 형성한다.
구체적인 실시예에 따르면, 도 17에서, P형 컨택층(176), 제2 P형 클래드층(174), 제4 웨이브 가이드층(172), 제2 활성층(160), 제3 웨이브 가이드층(154) 및 제2 N형 클래드층(152)을 순차적으로 패터닝하여, N형-도핑된 컨택층(140)을 노출시킨다. 이때, N형-도핑된 컨택층(140)의 적어도 일부분이 제거될 수도 있다. 패터닝 공정 후에는, N형-도핑된 컨택층(140) 상에, 제2 N형 클래드층 패턴(152a), 제3 웨이브 가이드층 패턴(154a), 제2 활성층 패턴(160a), 제4 웨이브 가이드층 패턴(172a), 제2 P형 클래드층 패턴(174a), 및 P형 컨택층 패턴(176a)이 형성될 수 있다. 제2 N형 클래드층 패턴(152a), 제3 웨이브 가이드층 패턴(154a)은 제2 N형 도핑층 패턴(150a)를 구성하고, 제4 웨이브 가이드층 패턴(172a), 제2 P형 클래드층 패턴(174a), 및 P형 컨택층 패턴(176a)은 제2 P형-도핑층 패턴(170a)을 구성할 수 있다.
결과적으로, 상기 패터닝 공정을 통해, 다이오드 적층 구조물(5A) 및 다이오드 적층 구조물(5A)과 인접하여 배치되는 주변 적층 구조물(5B)을 형성할 수 있다. 주변 적층 구조물(5B)은 더미 구조물 또는 회로 배선 구조물로 활용될 수 있다.
도 18을 참조하면, 기판(100) 상에서 다이오드 적층 구조물(5A) 및 주변 적층 구조물(5B)을 덮는 제1 패시베이션층(180)을 형성한다. 이어서, N형-도핑된 컨택층(140) 상의 제1 패시베이션층(180)을 선택적으로 식각하여 N형-도핑된 컨택층(140)의 적어도 일부분을 노출시키는 제1 컨택부(42)를 형성한다. 또한, P형 컨택층 패턴(176a) 상에 형성된 제1 패시베이션층(180)을 선택적으로 제거하여, P형 컨택층 패턴(176a)의 적어도 일부분을 노출시키는 제2 컨택부(44)를 형성한다.
도 19를 참조하면, 제1 패시베이션층(180) 상에서 제1 컨택부(42) 내에 노출된 N형-도핑된 컨택층(140)과 전기적으로 연결되는 접속 전극(192)을 형성한다. 접속 전극(192)은 주변 적층 구조물(5B)의 제1 패시베이션층(180) 상으로 연장되어 형성될 수 있다. 또한, 제2 컨택부(44) 내에 노출된 P형 컨택층 패턴(176a) 상에 상부 전극(194)를 형성한다.
추가적으로, 접속 전극(192)을 보호하고, 다이오드 적층 구조물(5A) 및 주변 적층 구조물(5B)를 서로 분리시키기 위한 제2 패시베이션층(210)을 형성할 수 있다. 제2 주변 적층 구조물(5B) 상에서, 제2 패시베이션층(210)에 의해 노출되는 접속 전극(192)의 부분은 전극 패드로 기능할 수 있다.
도 20을 참조하면, 다이오드 적층 구조물(5A)이 형성된 기판(100)의 면과 반대쪽에 위치하는 기판(100)의 면을 그라인딩(grinding)하여 기판(100)의 두께를 감소시킨다. 두께가 감소된 기판(100a)의 면 상에 하부 전극(220)을 형성한다.
상술한 공정을 진행함으로써, 본 발명의 제3 실시예에 따르는 병렬 적층 구조를 가지는 레이저 다이오드(3000)를 제조할 수 있다. 도 20을 다시 참조하면, 레이저 다이오드(3000)은 하부 전극(220), 하부 전극(220) 상부에 배치되는 제1 P형-도핑층(110), 제1 P형-도핑층(110) 내부에 배치되며, 밴드 형태의 절연 영역(512) 및 절연 영역(512) 사이의 개구(514)를 구비하는 전류 제어부(510), 및 하부 다이오드 적층체를 포함한다. 상기 하부 다이오드 적층체는 제1 P형-도핑층(110) 상에서 순차적으로 배치되는 제1 활성층(120), 제1 N형-도핑층(130), 및 N형-도핑된 컨택층(140)을 포함한다. 이때, 레이저 다이오드(3000)는 하부 전극(220)과 제1 P형-도핑층(110) 사이에 배치되는 기판층(100a)을 더 포함할 수 있다. 기판층(100a)은 P형 도핑된 GaAs, P형 도핑된 AlGaAs, P형 도핑된 InP, P형 도핑된 GaN 또는 P형 도핑된 GaSb로 이루어질 수 있다.
레이저 다이오드(3000)은 N형-도핑된 컨택층(140) 상에서 순차적으로 배치되며, 패턴 형태의 상부 다이오드 적층체를 포함한다. 이때, 상기 상부 다이오드 적층체는 제2 N형-도핑층 패턴(150a), 제2 활성층 패턴(160a), 및 제2 P형-도핑층 패턴(170a)을 포함한다.
레이저 다이오드(3000)은 N형-도핑된 컨택층(140) 상에서 상기 하부 다이오드 적층체 및 상기 상부 다이오드 적층체를 덮고, N형-도핑된 컨택층(140) 및 제2 P형-도핑층 패턴(170a)의 적어도 일부분을 노출시키도록 배치되는 패시베이션층(180)을 포함한다. 또한, 레이저 다이오드(3000)은 패시베이션층(180) 상에서 노출된 N형-도핑된 컨택층(140)과 전기적으로 연결되는 접속 전극(192) 및 노출된 제2 P형-도핑층 패턴(170a) 상에 배치되는 상부 전극(194)을 포함한다.
레이저 다이오드(3000)에서는 전류 제어부(510)를 이용하여, 제1 활성층(120)으로 각각 공급되는 전류의 양 및 흐름을 제어할 수 있다. 레이저 다이오드(3000)는 도면의 z 방향으로 레이저 빔을 방출하는 에지 발광형 레이저 다이오드일 수 있다.
본 실시 예의 레이저 다이오드(3000)에 따르면, 접속 전극층(192)과 상부 전극(194) 사이에 위치하는 상기 상부 다이오드 적층체와, 접속 전극층(192)과 하부 전극(220) 사이에 위치하는 상기 하부 다이오드 적층체는 서로 전기적 병렬 연결될 수 있다. 따라서, 레이저 다이오드(3000)는, 서로 다른 단일 레이저 다이오드 칩을 병렬로 연결한 것과 같은 효과를 발생시킬 수 있다. 그 결과, 본 발명에서는 레이저 다이오드(3000)를 단일 칩의 형태로 패키지화 할 경우, 상기 단일 패키지 내에 한 쌍의 병렬 연결되는 레이저 다이오드 적층체를 집적할 수 있다. 결과적으로, 보다 높은 집적도의 레이저 다이오드 구조를 제공할 수 있다.
또한, 본 발명의 실시 예에 따르면, 전류 구동 방식의 레이저 다이오드에서, 한 쌍의 레이저 다이오드 적층체를 서로 병렬로 연결함으로써, 레이저 다이오드에 흐르는 전류를 상기 한 쌍의 레이저 다이오드 적층체로 분산시킬 수 있다. 이에 따라, 종래의 단일 적층체로 이루어지는 고출력 에지 발광형 레이저 다이오드의 거울면에 레이저 광의 밀도가 과도하게 높게 집중됨으로써 발광면이 물리적으로 손상받는 광학 단면 손상을 방지할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판,
110: 제1 P형-도핑층, 112: 제1 P형 클래드층, 114: 제1 웨이브 가이드층,
112a: 제1 P형 클래드층 패턴, 114a: 제1 웨이브 가이드층 패턴,
114b: 전류 장벽층,
120: 제1 활성층, 120a: 제1 활성층 패턴,
130: 제1 N형-도핑층, 132: 제2 웨이브 가이드층, 134: 제1 N형 클래드층,
130a: 제1 N형-도핑층 패턴, 132a: 제2 웨이브 가이드층 패턴, 134a: 제1 N형 클래드층,
140: N형-도핑된 컨택층, 140a: N형-도핑된 컨택층 패턴,
150: 제2 N형-도핑층, 152: 제2 N형 클래드층, 154: 제3 웨이브 가이드층,
150a: 제2 N형-도핑층 패턴, 152a: 제2 N형 클래드층 패턴, 154a: 제3 웨이브 가이드층 패턴,
160: 제2 활성층, 160a: 제2 활성층 패턴,
170: 제2 P형-도핑층, 172: 제4 웨이브 가이드층, 174: 제2 P형 클래드층,
170a: 제2 P형-도핑층 패턴, 172a: 제4 웨이브 가이드층 패턴,174a: 제2 P형 클래드층 패턴,
180: 제1 패시베이션층, 192: 접속 전극, 194: 상부 전극,
210: 제2 패시베이션층, 220: 하부 전극,
370: 제2 P형-도핑층, 372: 제4 웨이브 가이드층, 374: P형 희생층,
376: 제2 P형 클래드층, 370a: 제2 P형-도핑층 패턴, 372a: 제4 웨이브 가이드층 패턴, 374a: P형 희생층 패턴, 376a: 제2 P형 클래드층 패턴,
510: 전류 제어부, 512: 절연 영역, 514: 개구,
1000, 2000, 3000: 레이저 다이오드.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (a) 전도성 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층하는 단계;
    (b) 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층 및 상기 제2 N형-도핑층을 패터닝하여, 제1 폭을 구비하는 제1 다이오드 구조물을 형성하는 단계;
    (c) 상기 기판 상에서 적어도 상기 N형-도핑된 컨택층, 상기 제1 N형-도핑층, 및 상기 제1 활성층을 패터닝하여, 상기 제1 폭보다 큰 제2 폭을 구비하는 제2 다이오드 구조물을 형성하는 단계;
    (d) 상기 기판 상에서 상기 제1 및 제2 다이오드 구조물을 덮는 패시베이션층을 형성하는 단계;
    (e) 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분 및 상기 제2 P형-도핑층의 최상층의 일부분을 노출시키는 단계;
    (f) 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층 및 상기 노출된 최상층과 전기적으로 연결되는 접속 전극 및 상부 전극을 각각 형성하는 단계;
    (g) 상기 제1 및 제2 다이오드 구조물이 형성된 상기 기판의 면과 반대쪽에 위치하는 상기 기판의 면을 그라인딩하여 상기 기판의 두께를 감소시키는 단계; 및
    (h) 상기 그라인딩에 의해 감소된 두께를 가지는 상기 기판의 면 상에 하부 전극을 형성하는 단계를 포함하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  7. (a) 전도성 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층하는 단계;
    (b) 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층, 상기 제2 N형-도핑층, 상기 N형-도핑된 컨택층, 상기 제1 N형-도핑층, 및 상기 제1 활성층을 패터닝하여, 제1 폭을 구비하는 제1 다이오드 구조물을 형성하는 단계;
    (c) 상기 제1 다이오드 구조물 중 적어도 상기 제2 P형-도핑층, 상기 제2 활성층, 상기 제2 N형-도핑층을 패터닝하여, 상기 N형-도핑된 컨택층 상에서 상기 제1 폭보다 작은 제2 폭을 구비하는 제2 다이오드 구조물을 형성하는 단계;
    (d) 상기 기판 상에서 상기 제1 다이오드 구조물 및 상기 제2 다이오드 구조물을 덮는 패시베이션층을 형성하는 단계;
    (e) 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분 및 상기 제2 P형-도핑층의 최상층의 일부분을 노출시키는 단계;
    (f) 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층 및 상기 노출된 최상층과 전기적으로 연결되는 접속 전극 및 상부 전극을 각각 형성하는 단계;
    (g) 상기 제1 및 제2 다이오드 구조물이 형성된 상기 기판의 면과 반대쪽에 위치하는 상기 기판의 면을 그라인딩하여 상기 기판의 두께를 감소시키는 단계; 및
    (h) 상기 그라인딩에 의해 감소된 두께를 가지는 상기 기판의 면 상에 하부 전극을 형성하는 단계를 포함하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  8. 제6 항 또는 제7 항에 있어서,
    상기 기판은 P형 도핑된 GaAs, P형 도핑된 AlGaAs, P형 도핑된 InP, P형 도핑된 GaN 또는 P형 도핑된 GaSb 중 어느 하나로 이루어지는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  9. 제6 항에 있어서,
    상기 (c) 단계와 (d) 단계 사이에,
    상기 패터닝된 상기 제1 P형-도핑층의 적어도 일부분을 선택적으로 산화시켜, 전류의 양 및 흐름을 제한하는 전류 장벽층을 형성하는 단계를 더 포함하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  10. 제7 항에 있어서,
    상기 (b) 단계와 (c) 단계 사이에,
    상기 패터닝된 제1 P형-도핑층 및 제2 P형-도핑층의 적어도 일부분을 선택적으로 산화시켜, 전류의 양 및 흐름을 제한하는 전류 장벽층을 형성하는 단계를 더 포함하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  11. (a) 전도성 기판 상에 제1 P형-도핑층, 제1 활성층, 제1 N형-도핑층, N형-도핑된 컨택층, 제2 N형-도핑층, 제2 활성층, 및 제2 P형-도핑층을 순차적으로 적층하는 단계;
    (b) 이온 주입법을 적용하여, 상기 기판 내에 절연 영역 및 상기 절연 영역의 사이에서 상하 방향으로 형성되는 개구를 구비하는 전류 제어부를 형성하는 단계;
    (c) 상기 기판 상에서 적어도 상기 제2 P형-도핑층, 상기 제2 활성층 및 상기 제2 N형-도핑층을 패터닝하여, 다이오드 구조물을 형성하는 단계;
    (d) 상기 기판 상에서 상기 다이오드 구조물을 덮는 패시베이션층을 형성하는 단계;
    (e) 상기 패시베이션층을 선택적으로 식각하여 상기 N형-도핑된 컨택층의 적어도 일부분 및 상기 제2 P형-도핑층의 최상층의 일부분을 노출시키는 단계;
    (f) 상기 패시베이션층 상에서 상기 노출된 N형-도핑된 컨택층 및 상기 노출된 최상층과 전기적으로 연결되는 접속 전극 및 상부 전극을 각각 형성하는 단계;
    (g) 상기 제1 및 제2 다이오드 구조물이 형성된 상기 기판의 면과 반대쪽에 위치하는 상기 기판의 면을 그라인딩하여 상기 기판의 두께를 감소시키는 단계; 및
    (h) 상기 그라인딩에 의해 감소된 두께를 가지는 상기 기판의 면 상에 하부 전극을 형성하는 단계를 포함하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  12. 제11 항에 있어서,
    상기 기판은 P형 도핑된 GaAs, P형 도핑된 AlGaAs, P형 도핑된 InP, P형 도핑된 GaN 또는 P형 도핑된 GaSb 중 어느 하나로 이루어지는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
  13. 제12 항에 있어서,
    (b) 단계는
    수소 이온을 상기 기판 내에 선택적으로 주입하여 진행하는
    병렬 적층 구조를 가지는 레이저 다이오드의 제조 방법.
KR1020160072123A 2016-06-10 2016-06-10 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법 KR101852343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160072123A KR101852343B1 (ko) 2016-06-10 2016-06-10 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160072123A KR101852343B1 (ko) 2016-06-10 2016-06-10 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170140447A KR20170140447A (ko) 2017-12-21
KR101852343B1 true KR101852343B1 (ko) 2018-06-12

Family

ID=60936144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072123A KR101852343B1 (ko) 2016-06-10 2016-06-10 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101852343B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037666A (ko) * 2001-11-07 2003-05-14 주식회사 엘지이아이 플라즈마 처리를 이용한 청색 반도체 레이저의 제조 방법
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置
KR100738110B1 (ko) * 2006-04-11 2007-07-12 삼성전자주식회사 반도체 레이저 다이오드 어레이
JP2010147462A (ja) * 2008-12-17 2010-07-01 Seoul Semiconductor Co Ltd 複数の発光セルを有する発光ダイオード及びその製造方法
KR101626832B1 (ko) * 2014-12-23 2016-06-02 금오공과대학교 산학협력단 면발광 레이저 다이오드 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037666A (ko) * 2001-11-07 2003-05-14 주식회사 엘지이아이 플라즈마 처리를 이용한 청색 반도체 레이저의 제조 방법
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置
KR100738110B1 (ko) * 2006-04-11 2007-07-12 삼성전자주식회사 반도체 레이저 다이오드 어레이
JP2010147462A (ja) * 2008-12-17 2010-07-01 Seoul Semiconductor Co Ltd 複数の発光セルを有する発光ダイオード及びその製造方法
KR101626832B1 (ko) * 2014-12-23 2016-06-02 금오공과대학교 산학협력단 면발광 레이저 다이오드 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20170140447A (ko) 2017-12-21

Similar Documents

Publication Publication Date Title
US6222866B1 (en) Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array
EP1999827B1 (en) Red light laser
US20080137692A1 (en) Long wavelength vertical cavity surface emitting laser device and method of fabricating the same
CN211929898U (zh) 垂直腔面发射激光器件
US11322910B2 (en) Indium-phosphide VCSEL with dielectric DBR
US20190288486A1 (en) Electro-optical device with lateral electron blocking layer
US20130064263A1 (en) Vertical cavity surface emitting laser and manufacturing method thereof
US6816526B2 (en) Gain guide implant in oxide vertical cavity surface emitting laser
JP5185892B2 (ja) 半導体光素子、及びその製造方法
US10554018B2 (en) Hybrid vertical current injection electro-optical device with refractive-index-matched current blocking layer
US8194714B2 (en) Light emitting and receiving device
US11522343B2 (en) Surface-emitting laser and method of manufacturing the same
CN103392275A (zh) 光设备、光设备的制造方法以及激光组件
EP2169792A1 (en) Semiconductor laser and method for manufacturing the same
KR101852343B1 (ko) 병렬 적층 구조를 가지는 레이저 다이오드 및 이의 제조 방법
US11539188B2 (en) Surface emitting laser and method of manufacturing the same
JP4690206B2 (ja) 半導体装置およびその製造方法
JP2004193232A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
US11973315B2 (en) VCSEL with integrated electrodes
AU2021103713B4 (en) Indium-phosphide VCSEL with dielectric DBR
JP2003234533A (ja) 半導体光集積素子
US20240136791A1 (en) Surface emitting laser apparatus and method for manufacturing the same
CN111769438B (zh) 面射型激光装置
US20240136792A1 (en) Surface emitting laser apparatus and method for manufacturing the same
US20230060877A1 (en) Semiconductor optical device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant