JP2003298935A - 映像信号処理装置および方法、並びにカメラコントロールユニット - Google Patents
映像信号処理装置および方法、並びにカメラコントロールユニットInfo
- Publication number
- JP2003298935A JP2003298935A JP2002104350A JP2002104350A JP2003298935A JP 2003298935 A JP2003298935 A JP 2003298935A JP 2002104350 A JP2002104350 A JP 2002104350A JP 2002104350 A JP2002104350 A JP 2002104350A JP 2003298935 A JP2003298935 A JP 2003298935A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- signal processing
- serial digital
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およ
びアナログ信号の何れかの信号が同一の端子から入力さ
れても、適宜分岐させて、入力された信号に応じて最適
な処理を施す。 【解決手段】 ＳＰＤＴスイッチ２において、入力され
たＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、またはアナロ
グ信号は、適宜分岐される。減衰器３、７は、反射特性
の改善のために設けられている。補正回路４は、入力さ
れたＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補
正とを行い、ＰＥＣＬ等の論理レベルに変換する。バッ
ファ８、１３は、補正回路１０に対してビデオアンプ１
６の入力容量の影響を少なくしつつ、入力信号をそれぞ
れの回路に分岐する。補正回路１０は、入力されたＳＤ
−ＳＤＩ信号の増幅と劣化した周波数特性の補正とを行
い、ＰＥＣＬ等の論理レベルに変換する。ビデオアンプ
１６は、アナログ信号用の直線性の良い増幅回路であ
る。
びアナログ信号の何れかの信号が同一の端子から入力さ
れても、適宜分岐させて、入力された信号に応じて最適
な処理を施す。 【解決手段】 ＳＰＤＴスイッチ２において、入力され
たＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、またはアナロ
グ信号は、適宜分岐される。減衰器３、７は、反射特性
の改善のために設けられている。補正回路４は、入力さ
れたＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補
正とを行い、ＰＥＣＬ等の論理レベルに変換する。バッ
ファ８、１３は、補正回路１０に対してビデオアンプ１
６の入力容量の影響を少なくしつつ、入力信号をそれぞ
れの回路に分岐する。補正回路１０は、入力されたＳＤ
−ＳＤＩ信号の増幅と劣化した周波数特性の補正とを行
い、ＰＥＣＬ等の論理レベルに変換する。ビデオアンプ
１６は、アナログ信号用の直線性の良い増幅回路であ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、周波数帯域の大
きく異なる２種類のシリアルデジタル映像信号とアナロ
グ映像信号との３つの映像信号が同一の入力端子を介し
て入力され、映像信号に応じて適宜分岐する映像信号処
理装置および方法に関する。
きく異なる２種類のシリアルデジタル映像信号とアナロ
グ映像信号との３つの映像信号が同一の入力端子を介し
て入力され、映像信号に応じて適宜分岐する映像信号処
理装置および方法に関する。
【０００２】
【従来の技術】マルチフォーマットと称する映像処理装
置は、標準方式のシリアルデジタル映像信号（以下、
「ＳＤ−ＳＤＩ（Standard Definition Serial Digital
Interface）信号」と称する）と、ＨＤ方式のシリアル
デジタル映像信号（以下、「ＨＤ−ＳＤＩ（High Defin
ition Serial Digital Interface）信号」と称する）
と、ＮＴＳＣ（National Television System Committe
e）やＰＡＬ（Phase Alternation by Line）などのアナ
ログコンポジット映像信号（以下、「アナログ信号」と
称する）とを混在させて扱うことができるものであっ
た。従って、マルチフォーマットの映像処理装置には、
ＨＤ−ＳＤＩ信号と、ＳＤ−ＳＤＩ信号と、アナログ信
号との入力端子がそれぞれチャンネル毎に必要とされて
いた。
置は、標準方式のシリアルデジタル映像信号（以下、
「ＳＤ−ＳＤＩ（Standard Definition Serial Digital
Interface）信号」と称する）と、ＨＤ方式のシリアル
デジタル映像信号（以下、「ＨＤ−ＳＤＩ（High Defin
ition Serial Digital Interface）信号」と称する）
と、ＮＴＳＣ（National Television System Committe
e）やＰＡＬ（Phase Alternation by Line）などのアナ
ログコンポジット映像信号（以下、「アナログ信号」と
称する）とを混在させて扱うことができるものであっ
た。従って、マルチフォーマットの映像処理装置には、
ＨＤ−ＳＤＩ信号と、ＳＤ−ＳＤＩ信号と、アナログ信
号との入力端子がそれぞれチャンネル毎に必要とされて
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、端子の
配置面積が十分に取れない小型の装置では、入力端子を
兼用して配置面積を有効利用することが望まれている。
配置面積が十分に取れない小型の装置では、入力端子を
兼用して配置面積を有効利用することが望まれている。
【０００４】従来、ＳＤ−ＳＤＩ信号とＨＤ−ＳＤＩ信
号とを兼用する端子を有する装置や、ＳＤ−ＳＤＩ信号
とアナログ信号とを兼用する端子を有する装置はあった
が、これら３種類を兼用する端子を有する装置は存在し
なかった。これは、ＨＤ−ＳＤＩ信号とアナログ信号と
で、要求されるインピーダンス整合の帯域や増幅装置の
特性が大きく違い、特に、直流付近からの低歪みを必要
とする５ＭHz前後の帯域幅のアナログ信号の特性を保ち
つつ、ＳＭＰＴＥ（Society of Motion Picture and Te
levision）２９２Ｍで定められているＨＤ−ＳＤＩ信号
の１．４８５ＧHzまでのインピーダンス整合を保つとい
うことが難しい。
号とを兼用する端子を有する装置や、ＳＤ−ＳＤＩ信号
とアナログ信号とを兼用する端子を有する装置はあった
が、これら３種類を兼用する端子を有する装置は存在し
なかった。これは、ＨＤ−ＳＤＩ信号とアナログ信号と
で、要求されるインピーダンス整合の帯域や増幅装置の
特性が大きく違い、特に、直流付近からの低歪みを必要
とする５ＭHz前後の帯域幅のアナログ信号の特性を保ち
つつ、ＳＭＰＴＥ（Society of Motion Picture and Te
levision）２９２Ｍで定められているＨＤ−ＳＤＩ信号
の１．４８５ＧHzまでのインピーダンス整合を保つとい
うことが難しい。
【０００５】これは、ＨＤ−ＳＤＩ信号は、直流付近か
ら周波数成分を持っているがデジタル信号であるために
回路の特性としてはある程度の歪みは許容されているの
で、増幅回路の直線性を重視するアナログ信号の増幅に
は適していない。逆に、アナログ信号の増幅に適した直
線性の良い増幅回路への直接入力やバッファによる分岐
もそのデバイスの入力容量の影響を受け、ＳＭＰＴＥ２
９２Ｍで定められている広帯域（０Hz〜１．４８５ＧH
z）に渡るインピーダンス整合が困難であるため、ＨＤ
−ＳＤＩ信号とアナログ信号との単純な入力端子の共用
は極めて難しいものであった。
ら周波数成分を持っているがデジタル信号であるために
回路の特性としてはある程度の歪みは許容されているの
で、増幅回路の直線性を重視するアナログ信号の増幅に
は適していない。逆に、アナログ信号の増幅に適した直
線性の良い増幅回路への直接入力やバッファによる分岐
もそのデバイスの入力容量の影響を受け、ＳＭＰＴＥ２
９２Ｍで定められている広帯域（０Hz〜１．４８５ＧH
z）に渡るインピーダンス整合が困難であるため、ＨＤ
−ＳＤＩ信号とアナログ信号との単純な入力端子の共用
は極めて難しいものであった。
【０００６】同様に、ＳＤ−ＳＤＩ信号も、ＨＤ−ＳＤ
Ｉ信号と同様デジタル信号であるために回路の特性とし
てはある程度の歪みは許容されているので、増幅回路の
直線性を重視するアナログ信号の増幅には適していな
い。逆に、アナログ信号の増幅に適した直線性の良い増
幅回路への直接入力や入力端子同士の直接接続も、その
デバイスの入力容量の影響を受け、ＳＭＰＴＥ２９２Ｍ
で定められている０Hz〜２７０ＭHzに渡るインピーダン
ス整合が困難である。
Ｉ信号と同様デジタル信号であるために回路の特性とし
てはある程度の歪みは許容されているので、増幅回路の
直線性を重視するアナログ信号の増幅には適していな
い。逆に、アナログ信号の増幅に適した直線性の良い増
幅回路への直接入力や入力端子同士の直接接続も、その
デバイスの入力容量の影響を受け、ＳＭＰＴＥ２９２Ｍ
で定められている０Hz〜２７０ＭHzに渡るインピーダン
ス整合が困難である。
【０００７】従来のＳＤ−ＳＤＩ信号とＨＤ−ＳＤＩ信
号の兼用入力用のケーブル補正装置では、大概、上位に
合わせＨＤ−ＳＤＩ信号用に作られている。ＨＤ−ＳＤ
Ｉ信号では、広帯域に渡って増幅する必要があるため、
大電流が必要であった。そのため、本来低消費電力で済
むＳＤ−ＳＤＩ信号入力時でも、ＨＤ−ＳＤＩ入力時並
みの高い電力を消費してしまう問題があった。また、Ｓ
Ｄ−ＳＤＩ信号入力時であってもＨＤ−ＳＤＩ信号入力
時並に発熱してしまう問題があった。
号の兼用入力用のケーブル補正装置では、大概、上位に
合わせＨＤ−ＳＤＩ信号用に作られている。ＨＤ−ＳＤ
Ｉ信号では、広帯域に渡って増幅する必要があるため、
大電流が必要であった。そのため、本来低消費電力で済
むＳＤ−ＳＤＩ信号入力時でも、ＨＤ−ＳＤＩ入力時並
みの高い電力を消費してしまう問題があった。また、Ｓ
Ｄ−ＳＤＩ信号入力時であってもＨＤ−ＳＤＩ信号入力
時並に発熱してしまう問題があった。
【０００８】また、同じく従来のＳＤ−ＳＤＩ信号とＨ
Ｄ−ＳＤＩ信号の兼用入力用のケーブル補正装置では、
補正するケーブル長も、指定された特性のケーブルにお
いてＳＤ−ＳＤＩ信号では２００ｍの補正が必要なのだ
が、ＨＤ−ＳＤＩ信号用に合わせているため、ＨＤ−Ｓ
ＤＩ信号並みの１００ｍまでの補正しかできなかった。
Ｄ−ＳＤＩ信号の兼用入力用のケーブル補正装置では、
補正するケーブル長も、指定された特性のケーブルにお
いてＳＤ−ＳＤＩ信号では２００ｍの補正が必要なのだ
が、ＨＤ−ＳＤＩ信号用に合わせているため、ＨＤ−Ｓ
ＤＩ信号並みの１００ｍまでの補正しかできなかった。
【０００９】従って、この発明の目的は、ＨＤ−ＳＤＩ
信号と、ＳＤ−ＳＤＩ信号と、アナログ信号との何れか
の信号が同一の端子から入力されても、適宜分岐させ
て、入力された信号に応じて最適な処理を施すことがで
きる映像信号処理装置および方法を提供することにあ
る。
信号と、ＳＤ−ＳＤＩ信号と、アナログ信号との何れか
の信号が同一の端子から入力されても、適宜分岐させ
て、入力された信号に応じて最適な処理を施すことがで
きる映像信号処理装置および方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】上述した課題を達成する
ために請求項１の発明は、アナログ映像信号と、アナロ
グ映像信号と共通で処理が可能な第１の周波数帯域を有
する第１のシリアルデジタル映像信号と、アナログ映像
信号と共通での処理が困難な、第１の周波数帯域より広
い第２の周波数帯域を有する第２のシリアルデジタル映
像信号とを入力可能な映像信号処理装置において、アナ
ログ映像信号と、アナログ映像信号と共通で処理が可能
な第１の周波数帯域を有する第１のシリアルデジタル映
像信号と、アナログ映像信号と共通で処理が困難な、第
１の周波数帯域より広い第２の周波数帯域を有する第２
のシリアルデジタル映像信号とを共通して入力可能な入
力端子と、少なくとも直流成分から第２の周波数帯域ま
で、十分な低挿入損と所定の特性インピーダンスでの低
反射特性を有し、入力端子に入力された信号の分岐先を
選択するスイッチ手段と、アナログ映像信号に適合した
信号処理を行う第１の信号処理手段と、第１のシリアル
デジタル映像信号に適合した信号処理を行う第２の信号
処理手段と、第２のシリアルデジタル映像信号に適合し
た信号処理を行う第３の信号処理手段とを有し、少なく
ともスイッチ手段の一方の分岐先が第１の信号処理手段
または第２の信号処理手段に接続され、スイッチ手段の
他方の分岐先が第３の信号処理手段に接続されることを
特徴とする映像信号処理装置である。
ために請求項１の発明は、アナログ映像信号と、アナロ
グ映像信号と共通で処理が可能な第１の周波数帯域を有
する第１のシリアルデジタル映像信号と、アナログ映像
信号と共通での処理が困難な、第１の周波数帯域より広
い第２の周波数帯域を有する第２のシリアルデジタル映
像信号とを入力可能な映像信号処理装置において、アナ
ログ映像信号と、アナログ映像信号と共通で処理が可能
な第１の周波数帯域を有する第１のシリアルデジタル映
像信号と、アナログ映像信号と共通で処理が困難な、第
１の周波数帯域より広い第２の周波数帯域を有する第２
のシリアルデジタル映像信号とを共通して入力可能な入
力端子と、少なくとも直流成分から第２の周波数帯域ま
で、十分な低挿入損と所定の特性インピーダンスでの低
反射特性を有し、入力端子に入力された信号の分岐先を
選択するスイッチ手段と、アナログ映像信号に適合した
信号処理を行う第１の信号処理手段と、第１のシリアル
デジタル映像信号に適合した信号処理を行う第２の信号
処理手段と、第２のシリアルデジタル映像信号に適合し
た信号処理を行う第３の信号処理手段とを有し、少なく
ともスイッチ手段の一方の分岐先が第１の信号処理手段
または第２の信号処理手段に接続され、スイッチ手段の
他方の分岐先が第３の信号処理手段に接続されることを
特徴とする映像信号処理装置である。
【００１１】請求項６に記載の発明は、アナログ映像信
号と、アナログ映像信号と共通で処理が可能な第１の周
波数帯域を有する第１のシリアルデジタル映像信号と、
アナログ映像信号と共通での処理が困難な、第１の周波
数帯域より広い第２の周波数帯域を有する第２のシリア
ルデジタル映像信号とを入力可能な映像信号処理方法に
おいて、少なくとも直流成分から第２の周波数帯域ま
で、十分な低挿入損と所定の特性インピーダンスでの低
反射特性を有し、アナログ映像信号と、アナログ映像信
号と共通で処理が可能な第１の周波数帯域を有する第１
のシリアルデジタル映像信号と、アナログ映像信号と共
通で処理が困難な、第１の周波数帯域より広い第２の周
波数帯域を有する第２のシリアルデジタル映像信号とを
共通して入力可能な入力端子に入力された信号の分岐先
をスイッチ手段で選択するステップと、アナログ映像信
号に適合した信号処理を第１の信号処理手段で行うステ
ップと、第１のシリアルデジタル映像信号に適合した信
号処理を第２の信号処理手段で行うステップと、第２の
シリアルデジタル映像信号に適合した信号処理を第３の
信号処理手段で行うステップとを有し、少なくともスイ
ッチ手段の一方の分岐先が第１の信号処理手段または第
２の信号処理手段に接続され、スイッチ手段の他方の分
岐先が第３の信号処理手段に接続されることを特徴とす
る映像信号処理方法である。
号と、アナログ映像信号と共通で処理が可能な第１の周
波数帯域を有する第１のシリアルデジタル映像信号と、
アナログ映像信号と共通での処理が困難な、第１の周波
数帯域より広い第２の周波数帯域を有する第２のシリア
ルデジタル映像信号とを入力可能な映像信号処理方法に
おいて、少なくとも直流成分から第２の周波数帯域ま
で、十分な低挿入損と所定の特性インピーダンスでの低
反射特性を有し、アナログ映像信号と、アナログ映像信
号と共通で処理が可能な第１の周波数帯域を有する第１
のシリアルデジタル映像信号と、アナログ映像信号と共
通で処理が困難な、第１の周波数帯域より広い第２の周
波数帯域を有する第２のシリアルデジタル映像信号とを
共通して入力可能な入力端子に入力された信号の分岐先
をスイッチ手段で選択するステップと、アナログ映像信
号に適合した信号処理を第１の信号処理手段で行うステ
ップと、第１のシリアルデジタル映像信号に適合した信
号処理を第２の信号処理手段で行うステップと、第２の
シリアルデジタル映像信号に適合した信号処理を第３の
信号処理手段で行うステップとを有し、少なくともスイ
ッチ手段の一方の分岐先が第１の信号処理手段または第
２の信号処理手段に接続され、スイッチ手段の他方の分
岐先が第３の信号処理手段に接続されることを特徴とす
る映像信号処理方法である。
【００１２】請求項７に記載の発明は、アナログ映像信
号と、アナログ映像信号と共通で処理が可能な第１の周
波数帯域を有する第１のシリアルデジタル映像信号と、
アナログ映像信号と共通での処理が困難な、第１の周波
数帯域より広い第２の周波数帯域を有する第２のシリア
ルデジタル映像信号とを入力可能で、入力された映像信
号をカメラヘッドユニットに送信するカメラコントロー
ルユニットにおいて、アナログ映像信号と、アナログ映
像信号と共通で処理が可能な第１の周波数帯域を有する
第１のシリアルデジタル映像信号と、アナログ映像信号
と共通で処理が困難な、第１の周波数帯域より広い第２
の周波数帯域を有する第２のシリアルデジタル映像信号
とを共通して入力可能な入力端子と、少なくとも直流成
分から第２の周波数帯域まで、十分な低挿入損と所定の
特性インピーダンスでの低反射特性を有し、入力端子に
入力された信号の分岐先を選択するスイッチ手段と、ア
ナログ映像信号に適合した信号処理を行う第１の信号処
理手段と、第１のシリアルデジタル映像信号に適合した
信号処理を行う第２の信号処理手段と、第２のシリアル
デジタル映像信号に適合した信号処理を行う第３の信号
処理手段と、第１、第２および第３の信号処理手段から
出力された映像信号を所定のフォーマットの映像信号に
変換し、カメラヘッドユニットに送信する映像信号送信
手段と、カメラヘッドユニットから送信された映像信号
を受信し、所定の信号処理を施して出力する手段とを有
し、少なくともスイッチ手段の一方の分岐先が第１の信
号処理手段または第２の信号処理手段に接続され、スイ
ッチ手段の他方の分岐先が第３の信号処理手段に接続さ
れることを特徴とするカメラコントロールユニットであ
る。
号と、アナログ映像信号と共通で処理が可能な第１の周
波数帯域を有する第１のシリアルデジタル映像信号と、
アナログ映像信号と共通での処理が困難な、第１の周波
数帯域より広い第２の周波数帯域を有する第２のシリア
ルデジタル映像信号とを入力可能で、入力された映像信
号をカメラヘッドユニットに送信するカメラコントロー
ルユニットにおいて、アナログ映像信号と、アナログ映
像信号と共通で処理が可能な第１の周波数帯域を有する
第１のシリアルデジタル映像信号と、アナログ映像信号
と共通で処理が困難な、第１の周波数帯域より広い第２
の周波数帯域を有する第２のシリアルデジタル映像信号
とを共通して入力可能な入力端子と、少なくとも直流成
分から第２の周波数帯域まで、十分な低挿入損と所定の
特性インピーダンスでの低反射特性を有し、入力端子に
入力された信号の分岐先を選択するスイッチ手段と、ア
ナログ映像信号に適合した信号処理を行う第１の信号処
理手段と、第１のシリアルデジタル映像信号に適合した
信号処理を行う第２の信号処理手段と、第２のシリアル
デジタル映像信号に適合した信号処理を行う第３の信号
処理手段と、第１、第２および第３の信号処理手段から
出力された映像信号を所定のフォーマットの映像信号に
変換し、カメラヘッドユニットに送信する映像信号送信
手段と、カメラヘッドユニットから送信された映像信号
を受信し、所定の信号処理を施して出力する手段とを有
し、少なくともスイッチ手段の一方の分岐先が第１の信
号処理手段または第２の信号処理手段に接続され、スイ
ッチ手段の他方の分岐先が第３の信号処理手段に接続さ
れることを特徴とするカメラコントロールユニットであ
る。
【００１３】このように、同一の端子に、ＨＤ−ＳＤＩ
信号、ＳＤ−ＳＤＩ信号、およびアナログ信号の何れか
１つの信号を入力することができ、入力された１つの信
号に対して最適な帯域のインピーダンス整合や信号処理
を施すことができるように、その入力された１つの信号
を分岐させることができる。従って、帯域の異なる３種
類の信号を、同一の端子で兼用できるため、入力端子の
数を削減することができ、機器の小型化や端子の配置面
積を抑えることができる。
信号、ＳＤ−ＳＤＩ信号、およびアナログ信号の何れか
１つの信号を入力することができ、入力された１つの信
号に対して最適な帯域のインピーダンス整合や信号処理
を施すことができるように、その入力された１つの信号
を分岐させることができる。従って、帯域の異なる３種
類の信号を、同一の端子で兼用できるため、入力端子の
数を削減することができ、機器の小型化や端子の配置面
積を抑えることができる。
【００１４】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照して説明する。まず、図１にこの発明の
一実施形態のブロック図を示す。参照符号１で示す入力
端子には、ＨＤ−ＳＤＩ信号（第２のシリアルデジタル
映像信号）、ＳＤ−ＳＤＩ信号（第１のシリアルデジタ
ル映像信号）、およびアナログ信号の何れかの信号が入
力される。ＨＤ−ＳＤＩ信号は、図２Ａに示すように最
大0.8Vppの１．４８５Ｇbps（bit per second）の映像
信号であり、ＳＤ−ＳＤＩ信号は、図２Ｂに示すように
最大0.8Vppの２７０Ｍbps（bit per second）の映像信
号であり、アナログ信号は、図２Ｃに示すように1Vppの
アナログコンポジット映像信号である。
いて図面を参照して説明する。まず、図１にこの発明の
一実施形態のブロック図を示す。参照符号１で示す入力
端子には、ＨＤ−ＳＤＩ信号（第２のシリアルデジタル
映像信号）、ＳＤ−ＳＤＩ信号（第１のシリアルデジタ
ル映像信号）、およびアナログ信号の何れかの信号が入
力される。ＨＤ−ＳＤＩ信号は、図２Ａに示すように最
大0.8Vppの１．４８５Ｇbps（bit per second）の映像
信号であり、ＳＤ−ＳＤＩ信号は、図２Ｂに示すように
最大0.8Vppの２７０Ｍbps（bit per second）の映像信
号であり、アナログ信号は、図２Ｃに示すように1Vppの
アナログコンポジット映像信号である。
【００１５】入力端子１を介して供給された信号は、Ｓ
ＰＤＴ（単極双投）スイッチ２（分岐手段）へ供給され
る。ＳＰＤＴスイッチ２は、直流からＨＤ−ＳＤＩ信号
の伝送周波数帯域以上において十分な低挿入損と、特性
インピーダンス７５Ωにおいて低反射特性とを持つ広帯
域のスイッチである。この実施形態では、ＳＰＤＴスイ
ッチ２の一例として、Ｍｉｎｉ−Ｃｉｒｃｕｉｔｓ社の
型番ＭＳＷ−２−２０のものを用いることができる。
ＰＤＴ（単極双投）スイッチ２（分岐手段）へ供給され
る。ＳＰＤＴスイッチ２は、直流からＨＤ−ＳＤＩ信号
の伝送周波数帯域以上において十分な低挿入損と、特性
インピーダンス７５Ωにおいて低反射特性とを持つ広帯
域のスイッチである。この実施形態では、ＳＰＤＴスイ
ッチ２の一例として、Ｍｉｎｉ−Ｃｉｒｃｕｉｔｓ社の
型番ＭＳＷ−２−２０のものを用いることができる。
【００１６】減衰器（Attenuator）３は、反射特性の改
善のために、ＳＰＤＴスイッチ２とＨＤ−ＳＤＩケーブ
ル補正回路（Equalizer）４のとの間に設けられてい
る。なお、この減衰器３は、ＨＤ−ＳＤＩケーブル補正
回路４の入力点において、反射が少なければ必要としな
い。
善のために、ＳＰＤＴスイッチ２とＨＤ−ＳＤＩケーブ
ル補正回路（Equalizer）４のとの間に設けられてい
る。なお、この減衰器３は、ＨＤ−ＳＤＩケーブル補正
回路４の入力点において、反射が少なければ必要としな
い。
【００１７】ＨＤ−ＳＤＩケーブル補正回路４は、ＨＤ
−ＳＤＩ信号用のケーブル補正回路であり、入力された
ＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正と
を行い、ＨＤ−ＳＤＩ信号を後段の処理装置との接続の
ためにＰＥＣＬ（Positive Emitter Coupled Logic）等
の論理レベルに変換する。
−ＳＤＩ信号用のケーブル補正回路であり、入力された
ＨＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正と
を行い、ＨＤ−ＳＤＩ信号を後段の処理装置との接続の
ためにＰＥＣＬ（Positive Emitter Coupled Logic）等
の論理レベルに変換する。
【００１８】減衰器７は、反射特性の改善のために、Ｓ
ＰＤＴスイッチ２とバッファ８との間に設けられてい
る。なお、この減衰器７は、バッファ８の入力点におい
て、反射が少なければ必要としない。
ＰＤＴスイッチ２とバッファ８との間に設けられてい
る。なお、この減衰器７は、バッファ８の入力点におい
て、反射が少なければ必要としない。
【００１９】バッファ８および１３は、ＳＤ−ＳＤＩケ
ーブル補正回路１０に対してビデオアンプ１６の入力容
量の影響を少なくしつつ、共通の入力信号をそれぞれの
回路に分岐する低入力容量のトランジスタによるバッフ
ァである。一例として、このバッファ８および１３は、
エミッタホロワで構成される。
ーブル補正回路１０に対してビデオアンプ１６の入力容
量の影響を少なくしつつ、共通の入力信号をそれぞれの
回路に分岐する低入力容量のトランジスタによるバッフ
ァである。一例として、このバッファ８および１３は、
エミッタホロワで構成される。
【００２０】ＳＤ−ＳＤＩケーブル補正回路１０は、Ｓ
Ｄ−ＳＤＩ信号用のケーブル補正回路であり、入力され
たＳＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正
とを行い、ＳＤ−ＳＤＩ信号を後段の処理装置との接続
のためにＰＥＣＬ等の論理レベルに変換する。
Ｄ−ＳＤＩ信号用のケーブル補正回路であり、入力され
たＳＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正
とを行い、ＳＤ−ＳＤＩ信号を後段の処理装置との接続
のためにＰＥＣＬ等の論理レベルに変換する。
【００２１】ビデオアンプ１６は、アナログ信号用の直
線性の良い増幅回路である。
線性の良い増幅回路である。
【００２２】スイッチ回路５、９、１１、および１５
は、入力された信号の種類によって必要な回路にのみ電
源を供給するためのスイッチである。スイッチ回路５は
ＨＤ−ＳＤＩケーブル補正回路４に、スイッチ回路９は
バッファ８および１３に、スイッチ回路１１はＳＤ−Ｓ
ＤＩケーブル補正回路１０に、スイッチ回路１５はビデ
オアンプ１６に供給される電源をそれぞれ制御するもの
である。入力端子１に入力される信号の種類によってこ
れらのスイッチ回路５、９、１１、および１５を適宜制
御することによって、必要な回路にのみ電源を供給し、
消費電力を低減させることができる。
は、入力された信号の種類によって必要な回路にのみ電
源を供給するためのスイッチである。スイッチ回路５は
ＨＤ−ＳＤＩケーブル補正回路４に、スイッチ回路９は
バッファ８および１３に、スイッチ回路１１はＳＤ−Ｓ
ＤＩケーブル補正回路１０に、スイッチ回路１５はビデ
オアンプ１６に供給される電源をそれぞれ制御するもの
である。入力端子１に入力される信号の種類によってこ
れらのスイッチ回路５、９、１１、および１５を適宜制
御することによって、必要な回路にのみ電源を供給し、
消費電力を低減させることができる。
【００２３】スイッチ回路１４は、ＳＤ−ＳＤＩ信号入
力時もバッファ１３は動作しているので、バッファ１３
から電源ＯＦＦ状態のビデオアンプ１６の帰還抵抗等に
信号電流が流れ込まないように、信号経路を接続または
遮断するためのアナログスイッチである。スイッチ回路
５、９、１１、１４、および１５の動作は入力された信
号に応じて、選択装置（図示なし）によって図３に示す
ようにそのオン／オフが制御される。
力時もバッファ１３は動作しているので、バッファ１３
から電源ＯＦＦ状態のビデオアンプ１６の帰還抵抗等に
信号電流が流れ込まないように、信号経路を接続または
遮断するためのアナログスイッチである。スイッチ回路
５、９、１１、１４、および１５の動作は入力された信
号に応じて、選択装置（図示なし）によって図３に示す
ようにそのオン／オフが制御される。
【００２４】ここで、入力端子１に供給された入力信号
がＨＤ−ＳＤＩ信号のときの第１の例を説明する。入力
信号がＨＤ−ＳＤＩ信号の場合、図３に示すように、Ｓ
ＰＤＴスイッチ２が端子Ｈを選択するため、ＨＤ−ＳＤ
Ｉ信号は減衰器３に供給される。スイッチ回路５はオン
とされ、ＨＤ−ＳＤＩケーブル補正回路４に対して電源
が供給され、スイッチ回路９はオフとされ、バッファ８
および１３に対して電源の供給が停止され、スイッチ回
路１１はオフとされ、ＳＤ−ＳＤＩケーブル補正回路１
０に対して電源の供給が停止され、スイッチ回路１４は
オフとされ、バッファ１３とビデオアンプ１６との間の
信号経路が遮断され、スイッチ回路１５はオフとされ、
ビデオアンプ１６に対して電源の供給が停止される。
がＨＤ−ＳＤＩ信号のときの第１の例を説明する。入力
信号がＨＤ−ＳＤＩ信号の場合、図３に示すように、Ｓ
ＰＤＴスイッチ２が端子Ｈを選択するため、ＨＤ−ＳＤ
Ｉ信号は減衰器３に供給される。スイッチ回路５はオン
とされ、ＨＤ−ＳＤＩケーブル補正回路４に対して電源
が供給され、スイッチ回路９はオフとされ、バッファ８
および１３に対して電源の供給が停止され、スイッチ回
路１１はオフとされ、ＳＤ−ＳＤＩケーブル補正回路１
０に対して電源の供給が停止され、スイッチ回路１４は
オフとされ、バッファ１３とビデオアンプ１６との間の
信号経路が遮断され、スイッチ回路１５はオフとされ、
ビデオアンプ１６に対して電源の供給が停止される。
【００２５】そして、ＨＤ−ＳＤＩ信号は、ＨＤ−ＳＤ
Ｉケーブル補正回路４によって最大限（１００ｍ）のケ
ーブル補正が施される。このとき、ＳＰＤＴスイッチ２
は、直流（０Hz）からＨＤ−ＳＤＩ信号の伝送周波数帯
域を超える２ＧHzの間において低反射特性とチャンネル
間のアイソレーションが良い特性を示すため、入力容量
の多いＳＤ−ＳＤＩ信号やアナログ信号系の回路の影響
は受けず、伝送帯域（０Hz〜１．４８５ＧHz）まで十分
なインピーダンス整合が可能である。またこのとき、上
述したようにＨＤ−ＳＤＩ信号系の回路と、ＳＤ−ＳＤ
Ｉ信号系の回路やアナログ信号系の回路とは、ＳＰＤＴ
スイッチ２によって電気的に分離されるので、単純にそ
れらの回路に対して電源の供給を停止することができ
る。そのため、消費電力を必要最小限に抑えることがで
きる。
Ｉケーブル補正回路４によって最大限（１００ｍ）のケ
ーブル補正が施される。このとき、ＳＰＤＴスイッチ２
は、直流（０Hz）からＨＤ−ＳＤＩ信号の伝送周波数帯
域を超える２ＧHzの間において低反射特性とチャンネル
間のアイソレーションが良い特性を示すため、入力容量
の多いＳＤ−ＳＤＩ信号やアナログ信号系の回路の影響
は受けず、伝送帯域（０Hz〜１．４８５ＧHz）まで十分
なインピーダンス整合が可能である。またこのとき、上
述したようにＨＤ−ＳＤＩ信号系の回路と、ＳＤ−ＳＤ
Ｉ信号系の回路やアナログ信号系の回路とは、ＳＰＤＴ
スイッチ２によって電気的に分離されるので、単純にそ
れらの回路に対して電源の供給を停止することができ
る。そのため、消費電力を必要最小限に抑えることがで
きる。
【００２６】次に、入力端子１に供給された入力信号が
ＳＤ−ＳＤＩ信号のときの第２の例を説明する。入力信
号がＳＤ−ＳＤＩ信号の場合、図３に示すように、ＳＰ
ＤＴスイッチ２が端子Ｓを選択するため、ＳＤ−ＳＤＩ
信号は減衰器７に供給される。スイッチ回路５はオフと
され、ＨＤ−ＳＤＩケーブル補正回路４に対して電源の
供給が停止され、スイッチ回路９はオンとされ、バッフ
ァ８および１３に対して電源が供給され、スイッチ回路
１１はオンとされ、ＳＤ−ＳＤＩケーブル補正回路１０
に対して電源が供給され、スイッチ回路１４はオフとさ
れ、バッファ１３とビデオアンプ１６との間の信号経路
が遮断され、スイッチ回路１５はオフとされ、ビデオア
ンプ１６に対して電源の供給が停止される。
ＳＤ−ＳＤＩ信号のときの第２の例を説明する。入力信
号がＳＤ−ＳＤＩ信号の場合、図３に示すように、ＳＰ
ＤＴスイッチ２が端子Ｓを選択するため、ＳＤ−ＳＤＩ
信号は減衰器７に供給される。スイッチ回路５はオフと
され、ＨＤ−ＳＤＩケーブル補正回路４に対して電源の
供給が停止され、スイッチ回路９はオンとされ、バッフ
ァ８および１３に対して電源が供給され、スイッチ回路
１１はオンとされ、ＳＤ−ＳＤＩケーブル補正回路１０
に対して電源が供給され、スイッチ回路１４はオフとさ
れ、バッファ１３とビデオアンプ１６との間の信号経路
が遮断され、スイッチ回路１５はオフとされ、ビデオア
ンプ１６に対して電源の供給が停止される。
【００２７】そして、ＳＤ−ＳＤＩ信号は、バッファ８
を通過して、ＳＤ−ＳＤＩケーブル補正回路１０によっ
て最大限（２００ｍ）のケーブル補正が施される。この
とき、アナログ信号系の回路へ分岐するためのバッファ
１３は、適当なバイアスを加えていないとベース・コレ
クタ容量が大きくなり、ＳＤ−ＳＤＩ信号の周波数特性
に影響を受けてしまうため、バッファ８と同時に電源が
供給される。またこのとき、ＨＤ−ＳＤＩ信号系の回路
と、このＳＤ−ＳＤＩ信号系の回路やアナログ信号系の
回路とは、ＳＰＤＴスイッチ２によって電気的に分離さ
れるので、消費電力の大きいその回路に対して電源の供
給を停止することができる。そのため、消費電力を必要
最小限に抑えることができる。
を通過して、ＳＤ−ＳＤＩケーブル補正回路１０によっ
て最大限（２００ｍ）のケーブル補正が施される。この
とき、アナログ信号系の回路へ分岐するためのバッファ
１３は、適当なバイアスを加えていないとベース・コレ
クタ容量が大きくなり、ＳＤ−ＳＤＩ信号の周波数特性
に影響を受けてしまうため、バッファ８と同時に電源が
供給される。またこのとき、ＨＤ−ＳＤＩ信号系の回路
と、このＳＤ−ＳＤＩ信号系の回路やアナログ信号系の
回路とは、ＳＰＤＴスイッチ２によって電気的に分離さ
れるので、消費電力の大きいその回路に対して電源の供
給を停止することができる。そのため、消費電力を必要
最小限に抑えることができる。
【００２８】さらに、入力端子１に供給された入力信号
がアナログ信号のときの第３の例を説明する。入力信号
がアナログ信号の場合、図３に示すように、ＳＰＤＴス
イッチ２が端子Ｓを選択するため、アナログ信号は減衰
器７に供給される。スイッチ回路５はオフとされ、ＨＤ
−ＳＤＩケーブル補正回路４に対して電源の供給が停止
され、スイッチ回路９はオンとされ、バッファ８および
１３に対して電源が供給され、スイッチ回路１１はオフ
とされ、ＳＤ−ＳＤＩケーブル補正回路１０に対して電
源の供給が停止され、スイッチ回路１４はオンとされ、
バッファ１３とビデオアンプ１６との間の信号経路が接
続され、スイッチ回路１５はオンとされ、ビデオアンプ
１６に対して電源が供給される。
がアナログ信号のときの第３の例を説明する。入力信号
がアナログ信号の場合、図３に示すように、ＳＰＤＴス
イッチ２が端子Ｓを選択するため、アナログ信号は減衰
器７に供給される。スイッチ回路５はオフとされ、ＨＤ
−ＳＤＩケーブル補正回路４に対して電源の供給が停止
され、スイッチ回路９はオンとされ、バッファ８および
１３に対して電源が供給され、スイッチ回路１１はオフ
とされ、ＳＤ−ＳＤＩケーブル補正回路１０に対して電
源の供給が停止され、スイッチ回路１４はオンとされ、
バッファ１３とビデオアンプ１６との間の信号経路が接
続され、スイッチ回路１５はオンとされ、ビデオアンプ
１６に対して電源が供給される。
【００２９】そして、アナログ信号は、バッファ８、１
３、およびスイッチ回路１４を通過して、ビデオアンプ
１６によって直線性良く増幅される。またこのとき、Ｈ
Ｄ−ＳＤＩ信号系の回路およびＳＤ−ＳＤＩケーブル補
正回路１０に対して電源の供給を停止することができる
ので、必要最低限の消費電力に抑えることができる。
３、およびスイッチ回路１４を通過して、ビデオアンプ
１６によって直線性良く増幅される。またこのとき、Ｈ
Ｄ−ＳＤＩ信号系の回路およびＳＤ−ＳＤＩケーブル補
正回路１０に対して電源の供給を停止することができる
ので、必要最低限の消費電力に抑えることができる。
【００３０】なお、入力端子１から供給される信号は、
ＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ
信号の何れであるかをユーザによって設定され、設定さ
れた信号に応じてＳＰＤＴスイッチ２、スイッチ回路
５、９、１１、１４、および１５を制御するようにして
も良い。
ＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ
信号の何れであるかをユーザによって設定され、設定さ
れた信号に応じてＳＰＤＴスイッチ２、スイッチ回路
５、９、１１、１４、および１５を制御するようにして
も良い。
【００３１】このように、ＨＤ−ＳＤＩ信号、ＳＤ−Ｓ
ＤＩ信号、およびアナログ信号を同一の入力端子で兼用
しても、それぞれ適正なインピーダンス整合とケーブル
補正をすることができる。そのため、それぞれ周波数帯
域が異なるＳＭＰＴＥ２９２Ｍ、２５９Ｍなどのシリア
ルデジタル映像信号、並びにアナログ信号の規格を満足
することができる。
ＤＩ信号、およびアナログ信号を同一の入力端子で兼用
しても、それぞれ適正なインピーダンス整合とケーブル
補正をすることができる。そのため、それぞれ周波数帯
域が異なるＳＭＰＴＥ２９２Ｍ、２５９Ｍなどのシリア
ルデジタル映像信号、並びにアナログ信号の規格を満足
することができる。
【００３２】ここで、この一実施形態を、放送業務用カ
メラコントロールユニット（CameraControl Unit）（以
下、「ＣＣＵ」と称する）のリターンビデオ信号の入力
回路に適用した他の実施形態を図４を参照して説明す
る。この図４は、ＣＣＵを用いた放送業務用マルチフォ
ーマットビデオカメラのリターンビデオシステムの一例
のブロック図である。
メラコントロールユニット（CameraControl Unit）（以
下、「ＣＣＵ」と称する）のリターンビデオ信号の入力
回路に適用した他の実施形態を図４を参照して説明す
る。この図４は、ＣＣＵを用いた放送業務用マルチフォ
ーマットビデオカメラのリターンビデオシステムの一例
のブロック図である。
【００３３】放送業務用ビデオカメラ（Camera Head Un
it）（以下、「ＣＨＵ」と称する）６１の場合、カメラ
マンが見るビューファインダ（View Finder）６７に
は、ＣＨＵ６１で撮影している映像の他に、他のＣＨＵ
の映像やオンエアーされた映像などのリターンビデオと
いう回線の映像を切り替えて表示することができるよう
になっている。この一例では、説明を容易とするため
に、ＣＣＵ２１に入力できるリターンビデオ信号の制御
可能なチャンネル数を３チャンネルとし、信号源もＨＤ
−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ信号
の３種類とし、それぞれ入力端子２３ａ、２３ｂ、およ
び２３ｃに供給されることとした。従って、後述するＳ
ＰＤＴスイッチ２４ａは、端子Ｈａと接続され、ＳＰＤ
Ｔスイッチ２４ｂおよび２４ｃは、端子ＳｂおよびＳｃ
と接続される。
it）（以下、「ＣＨＵ」と称する）６１の場合、カメラ
マンが見るビューファインダ（View Finder）６７に
は、ＣＨＵ６１で撮影している映像の他に、他のＣＨＵ
の映像やオンエアーされた映像などのリターンビデオと
いう回線の映像を切り替えて表示することができるよう
になっている。この一例では、説明を容易とするため
に、ＣＣＵ２１に入力できるリターンビデオ信号の制御
可能なチャンネル数を３チャンネルとし、信号源もＨＤ
−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ信号
の３種類とし、それぞれ入力端子２３ａ、２３ｂ、およ
び２３ｃに供給されることとした。従って、後述するＳ
ＰＤＴスイッチ２４ａは、端子Ｈａと接続され、ＳＰＤ
Ｔスイッチ２４ｂおよび２４ｃは、端子ＳｂおよびＳｃ
と接続される。
【００３４】なお、入力端子２３ａはリターンビデオ信
号のチャンネル１（以下、「ＲＥＴ１」と称する）の入
力端子であり、入力端子２３ｂはリターンビデオ信号の
チャンネル２（以下、「ＲＥＴ２」と称する）の入力端
子であり、入力端子２３ｃはリターンビデオ信号のチャ
ンネル３（以下、「ＲＥＴ３」と称する）の入力端子で
ある。
号のチャンネル１（以下、「ＲＥＴ１」と称する）の入
力端子であり、入力端子２３ｂはリターンビデオ信号の
チャンネル２（以下、「ＲＥＴ２」と称する）の入力端
子であり、入力端子２３ｃはリターンビデオ信号のチャ
ンネル３（以下、「ＲＥＴ３」と称する）の入力端子で
ある。
【００３５】このＣＣＵ２１には、リターンビデオ信号
の制御可能なチャンネル数を３チャンネルとするので、
３つの入力部２２ａ、２２ｂ、および２２ｃが設けられ
ている。入力部２２ａは、ＳＰＤＴスイッチ２４ａ、減
衰器２５ａ、２７ａ、ＨＤ−ＳＤＩケーブル補正回路２
６ａ、バッファ２８ａ、２９ａから構成される。入力部
２２ｂは、ＳＰＤＴスイッチ２４ｂ、減衰器２５ｂ、２
７ｂ、ＨＤ−ＳＤＩケーブル補正回路２６ｂ、バッファ
２８ｂ、２９ｂから構成される。入力部２２ｃは、ＳＰ
ＤＴスイッチ２４ｃ、減衰器２５ｃ、２７ｃ、ＨＤ−Ｓ
ＤＩケーブル補正回路２６ｃ、バッファ２８ｃ、２９ｃ
から構成される。この入力部２２ａ、２２ｂ、および２
２ｃは、その構成が全く同一であるため、入力部２２ｂ
および２２ｃの図示を省略する。
の制御可能なチャンネル数を３チャンネルとするので、
３つの入力部２２ａ、２２ｂ、および２２ｃが設けられ
ている。入力部２２ａは、ＳＰＤＴスイッチ２４ａ、減
衰器２５ａ、２７ａ、ＨＤ−ＳＤＩケーブル補正回路２
６ａ、バッファ２８ａ、２９ａから構成される。入力部
２２ｂは、ＳＰＤＴスイッチ２４ｂ、減衰器２５ｂ、２
７ｂ、ＨＤ−ＳＤＩケーブル補正回路２６ｂ、バッファ
２８ｂ、２９ｂから構成される。入力部２２ｃは、ＳＰ
ＤＴスイッチ２４ｃ、減衰器２５ｃ、２７ｃ、ＨＤ−Ｓ
ＤＩケーブル補正回路２６ｃ、バッファ２８ｃ、２９ｃ
から構成される。この入力部２２ａ、２２ｂ、および２
２ｃは、その構成が全く同一であるため、入力部２２ｂ
および２２ｃの図示を省略する。
【００３６】入力端子２３ａに供給されるＨＤ−ＳＤＩ
信号は、ＳＰＤＴスイッチ２４ａに供給される。ＳＰＤ
Ｔスイッチ２４ａでは、ＨＤ−ＳＤＩ信号が供給されて
いるので端子Ｈａが選択される。そして、ＨＤ−ＳＤＩ
信号は、減衰器２５ａを通過してＨＤ−ＳＤＩケーブル
補正回路２６ａに供給される。ＨＤ−ＳＤＩケーブル補
正回路２６ａは、ＨＤ−ＳＤＩ信号用のケーブル補正回
路であり、入力されたＨＤ−ＳＤＩ信号の増幅と劣化し
た周波数特性の補正とを行い、後段の処理装置との接続
のためにＰＥＣＬ等の論理レベルに変換する。
信号は、ＳＰＤＴスイッチ２４ａに供給される。ＳＰＤ
Ｔスイッチ２４ａでは、ＨＤ−ＳＤＩ信号が供給されて
いるので端子Ｈａが選択される。そして、ＨＤ−ＳＤＩ
信号は、減衰器２５ａを通過してＨＤ−ＳＤＩケーブル
補正回路２６ａに供給される。ＨＤ−ＳＤＩケーブル補
正回路２６ａは、ＨＤ−ＳＤＩ信号用のケーブル補正回
路であり、入力されたＨＤ−ＳＤＩ信号の増幅と劣化し
た周波数特性の補正とを行い、後段の処理装置との接続
のためにＰＥＣＬ等の論理レベルに変換する。
【００３７】ＨＤ−ＳＤＩケーブル補正回路２６ａから
出力されるＨＤ−ＳＤＩ信号は、スイッチ部３３のスイ
ッチ回路３３ａが端子３３ａ１に接続されることによっ
て、端子３０ａからシリアル／パラレル変換器（Serial
/ Parallel Converter）３４へ供給される。
出力されるＨＤ−ＳＤＩ信号は、スイッチ部３３のスイ
ッチ回路３３ａが端子３３ａ１に接続されることによっ
て、端子３０ａからシリアル／パラレル変換器（Serial
/ Parallel Converter）３４へ供給される。
【００３８】このスイッチ部３３のスイッチ回路３３
ａ、３３ｂ、および３３ｃは、互いに電気的には絶縁さ
れているが、その動作は連動するものである。また、入
力端子２３ａにＳＤ−ＳＤＩ信号が供給された場合、Ｓ
Ｄ−ＳＤＩ信号は端子３１ａからスイッチ回路３３ｂの
端子３３ｂ１に供給され、入力端子２３ａにアナログ信
号が供給された場合、アナログ信号は端子３２ａからス
イッチ回路３３ｃの端子３３ｃ１に供給される。
ａ、３３ｂ、および３３ｃは、互いに電気的には絶縁さ
れているが、その動作は連動するものである。また、入
力端子２３ａにＳＤ−ＳＤＩ信号が供給された場合、Ｓ
Ｄ−ＳＤＩ信号は端子３１ａからスイッチ回路３３ｂの
端子３３ｂ１に供給され、入力端子２３ａにアナログ信
号が供給された場合、アナログ信号は端子３２ａからス
イッチ回路３３ｃの端子３３ｃ１に供給される。
【００３９】シリアル／パラレル変換器３４において、
ＨＤ−ＳＤＩ信号がパラレル信号へ変換される。このよ
うに、ＨＤ−ＳＤＩ信号から変換したパラレル信号を、
ＨＤパラレル信号と称する。変換されたＨＤパラレル信
号は、スイッチ回路３５が端子ＨＤに接続されることに
よって、フレーム変換器（Frame Converter）３６へ供
給される。
ＨＤ−ＳＤＩ信号がパラレル信号へ変換される。このよ
うに、ＨＤ−ＳＤＩ信号から変換したパラレル信号を、
ＨＤパラレル信号と称する。変換されたＨＤパラレル信
号は、スイッチ回路３５が端子ＨＤに接続されることに
よって、フレーム変換器（Frame Converter）３６へ供
給される。
【００４０】フレーム変換器３６では、例えばＣＨＵ６
１が２４Ｐsf（２４フレームプログレッシブ）モードで
動作していた場合、ビューファインダ６７も同じフレー
ムレートで動作するため、６０ｉ（６０フィールドイン
ターレース）などのリターンビデオ信号はそのままのフ
レームレートではビューファインダ６７に表示すること
ができないので、２４Ｐsfのフレームレートに変換する
フレームコンバータである。ただし、ＣＨＵ６１とリタ
ーンビデオ信号が同一フレームレートの場合、すなわち
フレーム変換器３６に供給された信号が同一フレームレ
ートのＨＤパラレル信号の場合、フレーム変換は施され
ない。また一例として、このフレーム変換器３６では、
５９．９４ｉのリターンビデオ信号は、２３．９８Ｐsf
に変換される。
１が２４Ｐsf（２４フレームプログレッシブ）モードで
動作していた場合、ビューファインダ６７も同じフレー
ムレートで動作するため、６０ｉ（６０フィールドイン
ターレース）などのリターンビデオ信号はそのままのフ
レームレートではビューファインダ６７に表示すること
ができないので、２４Ｐsfのフレームレートに変換する
フレームコンバータである。ただし、ＣＨＵ６１とリタ
ーンビデオ信号が同一フレームレートの場合、すなわち
フレーム変換器３６に供給された信号が同一フレームレ
ートのＨＤパラレル信号の場合、フレーム変換は施され
ない。また一例として、このフレーム変換器３６では、
５９．９４ｉのリターンビデオ信号は、２３．９８Ｐsf
に変換される。
【００４１】パラレル／シリアル変換器（Parallel / S
erial Converter）３７では、フレーム変換器３６にお
いてフレームレートが変換されたＨＤパラレル信号がＨ
Ｄ−ＳＤＩ信号へ変換される。
erial Converter）３７では、フレーム変換器３６にお
いてフレームレートが変換されたＨＤパラレル信号がＨ
Ｄ−ＳＤＩ信号へ変換される。
【００４２】そして、ＣＣＵ２１とＣＨＵ６１との間の
伝送路５９が光ファイバであれば、出力端子３９と結合
するＣＣＵ２１の出力部の回路３８は、電気信号／光信
号変換器（Electric signal / Optical signal Convert
er）となり、伝送路５９が同軸ケーブルであれば、出力
端子３９と結合するＣＣＵ２１の出力部の回路３８は、
ケーブルドライバとなる。この他の実施形態では、伝送
路５９を光ファイバとして説明する。従って、出力部の
回路３８は、電気信号／光信号変換器３８とする。後述
する回路７７も同様であり、この他の実施形態では、伝
送路５９を光ファイバとするので、この回路７７は、電
気信号／光信号変換器７７とする。なお、ＣＣＵ２１と
ＣＨＵ６１との間の伝送路５９は、往復２本で構成され
る。
伝送路５９が光ファイバであれば、出力端子３９と結合
するＣＣＵ２１の出力部の回路３８は、電気信号／光信
号変換器（Electric signal / Optical signal Convert
er）となり、伝送路５９が同軸ケーブルであれば、出力
端子３９と結合するＣＣＵ２１の出力部の回路３８は、
ケーブルドライバとなる。この他の実施形態では、伝送
路５９を光ファイバとして説明する。従って、出力部の
回路３８は、電気信号／光信号変換器３８とする。後述
する回路７７も同様であり、この他の実施形態では、伝
送路５９を光ファイバとするので、この回路７７は、電
気信号／光信号変換器７７とする。なお、ＣＣＵ２１と
ＣＨＵ６１との間の伝送路５９は、往復２本で構成され
る。
【００４３】また、ＣＣＵ２１とＣＨＵ６１との間の伝
送路５９が光ファイバであれば、入力端子５１と結合す
るＣＣＵ２１の入力部の回路５２は、光信号／電気信号
変換器（Optical signal / Electric signal Converte
r）となり、伝送路５９が同軸ケーブルであれば、入力
端子５１と結合するＣＣＵ２１の入力部の回路５２は、
ケーブル補正回路、例えばイコライザ（Equalizer）と
なる。この他の実施形態では、伝送路５９を光ファイバ
とするので、入力部の回路５２は、光信号／電気信号変
換器５２とする。後述する回路６３も同様であり、この
他の実施形態では、伝送路５９を光ファイバとするの
で、この回路６３は、光信号／電気信号変換器６３とす
る。
送路５９が光ファイバであれば、入力端子５１と結合す
るＣＣＵ２１の入力部の回路５２は、光信号／電気信号
変換器（Optical signal / Electric signal Converte
r）となり、伝送路５９が同軸ケーブルであれば、入力
端子５１と結合するＣＣＵ２１の入力部の回路５２は、
ケーブル補正回路、例えばイコライザ（Equalizer）と
なる。この他の実施形態では、伝送路５９を光ファイバ
とするので、入力部の回路５２は、光信号／電気信号変
換器５２とする。後述する回路６３も同様であり、この
他の実施形態では、伝送路５９を光ファイバとするの
で、この回路６３は、光信号／電気信号変換器６３とす
る。
【００４４】電気信号／光信号変換器３８では、パラレ
ル／シリアル変換器３７から供給されるＨＤ−ＳＤＩ信
号、すなわち電気信号が光信号へ変換される。変換され
た光信号は、出力端子３９と接続されている伝送路５９
を介してＣＨＵ６１へ供給される。
ル／シリアル変換器３７から供給されるＨＤ−ＳＤＩ信
号、すなわち電気信号が光信号へ変換される。変換され
た光信号は、出力端子３９と接続されている伝送路５９
を介してＣＨＵ６１へ供給される。
【００４５】入力端子２３ｂに供給されるＳＤ−ＳＤＩ
信号は、ＳＰＤＴスイッチ２４ｂに供給される。ＳＰＤ
Ｔスイッチ２４ｂでは、ＳＤ−ＳＤＩ信号が供給されて
いるので端子Ｓｂが選択される。そして、ＳＤ−ＳＤＩ
信号は、減衰器２７ｂ、バッファ２８ｂ、および端子３
１ｂを通過してスイッチ回路３３ｂの端子３３ｂ２へ供
給される。スイッチ回路３３ｂが端子３３ｂ２に接続さ
れることによって、ＳＤ−ＳＤＩ信号は、ＳＤ−ＳＤＩ
ケーブル補正回路４１へ供給される。
信号は、ＳＰＤＴスイッチ２４ｂに供給される。ＳＰＤ
Ｔスイッチ２４ｂでは、ＳＤ−ＳＤＩ信号が供給されて
いるので端子Ｓｂが選択される。そして、ＳＤ−ＳＤＩ
信号は、減衰器２７ｂ、バッファ２８ｂ、および端子３
１ｂを通過してスイッチ回路３３ｂの端子３３ｂ２へ供
給される。スイッチ回路３３ｂが端子３３ｂ２に接続さ
れることによって、ＳＤ−ＳＤＩ信号は、ＳＤ−ＳＤＩ
ケーブル補正回路４１へ供給される。
【００４６】なお、入力端子２３ｂにＨＤ−ＳＤＩ信号
が供給された場合、ＨＤ−ＳＤＩ信号は端子３０ｂから
スイッチ回路３３ａの端子３３ａ２に供給され、入力端
子２３ｂにアナログ信号が供給された場合、アナログ信
号は端子３２ｂからスイッチ回路３３ｃの端子３３ｃ２
に供給される。
が供給された場合、ＨＤ−ＳＤＩ信号は端子３０ｂから
スイッチ回路３３ａの端子３３ａ２に供給され、入力端
子２３ｂにアナログ信号が供給された場合、アナログ信
号は端子３２ｂからスイッチ回路３３ｃの端子３３ｃ２
に供給される。
【００４７】ＳＤ−ＳＤＩケーブル補正回路４１は、Ｓ
Ｄ−ＳＤＩ信号用のケーブル補正回路であり、入力され
たＳＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正
とを行い、後段の処理装置との接続のためにＰＥＣＬ等
の論理レベルに変換する。
Ｄ−ＳＤＩ信号用のケーブル補正回路であり、入力され
たＳＤ−ＳＤＩ信号の増幅と劣化した周波数特性の補正
とを行い、後段の処理装置との接続のためにＰＥＣＬ等
の論理レベルに変換する。
【００４８】ＳＤ−ＳＤＩケーブル補正回路４１から出
力されるＳＤ−ＳＤＩ信号は、シリアル／パラレル変換
器４２へ供給される。シリアル／パラレル変換器４２に
おいて、ＳＤ−ＳＤＩ信号がＤ１（デジタル・コンポー
ネント）方式のパラレル信号（以下、「Ｄ１パラレル信
号」と称する）へ変換される。変換されたＤ１パラレル
信号は、スイッチ回路４３が端子Ｄ１に接続されること
によって、アップコンバータ（Up Converter）４４へ供
給される。
力されるＳＤ−ＳＤＩ信号は、シリアル／パラレル変換
器４２へ供給される。シリアル／パラレル変換器４２に
おいて、ＳＤ−ＳＤＩ信号がＤ１（デジタル・コンポー
ネント）方式のパラレル信号（以下、「Ｄ１パラレル信
号」と称する）へ変換される。変換されたＤ１パラレル
信号は、スイッチ回路４３が端子Ｄ１に接続されること
によって、アップコンバータ（Up Converter）４４へ供
給される。
【００４９】アップコンバータ４４では、ＣＣＵ２１と
ＣＨＵ６１との間の伝送フォーマットがＨＤ−ＳＤＩ信
号なので、それに合わせるために、Ｄ１パラレル信号が
ＨＤパラレル信号へ変換される。このように、Ｄ１パラ
レル信号をアップコンバートして、ＨＤパラレル信号に
変換した信号を、ＨＤ−ＳＤＩ信号から変換されたＨＤ
パラレル信号と区別するために、ＨＤ（Ｄ１）パラレル
信号と称する。アップコンバータ４４でアップコンバー
トされたＨＤ（Ｄ１）パラレル信号は、スイッチ回路３
５が端子ＨＤ（Ｄ１）に接続されることによって、フレ
ーム変換器３６へ供給される。
ＣＨＵ６１との間の伝送フォーマットがＨＤ−ＳＤＩ信
号なので、それに合わせるために、Ｄ１パラレル信号が
ＨＤパラレル信号へ変換される。このように、Ｄ１パラ
レル信号をアップコンバートして、ＨＤパラレル信号に
変換した信号を、ＨＤ−ＳＤＩ信号から変換されたＨＤ
パラレル信号と区別するために、ＨＤ（Ｄ１）パラレル
信号と称する。アップコンバータ４４でアップコンバー
トされたＨＤ（Ｄ１）パラレル信号は、スイッチ回路３
５が端子ＨＤ（Ｄ１）に接続されることによって、フレ
ーム変換器３６へ供給される。
【００５０】入力端子２３ｃに供給されるアナログ信号
は、ＳＰＤＴスイッチ２４ｃに供給される。ＳＰＤＴス
イッチ２４ｃでは、アナログ信号が供給されているので
端子Ｓｃが選択される。そして、アナログ信号は、減衰
器２７ｃ、バッファ２８ｃ、２９ｃおよび端子３２ｃを
通過してスイッチ回路３３ｃの端子３３ｃ３へ供給され
る。スイッチ回路３３ｃが端子３３ｃ３に接続されるこ
とによって、アナログ信号は、ビデオアンプ４５へ供給
される。
は、ＳＰＤＴスイッチ２４ｃに供給される。ＳＰＤＴス
イッチ２４ｃでは、アナログ信号が供給されているので
端子Ｓｃが選択される。そして、アナログ信号は、減衰
器２７ｃ、バッファ２８ｃ、２９ｃおよび端子３２ｃを
通過してスイッチ回路３３ｃの端子３３ｃ３へ供給され
る。スイッチ回路３３ｃが端子３３ｃ３に接続されるこ
とによって、アナログ信号は、ビデオアンプ４５へ供給
される。
【００５１】なお、入力端子２３ｃにＨＤ−ＳＤＩ信号
が供給された場合、ＨＤ−ＳＤＩ信号は端子３０ｃから
スイッチ回路３３ａの端子３３ａ３に供給され、入力端
子２３ｃにＳＤ−ＳＤＩ信号が供給された場合、ＳＤ−
ＳＤＩ信号は端子３１ｃからスイッチ回路３３ｂの端子
３３ｂ３に供給される。
が供給された場合、ＨＤ−ＳＤＩ信号は端子３０ｃから
スイッチ回路３３ａの端子３３ａ３に供給され、入力端
子２３ｃにＳＤ−ＳＤＩ信号が供給された場合、ＳＤ−
ＳＤＩ信号は端子３１ｃからスイッチ回路３３ｂの端子
３３ｂ３に供給される。
【００５２】ビデオアンプ４５は、アナログ信号用の直
線性の良い増幅回路である。Ａ／Ｄ変換器（Analog / D
igital Converter）４６は、ビデオアンプ４５からのア
ナログ信号をＡ／Ｄ変換し、さらにＤ１パラレル信号に
変換するＤ１エンコーダである。このように、アナログ
信号（ＶＢＳ：Video Burst and Sync signal）をＡ／
Ｄ変換してＤ１パラレル信号に変換した信号を、ＳＤ−
ＳＤＩ信号から変換したＤ１パラレル信号と区別するた
めに、Ｄ１（ＶＢＳ）パラレル信号と称する。Ａ／Ｄ変
換器４６によって変換されたＤ１（ＶＢＳ）パラレル信
号は、スイッチ回路４３が端子Ｄ１（ＶＢＳ）に接続さ
れることによって、アップコンバータ４４へ供給され
る。
線性の良い増幅回路である。Ａ／Ｄ変換器（Analog / D
igital Converter）４６は、ビデオアンプ４５からのア
ナログ信号をＡ／Ｄ変換し、さらにＤ１パラレル信号に
変換するＤ１エンコーダである。このように、アナログ
信号（ＶＢＳ：Video Burst and Sync signal）をＡ／
Ｄ変換してＤ１パラレル信号に変換した信号を、ＳＤ−
ＳＤＩ信号から変換したＤ１パラレル信号と区別するた
めに、Ｄ１（ＶＢＳ）パラレル信号と称する。Ａ／Ｄ変
換器４６によって変換されたＤ１（ＶＢＳ）パラレル信
号は、スイッチ回路４３が端子Ｄ１（ＶＢＳ）に接続さ
れることによって、アップコンバータ４４へ供給され
る。
【００５３】このように、スイッチ部３３のスイッチ回
路３３ａには、入力端子２３ａ、２３ｂ、および２３ｃ
から供給されるＨＤ−ＳＤＩ信号が供給され、スイッチ
回路３３ｂには、入力端子２３ａ、２３ｂ、および２３
ｃから供給されるＳＤ−ＳＤＩ信号が供給され、スイッ
チ回路３３ｃには、入力端子２３ａ、２３ｂ、および２
３ｃから供給されるアナログ信号が供給される。
路３３ａには、入力端子２３ａ、２３ｂ、および２３ｃ
から供給されるＨＤ−ＳＤＩ信号が供給され、スイッチ
回路３３ｂには、入力端子２３ａ、２３ｂ、および２３
ｃから供給されるＳＤ−ＳＤＩ信号が供給され、スイッ
チ回路３３ｃには、入力端子２３ａ、２３ｂ、および２
３ｃから供給されるアナログ信号が供給される。
【００５４】ＣＣＵ２１から供給された光信号は、ＣＨ
Ｕ６１の端子６２へ供給される。端子６２へ供給された
光信号は、光信号／電気信号変換器６３へ供給され、電
気信号、すなわちＨＤ−ＳＤＩ信号へ変換される。シリ
アル／パラレル変換器６４では、光信号／電気信号変換
器６３からのＨＤ−ＳＤＩ信号がＨＤパラレル信号へ変
換される。Ｄ／Ａ変換器（Digital / Analog Converte
r）６５では、シリアル／パラレル変換器６４から供給
されるＨＤパラレル信号がアナログ信号へ変換される。
変換されたアナログ信号は、スイッチ回路６６が端子Ｒ
ＥＴに接続されることによって、ビューファインダ６７
に供給され、ビューファインダ６７に表示される。この
とき、ビューファインダ６７には、ＣＣＵ２１から供給
されるリターンビデオ信号の映像が表示される。
Ｕ６１の端子６２へ供給される。端子６２へ供給された
光信号は、光信号／電気信号変換器６３へ供給され、電
気信号、すなわちＨＤ−ＳＤＩ信号へ変換される。シリ
アル／パラレル変換器６４では、光信号／電気信号変換
器６３からのＨＤ−ＳＤＩ信号がＨＤパラレル信号へ変
換される。Ｄ／Ａ変換器（Digital / Analog Converte
r）６５では、シリアル／パラレル変換器６４から供給
されるＨＤパラレル信号がアナログ信号へ変換される。
変換されたアナログ信号は、スイッチ回路６６が端子Ｒ
ＥＴに接続されることによって、ビューファインダ６７
に供給され、ビューファインダ６７に表示される。この
とき、ビューファインダ６７には、ＣＣＵ２１から供給
されるリターンビデオ信号の映像が表示される。
【００５５】レンズブロック７１から被写体の像が照射
される。照射された被写体の像は、ＣＣＤ（Charge Cou
pled Device）ブロック７２で露光され、電荷として蓄
積される。蓄積された電荷は、所定のタイミングで転送
され、アナログ信号の映像信号に変換される。変換され
たアナログ信号は、ＣＣＤブロック７２からＡ／Ｄ変換
器７３へ供給される。Ａ／Ｄ変換器７３では、供給され
たアナログ信号がデジタル信号のＨＤパラレル信号へ変
換される。プロセッサ部７４では、供給されたＨＤパラ
レル信号に対して輝度信号補正、色信号補正、信号変換
などの処理が施される。処理が施されたＨＤパラレル信
号は、Ｄ／Ａ変換器７５およびパラレル／シリアル変換
器７６へ供給される。
される。照射された被写体の像は、ＣＣＤ（Charge Cou
pled Device）ブロック７２で露光され、電荷として蓄
積される。蓄積された電荷は、所定のタイミングで転送
され、アナログ信号の映像信号に変換される。変換され
たアナログ信号は、ＣＣＤブロック７２からＡ／Ｄ変換
器７３へ供給される。Ａ／Ｄ変換器７３では、供給され
たアナログ信号がデジタル信号のＨＤパラレル信号へ変
換される。プロセッサ部７４では、供給されたＨＤパラ
レル信号に対して輝度信号補正、色信号補正、信号変換
などの処理が施される。処理が施されたＨＤパラレル信
号は、Ｄ／Ａ変換器７５およびパラレル／シリアル変換
器７６へ供給される。
【００５６】Ｄ／Ａ変換器７５では、供給されたＨＤパ
ラレル信号がアナログ信号へ変換される。変換されたア
ナログ信号は、スイッチ回路６６が端子ＣＡＭに接続さ
れることによって、ビューファインダ６７へ供給され
る。このとき、ビューファインダ６７には、ＣＨＵ６１
で撮影されている映像が表示される。
ラレル信号がアナログ信号へ変換される。変換されたア
ナログ信号は、スイッチ回路６６が端子ＣＡＭに接続さ
れることによって、ビューファインダ６７へ供給され
る。このとき、ビューファインダ６７には、ＣＨＵ６１
で撮影されている映像が表示される。
【００５７】パラレル／シリアル変換器７６では、供給
されたＨＤパラレル信号がＨＤ−ＳＤＩ信号へ変換され
る。電気信号／光信号変換器７７では、変換されたＨＤ
−ＳＤＩ信号が電気信号から光信号へ変換される。変換
された光信号は、出力端子７８と接続されている伝送路
５９を介してＣＣＵ２１の端子５１へ供給される。
されたＨＤパラレル信号がＨＤ−ＳＤＩ信号へ変換され
る。電気信号／光信号変換器７７では、変換されたＨＤ
−ＳＤＩ信号が電気信号から光信号へ変換される。変換
された光信号は、出力端子７８と接続されている伝送路
５９を介してＣＣＵ２１の端子５１へ供給される。
【００５８】端子５１へ供給された光信号は、光信号／
電気信号変換器５２へ供給され、光信号からＨＤ−ＳＤ
Ｉ信号の電気信号へ変換される。シリアル／パラレル変
換器５３では、光信号／電気信号変換器６３からのＨＤ
−ＳＤＩ信号がＨＤパラレル信号へ変換される。プロセ
ッサ部５４では、シリアル／パラレル変換器５３からの
ＨＤパラレル信号に対して信号変換や補正処理が施され
る。パラレル／シリアル変換器５５では、プロセッサ部
５４からのＨＤパラレル信号がＨＤ−ＳＤＩ信号へ変換
される。変換されたＨＤ−ＳＤＩ信号は、出力端子５６
からカメラ信号ＣＡＭ ＯＵＴとして出力される。
電気信号変換器５２へ供給され、光信号からＨＤ−ＳＤ
Ｉ信号の電気信号へ変換される。シリアル／パラレル変
換器５３では、光信号／電気信号変換器６３からのＨＤ
−ＳＤＩ信号がＨＤパラレル信号へ変換される。プロセ
ッサ部５４では、シリアル／パラレル変換器５３からの
ＨＤパラレル信号に対して信号変換や補正処理が施され
る。パラレル／シリアル変換器５５では、プロセッサ部
５４からのＨＤパラレル信号がＨＤ−ＳＤＩ信号へ変換
される。変換されたＨＤ−ＳＤＩ信号は、出力端子５６
からカメラ信号ＣＡＭ ＯＵＴとして出力される。
【００５９】ここで、ＣＨＵ６１において、例えばＲＥ
Ｔ１、ＲＥＴ２、およびＲＥＴ３の何れかを選択するこ
とによって、ビューファインダ６７でリターンビデオ信
号を確認することができる。例えば、ＣＨＵ６１におい
て、ＲＥＴ１が選択された場合、スイッチ部３３では、
端子３３ａ１、３３ｂ１、および３３ｃ１が選択され、
ＲＥＴ１の入力端子２３ａから供給される信号がＨＤ−
ＳＤＩ信号であるので、スイッチ回路３５では、端子Ｈ
Ｄが選択される。従って、入力されたＨＤ−ＳＤＩ信号
は、端子３０ａを通過し、シリアル／パラレル変換器３
４でＨＤパラレル信号に変換され、フレーム変換器３６
へ供給される。そして、上述したように、選択されたＲ
ＥＴ１の入力端子２３ａから供給されるＨＤ−ＳＤＩ信
号のリターンビデオ信号は、ビューファインダ６７に表
示される。
Ｔ１、ＲＥＴ２、およびＲＥＴ３の何れかを選択するこ
とによって、ビューファインダ６７でリターンビデオ信
号を確認することができる。例えば、ＣＨＵ６１におい
て、ＲＥＴ１が選択された場合、スイッチ部３３では、
端子３３ａ１、３３ｂ１、および３３ｃ１が選択され、
ＲＥＴ１の入力端子２３ａから供給される信号がＨＤ−
ＳＤＩ信号であるので、スイッチ回路３５では、端子Ｈ
Ｄが選択される。従って、入力されたＨＤ−ＳＤＩ信号
は、端子３０ａを通過し、シリアル／パラレル変換器３
４でＨＤパラレル信号に変換され、フレーム変換器３６
へ供給される。そして、上述したように、選択されたＲ
ＥＴ１の入力端子２３ａから供給されるＨＤ−ＳＤＩ信
号のリターンビデオ信号は、ビューファインダ６７に表
示される。
【００６０】また、ＣＨＵ６１において、ＲＥＴ２が選
択された場合、スイッチ部３３では、端子３３ａ２、３
３ｂ２、および３３ｃ２が選択され、ＲＥＴ２の入力端
子２３ｂから供給される信号がＳＤ−ＳＤＩ信号である
ので、スイッチ回路４３では、端子Ｄ１が選択され、ス
イッチ回路３５では、端子ＨＤ（Ｄ１）が選択される。
従って、入力されたＳＤ−ＳＤＩ信号は、端子３１ｂを
通過し、シリアル／パラレル変換器４２でＤ１パラレル
信号に変換され、アップコンバータ４４へ供給される。
そして、上述したように、選択されたＲＥＴ２の入力端
子２３ｂから供給されるＳＤ−ＳＤＩ信号のリターンビ
デオ信号は、ビューファインダ６７に表示される。
択された場合、スイッチ部３３では、端子３３ａ２、３
３ｂ２、および３３ｃ２が選択され、ＲＥＴ２の入力端
子２３ｂから供給される信号がＳＤ−ＳＤＩ信号である
ので、スイッチ回路４３では、端子Ｄ１が選択され、ス
イッチ回路３５では、端子ＨＤ（Ｄ１）が選択される。
従って、入力されたＳＤ−ＳＤＩ信号は、端子３１ｂを
通過し、シリアル／パラレル変換器４２でＤ１パラレル
信号に変換され、アップコンバータ４４へ供給される。
そして、上述したように、選択されたＲＥＴ２の入力端
子２３ｂから供給されるＳＤ−ＳＤＩ信号のリターンビ
デオ信号は、ビューファインダ６７に表示される。
【００６１】そして、ＣＨＵ６１において、ＲＥＴ３が
選択された場合、スイッチ部３３では、端子３３ａ３、
３３ｂ３、および３３ｃ３が選択され、ＲＥＴ３の入力
端子２３ｃから供給される信号がアナログ信号であるの
で、スイッチ回路４３では、端子Ｄ１（ＶＢＳ）が選択
され、スイッチ回路３５では、端子ＨＤ（Ｄ１）が選択
される。従って、入力されたアナログ信号は、端子３２
ｃを通過し、Ａ／Ｄ変換器４６でＤ１（ＶＢＳ）パラレ
ル信号に変換される。そして、上述したように、選択さ
れたＲＥＴ３の入力端子２３ｃから供給されるアナログ
信号のリターンビデオ信号は、ビューファインダ６７に
表示される。
選択された場合、スイッチ部３３では、端子３３ａ３、
３３ｂ３、および３３ｃ３が選択され、ＲＥＴ３の入力
端子２３ｃから供給される信号がアナログ信号であるの
で、スイッチ回路４３では、端子Ｄ１（ＶＢＳ）が選択
され、スイッチ回路３５では、端子ＨＤ（Ｄ１）が選択
される。従って、入力されたアナログ信号は、端子３２
ｃを通過し、Ａ／Ｄ変換器４６でＤ１（ＶＢＳ）パラレ
ル信号に変換される。そして、上述したように、選択さ
れたＲＥＴ３の入力端子２３ｃから供給されるアナログ
信号のリターンビデオ信号は、ビューファインダ６７に
表示される。
【００６２】このように、ＣＣＵは一般的にチャンネル
数が２チャンネル〜４チャンネルと多いため、この発明
を適用することに依り、それら異種信号の入力端子を１
端子で兼用でき、機器の端子面積の節約が可能となる。
数が２チャンネル〜４チャンネルと多いため、この発明
を適用することに依り、それら異種信号の入力端子を１
端子で兼用でき、機器の端子面積の節約が可能となる。
【００６３】従来、このようなリターンビデオ信号の入
力が３チャンネルで、３種類の信号が混在するシステム
では、入力端子が９個（＝３×３）必要であったが、こ
の他の実施形態に示すように、３個のみで実現でき、機
器の端子面積の節約が可能である。また、同様にして、
ｎチャンネルで３種類の信号混在のリターンビデオシス
テムの場合、ｎ個の端子で実現することができる。
力が３チャンネルで、３種類の信号が混在するシステム
では、入力端子が９個（＝３×３）必要であったが、こ
の他の実施形態に示すように、３個のみで実現でき、機
器の端子面積の節約が可能である。また、同様にして、
ｎチャンネルで３種類の信号混在のリターンビデオシス
テムの場合、ｎ個の端子で実現することができる。
【００６４】この他の実施形態では、ＨＤ−ＳＤＩケー
ブル補正回路２６ａ、２６ｂ、および２６ｃは、それぞ
れ入力部２２ａ、２２ｂ、および２２ｃに設けている
が、入力部２２ａ、２２ｂ、および２２ｃからＨＤ−Ｓ
ＤＩケーブル補正回路２６ａ、２６ｂ、および２６ｃを
取り除き、スイッチ部３３のスイッチ回路３３ａとシリ
アル／パラレル変換器３４との間に、ＨＤ−ＳＤＩケー
ブル補正回路を設けるようにしても良い。また、入力部
２２ａ、２２ｂ、および２２ｃから減衰器２５ａ、２５
ｂ、および２５ｃ並びにＨＤ−ＳＤＩケーブル補正回路
２６ａ、２６ｂ、および２６ｃを取り除き、スイッチ部
３３のスイッチ回路３３ａとシリアル／パラレル変換器
３４との間に、減衰器およびＨＤ−ＳＤＩケーブル補正
回路を設けるようにしても良い。さらに、ＳＰＤＴスイ
ッチ２４ａ、２４ｂ、および２４ｃの直ぐ後段にスイッ
チ回路３３を設けるようにしても良い。
ブル補正回路２６ａ、２６ｂ、および２６ｃは、それぞ
れ入力部２２ａ、２２ｂ、および２２ｃに設けている
が、入力部２２ａ、２２ｂ、および２２ｃからＨＤ−Ｓ
ＤＩケーブル補正回路２６ａ、２６ｂ、および２６ｃを
取り除き、スイッチ部３３のスイッチ回路３３ａとシリ
アル／パラレル変換器３４との間に、ＨＤ−ＳＤＩケー
ブル補正回路を設けるようにしても良い。また、入力部
２２ａ、２２ｂ、および２２ｃから減衰器２５ａ、２５
ｂ、および２５ｃ並びにＨＤ−ＳＤＩケーブル補正回路
２６ａ、２６ｂ、および２６ｃを取り除き、スイッチ部
３３のスイッチ回路３３ａとシリアル／パラレル変換器
３４との間に、減衰器およびＨＤ−ＳＤＩケーブル補正
回路を設けるようにしても良い。さらに、ＳＰＤＴスイ
ッチ２４ａ、２４ｂ、および２４ｃの直ぐ後段にスイッ
チ回路３３を設けるようにしても良い。
【００６５】この他の実施形態では、上述の一実施形態
に示したスイッチ回路５、９、１１、１４、および１５
に該当するスイッチ回路を省略しているが、入力された
信号に応じてスイッチ回路は、上述と同様の制御が行わ
れる。
に示したスイッチ回路５、９、１１、１４、および１５
に該当するスイッチ回路を省略しているが、入力された
信号に応じてスイッチ回路は、上述と同様の制御が行わ
れる。
【００６６】この発明は、上述したこの発明の一実施形
態等に限定されるものでは無く、この発明の要旨を逸脱
しない範囲内で様々な変形や応用が可能である。
態等に限定されるものでは無く、この発明の要旨を逸脱
しない範囲内で様々な変形や応用が可能である。
【００６７】この実施形態では、ＳＤ−ＳＤＩ信号の一
例としてＤ１方式のシリアル信号を用いているが、Ｄ２
方式のシリアル信号を用いるようにしても良い。
例としてＤ１方式のシリアル信号を用いているが、Ｄ２
方式のシリアル信号を用いるようにしても良い。
【００６８】
【発明の効果】この発明に依れば、マルチフォーマット
の映像処理装置において、同時に使用することがないＳ
Ｄ−ＳＤＩ信号やＨＤ−ＳＤＩ信号などの２種類のシリ
アルデジタル映像信号とアナログ信号との３種類の入力
を、同一の端子で兼用できるため、入力端子の数を削減
でき、機器の小型化や端子の配置面積の有効利用が可能
となる。
の映像処理装置において、同時に使用することがないＳ
Ｄ−ＳＤＩ信号やＨＤ−ＳＤＩ信号などの２種類のシリ
アルデジタル映像信号とアナログ信号との３種類の入力
を、同一の端子で兼用できるため、入力端子の数を削減
でき、機器の小型化や端子の配置面積の有効利用が可能
となる。
【００６９】この発明に依れば、マルチフォーマットの
映像処理装置において、ＳＤ−ＳＤＩ信号やＨＤ−ＳＤ
Ｉ信号などの２種類のシリアルデジタル映像信号とアナ
ログ信号との３種類の映像信号を、同一の端子で入力し
た後、適正なケーブル補正回路等の信号処理装置に分岐
し、それ以外の回路に対して電源の供給を停止するた
め、消費電力の最適化が可能である。従って、発熱も信
号に応じた発熱量に抑えることができる。
映像処理装置において、ＳＤ−ＳＤＩ信号やＨＤ−ＳＤ
Ｉ信号などの２種類のシリアルデジタル映像信号とアナ
ログ信号との３種類の映像信号を、同一の端子で入力し
た後、適正なケーブル補正回路等の信号処理装置に分岐
し、それ以外の回路に対して電源の供給を停止するた
め、消費電力の最適化が可能である。従って、発熱も信
号に応じた発熱量に抑えることができる。
【００７０】この発明に依れば、マルチフォーマットの
映像処理装置において、ＳＤ−ＳＤＩ信号やＨＤ−ＳＤ
Ｉ信号などの２種類のシリアルデジタル映像信号とアナ
ログ信号との３種類の映像信号を、同一の端子で入力し
た後、それぞれ適正な帯域のインピーダンス整合を保ち
つつ、それぞれ適正なケーブル補正回路等の信号処理装
置に分岐するため、それぞれ本来満たすべき最大限のケ
ーブルの延長が可能である。
映像処理装置において、ＳＤ−ＳＤＩ信号やＨＤ−ＳＤ
Ｉ信号などの２種類のシリアルデジタル映像信号とアナ
ログ信号との３種類の映像信号を、同一の端子で入力し
た後、それぞれ適正な帯域のインピーダンス整合を保ち
つつ、それぞれ適正なケーブル補正回路等の信号処理装
置に分岐するため、それぞれ本来満たすべき最大限のケ
ーブルの延長が可能である。
【図１】この発明の一実施形態を説明するためのブロッ
ク図である。
ク図である。
【図２】この発明の一実施形態に用いる信号を説明する
ための略線図である。
ための略線図である。
【図３】この発明の一実施形態を説明するための略線図
である。
である。
【図４】この発明の他の実施形態の全体的な構成につい
て説明するためのブロック図である。
て説明するためのブロック図である。
２・・・ＳＰＤＴスイッチ、３、７・・・減衰器、４・
・・ＨＤ−ＳＤＩケーブル補正回路、５、９、１１、１
４、１５・・・スイッチ回路、８、１３・・・バッフ
ァ、１０・・・ＳＤ−ＳＤＩケーブル補正回路、１６・
・・ビデオアンプ
・・ＨＤ−ＳＤＩケーブル補正回路、５、９、１１、１
４、１５・・・スイッチ回路、８、１３・・・バッフ
ァ、１０・・・ＳＤ−ＳＤＩケーブル補正回路、１６・
・・ビデオアンプ
Claims (11)
- 【請求項１】 アナログ映像信号と、上記アナログ映像
信号と共通で処理が可能な第１の周波数帯域を有する第
１のシリアルデジタル映像信号と、上記アナログ映像信
号と共通での処理が困難な、上記第１の周波数帯域より
広い第２の周波数帯域を有する第２のシリアルデジタル
映像信号とを入力可能な映像信号処理装置において、 アナログ映像信号と、上記アナログ映像信号と共通で処
理が可能な第１の周波数帯域を有する第１のシリアルデ
ジタル映像信号と、上記アナログ映像信号と共通で処理
が困難な、上記第１の周波数帯域より広い第２の周波数
帯域を有する第２のシリアルデジタル映像信号とを共通
して入力可能な入力端子と、 少なくとも直流成分から上記第２の周波数帯域まで、十
分な低挿入損と所定の特性インピーダンスでの低反射特
性を有し、上記入力端子に入力された信号の分岐先を選
択するスイッチ手段と、 上記アナログ映像信号に適合した信号処理を行う第１の
信号処理手段と、 上記第１のシリアルデジタル映像信号に適合した信号処
理を行う第２の信号処理手段と、 上記第２のシリアルデジタル映像信号に適合した信号処
理を行う第３の信号処理手段とを有し、 少なくとも上記スイッチ手段の一方の分岐先が上記第１
の信号処理手段または上記第２の信号処理手段に接続さ
れ、上記スイッチ手段の他方の分岐先が上記第３の信号
処理手段に接続されることを特徴とする映像信号処理装
置。 - 【請求項２】 請求項１に記載の映像信号処理装置にお
いて、 上記スイッチ手段の上記一方の分岐先は、上記第１の信
号処理手段および上記第２の信号処理手段に共に接続さ
れることを特徴とする映像信号処理装置。 - 【請求項３】 請求項１に記載の映像信号処理装置にお
いて、 上記第１、第２、および第３の信号処理手段のうち、上
記スイッチ手段により上記分岐先として選択されていな
い信号処理手段に対する電源の供給を停止するように制
御することを特徴とする映像信号処理装置。 - 【請求項４】 請求項１に記載の映像信号処理装置にお
いて、 上記第２の信号処理手段は、上記第１のシリアルデジタ
ル映像信号に適合したケーブル補正処理を行うことを特
徴とする映像信号処理装置。 - 【請求項５】 請求項１に記載の映像信号処理装置にお
いて、 上記第３の信号処理手段は、上記第２のシリアルデジタ
ル映像信号に適合したケーブル補正処理を行うことを特
徴とする映像信号処理装置。 - 【請求項６】 アナログ映像信号と、上記アナログ映像
信号と共通で処理が可能な第１の周波数帯域を有する第
１のシリアルデジタル映像信号と、上記アナログ映像信
号と共通での処理が困難な、上記第１の周波数帯域より
広い第２の周波数帯域を有する第２のシリアルデジタル
映像信号とを入力可能な映像信号処理方法において、 少なくとも直流成分から上記第２の周波数帯域まで、十
分な低挿入損と所定の特性インピーダンスでの低反射特
性を有し、アナログ映像信号と、上記アナログ映像信号
と共通で処理が可能な第１の周波数帯域を有する第１の
シリアルデジタル映像信号と、上記アナログ映像信号と
共通で処理が困難な、上記第１の周波数帯域より広い第
２の周波数帯域を有する第２のシリアルデジタル映像信
号とを共通して入力可能な入力端子に入力された信号の
分岐先をスイッチ手段で選択するステップと、 上記アナログ映像信号に適合した信号処理を第１の信号
処理手段で行うステップと、 上記第１のシリアルデジタル映像信号に適合した信号処
理を第２の信号処理手段で行うステップと、 上記第２のシリアルデジタル映像信号に適合した信号処
理を第３の信号処理手段で行うステップとを有し、 少なくとも上記スイッチ手段の一方の分岐先が上記第１
の信号処理手段または上記第２の信号処理手段に接続さ
れ、上記スイッチ手段の他方の分岐先が上記第３の信号
処理手段に接続されることを特徴とする映像信号処理方
法。 - 【請求項７】 アナログ映像信号と、上記アナログ映像
信号と共通で処理が可能な第１の周波数帯域を有する第
１のシリアルデジタル映像信号と、上記アナログ映像信
号と共通での処理が困難な、上記第１の周波数帯域より
広い第２の周波数帯域を有する第２のシリアルデジタル
映像信号とを入力可能で、入力された映像信号をカメラ
ヘッドユニットに送信するカメラコントロールユニット
において、 アナログ映像信号と、上記アナログ映像信号と共通で処
理が可能な第１の周波数帯域を有する第１のシリアルデ
ジタル映像信号と、上記アナログ映像信号と共通で処理
が困難な、上記第１の周波数帯域より広い第２の周波数
帯域を有する第２のシリアルデジタル映像信号とを共通
して入力可能な入力端子と、 少なくとも直流成分から上記第２の周波数帯域まで、十
分な低挿入損と所定の特性インピーダンスでの低反射特
性を有し、上記入力端子に入力された信号の分岐先を選
択するスイッチ手段と、 上記アナログ映像信号に適合した信号処理を行う第１の
信号処理手段と、 上記第１のシリアルデジタル映像信号に適合した信号処
理を行う第２の信号処理手段と、 上記第２のシリアルデジタル映像信号に適合した信号処
理を行う第３の信号処理手段と、 上記第１、第２および第３の信号処理手段から出力され
た映像信号を所定のフォーマットの映像信号に変換し、
カメラヘッドユニットに送信する映像信号送信手段と、 上記カメラヘッドユニットから送信された映像信号を受
信し、所定の信号処理を施して出力する手段とを有し、 少なくとも上記スイッチ手段の一方の分岐先が上記第１
の信号処理手段または上記第２の信号処理手段に接続さ
れ、上記スイッチ手段の他方の分岐先が上記第３の信号
処理手段に接続されることを特徴とするカメラコントロ
ールユニット。 - 【請求項８】 請求項７に記載のカメラコントロールユ
ニットにおいて、 上記スイッチ手段の上記一方の分岐先は、上記第１の信
号処理手段および上記第２の信号処理手段に共に接続さ
れることを特徴とするカメラコントロールユニット。 - 【請求項９】 請求項７に記載のカメラコントロールユ
ニットにおいて、 上記第１、第２および第３の信号処理手段のうち、上記
スイッチ手段により上記分岐先として選択されていない
信号処理手段に対する電源の供給を停止するように制御
することを特徴とするカメラコントロールユニット。 - 【請求項１０】 請求項７に記載のカメラコントロール
ユニットにおいて、 上記第２の信号処理手段は、上記第１のシリアルデジタ
ル映像信号に適合したケーブル補正処理を行うことを特
徴とするカメラコントロールユニット。 - 【請求項１１】 請求項７に記載のカメラコントロール
ユニットにおいて、 上記第３の信号処理手段は、上記第２のシリアルデジタ
ル映像信号に適合したケーブル補正処理を行うことを特
徴とするカメラコントロールユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104350A JP4182672B2 (ja) | 2002-04-05 | 2002-04-05 | 映像信号処理装置および方法、並びにカメラコントロールユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104350A JP4182672B2 (ja) | 2002-04-05 | 2002-04-05 | 映像信号処理装置および方法、並びにカメラコントロールユニット |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003298935A true JP2003298935A (ja) | 2003-10-17 |
| JP2003298935A5 JP2003298935A5 (ja) | 2005-09-08 |
| JP4182672B2 JP4182672B2 (ja) | 2008-11-19 |
Family
ID=29389651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104350A Expired - Fee Related JP4182672B2 (ja) | 2002-04-05 | 2002-04-05 | 映像信号処理装置および方法、並びにカメラコントロールユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182672B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5753622B1 (ja) * | 2014-10-20 | 2015-07-22 | 株式会社日本ビデオシステム | 光伝送システム |
| JP2016075762A (ja) * | 2014-10-03 | 2016-05-12 | ティアック株式会社 | オーディオ装置 |
-
2002
- 2002-04-05 JP JP2002104350A patent/JP4182672B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016075762A (ja) * | 2014-10-03 | 2016-05-12 | ティアック株式会社 | オーディオ装置 |
| JP5753622B1 (ja) * | 2014-10-20 | 2015-07-22 | 株式会社日本ビデオシステム | 光伝送システム |
| US9571804B2 (en) | 2014-10-20 | 2017-02-14 | Nihon Video System Co., Ltd. | Optical transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4182672B2 (ja) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437834B1 (en) | Video switching and mix/effecting equipment | |
| US7986735B2 (en) | Digital signal transmission apparatus and method, digital signal receiving apparatus and method, and digital signal transmission system | |
| US20050206740A1 (en) | Method of a signal transmission for controlling a quantity of data transmitted and a signal transmission apparatus therefor | |
| US7701515B2 (en) | Multi-input multi-output tuner front ends | |
| JPH11341453A (ja) | ネットワークインタフェイスモジュール | |
| US8564685B2 (en) | Video signal capturing apparatus, signal processing and control apparatus, and video signal capturing, video signal processing, and transferring system and method | |
| JP4178634B2 (ja) | 映像信号伝送装置、映像信号伝送方法、映像信号撮像装置および映像信号処理装置 | |
| WO2006065647A3 (en) | Tuner design and system for lossless interconnect of multiple tuners | |
| JP4182672B2 (ja) | 映像信号処理装置および方法、並びにカメラコントロールユニット | |
| EP1920598A2 (en) | Multi-tuner apparatus for receiving rf signals | |
| JP2006060495A (ja) | デジタル放送用チューナ | |
| US8370886B2 (en) | Return feed forward | |
| CN1094692C (zh) | 天线增压混频电路 | |
| KR100677971B1 (ko) | 오디오 신호의 지연 조절을 위한 텔레비젼 수상기 및 방법 | |
| KR100616618B1 (ko) | 고주파 모듈레이터 | |
| FI115883B (fi) | Menetelmä digitaalisessa matkaviestimessä, digitaalinen matkaviestin, sovellusohjelmisto sekä järjestelmä visuaalisen informaation esittämiseksi | |
| JP2004508774A (ja) | 複数のビデオ信号ソースを使用するビデオ装置およびこのようなビデオ装置の制御方法 | |
| US20030202123A1 (en) | Synchronous signal superimposing apparatus and synchronous signal superimposing method, which use constant current source | |
| KR100577369B1 (ko) | 컴퓨터용 디지털방송 수신카드 | |
| DE50214916D1 (de) | Körpermontierbares Kameratragesystem mit einem multifunktionalen Verbund elektrischer Komponenten | |
| US11184576B2 (en) | Image display apparatus and control method therefor | |
| KR100771791B1 (ko) | Ｒｆ 변조 모듈 | |
| JP2000232614A (ja) | 種々の方向に信号を送受信するテレビジョン回路 | |
| JP2005101700A (ja) | テレビジョンカメラ装置 | |
| JPH1051774A (ja) | 実質的に一定レートのディジタルビデオカメラと、このカメラを使用する伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050310 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Effective date: 20080515 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080825 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130912 |
|
| LAPS | Cancellation because of no payment of annual fees |