JP2003298062A - Thin film transistor and its manufacturing method - Google Patents
Thin film transistor and its manufacturing methodInfo
- Publication number
- JP2003298062A JP2003298062A JP2002096983A JP2002096983A JP2003298062A JP 2003298062 A JP2003298062 A JP 2003298062A JP 2002096983 A JP2002096983 A JP 2002096983A JP 2002096983 A JP2002096983 A JP 2002096983A JP 2003298062 A JP2003298062 A JP 2003298062A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- semiconductor film
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ）、電子ペーパーディスプレイ、エレクトロクロミ
ック表示装置（ＥＣＤ）、または、エレクトロルミネッ
セント表示装置（ＥＬＤ）などのフラットパネルディス
プレイ、Ｘ線画像検出器または指紋検出器などのフラッ
トパネルディテクタ等のアクティブデバイスにおいて使
用される薄膜トランジスタ（ＴＦＴ）の構造に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (L
CD), electronic paper display, electrochromic display (ECD) or flat panel display such as electroluminescent display (ELD), active device such as flat panel detector such as X-ray image detector or fingerprint detector The present invention relates to the structure of a thin film transistor (TFT) used in.
【０００２】[0002]
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、ゲート
端子、ソース端子、および、ドレイン端子を備えた３端
子型のスイッチング素子であり、セラミックまたはガラ
スなどの絶縁基板上に半導体膜を形成する薄膜技術を用
いることにより形成される。2. Description of the Related Art A thin film transistor (TFT) is a three-terminal type switching element having a gate terminal, a source terminal, and a drain terminal, and is a thin film technology for forming a semiconductor film on an insulating substrate such as ceramic or glass. It is formed by using.
【０００３】また、上記薄膜トランジスタ（ＴＦＴ）
は、薄膜技術を用いて形成されるため、比較的大きな面
積を有するガラスなどの基板上での形成が容易であると
いう利点を有している。それゆえ、薄膜トランジスタを
用いた液晶表示装置（ＴＦＴ−ＬＣＤ）などのアクティ
ブマトリックス駆動デバイスのスイッチング素子として
広く応用されている。Further, the above thin film transistor (TFT)
Since it is formed using a thin film technique, it has an advantage that it can be easily formed on a substrate such as glass having a relatively large area. Therefore, it is widely applied as a switching element of an active matrix driving device such as a liquid crystal display device (TFT-LCD) using a thin film transistor.
【０００４】上記薄膜トランジスタ（ＴＦＴ）に用いら
れる半導体膜（チャネル層）としては、大面積の基板に
対して成膜が容易な、アモルファスシリコン（ａ−Ｓ
ｉ）、あるいは、アモルファスシリコン（ａ−Ｓｉ）よ
りも移動度の優れている多結晶シリコン（ｐｏｌｙ−Ｓ
ｉ）などが使用されている。As a semiconductor film (channel layer) used for the thin film transistor (TFT), amorphous silicon (a-S) which can be easily formed on a large-area substrate.
i) or polycrystalline silicon (poly-S), which has better mobility than amorphous silicon (a-Si)
i) etc. are used.
【０００５】また、上記薄膜トランジスタ（ＴＦＴ）の
構造としては、半導体膜（チャネル層）の上にゲート絶
縁膜とゲート端子（ゲート電極）とを順に形成するスタ
ガ（トップゲート）構造のものや、ゲート端子（ゲート
電極）の上にゲート絶縁膜と半導体膜（チャネル層）と
を順に形成する逆スタガ（ボトムゲート）構造のものな
どが知られている。The thin film transistor (TFT) has a stagger (top gate) structure in which a gate insulating film and a gate terminal (gate electrode) are sequentially formed on a semiconductor film (channel layer), or a gate. There is known an inverted stagger (bottom gate) structure in which a gate insulating film and a semiconductor film (channel layer) are sequentially formed on a terminal (gate electrode).
【０００６】ところで、特開２０００−１５０９００号
公報、および、Proceedings of the6th International
Display Workshop, pp.881-884 (1999)などに開示され
ているように、近年、上記半導体膜（チャネル層）に酸
化亜鉛（ＺｎＯ）等の酸化物半導体膜を用いた薄膜トラ
ンジスタ（ＴＦＴ）が注目されている。この理由は、例
えば酸化亜鉛（ＺｎＯ）の光学バンドギャップが３．５
ｅＶ程度というように、上記酸化物半導体膜の光学バン
ドギャップが大きく、可視光に対して透明な薄膜トラン
ジスタ（ＴＦＴ）が形成できるためである。[0006] By the way, JP 2000-150900 JP, and, Proceedings of the6 th International
As disclosed in Display Workshop, pp.881-884 (1999) and the like, in recent years, a thin film transistor (TFT) using an oxide semiconductor film such as zinc oxide (ZnO) as the semiconductor film (channel layer) has attracted attention. Has been done. This is because, for example, the optical band gap of zinc oxide (ZnO) is 3.5.
This is because a thin film transistor (TFT) transparent to visible light can be formed because the oxide semiconductor film has a large optical bandgap of about eV.
【０００７】したがって、このような透明な薄膜トラン
ジスタ（ＴＦＴ）を、バックライトやプロジェクション
ランプを利用した透過型の液晶表示装置に使用すること
により、以下の２つの利点が得られる。Therefore, by using such a transparent thin film transistor (TFT) in a transmissive liquid crystal display device using a backlight or a projection lamp, the following two advantages can be obtained.
【０００８】１つ目の利点は、薄膜トランジスタ（ＴＦ
Ｔ）の酸化物半導体膜（チャネル層）部分が透明である
ため、酸化物半導体膜（チャネル層）部分での可視光の
吸収による光の損失がなくなり、光の利用効率を向上さ
せることができる点である。これにより、バックライト
またはプロジェクションランプでの消費電力を低減する
ことが可能となる。The first advantage is the thin film transistor (TF).
Since the oxide semiconductor film (channel layer) portion of T) is transparent, there is no light loss due to absorption of visible light in the oxide semiconductor film (channel layer) portion, and light utilization efficiency can be improved. It is a point. This makes it possible to reduce the power consumption of the backlight or the projection lamp.
【０００９】２つ目の利点は、上述したとおり、薄膜ト
ランジスタ（ＴＦＴ）の酸化物半導体膜（チャネル層）
部分が可視光を吸収しないため、上記酸化物半導体膜
（チャネル層）部分に光が入射しても、不要な光励起キ
ャリアが発生しない点である。これにより、耐光性の優
れた薄膜トランジスタ（ＴＦＴ）を実現できる。The second advantage is, as described above, the oxide semiconductor film (channel layer) of the thin film transistor (TFT).
Since the portion does not absorb visible light, unnecessary photoexcited carriers are not generated even when light is incident on the oxide semiconductor film (channel layer) portion. Thereby, a thin film transistor (TFT) having excellent light resistance can be realized.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上記の
透明な薄膜トランジスタ（ＴＦＴ）では、上記酸化物半
導体膜（チャネル層）である酸化亜鉛（ＺｎＯ）膜を、
レーザアブレーション法などの乾式成膜技術を用いて形
成するために、大きな面積を有する基板に対しての成膜
が困難である。However, in the above-mentioned transparent thin film transistor (TFT), the zinc oxide (ZnO) film, which is the above-mentioned oxide semiconductor film (channel layer), is
Since the film is formed using a dry film forming technique such as a laser ablation method, it is difficult to form a film on a substrate having a large area.
【００１１】そこで、本発明人は、図４に示すとおり、
上記酸化物半導体膜（チャネル層）２６である酸化亜鉛
（ＺｎＯ）膜２６を、パラジウム（Ｐｄ）を触媒とする
湿式成膜技術（湿式成膜手段）を用いて形成し、逆スタ
ガ型の透明な薄膜トランジスタ（ＴＦＴ）２１を試作し
た。Therefore, the present inventor, as shown in FIG.
The zinc oxide (ZnO) film 26, which is the oxide semiconductor film (channel layer) 26, is formed by using a wet film forming technique (wet film forming means) using palladium (Pd) as a catalyst, and is inverted stagger type transparent. A thin film transistor (TFT) 21 was prototyped.
【００１２】上記湿式成膜技術による酸化亜鉛（Ｚｎ
Ｏ）膜２６の成膜は、J. Electrochem. Soc., Vol. 14
4, No.1, p. L3, 1997 に開示されているように、硝酸
亜鉛と還元剤であるジメチルアニンボラン（ＤＭＢＡ）
とを溶解させた水溶液を用い、硝酸イオン（ＮＯ3 -）か
ら亜硝酸イオン（ＮＯ2 -）への還元反応を利用すること
により酸化亜鉛（ＺｎＯ）を析出させることにより行な
った。[0012] Zinc oxide (Zn
O) film 26 is formed by J. Electrochem. Soc., Vol. 14
4, No. 1, p. L3, 1997, zinc nitrate and the reducing agent dimethyl anine borane (DMBA).
Using an aqueous solution in which and were dissolved, zinc oxide (ZnO) was deposited by utilizing the reduction reaction of nitrate ion (NO 3 − ) to nitrite ion (NO 2 − ).
【００１３】しかしながら、上記のパラジウム（Ｐｄ）
を触媒とした湿式成膜技術により形成された透明の薄膜
トランジスタ（ＴＦＴ）２１では、トランジスタのＯＮ
／ＯＦＦ比が小さく、かつ、閾値シフトおよびヒステリ
シスが大きいため、実用的な性能を得ることが困難であ
るという問題点を有している。However, the above-mentioned palladium (Pd)
In the transparent thin film transistor (TFT) 21 formed by the wet film forming technique using
Since the / OFF ratio is small and the threshold shift and the hysteresis are large, there is a problem that it is difficult to obtain practical performance.
【００１４】上記の原因としては、以下の２つの原因が
考えられる。The following two causes can be considered as the above causes.
【００１５】１つ目の原因としては、湿式成膜技術を用
いて酸化亜鉛（ＺｎＯ）膜２６を成膜する場合には、下
地に還元反応のトリガとなるパラジウム（Ｐｄ）触媒を
付与、つまり金属触媒層２５を形成する必要があるが、
上記パラジウム（Ｐｄ）触媒が、薄膜トランジスタ（Ｔ
ＦＴ）２１のチャネル界面２９、つまりゲート絶縁膜２
７と酸化物半導体膜（チャネル層）２６との界面に残存
し、結果として、上記パラジウム（Ｐｄ）触媒が不純物
として作用してしまうためである。The first cause is that when the zinc oxide (ZnO) film 26 is formed by using the wet film formation technique, a palladium (Pd) catalyst that triggers the reduction reaction is added to the base, that is, Although it is necessary to form the metal catalyst layer 25,
The palladium (Pd) catalyst is a thin film transistor (T
FT) channel interface 29, that is, gate insulating film 2
7 remains on the interface between the oxide semiconductor film (channel layer) 26 and the oxide semiconductor film (channel layer) 26, and as a result, the palladium (Pd) catalyst acts as an impurity.
【００１６】２つ目の原因としては、酸化亜鉛（Ｚｎ
Ｏ）膜２６を成膜する際、酸化亜鉛（ＺｎＯ）の析出初
期の段階では、結晶の方向がランダムであり、結晶粒界
面も多く存在するため、結果として、上記薄膜トランジ
スタ（ＴＦＴ）２１のチャネル界面に、この結晶方向が
ランダムで結晶粒界面の多く存在する膜質の悪い酸化亜
鉛（ＺｎＯ）の層が析出するためである。The second cause is zinc oxide (Zn oxide).
In the initial stage of zinc oxide (ZnO) deposition when the O) film 26 is formed, the crystal directions are random and many crystal grain interfaces are present, resulting in the channel of the thin film transistor (TFT) 21. This is because a zinc oxide (ZnO) layer having a poor film quality and having many crystal grain interfaces with random crystal directions is deposited on the interface.
【００１７】また、パラジウム（Ｐｄ）の代わりに銀
（Ａｇ）を触媒とした湿式メッキ法を用いても、上記と
同一の原因により、同じ問題点を有することになる。Further, even if a wet plating method using silver (Ag) as a catalyst instead of palladium (Pd) is used, the same problem will occur due to the same reason as above.
【００１８】本願は、上記従来の問題点に鑑みてなされ
たものであって、その目的は、チャネル界面に不純物が
存在しなく、かつ、チャネル界面における酸化物半導体
膜の膜質が良好な、可視光に対して透明となる特性の優
れた薄膜トランジスタ（ＴＦＴ）を提供することにあ
る。The present application has been made in view of the above-mentioned problems of the prior art, and its purpose is to provide a visible oxide film in which impurities are not present at the channel interface and the oxide semiconductor film has good film quality at the channel interface. It is to provide a thin film transistor (TFT) having excellent characteristics of being transparent to light.
【００１９】[0019]
【課題を解決するための手段】本発明の薄膜トランジス
タは、上記の課題を解決するために、酸化物半導体膜を
チャネル層に用いる薄膜トランジスタにおいて、下地と
なる基板上に、上記酸化物半導体膜が形成される下地
膜、上記酸化物半導体膜、ゲート絶縁膜、および、ゲー
ト電極が、この順に形成されていることを特徴としてい
る。In order to solve the above problems, a thin film transistor of the present invention is a thin film transistor using an oxide semiconductor film as a channel layer, in which the above oxide semiconductor film is formed on a base substrate. The underlying film, the oxide semiconductor film, the gate insulating film, and the gate electrode are formed in this order.
【００２０】上記の発明によれば、下地膜上に酸化物半
導体膜が形成され、この酸化物半導体膜上にゲート絶縁
膜が形成されている。つまり、上記下地膜は、基板と酸
化物半導体膜との間に存在し、ゲート電極の絶縁に用い
られるゲート絶縁膜と酸化物半導体膜との間には、膜等
は介在していない。According to the above invention, the oxide semiconductor film is formed on the base film, and the gate insulating film is formed on the oxide semiconductor film. That is, the base film exists between the substrate and the oxide semiconductor film, and no film or the like is interposed between the gate insulating film used for insulating the gate electrode and the oxide semiconductor film.
【００２１】また、下地膜上に酸化物半導体膜を析出さ
せて形成する過程において、下地膜側では、酸化物半導
体膜の析出初期段階であるため、結晶方向がランダムで
結晶粒界面の多く存在する膜質の悪い酸化物半導体膜の
層が析出するが、ゲート絶縁膜側では、析出も進行して
いるため、上記のような膜質の悪い酸化物半導体膜の層
は存在しない。Further, in the process of depositing and forming the oxide semiconductor film on the base film, since the base film side is in the initial stage of deposition of the oxide semiconductor film, the crystal direction is random and many crystal grain interfaces exist. Although a layer of an oxide semiconductor film having a poor film quality is deposited, the deposition of the oxide semiconductor film is progressing on the gate insulating film side, so that the above-described layer of an oxide semiconductor film having a poor film quality does not exist.
【００２２】したがって、薄膜トランジスタの酸化物半
導体膜とゲート絶縁膜との界面、つまりチャネル界面に
不純物が存在せず、かつ、上記チャネル界面における酸
化物半導体の膜質が良好なため、特性の優れた、すなわ
ち、トランジスタのＯＮ／ＯＦＦ比が大きく、かつ、閾
値シフトおよびヒステリシスが小さい薄膜トランジスタ
を提供することができる。Therefore, no impurities exist at the interface between the oxide semiconductor film and the gate insulating film of the thin film transistor, that is, the channel interface, and the film quality of the oxide semiconductor at the channel interface is excellent, so that the characteristics are excellent. That is, it is possible to provide a thin film transistor having a large ON / OFF ratio of a transistor and small threshold shift and hysteresis.
【００２３】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、下地膜が、上記酸化物半
導体膜を形成する際の還元反応を誘発する金属触媒層で
あることを特徴としている。Further, the thin film transistor of the present invention is characterized in that, in the above thin film transistor, the base film is a metal catalyst layer which induces a reduction reaction when forming the oxide semiconductor film.
【００２４】上記の発明によれば、下地膜が、酸化物半
導体膜を形成する際の還元反応の誘発材として用いられ
る。According to the above invention, the base film is used as a material for inducing a reduction reaction when forming the oxide semiconductor film.
【００２５】したがって、大きな面積を有する基板に適
した湿式成膜技術を用いて、酸化物半導体膜を成膜する
ことが可能となる。Therefore, the oxide semiconductor film can be formed by using a wet film forming technique suitable for a substrate having a large area.
【００２６】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、酸化物半導体膜が、酸化
亜鉛を主成分とする膜であることを特徴としている。Further, the thin film transistor of the present invention is characterized in that, in the above-mentioned thin film transistor, the oxide semiconductor film is a film containing zinc oxide as a main component.
【００２７】上記の発明によれば、酸化物半導体膜は、
光学バンドギャップの値が約３．５ｅＶという大きな値
を有する酸化亜鉛膜である。According to the above invention, the oxide semiconductor film is
It is a zinc oxide film having a large optical band gap value of about 3.5 eV.
【００２８】したがって、上述した効果に加えて、可視
光に対して透明となる薄膜トランジスタを得ることがで
きる。それゆえ、光の利用効率を向上させることが可能
となり、かつ、不要な光励起キャリアの発生を防止する
ことができる薄膜トランジスタを提供することができ
る。Therefore, in addition to the effects described above, a thin film transistor which is transparent to visible light can be obtained. Therefore, it is possible to provide a thin film transistor capable of improving the light utilization efficiency and preventing the generation of unnecessary photoexcited carriers.
【００２９】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、酸化物半導体膜の膜厚
が、０．５μｍ〜２．０μｍであることを特徴としてい
る。The thin film transistor of the present invention is characterized in that, in the above thin film transistor, the oxide semiconductor film has a thickness of 0.5 μm to 2.0 μm.
【００３０】上記の発明によれば、酸化物半導体膜の膜
厚は、０．５μｍ〜２．０μｍの範囲内である。つま
り、上記酸化物半導体膜の結晶状態が、緻密で結晶粒界
の少なくなる厚み、つまり０．５μｍの厚み以上であ
り、かつ、上記チャネル層となる酸化物半導体膜のスル
ープットの低下、酸化物半導体膜の形成時に用いる水溶
液の液質の経時劣化、および、上記酸化物半導体膜を備
える薄膜トランジスタのオン抵抗の増加を抑制するため
の厚み、つまり２μｍの厚み以下である。According to the above invention, the thickness of the oxide semiconductor film is in the range of 0.5 μm to 2.0 μm. That is, the crystalline state of the oxide semiconductor film is a thickness that is dense and has a small number of crystal grain boundaries, that is, a thickness of 0.5 μm or more, and the throughput of the oxide semiconductor film serving as the channel layer is reduced, and the oxide The thickness is 2 μm or less, which is a thickness for suppressing deterioration of the quality of an aqueous solution used when forming the semiconductor film with time and an increase in on-resistance of the thin film transistor including the oxide semiconductor film.
【００３１】したがって、上述した効果に加えて、緻密
で結晶粒界の少ない良質な酸化物半導体膜を有する薄膜
トランジスタを提供することができる。Therefore, in addition to the effects described above, it is possible to provide a thin film transistor having a high-quality oxide semiconductor film that is dense and has few crystal grain boundaries.
【００３２】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、上記酸化物半導体膜を第
１の酸化物半導体膜とするとき、下地膜が、第１の酸化
物半導体膜とは別に形成される第２の酸化物半導体膜で
あり、上記第１の酸化物半導体膜と上記第２の酸化物半
導体膜とは、同一組成を有し、かつ、結晶の優先配向面
が略等しいことを特徴としている。Further, in the thin film transistor of the present invention, in the above thin film transistor, when the oxide semiconductor film is a first oxide semiconductor film, a base film is formed separately from the first oxide semiconductor film. A second oxide semiconductor film, characterized in that the first oxide semiconductor film and the second oxide semiconductor film have the same composition and have substantially the same preferential crystal orientation planes. There is.
【００３３】上記の発明によれば、第１の酸化物半導体
膜は第２の酸化物半導体膜上に形成されている。また、
第１の酸化物半導体膜と第２の酸化物半導体膜とは同一
組成であり、かつ、結晶の優先配向面が略等しい。According to the above invention, the first oxide semiconductor film is formed on the second oxide semiconductor film. Also,
The first oxide semiconductor film and the second oxide semiconductor film have the same composition, and the crystallographically preferred orientation planes are substantially the same.
【００３４】それゆえ、上記第２の酸化物半導体膜上に
第１の酸化物半導体膜を析出させて形成する際には、第
１の酸化物半導体膜は、同一組成を有し、結晶の優先配
向面が略等しい第２の酸化物半導体上に形成されること
になる。つまり、上記第２の酸化物半導体膜をバッファ
層として、上記第１の酸化物半導体膜は形成される。Therefore, when depositing and forming the first oxide semiconductor film on the second oxide semiconductor film, the first oxide semiconductor film has the same composition and is crystalline. The preferential orientation planes are formed on the second oxide semiconductor. That is, the first oxide semiconductor film is formed using the second oxide semiconductor film as a buffer layer.
【００３５】したがって、上記第１の酸化物半導体膜
は、析出当初から、第２の酸化物半導体膜の優先配向面
と同じ優先配向面を有する。つまり、上記第２の酸化物
半導体膜を用いることにより、上記第１の酸化物半導体
膜の結晶性が向上し、上記第１の酸化物半導体膜の厚み
が薄くても、結晶性の高い膜とすることが可能となる。Therefore, the first oxide semiconductor film has the same preferential orientation plane as the preferential orientation plane of the second oxide semiconductor film from the beginning of deposition. That is, by using the second oxide semiconductor film, the crystallinity of the first oxide semiconductor film is improved, and a film with high crystallinity is obtained even when the first oxide semiconductor film is thin. It becomes possible to
【００３６】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第２の酸化物半導体膜の
結晶性よりも第１の酸化物半導体膜の結晶性が高いこと
を特徴としている。Further, the thin film transistor of the invention is characterized in that, in the above thin film transistor, the crystallinity of the first oxide semiconductor film is higher than that of the second oxide semiconductor film.
【００３７】上記の発明によれば、第１の酸化物半導体
膜の結晶粒界の密度が、第２の酸化物半導体膜の結晶粒
界の密度よりも小さくなる。According to the above invention, the density of the crystal grain boundaries of the first oxide semiconductor film is smaller than the density of the crystal grain boundaries of the second oxide semiconductor film.
【００３８】したがって、チャネル層である上記第１の
酸化物半導体膜にとって重要な要素であるキャリアの移
動度を、第２の酸化物半導体膜のキャリア移動度より向
上させることができ、オン抵抗が低いトランジスタを提
供することができる。Therefore, the carrier mobility, which is an important factor for the first oxide semiconductor film that is the channel layer, can be improved more than the carrier mobility of the second oxide semiconductor film, and the on-resistance can be improved. Low transistors can be provided.
【００３９】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第１の酸化物半導体膜と
第２の酸化物半導体膜との間に、さらに、上記第１の酸
化物半導体膜を形成する際に還元反応を誘発する金属触
媒層を有することを特徴としている。Further, the thin film transistor of the present invention is the same as in the above thin film transistor, when the first oxide semiconductor film is further formed between the first oxide semiconductor film and the second oxide semiconductor film. Is characterized by having a metal catalyst layer that induces a reduction reaction.
【００４０】上記の発明によれば、第２の酸化物半導体
膜上に、還元反応を誘発するための金属触媒層が存在し
ている。According to the above invention, the metal catalyst layer for inducing the reduction reaction is present on the second oxide semiconductor film.
【００４１】したがって、第２の酸化物半導体膜上に、
大きな面積を有する基板に適した湿式成膜技術を用い
て、第１の酸化物半導体膜を形成することが可能とな
る。Therefore, on the second oxide semiconductor film,
The first oxide semiconductor film can be formed by a wet film formation technique suitable for a substrate having a large area.
【００４２】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第１の酸化物半導体膜と
第２の酸化物半導体膜とは、酸化亜鉛を主成分とする膜
であることを特徴としている。Further, the thin film transistor of the present invention is characterized in that, in the above-mentioned thin film transistor, the first oxide semiconductor film and the second oxide semiconductor film are films containing zinc oxide as a main component.
【００４３】上記の発明によれば、第１の酸化物半導体
膜と第２の酸化物半導体膜とは、光学バンドギャップの
値が約３．５ｅＶという大きな値を有する酸化亜鉛膜で
ある。According to the above invention, the first oxide semiconductor film and the second oxide semiconductor film are zinc oxide films having a large optical band gap value of about 3.5 eV.
【００４４】したがって、上述した効果に加えて、可視
光に対して透明となる薄膜トランジスタを得ることがで
きる。それゆえ、光の利用効率を向上させることが可能
となり、かつ、不要な光励起キャリアの発生を防止する
ことができる薄膜トランジスタを提供することができ
る。Therefore, in addition to the above effects, a thin film transistor which is transparent to visible light can be obtained. Therefore, it is possible to provide a thin film transistor capable of improving the light utilization efficiency and preventing the generation of unnecessary photoexcited carriers.
【００４５】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、チャネル層に用いる酸化
物半導体膜は、水溶液中で成膜を行なう湿式成膜手段に
より形成されていることを特徴としている。Further, the thin film transistor of the present invention is characterized in that, in the above-mentioned thin film transistor, the oxide semiconductor film used for the channel layer is formed by a wet film forming means for forming a film in an aqueous solution.
【００４６】上記の発明によれば、酸化物半導体膜は、
湿式成膜手段により形成されている。According to the above invention, the oxide semiconductor film is
It is formed by a wet film forming means.
【００４７】したがって、上記の効果に加えて、大きな
面積を有する基板に対しても、酸化物半導体膜を形成す
ることが可能となり、酸化物半導体膜を備える薄膜トラ
ンジスタ(ＴＦＴ)を利用したディスプレイ画面の大型
化、あるいは、薄膜トランジスタ(ＴＦＴ)を備えるマザ
ー基板の大型化にも対応できる。Therefore, in addition to the above effects, an oxide semiconductor film can be formed even on a substrate having a large area, and a display screen using a thin film transistor (TFT) having an oxide semiconductor film can be formed. It is possible to cope with an increase in size or an increase in size of a mother substrate having a thin film transistor (TFT).
【００４８】本発明の薄膜トランジスタの製造方法は、
上記の課題を解決するために、酸化物半導体膜をチャネ
ル層に用いる薄膜トランジスタの製造方法において、下
地となる基板上に、上記酸化物半導体膜が形成される下
地膜を形成する第１の工程と、上記下地膜上に、酸化物
半導体膜を形成する第２の工程と、上記酸化物半導体膜
上に、ゲート絶縁膜、および、ゲート電極を、この順に
形成する第３の工程とを含むことを特徴としている。The method of manufacturing the thin film transistor of the present invention comprises:
In order to solve the above problems, in a method for manufacturing a thin film transistor using an oxide semiconductor film as a channel layer, a first step of forming a base film on which the oxide semiconductor film is formed on a base substrate A second step of forming an oxide semiconductor film on the base film, and a third step of forming a gate insulating film and a gate electrode on the oxide semiconductor film in this order. Is characterized by.
【００４９】上記の発明によれば、下地となる基板上に
下地膜を形成し、上記下地膜上に、水溶液中で成膜を行
なうことにより酸化物半導体膜を形成し、さらに、上記
酸化物半導体膜上に、ゲート絶縁膜、および、ゲート電
極を、この順に形成している。According to the above invention, an underlayer film is formed on a substrate to be an underlayer, and an oxide semiconductor film is formed on the underlayer film by forming a film in an aqueous solution. A gate insulating film and a gate electrode are formed in this order on the semiconductor film.
【００５０】つまり、上記下地膜は、基板と酸化物半導
体膜との間に形成され、ゲート電極の絶縁に用いられる
ゲート絶縁膜と酸化物半導体膜との間には、膜等は形成
されていない。That is, the base film is formed between the substrate and the oxide semiconductor film, and a film or the like is formed between the gate insulating film used for insulating the gate electrode and the oxide semiconductor film. Absent.
【００５１】また、上記下地膜上に酸化物半導体膜を析
出させて形成する第２の工程において、下地膜側では、
酸化物半導体膜の析出初期段階であるため、結晶方向が
ランダムで結晶粒界面の多く存在する膜質の悪い酸化物
半導体膜の層が析出するが、ゲート絶縁膜側では、析出
も進行しているため、上記のような膜質の悪い酸化物半
導体膜の層は析出されない。In the second step of depositing and forming the oxide semiconductor film on the base film, on the base film side,
Since the oxide semiconductor film is in an early stage of deposition, a layer of an oxide semiconductor film having a random crystal direction and a large number of crystal grain interfaces and poor film quality is deposited, but deposition is also progressing on the gate insulating film side. Therefore, the layer of the oxide semiconductor film having poor film quality as described above is not deposited.
【００５２】したがって、薄膜トランジスタの酸化物半
導体膜とゲート絶縁膜との界面、つまりチャネル界面に
不純物が存在せず、かつ、上記チャネル界面における酸
化物半導体の膜質が良好となる、特性の優れた薄膜トラ
ンジスタを製造し得る薄膜トランジスタの製造方法を提
供することができる。Therefore, a thin film transistor having excellent characteristics in which impurities do not exist at the interface between the oxide semiconductor film and the gate insulating film of the thin film transistor, that is, the channel interface, and the oxide semiconductor film quality at the channel interface is good. It is possible to provide a method for manufacturing a thin film transistor capable of manufacturing the.
【００５３】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
下地膜は、乾式で成膜を行なうことにより形成される第
２の酸化物半導体膜であることを特徴としている。The method of manufacturing a thin film transistor according to the present invention is the same as the method of manufacturing a thin film transistor, wherein the oxide semiconductor film is a first oxide semiconductor film,
The base film is characterized in that it is a second oxide semiconductor film formed by dry film formation.
【００５４】上記の発明によれば、下地膜である第２の
酸化物半導体膜は、例えばスパッタ法などの乾式で成膜
されているため、基板の材質などによらず良好な密着性
が得られる。According to the above invention, since the second oxide semiconductor film as the base film is formed by a dry method such as a sputtering method, good adhesion can be obtained regardless of the material of the substrate. To be
【００５５】したがって、第２の酸化物半導体膜を、膜
厚の薄いバッファ層として機能する半導体膜として用い
ることが可能となる。Therefore, the second oxide semiconductor film can be used as a semiconductor film functioning as a thin buffer layer.
【００５６】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜に金属触媒を付与する工程を含むことを特徴としてい
る。The method for manufacturing a thin film transistor of the present invention is the same as the method for manufacturing a thin film transistor, wherein the oxide semiconductor film is a first oxide semiconductor film,
Between the first step and the second step, the method further includes the step of applying a metal catalyst to the second oxide semiconductor film which is a base film different from the first oxide semiconductor film. There is.
【００５７】上記の発明によれば、第２の酸化物半導体
膜上に、還元反応を誘発するための金属触媒層が作られ
る。According to the above invention, the metal catalyst layer for inducing the reduction reaction is formed on the second oxide semiconductor film.
【００５８】したがって、第２の酸化物半導体膜上に、
大きな面積を有する基板に適した湿式成膜技術を用い
て、第１の酸化物半導体膜を形成することが可能とな
る。Therefore, on the second oxide semiconductor film,
The first oxide semiconductor film can be formed by a wet film formation technique suitable for a substrate having a large area.
【００５９】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜の表面に紫外線を照射する工程を含むことを特徴とし
ている。The method of manufacturing a thin film transistor of the present invention is the same as the method of manufacturing a thin film transistor, wherein the oxide semiconductor film is a first oxide semiconductor film,
Between the first step and the second step, the method further includes the step of irradiating the surface of the second oxide semiconductor film, which is a base film different from the first oxide semiconductor film, with ultraviolet rays. I am trying.
【００６０】上記の発明によれば、第２の酸化物半導体
膜上に、光触媒となる紫外線を照射している。それゆ
え、第２の酸化物半導体膜から、上記の光触媒による触
媒作用によって、電子が供給され、上記第２の酸化物半
導体膜上に、第１の酸化物半導体膜を析出させることが
できる。According to the above-mentioned invention, the second oxide semiconductor film is irradiated with ultraviolet rays serving as a photocatalyst. Therefore, electrons are supplied from the second oxide semiconductor film by the catalytic action of the photocatalyst, and the first oxide semiconductor film can be deposited on the second oxide semiconductor film.
【００６１】したがって、上記の効果に加えて、金属触
媒の付与が不要となり、より平坦性の優れた第１の酸化
物半導体膜を有する薄膜トランジスタを提供することが
できる。Therefore, in addition to the above effects, it is not necessary to add a metal catalyst, and it is possible to provide a thin film transistor having a first oxide semiconductor film having more excellent flatness.
【００６２】[0062]
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１または図２に基づいて説明すれば、
以下のとおりである。DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] An embodiment of the present invention will be described with reference to FIG. 1 or FIG.
It is as follows.
【００６３】本実施の形態の薄膜トランジスタ（ＴＦ
Ｔ）１は、図１に示すとおり、スタガ型の構成を有して
いる。上記薄膜トランジスタ（ＴＦＴ）１は、ガラスま
たはプラスチックからなる基板２上の一部に、上記薄膜
トランジスタ（ＴＦＴ）１の端子（電極）となるソース
電極３とドレイン電極４とを有している。また、上記基
板２、ソース電極３、および、ドレイン電極４上の一部
に、金属触媒層（下地膜）５を有している。さらに、上
記金属触媒層５上には、酸化物半導体からなる酸化物半
導体膜（チャネル層）６、ゲート絶縁膜７、ゲート信号
を入力するためのゲート電極８が、この順に備えられて
いる。The thin film transistor (TF) of this embodiment is
T) 1 has a staggered structure as shown in FIG. The thin film transistor (TFT) 1 has a source electrode 3 and a drain electrode 4 which are terminals (electrodes) of the thin film transistor (TFT) 1 on a part of a substrate 2 made of glass or plastic. Further, a metal catalyst layer (base film) 5 is provided on a part of the substrate 2, the source electrode 3, and the drain electrode 4. Further, on the metal catalyst layer 5, an oxide semiconductor film (channel layer) 6 made of an oxide semiconductor, a gate insulating film 7, and a gate electrode 8 for inputting a gate signal are provided in this order.
【００６４】したがって、上記薄膜トランジスタ（ＴＦ
Ｔ）１は、酸化物半導体膜をチャネル層に用いる薄膜ト
ランジスタにおいて、下地となる基板２上に、上記酸化
物半導体膜６が形成される下地膜（例えば、金属触媒層
５）、上記酸化物半導体膜６、ゲート絶縁膜７、およ
び、ゲート電極８が、この順に形成されていることを特
徴とする構成を備えている。Therefore, the thin film transistor (TF
T) 1 is a base film (for example, a metal catalyst layer 5) in which the oxide semiconductor film 6 is formed on the base substrate 2 in a thin film transistor using an oxide semiconductor film as a channel layer, and the oxide semiconductor. The film 6, the gate insulating film 7, and the gate electrode 8 are formed in this order, and the structure is provided.
【００６５】次に、上記薄膜トランジスタ（ＴＦＴ）１
の製造方法について説明する。Next, the thin film transistor (TFT) 1
The manufacturing method of will be described.
【００６６】本発明に係る、酸化物半導体膜をチャネル
層に用いる薄膜トランジスタ（ＴＦＴ）１の製造方法
は、３つの主要な工程を含んでいる。第１の工程は、下
地となる基板２上に、上記酸化物半導体膜６が形成され
る下地膜を形成する工程である。第２の工程は、上記下
地膜上に、酸化物半導体膜６を形成する工程である。第
３の工程は、上記酸化物半導体膜６上に、ゲート絶縁膜
７、および、ゲート電極８を、この順に形成する工程で
ある。The method of manufacturing the thin film transistor (TFT) 1 using the oxide semiconductor film for the channel layer according to the present invention includes three main steps. The first step is a step of forming a base film on which the oxide semiconductor film 6 is formed on the base substrate 2 as a base. The second step is a step of forming the oxide semiconductor film 6 on the base film. The third step is a step of forming the gate insulating film 7 and the gate electrode 8 on the oxide semiconductor film 6 in this order.
【００６７】以下、薄膜トランジスタ（ＴＦＴ）１の製
造方法を具体的に説明する。Hereinafter, a method of manufacturing the thin film transistor (TFT) 1 will be specifically described.
【００６８】まず、上記の第１の工程の前段階として、
アルミニウム（Ａｌ）またはチタニウム（Ｔｉ）などの
金属膜、あるいは、ＩＴＯなどの透明導電膜を、上記基
板２上に形成する。さらに、上記金属膜あるいは透明導
電膜を、周知技術であるフォトリソグラフィ技術とエッ
チング技術とを用いて所定の電極形状にパターニングす
ることにより、上記ソース電極３とドレイン電極４とを
形成する。なお、上記基板２は、ガラスまたはプラスチ
ックに限られず、例えば、ガラスまたはプラスチック上
に絶縁膜を有するものであってもよい。First, as a pre-stage of the above-mentioned first step,
A metal film such as aluminum (Al) or titanium (Ti) or a transparent conductive film such as ITO is formed on the substrate 2. Further, the source electrode 3 and the drain electrode 4 are formed by patterning the metal film or the transparent conductive film into a predetermined electrode shape using a well-known photolithography technique and etching technique. The substrate 2 is not limited to glass or plastic, and may have, for example, an insulating film on glass or plastic.
【００６９】次に、上記ソース電極３とドレイン電極４
とが形成された基板２の表面に、パラジウム（Ｐｄ）触
媒を付与し、上記金属触媒層（下地膜）５を形成する。
すなわち、上記第１の工程を実施する。以下に、上記パ
ラジウム（Ｐｄ）触媒の付与工程について説明する。な
お、金属触媒層５は、後述する還元反応の誘発材として
用いられる。Next, the source electrode 3 and the drain electrode 4 are
A palladium (Pd) catalyst is applied to the surface of the substrate 2 on which the and are formed to form the metal catalyst layer (base film) 5.
That is, the first step is performed. The step of applying the palladium (Pd) catalyst will be described below. The metal catalyst layer 5 is used as an inducer of a reduction reaction described later.
【００７０】まず、上記ソース電極３とドレイン電極４
とが形成された基板２を、センシタイザー溶液に浸漬さ
せる。ここで用いたセンシタイザー溶液は、二水和塩化
スズ（ＳｎＣｌ2・２Ｈ2Ｏ）を１ｇ／ｄｍ3、濃度が３
７パーセントの塩酸（ＨＣｌ）を１．０ｍｌ／ｄｍ3の
比率で溶解したものである。これにより、上記ソース電
極３、ドレイン電極４、および、基板２上に、スズ（Ｓ
ｎ）イオンを吸着させる。First, the source electrode 3 and the drain electrode 4 are
The substrate 2 on which and are formed is dipped in a sensitizer solution. The sensitizer solution used here was 1 g / dm 3 of tin dihydrate tin chloride (SnCl 2 · 2H 2 O) at a concentration of 3
It is a solution of 7 percent hydrochloric acid (HCl) at a ratio of 1.0 ml / dm 3 . Thereby, tin (S) is formed on the source electrode 3, the drain electrode 4, and the substrate 2.
n) Adsorb ions.
【００７１】次に、このスズ（Ｓｎ）イオンが吸着した
基板２を、アクティベータ溶液に浸漬させる。ここで用
いるアクティベータ溶液は、塩化パラジウム（ＰｂＣｌ
2）を０．１ｇ／ｄｍ3、濃度が３７パーセントの塩酸
（ＨＣｌ）を１．０ｍｌ／ｄｍ3の比率で溶解したもの
である。以上により、上記スズ（Ｓｎ）イオンがパラジ
ウム（Ｐｄ）イオンに置換され、パラジウム（Ｐｄ）触
媒の付与工程が終了する。Next, the substrate 2 having the tin (Sn) ions adsorbed thereon is immersed in the activator solution. The activator solution used here is palladium chloride (PbCl
2 ) 0.1 g / dm 3 , hydrochloric acid (HCl) having a concentration of 37 percent was dissolved at a ratio of 1.0 ml / dm 3 . As described above, the tin (Sn) ion is replaced with the palladium (Pd) ion, and the step of applying the palladium (Pd) catalyst is completed.
【００７２】なお、上記パラジウム（Ｐｄ）触媒の付与
工程は、上述に限定されるものではなく、上記のよう
に、センシタイザー溶液とアクティベータ溶液とを用い
るセンシタイザー−アクティベータ方式以外にも、例え
ば、キャタリスト溶液とアクセレータ溶液とを用いるキ
ャタリスト−アクセレータ方式でも構わない。ただし、
後の工程にて形成する上記酸化物半導体膜（チャネル
層）６の平滑性を向上させるためには、小さい触媒を高
密度に付与することが望ましい。したがって、パラジウ
ム（Ｐｄ）を含有するコロイドを触媒に用いるキャタリ
スト−アクセレータ方式よりも、小さな触媒核を形成で
きるパラジウム（Ｐｄ）イオンを用いるセンシタイザー
−アクティベータ方式が好ましい。The step of applying the palladium (Pd) catalyst is not limited to the above, and as described above, other than the sensitizer-activator method using the sensitizer solution and the activator solution, For example, a catalyst-accelerator method using a catalyst solution and an accelerator solution may be used. However,
In order to improve the smoothness of the oxide semiconductor film (channel layer) 6 formed in a later step, it is desirable to apply a small catalyst at a high density. Therefore, the sensitizer-activator method using palladium (Pd) ions capable of forming a small catalyst nucleus is preferable to the catalyst-accelerator method using a colloid containing palladium (Pd) as a catalyst.
【００７３】また、センシタイザー−アクティベータ方
式を用い、特開２０００−３３６４８６号公報に開示さ
れているように、上記スズ（Ｓｎ）イオンを、銀（Ａ
ｇ）イオンとパラジウム（Ｐｄ）イオンとに置換させる
ことにより、触媒核を高密度に付与する方法も好適に用
いることができる。Further, using a sensitizer-activator system, the tin (Sn) ion is replaced with silver (A) as disclosed in JP-A-2000-336486.
It is also possible to suitably use a method of providing the catalyst nuclei at a high density by substituting g) ions with palladium (Pd) ions.
【００７４】次に、パラジウム（Ｐｄ）触媒の金属触媒
層５が形成された基板２上に、酸化物半導体である酸化
亜鉛（ＺｎＯ）からなる酸化物半導体膜（チャネル層）
６を、湿式成膜技術（湿式成膜手段）を用いて成膜す
る。すなわち、上記第２の工程を実施する。Next, an oxide semiconductor film (channel layer) made of zinc oxide (ZnO), which is an oxide semiconductor, is formed on the substrate 2 on which the metal catalyst layer 5 of palladium (Pd) catalyst is formed.
6 is formed using a wet film forming technique (wet film forming means). That is, the second step is performed.
【００７５】以下に、上記酸化物半導体膜（チャネル
層）６の成膜方法を説明する。The method for forming the oxide semiconductor film (channel layer) 6 will be described below.
【００７６】まず、硝酸亜鉛（Ｚｎ（ＮＯ3）2）を０．
０５ｍｏｌ／Ｌに溶解した水溶液に、還元剤としてのジ
メチルアミンボラン（ＤＡＭＢ）を０．１ｍｏｌ／Ｌの
濃度で加えていき、水素指数、つまりペーハ（ｐＨ）が
約６．５となる水溶液を作成する。次に、上記水溶液を
７０℃〜８０℃の温度に保温して、かつ、攪拌し続けた
状態のまま、この溶液中に、上記パラジウム（Ｐｄ）触
媒の金属触媒層５が形成された基板２を浸漬させる。First, zinc nitrate (Zn (NO 3 ) 2 ) was added to 0.
Dimethylamine borane (DAMB) as a reducing agent was added to an aqueous solution dissolved in 05 mol / L at a concentration of 0.1 mol / L to prepare an aqueous solution having a hydrogen index, that is, a pH (pH) of about 6.5. To do. Next, the substrate 2 on which the metal catalyst layer 5 of the palladium (Pd) catalyst is formed in the solution while keeping the aqueous solution at a temperature of 70 ° C. to 80 ° C. and being continuously stirred Soak.
【００７７】これにより、上記パラジウム（Ｐｄ）触媒
が付与された金属触媒層５の表面にのみ、還元反応によ
って上記酸化亜鉛（ＺｎＯ）が析出しはじめ、酸化物半
導体膜６である酸化亜鉛（ＺｎＯ）膜が形成される。な
お、上記の酸化亜鉛（ＺｎＯ）膜の形成方法は、上述し
た、J. Electrochem. Soc., Vol. 144, No.1, p. L3,19
97 等に記載されている周知の方法を利用したものであ
り，化学反応の詳細説明については省略する。As a result, the zinc oxide (ZnO) begins to precipitate due to the reduction reaction only on the surface of the metal catalyst layer 5 to which the palladium (Pd) catalyst is added, and the zinc oxide (ZnO) which is the oxide semiconductor film 6 is deposited. ) A film is formed. The method of forming the zinc oxide (ZnO) film is described in J. Electrochem. Soc., Vol. 144, No. 1, p. L3, 19 described above.
Since the well-known method described in 97 etc. is used, the detailed explanation of the chemical reaction is omitted.
【００７８】次に、上記第３の工程を実施する。Next, the third step is carried out.
【００７９】まず、上記酸化亜鉛（ＺｎＯ）膜上に、ゲ
ート絶縁膜７を形成する。上記のゲート絶縁膜７として
は、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（Ｓｉ
Ｏ2）などの絶縁膜を用いることができる。また、上記
窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（Ｓｉ
Ｏ2）の絶縁膜は、化学気相成長法（ＣＶＤ法）によ
り、０．２〜０．５μｍの厚みで形成することができ
る。もちろん、上記二酸化ケイ素（ＳｉＯ2）などの酸
化物からなる絶縁性酸化膜は、水溶液成膜法または塗布
−焼成法を用いて形成してもよい。First, the gate insulating film 7 is formed on the zinc oxide (ZnO) film. The gate insulating film 7 is made of silicon nitride (SiNx) or silicon dioxide (Si).
An insulating film such as O 2 ) can be used. In addition, the above silicon nitride (SiNx) or silicon dioxide (Si
The insulating film of O 2 ) can be formed to a thickness of 0.2 to 0.5 μm by the chemical vapor deposition method (CVD method). Of course, the insulating oxide film made of an oxide such as silicon dioxide (SiO 2 ) may be formed by an aqueous solution film forming method or a coating-firing method.
【００８０】最後に、上記ゲート絶縁膜７上に、ゲート
電極８を形成する。上記ゲート電極８は、アルミニウム
（Ａｌ）またはチタニウム（Ｔｉ）などの金属膜、ある
いは、ＩＴＯなどの透明導電膜を上記ゲート絶縁膜上に
形成し、上記金属膜あるいは透明導電膜を、周知技術で
あるフォトリソグラフィ技術とエッチング技術とを用い
て所定の電極形状にパターニングすることにより形成さ
れる。Finally, the gate electrode 8 is formed on the gate insulating film 7. For the gate electrode 8, a metal film such as aluminum (Al) or titanium (Ti) or a transparent conductive film such as ITO is formed on the gate insulating film, and the metal film or the transparent conductive film is formed by a known technique. It is formed by patterning into a predetermined electrode shape using a photolithography technique and an etching technique.
【００８１】以上の各工程により、本実施の形態におけ
る、スタガ構造を有する薄膜トランジスタ（ＴＦＴ）１
が得られる。Through the above steps, the thin film transistor (TFT) 1 having the stagger structure in this embodiment is formed.
Is obtained.
【００８２】ところで、上記薄膜トランジスタ（ＴＦ
Ｔ）１の酸化亜鉛（ＺｎＯ）膜は、上述したとおり、上
記パラジウム（Ｐｄ）触媒からなる金属触媒層５上に、
酸化亜鉛（ＺｎＯ）を析出させることにより形成され
た。By the way, the thin film transistor (TF
The zinc oxide (ZnO) film of T) 1 is, as described above, on the metal catalyst layer 5 made of the palladium (Pd) catalyst,
It was formed by depositing zinc oxide (ZnO).
【００８３】この酸化亜鉛（ＺｎＯ）膜の成膜方法で
は、上記パラジウム（Ｐｄ）触媒を核として、酸化亜鉛
（ＺｎＯ）の結晶が成長し始める。それゆえ、上記酸化
亜鉛（ＺｎＯ）の初期の析出段階では、結晶の成長方位
はランダムな方位となる。In this method of forming a zinc oxide (ZnO) film, zinc oxide (ZnO) crystals start to grow with the palladium (Pd) catalyst as a nucleus. Therefore, in the initial precipitation stage of the zinc oxide (ZnO), the crystal growth direction is a random direction.
【００８４】例えば、０．１μｍの膜厚に成長している
酸化亜鉛（ＺｎＯ）膜における膜の結晶の方位を、Ｘ線
回折法を用いて測定した結果、図２に膜厚０.１μｍの
グラフとして示すとおり、結晶がランダムな方位に成長
していることが確認できた。このように、結晶の成長方
位がランダムな方位であると、結晶粒界に隙間が生じ易
く、良質な酸化亜鉛（ＺｎＯ）膜が得られない。For example, the crystal orientation of the film in the zinc oxide (ZnO) film grown to a film thickness of 0.1 μm was measured by the X-ray diffraction method. As shown in the graph, it was confirmed that the crystals grew in random directions. As described above, when the crystal growth direction is a random direction, a gap is likely to be formed in the crystal grain boundary, and a good quality zinc oxide (ZnO) film cannot be obtained.
【００８５】しかし、ウルツ鉱構造の結晶構造を有する
上記酸化亜鉛（ＺｎＯ）の析出工程を更に進め、酸化亜
鉛（ＺｎＯ）膜の膜厚を厚くするに従い、結晶の成長方
位が（０００１）面に揃えられていく現象が確認され
た。より詳しくは、上記酸化亜鉛（ＺｎＯ）膜の膜厚が
０．５μｍ以上になると、（０００１）面の方位に優先
的に揃った状態、つまり（０００１）面に優先配向した
状態にて、酸化亜鉛（ＺｎＯ）の結晶が析出された。However, as the zinc oxide (ZnO) precipitation step having the wurtzite crystal structure is further advanced and the thickness of the zinc oxide (ZnO) film is increased, the crystal growth orientation becomes the (0001) plane. It was confirmed that the phenomena were aligned. More specifically, when the film thickness of the zinc oxide (ZnO) film is 0.5 μm or more, oxidation occurs in a state where the orientation of the (0001) plane is preferentially aligned, that is, a state where the (0001) plane is preferentially oriented. Crystals of zinc (ZnO) were deposited.
【００８６】例えば、１μｍの厚みを有する酸化亜鉛
（ＺｎＯ）膜のＸ線回折測定では、図２に膜厚１μｍの
グラフとして示すとおり、とりわけ（０００２）面にお
いて大きな強度のピークがあらわれた。これは、上記１
μｍの厚みを有する酸化亜鉛（ＺｎＯ）膜における膜の
結晶の方位が、０．１μｍの厚みを有する酸化亜鉛（Ｚ
ｎＯ）膜における膜の結晶の方位よりも、明らかに（０
００１）面の方位に優先配向していることを示してい
る。For example, in the X-ray diffraction measurement of a zinc oxide (ZnO) film having a thickness of 1 μm, as shown in the graph of FIG. 2 for a film thickness of 1 μm, a large intensity peak appeared especially on the (0002) plane. This is the above 1
In the zinc oxide (ZnO) film having a thickness of μm, the crystal orientation of the film is zinc oxide (ZnO) having a thickness of 0.1 μm.
The crystal orientation of the (nO) film is clearly (0
This indicates that the orientation is preferentially oriented to the (001) plane.
【００８７】以上のように、上記酸化亜鉛（ＺｎＯ）膜
の膜厚が０．５μｍ以上になるように、酸化亜鉛（Ｚｎ
Ｏ）膜を形成することにより、膜の表面部分が緻密で結
晶粒界の少ない良質な酸化亜鉛（ＺｎＯ）膜が得られ
る。As described above, the zinc oxide (ZnO) film should have a thickness of 0.5 μm or more.
By forming the O) film, a high-quality zinc oxide (ZnO) film having a dense surface portion with few crystal grain boundaries can be obtained.
【００８８】なお、上記酸化亜鉛（ＺｎＯ）膜の膜厚の
上限は、チャネル層となる酸化亜鉛（ＺｎＯ）膜のスル
ープットの低下、酸化亜鉛（ＺｎＯ）膜の形成時に用い
る水溶液の液質の経時劣化、および、酸化亜鉛（Ｚｎ
Ｏ）膜を備える薄膜トランジスタ（ＴＦＴ）１のオン抵
抗の増加を抑制するため、２μｍとすることが好まし
い。さらには、上記酸化亜鉛（ＺｎＯ）膜の膜厚の上限
を１μｍとすることが、より高品位な薄膜トランジスタ
（ＴＦＴ）１を得る上で好ましい。The upper limit of the film thickness of the zinc oxide (ZnO) film is such that the throughput of the zinc oxide (ZnO) film to be the channel layer is lowered, and the quality of the aqueous solution used when the zinc oxide (ZnO) film is formed is aged. Deterioration and zinc oxide (Zn
In order to suppress an increase in the on-resistance of the thin film transistor (TFT) 1 including the O) film, the thickness is preferably 2 μm. Furthermore, it is preferable that the upper limit of the film thickness of the zinc oxide (ZnO) film is 1 μm in order to obtain a higher quality thin film transistor (TFT) 1.
【００８９】以上により、本実施の形態における薄膜ト
ランジスタ（ＴＦＴ）１では、上記酸化亜鉛（ＺｎＯ）
膜を成膜する前に、基板２に付与される金属触媒層５を
形成するパラジウム（Ｐｄ）触媒が、上記酸化亜鉛（Ｚ
ｎＯ）膜の基板２側にのみ存在している。一方、ゲート
絶縁膜７と酸化亜鉛（ＺｎＯ）膜との間には、その他の
膜等は介在していない。As described above, in the thin film transistor (TFT) 1 of this embodiment, the zinc oxide (ZnO) is used.
Before forming the film, the palladium (Pd) catalyst that forms the metal catalyst layer 5 applied to the substrate 2 is treated with the zinc oxide (Z
It exists only on the substrate 2 side of the (nO) film. On the other hand, no other film or the like is interposed between the gate insulating film 7 and the zinc oxide (ZnO) film.
【００９０】また、上記金属触媒層５上に酸化亜鉛（Ｚ
ｎＯ）膜を析出させて形成する過程において、金属触媒
層５側では、酸化亜鉛（ＺｎＯ）膜の析出初期段階であ
るため、結晶方向がランダムで結晶粒界面の多く存在す
る膜質の悪い酸化亜鉛（ＺｎＯ）膜の層が析出するが、
ゲート絶縁膜側では析出も進行しているため、上記のよ
うな膜質の悪い酸化亜鉛（ＺｎＯ）膜の層は存在しな
い。On the metal catalyst layer 5, zinc oxide (Z
In the process of depositing and forming the (nO) film, since the zinc oxide (ZnO) film is in the initial stage of deposition on the side of the metal catalyst layer 5, the zinc oxide having a poor crystal quality with random crystal directions and many crystal grain interfaces exists. Although a layer of (ZnO) film is deposited,
Since the deposition is also progressing on the gate insulating film side, the zinc oxide (ZnO) film layer having poor film quality as described above does not exist.
【００９１】したがって、薄膜トランジスタ（ＴＦＴ）
１の酸化亜鉛（ＺｎＯ）膜とゲート絶縁膜７との界面、
つまりチャネル界面９に不純物が存在せず、かつ、上記
チャネル界面９における酸化亜鉛（ＺｎＯ）膜の膜質が
良好なため、特性の優れた薄膜トランジスタ（ＴＦＴ）
１を提供することができる。Therefore, a thin film transistor (TFT)
1, the interface between the zinc oxide (ZnO) film and the gate insulating film 7,
That is, since there is no impurity at the channel interface 9 and the film quality of the zinc oxide (ZnO) film at the channel interface 9 is good, a thin film transistor (TFT) having excellent characteristics is obtained.
1 can be provided.
【００９２】この結果、上記薄膜トランジスタ（ＴＦ
Ｔ）１では、電流値のオン／オフ比を６桁以上にでき
た。また、バイアス試験においても閾値シフトが小さ
く、かつ、ヒステリシスも小さい値となった。As a result, the thin film transistor (TF
In T) 1, the on / off ratio of the current value could be 6 digits or more. In the bias test, the threshold shift was small and the hysteresis was small.
【００９３】なお、本実施の形態においては上記酸化物
半導体膜（チャンネル層）６は、酸化亜鉛（ＺｎＯ）膜
であるが、必ずしもこれに限定されず、光学バンドギャ
ップのある程度大きな、可視光に対して透明の酸化物半
導体であればよい。Although the oxide semiconductor film (channel layer) 6 is a zinc oxide (ZnO) film in the present embodiment, it is not necessarily limited to this, and visible light having a large optical bandgap is used. On the other hand, a transparent oxide semiconductor may be used.
【００９４】また、本実施の形態においては上記金属触
媒層５を形成する金属触媒は、パラジウム（Ｐｄ）触媒
であるが、必ずしもこれに限定されず、例えば、銀（Ａ
ｇ）触媒、または、銀（Ａｇ）とパラジウム（Ｐｄ）と
の混合触媒とすることも可能である。Further, in the present embodiment, the metal catalyst forming the metal catalyst layer 5 is a palladium (Pd) catalyst, but it is not necessarily limited to this and, for example, silver (A
g) It is also possible to use a catalyst or a mixed catalyst of silver (Ag) and palladium (Pd).
【００９５】〔実施の形態２〕本発明の他の実施の形態
について図３に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態１の図面に
示した部材と同一の機能を有する部材については、同一
の符号を付し、その説明を省略する。[Second Embodiment] The following will describe another embodiment of the present invention in reference to FIG. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment will be designated by the same reference numerals, and the description thereof will be omitted.
【００９６】本実施の形態の薄膜トランジスタ（ＴＦ
Ｔ）１’は、図３に示すとおり、スタガ型の構成を有し
ている。The thin film transistor of the present embodiment (TF
T) 1 'has a staggered structure as shown in FIG.
【００９７】上記薄膜トランジスタ（ＴＦＴ）１’は、
ガラスまたはプラスチックからなる基板２上の一部に、
上記薄膜トランジスタ（ＴＦＴ）１’の端子（電極）と
なるソース電極３とドレイン電極４とを有している。ま
た、上記基板２、ソース電極３、および、ドレイン電極
４上の一部に、酸化物半導体からなる酸化物半導体膜
（バッファ層、下地膜）１０を有している。さらに、上
記酸化物半導体膜（バッファ層、下地膜）１０上には、
金属触媒層（下地膜）５を有している。そして、上記金
属触媒層５上には、酸化物半導体からなる酸化物半導体
膜（チャネル層）６、ゲート絶縁膜７、ゲート信号を入
力するためのゲート電極８が、この順に備えられてい
る。The thin film transistor (TFT) 1'is
On a part of the substrate 2 made of glass or plastic,
It has a source electrode 3 and a drain electrode 4 which are terminals (electrodes) of the thin film transistor (TFT) 1 '. Further, an oxide semiconductor film (buffer layer, base film) 10 made of an oxide semiconductor is provided on a part of the substrate 2, the source electrode 3, and the drain electrode 4. Further, on the oxide semiconductor film (buffer layer, base film) 10,
It has a metal catalyst layer (base film) 5. An oxide semiconductor film (channel layer) 6 made of an oxide semiconductor, a gate insulating film 7, and a gate electrode 8 for inputting a gate signal are provided in this order on the metal catalyst layer 5.
【００９８】したがって、上記薄膜トランジスタ（ＴＦ
Ｔ）１’は、酸化物半導体膜をチャネル層に用いる薄膜
トランジスタにおいて、下地となる基板２上に、上記酸
化物半導体膜６が形成される下地膜（例えば、酸化物半
導体膜１０、金属触媒層５）、上記酸化物半導体膜６、
ゲート絶縁膜７、および、ゲート電極８が、この順に形
成されていることを特徴とする構成を備えている。Therefore, the thin film transistor (TF
T) 1 ′ is a base film (for example, the oxide semiconductor film 10 or a metal catalyst layer) on which the oxide semiconductor film 6 is formed on the base substrate 2 in a thin film transistor using an oxide semiconductor film as a channel layer. 5), the oxide semiconductor film 6,
The gate insulating film 7 and the gate electrode 8 are formed in this order.
【００９９】なお、以下の説明においては、便宜上、上
記酸化物半導体膜（バッファ層、下地膜）１０を第２の
酸化物半導体膜（バッファ層）１０と記載する。また、
以降の説明では、上記酸化物半導体膜（チャネル層）６
を、第１の酸化物半導体膜（チャネル層）６と呼び換え
ることにする。In the following description, the oxide semiconductor film (buffer layer, base film) 10 is referred to as a second oxide semiconductor film (buffer layer) 10 for convenience. Also,
In the following description, the oxide semiconductor film (channel layer) 6
Will be referred to as the first oxide semiconductor film (channel layer) 6.
【０１００】次に、上記薄膜トランジスタ（ＴＦＴ）
１’の製造方法について説明する。Next, the above thin film transistor (TFT)
The manufacturing method of 1'will be described.
【０１０１】本発明に係る、酸化物半導体膜をチャネル
層に用いる薄膜トランジスタ（ＴＦＴ）１’の製造方法
は、３つの主要な工程を含んでいる。第１の工程は、下
地となる基板２上に、上記第１の酸化物半導体膜６が形
成される下地膜を形成する工程である。第２の工程は、
上記下地膜上に、水溶液中で成膜を行なうことにより第
１の酸化物半導体膜６を形成する工程である。第３の工
程は、上記第１の酸化物半導体膜６上に、ゲート絶縁膜
７、および、ゲート電極８を、この順に形成する工程で
ある。The method of manufacturing a thin film transistor (TFT) 1'using an oxide semiconductor film as a channel layer according to the present invention includes three main steps. The first step is a step of forming a base film on which the first oxide semiconductor film 6 is formed, on the substrate 2 serving as a base. The second step is
It is a step of forming the first oxide semiconductor film 6 on the base film by forming a film in an aqueous solution. The third step is a step of forming the gate insulating film 7 and the gate electrode 8 on the first oxide semiconductor film 6 in this order.
【０１０２】以下、薄膜トランジスタ（ＴＦＴ）１’の
製造方法を具体的に説明する。Hereinafter, a method of manufacturing the thin film transistor (TFT) 1'will be specifically described.
【０１０３】まず、上記の第１の工程の前段階として、
アルミニウム（Ａｌ）またはチタニウム（Ｔｉ）などの
金属膜、あるいは、ＩＴＯなどの透明導電膜を、上記基
板２上に形成する。さらに、上記金属膜あるいは透明導
電膜を、周知技術であるフォトリソグラフィ技術とエッ
チング技術とを用いて所定の電極形状にパターニングこ
とにより、上記ソース電極３とドレイン電極４とを形成
する。なお、上記基板２は、ガラスまたはプラスチック
に限られず、例えば、ガラスまたはプラスチック上に絶
縁膜を有するものであってもよい。First, as a pre-stage of the above-mentioned first step,
A metal film such as aluminum (Al) or titanium (Ti) or a transparent conductive film such as ITO is formed on the substrate 2. Further, the source electrode 3 and the drain electrode 4 are formed by patterning the metal film or the transparent conductive film into a predetermined electrode shape by using a well-known photolithography technique and etching technique. The substrate 2 is not limited to glass or plastic, and may have, for example, an insulating film on glass or plastic.
【０１０４】次に、上記ソース電極３とドレイン電極４
とが形成された基板２の表面に、酸化亜鉛（ＺｎＯ）か
らなる第２の酸化物半導体膜（バッファ層）１０、つま
り、第２の酸化亜鉛（ＺｎＯ）膜を形成する。このバッ
ファ層である第２の酸化亜鉛（ＺｎＯ）膜は、スパッタ
法またはパルスレーザデポジション法などの乾式成膜法
によって、形成することができる。なお、上記第２の酸
化亜鉛（ＺｎＯ）膜の形成には、湿式成膜法（湿式成膜
技術）は適していない。これは、湿式成膜法を用いて、
バッファ層のような薄膜を形成しても、良好な結晶性
（一軸配向性）を有する膜を得ることができないためで
ある。つまり、湿式成膜法において良好な結晶性を有す
る膜を形成するためには、いわゆるセルフオリエンテー
ション作用を用いなければならず、ある程度、膜厚を厚
くする必要があるためである。Next, the source electrode 3 and the drain electrode 4 are formed.
A second oxide semiconductor film (buffer layer) 10 made of zinc oxide (ZnO), that is, a second zinc oxide (ZnO) film is formed on the surface of the substrate 2 on which and are formed. The second zinc oxide (ZnO) film that is the buffer layer can be formed by a dry film forming method such as a sputtering method or a pulse laser deposition method. The wet film forming method (wet film forming technique) is not suitable for forming the second zinc oxide (ZnO) film. This uses a wet film-forming method,
This is because even if a thin film such as a buffer layer is formed, a film having good crystallinity (uniaxial orientation) cannot be obtained. That is, in order to form a film having good crystallinity in the wet film forming method, the so-called self-orientation action must be used, and the film thickness must be increased to some extent.
【０１０５】また、スパッタ法では、大きな面積を有す
る基板に対して酸化亜鉛（ＺｎＯ）膜の形成が可能であ
るが、チャネル層に用いられる程度の結晶性の高い膜を
得ることは困難である。しかし、バッファ層はチャネル
層ほどの結晶性の高さを必要としないため、スパッタ法
を用いることにより、大きな面積を有する基板に対し
て、上記第２の酸化亜鉛（ＺｎＯ）膜の形成が可能とな
る。それゆえ、上記基板２が大きな面積を有する基板で
ある場合、第２の酸化亜鉛（ＺｎＯ）膜の形成には、ス
パッタ法が好適に用いられる。Further, although a zinc oxide (ZnO) film can be formed on a substrate having a large area by the sputtering method, it is difficult to obtain a film having high crystallinity for use as a channel layer. . However, since the buffer layer does not require as high crystallinity as the channel layer, the second zinc oxide (ZnO) film can be formed on a substrate having a large area by using a sputtering method. Becomes Therefore, when the substrate 2 is a substrate having a large area, the sputtering method is preferably used for forming the second zinc oxide (ZnO) film.
【０１０６】上記スパッタ法で成膜された第２の酸化亜
鉛（ＺｎＯ）膜の膜厚が、０．１μｍ程度であれば、あ
る程度、結晶の成長方位が（０００１）面に優先配向し
た緻密な膜が得られる。しかし、第２の酸化亜鉛（Ｚｎ
Ｏ）膜の膜厚が、上記のように０．１μｍ以上になる
と、膜厚方向の抵抗値が大きくなってしまう。If the film thickness of the second zinc oxide (ZnO) film formed by the above-mentioned sputtering method is about 0.1 μm, the crystal growth orientation is dense to some extent preferentially oriented to the (0001) plane. A film is obtained. However, the second zinc oxide (Zn
When the film thickness of the (O) film is 0.1 μm or more as described above, the resistance value in the film thickness direction becomes large.
【０１０７】一方、スパッタ法で成膜された第２の酸化
亜鉛（ＺｎＯ）膜の膜厚が、例え０．０１μｍであって
も、上記第２の酸化亜鉛（ＺｎＯ）膜にアニール処理を
施すことにより、第２の酸化亜鉛（ＺｎＯ）膜の配向性
がさらに向上し、より（０００１）面に優先配向した膜
を得ることが可能である。On the other hand, even if the thickness of the second zinc oxide (ZnO) film formed by the sputtering method is 0.01 μm, the second zinc oxide (ZnO) film is annealed. As a result, the orientation of the second zinc oxide (ZnO) film is further improved, and it is possible to obtain a film in which the (0001) plane is preferentially oriented.
【０１０８】そのため、上記第２の酸化亜鉛（ＺｎＯ）
膜の膜厚は、０．０１〜０．１μｍの範囲とすることが
好ましい。Therefore, the second zinc oxide (ZnO)
The film thickness is preferably in the range of 0.01 to 0.1 μm.
【０１０９】なお、上記アニール処理は、大気中で約１
時間、４００℃〜５００℃の温度に加熱して処理を行な
った。The annealing treatment is performed in the atmosphere at about 1
The treatment was performed by heating to a temperature of 400 ° C. to 500 ° C. for an hour.
【０１１０】次に、上記ソース電極３、ドレイン電極
４、および、第２の酸化亜鉛（ＺｎＯ）膜とが形成され
た基板２の表面に、パラジウム（Ｐｄ）触媒を付与し、
上記金属触媒層５を形成する。すなわち、上記第１の工
程を実施する。以下に、上記パラジウム（Ｐｄ）触媒の
付与工程について説明する。ここで、金属触媒層５は、
後述する還元反応の誘発材として用いられる。なお、第
２の酸化物半導体膜(チャネル層)１０と金属触媒層５と
をまとめて下地膜という。Next, a palladium (Pd) catalyst is applied to the surface of the substrate 2 on which the source electrode 3, the drain electrode 4, and the second zinc oxide (ZnO) film are formed,
The metal catalyst layer 5 is formed. That is, the first step is performed. The step of applying the palladium (Pd) catalyst will be described below. Here, the metal catalyst layer 5 is
It is used as an inducer of the reduction reaction described later. The second oxide semiconductor film (channel layer) 10 and the metal catalyst layer 5 are collectively referred to as a base film.
【０１１１】まず、上記ソース電極３、ドレイン電極
４、第２の酸化亜鉛（ＺｎＯ）膜とが形成された基板２
を、センシタイザー溶液に浸漬させる。ここで用いたセ
ンシタイザー溶液は、二水和塩化スズ（ＳｎＣｌ2・２
Ｈ2Ｏ）を１ｇ／ｄｍ3、濃度が３７パーセントの塩酸
（ＨＣｌ）を１．０ｍｌ／ｄｍ3の比率で溶解したもの
である。これにより、上記ソース電極３、ドレイン電極
４、第２の酸化亜鉛（ＺｎＯ）膜、および、基板２上
に、スズ（Ｓｎ）イオンを吸着させる。First, the substrate 2 on which the source electrode 3, the drain electrode 4, and the second zinc oxide (ZnO) film are formed.
Are immersed in the sensitizer solution. The sensitizer solution used here is tin dihydrate (SnCl 2 · 2).
H 2 O) was dissolved at a ratio of 1 g / dm 3 and hydrochloric acid (HCl) having a concentration of 37% at a ratio of 1.0 ml / dm 3 . Thereby, tin (Sn) ions are adsorbed on the source electrode 3, the drain electrode 4, the second zinc oxide (ZnO) film, and the substrate 2.
【０１１２】次に、このスズ（Ｓｎ）イオンが吸着した
基板２を、アクティベータ溶液に浸漬させる。ここで用
いたアクティベータ溶液は、塩化パラジウム（ＰｂＣｌ
2）を０．１ｇ／ｄｍ3、濃度が３７パーセントの塩酸
（ＨＣｌ）を１．０ｍｌ／ｄｍ3の比率で溶解したもの
である。以上により、上記スズ（Ｓｎ）イオンがパラジ
ウム（Ｐｄ）イオンに置換され、パラジウム（Ｐｄ）触
媒の付与工程が終了する。Next, the substrate 2 having the tin (Sn) ions adsorbed thereon is immersed in the activator solution. The activator solution used here is palladium chloride (PbCl
2 ) 0.1 g / dm 3 , hydrochloric acid (HCl) having a concentration of 37 percent was dissolved at a ratio of 1.0 ml / dm 3 . As described above, the tin (Sn) ion is replaced with the palladium (Pd) ion, and the step of applying the palladium (Pd) catalyst is completed.
【０１１３】なお、上記パラジウム（Ｐｄ）触媒の付与
工程は、上述に限定されるものではなく、上記のよう
に、センシタイザー溶液とアクティベータ溶液とを用い
るセンシタイザー−アクティベータ方式以外にも、例え
ば、キャタリスト溶液とアクセレータ溶液とを用いるキ
ャタリスト−アクセレータ方式でも構わない。ただし、
後の工程にて形成する上記第１の酸化物半導体膜（チャ
ネル層）６の平滑性を向上させるためには、小さい触媒
を高密度に付与することが望ましい。したがって、パラ
ジウム（Ｐｄ）を含有するコロイドを触媒に用いるキャ
タリスト−アクセレータ方式よりも、小さな触媒核を形
成できるパラジウム（Ｐｄ）イオンを用いるセンシタイ
ザー−アクティベータ方式が好ましい。The step of applying the palladium (Pd) catalyst is not limited to the above, and as described above, other than the sensitizer-activator method using the sensitizer solution and the activator solution, For example, a catalyst-accelerator method using a catalyst solution and an accelerator solution may be used. However,
In order to improve the smoothness of the first oxide semiconductor film (channel layer) 6 formed in a later step, it is desirable to add a small catalyst at a high density. Therefore, the sensitizer-activator method using palladium (Pd) ions capable of forming a small catalyst nucleus is preferable to the catalyst-accelerator method using a colloid containing palladium (Pd) as a catalyst.
【０１１４】また、センシタイザー−アクティベータ方
式を用い、特開２０００−３３６４８６号公報に開示さ
れているように、上記スズ（Ｓｎ）イオンを、銀（Ａ
ｇ）イオンとパラジウム（Ｐｄ）イオンとに置換させる
ことにより、触媒核を高密度に付与する方法も好適に用
いることができる。Further, using the sensitizer-activator system, the tin (Sn) ion is replaced with silver (A) as disclosed in JP-A-2000-336486.
It is also possible to suitably use a method of providing the catalyst nuclei at a high density by substituting g) ions with palladium (Pd) ions.
【０１１５】次に、上記第２の酸化亜鉛（ＺｎＯ）膜上
にパラジウム（Ｐｄ）触媒の金属触媒層５が形成された
基板２上に、酸化物半導体である酸化亜鉛（ＺｎＯ）か
らなる第１の酸化物半導体膜（チャネル層）６を、湿式
成膜技術（湿式成膜手段）を用いて成膜する。すなわ
ち、上記第２の工程を実施する。Next, on the substrate 2 in which the metal catalyst layer 5 of the palladium (Pd) catalyst was formed on the second zinc oxide (ZnO) film, a first layer of zinc oxide (ZnO), which is an oxide semiconductor, was formed. The oxide semiconductor film (channel layer) 6 of No. 1 is formed by using a wet film forming technique (wet film forming means). That is, the second step is performed.
【０１１６】以下に、上記第１の酸化物半導体膜（チャ
ネル層）６の成膜方法を説明する。A method for forming the first oxide semiconductor film (channel layer) 6 will be described below.
【０１１７】まず、硝酸亜鉛（Ｚｎ（ＮＯ3）2）を０．
０５ｍｏｌ／Ｌに溶解した水溶液に、還元剤としてのジ
メチルアミンボラン（ＤＡＭＢ）を０．１ｍｏｌ／Ｌの
濃度で加えていき、水素指数、つまりペーハ（ｐＨ）が
約６．５となる水溶液を作成する。次に、上記水溶液を
７０〜８０℃の温度に保温して、かつ、攪拌し続けた状
態のまま、この溶液中に、上記パラジウム（Ｐｄ）触媒
の金属触媒層５が形成された基板２を浸漬させる。First, zinc nitrate (Zn (NO 3 ) 2 ) was added to 0.
Dimethylamine borane (DAMB) as a reducing agent was added to an aqueous solution dissolved in 05 mol / L at a concentration of 0.1 mol / L to prepare an aqueous solution having a hydrogen index, that is, a pH (pH) of about 6.5. To do. Next, the substrate 2 having the metal catalyst layer 5 of the palladium (Pd) catalyst formed therein is kept in the solution while keeping the aqueous solution at a temperature of 70 to 80 ° C. and being continuously stirred. Let it soak.
【０１１８】これにより、上記パラジウム（Ｐｄ）触媒
が付与された金属触媒層５の表面にのみ、上記酸化亜鉛
（ＺｎＯ）が析出しはじめ、第１の酸化物半導体膜６で
ある第１の酸化亜鉛（ＺｎＯ）膜が形成される。なお、
上記の第１の酸化亜鉛（ＺｎＯ）膜の形成方法は、上述
した、J. Electrochem. Soc., Vol. 144, No.1, p. L3,
1997 等に記載されている周知の方法を利用したもので
あり，化学反応の詳細説明については省略する。As a result, the zinc oxide (ZnO) begins to precipitate only on the surface of the metal catalyst layer 5 to which the palladium (Pd) catalyst has been added, and the first oxide that is the first oxide semiconductor film 6 is oxidized. A zinc (ZnO) film is formed. In addition,
The method for forming the first zinc oxide (ZnO) film is described in J. Electrochem. Soc., Vol. 144, No. 1, p. L3,
The well-known method described in 1997 etc. was used, and a detailed explanation of the chemical reaction is omitted.
【０１１９】次に、上記第３の工程を実施する。Next, the third step is carried out.
【０１２０】まず、上記第１の酸化亜鉛（ＺｎＯ）膜上
に、ゲート絶縁膜７を形成する。上記のゲート絶縁膜７
としては、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素
（ＳｉＯ2）などの絶縁膜を用いることができる。ま
た、上記窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素
（ＳｉＯ2）の絶縁膜は、化学気相成長法（ＣＶＤ法）
により、０．２〜０．５μｍの厚みで形成することがで
きる。もちろん、上記二酸化ケイ素（ＳｉＯ2）などの
酸化物からなる絶縁性酸化膜は、水溶液成膜法または塗
布−焼成法を用いて形成してもよい。First, the gate insulating film 7 is formed on the first zinc oxide (ZnO) film. The above gate insulating film 7
An insulating film such as silicon nitride (SiNx) or silicon dioxide (SiO 2 ) can be used as the material. The insulating film made of silicon nitride (SiNx) or silicon dioxide (SiO 2 ) is formed by chemical vapor deposition (CVD method).
Thus, it can be formed with a thickness of 0.2 to 0.5 μm. Of course, the insulating oxide film made of an oxide such as silicon dioxide (SiO 2 ) may be formed by an aqueous solution film forming method or a coating-firing method.
【０１２１】最後に、上記ゲート絶縁膜７上に、ゲート
電極８を形成する。上記ゲート電極８は、アルミニウム
（Ａｌ）またはチタニウム（Ｔｉ）などの金属膜、ある
いは、ＩＴＯなどの透明導電膜を上記ゲート絶縁膜上に
形成し、上記金属膜あるいは透明導電膜を、周知技術で
あるフォトリソグラフィ技術とエッチング技術とを用い
て所定の電極形状にパターニングことにより形成され
る。Finally, a gate electrode 8 is formed on the gate insulating film 7. For the gate electrode 8, a metal film such as aluminum (Al) or titanium (Ti) or a transparent conductive film such as ITO is formed on the gate insulating film, and the metal film or the transparent conductive film is formed by a known technique. It is formed by patterning into a predetermined electrode shape using a certain photolithography technique and etching technique.
【０１２２】以上の各工程により、本実施の形態におけ
る、スタガ構造を有する薄膜トランジスタ（ＴＦＴ）
１’が得られる。Through the above steps, a thin film transistor (TFT) having a stagger structure in this embodiment is formed.
1'is obtained.
【０１２３】ところで、本実施の形態においては、上記
第１の酸化亜鉛（ＺｎＯ）膜を形成する酸化亜鉛（Ｚｎ
Ｏ）の結晶は、パラジウム（Ｐｄ）触媒を核として成長
し始めたにもかかわらず、バッファ層である上記第２の
酸化亜鉛（ＺｎＯ）膜の配向性の影響を受けて、析出の
初期段階から比較的に成長方向が揃うこととなる。つま
り、上記第１の酸化亜鉛（ＺｎＯ）膜も、（０００１）
面に優先配向した膜となる。By the way, in this embodiment, the zinc oxide (ZnO) forming the first zinc oxide (ZnO) film is formed.
Although the crystals of O) started to grow with a palladium (Pd) catalyst as a nucleus, they were affected by the orientation of the second zinc oxide (ZnO) film that was the buffer layer, and the initial stage of precipitation. Therefore, the growth directions are relatively aligned. That is, the first zinc oxide (ZnO) film also has (0001)
The film is preferentially oriented on the surface.
【０１２４】したがって、０．２〜０．３μｍ程度の厚
みを有する第１の酸化亜鉛（ＺｎＯ）膜であっても、上
記薄膜トランジスタ（ＴＦＴ）１’のチャネル層として
使用することが可能となる。Therefore, even the first zinc oxide (ZnO) film having a thickness of about 0.2 to 0.3 μm can be used as the channel layer of the thin film transistor (TFT) 1 ′.
【０１２５】この場合に、バッファ層である第２の酸化
亜鉛（ＺｎＯ）膜の結晶性よりも、チャネル層として利
用する第１の酸化亜鉛（ＺｎＯ）膜の結晶性が高くなる
ように、上記第２の酸化亜鉛（ＺｎＯ）膜を形成する必
要がある。In this case, the crystallinity of the first zinc oxide (ZnO) film used as the channel layer is higher than that of the second zinc oxide (ZnO) film which is the buffer layer. It is necessary to form a second zinc oxide (ZnO) film.
【０１２６】これは、第１の酸化亜鉛（ＺｎＯ）膜の結
晶性を第２の酸化亜鉛（ＺｎＯ）膜の結晶性よりも高く
することにより、第１の酸化亜鉛（ＺｎＯ）膜の結晶粒
界の密度を減少させて、チャネル層にとって重要な要素
であるキャリアの移動度を、バッファ層のキャリアの移
動度よりも向上させるためである。これにより、オン抵
抗の低減が図れる。This is because the crystallinity of the first zinc oxide (ZnO) film is made higher than that of the second zinc oxide (ZnO) film, so that the crystal grain of the first zinc oxide (ZnO) film is increased. This is because the field density is reduced to improve the mobility of carriers, which is an important factor for the channel layer, more than the mobility of carriers in the buffer layer. As a result, the on-resistance can be reduced.
【０１２７】なお、膜の結晶性の比較においては、結晶
の配向性が単一方向に揃っている場合、Ｘ線回折法によ
り得られた回折ピークの半値幅が他方に比べて狭い方の
膜を結晶性が高い膜という。In the comparison of the crystallinity of the films, when the crystal orientations are aligned in a single direction, the film whose half value width of the diffraction peak obtained by the X-ray diffraction method is narrower than that of the other film. Is called a film with high crystallinity.
【０１２８】以上により、本実施の形態における薄膜ト
ランジスタ（ＴＦＴ）１’では、上記第１の酸化亜鉛
（ＺｎＯ）膜を成膜する前に、第２の酸化亜鉛（Ｚｎ
Ｏ）に付与される、金属触媒層５を形成するパラジウム
（Ｐｄ）触媒が、上記第１の酸化亜鉛（ＺｎＯ）膜の基
板２側にのみ存在している。一方、ゲート絶縁膜７と第
１の酸化亜鉛（ＺｎＯ）膜との間には、その他の膜等は
介在していない。As described above, in the thin film transistor (TFT) 1 ′ of this embodiment, the second zinc oxide (ZnO) film is formed before the first zinc oxide (ZnO) film is formed.
The palladium (Pd) catalyst that forms the metal catalyst layer 5 and is added to O) exists only on the substrate 2 side of the first zinc oxide (ZnO) film. On the other hand, no other film or the like is interposed between the gate insulating film 7 and the first zinc oxide (ZnO) film.
【０１２９】また、上記第２の酸化亜鉛（ＺｎＯ）膜上
に第１の酸化亜鉛（ＺｎＯ）膜を析出させて形成する際
には、第１の酸化亜鉛（ＺｎＯ）膜は、同一組成を有
し、結晶の優先配向面が略等しい第２の酸化亜鉛（Ｚｎ
Ｏ）膜上に形成されることになる。つまり、上記第２の
酸化亜鉛（ＺｎＯ）膜をバッファ層として、上記第１の
酸化亜鉛（ＺｎＯ）膜は形成される。When the first zinc oxide (ZnO) film is formed by depositing it on the second zinc oxide (ZnO) film, the first zinc oxide (ZnO) film has the same composition. And a second zinc oxide (Zn
O) will be formed on the film. That is, the first zinc oxide (ZnO) film is formed using the second zinc oxide (ZnO) film as a buffer layer.
【０１３０】それゆえ、上記第１の酸化亜鉛（ＺｎＯ）
膜は、析出当初から、第２の酸化亜鉛（ＺｎＯ）膜の優
先配向面と同じ優先配向面を有し、上記第１の酸化亜鉛
（ＺｎＯ）膜の厚みが薄くても、結晶性の高い膜とする
ことが可能となる。Therefore, the above first zinc oxide (ZnO)
From the beginning of deposition, the film has the same preferential orientation plane as the preferential orientation plane of the second zinc oxide (ZnO) film, and has high crystallinity even when the thickness of the first zinc oxide (ZnO) film is thin. It can be a film.
【０１３１】したがって、薄膜トランジスタ（ＴＦＴ）
１’の第１の酸化亜鉛（ＺｎＯ）膜とゲート絶縁膜７と
の界面、つまりチャネル界面９に不純物が存在せず、か
つ、上記チャネル界面９における酸化亜鉛（ＺｎＯ）膜
の膜質が良好なため、特性の優れた薄膜トランジスタ
（ＴＦＴ）１’を提供することができる。Therefore, a thin film transistor (TFT)
Impurities do not exist at the interface between the 1'first zinc oxide (ZnO) film and the gate insulating film 7, that is, the channel interface 9, and the film quality of the zinc oxide (ZnO) film at the channel interface 9 is good. Therefore, a thin film transistor (TFT) 1'having excellent characteristics can be provided.
【０１３２】一般に、湿式成膜技術を用いて得られた酸
化亜鉛（ＺｎＯ）膜は、スパッタ法で得られる酸化亜鉛
（ＺｎＯ）膜よりも結晶性の面では優れているが、配向
性を整えるのが困難である。Generally, the zinc oxide (ZnO) film obtained by the wet film forming technique is superior in crystallinity to the zinc oxide (ZnO) film obtained by the sputtering method, but the orientation is adjusted. Is difficult.
【０１３３】しかし、上記のように、第１の酸化亜鉛
（ＺｎＯ）膜を形成することにより、湿式成膜による結
晶性良さを保ちながら、配向性も向上させることが可能
となる。However, by forming the first zinc oxide (ZnO) film as described above, it is possible to improve the orientation while maintaining the good crystallinity by the wet film formation.
【０１３４】この結果、上記薄膜トランジスタ（ＴＦ
Ｔ）１'では、電流値のオン／オフ比を６桁以上にでき
た。また、バイアス試験においても閾値シフトが小さ
く、かつ、ヒステリシスも小さい値となった。As a result, the thin film transistor (TF
In T) 1 ′, the on / off ratio of the current value could be set to 6 digits or more. In the bias test, the threshold shift was small and the hysteresis was small.
【０１３５】なお、本実施の形態においては上記第１の
酸化物半導体膜（チャンネル層）６は、第１の酸化亜鉛
（ＺｎＯ）膜であるが、必ずしもこれに限定されず、光
学バンドギャップのある程度大きな、可視光に対して透
明の酸化物半導体であればよい。Although the first oxide semiconductor film (channel layer) 6 is the first zinc oxide (ZnO) film in the present embodiment, the present invention is not necessarily limited to this, and the optical bandgap Any oxide semiconductor that is large to some extent and is transparent to visible light may be used.
【０１３６】また、本実施の形態においては上記金属触
媒層５を形成する金属触媒は、パラジウム（Ｐｄ）触媒
であるが、必ずしもこれに限定されず、例えば、銀（Ａ
ｇ）触媒、または、銀（Ａｇ）とパラジウム（Ｐｄ）と
の混合触媒とすることも可能である。Further, in the present embodiment, the metal catalyst forming the metal catalyst layer 5 is a palladium (Pd) catalyst, but it is not necessarily limited to this and, for example, silver (A
g) It is also possible to use a catalyst or a mixed catalyst of silver (Ag) and palladium (Pd).
【０１３７】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。例えば、上記実施の形態では、第１の酸化亜
鉛（ＺｎＯ）膜を形成する前に、パラジウム（Ｐｄ）触
媒を第１の酸化亜鉛（ＺｎＯ）膜上に付与して金属触媒
層５を形成したが、特にこれに限定するものではなく、
パラジウム（Ｐｄ）触媒を付与するかわりに、上記第２
の酸化亜鉛（ＺｎＯ）膜上に紫外線を照射することも可
能である。なお、この場合は、第２の酸化物半導体膜１
０である第２の酸化亜鉛（ＺｎＯ）膜を下地膜という。The present invention is not limited to the above embodiment, but various modifications can be made within the scope of the present invention. For example, in the above-described embodiment, the palladium (Pd) catalyst is applied onto the first zinc oxide (ZnO) film to form the metal catalyst layer 5 before forming the first zinc oxide (ZnO) film. However, it is not particularly limited to this,
Instead of adding the palladium (Pd) catalyst, the second
It is also possible to irradiate the above zinc oxide (ZnO) film with ultraviolet rays. In this case, the second oxide semiconductor film 1
The second zinc oxide (ZnO) film having 0 is called a base film.
【０１３８】以下に、上記紫外線の照射方法について説
明する。The method of irradiating the ultraviolet rays will be described below.
【０１３９】まず、紫外線照射を行なう前に、上述した
方法を用いて、バッファ層である上記第２の酸化亜鉛
（ＺｎＯ）膜を形成しておく。First, before the ultraviolet irradiation, the above-mentioned second zinc oxide (ZnO) film which is the buffer layer is formed by the above-mentioned method.
【０１４０】次に、硝酸亜鉛（Ｚｎ（ＮＯ3）2）を０．
０５ｍｏｌ／Ｌに溶解した水溶液に、還元剤としてのジ
メチルアミンボラン（ＤＡＭＢ）を０．１ｍｏｌ／Ｌの
濃度で加えていき、水素指数、つまりペーハ（ｐＨ）が
約６．５となる水溶液を作成し、上記水溶液を７０℃〜
８０℃の温度に保温する。Next, zinc nitrate (Zn (NO 3 ) 2 ) was added to 0.
Dimethylamine borane (DAMB) as a reducing agent was added to an aqueous solution dissolved in 05 mol / L at a concentration of 0.1 mol / L to prepare an aqueous solution having a hydrogen index, that is, a pH (pH) of about 6.5. The above aqueous solution at 70 ° C.
Incubate at a temperature of 80 ° C.
【０１４１】そして、上記溶液中に第２の酸化亜鉛（Ｚ
ｎＯ）膜が形成された基板２を浸漬させたまま、第２の
酸化亜鉛（ＺｎＯ）膜の表面に紫外線を照射する。上記
紫外線は、超高圧水銀ランプを用いて発生させ、その波
長が３６５〜３８５ｎｍ近傍のものを用いる。つまり、
上記第２の酸化亜鉛（ＺｎＯ）膜の光学バンドギャップ
が約３．２ｅＶであるため、これと同じ程度の値を有す
る３６５〜３８５ｎｍ近傍の波長の紫外線を用いる。Then, the second zinc oxide (Z
The surface of the second zinc oxide (ZnO) film is irradiated with ultraviolet rays while the substrate 2 having the (nO) film formed thereon is immersed. The ultraviolet ray is generated by using an ultra-high pressure mercury lamp, and its wavelength is around 365 to 385 nm. That is,
Since the optical bandgap of the second zinc oxide (ZnO) film is about 3.2 eV, ultraviolet light having a wavelength in the vicinity of 365 to 385 nm having a value similar to this is used.
【０１４２】以上により、上記第２の酸化亜鉛（Ｚｎ
Ｏ）膜からは、光触媒作用によって、電子が供給され、
第１の酸化亜鉛（ＺｎＯ）膜を形成する酸化亜鉛（Ｚｎ
Ｏ）の析出反応が開始される。As described above, the second zinc oxide (Zn
Electrons are supplied from the O) film by photocatalysis,
Zinc oxide (ZnO) forming the first zinc oxide (ZnO) film
The precipitation reaction of O) is started.
【０１４３】上記のように紫外線を用いれば、金属触媒
の付与が必要でなくなり、より平坦性の優れた第１の酸
化亜鉛（ＺｎＯ）膜を得られるとともに、上述したよう
に、第２の酸化亜鉛（ＺｎＯ）膜の配向性の影響を受け
て、配向性の優れた酸化亜鉛（ＺｎＯ）膜を得ることが
可能となる。When ultraviolet rays are used as described above, it is not necessary to apply a metal catalyst, and a first zinc oxide (ZnO) film having more excellent flatness can be obtained, and as described above, the second oxidation is performed. It is possible to obtain a zinc oxide (ZnO) film having excellent orientation due to the influence of the orientation of the zinc (ZnO) film.
【０１４４】[0144]
【発明の効果】本発明の薄膜トランジスタは、以上のよ
うに、下地となる基板上に、上記酸化物半導体膜が形成
される下地膜、上記酸化物半導体膜、ゲート絶縁膜、お
よび、ゲート電極が、この順に形成されているものであ
る。As described above, in the thin film transistor of the present invention, the base film on which the oxide semiconductor film is formed, the oxide semiconductor film, the gate insulating film, and the gate electrode are formed on the base substrate. , Are formed in this order.
【０１４５】それゆえ、薄膜トランジスタの酸化物半導
体膜とゲート絶縁膜との界面、つまりチャネル界面に不
純物が存在せず、かつ、上記チャネル界面における酸化
物半導体の膜質が良好なため、特性の優れた、すなわ
ち、トランジスタのＯＮ／ＯＦＦ比が大きく、かつ、閾
値シフトおよびヒステリシスが小さい薄膜トランジスタ
を提供することができるという効果を奏する。Therefore, no impurities are present at the interface between the oxide semiconductor film and the gate insulating film of the thin film transistor, that is, the channel interface, and the film quality of the oxide semiconductor at the channel interface is good, so that the characteristics are excellent. That is, it is possible to provide a thin film transistor having a large ON / OFF ratio of the transistor and small threshold shift and hysteresis.
【０１４６】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、下地膜が、上記酸化物半
導体膜を形成する際の還元反応を誘発する金属触媒層で
あるものである。Further, in the thin film transistor of the invention, in the thin film transistor described above, the base film is a metal catalyst layer which induces a reduction reaction when forming the oxide semiconductor film.
【０１４７】それゆえ、大きな面積を有する基板に適し
た湿式成膜技術を用いて、酸化物半導体膜を成膜するこ
とが可能となるという効果を奏する。Therefore, there is an effect that the oxide semiconductor film can be formed by using a wet film forming technique suitable for a substrate having a large area.
【０１４８】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、酸化物半導体膜が、酸化
亜鉛を主成分とする膜であるものである。Further, in the thin film transistor of the invention, in the above thin film transistor, the oxide semiconductor film is a film containing zinc oxide as a main component.
【０１４９】それゆえ、上述した効果に加えて、可視光
に対して透明となる薄膜トランジスタを得ることができ
る。したがって、光の利用効率を向上させることが可能
となり、かつ、不要な光励起キャリアの発生を防止する
ことができる薄膜トランジスタを提供することができる
という効果を奏する。Therefore, in addition to the effects described above, a thin film transistor which is transparent to visible light can be obtained. Therefore, it is possible to improve the light utilization efficiency and to provide a thin film transistor that can prevent the generation of unnecessary photoexcited carriers.
【０１５０】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、酸化物半導体膜の膜厚
が、０．５μｍ〜２．０μｍであるものである。The thin film transistor of the present invention is the above thin film transistor, wherein the oxide semiconductor film has a thickness of 0.5 μm to 2.0 μm.
【０１５１】それゆえ、上述した効果に加えて、緻密で
結晶粒界の少ない良質な酸化物半導体膜を有する薄膜ト
ランジスタを提供することができるという効果を奏す
る。Therefore, in addition to the effects described above, there is an effect that it is possible to provide a thin film transistor having a high-quality oxide semiconductor film that is dense and has few crystal grain boundaries.
【０１５２】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、上記酸化物半導体膜を第
１の酸化物半導体膜とするとき、下地膜が、第１の酸化
物半導体膜とは別に形成される第２の酸化物半導体膜で
あり、上記第１の酸化物半導体膜と上記第２の酸化物半
導体膜とは、同一組成を有し、かつ、結晶の優先配向面
が略等しいものである。Further, in the thin film transistor of the present invention, in the above thin film transistor, when the oxide semiconductor film is a first oxide semiconductor film, a base film is formed separately from the first oxide semiconductor film. It is a second oxide semiconductor film, and the first oxide semiconductor film and the second oxide semiconductor film have the same composition and have substantially the same preferential crystal orientation planes.
【０１５３】それゆえ、上記第１の酸化物半導体膜は、
析出当初から、第２の酸化物半導体膜の優先配向面と同
じ優先配向面を有する。つまり、上記第２の酸化物半導
体膜を用いることにより、上記第１の酸化物半導体膜の
結晶性が向上し、上記第１の酸化物半導体膜の厚みが薄
くても、結晶性の高い膜とすることが可能となるという
効果を奏する。Therefore, the first oxide semiconductor film is
From the beginning of deposition, the second oxide semiconductor film has the same preferential orientation plane as that of the second oxide semiconductor film. That is, by using the second oxide semiconductor film, the crystallinity of the first oxide semiconductor film is improved, and a film with high crystallinity is obtained even when the first oxide semiconductor film is thin. There is an effect that it becomes possible to.
【０１５４】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第２の酸化物半導体膜の
結晶性よりも第１の酸化物半導体膜の結晶性が高いもの
である。In the thin film transistor of the invention, the crystallinity of the first oxide semiconductor film is higher than that of the second oxide semiconductor film in the above thin film transistor.
【０１５５】それゆえ、チャネル層である上記第１の酸
化物半導体膜にとって重要な要素であるキャリアの移動
度を、第２の酸化物半導体膜のキャリア移動度より向上
させることができ、オン抵抗の小さいトランジスタを提
供することができるという効果を奏する。Therefore, the carrier mobility, which is an important factor for the first oxide semiconductor film which is the channel layer, can be improved more than the carrier mobility of the second oxide semiconductor film, and the on-resistance can be improved. It is possible to provide a transistor having a small size.
【０１５６】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第１の酸化物半導体膜と
第２の酸化物半導体膜との間に、さらに、上記第１の酸
化物半導体膜を形成する際に還元反応を誘発する金属触
媒層を有するものである。Further, the thin film transistor of the present invention is the same as the above thin film transistor, in that the first oxide semiconductor film is further formed between the first oxide semiconductor film and the second oxide semiconductor film. It has a metal catalyst layer which induces a reduction reaction.
【０１５７】それゆえ、第２の酸化物半導体膜上に、大
きな面積を有する基板に適した湿式成膜技術を用いて、
第１の酸化物半導体膜を形成することができるという効
果を奏する。Therefore, a wet film formation technique suitable for a substrate having a large area is formed on the second oxide semiconductor film,
There is an effect that the first oxide semiconductor film can be formed.
【０１５８】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、第１の酸化物半導体膜と
第２の酸化物半導体膜とは、酸化亜鉛を主成分とする膜
であるものである。In the thin film transistor of the invention, in the above thin film transistor, the first oxide semiconductor film and the second oxide semiconductor film are films containing zinc oxide as a main component.
【０１５９】それゆえ、上述した効果に加えて、可視光
に対して透明となる薄膜トランジスタを得ることができ
る。したがって、光の利用効率を向上させることが可能
となり、かつ、不要な光励起キャリアの発生を防止する
ことができる薄膜トランジスタを提供することができる
という効果を奏する。Therefore, in addition to the effects described above, a thin film transistor which is transparent to visible light can be obtained. Therefore, it is possible to improve the light utilization efficiency and to provide a thin film transistor that can prevent the generation of unnecessary photoexcited carriers.
【０１６０】また、本発明の薄膜トランジスタは、上記
の薄膜トランジスタにおいて、チャネル層に用いる酸化
物半導体膜は、水溶液中で成膜を行なう湿式成膜手段に
より形成されているものである。Further, in the thin film transistor of the present invention, in the above thin film transistor, the oxide semiconductor film used for the channel layer is formed by a wet film forming means for forming a film in an aqueous solution.
【０１６１】それゆえ、上記の効果に加えて、大きな面
積を有する基板に対しても、酸化物半導体膜を形成する
ことが可能となり、酸化物半導体膜を備える薄膜トラン
ジスタ(ＴＦＴ)を利用したディスプレイ画面の大型化、
あるいは、薄膜トランジスタ(ＴＦＴ)を備えるマザー基
板の大型化にも対応できるという効果を奏する。Therefore, in addition to the above effects, an oxide semiconductor film can be formed even on a substrate having a large area, and a display screen using a thin film transistor (TFT) including the oxide semiconductor film can be formed. Upsized,
Alternatively, it is possible to cope with an increase in the size of a mother substrate including a thin film transistor (TFT).
【０１６２】本発明の薄膜トランジスタの製造方法は、
以上のように、下地となる基板上に、上記酸化物半導体
膜が形成される下地膜を形成する第１の工程と、上記下
地膜上に、酸化物半導体膜を形成する第２の工程と、上
記酸化物半導体膜上に、ゲート絶縁膜、および、ゲート
電極を、この順に形成する第３の工程とを含む方法であ
る。The method of manufacturing the thin film transistor of the present invention is
As described above, the first step of forming the base film on which the oxide semiconductor film is formed on the base substrate and the second step of forming the oxide semiconductor film on the base film And a third step of forming a gate insulating film and a gate electrode on the oxide semiconductor film in this order.
【０１６３】それゆえ、薄膜トランジスタの酸化物半導
体膜とゲート絶縁膜との界面、つまりチャネル界面に不
純物が存在せず、かつ、上記チャネル界面における酸化
物半導体の膜質が良好となる、特性の優れた薄膜トラン
ジスタを製造し得る薄膜トランジスタの製造方法を提供
することができるという効果を奏する。Therefore, no impurities are present at the interface between the oxide semiconductor film and the gate insulating film of the thin film transistor, that is, the channel interface, and the film quality of the oxide semiconductor at the channel interface is excellent, and the characteristics are excellent. It is possible to provide a method of manufacturing a thin film transistor that can manufacture a thin film transistor.
【０１６４】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
下地膜は、乾式で成膜を行なうことにより形成される第
２の酸化物半導体膜であることを特徴としている。The method for manufacturing a thin film transistor of the present invention is the same as the method for manufacturing a thin film transistor, wherein the oxide semiconductor film is a first oxide semiconductor film,
The base film is characterized in that it is a second oxide semiconductor film formed by dry film formation.
【０１６５】それゆえ、第２の酸化物半導体膜を、膜厚
の薄いバッファ層として機能する半導体膜として用いる
ことが可能となるという効果を奏する。Therefore, there is an effect that the second oxide semiconductor film can be used as a semiconductor film functioning as a thin buffer layer.
【０１６６】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜に金属触媒を付与する工程を含むものである。[0166] Further, in the method of manufacturing a thin film transistor according to the present invention, in the method of manufacturing a thin film transistor described above, when the oxide semiconductor film is a first oxide semiconductor film,
Between the first step and the second step, a step of adding a metal catalyst to the second oxide semiconductor film which is a base film different from the first oxide semiconductor film is further included.
【０１６７】それゆえ、第２の酸化物半導体膜上に、大
きな面積を有する基板に適した湿式成膜技術を用いて、
第１の酸化物半導体膜を形成することができるという効
果を奏する。Therefore, a wet film formation technique suitable for a substrate having a large area is formed on the second oxide semiconductor film,
There is an effect that the first oxide semiconductor film can be formed.
【０１６８】また、本発明の薄膜トランジスタの製造方
法は、上記の薄膜トランジスタの製造方法において、上
記酸化物半導体膜を第１の酸化物半導体膜とするとき、
第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜の表面に紫外線を照射する工程を含む方法である。The method of manufacturing a thin film transistor according to the present invention is the same as the method of manufacturing a thin film transistor, wherein the oxide semiconductor film is a first oxide semiconductor film,
The method further includes a step of irradiating the surface of the second oxide semiconductor film, which is a base film different from the first oxide semiconductor film, with ultraviolet rays between the first step and the second step. .
【０１６９】それゆえ、上記の効果に加えて、金属触媒
の付与が不要となり、より平坦性の優れた第１の酸化物
半導体膜を有する薄膜トランジスタを提供することがで
きるという効果を奏する。Therefore, in addition to the above effects, there is an effect that it is not necessary to add a metal catalyst, and a thin film transistor having a first oxide semiconductor film having more excellent flatness can be provided.
【図１】本発明における薄膜トランジスタ（ＴＦＴ）の
実施の一形態を示す断面図である。FIG. 1 is a cross-sectional view showing an embodiment of a thin film transistor (TFT) according to the present invention.
【図２】酸化亜鉛（ＺｎＯ）膜のＸ線回折パターンを示
したグラフである。FIG. 2 is a graph showing an X-ray diffraction pattern of a zinc oxide (ZnO) film.
【図３】本発明における薄膜トランジスタ（ＴＦＴ）の
他の実施の形態を示す断面図である。FIG. 3 is a sectional view showing another embodiment of a thin film transistor (TFT) according to the present invention.
【図４】従来の薄膜トランジスタ（ＴＦＴ）を示す断面
図である。FIG. 4 is a cross-sectional view showing a conventional thin film transistor (TFT).
１、１’ 薄膜トランジスタ
２ 基板
３ ソース電極
４ ドレイン電極
５ 金属触媒層（下地膜）
６ 酸化物半導体膜、第１の酸化物半導体膜（チャネ
ル層）
７ ゲート絶縁膜
８ ゲート電極
９ チャネル界面
１０ 第２の酸化物半導体膜、（バッファ層、下地
膜）
２１ 薄膜トランジスタ
２２ 基板
２３ ソース電極
２４ ドレイン電極
２５ 金属触媒層
２６ 酸化物半導体膜
２７ ゲート絶縁膜
２８ ゲート電極
２９ チャネル界面1, 1 ′ Thin film transistor 2 Substrate 3 Source electrode 4 Drain electrode 5 Metal catalyst layer (base film) 6 Oxide semiconductor film, first oxide semiconductor film (channel layer) 7 Gate insulating film 8 Gate electrode 9 Channel interface 10 2 oxide semiconductor film, (buffer layer, base film) 21 thin film transistor 22 substrate 23 source electrode 24 drain electrode 25 metal catalyst layer 26 oxide semiconductor film 27 gate insulating film 28 gate electrode 29 channel interface
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA11 AA17 AA24 DA06 DB07 FA06 JA01 5F110 AA01 AA30 CC05 DD01 DD02 EE03 EE04 EE07 FF02 FF03 FF27 FF29 GG01 GG13 GG17 GG19 GG22 GG24 GG33 GG41 GG43 HK03 HK04 HK07 PP02 PP04 PP10 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5F052 AA11 AA17 AA24 DA06 DB07 FA06 JA01 5F110 AA01 AA30 CC05 DD01 DD02 EE03 EE04 EE07 FF02 FF03 FF27 FF29 GG01 GG13 GG17 GG19 GG22 GG24 GG33 GG41 GG43 HK03 HK04 HK07 PP02 PP04 PP10
Claims (13)
トランジスタにおいて、 下地となる基板上に、上記酸化物半導体膜が形成される
下地膜、上記酸化物半導体膜、ゲート絶縁膜、および、
ゲート電極が、この順に形成されていることを特徴とす
る薄膜トランジスタ。1. In a thin film transistor using an oxide semiconductor film as a channel layer, a base film on which the oxide semiconductor film is formed, a base film on which the oxide semiconductor film is formed, a gate insulating film, and
A thin film transistor having a gate electrode formed in this order.
還元反応を誘発する金属触媒層であることを特徴とする
請求項１記載の薄膜トランジスタ。2. The thin film transistor according to claim 1, wherein the underlying film is a metal catalyst layer that induces a reduction reaction when forming the oxide semiconductor film.
る膜であることを特徴とする請求項１又は２記載の薄膜
トランジスタ。3. The thin film transistor according to claim 1, wherein the oxide semiconductor film is a film containing zinc oxide as a main component.
２．０μｍであることを特徴とする請求項１〜３の何れ
か１項に記載の薄膜トランジスタ。4. The oxide semiconductor film having a thickness of 0.5 μm to
It is 2.0 micrometers, The thin film transistor of any one of Claims 1-3 characterized by the above-mentioned.
膜とするとき、 下地膜が、第１の酸化物半導体膜とは別に形成される第
２の酸化物半導体膜であり、 上記第１の酸化物半導体膜と上記第２の酸化物半導体膜
とは、同一組成を有し、かつ、結晶の優先配向面が略等
しいことを特徴とする請求項１記載の薄膜トランジス
タ。5. When the oxide semiconductor film is used as a first oxide semiconductor film, the base film is a second oxide semiconductor film formed separately from the first oxide semiconductor film, 2. The thin film transistor according to claim 1, wherein the first oxide semiconductor film and the second oxide semiconductor film have the same composition and the crystallographically preferred orientation planes are substantially the same.
の酸化物半導体膜の結晶性が高いことを特徴とする請求
項５記載の薄膜トランジスタ。6. The crystallinity of the first oxide semiconductor film is higher than that of the second oxide semiconductor film.
6. The thin film transistor according to claim 5, wherein the oxide semiconductor film has high crystallinity.
体膜との間に、さらに、上記第１の酸化物半導体膜を形
成する際に還元反応を誘発する金属触媒層を有すること
を特徴とする請求項５又は６に記載の薄膜トランジス
タ。7. A metal catalyst layer, which induces a reduction reaction when the first oxide semiconductor film is formed, is further provided between the first oxide semiconductor film and the second oxide semiconductor film. The thin film transistor according to claim 5, wherein the thin film transistor is a thin film transistor.
体膜とは、酸化亜鉛を主成分とする膜であることを特徴
とする請求項５〜７の何れか１項に記載の薄膜トランジ
スタ。8. The first oxide semiconductor film and the second oxide semiconductor film are films containing zinc oxide as a main component, according to any one of claims 5 to 7. Thin film transistor.
溶液中で成膜を行なう湿式成膜手段により形成されてい
ることを特徴とする請求項１〜８の何れか1項に記載の
薄膜トランジスタ。9. The thin film transistor according to claim 1, wherein the oxide semiconductor film used for the channel layer is formed by a wet film forming means for forming a film in an aqueous solution. .
膜トランジスタの製造方法において、 下地となる基板上に、上記酸化物半導体膜が形成される
下地膜を形成する第１の工程と、 上記下地膜上に、酸化物半導体膜を形成する第２の工程
と、 上記酸化物半導体膜上に、ゲート絶縁膜、および、ゲー
ト電極を、この順に形成する第３の工程とを含むことを
特徴とする薄膜トランジスタの製造方法。10. A method of manufacturing a thin film transistor using an oxide semiconductor film as a channel layer, the first step of forming a base film on which the oxide semiconductor film is formed on a base substrate, and the base film. A second step of forming an oxide semiconductor film thereon, and a third step of forming a gate insulating film and a gate electrode on the oxide semiconductor film in this order. Method of manufacturing thin film transistor.
体膜とするとき、 下地膜は、乾式で成膜を行なうことにより形成される第
２の酸化物半導体膜であることを特徴とする請求項１０
記載の薄膜トランジスタの製造方法。11. When the oxide semiconductor film is used as a first oxide semiconductor film, the base film is a second oxide semiconductor film formed by dry film formation. Claim 10
A method for manufacturing the thin film transistor described.
体膜とするとき、 第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜に金属触媒を付与する工程を含むことを特徴とする請
求項１０又は１１記載の薄膜トランジスタの製造方法。12. A base film different from the first oxide semiconductor film when the oxide semiconductor film is used as a first oxide semiconductor film, between the first step and the second step. 12. The method for manufacturing a thin film transistor according to claim 10, further comprising a step of applying a metal catalyst to the second oxide semiconductor film which is
体膜とするとき、 第１の工程と第２の工程との間に、さらに、第１の酸化
物半導体膜とは異なる下地膜である第２の酸化物半導体
膜の表面に紫外線を照射する工程を含むことを特徴とす
る請求項１０又は１１記載の薄膜トランジスタの製造方
法。13. A base film different from the first oxide semiconductor film between the first step and the second step, when the oxide semiconductor film is used as a first oxide semiconductor film. 12. The method for manufacturing a thin film transistor according to claim 10, further comprising the step of irradiating the surface of the second oxide semiconductor film, which is, with ultraviolet rays.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096983A JP2003298062A (en) | 2002-03-29 | 2002-03-29 | Thin film transistor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096983A JP2003298062A (en) | 2002-03-29 | 2002-03-29 | Thin film transistor and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298062A true JP2003298062A (en) | 2003-10-17 |
Family
ID=29387566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096983A Pending JP2003298062A (en) | 2002-03-29 | 2002-03-29 | Thin film transistor and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003298062A (en) |
Cited By (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060209A (en) * | 2004-08-20 | 2006-03-02 | Sharp Corp | Ferroelectric memory transistor with semiconductive metal oxide thin film |
| WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
| JP2007286150A (en) * | 2006-04-13 | 2007-11-01 | Idemitsu Kosan Co Ltd | Electrooptical device, and tft substrate for controlling electric current and method of manufacturing the same |
| JP2007299833A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure body, transmissive liquid crystal display, method for manufacturing the same and method for manufacturing semiconductor circuit |
| JP2007298627A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Display device and its manufacturing method |
| JP2007298602A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure, transmission type liquid crystal display device, manufacturing method of semiconductor circuit and manufacturing method of transmission type liquid crystal display device |
| JP2007298601A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure, reflection type display device, manufacturing method of semiconductor circuit and manufacturing method of reflection type display device |
| JP2008008963A (en) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | Display panel |
| JP2008124445A (en) * | 2006-10-17 | 2008-05-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing the same |
| JP2008533693A (en) * | 2006-02-15 | 2008-08-21 | 財団法人高知県産業振興センター | Semiconductor device and manufacturing method thereof |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| WO2009064007A1 (en) | 2007-11-15 | 2009-05-22 | Sumitomo Chemical Company, Limited | Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor |
| US7601984B2 (en) | 2004-11-10 | 2009-10-13 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator |
| JP2010021555A (en) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | Transistor |
| WO2009145581A3 (en) * | 2008-05-29 | 2010-03-04 | 삼성전자 주식회사 | Oxide semiconductor and thin film transistor including same |
| JP2010170110A (en) * | 2008-12-25 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | Display device and method of manufacturing the same |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| EP2226847A2 (en) | 2004-03-12 | 2010-09-08 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
| US7804088B2 (en) | 2008-04-04 | 2010-09-28 | Fujifilm Corporation | Semiconductor device, manufacturing method of semiconductor device, display device, and manufacturing method of display device |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
| WO2011065244A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011065243A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| WO2011065216A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| WO2011070900A1 (en) * | 2009-12-08 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011074506A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011074409A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011129938A (en) * | 2011-01-17 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, liquid crystal television device, and el television device |
| WO2011081009A1 (en) * | 2009-12-28 | 2011-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011139054A (en) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| WO2011108346A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
| WO2011114866A1 (en) * | 2010-03-17 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| WO2011151990A1 (en) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | Thin film transistor and manufacturing method thereof |
| WO2011162242A1 (en) | 2010-06-24 | 2011-12-29 | シャープ株式会社 | Semiconductor device and process for production thereof |
| KR101103374B1 (en) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor Device |
| JP2012054547A (en) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| WO2012086513A1 (en) | 2010-12-20 | 2012-06-28 | シャープ株式会社 | Semiconductor device and display device |
| JP2012134467A (en) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method for semiconductor device |
| JP2012156521A (en) * | 2005-09-29 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2012164978A (en) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor element and semiconductor device |
| EP2341542A3 (en) * | 2009-12-29 | 2012-09-19 | Samsung Electronics Co., Ltd. | Image sensor using light-sensitive transparent oxide semiconductor material |
| WO2012137711A1 (en) | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Semiconductor device and display device |
| US8333913B2 (en) | 2007-03-20 | 2012-12-18 | Idemitsu Kosan Co., Ltd. | Sputtering target, oxide semiconductor film and semiconductor device |
| JP2013051425A (en) * | 2006-03-31 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8492757B2 (en) | 2009-03-06 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8530891B2 (en) | 2007-04-05 | 2013-09-10 | Idemitsu Kosan Co., Ltd | Field-effect transistor, and process for producing field-effect transistor |
| KR101334181B1 (en) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same |
| US8629496B2 (en) | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8753921B2 (en) | 2010-09-15 | 2014-06-17 | Sharp Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US8809115B2 (en) | 2008-09-01 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8823082B2 (en) | 2010-08-19 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8823092B2 (en) | 2010-11-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US8901552B2 (en) | 2010-09-13 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Top gate thin film transistor with multiple oxide semiconductor layers |
| US8912596B2 (en) | 2011-07-15 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8937013B2 (en) | 2006-10-17 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor |
| US8957418B2 (en) | 2010-12-08 | 2015-02-17 | Sharp Kabushiki Kaisha | Semiconductor device and display apparatus |
| JP2015092615A (en) * | 2009-09-24 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015092638A (en) * | 2009-12-25 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| JP2015092603A (en) * | 2009-11-20 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9035295B2 (en) | 2010-04-14 | 2015-05-19 | Sharp Kabushiki Kaisha | Thin film transistor having an oxide semiconductor thin film formed on a multi-source drain electrode |
| JP2015097275A (en) * | 2009-11-20 | 2015-05-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015144286A (en) * | 2010-08-06 | 2015-08-06 | 株式会社半導体エネルギー研究所 | semiconductor device |
| JP2015146462A (en) * | 2011-04-22 | 2015-08-13 | 株式会社半導体エネルギー研究所 | semiconductor device |
| JP2015165597A (en) * | 2009-12-18 | 2015-09-17 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
| CN104934447A (en) * | 2009-08-07 | 2015-09-23 | 株式会社半导体能源研究所 | Semiconductor device and manufacturing method thereof |
| JP2016034034A (en) * | 2011-04-29 | 2016-03-10 | 株式会社半導体エネルギー研究所 | Programmable logic device |
| KR101603775B1 (en) * | 2008-07-14 | 2016-03-18 | 삼성전자주식회사 | Channel layer and transistor comprising the same |
| JP2016057636A (en) * | 2009-12-11 | 2016-04-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2016106399A (en) * | 2010-09-15 | 2016-06-16 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| JP2016192569A (en) * | 2010-09-10 | 2016-11-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2019071486A (en) * | 2012-09-14 | 2019-05-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2021063988A (en) * | 2010-01-20 | 2021-04-22 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| JP2021068915A (en) * | 2009-12-11 | 2021-04-30 | 株式会社半導体エネルギー研究所 | Transistor |
| US11961843B2 (en) | 2009-12-11 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
-
2002
- 2002-03-29 JP JP2002096983A patent/JP2003298062A/en active Pending
Cited By (246)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269826B2 (en) | 2004-03-12 | 2016-02-23 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
| US9947803B2 (en) | 2004-03-12 | 2018-04-17 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
| US10032931B2 (en) | 2004-03-12 | 2018-07-24 | Japan Science And Technology Agency | Switching element |
| US10032930B2 (en) | 2004-03-12 | 2018-07-24 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
| EP2246894A1 (en) | 2004-03-12 | 2010-11-03 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
| EP2226847A2 (en) | 2004-03-12 | 2010-09-08 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
| EP2413366A1 (en) | 2004-03-12 | 2012-02-01 | Japan Science And Technology Agency | A switching element of LCDs or organic EL displays |
| JP2006060209A (en) * | 2004-08-20 | 2006-03-02 | Sharp Corp | Ferroelectric memory transistor with semiconductive metal oxide thin film |
| US8084743B2 (en) | 2004-11-10 | 2011-12-27 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7535010B2 (en) | 2004-11-10 | 2009-05-19 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7601984B2 (en) | 2004-11-10 | 2009-10-13 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator |
| US8168974B2 (en) | 2004-11-10 | 2012-05-01 | Canon Kabushiki Kaisha | Field effect transistor |
| US7663116B2 (en) | 2004-11-10 | 2010-02-16 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| EP2455975A2 (en) | 2004-11-10 | 2012-05-23 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US8203146B2 (en) | 2004-11-10 | 2012-06-19 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US8212252B2 (en) | 2004-11-10 | 2012-07-03 | Canon Kabushiki Kaisha | Light-emitting device |
| WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
| US8237166B2 (en) | 2004-11-10 | 2012-08-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| EP2453481A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
| US7872259B2 (en) | 2004-11-10 | 2011-01-18 | Canon Kabushiki Kaisha | Light-emitting device |
| US9130049B2 (en) | 2004-11-10 | 2015-09-08 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US9583637B2 (en) | 2004-11-10 | 2017-02-28 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US10615287B2 (en) | 2004-11-10 | 2020-04-07 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US8629069B2 (en) | 2005-09-29 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2020074480A (en) * | 2005-09-29 | 2020-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP6990263B2 (en) | 2005-09-29 | 2022-01-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8790959B2 (en) | 2005-09-29 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012156521A (en) * | 2005-09-29 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8796069B2 (en) | 2005-09-29 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8669550B2 (en) | 2005-09-29 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014075591A (en) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2014075592A (en) * | 2005-09-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR101112655B1 (en) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Active Matrix Display Device and a Television Receiver Including the Same |
| US8158464B2 (en) | 2005-11-15 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a liquid crystal display device with a semiconductor film including zinc oxide |
| US8368079B2 (en) | 2005-11-15 | 2013-02-05 | Semicondutor Energy Laboratory Co., Ltd. | Semiconductor device including common potential line |
| US8525165B2 (en) | 2005-11-15 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device with bottom gate zinc oxide thin film transistor |
| US8134156B2 (en) | 2005-11-15 | 2012-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including zinc oxide containing semiconductor film |
| KR101117948B1 (en) * | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of Manufacturing a Liquid Crystal Display Device |
| KR101103374B1 (en) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor Device |
| JP2008533693A (en) * | 2006-02-15 | 2008-08-21 | 財団法人高知県産業振興センター | Semiconductor device and manufacturing method thereof |
| JP2013051425A (en) * | 2006-03-31 | 2013-03-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2007286150A (en) * | 2006-04-13 | 2007-11-01 | Idemitsu Kosan Co Ltd | Electrooptical device, and tft substrate for controlling electric current and method of manufacturing the same |
| JP2007299833A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure body, transmissive liquid crystal display, method for manufacturing the same and method for manufacturing semiconductor circuit |
| JP2007298627A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Display device and its manufacturing method |
| JP2007298601A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure, reflection type display device, manufacturing method of semiconductor circuit and manufacturing method of reflection type display device |
| JP2007298602A (en) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Structure, transmission type liquid crystal display device, manufacturing method of semiconductor circuit and manufacturing method of transmission type liquid crystal display device |
| JP2008008963A (en) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | Display panel |
| US8937013B2 (en) | 2006-10-17 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor |
| JP2008124445A (en) * | 2006-10-17 | 2008-05-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing the same |
| US8668849B2 (en) | 2007-03-20 | 2014-03-11 | Idemitsu Kosan Co., Ltd. | Sputtering target, oxide semiconductor film and semiconductor device |
| US8333913B2 (en) | 2007-03-20 | 2012-12-18 | Idemitsu Kosan Co., Ltd. | Sputtering target, oxide semiconductor film and semiconductor device |
| US8530891B2 (en) | 2007-04-05 | 2013-09-10 | Idemitsu Kosan Co., Ltd | Field-effect transistor, and process for producing field-effect transistor |
| KR101334181B1 (en) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same |
| US8618543B2 (en) | 2007-04-20 | 2013-12-31 | Samsung Electronics Co., Ltd. | Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor |
| WO2009064007A1 (en) | 2007-11-15 | 2009-05-22 | Sumitomo Chemical Company, Limited | Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor |
| US7804088B2 (en) | 2008-04-04 | 2010-09-28 | Fujifilm Corporation | Semiconductor device, manufacturing method of semiconductor device, display device, and manufacturing method of display device |
| WO2009145581A3 (en) * | 2008-05-29 | 2010-03-04 | 삼성전자 주식회사 | Oxide semiconductor and thin film transistor including same |
| JP2010021555A (en) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | Transistor |
| KR101603775B1 (en) * | 2008-07-14 | 2016-03-18 | 삼성전자주식회사 | Channel layer and transistor comprising the same |
| US9224839B2 (en) | 2008-09-01 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8809115B2 (en) | 2008-09-01 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9112043B2 (en) | 2008-12-25 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US8629434B2 (en) | 2008-12-25 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2010170110A (en) * | 2008-12-25 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | Display device and method of manufacturing the same |
| US10236391B2 (en) | 2009-03-06 | 2019-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11309430B2 (en) | 2009-03-06 | 2022-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8916870B2 (en) | 2009-03-06 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8492757B2 (en) | 2009-03-06 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9324878B2 (en) | 2009-03-06 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9496414B2 (en) | 2009-03-06 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11715801B2 (en) | 2009-03-06 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10700213B2 (en) | 2009-03-06 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8872175B2 (en) | 2009-03-06 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9991396B2 (en) | 2009-03-06 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9837442B2 (en) | 2009-08-07 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a plurality of N-channel transistors wherein the oxide semiconductor layer comprises a portion being in an oxygen-excess state |
| CN104934447A (en) * | 2009-08-07 | 2015-09-23 | 株式会社半导体能源研究所 | Semiconductor device and manufacturing method thereof |
| US9647131B2 (en) | 2009-09-24 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power circuit, and manufacturing method of semiconductor device |
| JP2015092615A (en) * | 2009-09-24 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015097275A (en) * | 2009-11-20 | 2015-05-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2016201562A (en) * | 2009-11-20 | 2016-12-01 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015092603A (en) * | 2009-11-20 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2017126772A (en) * | 2009-11-28 | 2017-07-20 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method and liquid crystal display panel manufacturing method |
| US10263120B2 (en) | 2009-11-28 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and method for manufacturing liquid crystal display panel |
| WO2011065244A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11710795B2 (en) | 2009-11-28 | 2023-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor with c-axis-aligned crystals |
| JP7090117B2 (en) | 2009-11-28 | 2022-06-23 | 株式会社半導体エネルギー研究所 | Semiconductor equipment |
| WO2011065243A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US11133419B2 (en) | 2009-11-28 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2020115576A (en) * | 2009-11-28 | 2020-07-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| WO2011065216A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US10608118B2 (en) | 2009-11-28 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10347771B2 (en) | 2009-11-28 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| JP2013102189A (en) * | 2009-11-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| JP2019071493A (en) * | 2009-11-28 | 2019-05-09 | 株式会社半導体エネルギー研究所 | Transistor |
| JP2013201447A (en) * | 2009-11-28 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US8698138B2 (en) | 2009-11-28 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film on amorphous insulating surface |
| JP2018207120A (en) * | 2009-11-28 | 2018-12-27 | 株式会社半導体エネルギー研究所 | Semiconductor device and display device |
| US10079310B2 (en) | 2009-11-28 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including stacked oxide semiconductor material |
| JP2011135066A (en) * | 2009-11-28 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| JP2011135067A (en) * | 2009-11-28 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2011135064A (en) * | 2009-11-28 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US8748215B2 (en) | 2009-11-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US8748881B2 (en) | 2009-11-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9887298B2 (en) | 2009-11-28 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8765522B2 (en) | 2009-11-28 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US8779420B2 (en) | 2009-11-28 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011135063A (en) * | 2009-11-28 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| KR101803553B1 (en) | 2009-11-28 | 2017-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| JP2017123491A (en) * | 2009-11-28 | 2017-07-13 | 株式会社半導体エネルギー研究所 | Liquid crystal panel manufacturing method |
| US8367489B2 (en) | 2009-11-28 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a stacked oxide material for thin film transistor |
| TWI570815B (en) * | 2009-11-28 | 2017-02-11 | 半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing the same |
| US9520287B2 (en) | 2009-11-28 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stacked oxide semiconductor layers |
| US9368640B2 (en) | 2009-11-28 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with stacked oxide semiconductor films |
| US9214520B2 (en) | 2009-11-28 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012253363A (en) * | 2009-11-28 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | Method for manufacturing component |
| JP2012235150A (en) * | 2009-11-28 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | Manufacturing method for component |
| JP2015062248A (en) * | 2009-11-28 | 2015-04-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2012253369A (en) * | 2009-11-28 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2012248868A (en) * | 2009-11-28 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2018067745A (en) * | 2009-12-04 | 2018-04-26 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11728437B2 (en) | 2009-12-04 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer containing a c-axis aligned crystal |
| JP2016048800A (en) * | 2009-12-04 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11342464B2 (en) | 2009-12-04 | 2022-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first and second insulating layer each has a tapered shape |
| US10861983B2 (en) | 2009-12-04 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer containing a c-axis aligned crystal |
| US9324881B2 (en) | 2009-12-04 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2017085182A (en) * | 2009-12-04 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US8927349B2 (en) | 2009-12-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10505049B2 (en) | 2009-12-04 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device has an oxide semiconductor layer containing a c-axis aligned crystal |
| JP2011139054A (en) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| US9735284B2 (en) | 2009-12-04 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| US10014415B2 (en) | 2009-12-04 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device has an oxide semiconductor layer containing a C-axis aligned crystal |
| JP2018107470A (en) * | 2009-12-08 | 2018-07-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015144296A (en) * | 2009-12-08 | 2015-08-06 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
| JP2016048798A (en) * | 2009-12-08 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2017135393A (en) * | 2009-12-08 | 2017-08-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9040989B2 (en) | 2009-12-08 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011070900A1 (en) * | 2009-12-08 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011142310A (en) * | 2009-12-08 | 2011-07-21 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2013021341A (en) * | 2009-12-08 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| TWI550860B (en) * | 2009-12-08 | 2016-09-21 | 半導體能源研究所股份有限公司 | Semiconductor device and manufacturing method thereof |
| US8293661B2 (en) | 2009-12-08 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8558233B2 (en) | 2009-12-08 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10600818B2 (en) | 2009-12-11 | 2020-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP2016057636A (en) * | 2009-12-11 | 2016-04-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11961843B2 (en) | 2009-12-11 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP2021068915A (en) * | 2009-12-11 | 2021-04-30 | 株式会社半導体エネルギー研究所 | Transistor |
| US9735180B2 (en) | 2009-12-11 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10854641B2 (en) | 2009-12-11 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10002888B2 (en) | 2009-12-11 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10312267B2 (en) | 2009-12-11 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US9034104B2 (en) | 2009-12-18 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising single- and multi-component oxide semiconductor layers |
| US8664036B2 (en) | 2009-12-18 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011074409A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013070070A (en) * | 2009-12-18 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| WO2011074506A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2015165597A (en) * | 2009-12-18 | 2015-09-17 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
| US9391095B2 (en) | 2009-12-18 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9543445B2 (en) | 2009-12-25 | 2017-01-10 | Semiconductor Energy Laborartory Co., Ltd. | Semiconductor device with oxide semiconductor layer |
| JP2015092638A (en) * | 2009-12-25 | 2015-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| JP2015133515A (en) * | 2009-12-28 | 2015-07-23 | 株式会社半導体エネルギー研究所 | semiconductor device |
| US8686425B2 (en) | 2009-12-28 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011081009A1 (en) * | 2009-12-28 | 2011-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101921619B1 (en) | 2009-12-28 | 2018-11-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| JP2016201564A (en) * | 2009-12-28 | 2016-12-01 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10141425B2 (en) | 2009-12-28 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9859401B2 (en) | 2009-12-28 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8530285B2 (en) | 2009-12-28 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9054134B2 (en) | 2009-12-28 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI595569B (en) * | 2009-12-28 | 2017-08-11 | 半導體能源研究所股份有限公司 | Method for manufacturing semiconductor device |
| CN102668098A (en) * | 2009-12-28 | 2012-09-12 | 株式会社半导体能源研究所 | Method for manufacturing semiconductor device |
| EP2341542A3 (en) * | 2009-12-29 | 2012-09-19 | Samsung Electronics Co., Ltd. | Image sensor using light-sensitive transparent oxide semiconductor material |
| US8455933B2 (en) | 2009-12-29 | 2013-06-04 | Samsung Electronics Co., Ltd. | Image sensor using light-sensitive transparent oxide semiconductor material |
| JP2021063988A (en) * | 2010-01-20 | 2021-04-22 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| JP7054409B2 (en) | 2010-01-20 | 2022-04-13 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| JP2022100330A (en) * | 2010-01-20 | 2022-07-05 | 株式会社半導体エネルギー研究所 | Display device |
| US8703531B2 (en) | 2010-03-05 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
| JP2011205089A (en) * | 2010-03-05 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | Method of manufacturing oxide semiconductor film, and method of manufacturing transistor |
| WO2011108346A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
| US8422298B2 (en) | 2010-03-17 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US8711623B2 (en) | 2010-03-17 | 2014-04-29 | Semicondoctor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| WO2011114866A1 (en) * | 2010-03-17 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US9035295B2 (en) | 2010-04-14 | 2015-05-19 | Sharp Kabushiki Kaisha | Thin film transistor having an oxide semiconductor thin film formed on a multi-source drain electrode |
| US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9142648B2 (en) | 2010-05-21 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9601602B2 (en) | 2010-05-21 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011151990A1 (en) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | Thin film transistor and manufacturing method thereof |
| JPWO2011151990A1 (en) * | 2010-06-01 | 2013-07-25 | シャープ株式会社 | Thin film transistor |
| CN102939658A (en) * | 2010-06-01 | 2013-02-20 | 夏普株式会社 | Thin film transistor and manufacturing method thereof |
| JP5226154B2 (en) * | 2010-06-01 | 2013-07-03 | シャープ株式会社 | Thin film transistor |
| US8698153B2 (en) | 2010-06-24 | 2014-04-15 | Sharp Kabushiki Kaisha | Semiconductor device and process for production thereof |
| WO2011162242A1 (en) | 2010-06-24 | 2011-12-29 | シャープ株式会社 | Semiconductor device and process for production thereof |
| JP2016029728A (en) * | 2010-08-06 | 2016-03-03 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2017063201A (en) * | 2010-08-06 | 2017-03-30 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
| US11177792B2 (en) | 2010-08-06 | 2021-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Power supply semiconductor integrated memory control circuit |
| JP2012054547A (en) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| US11677384B2 (en) | 2010-08-06 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit with semiconductor layer having indium, zinc, and oxygen |
| JP2015144286A (en) * | 2010-08-06 | 2015-08-06 | 株式会社半導体エネルギー研究所 | semiconductor device |
| JP2018019087A (en) * | 2010-08-06 | 2018-02-01 | 株式会社半導体エネルギー研究所 | Method of manufacturing semiconductor device |
| US8823082B2 (en) | 2010-08-19 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11189642B2 (en) | 2010-09-10 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and light-emitting device |
| JP2016192569A (en) * | 2010-09-10 | 2016-11-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US8901552B2 (en) | 2010-09-13 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Top gate thin film transistor with multiple oxide semiconductor layers |
| US9343584B2 (en) | 2010-09-13 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9117919B2 (en) | 2010-09-13 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016106399A (en) * | 2010-09-15 | 2016-06-16 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| US8753921B2 (en) | 2010-09-15 | 2014-06-17 | Sharp Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US9281358B2 (en) | 2010-11-30 | 2016-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2021097251A (en) * | 2010-11-30 | 2021-06-24 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9202927B2 (en) | 2010-11-30 | 2015-12-01 | Seminconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8823092B2 (en) | 2010-11-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8728883B2 (en) | 2010-11-30 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8785265B2 (en) | 2010-11-30 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8629496B2 (en) | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012134467A (en) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method for semiconductor device |
| US9634082B2 (en) | 2010-11-30 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8957418B2 (en) | 2010-12-08 | 2015-02-17 | Sharp Kabushiki Kaisha | Semiconductor device and display apparatus |
| WO2012086513A1 (en) | 2010-12-20 | 2012-06-28 | シャープ株式会社 | Semiconductor device and display device |
| KR20140003481A (en) | 2010-12-20 | 2014-01-09 | 샤프 가부시키가이샤 | Semiconductor device and display device |
| JP2011129938A (en) * | 2011-01-17 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, liquid crystal television device, and el television device |
| JP2012164978A (en) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor element and semiconductor device |
| US9337347B2 (en) | 2011-01-20 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| US9917206B2 (en) | 2011-01-20 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| JPWO2012137711A1 (en) * | 2011-04-08 | 2014-07-28 | シャープ株式会社 | Semiconductor device and display device |
| WO2012137711A1 (en) | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Semiconductor device and display device |
| JP5284553B2 (en) * | 2011-04-08 | 2013-09-11 | シャープ株式会社 | Semiconductor device and display device |
| JP2015146462A (en) * | 2011-04-22 | 2015-08-13 | 株式会社半導体エネルギー研究所 | semiconductor device |
| US9818820B2 (en) | 2011-04-22 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
| JP2016034034A (en) * | 2011-04-29 | 2016-03-10 | 株式会社半導体エネルギー研究所 | Programmable logic device |
| US8912596B2 (en) | 2011-07-15 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| JP2020141143A (en) * | 2012-09-14 | 2020-09-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11437500B2 (en) | 2012-09-14 | 2022-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP7108748B2 (en) | 2012-09-14 | 2022-07-28 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
| US10923580B2 (en) | 2012-09-14 | 2021-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2019071486A (en) * | 2012-09-14 | 2019-05-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11935944B2 (en) | 2012-09-14 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2021141338A (en) * | 2012-09-14 | 2021-09-16 | 株式会社半導体エネルギー研究所 | Manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003298062A (en) | Thin film transistor and its manufacturing method | |
| JP4083821B2 (en) | Method for manufacturing semiconductor device | |
| JP4376979B2 (en) | Method for manufacturing semiconductor device | |
| KR100220207B1 (en) | Semiconductor device and the manufacturing method thereof | |
| JP3431033B2 (en) | Semiconductor fabrication method | |
| JPH0688973A (en) | Transparent electric conductive film, semiconductor device using the same, and its production | |
| JPH0869968A (en) | Manufacturing method of semiconductor device | |
| JP2002094077A (en) | Semiconductor device | |
| JPH07161635A (en) | Semiconductor device and its manufacture | |
| WO2010002803A2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| JPH07221017A (en) | Semiconductor device and manufacturing method | |
| WO2013159513A1 (en) | Thin film transistor, and manufacturing method, array substrate and display device thereof | |
| JPH08255916A (en) | Fabrication of thin film semiconductor device | |
| CN107342260B (en) | Preparation method of low-temperature polycrystalline silicon TFT array substrate and array substrate | |
| JP2700277B2 (en) | Method for manufacturing thin film transistor | |
| JP3041177B2 (en) | Method for manufacturing semiconductor device | |
| WO2018032918A1 (en) | Thin film transistor and manufacturing method thereof, display substrate, and display device | |
| TW560074B (en) | Thin film transistor and display apparatus with the same | |
| KR100433359B1 (en) | Method of manufacturing a semiconductor device | |
| JP3431034B2 (en) | Method for manufacturing semiconductor device | |
| JPH08213316A (en) | Manufacture of semiconductor thin film | |
| JP3468967B2 (en) | Method for producing crystalline silicon film and thin film transistor using the same | |
| JP4144907B2 (en) | Method for manufacturing semiconductor device | |
| CN105742370A (en) | Low-temperature poly-crystal thin film transistor and preparation method thereof | |
| KR100578105B1 (en) | Method for Fabricating polycrystalline silicon thin films using aluminum halogen compound and metal compound atmosphere |