JP2003288012A

JP2003288012A - 暗号装置及びデータ転送制御装置

Info

Publication number: JP2003288012A
Application number: JP2002092090A
Authority: JP
Inventors: Tomonori Kumagai; 友則熊谷; Taro Tanaka; 太郎田中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-03-28
Filing date: 2002-03-28
Publication date: 2003-10-10

Abstract

(57)【要約】【課題】処理対象のデータに応じて、最適な暗号強度
と処理速度とを得ることができる暗号装置及びデータ転
送制御装置を提供する。【解決手段】暗号装置１３０は、処理切替信号生成回
路１１０、処理回路１２０、データ制御回路１３２、カ
ウンタ回路１３４を含む。処理切替信号生成回路１１０
は、所与の切替信号に基づいて処理切替信号を生成す
る。処理回路１２０は、データブロック単位で入力され
る入力データに対して、共通鍵暗号化方式の暗号処理を
ａ（ａは正の整数）回行ったａ回暗号処理データ又は共
通鍵暗号化方式の暗号処理をｂ（ｂはａより大きい正の
整数）回行ったｂ回暗号処理データを生成し、処理切替
信号に基づいていずれかを出力する。切替信号は、所与
の記憶装置が所与のアクセス単位で前記変換データの書
き込み又は読み出しを行う場合において、アクセス単位
の記憶位置情報に基づいて生成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、暗号装置及びデー
タ転送制御装置に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、映
像や音楽等各種データのディジタル化が進み、映像等の
データをハードディスク装置等の大容量記憶媒体に保存
して利用することができる。そのため、ハードディスク
装置等へのアクセスを制御するインタフェースＩＣ（In
tegrated Circuit）（広義には、データ転送制御装置）
に対し、データの機密保護の要求が高まっている。

【０００３】インタフェースＩＣにおけるデータの機密
保護は、暗号化により実現することができる。この場
合、インタフェースＩＣに採用する暗号方式は、その安
全性に加え、処理の高速化や低コスト化が重要な要素と
なる。

【０００４】これまで金融業界等の分野で、共通鍵暗号
化方式が幅広く用いられている。共通鍵暗号化方式は、
暗号化と復号化において同一の鍵を用いる。このような
共通鍵暗号化方式の中でも、ＤＥＳ（Data Encryption
Standard）は、１９７７年に米国情報処理標準規格（FE
DERAL INFORMATION PROCESSING STANDARDS PUBLICATIO
N：ＦＩＰＳ−ＰＵＢ）４６−３として規定され、最も
広く利用されている方式の１つである。

【０００５】しかしながら、近年の情報処理能力の飛躍
的な向上により、ＤＥＳの暗号強度が、従来ほど強固な
ものではなくなっている。このため、ＤＥＳに代えてト
リプルＤＥＳが利用されることがある。

【０００６】以下では、ＤＥＳとトリプルＤＥＳとを区
別するために、ＤＥＳをＳＤＥＳ（Single DES）、トリ
プルＤＥＳをＴＤＥＳ（Triple DES）という。

【０００７】ＴＤＥＳは、ＳＤＥＳのアルゴリズムを３
回繰り返す暗号化方式であり、ＳＤＥＳのアルゴリズム
を流用することができる。更に、暗号鍵の鍵長を拡張す
るのと同様の効果を得ることができ、比較的容易に暗号
強度を高めることができる。

【０００８】しかしながら、ＳＤＥＳ単独の暗号化方式
では十分な暗号強度を維持することができず、ＴＤＥＳ
単独の暗号化方式では処理を高速化することができな
い。一方、ＳＤＥＳとＴＤＥＳを混在させた場合であっ
ても、処理対象のデータに応じて暗号化方式が固定化さ
れていると、最適な処理速度と暗号強度とを得ることが
難しい。したがって、これら暗号化方式を適宜切り替え
られることは、最適な暗号強度と処理速度とを得ること
ができる点で望ましい。

【０００９】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、処理
対象のデータに応じて、最適な暗号強度と処理速度とを
得ることができる暗号装置及びデータ転送制御装置を提
供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明は、所与のデータブロック単位の入力データに
対し、共通鍵暗号化方式の暗号処理を行って変換データ
を生成する暗号装置であって、所与の処理切替信号を生
成する処理切替信号生成回路と、前記入力データに対し
て前記暗号処理をａ（ａは正の整数）又はｂ（ｂはａよ
り大きい正の整数）回行ってａ回暗号処理データ又はｂ
回暗号処理データを生成し、前記所与の処理切替信号に
基づいて前記ａ回暗号処理データ又は前記ｂ回暗号処理
データを出力する処理回路とを含み、前記処理回路は、
前記所与の処理切替信号に基づく高速処理モードでは、
前記ａ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号に基づく低速処理モードで
は、前記ｂ回暗号処理データを前記変換データとして出
力する暗号装置に関係する。

【００１１】更に望ましくは、前記所与の処理切替信号
は、所与の記憶装置が所与のアクセス単位で前記変換デ
ータの書き込み又は読み出しを行う場合において、アク
セス単位の記憶位置情報に基づいて生成されてもよい。

【００１２】更にまた望ましくは、前記所与の記憶装置
のアクセス単位はセクタであり、前記アクセス単位の記
憶位置情報はセクタ番号であってもよい。

【００１３】ここで記憶装置のアクセス単位としては、
セクタやメモリのワードラインなどがあり、記憶位置情
報としてはセクタ番号や、メモリのアドレスなどがあ
る。

【００１４】本発明においては、共通鍵暗号化方式の暗
号処理を行って変換データを生成する場合において、該
暗号処理をａ回繰り返して生成したａ回暗号処理データ
と、該暗号処理をａ回より多いｂ回繰り返して生成した
ｂ回暗号処理データとを切り替えて出力するようにして
いる。その際、ａ回暗号処理データはｂ回暗号処理デー
タに比べてより高速な処理で生成することができるが、
その分ｂ回暗号処理データに比べて暗号強度が低下す
る。そこで、少なくとも高速処理モードと低速処理モー
ドとを設け、高速処理が必要な場合には暗号強度を犠牲
にして高速に変換データを生成し、低速処理が必要な場
合にはより暗号強度を高めた変換データを生成するよう
にする。これにより、暗号強度と高速処理との最適化を
図ることができるようになる。

【００１５】しかも、変換データが所与の記憶装置に対
して所与のアクセス単位でアクセスされる場合におい
て、アクセス単位の記憶位置情報に基づいて処理の切り
替えを行うようにしたので、該記憶位置情報によりどの
処理を行わせるかの設定を変更するだけで、記憶装置に
変換データを最適な速度と暗号強度を維持した状態でア
クセスすることができるようになる。

【００１６】また該記憶位置情報と処理切替信号とを関
連付けることにより、変換データに対してどの暗号処理
が行われたかを特定することができ、復号処理も容易に
実現することができる。

【００１７】また本発明に係る暗号装置は、複数のブロ
ックに分割されるセクタごとに、前記低速処理モード又
は前記高速処理モードを開始するブロック及び処理ブロ
ック数の少なくとも１つが任意に設定可能に構成されて
もよい。

【００１８】本発明によれば、セクタを分割するブロッ
クごとに、暗号処理の方法を変更するため、鍵の特定を
より困難にすることができる。

【００１９】また本発明に係る暗号装置は、所与のデー
タブロック単位の入力データに対し、共通鍵暗号化方式
の暗号処理を行って変換データを生成する暗号装置であ
って、所与の処理切替信号を生成する処理切替信号生成
回路と、前記入力データに対して前記暗号処理をａ（ａ
は正の整数）又はｂ（ｂはａより大きい正の整数）回行
ってａ回暗号処理データ又はｂ回暗号処理データを生成
し、前記所与の処理切替信号に基づいて前記ａ回暗号処
理データ又は前記ｂ回暗号処理データを出力する処理回
路とを含み、前記処理回路は、前記所与の処理切替信号
に基づく高速処理モードでは、前記ａ回暗号処理データ
を前記変換データとして出力し、前記所与の処理切替信
号に基づく低速処理モードでは、前記所与の処理切替信
号に基づいて、前記ｂ回暗号処理データを前記変換デー
タとして出力し、前記所与の処理切替信号は、装置固有
の識別情報に基づいて生成される暗号装置に関係する。

【００２０】ここで装置固有の識別情報は、暗号装置固
有の識別情報（番号）であってもよいし、当該暗号装置
が含まれる装置固有の識別情報であってもよい。また当
該暗号装置が実現される回路の識別情報や、該回路が形
成されるウェハの識別情報（例えば製造ロット）などが
考えられる。

【００２１】本発明によれば、装置ごとに高速処理モー
ドと低速処理モードとを切り替え制御を行うことができ
るので、鍵の特定をより困難にして暗号強度を高めるこ
とができる。また、セクタ番号やデータブロックのカウ
ント数と、該識別情報とに基づいて切り替え制御するこ
とで、更に鍵の特定をより困難にする一方、処理速度と
の最適化を容易に図ることができるようになる。

【００２２】また本発明に係る暗号装置は、所与のデー
タブロック単位の入力データに対し、共通鍵暗号化方式
の暗号処理を行って変換データを生成する暗号装置であ
って、所与の処理切替信号を生成する処理切替信号生成
回路と、前記入力データに対して前記暗号処理をａ（ａ
は正の整数）又はｂ（ｂはａより大きい正の整数）回行
ってａ回暗号処理データ又はｂ回暗号処理データを生成
し、前記所与の処理切替信号に基づいて前記ａ回暗号処
理データ又は前記ｂ回暗号処理データを出力する処理回
路とを含み、前記処理回路は、前記所与の処理切替信号
に基づく高速処理モードでは、前記ａ回暗号処理データ
を前記変換データとして出力し、前記所与の処理切替信
号に基づく低速処理モードでは、前記ｂ回暗号処理デー
タを前記変換データとして出力し、前記所与の処理切替
信号は、前記データブロックのカウント数に基づいて生
成される暗号装置に関係する。

【００２３】本発明においては、暗号処理の処理単位で
あるデータブロックの数をカウントし、そのカウント数
に応じて、高速処理モードと低速処理モードとを切り替
えるようにしている。したがって、カウント数に応じて
どちらの処理を選択するかの設定を変更するだけで、処
理速度と暗号強度との最適化を容易に図ることができる
ようになる。

【００２４】また、データブロックごとに、いずれの暗
号処理が行われたかを容易に特定することができるの
で、該暗号処理で暗号化されたデータを復号化すること
もできる。

【００２５】また本発明に係る暗号装置は、所与のデー
タブロック単位の入力データに対し、共通鍵暗号化方式
の暗号処理を行って変換データを生成する暗号装置であ
って、所与の処理切替信号を生成する処理切替信号生成
回路と、前記入力データに対して前記暗号処理をａ（ａ
は正の整数）又はｂ（ｂはａより大きい正の整数）回行
ってａ回暗号処理データ又はｂ回暗号処理データを生成
し、前記所与の処理切替信号に基づいて前記ａ回暗号処
理データ又は前記ｂ回暗号処理データを出力する処理回
路とを含み、前記処理回路は、前記所与の処理切替信号
に基づく高速処理モードでは、前記ａ回暗号処理データ
を前記変換データとして出力し、前記所与の処理切替信
号に基づく低速処理モードでは、前記ｂ回暗号処理デー
タを前記変換データとして出力し、前記所与の処理切替
信号は、前記入力データ又は前記変換データを記憶する
メモリの蓄積状態に応じて生成される暗号装置に関係す
る。

【００２６】本発明によれば、暗号処理の処理対象であ
る入力データ、又は該暗号処理の処理結果である変換デ
ータを記憶するメモリの蓄積状況に応じて、処理を切り
替えるようにしたので、暗号強度と処理速度との最適化
を図ることが可能となる。

【００２７】また本発明に係る暗号装置は、前記処理回
路は、第（ｎ−１）（ｎは２以上の整数）のデータブロ
ックの演算データ、又は該第（ｎ−１）のデータブロッ
クの次の第ｎのデータブロックの入力データに基づい
て、前記所与の暗号処理を行って第ｎの演算データを生
成する演算回路と、前記高速処理モードでは前記第ｎの
演算データを前記変換データとして出力し、前記低速処
理モードでは前記第ｎの演算データを前記演算回路に供
給する処理切替回路とを含むことができる。

【００２８】本発明によれば、演算回路を流用するよう
にしたので、暗号処理と高速処理の最適化を、より小さ
い回路規模で実現することができる。

【００２９】また本発明に係る暗号装置は、前記演算回
路は、所与の演算処理を複数回繰り返して前記所与の暗
号処理が行われる場合において、前記所与の演算処理を
１又は複数回行う第１〜第Ｌ（Ｌは２以上の整数）の暗
号処理回路を含み、第１のタイミングにおいて、前記第
ｋ（１≦ｋ≦Ｌ−１、ｋは整数）の暗号処理回路は、第
ｎのデータブロックについて処理すると共に、前記第
（ｋ＋１）の暗号処理回路は、第（ｎ−１）のデータブ
ロックについて処理し、前記第１のタイミングの次の第
２のタイミングでは、前記第ｋの暗号処理回路は、第
（ｎ＋１）のデータブロックについて処理すると共に、
前記第（ｋ＋１）の暗号処理回路は、前記第１のタイミ
ングにおける前記第ｋの暗号処理回路の処理結果を用い
て処理することができる。

【００３０】本発明によれば、暗号処理が、ＳＤＥＳの
ように所与の演算処理を複数繰り返す場合のいて、各演
算処理をパイプライン動作で処理させるようにしたの
で、暗号処理をより高速化することができる。

【００３１】また本発明に係る暗号装置は、前記共通鍵
暗号化方式の暗号処理は、ＤＥＳの暗号処理であり、前
記ａ回暗号処理データは、ＤＥＳの暗号処理を１回行っ
た暗号処理データであり、前記ｂ回暗号処理データは、
ＤＥＳの暗号処理を３回繰り返し行った暗号処理データ
であってもよい。

【００３２】本発明においては、ＳＤＥＳとＴＤＥＳと
の切替制御を行うようにしたので、実績のある暗号強度
を維持しつつ、最適な処理速度を実現する暗号装置を提
供することができる。

【００３３】また本発明に係る暗号装置は、前記暗号処
理に代えて、復号処理を行うことができる。

【００３４】本発明によれば、データの復号処理におい
て、該データの暗号処理の暗号強度と処理速度との最適
化を図ることができる。

【００３５】また本発明に係るデータ転送制御装置は、
メモリと、外部に接続された所与の記憶装置にアクセス
するためのインタフェース回路と、前記メモリと前記イ
ンタフェース回路との間で転送されるデータに対し、暗
号処理又は復号処理を行う上記のいずれか記載の暗号装
置とを含むことができる。

【００３６】本発明によれば、暗号強度と処理速度との
最適化を実現したデータの転送を制御するデータ転送制
御装置を提供することができる。

【００３７】

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を用いて詳細に説明する。なお、以下に説
明する実施の形態は、特許請求の範囲に記載された本発
明の内容を不当に限定するものではない。また以下で説
明される構成の全てが本発明の必須構成要件であるとは
限らない。

【００３８】本実施形態に係る暗号装置は、入力データ
に対し、共通鍵暗号化方式により生成された鍵を用いた
複数段の演算処理を行って変換データを生成する。本実
施形態における暗号装置は、鍵の適用順序を切り替える
ことで、暗号処理及び復号処理を行うことができるよう
になっている。以下では、暗号装置の共通鍵暗号化方式
がＤＥＳである場合について説明する。

【００３９】１．ＳＤＥＳの概要まず、ＳＤＥＳ（Single DES）の処理内容の概要につい
て説明する。

【００４０】図１に、ＳＤＥＳによる暗号処理を行う暗
号装置の機能ブロック構成の概要を示す。

【００４１】暗号装置１０は、暗号処理部１２と、鍵生
成処理部１４とを含む。

【００４２】暗号処理部１２は、１データブロック当た
り６４ビットの入力データ（平文）に対して、非線形変
換と転置処理等を１６段繰り返し、変換データ（暗号
文）を出力する。鍵生成処理部１４は、６４ビットの共
通秘密鍵を用いて、暗号処理部１２の各段の処理で使用
される４８ビットの（サブ）鍵Ｋ₁〜Ｋ₁₆を生成する。

【００４３】図２に、暗号処理部１２の処理のフロー図
を示す。

【００４４】暗号処理部１２に、１データブロック単位
で６４ビットの入力データＭが入力されると、該入力デ
ータＭに対し、初期転置（Initial Permutation：Ｉ
Ｐ）を行ってランダム化する（ステップＳ１０）。初期
転置は、図３に示すように、入力ビット位置に応じて、
出力させるビット位置を変えて出力する。例えば、入力
ビットの第５８ビットを出力の第１ビットに転置し、ま
た入力の第１ビットを出力の第４０ビットに転置する。

【００４５】初期転置が行われた初期転置データは、ビ
ット分割され、上位３２ビットを第１段入力データ
Ｌ₀、下位３２ビットを第１段入力データＲ₀とする（ス
テップＳ１１、Ｓ１２）。

【００４６】第１段入力データＲ₀は、第１段の鍵Ｋ₁を
用いた非線形変換ｆにより非線形変換データｆ（Ｒ₀，
Ｋ₁）に変換される（ステップＳ２０−１）。

【００４７】図４に、非線形変換ｆの機能ブロック図を
示す。

【００４８】ここでは、第ｉ（１≦ｉ≦１６、ｉは整
数）段の非線形変換ｆの機能ブロック図を示している。

【００４９】第ｉ段入力データＲ_i-1は、拡大転置
（Ｅ）により、拡大転置データＥＲ_i-1に変換される
（ステップＳ５０）。拡大転置（Ｅ）は、図５に示すよ
うに、所定のビットを重複させて、３２ビットの第ｉ段
入力データＲ_i-1を４８ビットの拡大転置データＥＲ_i-1
に変換する。図５では、例えば入力の第１ビットを出力
の第２ビット及び第４８ビットから出力させ、入力の第
３２ビットを出力の第１ビット及び第４７ビットから出
力させることを示している。

【００５０】拡大転置データＥＲ_i-1は、第ｉ段用の鍵
Ｋ_iとの間で排他的論理和演算（ＸＯＲ）が行われ（ス
テップＳ５１）、それぞれ６ビットずつＳＢＯＸ０〜７
に入力される。ここで、第ｉ段用の鍵Ｋ_iは、図１に示
すように暗号処理部１２に対応して設けられた鍵生成処
理部１４により生成された第１段〜第１６段の鍵Ｋ₁〜
Ｋ₁₆のうちの第ｉ段用のものである。

【００５１】ＳＢＯＸ０〜７は、それぞれ入力された６
ビットに対して、圧縮換字変換を行う（ステップＳ５２
−０〜Ｓ５２−７）。

【００５２】図６に、ＳＢＯＸ０において行われる圧縮
換字変換について説明するための図を示す。

【００５３】ＳＢＯＸ０では、ロウ番号及びカラム番号
により４ビットデータが特定される。ロウ番号は、入力
される６ビットのうち最初（最も左端）の１ビットと最
後（最も右端）の１ビットとにより特定される。カラム
番号は、入力される６ビットのうち残りの４ビットによ
り特定される。そして、これらロウ番号及びカラム番号
により特定される４ビットデータを、入力された６ビッ
トに対応させて変換する。

【００５４】例えば、拡大転置データＥＲ_i-1と第ｉ段
用の鍵Ｋ_iとの間で排他的論理和演算の結果が、６ビッ
トの「１０１０００」とすると、ロウ番号は（１０）₂
であるため２行目が特定され、カラム番号は（０１０
０）₂であるため４行目が特定される。したがって、Ｓ
ＢＯＸ０に入力された６ビットの「１０１０００」は、
４ビットの「１１０１（＝１３）」に変換される。

【００５５】ここではＳＢＯＸ０について説明したが、
ＳＢＯＸ１〜ＳＢＯＸ７についてもそれぞれロウ番号及
びカラム番号により同様の変換が行われる。

【００５６】このようにしてＳＢＯＸ０〜７から出力さ
れた４ビットの変換データは、転置処理（Ｐ）が行われ
る（ステップＳ５３）。転置処理は、図７に示すよう
に、入力ビット位置に応じて、出力させるビット位置を
変えて出力する。例えば、入力ビットの第１６ビットを
出力の第１ビットに転置し、また入力の第１ビットを出
力の第９ビットに転置する。

【００５７】この転置処理（Ｐ）の結果、３２ビットの
非線形変換データＥＲ_i-1（＝ｆ（Ｒ_i-1，Ｋ_i））が生
成される。

【００５８】図２において、第１段入力データＲ₀に基
づいて生成された非線形変換データｆ（Ｒ₀，Ｋ₁）は、
第１段入力データＬ₀との間で排他的論理和演算が行わ
れ（ステップＳ２１−１）、その演算結果が第２段入力
データＲ₁になる（ステップＳ２２−１）。

【００５９】一方、第２段入力データＬ₁は、第１段入
力データＲ₀になる（ステップＳ２３−１）。

【００６０】以上のように第１段入力データＬ₀、Ｒ₀か
ら第２段入力データＬ₁、Ｒ₁が生成されるまでの処理を
ＳＤＥＳの暗号処理の第１段の処理（所与の演算処理）
とすると、同様の処理が第１６段まで行われる。各段の
非線形変換においては、段ごとに適用される鍵が変更さ
れる。

【００６１】その結果、第１６段で生成された第１６段
入力データＬ₁₆、Ｒ₁₆は、以下のようになる（ステップ
Ｓ２３−１６、Ｓ２２−１６）。

【００６２】Ｌ₁₆＝Ｒ₁₅ ・・・（１）Ｒ₁₆＝Ｌ₁₅（＋）ｆ（Ｒ₁₅，Ｋ₁₆）・・・（２）ここで、（＋）は排他的論理和演算であることを示す。

【００６３】そして、最後に上位３２ビットと下位３２
ビットとを入れ替えて、入替データＬ₁₆´を第１６段入
力データＲ₁₆にし（ステップＳ２４）、入替データＲ₁₆
´を第１６段入力データＬ₁₆にして（ステップＳ２
５）、６４ビットデータとして最終転置（ＩＰ^-1）を行
う（ステップＳ２６）。

【００６４】最終転置（ＩＰ^-1）は初期転置（ＩＰ）に
対応しており、図８に示すように初期転置でビット位置
を入れ替えたデータを、元に戻す。例えば入力の第１ビ
ットを出力の第５８ビットに転置し、また入力の第４０
ビットを出力の第１ビットに転置する。

【００６５】その結果、変換データＰが生成される。

【００６６】次に、このような暗号処理部１２の各段
に、非線形変換を行うための鍵の生成フローについて説
明する。各段に供給される鍵は、鍵生成処理部１４にお
いて生成される。

【００６７】図９に、鍵生成処理部１４の処理のフロー
図を示す。

【００６８】鍵生成処理部１４に、６４ビットの共通秘
密鍵Ｋ₀が入力されると、該共通秘密鍵Ｋ₀に対し、選択
転置（ＰＣ−１）を行ってランダム化する（ステップＳ
６０）。選択転置は、図１０に示すように、入力ビット
位置に応じて、出力させるビット位置を変えて出力し、
６４ビットの共通秘密鍵Ｋ₀からパリティが除去された
５６ビットの選択転置データを出力する。例えば、入力
の第５７ビットを出力の第１ビットに転置し、また入力
の第１ビットを出力の第８ビットに転置する。

【００６９】選択転置が行われた選択転置データは、ビ
ット分割され、上位２８ビットを第１段入力データ
Ｃ₀、下位２８ビットを第１段入力データＤ₀とする（ス
テップＳ６１、Ｓ６２）。

【００７０】第１段入力データＣ₀は左方向に巡回シフ
トが行われて、第２段入力データＣ₁となる（ステップ
Ｓ６３−１、Ｓ６４−１）。また、第１段入力データＤ
₀は左方向に巡回シフトが行われて、第２段入力データ
Ｄ₁となる（ステップＳ６５−１、Ｓ６６−１）。ここ
で、巡回シフトを行うビット数は、図１１に示すように
ＤＥＳの処理段ごとに決められている。例えば、第１段
の場合は１ビット、第３段の場合は２ビットだけ、巡回
シフトが行われることを示している。

【００７１】更に第１段では、巡回シフトされた結果生
成された第２段入力データＣ₁、Ｄ₁に対して圧縮転置
（ＰＣ−２）を行い（ステップＳ６７−１）、第１段の
鍵Ｋ₁が生成される。

【００７２】圧縮転置（ＰＣ−２）では、それぞれ２８
ビットの第２段入力データＣ₁、Ｄ₁からなる５６ビット
のデータを４８ビットのデータに変換する。この圧縮転
置は、図１２に示すように、入力ビット位置に応じて、
出力させるビット位置を変えて出力する。例えば、入力
の第１４ビットを出力の第１ビットに転置し、また入力
の第１ビットを出力の第５ビットに転置する。

【００７３】この圧縮転置が行われた４８ビットのデー
タが、第１段の鍵Ｋ₁として、暗号処理部１２の第１段
の非線形変換に用いられる。

【００７４】以上のように第１段入力データＣ₀、Ｄ₀か
ら第２段入力データＣ₁、Ｄ₁が生成されるまでの処理を
ＳＤＥＳの鍵生成の第１段の処理とすると、同様の処理
が第１６段まで行われる。このように、各段において生
成された鍵Ｋ₁〜Ｋ₁₆は、暗号処理部１２の暗号処理の
各段に適用される。

【００７５】図１３に、ＳＤＥＳによる復号処理を行う
復号装置の機能ブロック構成の概要を示す。

【００７６】復号装置７０は、復号処理部７２と、鍵生
成処理部７４とを含む。

【００７７】復号処理部７２は、１ブロック６４ビット
の入力データ（暗号文）に対して、非線形変換と転置処
理等を１６段繰り返し、変換データ（平文）を出力す
る。鍵生成処理部７４は、６４ビットの共通秘密鍵か
ら、復号処理部７２の各段の処理で用いる４８ビットの
（サブ）鍵Ｋ₁〜Ｋ₁₆を生成する。

【００７８】復号処理部７２は、上述の暗号処理部１２
と逆の手順をとることで実現することができる。この場
合、復号処理部７２の各段の鍵は、暗号処理とは逆に鍵
Ｋ₁₆、Ｋ₁₅、・・・、Ｋ₁の順に適用される。

【００７９】鍵生成処理部７４は、上述した鍵生成処理
部１４の左巡回シフトを右巡回シフトに変更すること
で、各段ごとに鍵Ｋ₁₆、Ｋ₁₅、・・・、Ｋ₁の順で生成
される。

【００８０】このように復号処理は、各段の処理内容に
着目すれば、暗号処理の各段の処理内容と共通させるこ
とができる。本実施形態における暗号装置は、暗号処理
を行う回路を共通化し、該回路を用いて復号処理を行う
ように構成している。

【００８１】２．暗号化モードＳＤＥＳでは、入力データとしての平文又は暗号文が複
数のブロックに分割され、ブロックデータ単位で暗号処
理又は復号処理が行われる。したがって、同じブロック
データの場合には、変換データも同じになる可能性があ
り、鍵が特定されやすくなる。そのため、ＳＤＥＳで
は、ＣＢＣ（Cipher Block Chaining）モードやＣＦＢ
（Cipher FeedBack）モード等の種々の暗号化モードが
利用される。

【００８２】図１４に、ＣＢＣモードの暗号処理と復号
処理の機能ブロック図を示す。

【００８３】暗号処理部８０では、ＤＥＳ演算部８２に
より、ブロックデータ単位に暗号処理が行われて変換デ
ータが生成される。ＤＥＳ演算部８２において暗号処理
が行われる平文のｊ番目のデータブロックをＭ_jとする
と、該データブロックＭ_jと１つ前のデータブロックの
変換データＣ_j-1との間で排他的論理和演算が行われ、
その演算結果がＤＥＳ演算部８２に入力される。ＤＥＳ
演算部８２は、その演算結果について暗号処理を行って
変換データＣ_jを生成する。変換データＣ_jは暗号文とし
て出力されると共に、レジスタ８４に保持される。平文
の次のデータブロックが入力されたときには、レジスタ
８４に保持された前のブロックの変換データを用いて生
成された演算データがＤＥＳ演算部８２に入力される。

【００８４】復号処理部９０では、ＤＥＳ^-1演算部９２
により、ブロックデータ単位に復号処理が行われて変換
データ（復号データ、平文）が生成される。ＤＥＳ^-1演
算部９２において復号処理が行われる暗号文のｊ番目の
データブロックをＣ_jとすると、該データブロックＣ_jが
ＤＥＳ^-1演算部９２において復号化される。ＤＥＳ^- ¹演
算部９２で復号化された変換データに対して、１つ前の
データブロックの変換データＣ_j-1との間で排他的論理
和演算を行った演算結果が、変換データ（復号データ）
Ｍ_jとなる。変換データＣ_jは、暗号文として復号処理部
９０に入力されると共に、レジスタ９４に保持される。
暗号文の次のデータブロックが入力されたときには、レ
ジスタ９４に保持された前のブロックの変換データを用
いて生成された演算結果が復号文のデータブロックＭ_j
として出力される。

【００８５】これにより、ブロックデータの内容が同じ
であっても、その前のデータブロックの内容に応じた演
算結果に対して暗号処理が行われるため、複雑な構成を
とることなく、鍵の特定を困難にすることができる。

【００８６】３．ＴＤＥＳの概要ところでコンピュータ技術等の進歩を背景に、情報処理
能力の向上が著しく、上述したＳＤＥＳの安全性には限
界がある。そのため更に安全性を高めるために、ＳＤＥ
Ｓを３回ループさせるＴＤＥＳがある。

【００８７】図１５に、ＴＤＥＳの処理フローの概要を
示す。

【００８８】ＴＤＥＳによる暗号処理は、ＤＥＳ演算部
９６−１、９６−２、９６−３により、上述したＳＤＥ
Ｓの暗号処理又は復号処理を行うことで実現される。Ｄ
ＥＳ演算部９６−１は、６４ビットの平文の入力データ
に対し、暗号処理の各段の鍵を有する鍵セットＫ_0Aを適
用したＳＤＥＳの暗号処理を行う。ＤＥＳ演算部９６−
２は、ＤＥＳ演算部９６−１から出力された変換データ
に対し、復号処理の各段の鍵を有する鍵セットＫ_0Bを適
用したＳＤＥＳの復号処理（ＤＥＳ^-1）を行う。ＤＥＳ
演算部９６−３は、ＤＥＳ演算部９６−２から出力され
た変換データに対し、暗号処理の各段の鍵を有する鍵セ
ットＫ_0Cを適用したＳＤＥＳの暗号処理を行い、変換デ
ータＣを出力する。

【００８９】こうすることで、鍵セットＫ_0A、Ｋ_0B、Ｋ
_0Cが全て異なる場合、鍵長は１９２（＝６４×３）ビッ
トとなり、更に暗号強度を高めることができる。

【００９０】なお、ＴＤＥＳの復号処理を行う場合に
は、図１５に示した暗号処理とは逆に、復号処理、暗号
処理、復号処理の順に行えばよい。

【００９１】３．本実施形態の特徴ＳＤＥＳは、処理速度を高速化することができる反面、
ＴＤＥＳに比べて暗号強度を低下させてしまう。一方、
ＴＤＥＳは、暗号強度を高めることができる反面、ＳＤ
ＥＳに比べて処理速度を低下させてしまう。このよう
に、ＳＤＥＳとＴＤＥＳとを単独で実装すると、十分な
暗号強度を維持した状態で、高速な処理速度を得ること
ができない。またＳＤＥＳとＴＤＥＳとを混在させ、適
宜切り替えるように構成したとしても、固定的な切り替
えを行うと処理速度と暗号強度の最適化を図ることがで
きず、不便である。

【００９２】そこで本実施形態における暗号装置は、Ｓ
ＤＥＳとＴＤＥＳとを、動的に切り替えることができる
ようになっており、処理速度をある程度維持しながら鍵
の特定をより困難にすることができる。またＳＤＥＳと
ＴＤＥＳとの混在による回路規模の増大を回避するた
め、ＳＤＥＳの処理回路を流用してＴＤＥＳによる暗号
処理を行うことができる。

【００９３】図１６に、本実施形態における暗号装置の
構成の概要を示す。

【００９４】暗号装置１００は、処理切替信号生成回路
１１０と、処理回路１２０とを含む。処理切替信号生成
回路１１０は、所与の切替信号に基づいて処理切替信号
を生成する。処理回路１２０は、データブロック単位で
入力される入力データに対して、ＳＤＥＳの暗号処理を
ａ（ａは正の整数）回行ったａ回暗号処理データ又はＳ
ＤＥＳの暗号処理をｂ（ｂはａより大きい正の整数）回
行ったｂ回暗号処理データを生成し、処理切替信号に基
づいていずれかを出力する。例えばａが「１」のときは
ＳＤＥＳの暗号処理を行った暗号処理データであり、例
えばｂが「３」のときはＴＤＥＳの暗号処理を行った暗
号処理データである。

【００９５】したがって、処理回路１２０は、切替信号
に応じて、処理速度を優先させる場合にはａ回暗号処理
データを出力し、暗号強度を優先させる場合にはｂ回暗
号処理データを出力することができる。これにより、暗
号強度を処理速度とを最適化することができる。

【００９６】暗号装置１００は、ＳＤＥＳとＴＤＥＳと
の混在に伴う回路規模の増大を回避するため、所与の暗
号処理を行う演算回路の結果をループさせることでＴＤ
ＥＳの暗号処理を行うように構成されている。そのた
め、暗号装置１００の処理回路１２０は、演算回路１２
２と、処理切替回路１２４とを含む。

【００９７】演算回路１２２は、ＳＤＥＳの暗号処理
（所与の暗号処理）を行って演算データを生成する。よ
り具体的には、データブロック単位で入力データが入力
される場合、演算回路１２２は、第（ｎ−１）（ｎは２
以上の整数）の演算データ又は該第（ｎ−１）のデータ
ブロックの次の第ｎのデータブロックの入力データに基
づいて、ＳＤＥＳの暗号処理を行って第ｎの演算データ
を生成する。

【００９８】処理切替回路１２４は、処理切替信号生成
回路１１０で生成された処理切替信号に基づき、演算回
路１２２から出力された演算データを変換データとして
出力するか、該演算データを演算回路１２２にフィード
バックさせる。より具体的には、処理切替回路１２４
は、処理速度を優先させる高速処理モードの場合には演
算回路１２２からの演算データを変換データとして出力
し、暗号強度を優先させる低速処理モードの場合には該
演算データを演算回路１２２にフィードバックさせる。
その結果、高速処理モードではａ回暗号処理データが変
換データとして出力され、低速処理モードではｂ回暗号
処理データが変換データとして出力されることになる。

【００９９】図１７に、演算回路１２２の構成の概要を
示す。

【０１００】演算回路１２２は、共通秘密暗号化方式の
暗号処理が複数の演算処理を繰り返して行われる場合
に、各段の処理（所与の演算処理）を１又は複数回行う
第１〜第Ｌ（Ｌは２以上の整数）の暗号処理回路１２３
₁〜１２３_Lを含みむ。すなわち、ＳＤＥＳの場合には、
各段の処理を１又は複数回行う第１〜第Ｌの暗号処理回
路１２３₁〜１２３_Lにより１６段分の処理を行う。

【０１０１】第１の暗号処理回路１２３₁に処理対象の
データが入力されると、第２〜第（Ｌ−１）の暗号処理
回路１２３₂〜１２３_L-1はＳＤＥＳの鍵生成処理で生成
された鍵をその都度代えて各段の処理を行い、第Ｌの暗
号処理回路１２３_Lから演算データを出力する。

【０１０２】こうすることで、回路を流用して、回路規
模の増大を回避することができる。更に、演算回路１２
２は、第１〜第Ｌの暗号処理回路１２３₁〜１２３_Lのう
ち、少なくとも２つの第ｋ（１≦ｋ≦Ｌ−１、ｋは整
数）及び第（ｋ＋１）の暗号処理回路はパイプライン動
作するようになっている。より具体的には、図１８に示
すように、所与の第１のタイミングにおいて、第ｋの暗
号処理回路は、第ｎのデータブロックについて処理する
と共に、第（ｋ＋１）の暗号処理回路は、第（ｎ−１）
のデータブロックについて処理し、第１のタイミングの
次の第２のタイミングでは、第ｋの暗号処理回路は、第
（ｎ＋１）のデータブロックについて処理すると共に、
第（ｋ＋１）の暗号処理回路は、第１のタイミングにお
ける第ｋの暗号処理回路の処理結果を用いて処理する。

【０１０３】これにより、連続的にデータブロック単位
で入力される入力データについて、ＳＤＥＳの暗号処理
をより高速化することができる。

【０１０４】なお、図１６においては暗号処理について
説明したが、復号処理についても同様に実現することが
できる。

【０１０５】ところで、このような演算回路１２２を用
いてＳＤＥＳ又はＴＤＥＳの処理を切り替えて変換デー
タを出力する場合、この切替制御を行うための切替信号
は、データの種類、処理状況等に応じて生成することが
できる。なお切替信号は、ソフトウェアで設定したスイ
ッチにより入力させてもよいし、外部に設けられたスイ
ッチを介して入力させてもよい。

【０１０６】以下では、切替信号を生成する種々の態様
について説明する。

【０１０７】３．１セクタ単位の切替制御暗号装置によって暗号化されたデータが、所与の外部記
憶装置に保存されたり、該外部記憶装置から読み出され
たデータが暗号装置によって復号化される場合には、外
部記憶装置のアクセス単位（セクタや、メモリのワード
ラインなど）の記憶位置情報（セクタ番号や、メモリの
アドレスなど）に基づいて、ＳＤＥＳ又はＴＤＥＳの切
替制御を行うようにしてもよい。このようにアクセス単
位の記憶位置情報に基づいて切替制御が行われるため、
どの記憶位置でＳＤＥＳ又はＴＤＥＳを行うかを変更す
ることで、処理速度と暗号強度との最適化を容易に実現
することができる。

【０１０８】図１９に、外部記憶装置のセクタに基づい
てＳＤＥＳ及びＴＤＥＳの切替制御が行われる暗号装置
の構成の一例を示す。

【０１０９】ここで図１６に示す暗号装置と同一部分に
は同一符号を付し、適宜説明を省略する。

【０１１０】暗号装置１３０は、処理切替信号生成回路
１１０、処理回路１２０、データ制御回路１３２、カウ
ンタ回路１３４を含むことができる。

【０１１１】データ制御回路１３２は、処理回路１２０
から出力された変換データについて、例えば所与の外部
記憶装置１４０に対する書き込み制御を行う。またデー
タ制御回路１３２は、所与の外部記憶装置１４０に対す
る読み出し制御を行い、読み出されたデータを処理回路
１２０に出力し、復号処理させることができる。

【０１１２】カウンタ回路１３４は、所与の基準クロッ
クに基づいてカウント数をカウントアップする。カウン
ト数は、処理切替信号生成回路１１０に対して出力され
ると共に、データ制御回路１３２に対しても出力され
る。

【０１１３】処理切替信号生成回路１１０は、カウント
数に応じてＳＤＥＳ又はＴＤＥＳのいずれか一方の処理
結果を出力させる処理切替信号を出力する。データ制御
回路１３２は、外部記憶装置１４０のセクタの番号と、
カウンタ回路１３４からのカウント数とを記憶する。し
たがって、セクタ単位でＳＤＥＳ又はＴＤＥＳにより暗
号処理を行うかを予め決めておくことで、カウント数に
より、いずれの暗号処理が行われたかを、セクタ番号と
関連付けけることができる。すなわち、データ制御回路
１３２によりアクセスされたセクタ番号と、カウント数
とから、処理切替制御信号によりＳＤＥＳ又はＴＤＥＳ
のいずれかの暗号処理が行われたかを特定することがで
きる。

【０１１４】例えばセクタ番号に基づき、ＴＤＥＳ（広
義には低速処理モード）又はＳＤＥＳ（広義には高速処
理モード）の処理対象となるブロックや、その処理期間
を変更するようにしてもよい。より具体的には、セクタ
の番号が、図２０（Ａ）に示すように予め決められた開
始セクタ番号及び終了セクタ番号の範囲内にある場合に
は、上述したように予め決められたブロックについては
ＳＤＥＳ又はＴＤＥＳに切り替える。或いは、例えば図
２０（Ｂ）に示すように予め決められた開始セクタ番号
及びその処理セクタ数により特定されるセクタの範囲内
にある場合には、上述したように予め決められたブロッ
クについてはＳＤＥＳ又はＴＤＥＳに切り替えるように
してもよい。

【０１１５】また、セクタ番号と処理切替信号とを対応
付けておくことができるので、セクタ番号に基づき、外
部記憶装置１４０から読み出されたデータがＳＤＥＳ又
はＴＤＥＳのいずれかの暗号処理で行われたかをを容易
に特定することができ、該暗号処理で暗号化されたデー
タを復号化することができる。なお、出力されるカウン
ト数は規則性を有するため、所与のスクランブルをかけ
て（例えばデコード出力を行って）変換しておくことが
望ましい。

【０１１６】またセクタが分割されるブロックについ
て、低速処理モード又は高速処理モードを開始するブロ
ック及び当該処理を行うブロック数のうち少なくとも一
方を任意に設定可能な構成とし、セクタごとにこれら設
定されたブロックについてＳＤＥＳ又はＴＤＥＳに切り
替えるようにしてもよい。

【０１１７】この結果、図２１に示すように、セクタご
とに、ＳＤＥＳ又はＴＤＥＳの処理対象となるブロック
が異なるように設定され、各セクタ内にはブロック単位
でＳＤＥＳ又はＴＤＥＳのいずれかの暗号処理が行われ
た暗号化データが記憶されて、両暗号処理が行われた暗
号化データが混在した状態になる。このようにセクタ番
号に基づいてＳＤＥＳ又はＴＤＥＳの処理を切り替える
ことができる。この場合、暗号処理がいずれの方式で行
われたかを特定することができるので、該暗号処理で暗
号化されたデータを復号化することもできる。

【０１１８】図２２に、ＳＤＥＳ又はＴＤＥＳの処理が
切替制御される動作の一例を示す。

【０１１９】暗号装置は、入力される一連のデータブロ
ックに対して暗号処理を行って変換データを生成し、該
部記憶装置１４０のあるセクタ内に記憶される。その
際、図１７に示した演算回路１２２を用いて、ＳＤＥＳ
とＴＤＥＳを切り替えてそれぞれ変換データが生成され
る。なお、図２２では、ＳＤＥＳの（Ｅ）は、ａ回暗号
処理データが生成されるＳＤＥＳの１回の処理を示し、
ＴＤＥＳの（Ｅ１〜Ｅ３）は、ｂ回暗号処理データが生
成されるＳＤＥＳの３回分の各処理を示している。また
ＳＤＥＳの各処理では、図１８に示したようにパイプラ
イン動作が行われる。

【０１２０】３．２装置ＩＤによる切替制御また暗号装置１３０は、図１９に示すように識別情報レ
ジスタ１３６を含むことができる。そして、識別情報レ
ジスタ１３６の設定値に基づいて切替信号を発生し、処
理切替信号生成回路１１０により処理切替信号を生成す
ることができる。この場合、識別情報レジスタ１３６に
暗号装置固有の識別情報（回路ＩＤ）を設定すること
で、ＳＤＥＳ又はＴＤＥＳの処理結果を混在させること
ができる。また、上述したセクタ番号に応じた切替制御
についても、装置ごとに異なる制御を行うことができ
る。

【０１２１】このような暗号装置固有の識別情報として
は、例えばＩＥＥＥ１３９４のＤＴＣＰ（Digital Tran
smission Content Protection）のネゴシエーションに
おいて用いられるデバイスＩＤを採用することができ
る。このデバイスＩＤは、ＣＰＵ等のホストにより所与
のレジスタ領域に書き込まれる。したがって、例えばリ
セット直後にその設定値を読み出し、該設定値を識別情
報レジスタ１３６に書き込むようにすればよい。

【０１２２】また、識別情報レジスタ１３６を暗号装置
１３０内に設けることなく、外部からその設定値を入力
させるようにしてもよい。例えばフラッシュメモリに書
き込まれた識別情報を読み出して、該識別情報に対応し
た処理切替を行うようにしてもよい。

【０１２３】なお上述した識別情報としては、他に、回
路が形成されるウェハや製造ロットに対応した情報を採
用することができる。

【０１２４】このような識別情報に基づいて処理切替制
御を行うことで、暗号処理が行われた暗号化方式を特定
することができるので、該暗号処理で暗号化されたデー
タを復号化することもできる。

【０１２５】３．３データブロックのカウント数に応
じて切替制御暗号装置１００では、データブロック単位で暗号処理又
は復号処理が行われる。そこで、処理対象のデータブロ
ックをカウントし、そのカウント数に基づいて処理切替
信号を生成することで、当該カウント数の設定を変更し
て処理速度と暗号強度との最適化を容易に実現すること
ができる。

【０１２６】図２３に、データブロックのカウント数に
基づいてＳＤＥＳ及びＴＤＥＳの切替制御が行われる暗
号装置の構成の一例を示す。

【０１２７】ここで図１９に示す暗号装置と同一部分に
は同一符号を付し、適宜説明を省略する。

【０１２８】暗号装置１５０が、図１９に示す暗号装置
１３０と異なる点は、データ制御回路１３２に代えてデ
ータ制御回路１５２を含む点である。データ制御回路１
５２は、処理回路１２０から出力された変換データにつ
いて、例えば所与の外部記憶装置１４０に対する書き込
み制御を行う。またデータ制御回路１５２は、所与の外
部記憶装置１４０に対する読み出し制御を行い、読み出
されたデータを処理回路１２０に出力し、復号処理させ
る。

【０１２９】このようなデータ制御回路１５２は、アク
セス制御回路１５４と、データブロックカウント回路１
５６とを含むことができる。アクセス制御回路１５４
は、処理回路１２０の処理単位であるデータブロック単
位で、外部記憶装置１４０に対する書き込み制御及び読
み出し制御を行う。データブロックカウント回路１５６
は、書き込み制御又は読み出し制御が行われたデータブ
ロックの数をカウントする。

【０１３０】例えば図２４（Ａ）に示すように、データ
ブロックカウント回路１５６から出力されたカウント数
が、開始データブロックカウント数と終了データブロッ
クカウント数の範囲内のときには、ＳＤＥＳ又はＴＤＥ
Ｓのいずれか処理に切り替えるように処理切替信号を生
成することができる。

【０１３１】また図２４（Ｂ）に示すように、データブ
ロックカウント回路１５６から出力されたカウント数
が、開始データブロックカウント数で特定されるデータ
ブロックから起算して処理データブロックカウント数分
の範囲内にあるときには、ＳＤＥＳ又はＴＤＥＳのいず
れか処理に切り替えるように処理切替信号を生成するこ
とができる。

【０１３２】或いは図２４（Ｃ）に示すように、データ
ブロックのカウント数が表される複数ビットのデータの
うち、例えば下位２ビットに対応した処理切替信号を生
成するようにしてもよい。すなわち、データブロックの
カウント数をビット表現した場合に、下位２ビットが
「００」のときはＴＤＥＳへの処理切替を行うように処
理切替信号を生成し、下位２ビットが「１１」のときは
ＳＤＥＳへの処理切替を行うように処理切替信号を生成
する。

【０１３３】このようにデータブロックのカウント数に
基づいて処理切替信号を生成することで、ＳＤＥＳ及び
ＴＤＥＳのいずれの暗号処理が行われたかを容易に特定
することができるので、該暗号処理で暗号化されたデー
タを復号化することもできる。

【０１３４】３．４処理状況に応じた切替制御上述のようにＳＤＥＳ及びＴＤＥＳの処理を、切替信号
で切替制御を行うことで、暗号強度と処理速度の最適化
を図ることができる。したがって、暗号処理又は復号処
理の処理状況に応じて、高速処理が必要なときには処理
負荷の軽いＳＤＥＳの処理を行い、低速処理が必要なと
き（或いは処理速度より暗号強度が必要とされるとき）
にはＴＤＥＳの処理を切り替えるようにしてもよい。上
述の処理状況としては、例えば暗号装置の前段又は後段
にバッファリング用に設けられたメモリの蓄積状況（あ
ふれ状況）がある。

【０１３５】図２５（Ａ）に示すように、暗号処理対象
の入力データがメモリ１６２に一旦バッファリングされ
て、データブロック単位で暗号装置１６０に順次出力さ
れる場合には、メモリ１６２の蓄積状況に基づいて切替
信号を生成することができる。例えば、アイソクロナス
データのようにリアルタイム性が要求される場合には、
メモリ１６２に蓄積されるデータ量が少ないときには、
暗号装置１６０は処理速度よりも暗号強度を優先させて
ＴＤＥＳによる暗号処理を行うようにする。そして、メ
モリ１６２に蓄積されるデータ量が多くなったときに、
暗号装置１６０は暗号強度よりも処理速度を優先させ
て、アイソクロナスデータの受信の取りこぼしを防ぐよ
うにする。

【０１３６】また図２５（Ｂ）に示すように、データブ
ロック単位で暗号装置１７０で暗号処理されて生成され
た変換データをメモリ１７２に順次蓄積する場合には、
メモリ１７２の蓄積状況に基づいて切替信号を生成する
ことができる。例えば、メモリ１７２に蓄積されるデー
タ量が少ないときには、暗号装置１７０は処理速度より
も暗号強度を優先させてＴＤＥＳによる暗号処理を行う
ようにする。そして、メモリ１７２に蓄積されるデータ
量が多くなったときに、暗号装置１７０は暗号強度より
も処理速度を優先させて、変換データがメモリ１７２に
蓄積できないといった状況を防ぐようにする。

【０１３７】このように、ＳＤＥＳ及びＴＤＥＳの処理
を、処理状況に応じて適宜切り替えることで、暗号強度
と処理速度との最適化を図ることが可能となる。

【０１３８】なお、データブロックごとに、ＳＤＥＳ及
びＴＤＥＳのいずれの暗号化方式により暗号処理を行っ
たかを記憶し、暗号処理したデータを復号処理できるよ
うにすることが望ましい。例えば、切替信号の出力状況
を逐一保持させてデータブロックごとにどの暗号処理が
行われたかを管理させる。或いは、データブロックごと
に適用された暗号処理を識別するビットを設けるように
してもよい。

【０１３９】なお暗号装置１６０、１７０として、図１
９に示した暗号装置１３０、図２３に示した暗号装置１
５０を適用することもできる。

【０１４０】４．処理回路の具体的な構成例次に、これまで説明したＳＤＥＳ及びＴＤＥＳの処理を
切り替えることができる処理回路の構成について具体的
に説明する。

【０１４１】以下では、図１６に示す演算回路１２２
が、２つ（Ｌ＝２）のＤＥＳ演算回路で構成され、これ
らがパイプライン動作を行う暗号装置について説明する
が、３つ以上（Ｌ≧３）のＤＥＳ演算回路を有し、これ
らがパイプライン動作を行うようにしてもよい。

【０１４２】図２６に、本実施形態における暗号装置の
ブロック構成図を示す。

【０１４３】本実施形態における暗号装置２００は、同
様の構成のＤＥＳ演算回路（第１及び第２の暗号処理回
路）２１０、２２０を含む。なおＤＥＳ演算回路は３以
上でもよいが、以下では２の場合について説明する。Ｄ
ＥＳ演算回路２１０、２２０は、それぞれ図２に示した
ＳＤＥＳの非線形変換や排他的論理和演算等の１段分の
処理（所与の演算処理）を行う。暗号処理又は復号処理
を（Ｍ＋Ｎ）（Ｍ、Ｎは正の整数）段の演算処理を行う
場合に、ＤＥＳ演算回路２１０、２２０は、それぞれＭ
段分の演算処理、Ｎ段分の演算処理を行うことができ
る。なおＳＤＥＳによる１６段分の処理を行う場合は、
パイプライン動作により高速処理を行うため８段ずつ
（Ｍ＝Ｎ＝８）行うことが望ましい。暗号装置２００で
は、８段ずつ行うものとして説明する。

【０１４４】ＤＥＳ演算回路２１０には、プロローグ回
路２３０が接続されている。ＤＥＳ演算回路２１０は、
プロローグ回路２３０からの出力に基づいて、図２に示
すＳＤＥＳの第１段〜第８段の各段の処理を行い、中間
変換データを出力する。プロローグ回路２３０には、入
力ラッチ回路２４０が接続されている。入力ラッチ回路
２４０には、データブロック単位に入力データがラッチ
される。プロローグ回路２３０は、入力ラッチ回路２４
０に入力された６４ビットのデータに対して初期転置処
理を行うことができる。或いはプロローグ回路は、入力
ラッチ回路２４０に入力された６４ビットのデータと、
ＤＥＳ演算回路２１０によって生成された中間変換デー
タ等との排他的論理和演算結果に対して、初期転置処理
を行うことができる。

【０１４５】ＤＥＳ演算回路２２０には、エピローグ回
路２５０が接続されている。ＤＥＳ演算回路２２０は、
ＤＥＳ演算回路２１０で生成された中間変換データに基
づいて、図２に示すＳＤＥＳの第９段〜第１６段の各段
の処理を行い、変換データ（最終変換データ）を出力す
る。エピローグ回路２５０は、ＤＥＳ演算回路２２０に
よって生成された変換データに対して最終転置処理を行
うことができる。或いはエピローグ回路２５０は、ＤＥ
Ｓ演算回路２２０によって生成された変換データに対し
て、ＤＥＳ演算回路２１０により生成された中間変換デ
ータ等と排他的論理和演算を行うことができる。

【０１４６】暗号装置２００は、ＤＥＳ演算回路２１
０、２２０に対して、ＳＤＥＳの各段の鍵を出力する第
１及び第２の鍵出力回路２６０、２７０を含む。ここ
で、鍵出力回路は２つでなくてもよく、ＤＥＳ演算回路
と同数でなくてもよい。

【０１４７】暗号処理を行う場合、第１の鍵出力回路２
６０は、ＤＥＳ演算回路２１０で処理される段数に応じ
て、図２に示すＳＤＥＳの第１段〜第８段の各段の鍵Ｋ
₁〜Ｋ₈を出力する。第２の鍵出力回路２７０は、ＤＥＳ
演算回路２２０で処理される段数に応じて、図２に示す
ＳＤＥＳの第９段〜第１６段の各段の鍵Ｋ₉〜Ｋ₁₆を出
力する。

【０１４８】復号処理を行う場合、第１の鍵出力回路２
６０は、ＤＥＳ演算回路２２０に対してＳＤＥＳの第１
段〜第８段の各段の鍵Ｋ₁〜Ｋ₈を、暗号処理とは逆順に
出力する。第２の鍵出力回路２７０は、ＤＥＳ演算回路
２１０に対してＳＤＥＳの第９段〜第１６段の各段の鍵
Ｋ₉〜Ｋ₁₆を、暗号処理とは逆順に出力する。

【０１４９】第１及び第２の鍵出力回路２６０、２７０
がそれぞれ出力する鍵Ｋ₁〜Ｋ₁₆は、鍵セット選択回路
２８０から供給される。

【０１５０】鍵セット選択回路２８０は、ＴＤＥＳ鍵ボ
ックス２８２と、ＳＤＥＳ鍵ボックス２８４とを含む。
ＴＤＥＳ鍵ボックス２８２は、上述した鍵生成処理によ
り予め生成されたＴＤＥＳの鍵を複数セット保持する。
ＴＤＥＳの鍵は、ループさせる回数分のＳＤＥＳの鍵を
有する。ＳＤＥＳの鍵は、１６段分の鍵を有する。ＳＤ
ＥＳ鍵ボックス２８４は、上述した鍵生成処理により予
め生成されたＳＤＥＳの鍵を複数セット保持する。

【０１５１】ＴＤＥＳによる暗号処理又は復号処理を行
う場合、鍵セット選択回路２８０は、ＴＤＥＳ鍵ボック
ス２８２に保持された複数セットのＴＤＥＳの鍵セット
の中から１セットを選択し、ＳＤＥＳのループ回数に応
じた１６段分の鍵を、第１及び第２の鍵出力回路２６
０、２７０に出力する。

【０１５２】暗号装置２００の各部は、制御回路２９０
によって制御が行われる。制御回路２９０は、入力され
た各種制御信号により、上述した構成の暗号装置２００
において、暗号処理と復号処理の切り替え制御、ＣＢＣ
モードの制御、或いはＳＤＥＳとＴＤＥＳの切り替え制
御を行うことができるようになっている。

【０１５３】ｘＲＳＴ信号は、リセット信号である。ｘ
ＲＳＴ信号がアクティブになると、暗号装置２００を構
成する各部の状態が初期状態になる。

【０１５４】ｘＣＬＲ信号は、クリア信号である。ｘＣ
ＬＲ信号がアクティブになると、例えばＤＥＳ演算回路
２１０、２２０のレジスタの状態がリセットされる。

【０１５５】ＤＥＳ＿ＷＡＩＴ信号は、ウェイト信号で
ある。ＤＥＳ＿ＷＡＩＴ信号がアクティブになると、Ｄ
ＥＳ演算回路２１０、２２０の処理が中断する。ＤＥＳ
＿ＷＡＩＴ信号は、例えばエピローグ回路２５０の出力
をラッチするＦＩＦＯの状態に応じて生成される。

【０１５６】ＥＸ＿ＯＲ信号は、ＣＢＣモード制御信号
である。ＥＸ＿ＯＲ信号がアクティブになると、ＣＢＣ
モードにより暗号処理及び復号処理が行われる。そのた
めプロローグ回路２３０は、ＥＸ＿ＯＲ信号に応じて、
ＣＢＣモードで生成された演算データ又は入力ラッチ回
路２４０からの入力データを、ＤＥＳ演算回路２１０に
出力することができるようになっている。またエピロー
グ回路２５０は、ＥＸ＿ＯＲ信号に応じてＣＢＣモード
で生成された演算データ又はＤＥＳ演算回路２２０から
の出力データを出力する。

【０１５７】なおＣＢＣモードにおいて、初期化状態の
ときには、プロローグ回路２３０は初期化ベクタＩＶを
用いて入力データとの間で排他的論理和演算を行って、
入力データの値がそのまま暗号処理又は復号処理が行わ
れないようにしている。同様に、初期化状態のときに
は、エピローグ回路２５０は初期化ベクタＩＶを用いて
ＤＥＳ演算回路２２０の出力データとの間で排他的論理
和演算を行う。

【０１５８】ＥＮ＿ｘＤＥ信号は、暗号−復号切替信号
である。ＥＮ＿ｘＤＥ信号がアクティブになると、プロ
ローグ回路２３０、ＤＥＳ演算回路２１０、２２０、エ
ピローグ回路２５０において、図２に示す暗号処理の各
処理が行われる。また第１及び第２の鍵出力回路２６
０、２７０は、暗号処理の順序で各段の鍵を出力する。

【０１５９】ＴＲＩＰＬＥ信号は、ＳＤＥＳ−ＴＤＥＳ
切替信号である。ＴＲＩＰＬＥ信号がアクティブになる
と、ＴＤＥＳの暗号処理又は復号処理が行われる。ＴＲ
ＩＰＬＥ信号は、上述したように図示しない処理切替信
号生成回路で生成される処理切替信号である。この場
合、セクタによってＳＤＥＳにより暗号化されたデータ
とＴＤＥＳにより暗号化されたデータとを混在させるこ
とができ、鍵の解読をより困難にし、機密性を大幅に高
めると共に、暗号強度と処理速度とを最適化することが
できる。

【０１６０】ＴＲＩ＿ＣＯＵＮＴ信号は、ＴＤＥＳのル
ープカウント信号である。ＴＲＩ＿ＣＯＵＮＴ信号によ
り、ＴＤＥＳによるＳＤＥＳのループ回数が指定され
る。ＴＲＩ＿ＣＯＵＮＴ信号に応じて、鍵セット選択回
路２８０は保持されている複数セットの鍵から、１セッ
トを選択する。このようなＴＲＩ＿ＣＯＵＮＴ信号は、
制御回路２９０において生成される。

【０１６１】ＫＥＹ＿ＮＵＭＢＥＲ信号は、ＳＤＥＳの
段数カウント信号である。ＫＥＹ＿ＮＵＭＢＥＲ信号に
より、ＳＤＥＳの段数が指定され、各段に対応した鍵が
選択される。

【０１６２】ＫＥＹ＿ＳＥＬ信号は、鍵選択信号であ
る。ＫＥＹ＿ＳＥＬ信号により、鍵セット選択回路２８
０に予めＴＤＥＳ鍵ボックス２８２又はＳＤＥＳ鍵ボッ
クス２８４に記憶された複数セットの鍵の中から１セッ
トが選択される。

【０１６３】図１６に示す演算回路１２２は、上述した
ようにＤＥＳ演算回路２１０、２２０によりその機能を
実現することができる。図１６に示す処理切替回路１２
４は、ＤＥＳ演算回路２１０、２２０、プロローグ回路
２３０、エピローグ回路２５０等の複数の回路によりそ
の機能を実現することができる。図１６に示す処理切替
信号生成回路１１０は、制御回路２９０によりその機能
を実現することができる。

【０１６４】４．２動作の概要次に、本実施形態における暗号装置２００の動作の概要
を説明する。

【０１６５】図２７に、暗号装置２００におけるＳＤＥ
Ｓの暗号処理の流れを模式的に示す。ただし図２６に示
す暗号装置２００と同一部分には同一符号を付し、適宜
説明を省略する。

【０１６６】この場合、ＤＥＳ演算回路２１０は、第ｎ
のデータブロックに対して図２に示すＳＤＥＳの第１段
の処理を行う。この処理結果は７回ループされ、ＤＥＳ
演算回路２１０は、ＳＤＥＳの第１段〜第８段の処理を
行う。このとき第１の鍵出力回路２６０は、ＫＥＹ＿Ｎ
ＵＭＢＥＲ信号に応じて、各段に対応した鍵を供給す
る。その結果、ＤＥＳ演算回路２１０は、ＳＤＥＳの第
８段までの結果を、第ｎの中間変換データとして出力す
る。

【０１６７】ＤＥＳ演算回路２２０は、第ｎの中間変換
データに対して、図２に示すＳＤＥＳの第９段の処理を
行う。この処理結果は７回ループされ、ＤＥＳ演算回路
２２０は、ＳＤＥＳの第９段〜第１６段の処理を行う。
このとき第２の鍵出力回路２７０は、ＫＥＹ＿ＮＵＭＢ
ＥＲ信号に応じて、各段に対応した鍵を供給する。その
結果、ＤＥＳ演算回路２２０は、ＳＤＥＳの第１６段ま
での結果を、第ｎの変換データとして出力する。

【０１６８】プロローグ回路２３０は、ＤＥＳ演算回路
２１０に、第（ｎ−１）の中間変換データと第ｎのデー
タブロックの入力データとに基づいて第ｎの中間変換デ
ータを生成させる。

【０１６９】より具体的には、プロローグ回路２３０
は、第ｎのデータブロックの入力データに対して初期転
置処理を行った演算データを、ＤＥＳ演算回路２１０に
対して出力する。ここで転置処理の対象となるのは、Ｓ
ＤＥＳのＣＢＣモード（所与の第１のモード）ではない
場合は入力ラッチ回路２４０の入力データであり、ＳＤ
ＥＳのＣＢＣモード（所与の第１のモード）の場合は該
入力データと１つ前のデータブロックの第（ｎ−１）の
中間変換データとの排他的論理和演算結果である。なお
ＣＢＣモードにおいて、入力データは、初期化時では初
期化ベクタＩＶとの間の排他的論理和演算結果に対して
転置処理が行われる。

【０１７０】エピローグ回路２５０は、ＤＥＳ演算回路
２２０から出力された第ｎの変換データに対して、プロ
ローグ回路２３０で行われた初期転置処理に対応した最
終転置処理を行う。

【０１７１】このような本実施形態における暗号装置２
００は、（Ｍ＋Ｎ）（Ｍ＝Ｎ＝８）段の処理により変換
データを生成するために、ＤＥＳ演算回路２１０、２２
０によるパイプライン動作を行う。

【０１７２】図２８に、パイプライン動作について説明
するための図を示す。

【０１７３】入力データがブロック単位に分割され、第
１のデータブロックから順に暗号処理が行われるものと
する。この場合、第１のタイミングでは、ＤＥＳ演算回
路２１０は、第ｎのデータブロックについて第ｎの中間
変換データを生成し、ＤＥＳ演算回路２２０は、１つ前
のデータブロックである第（ｎ−１）の中間変換データ
に基づいて第（ｎ−１）の変換データを生成する。そし
て、次の第１のタイミングの次の第２のタイミングで
は、ＤＥＳ演算回路２１０は第ｎのデータブロックの次
のブロックである第（ｎ＋１）のデータブロックについ
て第（ｎ＋１）の中間変換データを生成し、ＤＥＳ演算
回路２２０は第１のタイミングでＤＥＳ演算回路２１０
により生成された第ｎの中間変換データに基づいて第ｎ
の変換データを生成する。

【０１７４】このようなパイプライン動作により、第１
及び第２のタイミングを所与のクロックの１周期とする
と、１クロックごとにＳＤＥＳにより暗号化された変換
データを生成することができる。したがって、回路規模
の縮小化と、処理の高速化とを図ることができる。

【０１７５】またＣＢＣモードでは、ＳＤＥＳの第１６
段の処理結果を次のデータブロックの入力に反映させる
と、ＤＥＳ演算回路２１０の処理速度の低下を招く。そ
のため、ＳＤＥＳの第８段の処理結果（第（ｎ−１）の
中間変換データ）を用いることで、鍵の機密性を高める
と共に処理速度の低下を防止することができる。

【０１７６】図２９に、暗号装置２００におけるＳＤＥ
Ｓの復号処理の流れを模式的に示す。ただし図２７に示
す暗号装置２００と同一部分には同一符号を付し、適宜
説明を省略する。

【０１７７】この場合、ＤＥＳ演算回路２１０は、第ｎ
のデータブロックに対して図２に示すＳＤＥＳの第１段
の処理を行う。この処理結果は７回ループされ、ＤＥＳ
演算回路２１０は、ＳＤＥＳの第１段〜第８段の処理を
行う。このとき第２の鍵出力回路２７０が、ＫＥＹ＿Ｎ
ＵＭＢＥＲ信号に応じて、暗号処理とは逆順に各段に対
応した鍵を供給する。その結果、ＤＥＳ演算回路２１０
は、ＳＤＥＳの第８段までの結果を、第ｎの中間変換デ
ータとして出力する。

【０１７８】ＤＥＳ演算回路２２０は、第ｎの中間変換
データに対して、図２に示すＳＤＥＳの第９段の処理を
行う。この処理結果は７回ループされ、ＤＥＳ演算回路
２２０は、ＳＤＥＳの第９段〜第１６段の処理を行う。
このとき、第１の鍵出力回路２６０は、ＫＥＹ＿ＮＵＭ
ＢＥＲ信号に応じて、暗号処理とは逆順に各段に対応し
た鍵を供給する。その結果、ＤＥＳ演算回路２２０は、
ＳＤＥＳの第１６段までの結果を、第ｎの変換データと
して出力する。

【０１７９】プロローグ回路２３０は、入力ラッチ回路
２４０から入力された第ｎのデータブロックの入力デー
タに対して初期転置処理を行った演算データを、ＤＥＳ
演算回路２１０に対して出力する。

【０１８０】エピローグ回路２５０は、第ｎの変換デー
タと、１つ前のデータブロックの第（ｎ−１）の中間変
換データとに基づいて生成された演算データを復号化さ
れた信号として出力させる。

【０１８１】より具体的には、エピローグ回路２５０
は、ＤＥＳ演算回路２２０から出力された第ｎの変換デ
ータに対して、プロローグ回路２３０で行われた初期転
置処理に対応した最終転置処理を行う。ここで最終転置
処理が行われたデータは、ＳＤＥＳのＣＢＣモード（所
与の第１のモード）ではない場合はそのまま変換データ
として出力され、ＳＤＥＳのＣＢＣモード（所与の第１
のモード）の場合は１つ前のデータブロックの第（ｎ−
１）の中間変換データとの間で排他的論理和演算が行わ
れて変換データとして出力される。なおＣＢＣモードに
おいて、転置処理が行われたデータは、初期化時には初
期化ベクタＩＶとの間で排他的論理和演算が行われる。

【０１８２】なお、この場合においても図２８に示すよ
うなパイプライン動作により、復号処理を行うことがで
きる。

【０１８３】図３０に、暗号装置２００におけるＴＤＥ
Ｓの暗号処理の流れを模式的に示す。ただし図２７に示
す暗号装置２００と同一部分には同一符号を付し、適宜
説明を省略する。

【０１８４】プロローグ回路２３０は、第ｎのデータブ
ロックに対して初期転置処理を行った演算データを、Ｄ
ＥＳ演算回路２１０に対して出力する。このとき、次の
データブロックの第（ｎ＋１）のデータブロックについ
て出力するのに先立って、エピローグ回路２５０から出
力された演算結果を用いて２回ループさせる。なおＴＤ
ＥＳのＣＢＣモード（所与の第２のモード）の場合は、
第ｎのデータブロックについてのＳＤＥＳの１回目の入
力のときに、１つ前の第（ｎ−１）のデータブロックに
ついての演算結果との間で行われた排他的論理和演算結
果が転置処理対象となる。なお、ＴＤＥＳのＣＢＣモー
ドにおいても、初期化時には初期化ベクタＩＶが適用さ
れる。

【０１８５】エピローグ回路２５０は、ＤＥＳ演算回路
２２０から出力された第ｎの変換データに対して、プロ
ローグ回路２３０で行われた初期転置処理に対応した最
終転置処理を行う。

【０１８６】図３１に、暗号装置２００におけるＴＤＥ
Ｓの復号処理の流れを模式的に示す。ただし図３０に示
す暗号装置２００と同一部分には同一符号を付し、適宜
説明を省略する。

【０１８７】プロローグ回路２３０は、第ｎのデータブ
ロックに対して初期転置を行った演算データをＤＥＳ演
算回路２１０に対して出力する。このとき、次の第（ｎ
＋１）のデータブロックについて出力するのに先立っ
て、エピローグ回路２５０から出力された演算結果を用
いて２回ループさせる。

【０１８８】エピローグ回路２５０は、ＤＥＳ演算回路
２２０から出力された第ｎの変換データに対して、プロ
ローグ回路２３０で行われた初期転置処理に対応した最
終転置処理を行う。転置処理が行われたデータは、ＳＤ
ＥＳの３回目のループの出力の場合には、変換データと
して出力される。その際、ＴＤＥＳのＣＢＣモード（所
与の第２のモード）ではない場合はそのまま変換データ
として出力され、ＴＤＥＳのＣＢＣモード（所与の第２
のモード）の場合は１つ前のデータブロックの第（ｎ−
１）のデータブロックの入力データとの間で排他的論理
和演算が行われて出力される。なおＣＢＣモードにおい
て、転置処理が行われたデータは、初期化時には初期化
ベクタＩＶとの間で排他的論理和演算が行われる。

【０１８９】このようにＳＤＥＳの処理回路を流用して
ＴＤＥＳによる暗号処理及び復号処理を行うことがで
き、回路規模の増大を回避することができる。

【０１９０】なお、ＤＥＳ演算回路（暗号処理回路）を
３段以上の構成で、ＳＤＥＳの暗号処理又は復号処理を
行うように構成しても、同様にＳＤＥＳの処理回路を流
用してＴＤＥＳによる暗号処理及び復号処理を行うこと
ができる。

【０１９１】例えば図３２（Ａ）に示す第１〜第３の暗
号処理回路により、ＳＤＥＳのＣＢＣモードの暗号処理
を行う場合、図３２（Ｂ）に示すようなパイプライン動
作で変換データが生成される。また例えば図３３（Ａ）
に示す第１〜第３の暗号処理回路により、ＳＤＥＳのＣ
ＢＣモードの復号処理を行う場合には、図３３（Ｂ）に
示すようなパイプライン動作で、暗号処理されたデータ
を復号することができる。

【０１９２】また例えば図３４（Ａ）に示す第１〜第４
の暗号処理回路により、ＳＤＥＳのＣＢＣモードの暗号
処理を行う場合、図３４（Ｂ）に示すようなパイプライ
ン動作で変換データが生成される。また例えば図３５
（Ａ）に示す第１〜第４の暗号処理回路により、ＳＤＥ
ＳのＣＢＣモードの復号処理を行う場合には、図３５
（Ｂ）に示すようなパイプライン動作で、暗号処理され
たデータを復号することができる。

【０１９３】このような複数の暗号処理回路をパイプラ
イン動作により高速処理を行うＳＤＥＳの処理回路を上
述のように３回繰り返すことで、ＴＤＥＳによる暗号処
理及び復号処理を行うことができ、回路規模の増大を回
避することができる。

【０１９４】図３６に、本実施形態における暗号装置２
００の回路動作フローの一例を示す。

【０１９５】ここでは暗号処理及び復号処理の対象とな
るデータが、ハードディスク装置に記憶され、アクセス
するデータブロックのカウント数に応じて、ＴＤＥＳ又
はＳＤＥＳかを切り替えることができる場合について説
明する。

【０１９６】制御回路２９０では、入力ラッチ回路２４
０から入力データを入力させると、アクセスするデータ
ブロックのカウント数を管理するデータブロックカウン
ト値ｄａｔａ＿ｃｎｔがインクリメントされる（ステッ
プＳ４００）。そして、インクリメントされたデータブ
ロックカウント値ｄａｔａ＿ｃｎｔに応じて、ＤＥＳ演
算回路２１０、２２０などが制御される（ステップＳ４
０１）。より具体的には、データブロックカウント値ｄ
ａｔａ＿ｃｎｔが所与のエンド値ＥＮＤのとき、データ
ブロックカウント値ｄａｔａ＿ｃｎｔは「０」にリセッ
トされる。またデータブロックカウント値ｄａｔａ＿ｃ
ｎｔが、ＴＤＥＳの開始データブロック値と一致したと
き、ＴＲＩＰＬＥ信号をアクティブにする。更に、デー
タブロックカウント値ｄａｔａ＿ｃｎｔが、ＴＤＥＳの
終了データブロック値と一致したときには、ＴＩＲＰＬ
Ｅ信号をインアクティブにする。

【０１９７】次に、制御回路２９０は、ＴＲＩ＿ＣＯＵ
ＮＴ信号を「０」に設定し（ステップＳ４０２）、ＫＥ
Ｙ＿ＮＵＭＢＥＲ信号を「０」に設定する（ステップＳ
４０３）。ＴＲＩ＿ＣＯＵＮＴ信号を「０」に設定した
場合、ＴＤＥＳの処理においてＳＤＥＳの１回目の処理
であることを示す。またＫＥＹ＿ＮＵＭＢＥＲ信号を
「０」に設定した場合、ＳＤＥＳの第１段の処理である
ことを示す。

【０１９８】その後、ＫＥＹ＿ＮＵＭＢＥＲ信号により
示される段数に応じて、ＤＥＳ演算回路２１０又はＤＥ
Ｓ演算回路２２０により、ＳＤＥＳの１段分の処理が行
われる（ステップＳ４０４）。

【０１９９】ＳＤＥＳの１段分の処理が終了すると、Ｋ
ＥＹ＿ＮＵＭＢＥＲ信号が「１６」になっているか否か
を検出し、「１６」になっていないとき（ステップＳ４
０５：Ｎ）、ＫＥＹ＿ＮＵＭＢＥＲ信号により指定され
るＳＤＥＳの段数をインクリメントし（ステップＳ４０
６）、再びステップＳ４０４のＤＥＳ演算を行う。一
方、ＫＥＹ＿ＮＵＭＢＥＲ信号が「１６」のとき（ステ
ップＳ４０５：Ｙ）、ＴＲＩＰＬＥ信号が「０」で、か
つＴＲＩ＿ＣＯＵＮＴ信号が「２」であるか否かを検出
する。そして、ＴＲＩＰＬＥ信号が「０」で、かつＴＲ
Ｉ＿ＣＯＵＮＴ信号が「２」ではないとき（ステップＳ
４０７：Ｎ）、ＴＲＩ＿ＣＯＵＮＴ信号で示されるＳＤ
ＥＳのループ回数をインクリメントし（ステップＳ４０
８）、再びステップＳ４０３に戻って、次のループのＳ
ＤＥＳの処理を開始する。また、ＴＲＩＰＬＥ信号が
「０」で、かつＴＲＩ＿ＣＯＵＮＴ信号が「２」である
とき（ステップＳ４０７：Ｙ）、ＴＤＥＳの処理が終了
したと判断して、ＤＥＳ演算回路２２０の処理結果を用
いて変換データを出力する。

【０２００】このような暗号処理（復号処理）に対して
鍵を供給する鍵選択処理においては、鍵セット選択回路
２８０により、鍵選択信号ＫＥＹ＿ＳＥＬに基づいて鍵
セットが選択される（ステップＳ４５０）。

【０２０１】より具体的には、ＴＲＩＰＬＥ信号がアク
ティブのとき、鍵選択信号ＫＥＹ＿ＳＥＬとＴＲＩ＿Ｃ
ＯＵＮＴ信号とに基づいて、関数Ｆｕｎｃｔｉｏｎ＿Ｔ
により、鍵選択値ｋｓを求める。ＴＲＩＰＬＥ信号がイ
ンアクティブのとき、鍵選択信号ＫＥＹ＿ＳＥＬに基づ
いて、関数Ｆｕｎｃｔｉｏｎ＿Ｓにより鍵選択値ｋｓを
求める。関数Ｆｕｎｃｔｉｏｎ＿Ｓは、例えば鍵選択信
号ＫＥＹ＿ＳＥＬを、所与のビット操作により鍵選択値
ｋｓを出力する。

【０２０２】そして、関数Ｆｕｎｃｔｉｏｎ＿Ｒによ
り、鍵選択値ｋｓに対応する鍵セットを選択する（ステ
ップＳ４５１）。ＴＤＥＳの場合は、ＴＤＥＳ鍵ボック
ス２８２に保持された複数の鍵セットの中から選択され
る。ＳＤＥＳの場合は、ＳＤＥＳ鍵ボックス２８４に保
持された複数の鍵セットの中から選択される。

【０２０３】このようにして鍵セット選択回路２８０に
よって選択された鍵セットの中から、ＫＥＹ＿ＮＵＭＢ
ＥＲ信号により示されるＳＤＥＳの処理段数に応じた鍵
ＫＥＹが供給される（ステップＳ４５２）。

【０２０４】５．データ転送制御装置図３７に、本実施形態におけるインタフェースＩＣの構
成の概要を示す。

【０２０５】本実施形態におけるインタフェースＩＣ８
００は、ＤＥＳ処理回路８１０と、メモリ８１２と、イ
ンタフェース回路８１４とを含む。ＤＥＳ処理回路８１
０は、上述した暗号装置２００と同等の機能を有する。
インタフェースＩＣ８００は、外部のハードディスク装
置８３０へのアクセスデータの制御を行う。より具体的
には、インタフェースＩＣ８００は、メモリ８１２に書
き込まれたデジタルデータについてＳＤＥＳ又はＴＤＥ
Ｓによる暗号処理を行って、インタフェース回路８１４
を介し、ハードディスク装置８３０へのデジタルデータ
の書き込みを行う。またインタフェースＩＣ８００は、
インタフェース回路８１４を介しハードディスク装置８
３０から読み出された保存データを、ＳＤＥＳ又はＴＤ
ＥＳによる復号処理を行ってデジタルデータに復号化
し、メモリ８１２にバッファリングする。

【０２０６】このようにハードディスク装置等の大容量
記憶媒体にアクセスするためのインタフェースＩＣに上
述した暗号装置２００を適用させることで、大容量のア
クセスデータについても、高い機密性を維持したまま高
速なアクセス処理を行わせることができる。

【０２０７】図３８に、本実施形態におけるインタフェ
ースＩＣの構成例を示す。

【０２０８】インタフェースＩＣ８００は、汎用シリア
ルバスとしてのＩＥＥＥ１３９４シリアルバスを介して
転送されるデータのＩＤＥ（Integrated Device Electr
onics）ストレージ８５０に対するアクセス制御を行
う。ＩＥＥＥ１３９４シリアルバス上では、アイソクロ
ナス（Isochronous）転送又はアシンクロナス（Asynchr
onous）転送が行われる。アイソクロナス転送が行われ
るアイソクロナスデータは、例えばリアルタイム性が要
求される画像データである。アシンクロナス転送が行わ
れるアシンクロナスデータは、例えばコマンドデータで
ある。

【０２０９】ＩＥＥＥ１３９４シリアルバスを介して受
信されたデータは、ＩＥＥＥ１３９４物理層回路８６２
及びＩＥＥＥ１３９４リンク層回路８６４を介し、第１
のＤＭＡＣ（Direct Memory Access Controller）８６
６に入力される。第１のＤＭＡＣ８６６は、ＤＴＣＰ処
理回路８６８において、ＩＥＥＥ１３９４の暗号化規格
であるＤＴＣＰ（Digital Transmission Content Prote
ction）により復号化し、パケットメモリインタフェー
ス８７０を介してＳＲＡＭ（Static Random Access Mem
ory）で構成されたパケットメモリ８７２に転送する。
パケットメモリ８７２では、アイソクロナスデータとア
シンクロナスデータの記憶領域が区分され、更にそれぞ
れのデータについて送信データ領域と受信データ領域と
を有している。パケットメモリインタフェース８７０
は、格納するデータを仕分けして、対応する記憶領域に
格納する。

【０２１０】パケットメモリ８７２に記憶されたデータ
は、パケットメモリインタフェース８７０を介して、第
２のＤＭＡＣ８７４により読み出される。第２のＤＭＡ
Ｃ８７４は、ＤＥＳ処理回路８７６でＳＤＥＳ又はＴＤ
ＥＳにより暗号化する。ＤＥＳ処理回路８７６は、本実
施形態における暗号装置を採用することができ、例えば
ＩＤＥストレージ８５０に書き込む際のセクタ番号に応
じて、ＳＤＥＳ又はＴＤＥＳで暗号化する。なお暗号化
するデータは、パケットメモリ８７２のアイソクロナス
受信データ領域に記憶されるアイソクロナス受信データ
のみである。

【０２１１】インタフェースＩＣ８００の外部には、Ｓ
ＤＲＡＭ（Synchronous DRAM）により構成されたキャッ
シュメモリ８８０が接続されている。第２のＤＭＡＣ８
７４は、ＤＥＳ処理回路８７６により暗号化したデータ
を、キャッシュメモリインタフェース８７８を介して、
キャッシュメモリ８８０に格納する。これにより、アイ
ソクロナス受信データの機密性を維持することができ
る。

【０２１２】一方、同様にしてパケットメモリ８７２の
アシンクロナス受信データ領域に入っているアシンクロ
ナス受信データは、図示しないホスト（例えばＣＰＵ）
によりデコードされ、コマンドの解析が行われる。

【０２１３】キャッシュメモリ８８０は、送信データ記
憶領域と受信データ記憶領域とを有しており、第２のＤ
ＭＡＣ８８４により暗号化されたアイソクロナス受信デ
ータは受信データ記憶領域に書き込まれる。

【０２１４】その後、第３のＤＭＡＣ８８２が、キャッ
シュメモリ８８０からアイソクロナス受信データを読み
出し、ＩＤＥインタフェース８８４を介してＩＤＥスト
レージ８５０に書き込む。

【０２１５】このようにキャッシュメモリ８８０を設け
ることで、アイソクロナスデータをバッファリングする
ことができるので、ＩＤＥストレージ８５０のアクセス
時間があった場合でも、所定の転送レートで転送される
データの連続性を保証することができる。

【０２１６】これに対して、ＩＥＥＥ１３９４シリアル
バスを介して送信する場合、まず第３のＤＭＡＣ８８２
により、ＩＤＥストレージ８５０からデータが読み出さ
れる。ＩＤＥストレージ８５０から読み出されたデータ
は、ＳＤＥＳ又はＴＤＥＳにより暗号化されており、キ
ャッシュメモリインタフェース８７８を介して、キャッ
シュメモリ８８０の送信データ領域に格納される。第２
のＤＭＡＣ８７４は、キャッシュメモリ８８０の送信デ
ータ領域に記憶されたデータを読み出し、ＤＥＳ処理回
路８７６で復号化して、パケットメモリ８７２のアイソ
クロナス送信データ領域に格納する。第１のＤＭＡＣ８
６６は、パケットメモリ８７２のアイソクロナス送信デ
ータ領域に記憶されたアイソクロナスデータを読み出
す。読み出されたアイソクロナスデータは、ＤＴＣＰ処
理回路８６８によりＤＴＣＰによる暗号化が行われ、ア
イソクロナスヘッダを付加してＩＥＥＥ１３９４シリア
ルバスに出力される。

【０２１７】メモリポインタ管理回路８８６は、第１及
び第２のＤＭＡＣ８６６、８７４の制御を行う。より具
体的には、第１及び第２のＤＭＡＣ８６６、８７４がそ
れぞれ読み出し用ポインタ及び書き込み用ポインタを有
しており、メモリポインタ管理回路８８６は、両ポイン
タを管理して第１及び第２のＤＭＡＣ８６６、８７４の
動作制御を行う。

【０２１８】このような構成のインタフェースＩＣ８０
０は、システムコントローラ８８８により制御される。

【０２１９】６．その他上述の実施形態では、暗号方式としてＳＤＥＳ又はＴＤ
ＥＳを採用した場合について説明したが、これらに限定
されるものではない。例えば暗号方式は、ＡＥＳ（Adva
nced Encryption Standard）であってもよい。ＡＥＳ
は、ＤＥＳの後継共通鍵暗号化方式である。

【０２２０】図３９に、ＡＥＳの暗号処理を行う暗号装
置の機能ブロック図の一例を示す。

【０２２１】入力データ長は、１２８ビット、１９２ビ
ット或いは２５６ビットがサポートされる。入力データ
は、まずＢＹＴＥ＿ＳＵＢ部９００に入力される。ＢＹ
ＴＥ＿ＳＵＢ部９００は、ＳＢＯＸを利用して８ビット
ワード単位でビット変換を行う。ＢＹＴＥ＿ＳＵＢ部９
００でビット変換されたデータは、ＳＨＩＦＴＲＯＷ部
９０２に入力される。ＳＨＩＦＴＲＯＷ部９０２は、
「ＡＢＣＤ」というデータを「ＤＡＢＣ」というデータ
に変換するように、８ビットワード単位でローテンショ
ンを行う。ローテンションされたデータは、ＭＩＸＣＯ
Ｌ部９０４に入力される。ＭＩＸＣＯＬ部９０４は、８
ビットワード単位で乗算を行う。ＡＤＤＫＥＹ部９０６
は、ＭＩＸＣＯＬ部９０４から出力されたデータと共通
秘密鍵を用いて生成された鍵との排他的論理和演算を行
う。

【０２２２】以上の処理を１段分行い、入力データ長と
鍵長に応じて決まる段数分だけ、再びＢＹＴＥ＿ＳＵＢ
部９００に戻る。なお、最終段では、ＭＩＸＣＯＬ部９
０４の処理は省略される。

【０２２３】一方、共通秘密鍵は、ＫＥＹ＿ＥＸＰＡＮ
ＳＩＯＮ部９０８に入力され、各段の鍵が生成される。
この各段の鍵が、ＡＤＤＫＥＹ部９０６に供給される。

【０２２４】このようなＡＥＳについても、上述した実
施形態と同様に、入力データに対して暗号処理を行う少
なくとも２つの演算回路を設け、それぞれ所与の段数分
だけループさせて、これらをパイプライン動作させるこ
とができる。

【０２２５】なお、上述した実施の形態は主に暗号処理
について説明したが、これに限定されるものではなく、
復号処理についても同様に適用することが可能である。

【０２２６】なお、本発明は上述した実施の形態に限定
されるものではなく、本発明の要旨の範囲内で種々の変
形実施が可能である。例えば、処理対象のデータを用い
てアクセスされる外部記憶装置のセクタ番号、暗号装置
自体のＩＤ及びデータブロックのカウント数の全て、或
いはこれらのうち少なくとも１つを除いた残りのもの、
或いはこれらのうちいずれか１つに基づいてＳＤＥＳ及
びＴＤＥＳの処理の切り替えを行うことができる。

【０２２７】また上述した実施の形態では、ＳＤＥＳを
３回ループさせるＴＤＥＳについて説明したが、適用す
る鍵を適宜切り替えてＳＤＥＳを２回ループ又は４回以
上ループさせるようにしてもよい。また、上述の実施の
形態では、暗号処理をａ回又はｂ回繰り返すの２種類の
処理を切り替える場合について説明したが、これに限定
されるものではなく、暗号処理をａ回、ｂ回、ｃ（ｃは
正の整数）回、・・・のような３種類以上の回数繰り返
す３種類以上の処理を切り替えるようにしてもよい。

【０２２８】更にまた、上述した実施の形態では、ＳＤ
ＥＳやＴＤＥＳに代表されるような共通鍵暗号化方式の
暗号処理回数を切替可能としたが、暗号処理回数の処理
段数を切替可能とすることでも、処理速度と暗号強度の
最適化を図ることができる。ただし、ＤＥＳの場合、処
理段数が１６段と規定されているため、処理段数が可変
となっている共通鍵暗号アルゴリズム（ＣＡＳＴやＢＬ
ＯＷＦＩＳＨなど）において適用することが望ましい。

【０２２９】更にまた上述のデータ転送制御装置は、Ｉ
ＥＥＥ１３９４規格のシリアルバスのインタフェースを
例に説明したが、これに限定されるものではない。例え
ばＵＳＢ（ＵＳＢ１．１、ＵＳＢ２．０など）規格のシ
リアルバスのインタフェースにも適用することができ
る。

【図面の簡単な説明】

【図１】ＳＤＥＳによる暗号処理を行う暗号装置の機能
ブロック図である。

【図２】暗号処理部の処理フロー図である。

【図３】初期転置について説明するための図である。

【図４】非線形変換の機能ブロック図である。

【図５】拡大転置について説明するための図である。

【図６】ＳＢＯＸにおいて行われる圧縮換字変換につい
て説明するための図である。

【図７】非線形変換において行われる転置について説明
するための図である。

【図８】最終転置について説明するための図である。

【図９】鍵生成処理部の処理フロー図である。

【図１０】選択転置について説明するための図である。

【図１１】巡回シフト数について説明するための図であ
る。

【図１２】圧縮転置について説明するための図である。

【図１３】ＳＤＥＳによる復号処理を行う復号装置の機
能ブロック図である。

【図１４】ＣＢＣモードの暗号処理と復号処理の機能ブ
ロック図である。

【図１５】ＴＤＥＳの処理フローの概要を示す機能ブロ
ック図である。

【図１６】本実施形態における暗号装置の構成の概要を
示すブロック図である。

【図１７】演算回路の構成の概要を示すブロック図であ
る。

【図１８】演算回路のパイプライン動作について説明す
るための図である。

【図１９】外部記憶装置のセクタ又は識別情報に基づい
てＳＤＥＳ及びＴＤＥＳの切替制御が行われる暗号装置
の構成の一例を示すブロック図である。

【図２０】図２０（Ａ）は、ＳＤＥＳ及びＴＤＥＳの切
替制御を行うためのセクタ情報の一例を示す図である。
図２０（Ｂ）は、ＳＤＥＳ及びＴＤＥＳの切替制御を行
うためのセクタ情報の他の例を示す図である。

【図２１】セクタごとに、ＳＤＥＳ又はＴＤＥＳの処理
対象となるブロックが異なる場合の説明図である。

【図２２】ＳＤＥＳ又はＴＤＥＳの処理が切替制御され
る動作の一例を示す説明図である。

【図２３】データブロックのカウント数又は識別情報に
基づいてＳＤＥＳ及びＴＤＥＳの切替制御が行われる暗
号装置の構成の一例を示すブロック図である。

【図２４】図２４（Ａ）は、ＳＤＥＳ及びＴＤＥＳの切
替制御を行うためのデータブロックカウント情報の一例
を示す図である。図２４（Ｂ）は、ＳＤＥＳ及びＴＤＥ
Ｓの切替制御を行うためのデータブロックカウント情報
の他の例を示す図である。図２４（Ｃ）は、データブロ
ック数をビット表現した場合の切替制御の一例について
説明するための図である。

【図２５】図２５（Ａ）、（Ｂ）は、メモリの蓄積状況
に応じてＳＤＥＳ及びＴＤＥＳの切替制御を行う暗号装
置について説明するための図である。

【図２６】本実施形態における処理回路の詳細な構成例
を示すブロック図である。

【図２７】暗号装置におけるＳＤＥＳの暗号処理の流れ
を模式的に示す説明図である。

【図２８】ＤＥＳ演算回路のパイプライン動作について
の説明図である。

【図２９】暗号装置のＳＤＥＳの復号処理の流れを模式
的に示す説明図である。

【図３０】暗号装置におけるＴＤＥＳの暗号処理の流れ
を模式的に示す説明図である。

【図３１】暗号装置のＴＤＥＳの復号処理の流れを模式
的に示す説明図である。

【図３２】図３２（Ａ）は、３段構成されたＤＥＳ演算
回路のブロック図である。図３２（Ｂ）は、３段構成さ
れたＤＥＳ演算回路の暗号処理のパイプライン動作につ
いての説明図である。

【図３３】図３３（Ａ）は、３段構成されたＤＥＳ演算
回路のブロック図である。図３３（Ｂ）は、３段構成さ
れたＤＥＳ演算回路の復号処理のパイプライン動作につ
いての説明図である。

【図３４】図３４（Ａ）は、４段構成されたＤＥＳ演算
回路のブロック図である。図３４（Ｂ）は、４段構成さ
れたＤＥＳ演算回路の暗号処理のパイプライン動作につ
いての説明図である。

【図３５】図３５（Ａ）は、４段構成されたＤＥＳ演算
回路のブロック図である。図３５（Ｂ）は、４段構成さ
れたＤＥＳ演算回路の復号処理のパイプライン動作につ
いての説明図である。

【図３６】処理回路の回路動作フローの一例を示す図で
ある。

【図３７】本実施形態におけるインタフェースＩＣの構
成の概要を示すブロック図である。

【図３８】本実施形態におけるインタフェースＩＣの構
成例を示す機能ブロック図である。

【図３９】ＡＥＳの暗号処理を行う暗号装置の構成の概
要を示すブロック図である。

【符号の説明】

１０、１００、１３０、１５０、１６０、１７０、２０
０暗号装置１２、８０暗号処理部１４、７４鍵生成処理部７０復号装置７２復号処理部８２、９６−１〜９６−３ＤＥＳ演算部８４、９４レジスタ９０復号処理部９２ＤＥＳ^-1演算部１１０処理切替信号生成回路１２０処理回路１２２演算回路１２３₁〜１２３_L 第１〜第Ｌの暗号処理回路１２４処理切替回路１３２、１５２データ制御回路１３４カウンタ回路１３６識別情報レジスタ１４０外部記憶装置１５４アクセス制御回路１５６データブロックカウント回路１６２、１７２メモリ２１０ＤＥＳ演算回路（第１の暗号処理回路）２２０ＤＥＳ演算回路（第２の暗号処理回路）２３０プロローグ回路２４０入力ラッチ回路２５０エピローグ回路２６０第１の鍵出力回路２７０第２の鍵出力回路２８０、８２０鍵セット選択回路２８２ＴＤＥＳ鍵ボックス２８４ＳＤＥＳ鍵ボックス２９０制御回路８１０、８７６ＤＥＳ処理回路８１２メモリ８１４インタフェース回路８３０ハードディスク装置８５０ＩＤＥストレージ８６２ＩＥＥＥ１３９４物理層回路８６４ＩＥＥＥ１３９４リンク層回路８６６第１のＤＭＡＣ８６８ＤＴＣＰ処理回路８７０パケットメモリインタフェース８７２パケットメモリ８７４第２のＤＭＡＣ８７８キャッシュメモリインタフェース８８０キャッシュメモリ８８２第３のＤＭＡＣ８８４ＩＤＥインタフェース８８６メモリポインタ管理回路８８８システムコントローラ

Claims

【特許請求の範囲】

【請求項１】所与のデータブロック単位の入力データ
に対し、共通鍵暗号化方式の暗号処理を行って変換デー
タを生成する暗号装置であって、所与の処理切替信号を生成する処理切替信号生成回路
と、前記入力データに対して前記暗号処理をａ（ａは正の整
数）又はｂ（ｂはａより大きい正の整数）回行ってａ回
暗号処理データ又はｂ回暗号処理データを生成し、前記
所与の処理切替信号に基づいて前記ａ回暗号処理データ
又は前記ｂ回暗号処理データを出力する処理回路と、を含み、前記処理回路は、前記所与の処理切替信号に基づく高速処理モードでは、
前記ａ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号に基づく低速処理モードでは、
前記ｂ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号は、所与の記憶装置が所与のアクセス単位で前記変換データ
の書き込み又は読み出しを行う場合において、アクセス
単位の記憶位置情報に基づいて生成されることを特徴と
する暗号装置。
【請求項２】請求項１において、前記所与の記憶装置のアクセス単位はセクタであり、前
記アクセス単位の記憶位置情報はセクタ番号であること
を特徴とする暗号装置。
【請求項３】請求項２において、複数のブロックに分割されるセクタごとに、前記低速処
理モード又は前記高速処理モードを開始するブロック及
び処理ブロック数の少なくとも１つが任意に設定可能に
構成されていることを特徴とする暗号装置。
【請求項４】所与のデータブロック単位の入力データ
に対し、共通鍵暗号化方式の暗号処理を行って変換デー
タを生成する暗号装置であって、所与の処理切替信号を生成する処理切替信号生成回路
と、前記入力データに対して前記暗号処理をａ（ａは正の整
数）又はｂ（ｂはａより大きい正の整数）回行ってａ回
暗号処理データ又はｂ回暗号処理データを生成し、前記
所与の処理切替信号に基づいて前記ａ回暗号処理データ
又は前記ｂ回暗号処理データを出力する処理回路と、を含み、前記処理回路は、前記所与の処理切替信号に基づく高速処理モードでは、
前記ａ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号に基づく低速処理モードでは、
前記所与の処理切替信号に基づいて、前記ｂ回暗号処理
データを前記変換データとして出力し、前記所与の処理切替信号は、装置固有の識別情報に基づいて生成されることを特徴と
する暗号装置。
【請求項５】所与のデータブロック単位の入力データ
に対し、共通鍵暗号化方式の暗号処理を行って変換デー
タを生成する暗号装置であって、所与の処理切替信号を生成する処理切替信号生成回路
と、前記入力データに対して前記暗号処理をａ（ａは正の整
数）又はｂ（ｂはａより大きい正の整数）回行ってａ回
暗号処理データ又はｂ回暗号処理データを生成し、前記
所与の処理切替信号に基づいて前記ａ回暗号処理データ
又は前記ｂ回暗号処理データを出力する処理回路と、を含み、前記処理回路は、前記所与の処理切替信号に基づく高速処理モードでは、
前記ａ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号に基づく低速処理モードでは、
前記ｂ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号は、前記データブロックのカウント数に基づいて生成される
ことを特徴とする暗号装置。
【請求項６】所与のデータブロック単位の入力データ
に対し、共通鍵暗号化方式の暗号処理を行って変換デー
タを生成する暗号装置であって、所与の処理切替信号を生成する処理切替信号生成回路
と、前記入力データに対して前記暗号処理をａ（ａは正の整
数）又はｂ（ｂはａより大きい正の整数）回行ってａ回
暗号処理データ又はｂ回暗号処理データを生成し、前記
所与の処理切替信号に基づいて前記ａ回暗号処理データ
又は前記ｂ回暗号処理データを出力する処理回路と、を含み、前記処理回路は、前記所与の処理切替信号に基づく高速処理モードでは、
前記ａ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号に基づく低速処理モードでは、
前記ｂ回暗号処理データを前記変換データとして出力
し、前記所与の処理切替信号は、前記入力データ又は前記変換データを記憶するメモリの
蓄積状態に応じて生成されることを特徴とする暗号装
置。
【請求項７】請求項１乃至６のいずれかにおいて、前記処理回路は、第（ｎ−１）（ｎは２以上の整数）のデータブロックの
演算データ、又は該第（ｎ−１）のデータブロックの次
の第ｎのデータブロックの入力データに基づいて、前記
所与の暗号処理を行って第ｎの演算データを生成する演
算回路と、前記高速処理モードでは前記第ｎの演算データを前記変
換データとして出力し、前記低速処理モードでは前記第
ｎの演算データを前記演算回路に供給する処理切替回路
と、を含むことを特徴とする暗号装置。
【請求項８】請求項７において、前記演算回路は、所与の演算処理を複数回繰り返して前記所与の暗号処理
が行われる場合において、前記所与の演算処理を１又は
複数回行う第１〜第Ｌ（Ｌは２以上の整数）の暗号処理
回路を含み、第１のタイミングにおいて、前記第ｋ（１≦ｋ≦Ｌ−１、ｋは整数）の暗号処理回路
は、第ｎのデータブロックについて処理すると共に、前
記第（ｋ＋１）の暗号処理回路は、第（ｎ−１）のデー
タブロックについて処理し、前記第１のタイミングの次の第２のタイミングでは、前記第ｋの暗号処理回路は、第（ｎ＋１）のデータブロ
ックについて処理すると共に、前記第（ｋ＋１）の暗号
処理回路は、前記第１のタイミングにおける前記第ｋの
暗号処理回路の処理結果を用いて処理することを特徴と
する暗号装置。
【請求項９】請求項１乃至８のいずれかにおいて、前記共通鍵暗号化方式の暗号処理は、ＤＥＳの暗号処理
であり、前記ａ回暗号処理データは、ＤＥＳの暗号処理を１回行
った暗号処理データであり、前記ｂ回暗号処理データは、ＤＥＳの暗号処理を３回繰
り返し行った暗号処理データであることを特徴とする暗
号装置。
【請求項１０】請求項１乃至９のいずれかにおいて、前記暗号処理に代えて、復号処理を行うことを特徴とす
る暗号装置。
【請求項１１】メモリと、外部に接続された所与の記憶装置にアクセスするための
インタフェース回路と、前記メモリと前記インタフェース回路との間で転送され
るデータに対し、暗号処理又は復号処理を行う請求項１
乃至１０のいずれか記載の暗号装置と、を含むことを特徴とするデータ転送制御装置。