JP2003287562A - Semiconductor-testing apparatus - Google Patents

Semiconductor-testing apparatus

Info

Publication number
JP2003287562A
JP2003287562A JP2002087983A JP2002087983A JP2003287562A JP 2003287562 A JP2003287562 A JP 2003287562A JP 2002087983 A JP2002087983 A JP 2002087983A JP 2002087983 A JP2002087983 A JP 2002087983A JP 2003287562 A JP2003287562 A JP 2003287562A
Authority
JP
Japan
Prior art keywords
test head
contact probe
probe block
positioning
head body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002087983A
Other languages
Japanese (ja)
Other versions
JP3594139B2 (en
Inventor
Yoshiichi Yoshikawa
芳一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2002087983A priority Critical patent/JP3594139B2/en
Publication of JP2003287562A publication Critical patent/JP2003287562A/en
Application granted granted Critical
Publication of JP3594139B2 publication Critical patent/JP3594139B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive semiconductor-testing apparatus that can be miniaturized. <P>SOLUTION: The semiconductor-testing apparatus comprises a performance board that is arranged opposite to a test head body, and a plurality of pin electronics circuit units where a contact pin is arranged opposite to the performance board while the plurality of pin electronics circuit units are mounted to the test head body. The semiconductor-testing apparatus has a contact probe block that is arranged at a position where the pin connector on a surface that opposes the performance board of the test head body is not arranged, is connected to the test head body or the pin electronics circuit units that are provided outside the test head body by cables, and is electrically connected to the performance board. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、小型化が図れ、安
価な半導体テスタ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inexpensive semiconductor tester device which can be downsized.

【0002】[0002]

【従来の技術】半導体テスタ装置は、IC、LSI等の
被検査ICに試験信号を与え、被検査ICからの出力に
より、良否の判定を行うものである。従来、このような
ICテスタには検査ICとテストヘッド間で信号のやり
取りを行うためのパフォーマンスボードが搭載され、そ
のパフォーマンスボードをテストヘッドに取付け電気的
導通を確保するためにクランプ機構が採用される。
2. Description of the Related Art A semiconductor tester device provides a test signal to an IC to be inspected, such as an IC or an LSI, and judges pass / fail by the output from the IC to be inspected. Conventionally, such an IC tester is equipped with a performance board for exchanging signals between an inspection IC and a test head, and a clamp mechanism is adopted for attaching the performance board to the test head to ensure electrical continuity. It

【0003】図12は、従来より一般に使用されている
従来例の構成説明図である。図13は図12の平面図、
図14はテストヘッド本体の平面図、図15は図14の
側断面図、図16は図12の全体説明図である。
FIG. 12 is an explanatory view of the configuration of a conventional example which is generally used in the past. 13 is a plan view of FIG. 12,
14 is a plan view of the test head body, FIG. 15 is a side sectional view of FIG. 14, and FIG. 16 is an overall explanatory view of FIG.

【0004】図において、テストヘッド本体1は被検査
IC(図示せず)の各端子にテスト信号を送るピンエレ
クトロニクス回路ユニット2が収容され、その回路の信
号入出力の端子となる弾性を有したコンタクトピン3が
上向きに配置されている。
In the figure, the test head body 1 has a pin electronics circuit unit 2 for sending a test signal to each terminal of an IC to be inspected (not shown), and has elasticity to serve as a signal input / output terminal of the circuit. The contact pin 3 is arranged facing upward.

【0005】パフォーマンスボード4は下面に電極パッ
ドが形成されており、テストヘッド本体1の上からその
電極パッドが上記のコンタクトピン3と接触するように
配置される。
The performance board 4 has electrode pads formed on its lower surface, and is arranged from above the test head body 1 so that the electrode pads come into contact with the contact pins 3.

【0006】ボード押さえ部5は連結穴(図示せず)を
有し、パフォーマンスボード4の上からその連結穴とテ
ストヘッド本体1の引き込みピン(図示せず)により連
結される。
The board pressing portion 5 has a connecting hole (not shown), and is connected from above the performance board 4 to the connecting hole by a pull-in pin (not shown) of the test head body 1.

【0007】引き込みピン(図示せず)にはテストヘッ
ド本体1から引き込み力が加わりパフォーマンスボード
4をテストヘッド本体1に引き付ける。これによりパフ
ォーマンスボード4は弾性を有したコンタクトピン3に
押付けられ、コンタクトピン3の反発力を伴い電気的導
通が確保される。
A pulling force is applied to the pull-in pin (not shown) from the test head body 1 to pull the performance board 4 to the test head body 1. As a result, the performance board 4 is pressed against the elastic contact pins 3, and the electrical continuity is secured by the repulsive force of the contact pins 3.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、このよ
うな装置においては、図14に示す如く、ピンエレクト
ロニクス回路ユニット2は、テストヘッド本体1の上面
に密集して多数配置され、僅かに残された面7の下面に
は、例えば、図15に示す如く、ピンエレクトロニクス
回路ユニット2を冷却する空気流Aの排気ダクトB等が
配置されている。
However, in such a device, as shown in FIG. 14, a large number of pin electronics circuit units 2 are densely arranged on the upper surface of the test head body 1 and slightly left. On the lower surface of the surface 7, for example, as shown in FIG. 15, an exhaust duct B of the airflow A for cooling the pin electronics circuit unit 2 and the like are arranged.

【0009】従って、ピンエレクトロニクス回路ユニッ
ト2を増設するには、パフォーマンスボード4等を大型
化しなければならず、小型化が困難で有る。また、ピン
エレクトロニクス回路ユニット2の使用数に対応して、
段階的ではあっても、数種のパフォーマンスボード4を
準備しておかなければならず、異なるサイズのパフォー
マンスボード4が増えることになる。
Therefore, in order to increase the number of pin electronics circuit units 2, the performance board 4 and the like must be upsized, and downsizing is difficult. Also, depending on the number of pin electronics circuit units 2 used,
Even if it is a step-by-step method, it is necessary to prepare several kinds of performance boards 4, and the performance boards 4 of different sizes will increase.

【0010】従って、製造、修理に備えて、常に、数種
のパフォーマンスボード4の在庫を確保して置かなけれ
ばならず、在庫管理等が複雑となり、在庫コストが掛る
ことになる。なお、ピンエレクトロニクス回路ユニット
2は、この場合は、2個のプリント板より構成されてい
る。
Therefore, in preparation for manufacturing and repairing, it is necessary to always secure and store several types of performance boards 4, which complicates inventory management and incurs inventory costs. In this case, the pin electronics circuit unit 2 is composed of two printed boards.

【0011】本発明の目的は、上記の課題を解決するも
ので、本発明は、小型化が図れ、安価な半導体テスタ装
置を提供することにある。
An object of the present invention is to solve the above problems, and an object of the present invention is to provide an inexpensive semiconductor tester device which can be downsized.

【0012】[0012]

【課題を解決するための手段】このような目的を達成す
るために、本発明では、請求項1においては、テストヘ
ッド本体に対向して配置されたパフォーマンスボード
と、このパフォーマンスボードに対向してコンタクトピ
ンが配置され前記テストヘッド本体に取付けられた複数
のピンエレクトロニクス回路ユニットとを具備する半導
体テスタ装置において、前記テストヘッド本体の前記パ
フォーマンスボードに対向する面の前記ピンコネクタが
配置されていない個所に配置され前記テストヘッド本体
あるいは前記テストヘッド本体外に設けられたピンエレ
クトロニクス回路ユニットとケーブル接続され前記パフ
ォーマンスボードと電気的にコンタクトするコンタクト
プローブブロックを具備した事を特徴とする。
In order to achieve such an object, according to the present invention, in claim 1, a performance board arranged facing the test head body and a performance board facing the performance board are arranged. In a semiconductor tester device including a plurality of pin electronics circuit units mounted with contact pins and attached to the test head body, a portion of the test head body facing the performance board where the pin connector is not arranged. A contact probe block that is connected to the test head body or a pin electronics circuit unit provided outside the test head body by a cable and electrically contacts the performance board.

【0013】本発明の請求項2においては、請求項1記
載の半導体テスタ装置において、前記コンタクトプロー
ブブロックを前記テストヘッド本体にフローティング支
持するフローティング支持手段と、前記コンタクトプロ
ーブブロックを前記テストヘッド本体におおよそ位置決
めする概略位置決め手段と、前記コンタクトプローブブ
ロックを前記パフォーマンスボードに位置決めする位置
決め手段とを具備したことを特徴する。
According to a second aspect of the present invention, in the semiconductor tester device according to the first aspect, floating support means for floatingly supporting the contact probe block on the test head body, and the contact probe block on the test head body. It is characterized by comprising general positioning means for roughly positioning and positioning means for positioning the contact probe block on the performance board.

【0014】本発明の請求項3においては、請求項2記
載の半導体テスタ装置において、前記フローティング支
持手段として、前記テストヘッド本体に取付けられたフ
ローティング支持ガイドピンと、前記コンタクトプロー
ブブロックに設けられ前記フローティング支持ガイドピ
ンが挿入され前記フローティング支持ガイドピンと隙間
を有するフローティング支持ガイド孔とを具備したこと
を特徴とする。
According to a third aspect of the present invention, in the semiconductor tester device according to the second aspect, as the floating support means, a floating support guide pin attached to the test head body and the floating provided on the contact probe block are provided. A support guide pin is inserted and the floating support guide pin and a floating support guide hole having a gap are provided.

【0015】本発明の請求項4においては、請求項2又
は請求項3記載の半導体テスタ装置において、前記概略
位置決め手段として、前記コンタクトプローブブロック
に設けられたテーパ溝と、前記テストヘッド本体に設け
られたボールプランジャ孔と、このボールプランジャ孔
に設けられたボールと、前記ボールプランジャ孔に設け
られ前記ボールを前記テーパ溝に押圧し前記コンタクト
プローブブロックの概略の位置決めをするプランジャば
ねとを具備したことを特徴とする。
According to a fourth aspect of the present invention, in the semiconductor tester device according to the second or third aspect, the taper groove provided in the contact probe block and the test head body are provided as the rough positioning means. A ball plunger hole, a ball provided in the ball plunger hole, and a plunger spring provided in the ball plunger hole for roughly positioning the contact probe block by pressing the ball into the tapered groove. It is characterized by

【0016】本発明の請求項5においては、請求項3記
載の半導体テスタ装置において、前記位置決め手段とし
て、前記コンタクトプローブブロックに取付けられた位
置決めピンと、前記パフォーマンスボードに実質的に設
けられ前記位置決めピンが挿入される位置決め孔とを具
備したことを特徴とする。
According to a fifth aspect of the present invention, in the semiconductor tester device according to the third aspect, the positioning pin attached to the contact probe block and the positioning pin substantially provided on the performance board serve as the positioning means. And a positioning hole into which is inserted.

【0017】[0017]

【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明の一実施例の要部構成説明図、
図2は図1の平面図、図3はテストヘッド本体の平面
図、図4は図3の側断面図、図5はコンタクトプローブブ
ロックの要部構成説明図、図6は図5の側面図、図7は
図5のA−A断面図、図8は図7の要部詳細説明図、図
9は図7の要部詳細説明図、図10は図7の要部詳細説
明図、図11は図1動作説明図である。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail below with reference to the drawings. FIG. 1 is an explanatory view of the main configuration of an embodiment of the present invention,
2 is a plan view of FIG. 1, FIG. 3 is a plan view of a test head main body, FIG. 4 is a side sectional view of FIG. 3, FIG. 5 is an explanatory view of a main part of a contact probe block, and FIG. 6 is a side view of FIG. 7, FIG. 7 is a cross-sectional view taken along the line AA of FIG. 5, FIG. 8 is a detailed explanatory view of the essential parts of FIG. 7, FIG. 9 is a detailed explanatory view of the essential parts of FIG. 7, and FIG. 11 is an explanatory diagram of the operation of FIG.

【0018】図において、図12と同一記号の構成は同
一機能を表す。以下、図12と相違部分のみ説明する。
In the figure, the same symbols as those in FIG. 12 represent the same functions. Only parts different from FIG. 12 will be described below.

【0019】図において、21は、テストヘッド本体1
に取付けられ、増設されたピンエレクトロニクス回路ユ
ニット2が配置される増設ケースである。
In the figure, 21 is a test head body 1.
Is an expansion case in which the expanded pin electronics circuit unit 2 is mounted.

【0020】31は、テストヘッド本体1のパフォーマ
ンスボード4に対向する面のピンコネクタが配置されて
いない面7に配置され、テストヘッド本体1、あるい
は、テストヘッド本体1の外に設けられたピンエレクト
ロニクス回路ユニット2とケーブル32接続され、パフ
ォーマンスボード4とコンタクトするコンタクトプロー
ブブロックである。
Reference numeral 31 is arranged on the surface 7 of the test head body 1 facing the performance board 4 on which the pin connector is not arranged, and the test head body 1 or a pin provided outside the test head body 1. The contact probe block is connected to the electronics circuit unit 2 and the cable 32 and contacts the performance board 4.

【0021】この場合は、テストヘッド本体1の外に設
けられたピンエレクトロニクス回路ユニット2と、ケー
ブル32接続されている。41は、図8に示す如く、コ
ンタクトプローブブロック31を、テストヘッド本体1
にフローティング支持するフローティング支持手段であ
る。
In this case, the cable 32 is connected to the pin electronics circuit unit 2 provided outside the test head body 1. Reference numeral 41 designates the contact probe block 31 as shown in FIG.
It is a floating support means for floating support.

【0022】この場合は、フローティング支持手段41
として、テストヘッド本体1に取付けられたフローティ
ング支持ガイドピン411と、コンタクトプローブブロ
ック31に設けられ、フローティング支持ガイドピン4
11が挿入され、フローティング支持ガイドピン411
と隙間を有するフローティング支持ガイド孔412とを
有する。
In this case, the floating support means 41
, The floating support guide pin 411 attached to the test head body 1 and the floating support guide pin 4 provided on the contact probe block 31.
11 is inserted into the floating support guide pin 411.
And a floating support guide hole 412 having a gap.

【0023】42は、図9に示す如く、コンタクトプロ
ーブブロック31をテストヘッド本体1におおよそ、位
置決めする概略位置決め手段である。
As shown in FIG. 9, 42 is a rough positioning means for roughly positioning the contact probe block 31 on the test head body 1.

【0024】この場合は、概略位置決め手段42とし
て、コンタクトプローブブロック31に設けられたテー
パ溝421と、テストヘッド本体1に設けられたボール
プランジャ孔422と、ボールプランジャ孔422に設
けられたボール423と、ボールプランジャ孔422に
設けられ、ボール423をテーパ溝421に押圧し、コ
ンタクトプローブブロック31の概略の位置決めをする
プランジャばね424とを有する。
In this case, as the rough positioning means 42, a taper groove 421 provided in the contact probe block 31, a ball plunger hole 422 provided in the test head body 1, and a ball 423 provided in the ball plunger hole 422. And a plunger spring 424 that is provided in the ball plunger hole 422 and presses the ball 423 to the tapered groove 421 to roughly position the contact probe block 31.

【0025】43は、図10に示す如く、コンタクトプ
ローブブロック31をパフォーマンスボード4に位置決
めする位置決め手段である。この場合は、位置決め手段
43として、コンタクトプローブブロック31に取付け
られた位置決めピン431と、パフォーマンスボード4
に実質的に設けられ、位置決めピン431が挿入される
位置決め孔432とを有する。
Reference numeral 43 denotes a positioning means for positioning the contact probe block 31 on the performance board 4, as shown in FIG. In this case, as the positioning means 43, the positioning pin 431 attached to the contact probe block 31 and the performance board 4 are used.
And a positioning hole 432 into which the positioning pin 431 is inserted.

【0026】この場合は、図10に示す如く、位置決め
ピン431は、位置決めプレートCに設けられた位置決
め孔432に挿入され、位置決めプレートCに設けられ
た第2の位置決めピンDが、パフォーマンスボード4に
設けられた第2の位置決め孔Eに挿入されている。
In this case, as shown in FIG. 10, the positioning pin 431 is inserted into the positioning hole 432 provided in the positioning plate C, and the second positioning pin D provided in the positioning plate C is replaced with the performance board 4. It is inserted into the second positioning hole E provided in the.

【0027】これは、コンタクトプローブブロック31
の周囲に多数の配線パターンが設けることが出来るよう
に、口径の大なる第2の位置決めピンDと第2の位置決
め孔Fを、コンタクトプローブブロック31の周囲から
離して配置出来るようにしたもので、位置決め孔432
は、実質的に、パフォーマンスボード4に設けられてい
ることになる。
This is the contact probe block 31.
The second positioning pin D and the second positioning hole F having a large diameter can be arranged apart from the periphery of the contact probe block 31 so that a large number of wiring patterns can be provided around the periphery of the contact probe block 31. , Positioning hole 432
Are substantially provided on the performance board 4.

【0028】即ち、位置決めプレートC、第2の位置決
めピンDと第2の位置決め孔Eは、省略されて、パフォ
ーマンスボード4に直接に位置決め孔432が設けられ
ても良いことは勿論である。
That is, it goes without saying that the positioning plate C, the second positioning pin D and the second positioning hole E may be omitted and the positioning hole 432 may be directly provided in the performance board 4.

【0029】以上の構成において、コンタクトプローブ
ブロック31は、テストヘッド本体1の外に設けられた
所定のピンエレクトロニクス回路ユニット2とケーブル
32接続される。
In the above structure, the contact probe block 31 is connected to the predetermined pin electronics circuit unit 2 provided outside the test head body 1 by the cable 32.

【0030】コンタクトプローブブロック31は、テス
トヘッド本体1に取付けられたフローティング支持ガイ
ドピン411と、コンタクトプローブブロック31に設
けられ、フローティング支持ガイドピン411が挿入さ
れ、フローティング支持ガイドピン411と隙間を有す
るフローティング支持ガイド孔412とによりフローテ
ィング支持される。
The contact probe block 31 is provided on the floating support guide pin 411 attached to the test head body 1 and the contact probe block 31, the floating support guide pin 411 is inserted, and there is a gap with the floating support guide pin 411. It is floatingly supported by the floating support guide hole 412.

【0031】次に、コンタクトプローブブロック31
は、コンタクトプローブブロック31に設けられたテー
パ溝421と、テストヘッド本体1に設けられたボール
プランジャ孔422と、ボールプランジャ孔422に設
けられたボール423と、ボールプランジャ孔422に
設けられ、ボール423をテーパ溝421に押圧し、コ
ンタクトプローブブロック31の概略の位置決めをする
プランジャばね424とにより概略の位置決めがされ
る。
Next, the contact probe block 31
Is a taper groove 421 provided in the contact probe block 31, a ball plunger hole 422 provided in the test head body 1, a ball 423 provided in the ball plunger hole 422, and a ball plunger hole 422. The rough positioning is performed by the plunger spring 424 that presses the taper groove 421 against the taper groove 421 and roughly positions the contact probe block 31.

【0032】更に、コンタクトプローブブロック31
は、コンタクトプローブブロック31に取付けられた位
置決めピン431と、パフォーマンスボード4に実質的
に設けられ、位置決めピン431が挿入される位置決め
孔432とにより位置決めさる。
Further, the contact probe block 31
Are positioned by the positioning pin 431 attached to the contact probe block 31 and the positioning hole 432 which is substantially provided in the performance board 4 and into which the positioning pin 431 is inserted.

【0033】そして、コンタクトプローブブロック31
のピンは、パフォーマンスボード4の正確な位置に接触
する。
Then, the contact probe block 31
The pins of the contact the precise position of the performance board 4.

【0034】この結果、 (1)コンタクトプローブブロック31を利用して、ピ
ンエレクトロニクス回路ユニット2が容易に増設出来、
パフォーマンスボード4等を大型化する必要はなく、小
型化が容易に図れる半導体テスタ装置が得られる。
As a result, (1) the pin electronics circuit unit 2 can be easily expanded by using the contact probe block 31.
It is not necessary to upsize the performance board 4 and the like, and a semiconductor tester device that can be easily downsized can be obtained.

【0035】(2)ピンエレクトロニクス回路ユニット
2の使用数に対応して、パフォーマンスボード4等の準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
(2) Corresponding to the number of pin electronic circuit units 2 used, the number of types of performance boards 4 and the like to be prepared and placed is small, inventory management is easy, inventory costs can be reduced, and semiconductors are inexpensive. A tester device is obtained.

【0036】(3)コンタクトプローブブロック31
を、テストヘッド本体1にフローティング支持するフロ
ーティング支持手段41と、コンタクトプローブブロッ
クをテストヘッド本体1におおよそ位置決めする概略位
置決め手段42と、コンタクトプローブブロック31を
パフォーマンスボード4に位置決めする位置決め手段4
3とが設けられた。
(3) Contact probe block 31
A floating support means 41 for floatingly supporting the test head body 1, a rough positioning means 42 for roughly positioning the contact probe block on the test head body 1, and a positioning means 4 for positioning the contact probe block 31 on the performance board 4.
3 and 3 were provided.

【0037】従って、コンタクトプローブブロック31
の位置決めが容易で、構成部品の位置精度を高くする必
要はなく、コンタクトプローブブロック31の位置決め
が容易で、安価な半導体テスタ装置が得られる。
Therefore, the contact probe block 31
Can be easily positioned, and it is not necessary to increase the positional accuracy of the components, and the contact probe block 31 can be easily positioned, and an inexpensive semiconductor tester device can be obtained.

【0038】(4)フローティング支持手段41とし
て、テストヘッド本体1に取付けられたフローティング
支持ガイドピン411と、コンタクトプローブブロック
31に設けられフローティング支持ガイドピン411が
挿入されフローティング支持ガイドピン411と隙間を
有するフローティング支持ガイド孔412とが設けられ
たので、安価なフローティング支持手段41が得られ、
安価な半導体テスタ装置が得られる。
(4) As the floating support means 41, the floating support guide pin 411 attached to the test head body 1 and the floating support guide pin 411 provided in the contact probe block 31 are inserted to form a gap with the floating support guide pin 411. Since the floating support guide hole 412 which it has is provided, an inexpensive floating support means 41 is obtained,
An inexpensive semiconductor tester device can be obtained.

【0039】(5)概略位置決め手段42として、コン
タクトプローブブロック31に設けられたテーパ溝42
1と、テストヘッド本体1に設けられたボールプランジ
ャ孔422と、ボールプランジャ孔422に設けられた
ボール423と、422ボールプランジャ孔に設けられ
ボール423をテーパ溝421に押圧しコンタクトプロ
ーブブロック31の概略の位置決めをするプランジャば
ね424とが設けられたので、安価な概略位置決め手段
が得られ、安価な半導体テスタ装置が得られる。
(5) As a rough positioning means 42, a taper groove 42 provided in the contact probe block 31.
1, the ball plunger hole 422 provided in the test head body 1, the ball 423 provided in the ball plunger hole 422, and the ball 423 provided in the 422 ball plunger hole, and the ball 423 is pressed against the taper groove 421. Since the plunger spring 424 for performing the rough positioning is provided, the rough rough positioning means can be obtained, and the cheap semiconductor tester device can be obtained.

【0040】(6)位置決め手段43として、コンタク
トプローブブロック31に取付けられた位置決めピン4
31と、パフォーマンスボード4に実質的に設けられ位
置決めピン431が挿入される位置決め孔432とが設
けられたので、安価な位置決め手段43が得られ、安価
な半導体テスタ装置が得られる。
(6) As the positioning means 43, the positioning pin 4 attached to the contact probe block 31
31 and the positioning hole 432 which is substantially provided on the performance board 4 and into which the positioning pin 431 is inserted, the inexpensive positioning means 43 is obtained, and the inexpensive semiconductor tester device is obtained.

【0041】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
The above description merely shows specific preferred embodiments for the purpose of explaining and exemplifying the present invention. Therefore, the present invention is not limited to the above-mentioned embodiment, and many modifications are made without departing from the essence thereof.
It also includes deformation.

【0042】[0042]

【発明の効果】以上説明したように、本発明の請求項1
によれば、次のような効果がある。テストヘッド本体に
対向して配置されたパフォーマンスボードと、このパフ
ォーマンスボードに対向してピンコネクタが配置され前
記テストヘッド本体に取付けられた複数のピンエレクト
ロニクス回路ユニットとを具備する半導体テスタ装置に
おいて、前記テストヘッド本体の前記パフォーマンスボ
ードに対向する面の前記ピンコネクタが配置されていな
い個所に配置され前記テストヘッド本体あるいは前記テ
ストヘッド本体外に設けられたピンエレクトロニクス回
路ユニットとケーブル接続され前記パフォーマンスボー
ドとコンタクトするコンタクトプローブブロックを具備
した事を特徴とする半導体テスタ装置を構成した。
As described above, according to the first aspect of the present invention.
According to the above, there are the following effects. A semiconductor tester device comprising: a performance board arranged to face a test head body; and a plurality of pin electronics circuit units mounted to the test head body, the pin connectors being arranged to face the performance board. The test board is arranged at a position where the pin connector is not arranged on the surface of the test head body facing the performance board, and is cable-connected to the test head body or a pin electronics circuit unit provided outside the test head body. A semiconductor tester device having a contact probe block for making contact was constructed.

【0043】従って、 (1)コンタクトプローブブロックを利用して、ピンエ
レクトロニクス回路ユニットが容易に増設出来、パフォ
ーマンスボード等を大型化する必要はなく、小型化が容
易に図れる半導体テスタ装置が得られる。
Therefore, (1) by using the contact probe block, the pin electronics circuit unit can be easily added, the performance board or the like need not be upsized, and the semiconductor tester device can be easily downsized.

【0044】(2)、ピンエレクトロニクス回路ユニッ
トの使用数に対応して、パフォーマンスボード等のを準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
(2) Corresponding to the number of pin electronics circuit units used, the number of types of performance boards and the like prepared and placed is small, inventory management is easy, inventory costs can be reduced, and inexpensive semiconductors are available. A tester device is obtained.

【0045】本発明の請求項2によれば、次のような効
果がある。コンタクトプローブブロックを、テストヘッ
ド本体にフローティング支持するフローティング支持手
段と、コンタクトプローブブロックをテストヘッド本体
におおよそ位置決めする概略位置決め手段と、コンタク
トプローブブロックをパフォーマンスボードに位置決め
する位置決め手段とが具備された。
According to claim 2 of the present invention, there are the following effects. Floating support means for floatingly supporting the contact probe block on the test head body, general positioning means for roughly positioning the contact probe block on the test head body, and positioning means for positioning the contact probe block on the performance board were provided.

【0046】従って、コンタクトプローブブロックの位
置決めが容易で、構成部品の位置精度を高くする必要は
なく、コンタクトプローブブロックの位置決めが容易
で、安価な半導体テスタ装置が得られる。
Therefore, the contact probe block can be easily positioned, the positional accuracy of the components need not be increased, the contact probe block can be easily positioned, and an inexpensive semiconductor tester device can be obtained.

【0047】本発明の請求項3によれば、次のような効
果がある。フローティング支持手段として、テストヘッ
ド本体に取付けられたフローティング支持ガイドピン
と、コンタクトプローブブロックに設けられフローティ
ング支持ガイドピンが挿入されフローティング支持ガイ
ドピンと隙間を有するフローティング支持ガイド孔とが
設けられたので、安価なフローティング支持手段が得ら
れ、安価な半導体テスタ装置が得られる。
According to claim 3 of the present invention, there are the following effects. As the floating support means, a floating support guide pin attached to the test head main body and a floating support guide hole provided in the contact probe block into which the floating support guide pin is inserted and having a gap with the floating support guide pin are provided, which are inexpensive. Floating support means can be obtained, and an inexpensive semiconductor tester device can be obtained.

【0048】本発明の請求項4によれば、次のような効
果がある。概略位置決め手段として、コンタクトプロー
ブブロックに設けられたテーパ溝と、テストヘッド本体
に設けられたボールプランジャ孔と、ボールプランジャ
孔に設けられたボールと、ボールプランジャ孔に設けら
れボールをテーパ溝に押圧しコンタクトプローブブロッ
クの概略の位置決めをするプランジャばねとが設けられ
たので、安価な概略位置決め手段が得られ、安価な半導
体テスタ装置が得られる。
According to claim 4 of the present invention, the following effects can be obtained. As a general positioning means, a taper groove provided in the contact probe block, a ball plunger hole provided in the test head body, a ball provided in the ball plunger hole, and a ball provided in the ball plunger hole are pressed against the taper groove. Since the plunger spring for roughly positioning the contact probe block is provided, an inexpensive general positioning means can be obtained and an inexpensive semiconductor tester device can be obtained.

【0049】本発明の請求項5によれば、次のような効
果がある。位置決め手段として、コンタクトプローブブ
ロックに取付けられた位置決めピンと、パフォーマンス
ボードに実質的に設けられ位置決めピンが挿入される位
置決め孔とが設けられたので、安価な位置決め手段が得
られ、安価な半導体テスタ装置が得られる。
According to claim 5 of the present invention, the following effects can be obtained. As the positioning means, the positioning pin attached to the contact probe block and the positioning hole which is substantially provided on the performance board and into which the positioning pin is inserted are provided. Therefore, an inexpensive positioning means can be obtained and an inexpensive semiconductor tester device can be obtained. Is obtained.

【0050】従って、本発明によれば、小型化が図れ、
安価な半導体テスタ装置を実現することが出来る。
Therefore, according to the present invention, downsizing can be achieved,
It is possible to realize an inexpensive semiconductor tester device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の要部構成説明図である。FIG. 1 is an explanatory diagram of a main part configuration of an embodiment of the present invention.

【図2】図1の平面図である。FIG. 2 is a plan view of FIG.

【図3】テストヘッド本体の平面図である。FIG. 3 is a plan view of a test head body.

【図4】図3の側断面図である。FIG. 4 is a side sectional view of FIG.

【図5】コンタクトプローブブロックの要部構成説明図
である。
FIG. 5 is an explanatory diagram of a main configuration of a contact probe block.

【図6】図5の側面図である。FIG. 6 is a side view of FIG.

【図7】図5のA−A断面図である。7 is a cross-sectional view taken along the line AA of FIG.

【図8】図7の要部詳細説明図である。8 is a detailed explanatory diagram of a main part of FIG. 7. FIG.

【図9】図7の要部詳細説明図である。9 is a detailed explanatory diagram of a main part of FIG. 7. FIG.

【図10】図7の要部詳細説明図である。10 is a detailed explanatory diagram of a main part of FIG. 7. FIG.

【図11】図1動作説明図である。FIG. 11 is an explanatory diagram of the operation of FIG. 1;

【図12】従来より一般に使用されている従来例の要部
構成説明図である。
FIG. 12 is an explanatory diagram of a main part configuration of a conventional example that is generally used in the past.

【図13】図12の平面図である。FIG. 13 is a plan view of FIG.

【図14】テストヘッド本体の平面図である。FIG. 14 is a plan view of a test head body.

【図15】図14の側断面図である。FIG. 15 is a side sectional view of FIG.

【図16】図12の全体説明図である。16 is an overall explanatory diagram of FIG.

【符号の説明】[Explanation of symbols]

1 テストヘッド本体 2 ピンエレクトロニクス回路ユニット 3 コンタクトピン 4 パフォーマンスボード 5 ボード押さえ部 7 面 21 増設ケース 31 コンタクトプローブブロック 32 ケーブル 41 フローティング支持手段 411 フローティング支持ガイドピン 412 フローティング支持ガイド孔 42 概略位置決め手段 421 テーパ溝 422 ボールプランジャ孔 423 ボール 424 プランジャばね 43 位置決め手段 431 位置決めピン 432 位置決め孔 A 空気流 B 排気ダクト C 位置決めプレート D 第2の位置決めピン E 第2の位置決め孔 1 Test head body 2-pin electronics circuit unit 3 contact pins 4 Performance board 5 Board holding part 7 sides 21 expansion case 31 Contact probe block 32 cables 41 Floating support means 411 Floating support guide pin 412 Floating support guide hole 42 General positioning means 421 taper groove 422 ball plunger hole 423 ball 424 Plunger spring 43 Positioning means 431 Positioning pin 432 Positioning hole A air flow B exhaust duct C Positioning plate D Second positioning pin E Second positioning hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】テストヘッド本体に対向して配置されたパ
フォーマンスボードと、 このパフォーマンスボードに対向してコンタクトピンが
配置され前記テストヘッド本体に取付けられた複数のピ
ンエレクトロニクス回路ユニットとを具備する半導体テ
スタ装置において、 前記テストヘッド本体の前記パフォーマンスボードに対
向する面の前記ピンコネクタが配置されていない個所に
配置され前記テストヘッド本体あるいは前記テストヘッ
ド本体外に設けられたピンエレクトロニクス回路ユニッ
トとケーブル接続され前記パフォーマンスボードと電気
的にコンタクトするコンタクトプローブブロックを具備
した事を特徴とする半導体テスタ装置。
1. A semiconductor comprising a performance board arranged facing a test head body, and a plurality of pin electronics circuit units mounted on the test head body, wherein contact pins are arranged facing the performance board. In the tester device, a cable connection is made to the test head main body or a pin electronics circuit unit provided outside the test head main body, which is arranged at a portion of the surface of the test head main body facing the performance board where the pin connector is not arranged. A semiconductor tester device comprising a contact probe block electrically contacting the performance board.
【請求項2】前記コンタクトプローブブロックを前記テ
ストヘッド本体にフローティング支持するフローティン
グ支持手段と、 前記コンタクトプローブブロックを前記テストヘッド本
体におおよそ位置決めする概略位置決め手段と、 前記コンタクトプローブブロックを前記パフォーマンス
ボードに位置決めする位置決め手段とを具備したことを
特徴とする請求項1記載の半導体テスタ装置。
2. Floating support means for floatingly supporting the contact probe block on the test head body, general positioning means for roughly positioning the contact probe block on the test head body, and the contact probe block on the performance board. 2. The semiconductor tester device according to claim 1, further comprising a positioning means for positioning.
【請求項3】前記フローティング支持手段として、 前記テストヘッド本体に取付けられたフローティング支
持ガイドピンと、 前記コンタクトプローブブロックに設けられ前記フロー
ティング支持ガイドピンが挿入され前記フローティング
支持ガイドピンと隙間を有するフローティング支持ガイ
ド孔とを具備したことを特徴とする請求項2記載の半導
体テスタ装置。
3. As the floating support means, a floating support guide pin attached to the test head body, and a floating support guide provided on the contact probe block into which the floating support guide pin is inserted and having a gap with the floating support guide pin. The semiconductor tester device according to claim 2, further comprising a hole.
【請求項4】前記概略位置決め手段として、 前記コンタクトプローブブロックに設けられたテーパ溝
と、 前記テストヘッド本体に設けられたボールプランジャ孔
と、 このボールプランジャ孔に設けられたボールと、 前記ボールプランジャ孔に設けられ前記ボールを前記テ
ーパ溝に押圧し前記コンタクトプローブブロックの概略
の位置決めをするプランジャばねとを具備したことを特
徴とする請求項2又は請求項3記載の半導体テスタ装
置。
4. A taper groove provided in the contact probe block, a ball plunger hole provided in the test head body, a ball provided in the ball plunger hole, and the ball plunger as the rough positioning means. 4. A semiconductor tester device according to claim 2 or 3, further comprising a plunger spring which is provided in a hole and presses the ball into the tapered groove to roughly position the contact probe block.
【請求項5】前記位置決め手段として、 前記コンタクトプローブブロックに取付けられた位置決
めピンと、 前記パフォーマンスボードに実質的に設けられ前記位置
決めピンが挿入される位置決め孔とを具備したことを特
徴とする請求項2乃至請求項4の何れかに記載の半導体
テスタ装置。
5. The positioning means includes a positioning pin attached to the contact probe block, and a positioning hole substantially provided on the performance board and into which the positioning pin is inserted. The semiconductor tester device according to claim 2.
JP2002087983A 2002-03-27 2002-03-27 Semiconductor tester equipment Expired - Fee Related JP3594139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002087983A JP3594139B2 (en) 2002-03-27 2002-03-27 Semiconductor tester equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002087983A JP3594139B2 (en) 2002-03-27 2002-03-27 Semiconductor tester equipment

Publications (2)

Publication Number Publication Date
JP2003287562A true JP2003287562A (en) 2003-10-10
JP3594139B2 JP3594139B2 (en) 2004-11-24

Family

ID=29233990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002087983A Expired - Fee Related JP3594139B2 (en) 2002-03-27 2002-03-27 Semiconductor tester equipment

Country Status (1)

Country Link
JP (1) JP3594139B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108672595A (en) * 2018-04-04 2018-10-19 东莞市必德电子科技有限公司 A kind of testing integrated machine of three foot inductance molding
CN113267717A (en) * 2021-06-11 2021-08-17 珠海市精实测控技术有限公司 Circuit board test platform

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108672595A (en) * 2018-04-04 2018-10-19 东莞市必德电子科技有限公司 A kind of testing integrated machine of three foot inductance molding
CN113267717A (en) * 2021-06-11 2021-08-17 珠海市精实测控技术有限公司 Circuit board test platform
CN113267717B (en) * 2021-06-11 2022-08-23 珠海市精实测控技术有限公司 Circuit board test platform

Also Published As

Publication number Publication date
JP3594139B2 (en) 2004-11-24

Similar Documents

Publication Publication Date Title
US6407563B2 (en) Semiconductor device test apparatus
US8102184B2 (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
US6707311B2 (en) Contact structure with flexible cable and probe contact assembly using same
US5764071A (en) Method and system for testing an electronic module mounted on a printed circuit board
JP2002175859A (en) Spiral contactor, semiconductor testing apparatus and electronic parts using the same
JP2007017234A (en) Socket for inspection device
JPH04230866A (en) Ic adaptor
JP2009541715A (en) Sewing the corner of the tile on the probe card board
JPH1164425A (en) Method and device for continuity inspection in electronic part
US6255832B1 (en) Flexible wafer level probe
JP2003287562A (en) Semiconductor-testing apparatus
JP2009198258A (en) Vertical-probe-mounted probe card
JP2007086044A (en) Prober device, and probe assembly used therefor
JP3610919B2 (en) Circuit board inspection jig, inspection method, and manufacturing method
JP2010043868A (en) Electric inspection jig and electric inspection apparatus
JP2005019343A (en) Connecting terminal arrangement member and ic socket using it
JP2994333B2 (en) BGA integrated circuit socket
US20050194984A1 (en) Testing apparatus and testing method
JP2006234639A (en) Probe device for electric circuit inspection
JP2007281101A (en) Printed wiring structure of control board
JP3570206B2 (en) Continuity inspection device
KR100320022B1 (en) Semiconductor Chip Tester
KR100421662B1 (en) Structure of terminal for circuit testing of printed circuit board
JP4863048B2 (en) IC tester
JPS631250Y2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees