JP2003282770A - Circuit board with metal base plate and module - Google Patents

Circuit board with metal base plate and module

Info

Publication number
JP2003282770A
JP2003282770A JP2002085793A JP2002085793A JP2003282770A JP 2003282770 A JP2003282770 A JP 2003282770A JP 2002085793 A JP2002085793 A JP 2002085793A JP 2002085793 A JP2002085793 A JP 2002085793A JP 2003282770 A JP2003282770 A JP 2003282770A
Authority
JP
Japan
Prior art keywords
solder
base plate
metal base
circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002085793A
Other languages
Japanese (ja)
Inventor
Yoshitaka Taniguchi
佳孝 谷口
Takeshi Iwamoto
豪 岩元
Yoshihiko Tsujimura
好彦 辻村
Nobuyuki Yoshino
信行 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP2002085793A priority Critical patent/JP2003282770A/en
Publication of JP2003282770A publication Critical patent/JP2003282770A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable circuit board with a metal base plate and a mobile. <P>SOLUTION: The circuit board with a metal base plate has a circuit made of aluminum having hardness of ≤250 MPa on one surface of a ceramic substrate and a heat sink made of aluminum or an aluminum alloy having hardness of 300-460 MPa on the other surface of the substrate. In addition, a metal base plate made of copper, a copper alloy, aluminum, or an aluminum alloy is bonded to the heat sink through a soldering layer having a solder void rate of <10% and a maximum solder void diameter of <1 mm. The circuit, heat sink and/or metal base plate are coated with a plated-nickel film. The module uses the circuit board. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、金属ベース板付き
回路基板及びモジュールに関する。
TECHNICAL FIELD The present invention relates to a circuit board with a metal base plate and a module.

【0002】[0002]

【従来の技術】従来、パワーモジュール等に利用される
半導体装置においては、アルミナ、ベリリア、窒化ケイ
素、窒化アルミニウム等のセラミックス基板の表裏面
に、Cu、Al、それらの金属を成分とする合金等の回
路と放熱板とがそれぞれ形成されてなる回路基板が用い
られている。このような回路基板は、樹脂基板と金属基
板との複合基板ないしは樹脂基板よりも、高絶縁性が安
定して得られることが特長である。
2. Description of the Related Art Conventionally, in a semiconductor device used for a power module or the like, Cu, Al, an alloy containing these metals, etc. are formed on the front and back surfaces of a ceramic substrate such as alumina, beryllia, silicon nitride, aluminum nitride, etc. A circuit board is used in which the circuit and the heat sink are formed. A feature of such a circuit board is that it is possible to stably obtain a higher insulation than a composite board of a resin board and a metal board or a resin board.

【0003】回路及び放熱板の材質が、Cu又はCu合
金よりも、Al又はAl合金とすることの利点は、Cu
又はCu合金では、セラミックス基板や半田との熱膨張
差に起因する熱応力の発生が避けられないので、長期的
な信頼性が不十分であるのに対し、Al又はAl合金
は、熱伝導性や電気伝導性ではややCu又はCu合金よ
りも劣るが、熱応力を受けても容易に塑性変形するの
で、応力が緩和され、信頼性が飛躍的に向上することに
よる。
The advantage of using Al or Al alloy as the material for the circuit and the heat sink is that Cu or Cu alloy is superior to Cu or Cu alloy.
Alternatively, Cu alloys cannot avoid long-term reliability because the generation of thermal stress due to the difference in thermal expansion from the ceramics substrate or solder is unavoidable, whereas Al or Al alloys have poor thermal conductivity. Although it is slightly inferior in electric conductivity to Cu or Cu alloy, it is easily plastically deformed even when subjected to thermal stress, so that stress is relaxed and reliability is dramatically improved.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、Al及
びAl合金(以下、両者をあわせて「Al等」ともい
う。) の上記塑性変形は、熱応力の大きさや、熱応力を
受けるAl等の部分によって著しく左右される。とく
に、塑性変形が回路又は放熱板の一部に集中して発生す
ると半田の塑性変形量をこえてしまい、半田クラックが
生じることがある。これを避けるため、高硬度のAl等
を用いればよいが、応力緩和効果が低下してしまう。こ
のため、当該分野における今日の課題は、セラミックス
板への応力緩和効果を十分に維持しながら、半田クラッ
クを抑制するという二律背反を可及的に達成することで
ある。
However, the plastic deformation of Al and Al alloys (hereinafter, both are also referred to as "Al, etc.") is caused by the magnitude of thermal stress and the portion of Al, etc. which is subjected to thermal stress. Depends significantly on. In particular, if plastic deformation concentrates on a part of the circuit or the heat sink, the amount of plastic deformation of the solder may be exceeded, and solder cracks may occur. In order to avoid this, high hardness Al or the like may be used, but the stress relaxation effect is reduced. Therefore, the present problem in the field is to achieve the trade-off of suppressing solder cracks as much as possible while sufficiently maintaining the stress relaxation effect on the ceramic plate.

【0005】この課題を解決し、モジュールの高信頼性
を確保するために、Al/SiCに代表されるような、
セラミックス基板と同程度の熱膨張係数を有するベース
板を金属ベース板に代えて使用することが提案されてい
る。しかしながら、このようなベース板は、高信頼性で
ある反面、金属ベース板と比較して熱伝導率が小さく、
高価であるため、特殊な用途にしか使用できない。
In order to solve this problem and ensure high reliability of the module, as represented by Al / SiC,
It has been proposed to use a base plate having a thermal expansion coefficient similar to that of a ceramic substrate instead of the metal base plate. However, while such a base plate is highly reliable, it has a lower thermal conductivity than a metal base plate,
It is expensive and can only be used for special purposes.

【0006】本発明の目的は、上記に鑑み、安価な金属
ベース板を使用した高信頼性モジュールを提供すること
である。本発明の目的は、半導体素子を回路に半田付け
する場合と、金属ベース板を放熱板に半田付けする場合
とでは、半田クラックの発生状況が異なり、それはAl
等の硬度に影響を受けていることに着目し、数多くある
Al等材料の中から、その材質と厚みを選んで回路と放
熱板に相応しい硬度を設計すると共に、半田濡れ性に優
れたNiめっき膜を施し、好適には半導体素子の回路面
への搭載位置を特定し、半田クラックの起点となる半田
ボイドを低減させることによって達成することができ
る。
In view of the above, an object of the present invention is to provide a high reliability module using an inexpensive metal base plate. An object of the present invention is that the occurrence of solder cracks differs between the case where a semiconductor element is soldered to a circuit and the case where a metal base plate is soldered to a heat dissipation plate.
Focusing on the influence of hardness such as Al, there are many materials such as Al to select the material and thickness to design the hardness suitable for the circuit and the heat sink, and Ni plating with excellent solder wettability. This can be achieved by applying a film, preferably by specifying the mounting position on the circuit surface of the semiconductor element, and reducing the solder void that is the starting point of the solder crack.

【0007】[0007]

【課題を解決するための手段】すなわち、本発明は、次
のとおりである。 (請求項1)セラミックス基板の一方の面に硬度250
MPa以下のAl製の回路、その反対面に硬度300〜
460MPaのAl又はAl合金製の放熱板を有し、更
にその放熱板にはCu、Cu合金、Al又はAl合金製
の金属ベース板が、半田ボイド率10%以下かつ最大半
田ボイド径(直径)1mm以下の半田接合層を介して接
合されてなり、回路、放熱板及び/又は金属ベース板に
Niめっき膜が施されてなることを特徴とする金属ベー
ス板付き回路基板。 (請求項2)半導体素子が搭載される回路部分直下に位
置する上記半田接合層部分の半田ボイド率が5%以下
で、最大半田ボイド径(直径)が0.5mm以下である
ことを特徴とする請求項1記載の金属ベース板付き回路
基板。 (請求項3)Niめっき膜は、厚みが8μm以下であ
り、本発明で定義された結晶性と酸化度を有するもので
あることを特徴とする請求項1又は2記載の金属ベース
板付き回路基板。 (定義) Niめっき膜の結晶性:X線結晶回折(CuKα2θ)
におけるNi(111)面の半価幅が0.8以下。 Niめっき膜の酸化度:X線光電子分光法(ESCA)
におけるNi−metalに対するNi−Oのピーク面積比
が0.6以下。 (請求項4)請求項1、請求項2又は請求項3のいずれ
かに記載の金属ベース板付き回路基板を用いたモジュー
ル。
[Means for Solving the Problems] That is, the present invention is as follows. (Claim 1) A hardness of 250 on one surface of the ceramic substrate.
Al circuit below MPa, hardness 300-on the opposite side
It has a heat sink made of Al or Al alloy of 460 MPa, and further, a metal base plate made of Cu, Cu alloy, Al or Al alloy is used for the heat sink, and the solder void ratio is 10% or less and the maximum solder void diameter (diameter). A circuit board with a metal base plate, wherein the circuit board, the heat dissipation plate and / or the metal base plate are bonded with a solder bonding layer of 1 mm or less, and a Ni plating film is applied to the circuit, the heat dissipation plate and / or the metal base plate. (Claim 2) The solder void ratio of the solder bonding layer portion located immediately below the circuit portion on which the semiconductor element is mounted is 5% or less, and the maximum solder void diameter (diameter) is 0.5 mm or less. The circuit board with a metal base plate according to claim 1. (Claim 3) The Ni-plated film has a thickness of 8 μm or less, and has the crystallinity and the degree of oxidation defined in the present invention. The circuit with a metal base plate according to claim 1 or 2, substrate. (Definition) Crystallinity of Ni plating film: X-ray crystal diffraction (CuKα2θ)
The full width at half maximum of the Ni (111) plane is 0.8 or less. Oxidation degree of Ni plating film: X-ray photoelectron spectroscopy (ESCA)
The peak area ratio of Ni-O to Ni-metal is 0.6 or less. (Claim 4) A module using the circuit board with a metal base plate according to any one of claims 1, 2 and 3.

【0008】[0008]

【発明の実施の形態】以下、更に詳しく本発明について
説明する。
The present invention will be described in more detail below.

【0009】本発明の回路基板の特徴は、回路と放熱板
のAl等硬度差を適性化して熱履歴を受けた際の塑性変
形を調節し、半田濡れ性に優れたNiめっき膜をAl等
に施すことによって半田クラックの起点となる半田ボイ
ドを低減させ、好適には半導体素子の回路面への搭載位
置を特定し、Al等回路を有する回路基板の半田クラッ
クとセラミックス基板クラックの両方を激減させたこと
である。本発明の回路基板は、セラミックス基板の表面
にAl回路、裏面にAl等放熱板を形成させた後、Ni
めっき膜を施してから半導体素子と金属ベース板を半田
付けすることによって製造することができる。
The circuit board of the present invention is characterized by optimizing the difference in hardness of Al and the like between the circuit and the heat radiating plate to adjust the plastic deformation when a heat history is applied, and the Ni plating film excellent in solder wettability is formed of Al or the like. The solder voids, which are the starting points of solder cracks, can be reduced by suitably applying it to the mounting surface of the semiconductor element on the circuit surface, and both the solder cracks and the ceramics board cracks of the circuit board having a circuit such as Al can be drastically reduced. That's what I did. The circuit board of the present invention is formed by forming an Al circuit on the front surface of a ceramic substrate and a heat sink such as Al on the back surface, and
It can be manufactured by applying a plating film and then soldering the semiconductor element and the metal base plate.

【0010】従来、回路基板の信頼性を向上させるに
は、セラミックス焼結体中のボイドを低減する(特開平
7−097265号公報)、セラミックス基板と金属板
の接合界面におけるボイドを低減する(特開平11−0
26640号公報)などの提案がある。これらによっ
て、セラミックス基板自体の信頼性は向上したが、Al
等回路を有する回路基板を用いたモジュールの信頼性は
十分ではなかった。
Conventionally, in order to improve the reliability of the circuit board, the voids in the ceramic sintered body are reduced (Japanese Patent Laid-Open No. 7-097265), and the voids at the bonding interface between the ceramic substrate and the metal plate are reduced ( Japanese Patent Laid-Open No. 11-0
No. 26640). Although these improved the reliability of the ceramic substrate itself,
The reliability of a module using a circuit board having an equal circuit was not sufficient.

【0011】モジュールの信頼性を高めるには、半導体
素子(Siチップなど)から発生する熱を如何に効率よ
く系外に逃がすかである。近年、半導体装置などの電子
機器の小型化に伴い、半導体素子自体の高集積化と高出
力化が行われ、動作時の発熱量も増大している。一般的
なモジュール構造は、回路基板の放熱板に金属ベース板
が、また回路に半導体素子が半田付けされてなるもので
あり、このような構造にあっては、熱抵抗の大きな半田
接合層の信頼性が要となる。したがって、この熱抵抗の
大きな半田接合層のクラック発生を如何にして抑制する
かということと、半田クラックの起点となる半田ボイド
を如何にして低減するかということが、モジュールの信
頼性を高めるための重要なポイントとなる。熱伝率の高
いセラミックス焼結体中のボイド低減や、接合界面のボ
イド低減による方法では、もはや限界にきている。
In order to enhance the reliability of the module, how efficiently the heat generated from the semiconductor element (Si chip or the like) is released to the outside of the system. 2. Description of the Related Art In recent years, along with the miniaturization of electronic devices such as semiconductor devices, semiconductor elements themselves have been highly integrated and output, and the amount of heat generated during operation has also increased. A general module structure is one in which a metal base plate is soldered to the heat dissipation plate of the circuit board, and a semiconductor element is soldered to the circuit.In such a structure, a solder joint layer having a large thermal resistance is used. Reliability is essential. Therefore, how to suppress the occurrence of cracks in the solder joint layer having a large thermal resistance and how to reduce the solder voids that are the starting points of the solder cracks are important factors for improving the reliability of the module. Will be an important point. The method of reducing voids in a ceramics sintered body having a high heat conductivity and reducing voids at the joint interface has reached the limit.

【0012】本発明の回路基板が備えなければならない
第一要件は、Al等のビッカース硬度の規定である。す
なわち、半田付け面積が広く、半田クラックの発生が不
良の支配因子となっている放熱板では、硬度のやや高
い、ビッカース硬度300〜460MPaのAl等を選
び、回路パターンの影響を受けてセラミックス基板のク
ラック発生が支配的である回路には硬度の低い、ビッカ
ース硬度が250MPa以下のAl等を選ぶ必要があ
る。
The first requirement that the circuit board of the present invention must have is the definition of Vickers hardness of Al or the like. That is, for a heat sink having a large soldering area and the occurrence of solder cracks being a controlling factor of the defect, Al having a slightly higher hardness and a Vickers hardness of 300 to 460 MPa is selected, and the ceramic substrate is affected by the circuit pattern. It is necessary to select Al or the like having a low hardness and a Vickers hardness of 250 MPa or less for a circuit in which the occurrence of cracks is dominant.

【0013】軟らかいAl等は、塑性変形が容易である
ことから、回路基板が熱履歴を受けても熱応力が緩和さ
れ、セラミックス基板にはクラックが発生し難いが、塑
性変形量が半田のそれをこえると半田が破壊し半田クラ
ックが発生しやすくなる。逆に、硬いAl等は、セラミ
ックス基板にはクラックが発生しやすいが、半田クラッ
クは抑制される。
Since soft Al or the like is easily plastically deformed, thermal stress is relieved even when the circuit board is subjected to thermal history, and cracks are less likely to occur on the ceramic substrate, but the plastic deformation amount is less than that of solder. If it exceeds, the solder will be broken and solder cracks will easily occur. Conversely, hard Al or the like easily causes cracks in the ceramic substrate, but suppresses solder cracks.

【0014】モジュール用の回路基板では、その放熱板
のほぼ全面に金属ベース板が半田付けされるので、半田
接合層への熱応力が大きく、半田クラックの発生・進行
が起こりやすくなる。一方、回路面は、半導体素子を付
けるだけなので半田付け面積は比較的小さく、回路面積
の1/10〜1/3程度が普通である。また、セラミッ
クス基板への熱応力は回路パターン端部に集中して発生
するため、パターン形状を無視できない。パターンのな
いいわゆる「ベタパターン」の放熱面では、あまり問題
とならないが、回路面ではパターンに沿った端部で発生
し、それがパターン内部に進行した「水平クラック」が
放熱性を悪化させる一因となる。
In the circuit board for the module, since the metal base plate is soldered on almost the entire surface of the heat dissipation plate, thermal stress on the solder joint layer is large and solder cracks are likely to occur and progress. On the other hand, the circuit surface is a relatively small soldering area because only semiconductor elements are attached, and the soldering area is usually about 1/10 to 1/3 of the circuit area. Further, since the thermal stress on the ceramic substrate is concentrated on the end portion of the circuit pattern, the pattern shape cannot be ignored. It does not cause much problems on the heat dissipation surface of a so-called "solid pattern" without a pattern, but on the circuit surface, it occurs at the edge part along the pattern, and "horizontal cracks" that proceed inside the pattern deteriorate heat dissipation. Cause

【0015】本発明の回路基板では、これらのことか
ら、Al等回路のビッカース硬度を250MPa以下に
してセラミックス基板に発生するクラックを抑制させ、
Al等放熱板のビッカース硬度を300〜460MPa
として半田クラックの発生を抑制させる。
From the above, in the circuit board of the present invention, the Vickers hardness of the circuit such as Al is set to 250 MPa or less to suppress cracks generated in the ceramic substrate,
Vickers hardness of heat sink such as Al is 300-460MPa
As a result, the generation of solder cracks is suppressed.

【0016】Al等回路のビッカース硬度が250MP
aをこえると、熱応力による塑性変形が不均一となり、
部分的な変形が大きくなってめっきやボンディングワイ
ヤの剥離が生じる恐れがある。硬度は、小さい程好まし
いが、あまり軟らかいと傷つきやすいので、好ましくは
180〜220MPaである。一方、放熱板のビッカー
ス硬度が460MPa超であると塑性変形が困難になっ
て、セラミックス基板、半田接合層共にクラックが発生
しやすくなる。また、300MPa未満では塑性変形が
容易となるので、繰り返しの熱履歴を受けると大きな変
形が生じ、これまた半田クラックが発生しやすくなる。
特に好ましい放熱板のビッカース硬度は350〜430
MPaである。
The Vickers hardness of the circuit such as Al is 250MP
If it exceeds a, the plastic deformation due to thermal stress becomes non-uniform,
There is a possibility that the partial deformation becomes large and plating or the peeling of the bonding wire may occur. The smaller the hardness is, the more preferable it is, but if it is too soft, it is easily scratched. Therefore, the hardness is preferably 180 to 220 MPa. On the other hand, if the Vickers hardness of the heat dissipation plate is more than 460 MPa, it becomes difficult to plastically deform and cracks easily occur in both the ceramic substrate and the solder bonding layer. Further, when the pressure is less than 300 MPa, the plastic deformation becomes easy, and therefore, when it is subjected to repeated heat history, large deformation occurs, and solder cracks easily occur.
Particularly preferable Vickers hardness of the heat sink is 350 to 430.
It is MPa.

【0017】ビッカース硬度は、加重をかけて微細な圧
子を打ち込んで硬度を読み取る方法であり、金属やセラ
ミックスの硬度の測定方法として広範に採用されてい
る。測定条件によってやや異なる値となることもあるの
で、本発明では加重9.8N、保持時間15秒の条件と
する。
The Vickers hardness is a method in which a fine indenter is driven to apply a weight to read the hardness, and is widely used as a method for measuring the hardness of metals and ceramics. Since the value may be slightly different depending on the measurement condition, in the present invention, the condition is a weight of 9.8 N and a holding time of 15 seconds.

【0018】本発明における硬度は、回路及び放熱板の
硬度であり、接合前のAl等の硬度ではない。Al等
は、通常、接合材を用い、500〜640℃に加熱して
セラミックス基板と接合されるので、熱処理を受けて微
構造が変化し、また接合材が拡散してAl等純度も低下
する。また、接合後に熱処理をすることも行われている
が、それによってAl等特性が変化する。これらの理由
から、接合前のAl等の硬度を厳格に規定しても意味が
ない。
The hardness in the present invention is the hardness of the circuit and the heat sink, not the hardness of Al before joining. Since Al or the like is usually bonded to a ceramic substrate by heating it to 500 to 640 ° C. using a bonding material, the microstructure is changed by heat treatment, and the bonding material diffuses to lower the purity of Al or the like. . Further, although heat treatment is also performed after joining, the characteristics of Al and the like change. For these reasons, it is meaningless to strictly define the hardness of Al or the like before joining.

【0019】Al等の硬度調整は、材料選択か、熱処理
条件か、又はその両方で行うことができる。材料につい
ては、接合後のAl等は高純度品ほど軟らかくなること
を考慮して純度を選択する。純Alとして市販されてい
るものは、通常99.0〜99.999%とかなり幅が
あり、硬度に大きな差が生じる。すなわち、99.5%
以下のAlは接合後のビッカース硬度を250MPa以
下とするのは困難であり、99.9%以上のAlは接合
後に300MPa以上とするのは難しい。したがって、
本発明においては、Al回路には高純度のAl材を、放
熱板にはAl合金又は比較的低純度のAl等を選択する
ことが好ましい。そのAl合金の一例をあげれば、AA
記号で3003を始めとするAl−Mn系合金や、50
52を始めとするAl−Mg系合金などである。
The hardness of Al or the like can be adjusted by selecting a material, heat treatment conditions, or both. As for the material, the purity is selected in consideration that Al and the like after joining become softer in a higher purity product. Those commercially available as pure Al usually have a quite wide range of 99.0 to 99.999%, and a large difference occurs in hardness. That is, 99.5%
It is difficult to set the Vickers hardness of the following Al to 250 MPa or less after joining, and it is difficult to set the Al of 99.9% or more to 300 MPa or more after joining. Therefore,
In the present invention, it is preferable to select a high-purity Al material for the Al circuit and an Al alloy or a relatively low-purity Al for the heat dissipation plate. An example of the Al alloy is AA
Symbols such as 3003 and other Al-Mn alloys, 50
52 and other Al-Mg alloys.

【0020】つぎに、熱処理条件で調節する方法につい
て説明する。本発明の回路基板を製造する際、Al等と
セラミックス基板との接合温度は、Alの焼鈍温度30
0〜350℃よりも高くなるので、接合後の冷却条件が
重要となる。焼鈍温度よりも高い温度域における冷却を
2℃/分以下にゆっくり行えば硬度は低下し、5℃/分
以上で速く行えば硬度は高くなる。
Next, a method of adjusting the heat treatment conditions will be described. When manufacturing the circuit board of the present invention, the joining temperature between Al or the like and the ceramic substrate is the annealing temperature of Al of 30.
Since it becomes higher than 0 to 350 ° C., the cooling condition after joining becomes important. The hardness decreases when the cooling is slowly performed at 2 ° C./min or less in the temperature range higher than the annealing temperature, and the hardness increases when the cooling is performed faster at 5 ° C./min or more.

【0021】本発明の回路基板が備えなければならない
第二要件は、放熱板と金属ベース間の半田接合層の半田
ボイド率が10%以下かつ最大半田ボイド径(直径)が
1mm以下であるということである。半導体素子で発生
した熱を系外に効率よく逃がすためには、熱抵抗の大き
な半田接合層中の半田ボイドが大きな影響を与えるの
で、半田ボイド率は10%以下でなければならない。半
田ボイド率が10%超であると、熱抵抗が大きくなり、
モジュール機能が低下する。その結果、半導体素子に熱
が蓄積され、大きな熱応力かかり、半導体素子自体の破
損を招くことになる。
The second requirement that the circuit board of the present invention must have is that the solder void ratio of the solder joint layer between the heat sink and the metal base is 10% or less and the maximum solder void diameter (diameter) is 1 mm or less. That is. In order to efficiently dissipate the heat generated in the semiconductor element to the outside of the system, the solder voids in the solder joint layer having a large thermal resistance have a great influence, so the solder void ratio must be 10% or less. If the solder void ratio is more than 10%, the thermal resistance increases,
Module function deteriorates. As a result, heat is accumulated in the semiconductor element, a large thermal stress is applied, and the semiconductor element itself is damaged.

【0022】一方、本発明者らは、半田接合層中の半田
ボイドが、半田クラックの起点となっており、半田ボイ
ドの直径が大きいほど半田クラックを生じやすいことを
見いだした。回路基板の放熱板と金属ベース板との間の
半田接合層は、熱負荷時にセラミックス基板と金属ベー
ス板の熱膨張差による大きな歪みが生じる。この歪み
は、半田接合層に蓄積され、限界を超えると半田クラッ
クが生じる。この半田クラックは、熱抵抗の増加につな
がるため、モジュール機能が低下する。熱負荷時の半田
接合層にかかる歪みは、半田ボイドのところでさらに大
きくなり、半田クラックの起点となる。そこで、本発明
においては、最大半田ボイド径(直径)が1mm以下で
なければならない。
On the other hand, the present inventors have found that the solder voids in the solder joint layer are the starting points of the solder cracks, and that the larger the diameter of the solder voids, the more easily the solder cracks occur. The solder joint layer between the heat dissipation plate of the circuit board and the metal base plate undergoes a large strain due to the difference in thermal expansion between the ceramics board and the metal base plate when heat is applied. This strain is accumulated in the solder joint layer, and when it exceeds the limit, a solder crack occurs. The solder cracks lead to an increase in thermal resistance, which deteriorates the module function. The strain applied to the solder joint layer at the time of heat load is further increased at the solder void, and becomes a starting point of the solder crack. Therefore, in the present invention, the maximum solder void diameter (diameter) must be 1 mm or less.

【0023】とくに、半導体素子の直下に位置する、回
路基板の放熱板と金属ベース板との間の半田接合層の部
位においては、熱応力がさらに増加するので、その部位
における半田ボイド率が5%以下で、最大半田ボイド径
(直径)が0.5mm以下であることが好ましい。半田
ボイド率と最大半田ボイド径(直径)は、軟X線探傷装
置、画像解析装置を用いて測定することができる。
In particular, thermal stress is further increased at a portion of the solder bonding layer between the heat dissipation plate of the circuit board and the metal base plate, which is located immediately below the semiconductor element, so that the solder void ratio is 5 at that portion. %, The maximum solder void diameter (diameter) is preferably 0.5 mm or less. The solder void ratio and the maximum solder void diameter (diameter) can be measured using a soft X-ray flaw detector and an image analyzer.

【0024】回路基板の放熱板と金属ベース板間の半田
接合層における半田ボイド率と最大半田ボイド径を小さ
くするためには、半田付けされる面の半田濡れ性を高め
ることである。そのためには、回路、放熱板及び/又は
金属ベース板にNiめっき膜が施される。金属ベース板
がAl等に限らずCu材質であっても、酸化防止や半田
との反応による信頼性低下を防ぐため、Niめっき膜が
施されていることが好ましい。
In order to reduce the solder void ratio and the maximum solder void diameter in the solder joint layer between the heat dissipation plate of the circuit board and the metal base plate, the solder wettability of the surface to be soldered is increased. For that purpose, a Ni plating film is applied to the circuit, the heat dissipation plate and / or the metal base plate. Even if the metal base plate is not limited to Al or the like and is made of a Cu material, it is preferable that a Ni plating film is applied in order to prevent deterioration of reliability due to oxidation and reaction with solder.

【0025】本発明で施されるNiめっき膜は、厚8μ
m以下特に3〜7μmで、Niめっき膜のX線結晶回折
(CuKα2θ)におけるNi(111)面の半価幅と
して定義される「結晶性」が0.8以下で、しかもX線
光電子分光法(ESCA)におけるNi−metalに対す
るNi−O(Ni−O/Ni−metal)のピーク面積比
として定義される「酸化度」が0.6以下のものである
ことが好ましい。このような回路基板を用いて組み立て
られたモジュールの放熱特性は、一段と良好となる。
The Ni plating film applied in the present invention has a thickness of 8 μm.
m or less, especially 3 to 7 μm, the “crystallinity” defined as the half-value width of the Ni (111) plane in the X-ray crystal diffraction (CuKα2θ) of the Ni plating film is 0.8 or less, and X-ray photoelectron spectroscopy The "oxidation degree" defined as the peak area ratio of Ni-O (Ni-O / Ni-metal) to Ni-metal in (ESCA) is preferably 0.6 or less. The heat dissipation characteristics of the module assembled using such a circuit board become much better.

【0026】本発明の回路基板を製造するには、回路、
放熱板、金属ベース板には必ず半田付け工程が経由す
る。半田付けを行うには、フラックスを用いて大気中又
は窒素中でリフローする方法と、フラックスを用いない
で水素雰囲気下でリフローする方法とがあるが、本発明
ではいずれも採用することができる。半田としては、S
n−Pb系半田や、Sn−Ag系、Sn−Ag−Cu
系、Sn−Zn−Bi系、Sn−Ag−Cu−Bi系な
どのPbフリー半田が使用される。
To manufacture the circuit board of the present invention, a circuit,
The heat radiation plate and the metal base plate always go through the soldering process. For soldering, there are a method of reflowing in the air or nitrogen using a flux and a method of reflowing in a hydrogen atmosphere without using a flux, but either method can be adopted in the present invention. As solder, S
n-Pb type solder, Sn-Ag type, Sn-Ag-Cu
A Pb-free solder such as a system, Sn-Zn-Bi system, or Sn-Ag-Cu-Bi system is used.

【0027】一方、Niめっき膜を施すには、電気めっ
き法と、無電解めっき法とがあるが、本発明ではいずれ
も採用することができる。電気めっき法では、めっき膜
のNi成分と半田のSn成分との反応性が良いが、取り
扱いが煩雑となるためにコスト高となり、またファイン
パターンに適用できないという特徴がある。これに対し
て、無電解法めっき法では、ファインパターンに対応可
能で安価である利点があるが、Ni成分とSn成分との
反応性が必ずしも十分でない。
On the other hand, there are an electroplating method and an electroless plating method for applying the Ni plating film, but any of them can be adopted in the present invention. The electroplating method has a good reactivity between the Ni component of the plating film and the Sn component of the solder, but it has a feature that the handling is complicated and thus the cost is high and it cannot be applied to a fine pattern. On the other hand, the electroless plating method has an advantage that it can be applied to fine patterns and is inexpensive, but the reactivity between the Ni component and the Sn component is not always sufficient.

【0028】そこで、本発明では、めっき膜のNi成分
と半田のSn成分との反応性を高めるために、Niめっ
き膜の結晶性が0.8以下で、酸化度が0.6以下とす
ることが好ましい。このようなNiめっき膜は次のよう
にして施すことができる。
Therefore, in the present invention, in order to enhance the reactivity between the Ni component of the plating film and the Sn component of the solder, the crystallinity of the Ni plating film is 0.8 or less and the degree of oxidation is 0.6 or less. It is preferable. Such a Ni plating film can be applied as follows.

【0029】Niめっき膜の施される回路、放熱板及び
/又は金属ベース板の表面は、研削、物理研磨、化学研
磨等によって平滑化されていることが好ましく、表面粗
さがRa≦0.2μmであることが好ましい。表面粗さ
の測定は、接触式、非接触式のいずれでもよいが、Al
等のような軟らかい金属の測定には、レーザー式のよう
な非接触式の表面粗さ計を用いるのが望ましい。
The surface of the circuit to which the Ni plating film is applied, the heat radiating plate and / or the metal base plate is preferably smoothed by grinding, physical polishing, chemical polishing or the like, and the surface roughness is Ra ≦ 0. It is preferably 2 μm. The surface roughness may be measured by contact method or non-contact method, but Al
It is desirable to use a non-contact type surface roughness meter such as a laser type for measuring soft metals such as.

【0030】本発明においては、1〜5μm厚み、好ま
しくは3.5〜4.5μm厚みの無電解Ni−Pめっき
膜を施してから、全膜厚8μm以下となる無電解Ni−
Bめっきを施すことを好適例としてあげることができ
る。このような二段階の無電解Niめっきによらずと
も、一段階の無電解Ni−Bめっきでもよいが、時間が
かかる。無電解Ni−Pめっきは、一般的な方法で行う
ことができ、その析出速度は可及的に速めても悪影響は
ない。一方、無電解Ni−Bめっきの析出速度は、0.
7〜3μm/hrとするのが好ましい。また、Niめっ
き膜中のB濃度は、多くても0.1%以下となるように
無電解Ni−Bめっき液を調整しておくことが望まし
い。
In the present invention, the electroless Ni-P plating film having a thickness of 1 to 5 μm, preferably 3.5 to 4.5 μm is applied, and then the total film thickness is 8 μm or less.
A preferable example is to perform B plating. Instead of such two-step electroless Ni plating, one-step electroless Ni-B plating may be used, but it takes time. The electroless Ni-P plating can be performed by a general method, and there is no adverse effect even if the deposition rate is increased as much as possible. On the other hand, the deposition rate of electroless Ni-B plating is 0.
It is preferably 7 to 3 μm / hr. Further, it is desirable to prepare the electroless Ni-B plating solution so that the B concentration in the Ni plating film is at most 0.1%.

【0031】無電解Ni−Bめっき膜による部分が1μ
m未満であると、Niめっき膜の結晶性の不足と酸化度
が増し、半田のSn成分との反応性を目的とするレベル
までに高めることができない。また、無電解Ni−Bめ
っきによる部分が5μm超であっても酸化度の低減効果
は大きくならない。一方、全膜厚みが8μm超である
と、Niめっき膜の結晶性が乱れると共に、Niめっき
膜の応力が大きくなり回路基板の信頼性が更に高まらな
い。さらには、析出速度が0.7μm/hr未満では生
産性が悪く、また不純物をNiめっき膜内に取り込む恐
れが生じ、3μm/hr超であると、Niめっきの膜質
が不均一となり、高結晶性のNiめっき膜が得られ難く
なる。
The portion formed by the electroless Ni-B plating film is 1 μm.
When it is less than m, the crystallinity of the Ni plating film is insufficient and the degree of oxidation is increased, and the reactivity with the Sn component of the solder cannot be increased to a target level. Further, even if the portion formed by electroless Ni—B plating exceeds 5 μm, the effect of reducing the degree of oxidation does not increase. On the other hand, if the total film thickness is more than 8 μm, the crystallinity of the Ni plating film is disturbed and the stress of the Ni plating film is increased, so that the reliability of the circuit board is not further improved. Further, if the deposition rate is less than 0.7 μm / hr, the productivity is poor, and impurities may be taken into the Ni plating film, and if it exceeds 3 μm / hr, the Ni plating film quality becomes non-uniform and high crystallinity occurs. It becomes difficult to obtain a Ni-plated film having good properties.

【0032】Niめっき膜の更なる低酸化度を実現し、
半田のSn成分との反応性を高めるために、無電解Ni
−Bめっき後に、十分な洗浄・乾燥を行うことが望まし
い。洗浄は、水洗後に、オレイン酸等の不飽和脂肪酸を
含む表面処理剤で処理することが好ましい。表面処理剤
は、Niめっき膜に撥水性を付与するものや、Niめっ
き膜の酸化物をエッチング除去できるものが好ましい。
前者には、例えば奥野製薬工業社製商品名「サフスル
ー」があり、後者には、例えば5%硫酸水溶液がある。
乾燥は、アルコール溶剤で置換してから行うことが望ま
しい。
A further low degree of oxidation of the Ni plating film is realized,
In order to enhance the reactivity with the Sn component of the solder, electroless Ni
-It is desirable to perform sufficient cleaning and drying after the B plating. It is preferable that the washing is performed with a surface treatment agent containing an unsaturated fatty acid such as oleic acid after washing with water. The surface treatment agent is preferably one that imparts water repellency to the Ni plating film or one that can remove oxides of the Ni plating film by etching.
The former has, for example, the product name "Suffthru" manufactured by Okuno Chemical Industries Co., Ltd., and the latter has, for example, a 5% sulfuric acid aqueous solution.
Desirably, the drying is performed after substituting with an alcohol solvent.

【0033】本発明で使用されるセラミックス基板は、
モジュール用として熱伝導率70W/mK以上の窒化ケ
イ素基板又は窒化アルミニウム基板であることが好まし
い。
The ceramic substrate used in the present invention is
A silicon nitride substrate or an aluminum nitride substrate having a thermal conductivity of 70 W / mK or more is preferably used for a module.

【0034】セラミックス基板に、Al回路及びAl等
放熱板を形成させるには、それらのパターンを接合する
か、Al等の板を接合してからエッチングするか、又は
その両方を併用する。いずれの場合も、セラミックス基
板と回路及び放熱板とを接合する必要がある。接合方法
には、溶湯法のように接合材を使用しない方法もある
が、本発明ではAl−Cu−Mg系合金箔を用いて接合
することが好ましい。接合材は、これに限るものではな
く、Al−Si系、Al−Ge系、あるいはこれらにM
gを加えた系も使用することができる。
In order to form an Al circuit and a heat sink such as Al on the ceramic substrate, these patterns are joined, the plates such as Al are joined and then etched, or both of them are used together. In either case, it is necessary to bond the ceramic substrate to the circuit and the heat sink. Although there is a method of joining which does not use a joining material such as the molten metal method, it is preferable to use an Al—Cu—Mg alloy foil for joining in the present invention. The bonding material is not limited to this, but Al-Si type, Al-Ge type, or M
A system in which g is added can also be used.

【0035】接合材の厚みは、種類にもよるが10〜5
0μm程度である。厚みが10μm未満では、接合が困
難となり、50μmをこえると、合金成分がAl等に拡
散し硬い部分が多くなるので、熱履歴を受けた際に信頼
性が低下する原因となる。好ましい接合材の厚みは、1
5〜35μmである。接合材は、セラミックス基板側、
Al等側のどちらに配置しても良い。
The thickness of the bonding material is 10 to 5 depending on the type.
It is about 0 μm. If the thickness is less than 10 μm, joining becomes difficult, and if it exceeds 50 μm, the alloy component diffuses into Al or the like to increase the number of hard portions, which causes a decrease in reliability when subjected to heat history. The preferable thickness of the bonding material is 1
It is 5 to 35 μm. The bonding material is the ceramic substrate side,
It may be arranged on either side of Al or the like.

【0036】本発明において、セラミックス基板の両面
に上記合金箔を介してAl等の板、パターン又はその両
方を配置し、それをセラミックス基板と垂直方向に0.
98〜9.8MPaの圧力をかけることが好ましい。加
圧は、積層体に重しを載せたり、治具等による機械的な
挟み込みなどによって行うことができる。
In the present invention, a plate such as Al, a pattern, or both are arranged on both sides of the ceramic substrate with the above alloy foil interposed therebetween, and the plate is arranged in the direction perpendicular to the ceramic substrate.
It is preferable to apply a pressure of 98 to 9.8 MPa. The pressurization can be performed by placing a weight on the laminate or mechanically sandwiching it with a jig or the like.

【0037】従来の回路基板の製造においては、金属板
とセラミックス基板の接合時に重しを載せて加圧するこ
とが行われているが、その圧力は高くてもせいぜい9.
8kPa程度である。この程度の圧力では、セラミック
ス基板の比較的緩やかな反りやうねりにしかAl等の板
は追随することができない。これに対し、0.98〜
9.8MPaの高い圧力をかけると、十分な接合を安定
して得ることができ、しかもAl等の塑性変形が比較的
均一に生じるので、高信頼性回路基板を製造することが
容易となる。好ましい加圧は、1.47〜7.84MP
aである。
In the conventional manufacture of a circuit board, a weight is placed and pressure is applied at the time of joining a metal plate and a ceramics substrate, but even if the pressure is high, at most 9.
It is about 8 kPa. With such a pressure, the plate made of Al or the like can follow only the relatively gentle warpage and undulation of the ceramic substrate. On the other hand, 0.98-
When a high pressure of 9.8 MPa is applied, sufficient bonding can be stably obtained, and plastic deformation of Al or the like occurs relatively uniformly, so that it becomes easy to manufacture a highly reliable circuit board. Preferred pressurization is 1.47-7.84MP
a.

【0038】得られた接合体は、次いで必要に応じてエ
ッチングされる。回路又は放熱板のパターンを接合した
ときには、エッチングは必ずしも必要でない。回路の厚
みは特に制限するものではなく、0.3〜0.5mmが
一般的である。放熱板の厚みは、0.1〜0.5mmで
ある。
The obtained bonded body is then etched if necessary. Etching is not necessary when joining the circuit or heat sink pattern. The thickness of the circuit is not particularly limited and is generally 0.3 to 0.5 mm. The thickness of the heat sink is 0.1 to 0.5 mm.

【0039】[0039]

【実施例】以下、実施例と比較例をあげて更に具体的に
本発明を説明する。
EXAMPLES The present invention will be described in more detail with reference to Examples and Comparative Examples.

【0040】実施例1〜8 比較例1〜6 市販の窒化アルミニウム基板及び窒化ケイ素基板を用意
した。いずれも大きさ20×20×0.635mmであ
り、レーザーフラッシュ法による熱伝導率は、窒化アル
ミニウム基板が175W/mK、窒化ケイ素基板が72
W/mK、3点曲げ強度は、窒化アルミニウム基板が4
20MPa、窒化ケイ素基板が780MPaである。
Examples 1 to 8 Comparative Examples 1 to 6 Commercially available aluminum nitride substrates and silicon nitride substrates were prepared. Each of them has a size of 20 × 20 × 0.635 mm, and the thermal conductivity by the laser flash method is 175 W / mK for the aluminum nitride substrate and 72 for the silicon nitride substrate.
W / mK, 3 point bending strength, aluminum nitride substrate is 4
20MPa, silicon nitride substrate is 780MPa.

【0041】セラミックス基板の表裏面に、Al板と接
合材を重ね、カーボン板を当てて押しつけ、セラミック
ス基板に対して垂直方向に均等に加圧した。接合は、窒
素雰囲気下、温度550〜635℃で加圧をしながら行
った。
An Al plate and a bonding material were stacked on the front and back surfaces of the ceramic substrate, a carbon plate was pressed against the ceramic substrate, and pressed against the ceramic substrate in a direction perpendicular to the surface. The joining was performed under pressure in a nitrogen atmosphere at a temperature of 550 to 635 ° C.

【0042】得られた接合体に、エッチングレジストを
スクリーン印刷してから塩化第2鉄溶液でエッチングし
た後、レジストを剥離した。これによって、セラミック
ス基板中央部(沿面距離1mm)の回路面と放熱面と
に、正方形(コーナーRは2mm)のパターンが形成され
た。
An etching resist was screen-printed on the obtained bonded body, which was then etched with a ferric chloride solution, and then the resist was peeled off. As a result, a square (corner R is 2 mm) pattern was formed on the circuit surface and the heat dissipation surface in the central portion of the ceramic substrate (creeping distance 1 mm).

【0043】ついで、実施例1〜4、比較例1〜6につ
いては、無電解Ni−Pめっき膜(めっき液:奥野製薬
工業社製商品名「トップニコロン」)を平均厚み6μm
で施した後、イソプロピルアルコールで置換し、エアブ
ロー乾燥を行った。めっき膜の厚みは、蛍光X線めっき
厚測定装置(フイッシャー社製「XA−1050」)を
用いて測定した。
Then, in Examples 1 to 4 and Comparative Examples 1 to 6, an electroless Ni-P plating film (plating solution: trade name "Top Nicolon" manufactured by Okuno Chemical Industries Co., Ltd.) was used to obtain an average thickness of 6 μm.
After that, it was replaced with isopropyl alcohol and air blow dried. The thickness of the plating film was measured using a fluorescent X-ray plating thickness measuring device (“XA-1050” manufactured by Fisher Co.).

【0044】また、実施例5〜8については、上記無電
解Ni−Pめっき膜を3〜4μm施してから、更に無電
解Ni−Bめっき膜(めっき液:上村工業社製商品名
「BEL801」)を全平均厚み6μmとなるように施
した。無電解Ni−Bめっきの析出速度は、1.0〜
1.2μm/hrとなるように、めっき液の温度を調整
した。その後、酸化物の除去を目的に市販エッチング液
(ワールドメタル社製商品名「ET−140」)を用い
て、Niめっき膜の表面処理を行った後、イソプロピル
アルコールで置換し、エアブロー乾燥を行った。
In addition, in Examples 5 to 8, the above electroless Ni-P plating film was applied to a thickness of 3 to 4 μm, and then an electroless Ni-B plating film (plating solution: product name "BEL801" manufactured by Uemura Kogyo Co., Ltd.). ) Was applied so that the total average thickness was 6 μm. The deposition rate of electroless Ni-B plating is 1.0 to
The temperature of the plating solution was adjusted to be 1.2 μm / hr. After that, the surface of the Ni plating film was subjected to surface treatment using a commercially available etching solution (trade name "ET-140" manufactured by World Metal Co., Ltd.) for the purpose of removing oxides, followed by replacement with isopropyl alcohol and air blow drying. It was

【0045】得られた回路基板について、Niめっき膜
の結晶性と酸化度、回路及び放熱板のビッカース硬度を
以下に従って測定した。それらの結果を表1に示す。
With respect to the obtained circuit board, the crystallinity and oxidation degree of the Ni plating film, and the Vickers hardness of the circuit and the heat sink were measured as follows. The results are shown in Table 1.

【0046】(1)Niめっき膜の結晶性 X線結晶回折(CuKα2θ)装置(理学電機社製「ガ
イガーフレックスRAD−IIX」)で測定されたNi
(111)面のピークの半価幅を求めた。 (2)Niめっき膜の酸化度 X線光電子分光(ESCA)測定装置(島津製作所社製
「ESCA−1000」)で測定したNi−metalに対
するNi−O(Ni−O/Ni−metal)のピーク面積
比を求めた。 (3)ビッカース硬度 回路基板の断面を切り出して、回路、放熱板のそれぞれ
表面から100μm深さにおけるビッカース硬度を測定
した。測定は、加重9.8N、保持時間15秒の条件と
した。
(1) Ni measured by a crystalline X-ray crystal diffraction (CuKα2θ) device ("Geiger Flex RAD-IIX" manufactured by Rigaku Denki Co., Ltd.) of Ni plating film
The full width at half maximum of the peak of the (111) plane was determined. (2) Degree of oxidation of Ni plating film Peak of Ni-O (Ni-O / Ni-metal) with respect to Ni-metal measured by X-ray photoelectron spectroscopy (ESCA) measuring device ("ESCA-1000" manufactured by Shimadzu Corporation) The area ratio was calculated. (3) Vickers hardness The cross section of the circuit board was cut out, and the Vickers hardness was measured at a depth of 100 μm from the surface of each of the circuit and the heat sink. The measurement was performed under the conditions of a weight of 9.8 N and a holding time of 15 seconds.

【0047】一方、上記と同一条件で製造された回路基
板について、その回路面にフラックスの塗布された半田
片(Pb/Sn=90/10 寸法10×10×0.1
mm)を挟んでSiチップ(10×10×0.4mm)
を載置した。これを、水素雰囲気中、温度150℃まで
を17℃/minの速度で、その後は2.4℃/min
の速度で昇温して温度350℃まで高めた後、速やか
に、室温下、自然冷却する条件で加熱して半田付けを行
った。半田が溶融してから350℃に達するまでの間
は、半田ボイドが抜けるように回路基板を振動させた。
その後、半田付けしたSiチップ直下の半田ボイド率及
び半田ボイド径を軟X線探傷装置(ソフテックス社製
「PRO−TEST100」)、画像解析装置を用いて
測定した。それらの結果を表1に示す。
On the other hand, with respect to the circuit board manufactured under the same conditions as above, solder pieces (Pb / Sn = 90/10, size 10 × 10 × 0.1) having flux applied to the circuit surface thereof.
mm) and Si chip (10 × 10 × 0.4 mm)
Was placed. In a hydrogen atmosphere, this was heated up to a temperature of 150 ° C at a rate of 17 ° C / min, and then 2.4 ° C / min.
After raising the temperature at a rate of 3 to raise the temperature to 350 ° C., it was rapidly heated at room temperature under the condition of natural cooling for soldering. During the period from the melting of the solder to the temperature of 350 ° C., the circuit board was vibrated so that the solder voids would come off.
Then, the solder void ratio and the solder void diameter immediately below the soldered Si chip were measured using a soft X-ray flaw detector (“PRO-TEST100” manufactured by Softex) and an image analyzer. The results are shown in Table 1.

【0048】ついで、上記のようにして回路にSiチッ
プが半田付けされ、実施例1〜4、比較例1〜3の工程
を経て製造された回路基板について、その放熱板に表1
に示される金属ベース板(40×40×4mm)を半田
付けした。半田付けは、フラックスの塗布された半田片
(Pb/Sn=50/50、寸法20×20×0.3m
m)を金属ベース板にのせ、その上に回路基板の放熱板
面を載置した後、水素雰囲気中、温度220℃に達する
まで加熱することによって行った。この際、半田ボイド
が抜けるように、回路基板を振動させた。その後、軟X
線探傷装置を用いて半田ボイド率及び半田ボイド径を測
定した。それらの結果を表1に示す。
Next, regarding the circuit boards manufactured by the steps of Examples 1 to 4 and Comparative Examples 1 to 3 in which the Si chips were soldered to the circuit as described above, the heat dissipation plate of Table 1 was used.
The metal base plate (40 × 40 × 4 mm) shown in 1 was soldered. For soldering, solder pieces with flux applied (Pb / Sn = 50/50, size 20 × 20 × 0.3 m)
m) was placed on a metal base plate, the heat dissipation plate surface of the circuit board was placed on the metal base plate, and then heated in a hydrogen atmosphere until the temperature reached 220 ° C. At this time, the circuit board was vibrated so that the solder voids were removed. Then soft X
The solder void ratio and the solder void diameter were measured using a wire flaw detector. The results are shown in Table 1.

【0049】一方、実施例5〜8、比較例4〜6の工程
を経て製造され、上記にようにして回路にSiチップが
半田付けされた回路基板については、フラックスを用い
ないで半田付けしたこと以外は、上記と同様にして放熱
板に金属ベース板を半田付けした。
On the other hand, the circuit boards manufactured through the steps of Examples 5 to 8 and Comparative Examples 4 to 6 and having the Si chip soldered to the circuit as described above were soldered without using flux. Other than the above, the metal base plate was soldered to the heat dissipation plate in the same manner as above.

【0050】これらの回路基板を用い、金属ベース板に
Alヒートシンクを取り付けて簡易モジュールを組み立
て、Siチップへの電力供給量145W、Alヒートシ
ンク温度65℃として、SiチップとAlヒートシンク
との間の熱抵抗を測定し、初期値とした。
Using these circuit boards, an Al heat sink was attached to a metal base plate to assemble a simple module, and the power supply amount to the Si chip was 145 W and the Al heat sink temperature was 65 ° C., and the heat between the Si chip and the Al heat sink was set. The resistance was measured and used as the initial value.

【0051】その後、続いて回路基板のヒートサイクル
試験を行った。ヒートサイクル試験は、−40℃×30
分→室温×10分→125℃×30分→室温×10分を
1サイクルとして1000サイクル及び2000サイク
ル実施してから、上記と同様にしてSiチップとAlヒ
ートシンクとの間の熱抵抗を測定し、初期値に対する熱
抵抗の上昇率を算出した。それらの結果を表1に示す。
After that, a heat cycle test of the circuit board was subsequently performed. Heat cycle test is -40 ° C x 30
Minutes → room temperature × 10 minutes → 125 ° C. × 30 minutes → room temperature × 10 minutes as 1000 cycles and 2000 cycles, and then the thermal resistance between the Si chip and the Al heat sink was measured in the same manner as above. The increase rate of thermal resistance with respect to the initial value was calculated. The results are shown in Table 1.

【0052】さらに、ヒートサイクル試験2000回後
に、回路基板をホットプレート上で400℃に加熱して
半田接合層、回路及び放熱板を除去し、セラミックス基
板へのクラック発生の有無を調べた。それらの結果を表
1に示す。
Further, after 2000 times of the heat cycle test, the circuit board was heated to 400 ° C. on a hot plate to remove the solder joint layer, the circuit and the heat dissipation plate, and it was examined whether or not cracks were generated on the ceramic substrate. The results are shown in Table 1.

【0053】[0053]

【表1】 [Table 1]

【0054】表1から明らかなように、本発明の回路基
板(実施例)は、いずれもヒートサイクル試験2000
回後においても、熱抵抗の上昇率が小さく、信頼性の高
いものであった。これに対し、比較例ではビッカース硬
度、半田ボイド率、半田ボイド径のいずれかが、本発明
の範囲外にあったので、ヒートサイクル試験後の熱抵抗
の上昇率が大きくなった。
As is clear from Table 1, all the circuit boards (Examples) of the present invention were subjected to the heat cycle test 2000.
Even after the rotation, the rate of increase in thermal resistance was small and the reliability was high. On the other hand, in the comparative example, any one of the Vickers hardness, the solder void rate, and the solder void diameter was outside the range of the present invention, so that the increase rate of the thermal resistance after the heat cycle test was large.

【0055】[0055]

【発明の効果】本発明によれば、信頼性の高い金属ベー
ス板付き回路基板及びモジュールが提供される。
According to the present invention, a circuit board with a metal base plate and a module with high reliability are provided.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 信行 福岡県大牟田市新開町1 電気化学工業株 式会社大牟田工場内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Nobuyuki Yoshino             1 Shinkaimachi, Omuta City, Fukuoka Prefecture             Ceremony company Omuta factory

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 セラミックス基板の一方の面に硬度25
0MPa以下のAl製の回路、その反対面に硬度300
〜460MPaのAl又はAl合金製の放熱板を有し、
更にその放熱板にはCu、Cu合金、Al又はAl合金
製の金属ベース板が、半田ボイド率10%以下かつ最大
半田ボイド径(直径)1mm以下の半田接合層を介して
接合されてなり、回路、放熱板及び/又は金属ベース板
にNiめっき膜が施されてなることを特徴とする金属ベ
ース板付き回路基板。
1. A hardness of 25 on one surface of a ceramic substrate.
Al circuit below 0 MPa, hardness 300 on the opposite side
Having a heat sink made of Al or Al alloy of ~ 460 MPa,
Further, a metal base plate made of Cu, Cu alloy, Al or Al alloy is bonded to the heat dissipation plate via a solder bonding layer having a solder void ratio of 10% or less and a maximum solder void diameter (diameter) of 1 mm or less, A circuit board with a metal base plate, characterized in that a Ni plating film is applied to a circuit, a heat sink and / or a metal base plate.
【請求項2】 半導体素子が搭載される回路部分直下に
位置する上記半田接合層部分の半田ボイド率が5%以下
で、最大半田ボイド径(直径)が0.5mm以下である
ことを特徴とする請求項1記載の金属ベース板付き回路
基板。
2. The solder void ratio of the solder bonding layer portion located immediately below the circuit portion on which the semiconductor element is mounted is 5% or less, and the maximum solder void diameter (diameter) is 0.5 mm or less. The circuit board with a metal base plate according to claim 1.
【請求項3】 Niめっき膜は、厚みが8μm以下であ
り、本発明で定義された結晶性と酸化度を有するもので
あることを特徴とする請求項1又は2記載の金属ベース
板付き回路基板。 (定義) Niめっき膜の結晶性:X線結晶回折(CuKα2θ)
におけるNi(111)面の半価幅が0.8以下。 Niめっき膜の酸化度:X線光電子分光法(ESCA)
におけるNi−metalに対するNi−Oのピーク面積比
が0.6以下。
3. The circuit with metal base plate according to claim 1, wherein the Ni plating film has a thickness of 8 μm or less and has the crystallinity and the degree of oxidation defined in the present invention. substrate. (Definition) Crystallinity of Ni plating film: X-ray crystal diffraction (CuKα2θ)
The full width at half maximum of the Ni (111) plane is 0.8 or less. Oxidation degree of Ni plating film: X-ray photoelectron spectroscopy (ESCA)
The peak area ratio of Ni-O to Ni-metal is 0.6 or less.
【請求項4】 請求項1、請求項2又は請求項3のいず
れかに記載の金属ベース板付き回路基板を用いたモジュ
ール。
4. A module using the circuit board with a metal base plate according to claim 1, claim 2, or claim 3.
JP2002085793A 2002-03-26 2002-03-26 Circuit board with metal base plate and module Pending JP2003282770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002085793A JP2003282770A (en) 2002-03-26 2002-03-26 Circuit board with metal base plate and module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002085793A JP2003282770A (en) 2002-03-26 2002-03-26 Circuit board with metal base plate and module

Publications (1)

Publication Number Publication Date
JP2003282770A true JP2003282770A (en) 2003-10-03

Family

ID=29232621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002085793A Pending JP2003282770A (en) 2002-03-26 2002-03-26 Circuit board with metal base plate and module

Country Status (1)

Country Link
JP (1) JP2003282770A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250638A (en) * 2006-03-14 2007-09-27 Mitsubishi Materials Corp Cooler
JP2009238790A (en) * 2008-03-25 2009-10-15 Mitsubishi Materials Corp Manufacturing method of substrate for power module
JP2013069877A (en) * 2011-09-22 2013-04-18 Mitsubishi Materials Corp Power module substrate, manufacturing method of power module substrate, power module substrate with heat sink, and power module
EP2736308A1 (en) * 2012-11-22 2014-05-28 Siemens Aktiengesellschaft Heat sink assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250638A (en) * 2006-03-14 2007-09-27 Mitsubishi Materials Corp Cooler
JP2009238790A (en) * 2008-03-25 2009-10-15 Mitsubishi Materials Corp Manufacturing method of substrate for power module
JP2013069877A (en) * 2011-09-22 2013-04-18 Mitsubishi Materials Corp Power module substrate, manufacturing method of power module substrate, power module substrate with heat sink, and power module
EP2736308A1 (en) * 2012-11-22 2014-05-28 Siemens Aktiengesellschaft Heat sink assembly

Similar Documents

Publication Publication Date Title
JP3211856B2 (en) Circuit board
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
EP3057125B1 (en) Substrate for heat sink-equipped power module, and production method for same
JP5186719B2 (en) Ceramic wiring board, manufacturing method thereof, and semiconductor module
JP6201827B2 (en) Manufacturing method of power module substrate with heat sink
JP3922538B2 (en) Manufacturing method of ceramic circuit board
JP2011124585A (en) Ceramic wiring board and manufacturing method and semiconductor module of the same
WO2003046981A1 (en) Module structure and module comprising it
JP4104429B2 (en) Module structure and module using it
JP5786569B2 (en) Power module substrate manufacturing method
JPH11121889A (en) Circuit board
JP2003282770A (en) Circuit board with metal base plate and module
JP2008147309A (en) Ceramic substrate and semiconductor module using the same
JPH10247763A (en) Circuit board and manufacture thereof
JP2004055576A (en) Circuit board and power module using it
JP4685245B2 (en) Circuit board and manufacturing method thereof
JP4057436B2 (en) Copper base alloy and heat sink material using the copper base alloy
JP3419620B2 (en) Method for manufacturing ceramic circuit board having metal circuit
TWI598929B (en) A method of manufacturing a power module substrate
JP4326706B2 (en) Circuit board evaluation method, circuit board and manufacturing method thereof
JP4049487B2 (en) Circuit board manufacturing method
JP4554105B2 (en) Circuit board and module
JP5388697B2 (en) Multi-circuit board, circuit board, and module using the same
JP3537320B2 (en) Circuit board
JP3190282B2 (en) Circuit board manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040930

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131