JP2003282445A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JP2003282445A
JP2003282445A JP2002084401A JP2002084401A JP2003282445A JP 2003282445 A JP2003282445 A JP 2003282445A JP 2002084401 A JP2002084401 A JP 2002084401A JP 2002084401 A JP2002084401 A JP 2002084401A JP 2003282445 A JP2003282445 A JP 2003282445A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
type
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002084401A
Other languages
English (en)
Inventor
Toshiaki Baba
俊明 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002084401A priority Critical patent/JP2003282445A/ja
Publication of JP2003282445A publication Critical patent/JP2003282445A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 この発明は、搬送冶具を用いた異種導電型の
薄膜を堆積する場合にも、ドーパントの混入を防止する
薄膜半導体の製造方法を提供することを目的とする。 【解決手段】この発明は、基板6を保持する搬送冶具7
上に基板6が配置された状態で、仕込室1、反応室2、
3、4及び取り出し室5の各成膜室に搬送され、反応室
2、3、4でp型層、i型層、n型層をRFプラズマC
VD(13.56MHz)により形成する。そして、搬
送冶具7から膜堆積後の基板6を取り出し、次の基板6
を配置するまでの間に搬送冶具6の表面に付着した膜に
酸素プラズマ処理を酸施し、付着膜を酸化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体薄膜の製
造方法に関し、太陽電池などに用いられる異種導電型の
半導体薄膜を連続して形成する製造方法に関する。
【0002】
【従来の技術】プラズマCVD法などを用いて、p型、
i型、n型の各半導体薄膜を同じ成膜室内でこの順序で
基板上に積層し、pin接合を形成する場合、導電型制
御のために導入したドーパントが成膜室内壁へ付着し、
別の層を形成する際に混入してしまうことがよく知られ
ている。これを防ぐため、p型、i型、n型の各半導体
薄膜をそれぞれ別の成膜室で形成する方法が知られてい
る。また、ドープ層形成後、真性(i型)非晶質シリコ
ンを成膜室内壁に堆積することにより、成膜室をクリー
ニングする方法が特許第3070309号に提案されて
いる。
【0003】図1に、上記したp型、i型、n型の非晶
質シリコン(a−Si)薄膜を別の成膜室で製造する半
導体薄膜の製造装置の一例を示す。この製造装置は、仕
込室1、反応室2、3、4及び取り出し室5の各成膜室
(真空チャンバー)を備え、各真空チャンバーには、そ
れぞれ真空ポンプ11、12、13、14、15及び基
板を加熱する基板加熱ヒータ21、22、23、24が
設けられている。そして、反応室2、3、4には、原料
ガスを導入するガス導入系32、33、34とRFパワ
ー等のガス分解系42、43、44が設けられている。
さらに、図示はしないが、基板を保持する搬送冶具7を
搬送する機構と、各成膜室間には搬送冶具の通過できる
スリットとそのスリットをふさぐことができるシャッタ
が具備されている。
【0004】この非晶質シリコン(a−Si)薄膜の製
造装置を用いて、半導体薄膜を製造する手順を次に説明
する。
【0005】まず、フッ素を含有した酸化錫(Sn
2:F)などからなる透明導電膜を表面に形成したガ
ラス基板6(61)を搬送冶具7にセットする。そし
て、基板6をセットした搬送冶具(トレイ)7を大気圧
にした仕込室1に挿入し、真空ポンプ11で真空引きす
る。そして、基板加熱ヒータ21で基板を加熱しながら
高真空に達すると、真空状態のまま基板6のセットされ
た搬送冶具7が反応室2に搬送される。反応室2では原
料ガス導入系32より反応室2に導入されたシランガス
等の原料ガスを、ガス分解系42により分解し、基板6
上にa−Si薄膜を形成する。このように、反応室2、
反応室3及び反応室4にて順次p型、i型、n型の導電
型のa−Si薄膜を形成した後、取り出し室5を大気圧
にして基板6をセットした搬送冶具7が取り出される。
そして、n型半導体膜上に酸化インジウム錫(ITO)
と銀(Ag)からなる裏面電極をスパッタ法などにより
形成して、非晶質シリコン太陽電池装置が形成される。
【0006】成膜室に基板のみ搬入する場合には、上記
方法によって、薄膜へのドーパントの混入を避けること
も可能である。しかし、搬送冶具上に基板を配置した状
態で成膜室内に導入し、搬送冶具ごと膜堆積を行う場合
には、最終工程で搬送冶具にドーパントを多量に含んだ
薄膜が付着してしまうため、次回に配置した基板に薄膜
を堆積する際、成膜初期に搬送冶具よりドーパントが混
入してしまうという問題がある。
【0007】
【発明が解決しようとする課題】特に、非晶質シリコ
ン、ゲルマニウム等の半導体薄膜を堆積する場合には、
薄膜堆積前に、ハイドロカーボンなどの除去を目的とし
て、水素(H2)又はアルゴン(Ar)など希ガスを含
むプラズマに曝して堆積前の表面をクリーニングするこ
とがある。しかし、この処理の際に、搬送冶具に堆積し
たドーパントを大量に含んだ薄膜のエッチングが生じ、
ドーパントが混入しやすい状況ができてしまう。
【0008】上記したpin接合の例では、n型層を堆
積した後の搬送冶具上には、n型ドーパントを大量に含
んだ薄膜(付着膜)が堆積してしまう。次に、この搬送
冶具上に配置した基板上にp型層を堆積する前に水素プ
ラズマ処理を施すと、搬送冶具上に堆積したn型の付着
膜がエッチングされ、p型層堆積初期にn型のドーパン
トが混入するという問題があった。
【0009】この発明は、上記の事情に鑑みなされたも
のにして、搬送冶具を用いた異種導電型の薄膜を堆積す
る場合にも、ドーパントの混入を防止する薄膜半導体の
製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】この発明は、基板を保持
する搬送冶具上に基板が配置された状態で異なる導電型
の薄膜を堆積する半導体薄膜の製造方法であって、搬送
冶具から膜堆積後の基板を取り出し、次の基板を配置す
るまでの間に搬送冶具表面に付着した膜に酸化処理又は
窒化処理を施すことを特徴とする。
【0011】堆積する材料がシリコンまたはゲルマニウ
ムを含む半導体であり、これら半導体にp型ドーパント
またはn型ドーパントが導入される。
【0012】上記したように、搬送冶具表面に付着した
膜に酸化処理又は窒化処理を施すことで、付着膜が酸化
膜又は窒化膜となり、ドーパントの膜中の拡散係数が小
さい、また水素プラズマ等で酸化膜が簡単にエッチング
されなくなる。この結果、搬送冶具を用いた異種導電型
の薄膜を堆積する場合にも、ドーパントの混入を防止す
ることができる。
【0013】また、前記酸化処理は、酸素を含むガスを
供給して生成したプラズマに曝すことにより行うことで
き、前記窒化処理は、窒素を含むガスを供給して生成し
たプラズマに曝すことにより行うことができる。
【0014】また、この発明は、酸化処理又は窒化処理
を行った後、成膜室へ搬送されるまでの搬送経路におけ
る雰囲気中の湿度を70%以下に保つように構成すると
良い。
【0015】上記の構成により、反応室内への導入する
までの雰囲気中の水分量を減少させると、成膜室内の水
分量の増加を減少させることができ、特に、付着膜が親
水性を持つ場合には、成膜室内への水分の取り込みが減
少され、特性の劣化が抑制できる。
【0016】
【発明の実施の形態】以下、この発明の実施の形態を図
に基づいて説明する。本実施形態は、pin型a−Si
太陽電池を形成する場合につき説明する。半導体薄膜の
成膜装置は、上記した図1に示すものと同様に、仕込室
1、反応室2、3、4及び取り出し室5の各成膜室(真
空チャンバー)を備える。反応室2、3、4でp型層、
i型層、n型層をRFプラズマCVD(13.56MH
z)により形成する。
【0017】フッ素を含有した酸化錫(SnO2:F)
などからなる透明導電膜62を表面に形成したガラス基
板61を搬送冶具7にセットする。そして、基板61を
セットした搬送冶具(トレイ)7を大気圧にした仕込室
1に挿入し、真空ポンプ11で真空排気する。その後、
p型層63、i型層64、n型層65の順に各層を別々
の反応室2、3、4に移動し、所定の温度でプラズマC
VD法により形成した。p層、n層は、シラン(SiH
4)と水素(H2)の混合ガス中に、それぞれジボラン
(B26)、フォスフィン(PH3)などの導電型制御
用のガスを混入して形成した。
【0018】尚、本発明が適用できる半導体薄膜材料
は、非晶質シリコンに限らない。ゲルマニウム、シリコ
ンゲルマニウム、シリサイドなどのシリコン、ゲルマニ
ウムを含む化合物半導体に対しても広く適用できる。ま
た、ドーパントは、上記以外に砒素(As)、ガリウム
(Ga)、アンチモン(Sb)などを用いることができ
る。更に、水素化非晶質シリコン(a−Si:H)は上
述した化学的気相成長法のほかに、シリコンターゲット
を用い水素を含む雰囲気中でスパッタリング法により形
成することもできる。
【0019】上記したように、p型層形成前には特に、
ハイドロカーボンなどの汚れを除き、酸化錫(Sn
2:F)からなる透明導電膜62との接触抵抗を低減
させるために、p型層の堆積前に基板61表面を水素プ
ラズマに曝して、表面をクリーニングする。この時、前
回の薄膜形成時の際に搬送冶具上に堆積したn型の付着
膜がエッチングされ、p型層の堆積初期にn型のドーパ
ントが混入する危険性がある。そこで、この発明におい
ては、n型層形成後、取り出し室から搬送冶具ごと基板
を取り出し、基板を取り外した後、次の基板を配置する
前に、搬送冶具表面に堆積したn型のドーパントを多量
に含む水素化非晶質シリコンからなる付着膜を酸化す
る。この酸化処理は、例えば、搬送冶具表面を酸素を含
むプラズマに曝すことにより行う。酸素を含むプラズマ
は大気圧下でも減圧下でも良い。
【0020】例えば、水素(H2)10slm(sta
ndard liter/min)と酸素(O2)を1
00sccm(standard cc/min)とを
反応室内に導入し、圧力は大気圧、電源は、13.56
MHz、出力100W、電極間隔5mm、温度、室温で
酸素プラズマに曝すと、10分間で4nmの酸化膜がで
きた。搬送冶具に正電圧を印加すると酸化速度が速めら
れる。1kVの正電圧を印加すると速度が約1.5倍に
なる。
【0021】また、酸素プラズマ処理は、p型層形成前
に、p型層を形成する成膜室で行っても良い。この場合
には、成膜室の内壁も酸化され、内壁からのドーパント
混入を防げる。必要ならば、この後に基板表面の水素プ
ラズマ処理を行えばよい。
【0022】酸素を含むプラズマは、上記した酸素ガス
以外に、COx、NOxなど酸素を含む化合物ガスを導
入しても良い。窒素を含むガスを導入すると、酸窒化
、窒化膜を形成することができる。
【0023】搬送冶具表面に堆積した付着膜の酸化処理
は、酸素を含むプラズマ処理以外に、酸素を含むガス雰
囲気中でランプヒータなどで瞬間加熱により行うことも
できる。例えば、酸素ガス雰囲気中で、温度を800
℃、時間2秒間で約1nmの均一な酸化膜ができた。
【0024】また、オゾン(O3)ガスを含む雰囲気に
曝すことでも酸化処理ができる。このとき波長300n
m以下の紫外線を照射するとより効果的に酸化膜が形成
できる。例えば、オゾン(O3)ガスを5slm導入
し、室温で、185nmと254nmの紫外光を照射す
ると、10分で約1nmの均一な酸化膜が形成された。
【0025】上記のように、p型層を形成する前に、搬
送冶具に付着した付着膜の酸化処理を行った後、p型層
63、i型層64、n型層65と各層の非晶質シリコン
半導体膜を順次堆積させて形成した後、基板を取り出
し、n型層65上にスパッタ装置などを用いて、ITO
膜66、Ag膜67を各々100nmずつ堆積して、裏
面電極を形成し、図2に示す太陽電池素子を作成した。
【0026】図3に、搬送冶具の酸化処理の有無による
太陽電池素子の開放電圧(照射光スペクトル:AM1.
5)の推移を示す。図3から分かるように、酸化処理を
行わないものは、作成回数が増加するにつれて、前回プ
ロセスの際に付着したドーパントの混入が増え、その結
果、開放電圧が低下する。これに対して、酸化処理を行
うことで、ドーパントが多量に存在する付着膜を酸化す
ると、ドーパントの酸化膜中の拡散係数が小さい、また
水素プラズマ等で酸化膜が簡単にエッチングされないこ
となどから、膜中へ他のドーパントの混入が抑制され
る。この結果、作成回数が増加しても開放電圧の低下が
抑制され、素子特性が安定する。
【0027】上記した実施形態において、搬送冶具を酸
素プラズマ処理する代わりに、窒素プラズマ処理しても
同様の効果が得られることが分かった。窒素プラズマ
は、N 2、NOxなど窒素を含む化合物を導入し、プラ
ズマ処理を行うことで得られる。また、上記ガス中でラ
ンプヒータなどを用いて、瞬間的に加熱しても同様の効
果が得られる。
【0028】また、酸素、窒素の混合ガスで処理しても
同様の効果が得られることが分かった。このことから搬
送冶具を大気プラズマで処理しても同様の効果が得られ
ることが分かった。
【0029】上記した実施形態の工程において、搬送冶
具の酸化処理後、再び基板をセットし、反応室に導入す
るまでの雰囲気、すなわち、湿度と特性の関係を調べ
た。図4は、酸化処理を行って、成膜室に導入するまで
の雰囲気を室温(25℃)、湿度10%、湿度30%、
湿度70%にそれぞれ維持し、その後、太陽電池素子を
作成したものと、酸化処理を行わずに、成膜室に導入す
るまでの雰囲気を室温(25℃)、湿度10%に維持
し、その後、太陽電池素子を作成したものとの特性相対
値を示すものである。図4より、雰囲気の湿度が多くな
るにつれて、特性が悪くなることが分かる。
【0030】これは、搬送冶具表面に酸化処理により、
シリコン酸化膜が形成され、この結果、搬送冶具の表面
が親水性となり、成膜室内に水分が取り込まれやすくな
ったためである。図5に酸化処理を行った後、室温(2
5℃)、湿度10%、湿度70%の雰囲気下においた
後、それぞれp型層の反応室に入れたときのp型層の反
応室の水分圧を測定した結果を示す。図5から明らかな
ように、湿度が高くなると、p層の反応室内に取り込ま
れる水分量が多くなる。また、図4より、特性低下を5
%以内にするためには、相対湿度は70%以下(室温)
が好ましい。
【0031】以上のことから、搬送冶具酸化から反応室
内への導入するまでの雰囲気中の水分量をクリーンルー
ム内の湿度を減らすことにより減少させると、成膜室内
の水分量の増加を減少させ、特性が改善できることが分
かった。また、処理室から成膜室まで、冶具を搬送する
空間を囲い、内部を露点の低い乾燥窒素パージを行うこ
とで同様の効果が得られる。
【0032】
【発明の効果】以上説明したように、この発明によれ
ば、搬送冶具に付着した薄膜に含まれるドーパントが異
なる導電型のドーパントにより形成される層の形成の際
に放出されることが抑制され、素子特性を改善させるこ
とができる。
【図面の簡単な説明】
【図1】この発明の半導体薄膜装置の製造に用いられる
薄膜製造装置の構成を示す模式図でる。
【図2】この発明により製造される太陽電池素子の構造
を示す模式的断面図である。
【図3】搬送冶具の酸化処理の有無による太陽電池素子
の開放電圧(照射光スペクトル:AM1.5)の推移を
示す特性図である。
【図4】酸化処理を行って、反応室に導入するまでの雰
囲気を異ならせ、その後、太陽電池素子を作成した際の
特性相対値を示す図である。
【図5】酸化処理を行った後、異なる雰囲気下においた
後、それぞれp層の反応室に入れたときのp層の反応室
の水分圧を測定した結果を示す図である。
【符号の説明】
1 仕込室 2、3、4 反応室 5 取り出し室 6 基板 7 搬送冶具

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板を保持する搬送冶具上に基板が配置
    された状態で異なる導電型の薄膜を堆積する半導体薄膜
    の製造方法であって、搬送冶具から膜堆積後の基板を取
    り出し、次の基板を配置するまでの間に搬送冶具表面に
    付着した膜に酸化処理又は窒化処理を施すことを特徴と
    する半導体薄膜の製造方法。
  2. 【請求項2】 堆積する材料がシリコンまたはゲルマニ
    ウムを含む半導体であり、これら半導体にp型ドーパン
    トまたはn型ドーパントが導入されることを特徴とする
    請求項1に記載の半導体薄膜の製造方法。
  3. 【請求項3】 前記酸化処理は、酸素を含むガスを供給
    して生成したプラズマに曝すことにより行うことを特徴
    とする請求項1又は2に記載の半導体薄膜の製造方法。
  4. 【請求項4】 前記窒化処理は、窒素を含むガスを供給
    して生成したプラズマに曝すことにより行うことを特徴
    とする請求項1又は2に記載の半導体薄膜の製造方法。
  5. 【請求項5】 酸化処理又は窒化処理を行った後、成膜
    室へ搬送されるまでの搬送経路における雰囲気中の湿度
    を70%以下に保つことを特徴とする請求項1ないし4
    のいずれかに記載の半導体薄膜の製造方法。
JP2002084401A 2002-03-25 2002-03-25 半導体薄膜の製造方法 Pending JP2003282445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002084401A JP2003282445A (ja) 2002-03-25 2002-03-25 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002084401A JP2003282445A (ja) 2002-03-25 2002-03-25 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JP2003282445A true JP2003282445A (ja) 2003-10-03

Family

ID=29231771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002084401A Pending JP2003282445A (ja) 2002-03-25 2002-03-25 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP2003282445A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10370775B2 (en) 2016-04-27 2019-08-06 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10370775B2 (en) 2016-04-27 2019-08-06 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus
US10711372B2 (en) 2016-04-27 2020-07-14 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus

Similar Documents

Publication Publication Date Title
US7105055B2 (en) In situ growth of oxide and silicon layers
US5780313A (en) Method of fabricating semiconductor device
US20110240114A1 (en) Method of forming a negatively charged passivation layer over a diffused p-type region
US20130247972A1 (en) Passivation film stack for silicon-based solar cells
JP2013524510A5 (ja)
US20100024872A1 (en) Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus
CN110061096B (zh) 制造太阳能电池的方法
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
TW201140866A (en) Method of cleaning and forming a negatively charged passivation layer over a doped region
JP2007088454A (ja) 制御可能な空間的変化を有する層を形成する方法及びシステム
WO2009131111A1 (ja) 太陽電池の製造方法,太陽電池の製造装置,及び太陽電池
US5543336A (en) Removing damage caused by plasma etching and high energy implantation using hydrogen
US4988642A (en) Semiconductor device, manufacturing method, and system
US20100304527A1 (en) Methods of thermal processing a solar cell
WO2010023947A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP2004221427A (ja) 鉄シリサイド膜の製造方法及び装置、光電変換素子の製造方法及び装置、並びに、光電変換装置の製造方法及び装置
US20220254953A1 (en) Preclean and encapsultaion of microled features
JP2003282445A (ja) 半導体薄膜の製造方法
JPH0524976A (ja) 半導体のドーピング方法及び装置
WO2009118790A1 (ja) 発光素子およびその製造方法
JP3069682B2 (ja) 反応室のクリーニング方法
JPH0524977A (ja) 半導体のドーピング方法及び装置
JPH0536613A (ja) 半導体表面処理方法及び装置
WO2009131115A1 (ja) 太陽電池の製造方法,太陽電池の製造装置,及び太陽電池
Martins et al. Towards the improvement of the stability of a-Si: H pin devices