JP2003281515A - 画像処理装置及びその方法 - Google Patents

Abstract

(57)【要約】 【課題】 SIMD型の要素プロセッサを用いて擬似乱数処
理を行う場合、良好な擬似乱数を高速に供給することは
困難であった。 【解決手段】 複数の要素プロセッサPE0〜PE127の夫々
に対し、周期的な擬似乱数を発生するための初期値とし
て、該発生する擬似乱数の一周期内における異なる値
（S，S+D，S+2D，・・・，S+127D）を設定する。PE0〜PE12
7の夫々は、各初期値に基づく擬似乱数発生処理を並列
に行なうことにより、互いに隣接するPEにおいては、互
いに異なる擬似乱数を発生することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、擬似乱数を発生す
る画像処理装置及びその方法に関する。

【０００２】

【従来の技術】現在、コピー機、ファクシミリ、プリン
タ、スキャナといった、それぞれ異なる機能を有する画
像処理装置の複合機として構成された、いわゆるMFP（M
ulti Function Printer）と呼ばれる画像処理装置が知
られている。このようなMFPにおいては、その画像処理
部にSIMD（Single Instruction stream Multiple Data
stream）型のプロッセッサを使用することにより、高
速、かつプログラマブルに画像を処理する技術が、例え
ば特開平8-315126号公報に記載されている。

【０００３】このようなMFPにおいては、擬似乱数を用
いた画像処理が行われる。例えば擬似中間調処理の様に
中間調を擬似的に表現する場合、人間の目に目障りな周
波数成分を持ち、さらに規則性を有するテクスチャを軽
減するために、より不規則で高い周波数成分を持つ擬似
的な乱数を用いて、該目障りなテクスチャを乱す処理が
知られている。このような擬似乱数を用いた処理は、例
えば図5に示す乱数発生器等、簡単なハードウエアによ
って実現されていた。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
のMFPにおいて、SIMD型のプロセッサを用いたソフトウ
エアによって多数の画素を並列に処理する場合、上記擬
似乱数を発生させる方法としては、以下のような方法が
考えられる。

【０００５】a) 図5に示すような乱数発生器を外部ハー
ドウエアとして並列に用意するか、または他のCPUで擬
似乱数を生成し、画像信号と同様にラスタ状に入力す
る。

【０００６】b) SIMD型プロセッサを構成する各PE（プ
ロセッサエレメント）で独立に擬似乱数を発生させる。

【０００７】通常のSIMD型プロセッサにおいては、外部
からのデータ入力を行う際には、PE数分のシフトレジス
タによる転送を伴う。したがって、上記方法a)では、SI
MDプロセッサへの入力のために多くの転送時間を必要と
してしまう。

【０００８】また上記方法b)では、SIMD型プロッセッサ
における全てのPEは同一のプログラムによって動作する
ため、PE毎に異なる乱数を発生することはできない。し
たがってこの方法では、隣接するプロセッサが隣接する
画像信号に処理を行う場合に同一の乱数が発生してしま
うため、通常の乱数処理は行えない。

【０００９】本発明は上記問題を解決するためになされ
たものであり、SIMD型プロセッサによる高速な擬似乱数
処理を可能とする画像処理装置及びその方法を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成する一手
段として、本発明は以下の構成を備える。

【００１１】すなわち、複数の要素プロセッサの夫々に
画像データを供給し、同種の演算を同時並行に実行させ
る画像処理方法であって、前記複数の要素プロセッサの
夫々に、擬似乱数発生用の初期値として異なる値を設定
し、前記複数の要素プロセッサが、夫々の初期値に基づ
く擬似乱数発生処理を並列に行うことを特徴とする。

【００１２】より詳細には、前記擬似乱数発生処理は擬
似乱数を周期的に発生する処理であり、前記複数の要素
プロセッサの夫々に、前記擬似乱数の一周期内における
異なる値を前記初期値として設定することを特徴とす
る。

【００１３】より詳細には、互いに隣接する要素プロセ
ッサは、互いに異なる値で擬似乱数を発生することを特
徴とする。

【００１４】より詳細には、前記複数の要素プロセッサ
は夫々、供給された画像データの隣り合う画素について
異なる位相となるように、前記擬似乱数を発生すること
を特徴とする。

【００１５】

【発明の実施の形態】以下、本発明に係る一実施形態に
ついて、図面を参照して詳細に説明する。

【００１６】＜第１実施形態＞ ●画像処理装置の基本機能構成 まず、本実施形態にかかる画像処理装置の基本機能構成
を図1のブロック図に示し、説明する。同図によれば本
画像処理装置は、主制御を行う画像データ制御ユニット
100と、画像データを入力する画像データ入力ユニット1
01と、画像を蓄積する画像メモリを制御して画像データ
の書き込み／読み出しをおこなう画像メモリ制御ユニッ
ト102と、画像データに対して加工編集等の画像処理を
施す画像処理ユニット103と、画像データを転写紙等に
書き込む画像書込ユニット104、の5つのユニットからな
る。

【００１７】上記各ユニットは、画像データ制御ユニッ
ト100を中心に構成されている。すなわち、画像データ
入力ユニット101、画像メモリ制御ユニット102、画像処
理ユニット103、画像書込ユニット104は、いずれも画像
データ制御ユニット100に接続されている。以下、この
各ユニットについて、それぞれ説明する。

【００１８】まず、画像データ制御ユニット100による
処理を以下に示す。

【００１９】制御データバスインターフェース処理、全
体システム制御、ローカルバス制御処理（システム・コ
ントローラーを起動させるためのＲＯＭ、ＲＡＭ、アク
セス制御処理）、画像データ入力ユニット101とのイン
ターフェース処理、画像メモリ制御ユニット102とのイ
ンターフェース処理、画像処理ユニット103とのインタ
ーフェース処理、画像書込みユニット104とのインター
フェース処理、ネットワーク制御処理、等である。

【００２０】画像データ入力ユニット101においては、
システム・コントローラとのインタフェース制御処理、
光学系による原稿反射光の読み取り処理、CCD（Charge
Coupled Device：電荷結合素子）等を用いた電気信号へ
の変換処理、A/D変換器でのディジタル化処理、シェー
ディング補正処理（光源の照度分布ムラを補正する処
理）、読み取り系の濃度特性を補正する処理、ネットワ
ークを介して入力されるPDL画像データのラスタライズ
処理、等が行われる。

【００２１】画像メモリ制御ユニット102においては、
システム・コントローラとのインタフェース制御処理、
メモリ部への書き込み・読み出し処理、メモリ・モジュ
ールへのアクセス制御処理（複数のユニットからのメモ
リ・アクセス要求の調停処理）、等が行われる。

【００２２】画像処理ユニット103においては、色変換
処理、色補正処理、ＭＴＦ補正処理、平滑化処理、主走
査方向の任意変倍処理、濃度変換（γ変換処理：濃度調
整キーに対応）、単純二値化処理、各種擬似中間調処
理、ドット配置位相制御処理（ジャギー補正）、像域分
離処理（色判定、属性判定、適応処理）、密度変換処
理、等が行われる。

【００２３】画像書込ユニット104においては、画像信
号のパルス制御処理、パラレルデータとシリアルデータ
のフォーマット変換処理、等が行われる。

【００２４】●ディジタル複合機のハードウェア構成 上述した本実施形態に係る画像処理装置はディジタル複
合機を構成する。以下、本ディジタル複合機のハードウ
ェア構成の一例を図2のブロック図に示し、説明する。
同図によれば本ディジタル複合機は、読取ユニット20
1、PDL処理ユニット202、画像データ制御部203、画像処
理プロセッサ204、作像ユニット205、メモリ制御部20
6、メモリモジュール207、ネットワーク制御部214、ワ
ーキングメモリ216、を備える。さらに制御用データバ
ス208を介して、システムコントローラ209、ROM210、RA
M211、操作パネル212を備える。また、ネットワーク213
を介して、パーソナルコンピュータ215に接続されてい
る。

【００２５】上記図2に示す構成のうち、画像処理プロ
セッサ204は、画像に基づいて作成されたディジタル信
号である画像データを顕像として出力できるように処理
し、複数の画像形成動作を実現できるプログラマブルな
画像処理手段である。また、画像データ制御部203は、
画像データを伝送するデータバスと画像処理プロセッサ
204による画像処理に用いられる処理ユニット間の画像
データ伝送を一括して管理する画像データ伝送管理手段
であり、読取ユニット201、PDL処理ユニット202、画像
処理プロセッサ204、メモリ制御部206、作像ユニット20
5、ネットワーク制御部214間のデータ伝送管理を行な
う。なお、本実施形態は画像処理プロセッサ204におけ
る処理を特徴とするものであり、画像処理プロセッサ20
4の詳細な構成については、図3以降の図面を用いて詳細
に説明するものとする。

【００２６】また、本ディジタル複合機は、画像データ
記憶管理手段として、画像メモリ制御部206に接続され
るメモリ・モジュール207を備える。

【００２７】ここで、図2に示す各構成と、図1に示した
各ユニット100〜104との関係について説明する。すなわ
ち、読取ユニット201およびPDL処理ユニット202によ
り、図1に示した画像データ入力ユニット101の機能を実
現する。また同様に、画像データ制御部203、システム
コントローラ209、ROM210、RAM211、操作パネル212、ネ
ットワーク制御部214により、画像データ制御ユニット1
00の機能を実現する。また同様に、画像処理プロセッサ
204、ワーキングメモリ216により画像処理ユニット103
の機能を実現する。

【００２８】また同様に、作像ユニット205により画像
書込ユニット104を実現し、メモリ制御部206およびメモ
リ・モジュール207により画像メモリ制御ユニット102を
実現する。

【００２９】尚、図2に示すシステムコントローラ209
は、制御用データバス208を介して接続されたROM210に
記憶された制御プログラムに基づいて動作し、RAM211を
ワーク用メモリとして使用する。また、読取ユニット20
1、PDL処理ユニット202、画像データ制御部203、画像処
理プロセッサ部204、作像ユニット205、メモリ制御部20
6、ネットワーク制御部214、操作パネル212は、制御用
データバス208を介して、システムコントローラ209によ
りそれぞれの動作が制御される。

【００３０】以下、図2に示す各構成の動作について詳
細に説明する。原稿を光学的に読み取る読取ユニット20
1は、ランプとミラーとレンズ、および受光素子から構
成され、原稿に対するランプ照射の反射光をミラーおよ
びレンズにより受光素子に集光する。CCD等の受光素子
において電気信号に変換された画像データはディジタル
信号に変換された後、読取ユニット201より出力（送
信）される。

【００３１】PDL処理ユニット202は、ネットワーク213
に接続されたパーソナルコンピュータ215より入力され
たPDL画像データを、ビットマップ画像へラスタライズ
するユニットである。ネットワーク213を介して入力さ
れたPDL画像データがネットワーク制御部214を介してPD
L処理ユニット202に入力されると、PDL処理ユニット202
は、入力されたPDL画像データに基づいたラスタライズ
を行ない、ビットマップ画像データを出力（送信）す
る。以上のように、読取ユニット201、PDL処理ユニット
202より出力（送信）された画像データは、画像データ
制御部203に入力（受信）される。

【００３２】読取ユニット201、PDL処理ユニット202よ
り画像データ制御部203が受信した画像データは、画像
データ処理プロセッサ部204、または、メモリ制御部206
に出力される。

【００３３】まず、画像処理プロセッサ部204に出力さ
れる場合の動作について説明する。

【００３４】画像処理プロセッサ部204に入力された画
像データは、ワーキングメモリ216を用いながら画像処
理プロセッサ部204にて処理された後、再度画像データ
制御部203に出力され、メモリ制御部206を介してメモリ
モジュール207に記憶される。

【００３５】画像処理プロセッサ部204による1画面分の
画像データの処理が終了し、該1画面分の処理済みデー
タがメモリモジュール207に記憶された後、メモリ制御
部206は、メモリモジュール207に対する画像データの読
み出しを行ない、該読み出した画像データを画像データ
制御部203を介して作像ユニット205に出力し、プリント
出力を得る。あるいは、メモリモジュール207より読み
出された画像データを画像データ制御部203を介してネ
ットワーク制御部214に出力し、さらにネットワーク213
を介してパーソナルコンピュータ215に出力するように
動作する。

【００３６】次に、読取ユニット201、PDL処理ユニット
202より画像データ制御部203が受信した画像データを、
メモリ制御部206に出力する場合の動作について説明す
る。

【００３７】画像データ制御部203よりメモリ制御部206
に入力された画像データは、メモリモジュール207に記
憶される。次にメモリ制御部206はメモリモジュール207
より、記憶された画像データを読み出し、画像データ制
御部203を介して画像処理プロセッサ部204に出力する。
画像処理プロセッサ部204では、入力された画像データ
を処理し、処理後の画像データを、再度画像データ制御
部203、メモリ制御部206を介して、メモリモジュール20
7に記憶する。そして、画像処理プロセッサ部204による
1画面分の画像データの処理が終了し、1画面分の処理済
みデータがメモリモジュール207に記憶された後、メモ
リ制御部206は、メモリモジュール207に対する画像デー
タの読み出しを行ない、読み出された画像データを画像
データ制御部203を介して作像ユニット205に出力し、プ
リント出力を得る。あるいは、メモリモジュール207よ
り読み出された画像データを、画像データ制御部203を
介してネットワーク制御部214に出力し、さらにネット
ワーク213を介してパーソナルコンピュータ215に出力す
るように動作する。

【００３８】なお上記においては、読取ユニット201、P
DL処理ユニット202より出力された画像データに対する
処理を画像処理プロセッサ部204において行ない、1画面
分の処理済み画像データがメモリモジュール207に記憶
された後、該処理済画像データの読み出しを行ない、作
像ユニット205、あるいは、ネットワーク制御部214に出
力する例を示した。しかしながら本実施形態はこの例に
限らず、処理済み画像データのメモリモジュール207に
対する記憶が1画面分終了する前に、メモリモジュール2
07から処理済みの画像データの読み出しを開始するよう
に制御してもよい。

【００３９】また、メモリモジュール207に画像データ
を記憶させないように制御することも可能である。以
下、この場合の動作例について説明する。

【００４０】読取ユニット201、PDL処理ユニット202よ
り画像データ制御部203が受信した画像データは、画像
処理プロセッサ部204に出力される。画像処理プロセッ
サ部204では、入力された画像データに対して所定の処
理を行ない、画像データ制御部203に出力する。画像処
理プロセッサ部204より画像データ制御部203に入力され
た画像データはその後、作像ユニット205、ネットワー
ク制御部214に出力される。

【００４１】メモリ・モジュール207に処理済みの画像
データ1画面分を記憶する場合の操作例としては、1枚の
原稿について複数枚を複写する場合がある。この場合、
読取ユニット201を1回だけ動作させ、読取ユニット201
により読み取った画像データをメモリ・モジュール207
に記憶し、記憶された画像データを複数回読み出す。

【００４２】また、メモリ・モジュール207に画像デー
タを記憶させない操作例としては、1枚の原稿を1枚だけ
複写する場合がある。この場合、読み取り画像データに
対する処理済みデータを直接作像ユニット205に出力す
ればよいので、メモリ・モジュール207へのアクセスを
行う必要はない。

【００４３】尚、本ディジタル複合装置の全体の動作
は、操作パネル212より入力された、処理命令に基づい
てシステムコントローラ209により制御される。操作パ
ネル212からは、処理の種類（複写、送信、画像読込、
プリント等）および処理の枚数等を入力することができ
る。

【００４４】●画像処理プロセッサ構成 図3は、図2に示した画像処理プロセッサ204の詳細構成
を示すブロック図である。同図によれば画像処理プロセ
ッサ204は、FIFOメモリ301，307と、演算処理ユニット3
00から構成される。さらに演算処理ユニット300は、入
力レジスタ302、出力レジスタ304、SIMD型のデータ演算
処理部303からなるSIMDプロセッサ308と、制御プロセッ
サ部305、および外部メモリインタフェース306を有して
いる。

【００４５】ここでSIMDとは、複数のデータに対し、単
一の命令を並列に実行させることを示し、本実施形態に
おいては、データ演算処理部303が128個のPEにより構成
されている。

【００４６】FIFOメモリ301は、読取ユニット201、また
は、PDL処理ユニット202より入力される画像データ1ラ
イン分(7168画素)の容量を有するファーストイン・ファ
ーストアウトのメモリであり、書込みと読み出しが独立
に制御される。画像データ制御部203のデータバスAより
入力された画像データは、FIFOメモリ301に入力され、
データ演算処理部303が有するPEの数と等しいレジスタ
数で構成された入力レジスタ302に、128個分の画像デー
タとして56分割して入力される。

【００４７】入力レジスタ302に入力された画像データ
は、データ演算処理部303および外部メモリインタフェ
ース306に出力される。データ演算処理部303に入力され
た画像データは、そこで所定の処理が施された後、出力
レジスタ304、外部メモリインタフェース306に出力され
る。尚、外部メモリインタフェース306には、データ演
算処理部303で処理された中間データを出力することも
可能である。

【００４８】出力レジスタ304は、入力レジスタ302と同
様に、データ演算処理部303が有するPE数と等しいレジ
スタ数で構成されている。出力レジスタ304の出力画像
データは、画像データ1ライン分の容量を有するFIFOメ
モリ307に入力される。FIFOメモリ307は、書込みと読み
出しが独立に制御されるファーストイン・ファーストア
ウトのメモリである。FIFOメモリ307より出力される画
像データ信号は、データバスBを介して画像データ制御
部203に出力される。

【００４９】さらに、SIMDプロセッサ308及び外部メモ
リインターフェイス306は、図2に示す制御用データバス
208に接続された制御プロセッサ部305と接続されてい
る。制御プロセッサ部305は、データ演算処理部303のPE
に対する命令の供給、各PEのステータスの判断、各PEに
接続されたメモリ、レジスタへのデータの入出力等の制
御及び外部メモリインターフェイス部306を制御し、SIM
Dプロセッサ308の内部メモリやレジスタとワーキングメ
モリ216間のデータ制御を行なう。尚、制御プロセッサ3
05とSIMDプロセッサ308は、互いに異なる処理を独立に
実行することが可能である。

【００５０】●演算処理ユニット構成 図4は、上記図3に示したSIMD型プロセッサ308を含んだ
演算処理ユニット300の概略構成を示すブロック図であ
る。

【００５１】図4によれば制御プロセッサ部305は、制御
プロセッサ401および、制御プロセッサ及びSIMD型プロ
セッサの動作を制御するプログラムが格納されたプログ
ラムメモリ402、データメモリ403より構成される。

【００５２】404はSIMD型プロセッサ308を構成するひと
つのPEを示し、上述したように、本実施形態におけるSI
MDプロセッサ308は128個のPE（PE0〜PE127）により構成
されている。

【００５３】図4に示すように、それぞれのPEは、8ビッ
トの演算ユニット（ALU）405と、8ビットのレジスタ16
本から構成される汎用レジスタ406、ALU405の演算動作
を実施するか否かを制御するマスクレジスタ407、演算
途中のデータを格納するPEレジスタ408、出力レジスタ4
09、入力レジスタ408、2Kバイトの容量を有するメモリ4
11、から構成される。ALU405、PEレジスタ408は、隣接
するPE間における同一構成要素との接続がなされてお
り、データの入出力が可能な構成となっている。また、
出力レジスタ409、入力レジスタ410も隣接するPE間の同
一構成要素との接続が行なわれており、128段のシフト
レジスタとして動作する。尚、図4において、図3に示す
入力レジスタ302、出力レジスタ304に相当するブロック
には同一符号を付してある。

【００５４】また、各PEにおけるメモリ411は、外部メ
モリインタフェース306及びデータバスCを介して、ワー
キングメモリ216に接続される。

【００５５】尚、同一PEを構成するALU405、汎用レジス
タ406、マスクレジスタ407、PEレジスタ408、出力レジ
スタ409、入力レジスタ410、メモリ413は、任意のブロ
ック間におけるデータの入出力が可能な構成となってお
り、例えば、メモリ411からPEレジスタ408へのデータ入
出力、PEレジスタ408から外部メモリインタフェース306
へのデータ入出力、等を可能とする。

【００５６】各PEに対する命令は、制御プロセッサ401
により命令供給バス413を介して同一内容で供給され、
全てのPEが同一の命令に従った動作を行なうように制御
されるが、各PEに与える処理対象のデータを異ならせる
ことにより、各PEが異なる処理対象データに対する演算
処理を並列に行なうように制御される。例えば、画像デ
ータ1ライン中の128画素の内容を各画素ごとにPEレジス
タに配置し、同一の命令コードによって各PEレジスタに
対する演算処理を行わせれば、1画素ずつ逐次処理する
よりも短時間で、128画素分の処理結果が得られる。

【００５７】各PEのALU405における演算結果、および、
PEレジスタ408の内容は、隣接するPE間で入出力可能な
構成となっていることにより、隣接PEのPEレジスタ40
8、および、ALU405の演算結果を参照した演算処理を各P
Eで行なうことも可能である。さらに、各PEのメモリ411
および、入力レジスタ410、出力レジスタ409、PEレジス
タ408、マスクレジスタ407、汎用レジスタ406は、メモ
リ／レジスタアクセスバス414を介して制御プロセッサ4
01に接続され、メモリおよび各レジスタデータの入出力
が、制御プロセッサ401により制御される。

【００５８】また、制御プロセッサ401は、制御用デー
タバス208を介して、図2中のシステムコントローラ209
との制御データの入出力が可能な構成となっている。さ
らに、制御プロセッサ401の動作を制御するプログラム
メモリ402、および、データメモリ403は、制御用データ
バス208を介してシステムコントローラ209よりアクセス
可能な構成となっており、システムコントローラ209に
より、画像処理ユニット300で行なわれる処理内容に応
じて、制御プロセッサ401の動作を制御するプログラム
メモリ402の書き換えが可能である。

【００５９】●乱数発生の原理（従来装置） 以下、本実施形態における擬似乱数発生の原理につい
て、理解を容易とするために図5に示す従来のハードウ
ェア構成を例として説明する。

【００６０】乱数発生法としては例えば、文献「現代信
号理論」（池野、小山著、昭和61年発行、電子情報通信
学会）に示されているように、最大長周期系列（M系
列）を発生する線形フィードバックシフトレジスタ（LF
SR）を用いる方法が知られている。

【００６１】LFSR方式による従来の乱数発生装置は図5
に示すように、1ビットn段のDフリップフロップ(以下、
単にF/Fと記載)501、502、・・・、525と、特定のF/Fから
の出力信号を演算する排他的論和演算器526、527、528
から成る。図5に示す例においては1ビット25段のシフト
レジスタを構成しており、22段目のF/F522と、23段目の
F/F523と、24段目のF/F524と、25段目のF/F525からの出
力値を、夫々排他的論和演算器526、527、528を用いて
演算し、その結果を初段のF/F501入力する。したがっ
て、全てのF/Fにクロック534を与えてデータを一段ずつ
シフトすれば、クロックが入る度に1個の乱数が発生さ
れ、その結果、2²⁵-1個を一周期とするM系列の1ビット
の擬似乱数列が、F/F525の出力529として得られる。
尚、4ビットの擬似乱数が必要な場合は例えば、各F/Fの
出力530、531、532、533を出力すれば良い。このLFSR方
式における各F/Fの出力は、その状態が全て0である場合
を除く2^{2 5}-1通りの初期状態から、擬似乱数を発生させ
ることができる。

【００６２】ところで、A4サイズの画像を600DPIで処理
する場合、長手方向が7168画素、短手方向が4960画素で
あるとすれば、全画素数は約1.06×2²⁵であるため、図5
に示すLFSR方式によれば、A4サイズ600DPIの画像信号の
総数に略等しい個数の乱数を生成することができる。

【００６３】●本実施形態の擬似乱数生成処理 以下、本実施形態における擬似乱数生成処理について説
明する。本実施形態においては、上述したように従来は
図5に示すハードウェアによって実現していた擬似乱数
発生処理を、SIMDプロセッサ308を用いたソフトウェア
処理によって実現することを特徴とする。

【００６４】図6A及び図6Bは、上述したLFSR方式による
擬似乱数を、本実施形態におけるSIMDプロセッサ308を
用いてソフトウェアで生成する処理を示すフローチャー
トである。

【００６５】図6Aは乱数レジスタの初期化ルーチンを示
し、すなわち、各PEが担当する2KBのメモリ411の内4バ
イト分を乱数レジスタPとして設定し、その0ビット目P
(0)から24ビット目P(24)までの25ビットのデータを初期
設定する。

【００６６】本実施形態におけるSIMDプロセッサ308
は、128個の各PEが同時に擬似乱数を発生するため、図5
で説明したF/Fの初期値を全て同じ値にすると、全ての
乱数が同じ値として発生されてしまい、実質的な乱数は
得られない。そこで本実施形態においては、各PEが処理
する乱数レジスタの初期値を互いに異なる値とすること
を特徴とする。そこで、128個の互いに異なる初期化デ
ータを制御プロッセッサ305が実行するプログラムに予
め保持しておき、該制御プロッセッサ305からSIMDプロ
ッセッサ308の各乱数レジスタPに順次初期値を転送し、
初期化を行う。

【００６７】具体的には図6Aにおいて、まずステップS6
01でPE0のレジスタに初期設定し、ステップS602でPE127
のレジスタへの初期設定が終了するまで、ステップS601
の初期設定処理を128回繰返す。

【００６８】ここで、各PEが担当する乱数レジスタPに
設定される初期値について説明する。図5で説明したLFS
R方式の擬似乱数発生器においては、発生する擬似乱数
の1周期は2²⁵-1（33554431）であり、A4サイズを600DPI
で分解した画素数に略等しい。本実施形態においてこの
A4サイズ全面を128個のPEで分担して画像処理する場
合、各PEが発生する乱数がA4サイズの1面で重複しない
ためには、上記1周期を略128等分した位相に従うように
初期値を設定すればよい。すなわち、PE0の初期値を0で
ない任意の値Sとし、1周期の1/128（33554431/128）をD
とすれば、PE0に隣接するPE1の初期値は、図5において
初期値SからD回クロックが入力された時の25ビットのレ
ジスタの値[S+D]とする。各PEについての初期値を表1に
示す。

【００６９】

【表1】 同表に示されるように、PE1に隣接するPE2の初期値は[S
+2D]となり、以降のPEにおける初期値は順次Dづつ増加
しており、すなわち、隣接するPE間において設定される
初期値はD個のクロック入力に相当する位相差を有して
いることが分かる。

【００７０】なお、これらの初期値は、以下に説明する
乱数発生用のルーチンを予め所定回数実行させることに
よって得られる。すなわち各PEに設定される初期値とし
ては、発生する擬似乱数の一周期内における、それぞれ
異なる値が設定される。

【００７１】また、該擬似乱数の1画面内での重複を避
けるために、発生する擬似乱数の周期を全PE数に対して
十分に長い値、例えばPE数の所定倍以上の値に設定すべ
きであることは言うまでもない。

【００７２】次に、本実施形態における乱数発生ルーチ
ンを図6Bを用いて説明する。

【００７３】まず、各汎用レジスタ406の内4バイト分を
レジスタBSとして設定し、25ビット分の乱数レジスタP
の値（P(0)〜P(24)）をレジスタBS（BS(0)〜BS(24)）に
書き込む（S603）。そして、レジスタBSの各ビットを右
に1ビットずつシフトする（S604）ことによって、レジ
スタBSの25ビットにより表される値を2倍にする。この
操作は、図5に示す構成においてクロックが1個入力され
ることによるビットシフト動作に相当する。

【００７４】そして、シフトされたレジスタBS中の24，
23ビット目であるBS(24)，BS(23)の値について、その排
他的論理和（図6Bにおいては「＃」で表記）の結果をPE
レジスタ408内のレジスタPERに入れる。更に、22ビット
目のレジスタBS(22)とレジスタPERとの排他的論理和の
結果で該レジスタPERを書き換え、更に、21ビット目の
レジスタBS(21)とレジスタPERとの排他的論理和の結果
を、0ビット目のレジスタBS(0)に格納する（S605）。

【００７５】その後、レジスタBS(0)〜BS(24)の25ビッ
トデータを乱数レジスタP(0)〜P(24)に格納して（S60
6）、乱数発生処理を終了する。図6Bの処理を行った結
果、乱数レジスタP(24)の値が1ビットの乱数として得ら
れる。

【００７６】本実施形態においては、この乱数を各PEが
担当する夫々の画素データに適用する度に、図6Bの処理
を実行する。尚、本実施形態における128個のPEは、上
述したルーチンを同時に（並列に）実行することは言う
までもない。

【００７７】なお、図6Aに示した乱数レジスタPの初期
化は、本装置への電源投入時やシステム立ち上げ時、ま
たはスタンバイ中に実行されることが望ましい。本実施
形態においては、SIMDプロッセッサのレジスタ値が保持
されている間は、発生する乱数の位相差は保証されるた
め、乱数レジスタPの初期化動作を予め行っておくこと
により、乱数レジスタPの初期化に要する時間を考慮す
る必要がなくなる。例えば、1ページの画像を処理する
度に初期設定するよりも、処理時間が短縮される。

【００７８】●乱数ディザによる2値化処理 以下、上述したように各PEにおいて発生した乱数を用い
た画像処理について説明する。図7は、本実施形態にお
ける乱数ディザによる画像信号の2値化処理を示すフロ
ーチャートである。

【００７９】図2に示す読取ユニット201によりCCDにて
読み取られた画像信号は、8ビットの画像信号として、
画像データ制御部203を介して画像処理プロセッサ部204
中のFIFOメモリ301に入力され、入力レジスタ302、外部
メモリインタフェース306を介して、ワーキングメモリ2
16に記憶される。

【００８０】図7に示す2値化処理においては、上記のよ
うに画像信号が記憶されたワーキングメモリ216から、
各PEの汎用レジスタ406内の8ビットレジスタBに8ビット
の画像信号を転送する（S701）。SIMDプロセッサ308で
は128個のPEが同時に動作するため、このステップS701
においては、ワーキングメモリ216に格納された連続す
る128個の画像信号が、SIMDプロセッサ308の各PEが担当
する汎用レジスタBに同時に転送されていることにな
る。該128個の画像信号は、CCDで読み取られ前処理され
た1ラスタ分（7168個）のデータ中の連続した128画素デ
ータである。即ち、本実施形態では1ラスタを56（=7168
/128）に分割することによって、1ラスタの画像信号を5
6回に分けて入力し、各入力ごとに128画素を同時処理す
る。

【００８１】次に、図6Bで説明した乱数発生ルーチンを
実行して乱数を発生させた後（S702）、乱数レジスタP
の上位8ビット分であるP(17)〜P(24)の2値データを、8
ビットの乱数としてPEレジスタ408内のレジスタPERに格
納する（S703）。

【００８２】そして、汎用レジスタ406内の2値化レジス
タCに2値化結果0を初期値として格納し（S704）、次に
ステップS702で得られた乱数を閾値として、レジスタB
に格納された画像信号を2値化する。すなわち、レジス
タBの値がレジスタPERよりも大きければ（S705）2値化
レジスタCを1に書き換えた後（S706）、2値レジスタCの
値をワーキングメモリ216に出力する（S707）。このと
き、画像入力時と同様に128画素分の2値化結果が同時に
得られ、また、ワーキングメモリ216への画像転送は128
ビット分が同時に行われている。

【００８３】以上の処理により1ラスタの1/56分が終了
するため、上記ステップS701〜S707の処理回数を係数
し、1ラスタ分が終了するまで、すなわち56回繰返す（S
708）。A4サイズの画像の場合、上記処理を4960ラスタ
分繰り返すことによって、1ページ分の2値化が終了する
（S709）。

【００８４】●PE毎の処理画素位置、及び乱数の位相差 図8は、本実施形態においてA4サイズの画像信号を処理
する場合に、各PEが担当する画像信号の位置（画素位
置）を示す図である。同図によれば、PE0は1ラスタ目の
0番目、128番目、256番目......、PE1は1ラスタ目の1番
目、129番目、257番目......の画像信号を担当してい
る。各PEが生成する乱数はシフトされて連続するが、こ
の乱数が適用される画素位置は、同図によれば離散的と
なっていることが分かる。

【００８５】ここで図9に、各PEが乱数レジスタPの表1
に示した初期化に従って発生する乱数について、そのA4
全面に対する位相の分布を示す。

【００８６】図9から明らかなように本実施形態によれ
ば、128個の各PEが同じ25段のLFSRを用いたM系列の擬似
乱数を発生しているにもかかわらず、隣接するPE間では
少なくとも1周期の1/128（図中Dに相当）の位相差を有
し、又ライン方向、すなわち隣接するライン間において
も56の位相差を保っていることが分かる。従って、本実
施形態において発生する擬似乱数は、乱数としての条件
を十分に満足していることが分かる。

【００８７】以上説明したように本実施形態によれば、
単一プログラムに従って並列に演算処理を実行する複数
のPEで構成されるSIMD型プロセッサにおいて、各PEから
発生される乱数が、隣り合う画像信号に対して異なる位
相となるため、2次元の画像データに対して通常の乱数
として用いることができる。

【００８８】また、発生した擬似乱数を用いた画像処理
を、効率よく行うことができる。

【００８９】＜変形例＞上述した実施形態は本発明の一
形態に過ぎず、本発明は以下のような変形も可能であ
る。

【００９０】・画像信号の処理順 本発明においては、もちろん画像信号の処理順を変える
ことにも対応可能であり、たとえば図10に示すように、
まず1ラスタの先頭の128画素×4960ライン分を処理し、
次いで128〜255画素×4960ライン...の順に処理を行う
こともできる。図10においても、上述した図9の場合と
同様に、隣接するPE間で発生する乱数は夫々少なくとも
1周期の1/128（図中Dに相当）分の位相差を有してお
り、やはり乱数として良好に用いることができる。

【００９１】・適用可能な乱数処理 本発明の乱数発生方法によって得られた乱数は、上述し
た実施形態で示した乱数ディザに限らず、例えば1ビッ
トの乱数出力を誤差拡散法を実施する際の誤差の分配率
の切り替えに用いたり、多ビットの乱数として画像信号
に加算する等、一般的な乱数処理の全てに適用可能であ
る。

【００９２】・複数箇所での乱数使用 上述した実施形態では、乱数ディザ法を1ページ連続し
て行う例を示したが、例えば1ラスタ毎に異なる画像処
理を連続して施し、その内の複数箇所で乱数を用いる場
合には、その都度乱数発生ルーチンを実行するのでな
く、乱数レジスタの適用位置を変えるようにすれば良
い。例えば、第1の処理では乱数レジスタP(24)による1
ビット乱数、第2の処理では乱数レジスタP(0)〜P(3)に
よる4ビット乱数として用いる等、使用するビット位置
を変えることによって、乱数発生ルーチンを複数回実行
することによる処理速度の低下を防止することができ
る。

【００９３】同様に、例えば1画素をRGBに色分解し、連
続して1画素のRGBデータを処理する際にも、乱数レジス
タP(24)はRデータ用に、P(18)はGデータ用に、P(12)はB
データ用に使用すれば、処理の高速化が図れる。

【００９４】・設定初期値 上述した実施形態では、隣接するPE間における乱数レジ
スタの初期値を、1周期の1/128（D）間隔に設定する例
を示したが、初期値の間隔はこの値に限らず、十分に離
れた値であれば実用上問題ないし、又、常に等しい間隔
を保つ必要もない。

【００９５】・LFSR また、上述した実施形態では25段のLFSRを例として示し
たが、他の周期性を有する擬似乱数発生方式でも適用可
能であり、同様の効果が得られることは言うまでもな
い。

【００９６】＜他の実施形態＞なお、本発明は、複数の
機器(例えばホストコンピュータ、インタフェイス機
器、リーダ、プリンタなど)から構成されるシステムに
適用しても、一つの機器からなる装置(例えば、複写
機、ファクシミリ装置など)に適用しても良い。また、
本発明の目的は、前述した実施形態の機能を実現するソ
フトウェアのプログラムコードを記録した記憶媒体を、
システムあるいは装置に供給し、そのシステムあるいは
装置のコンピュータ(またはCPUまたはMPU)が記憶媒体に
格納されたプログラムコードを読み出し実行することに
よっても達成されることは言うまでもない。

【００９７】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。

【００９８】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピー（登録商標）ディス
ク、ハードディスク、光ディスク、光磁気ディスク、CD
-ROM、CD-R、磁気テープ、不揮発性のメモリカード、RO
Mなどを用いることが出来る。

【００９９】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼動しているOS(オペレ
ーティングシステム)などが実際の処理の一部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【０１００】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPUなどが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【０１０１】

【発明の効果】以上説明したように本発明によれば、SI
MD型プロセッサによる高速な擬似乱数処理が可能とな
る。

【図面の簡単な説明】

【図１】本発明に係る一実施形態における画像処理装置
の基本機能構成を示すブロック図である。

【図２】本実施形態における画像処理装置のハードウェ
ア構成を示すブロック図である。

【図３】画像処理プロセッサの詳細構成を示すブロック
図である。

【図４】SIMD型プロセッサを含んだ演算処理ユニット30
0の概略構成を示すブロック図である。

【図５】LFSR方式による従来の乱数発生装置のハードウ
ェア構成を示す図である。

【図６Ａ】本実施形態における擬似乱数発生処理を示す
フローチャートである。

【図６Ｂ】本実施形態における擬似乱数発生処理を示す
フローチャートである。

【図７】乱数ディザによる2値化処理を示すフローチャ
ートである。

【図８】本実施形態において各PEが担当する画素位置を
示す図である。

【図９】本実施形態において各PEが発生する乱数の位相
分布を示す図である。

【図１０】画像信号の他の処理順において各PEが発生す
る乱数の位相分布を示す図である。

【符号の説明】

204 画像処理プロセッサ部 300 演算処理ユニット 301，307 FIFOメモリ 302 入力レジスタ 303 データ演算処理部 304 出力レジスタ 305 制御プロセッサ部 306 外部メモリインタフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹林 学 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5B045 AA01 GG14 5B057 AA20 CE01 CH02 CH11

Claims (18)

【特許請求の範囲】
1. 【請求項１】 複数の要素プロセッサの夫々に画像デー
   タを供給し、同種の演算を同時並行に実行させる画像処
   理方法であって、 前記複数の要素プロセッサの夫々に、擬似乱数発生用の
   初期値として異なる値を設定し、 前記複数の要素プロセッサが、夫々の初期値に基づく擬
   似乱数発生処理を並列に行うことを特徴とする画像処理
   方法。
2. 【請求項２】 前記擬似乱数発生処理は擬似乱数を周期
   的に発生する処理であり、前記複数の要素プロセッサの
   夫々に、前記擬似乱数の一周期内における異なる値を前
   記初期値として設定することを特徴とする請求項１記載
   の画像処理方法。
3. 【請求項３】 前記擬似乱数の一周期は、前記要素プロ
   セッサの個数の所定倍以上であることを特徴とする請求
   項２記載の画像処理方法。
4. 【請求項４】 互いに隣接する要素プロセッサは、互い
   に異なる値で擬似乱数を発生することを特徴とする請求
   項３記載の画像処理方法。
5. 【請求項５】 前記複数の要素プロセッサは夫々、供給
   された画像データの隣り合う画素について異なる位相と
   なるように、前記擬似乱数を発生することを特徴とする
   請求項４記載の画像処理方法。
6. 【請求項６】 前記複数の要素プロセッサの夫々は、前
   記擬似乱数発生処理によって発生した乱数を用いて、夫
   々に供給された画像データに対する画像処理を施すこと
   を特徴とする請求項１記載の画像処理方法。
7. 【請求項７】 前記複数の要素プロセッサの夫々は、前
   記擬似乱数発生処理によって発生した乱数を用いて、夫
   々に供給された画像データに対して複数種類の画像処理
   を施すことを特徴とする請求項６記載の画像処理方法。
8. 【請求項８】 前記複数の要素プロセッサの夫々に対す
   る前記初期値の設定は、前記画像処理の開始以前に行わ
   れることを特徴とする請求項６または７記載の画像処理
   方法。
9. 【請求項９】 複数の要素プロセッサの夫々に画像デー
   タを供給し、同種の演算を同時並行に実行させる画像処
   理装置であって、 前記複数の要素プロセッサは夫々、擬似乱数発生処理を
   並列に行う演算部およびレジスタを有し、 前記各要素プロッセッサ内のレジスタごとに、擬似乱数
   発生用の初期値として異なる値を設定することを特徴と
   する画像処理装置。
10. 【請求項１０】 前記擬似乱数発生処理は擬似乱数を周
    期的に発生する処理であり、 前記複数の要素プロセッサ内のレジスタごとに、前記擬
    似乱数の一周期内における異なる値を前記初期値として
    設定することを特徴とする請求項９記載の画像処理装
    置。
11. 【請求項１１】 前記擬似乱数の一周期は、前記要素プ
    ロセッサの個数の所定倍以上であることを特徴とする請
    求項１０記載の画像処理装置。
12. 【請求項１２】 互いに隣接する要素プロセッサは、互
    いに異なる値で擬似乱数を発生することを特徴とする請
    求項１１記載の画像処理装置。
13. 【請求項１３】 前記複数の要素プロセッサは夫々、前
    記擬似乱数発生処理によって、供給された画像データの
    隣り合う画素について異なる位相となるように、前記擬
    似乱数を発生することを特徴とする請求項１２記載の画
    像処理装置。
14. 【請求項１４】 前記複数の要素プロセッサは夫々、前
    記擬似乱数発生処理によって発生した乱数を用いて、供
    給された画像データに対して画像処理を施すことを特徴
    とする請求項９記載の画像処理装置。
15. 【請求項１５】 前記複数の要素プロセッサは夫々、前
    記擬似乱数発生処理によって発生した乱数を用いて、供
    給された画像データに対して複数種類の画像処理を施す
    ことを特徴とする請求項１４記載の画像処理装置。
16. 【請求項１６】 前記複数の要素プロセッサ内のレジス
    タに対する前記初期値の設定は、装置の電源投入時また
    はスタンバイ中に行われることを特徴とする請求項１４
    または１５記載の画像処理装置。
17. 【請求項１７】 コンピュータで実行されることによ
    り、該コンピュータを請求項９乃至１６のいずれかに記
    載の画像処理装置として動作させることを特徴とするプ
    ログラム。
18. 【請求項１８】 請求項１７記載のプログラムを記録し
    た記録媒体。