JP2003274650A - スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 - Google Patents
スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置Info
- Publication number
- JP2003274650A JP2003274650A JP2002071198A JP2002071198A JP2003274650A JP 2003274650 A JP2003274650 A JP 2003274650A JP 2002071198 A JP2002071198 A JP 2002071198A JP 2002071198 A JP2002071198 A JP 2002071198A JP 2003274650 A JP2003274650 A JP 2003274650A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reactor
- switching
- control circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 出力電圧のリップルが抑制された並列運転方
式によるスイッチング電源装置を提供する。 【解決手段】 並列接続された複数のスイッチング回路
部１０，２０と、スイッチング回路部１０，２０にそれ
ぞれ対応する並列接続された複数の出力リアクトル３
１，３２と、スイッチング回路部１０，２０の動作を制
御する制御回路４０とを備え、制御回路４０は、出力リ
アクトル３１に流れるリアクトル電流ＩＬ１が定格電流
ＩＭＡＸを超えたことに応答してスイッチング回路部１
０による電力伝送を停止させ、出力リアクトル３２に流
れるリアクトル電流ＩＬ２が定格電流ＩＭＡＸを超えた
ことに応答してスイッチング回路部２０による電力伝送
を停止させる。これにより、出力電圧Ｖｏに含まれるリ
ップルが抑制される。
式によるスイッチング電源装置を提供する。 【解決手段】 並列接続された複数のスイッチング回路
部１０，２０と、スイッチング回路部１０，２０にそれ
ぞれ対応する並列接続された複数の出力リアクトル３
１，３２と、スイッチング回路部１０，２０の動作を制
御する制御回路４０とを備え、制御回路４０は、出力リ
アクトル３１に流れるリアクトル電流ＩＬ１が定格電流
ＩＭＡＸを超えたことに応答してスイッチング回路部１
０による電力伝送を停止させ、出力リアクトル３２に流
れるリアクトル電流ＩＬ２が定格電流ＩＭＡＸを超えた
ことに応答してスイッチング回路部２０による電力伝送
を停止させる。これにより、出力電圧Ｖｏに含まれるリ
ップルが抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置用の制御回路及びこれを用いたスイッチング電源装
置に関し、さらに詳細には、並列運転を行うスイッチン
グ電源装置をデジタル制御する制御回路及びこれを用い
たスイッチング電源装置に関する。
装置用の制御回路及びこれを用いたスイッチング電源装
置に関し、さらに詳細には、並列運転を行うスイッチン
グ電源装置をデジタル制御する制御回路及びこれを用い
たスイッチング電源装置に関する。
【０００２】
【従来の技術】従来より、スイッチング電源装置は、コ
ンピュータ、家電製品、自動車等、様々な製品において
用いられている。代表的なスイッチング電源装置は、ス
イッチング回路を用いて直流入力を一旦交流に変換し、
出力回路を用いて再びこれを直流に変換する装置（ＤＣ
／ＤＣコンバータ）であり、これによって入力電圧とは
異なる電圧を持った直流出力を得ることができる。
ンピュータ、家電製品、自動車等、様々な製品において
用いられている。代表的なスイッチング電源装置は、ス
イッチング回路を用いて直流入力を一旦交流に変換し、
出力回路を用いて再びこれを直流に変換する装置（ＤＣ
／ＤＣコンバータ）であり、これによって入力電圧とは
異なる電圧を持った直流出力を得ることができる。
【０００３】このようなスイッチング電源装置において
は、制御回路によって出力電圧が検出され、これに基づ
いてスイッチング回路によるスイッチング動作が制御さ
れる。これにより、スイッチング電源装置が駆動すべき
負荷には安定した動作電圧が供給されることになる。
は、制御回路によって出力電圧が検出され、これに基づ
いてスイッチング回路によるスイッチング動作が制御さ
れる。これにより、スイッチング電源装置が駆動すべき
負荷には安定した動作電圧が供給されることになる。
【０００４】
【発明が解決しようとする課題】従来より、負荷に対し
てより多くの電力を安定的に供給する方法として、複数
のスイッチング電源装置を並列接続する、いわゆる並列
運転方式が知られている。並列運転方式を用いた場合、
並列接続したスイッチング電源装置の数に比例した出力
電流を負荷に供給することができるため、ＣＰＵ（中央
処理装置）やＤＳＰ（デジタル・シグナル・プロセッ
サ）等、特に低電圧・大電流が要求される負荷の駆動に
適している。
てより多くの電力を安定的に供給する方法として、複数
のスイッチング電源装置を並列接続する、いわゆる並列
運転方式が知られている。並列運転方式を用いた場合、
並列接続したスイッチング電源装置の数に比例した出力
電流を負荷に供給することができるため、ＣＰＵ（中央
処理装置）やＤＳＰ（デジタル・シグナル・プロセッ
サ）等、特に低電圧・大電流が要求される負荷の駆動に
適している。
【０００５】一方、近年においては、回路規模の縮小等
を目的として、スイッチング電源装置に用いる制御回路
の一部若しくは全部をデジタル化する試みが数多くなさ
れている。
を目的として、スイッチング電源装置に用いる制御回路
の一部若しくは全部をデジタル化する試みが数多くなさ
れている。
【０００６】しかしながら、本発明者らの研究によれ
ば、並列運転方式によるスイッチング電源装置をデジタ
ル制御した場合、出力電圧にリップルが発生しやすいこ
とが判明した。つまり、スイッチング電源装置を単独で
用いた場合には、制御回路の動作周波数を高めることに
よって出力電圧のリップルを十分に抑制することが可能
であるものの、並列運転方式によるスイッチング電源装
置においては、制御回路の動作周波数を高めてもリップ
ルが十分に低減されないことが判明した。
ば、並列運転方式によるスイッチング電源装置をデジタ
ル制御した場合、出力電圧にリップルが発生しやすいこ
とが判明した。つまり、スイッチング電源装置を単独で
用いた場合には、制御回路の動作周波数を高めることに
よって出力電圧のリップルを十分に抑制することが可能
であるものの、並列運転方式によるスイッチング電源装
置においては、制御回路の動作周波数を高めてもリップ
ルが十分に低減されないことが判明した。
【０００７】したがって、本発明の目的は、並列運転方
式によるスイッチング電源装置をデジタル制御する制御
回路であって、出力電圧のリップルを抑制することが可
能な制御回路を提供することである。
式によるスイッチング電源装置をデジタル制御する制御
回路であって、出力電圧のリップルを抑制することが可
能な制御回路を提供することである。
【０００８】また、本発明の他の目的は、出力電圧のリ
ップルが抑制された並列運転方式によるスイッチング電
源装置を提供することである。
ップルが抑制された並列運転方式によるスイッチング電
源装置を提供することである。
【０００９】
【課題を解決するための手段】本発明のかかる目的は、
複数のスイッチング回路部及びこれら複数のスイッチン
グ回路部にそれぞれ対応する複数の出力リアクトルが並
列接続されたスイッチング電源装置を制御する制御回路
であって、前記複数の出力リアクトルのうち所定の出力
リアクトルに流れるリアクトル電流が所定の電流値を超
えたことに応答して、前記複数のスイッチング回路部の
うち前記所定の出力リアクトルに対応するスイッチング
回路部による電力伝送を停止させることを特徴とする制
御回路によって達成される。
複数のスイッチング回路部及びこれら複数のスイッチン
グ回路部にそれぞれ対応する複数の出力リアクトルが並
列接続されたスイッチング電源装置を制御する制御回路
であって、前記複数の出力リアクトルのうち所定の出力
リアクトルに流れるリアクトル電流が所定の電流値を超
えたことに応答して、前記複数のスイッチング回路部の
うち前記所定の出力リアクトルに対応するスイッチング
回路部による電力伝送を停止させることを特徴とする制
御回路によって達成される。
【００１０】本発明の好ましい実施態様においては、前
記制御回路が、前記スイッチング電源装置の出力電圧ま
たはこれに対応する電圧と基準電圧とを比較するコンパ
レータと、クロック信号に応答して前記コンパレータの
出力をラッチする複数のラッチ回路であって前記複数の
スイッチング回路部にそれぞれ対応する複数のラッチ回
路とを含んでいる。
記制御回路が、前記スイッチング電源装置の出力電圧ま
たはこれに対応する電圧と基準電圧とを比較するコンパ
レータと、クロック信号に応答して前記コンパレータの
出力をラッチする複数のラッチ回路であって前記複数の
スイッチング回路部にそれぞれ対応する複数のラッチ回
路とを含んでいる。
【００１１】本発明のさらに好ましい実施態様において
は、前記複数の出力リアクトルのうち所定の出力リアク
トルに流れるリアクトル電流が前記所定の電流値を超え
たことに応答して、前記複数のラッチ回路のうち前記所
定の出力リアクトルに対応するラッチ回路の保持値を固
定する手段をさらに備える。
は、前記複数の出力リアクトルのうち所定の出力リアク
トルに流れるリアクトル電流が前記所定の電流値を超え
たことに応答して、前記複数のラッチ回路のうち前記所
定の出力リアクトルに対応するラッチ回路の保持値を固
定する手段をさらに備える。
【００１２】本発明の前記目的はまた、並列接続された
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路は、前記複数の出力リアクトルのうち
所定の出力リアクトルに流れるリアクトル電流が所定の
電流値を超えたことに応答して、前記複数のスイッチン
グ回路部のうち前記所定の出力リアクトルに対応するス
イッチング回路部による電力伝送を停止させることを特
徴とするスイッチング電源装置によって達成される。
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路は、前記複数の出力リアクトルのうち
所定の出力リアクトルに流れるリアクトル電流が所定の
電流値を超えたことに応答して、前記複数のスイッチン
グ回路部のうち前記所定の出力リアクトルに対応するス
イッチング回路部による電力伝送を停止させることを特
徴とするスイッチング電源装置によって達成される。
【００１３】本発明の好ましい実施態様においては、前
記制御回路が、基準電圧に基づいて前記スイッチング電
源装置の出力電圧をデルタシグマ変調しこれをラッチす
る複数のラッチ回路と、前記複数の出力リアクトルのう
ち所定の出力リアクトルに流れるリアクトル電流が前記
所定の電流値を超えたことに応答して、前記複数のラッ
チ回路のうち前記所定の出力リアクトルに対応するラッ
チ回路の保持値を固定する手段とを備える。
記制御回路が、基準電圧に基づいて前記スイッチング電
源装置の出力電圧をデルタシグマ変調しこれをラッチす
る複数のラッチ回路と、前記複数の出力リアクトルのう
ち所定の出力リアクトルに流れるリアクトル電流が前記
所定の電流値を超えたことに応答して、前記複数のラッ
チ回路のうち前記所定の出力リアクトルに対応するラッ
チ回路の保持値を固定する手段とを備える。
【００１４】本発明によれば、並列運転方式によるスイ
ッチング電源装置のリップルを抑制することが可能とな
る。
ッチング電源装置のリップルを抑制することが可能とな
る。
【００１５】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００１６】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置の回路図である。
るスイッチング電源装置の回路図である。
【００１７】図１に示すように、本実施態様にかかるス
イッチング電源装置は、入力電源端子１に供給される入
力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを
出力電源端子２に供給する装置であり、入力コンデンサ
３と、スイッチング回路部１０、２０と、出力回路部３
０と、制御回路４０とを備えて構成される。すなわち、
本実施態様にかかるスイッチング電源装置は、並列運転
方式によるスイッチング電源装置であり、出力電源端子
２には、ＣＰＵ等、大電流を必要とする直流負荷４が接
続される。
イッチング電源装置は、入力電源端子１に供給される入
力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを
出力電源端子２に供給する装置であり、入力コンデンサ
３と、スイッチング回路部１０、２０と、出力回路部３
０と、制御回路４０とを備えて構成される。すなわち、
本実施態様にかかるスイッチング電源装置は、並列運転
方式によるスイッチング電源装置であり、出力電源端子
２には、ＣＰＵ等、大電流を必要とする直流負荷４が接
続される。
【００１８】スイッチング回路部１０はスイッチ素子１
１及び１２を備え、スイッチング回路部２０はスイッチ
素子２１及び２２を備えている。スイッチ素子１１及び
２１は、いずれも入力コンデンサ３と出力回路部３０と
の間に直列に接続されており、スイッチ素子１２はスイ
ッチ素子１１と出力回路部３０の接続点とグランドとの
間に接続され、スイッチ素子２２はスイッチ素子２１と
出力回路部３０の接続点とグランドとの間に接続されて
いる。これらスイッチ素子１１及び１２は、制御回路４
０による制御のもと所定のデッドタイムを介して交互に
オン状態とされ、同様に、スイッチ素子２１及び２２
は、制御回路４０による制御のもと所定のデッドタイム
を介して交互にオン状態とされる。
１及び１２を備え、スイッチング回路部２０はスイッチ
素子２１及び２２を備えている。スイッチ素子１１及び
２１は、いずれも入力コンデンサ３と出力回路部３０と
の間に直列に接続されており、スイッチ素子１２はスイ
ッチ素子１１と出力回路部３０の接続点とグランドとの
間に接続され、スイッチ素子２２はスイッチ素子２１と
出力回路部３０の接続点とグランドとの間に接続されて
いる。これらスイッチ素子１１及び１２は、制御回路４
０による制御のもと所定のデッドタイムを介して交互に
オン状態とされ、同様に、スイッチ素子２１及び２２
は、制御回路４０による制御のもと所定のデッドタイム
を介して交互にオン状態とされる。
【００１９】出力回路部３０は、出力リアクトル３１、
３２と、出力コンデンサ３３と、リアクトル電流検出回
路３４、３５とを備えている。出力リアクトル３１は、
スイッチング回路部１０と出力電源端子２との間に直列
に接続されており、出力リアクトル３２は、スイッチン
グ回路部２０と出力電源端子２との間に直列に接続され
ている。また、出力コンデンサ３３は、出力電源端子２
とグランドとの間に接続されている。さらに、リアクト
ル電流検出回路３４は出力リアクトル３１に対して直列
に接続され、出力リアクトル３１に流れるリアクトル電
流ＩＬ１に基づいて検出電圧ＶＬ１を生成する。同様
に、リアクトル電流検出回路３５は出力リアクトル３２
に対して直列に接続され、出力リアクトル３２に流れる
リアクトル電流ＩＬ２に基づいて検出電圧ＶＬ２を生成
する。これら検出電圧ＶＬ１、ＶＬ ２は、出力電圧Ｖｏ
とともに制御回路４０に供給される。
３２と、出力コンデンサ３３と、リアクトル電流検出回
路３４、３５とを備えている。出力リアクトル３１は、
スイッチング回路部１０と出力電源端子２との間に直列
に接続されており、出力リアクトル３２は、スイッチン
グ回路部２０と出力電源端子２との間に直列に接続され
ている。また、出力コンデンサ３３は、出力電源端子２
とグランドとの間に接続されている。さらに、リアクト
ル電流検出回路３４は出力リアクトル３１に対して直列
に接続され、出力リアクトル３１に流れるリアクトル電
流ＩＬ１に基づいて検出電圧ＶＬ１を生成する。同様
に、リアクトル電流検出回路３５は出力リアクトル３２
に対して直列に接続され、出力リアクトル３２に流れる
リアクトル電流ＩＬ２に基づいて検出電圧ＶＬ２を生成
する。これら検出電圧ＶＬ１、ＶＬ ２は、出力電圧Ｖｏ
とともに制御回路４０に供給される。
【００２０】図２は、制御回路４０の回路図である。
【００２１】図２に示すように、制御回路４０は、コン
パレータ４１〜４３と、アンドゲート４４，４５と、ラ
ッチ回路４６，４７と、ドライバ回路５０とを備えてい
る。
パレータ４１〜４３と、アンドゲート４４，４５と、ラ
ッチ回路４６，４７と、ドライバ回路５０とを備えてい
る。
【００２２】コンパレータ４１は、反転入力端子（−）
及び非反転入力端子（＋）を備え、反転入力端子（−）
にはリアクトル電流検出回路３４による検出電圧ＶＬ１
が供給され、非反転入力端子（＋）には定格値Ｖ
ＩＭＡＸが供給されている。同様に、コンパレータ４２
は、反転入力端子（−）及び非反転入力端子（＋）を備
え、反転入力端子（−）にはリアクトル電流検出回路３
５による検出電圧ＶＬ２が供給され、非反転入力端子
（＋）には定格値ＶＩＭＡＸが供給されている。ここで
定格値ＶＩＭＡＸとは、出力リアクトル３１または３２
の定格電流ＩＭＡＸに対応する電圧値（出力リアクトル
３１または３２に定格電流ＩＭＡＸが流れた場合に、リ
アクトル電流検出回路３４または３５より得られる検出
電圧値に相当する電圧）である。したがって、コンパレ
ータ４１については、出力リアクトル３１に流れるリア
クトル電流ＩＬ１が定格電流ＩＭＡＸを超えるとその出
力がローレベル（Ｌ）となり、コンパレータ４２につい
ては、出力リアクトル３２に流れるリアクトル電流Ｉ
Ｌ２が定格電流ＩＭＡＸを超えるとその出力がローレベ
ル（Ｌ）となる。その他の場合においては、コンパレー
タ４１及び４２の出力は常にハイレベル（Ｈ）である。
及び非反転入力端子（＋）を備え、反転入力端子（−）
にはリアクトル電流検出回路３４による検出電圧ＶＬ１
が供給され、非反転入力端子（＋）には定格値Ｖ
ＩＭＡＸが供給されている。同様に、コンパレータ４２
は、反転入力端子（−）及び非反転入力端子（＋）を備
え、反転入力端子（−）にはリアクトル電流検出回路３
５による検出電圧ＶＬ２が供給され、非反転入力端子
（＋）には定格値ＶＩＭＡＸが供給されている。ここで
定格値ＶＩＭＡＸとは、出力リアクトル３１または３２
の定格電流ＩＭＡＸに対応する電圧値（出力リアクトル
３１または３２に定格電流ＩＭＡＸが流れた場合に、リ
アクトル電流検出回路３４または３５より得られる検出
電圧値に相当する電圧）である。したがって、コンパレ
ータ４１については、出力リアクトル３１に流れるリア
クトル電流ＩＬ１が定格電流ＩＭＡＸを超えるとその出
力がローレベル（Ｌ）となり、コンパレータ４２につい
ては、出力リアクトル３２に流れるリアクトル電流Ｉ
Ｌ２が定格電流ＩＭＡＸを超えるとその出力がローレベ
ル（Ｌ）となる。その他の場合においては、コンパレー
タ４１及び４２の出力は常にハイレベル（Ｈ）である。
【００２３】コンパレータ４３も反転入力端子（−）及
び非反転入力端子（＋）を備えており、反転入力端子
（−）には出力電圧Ｖｏが供給され、非反転入力端子
（＋）には基準電圧Ｖｒｅｆが供給されている。ここで
基準電圧Ｖｒｅｆとは出力電圧Ｖｏの目標値であり、し
たがって、出力電圧Ｖｏが目標値を下回るとコンパレー
タ４３の出力はハイレベル（Ｈ）となり、出力電圧Ｖｏ
が目標値を上回るとコンパレータ４３の出力はローレベ
ル（Ｌ）となる。
び非反転入力端子（＋）を備えており、反転入力端子
（−）には出力電圧Ｖｏが供給され、非反転入力端子
（＋）には基準電圧Ｖｒｅｆが供給されている。ここで
基準電圧Ｖｒｅｆとは出力電圧Ｖｏの目標値であり、し
たがって、出力電圧Ｖｏが目標値を下回るとコンパレー
タ４３の出力はハイレベル（Ｈ）となり、出力電圧Ｖｏ
が目標値を上回るとコンパレータ４３の出力はローレベ
ル（Ｌ）となる。
【００２４】アンドゲート４４は、コンパレータ４１か
らの出力及びコンパレータ４３からの出力を受けて論理
積演算を行い、その結果をラッチ回路４６のデータ入力
端子（Ｄ）に供給する。同様に、アンドゲート４５は、
コンパレータ４２からの出力及びコンパレータ４３から
の出力を受けて論理積演算を行い、その結果をラッチ回
路４７のデータ入力端子（Ｄ）に供給する。
らの出力及びコンパレータ４３からの出力を受けて論理
積演算を行い、その結果をラッチ回路４６のデータ入力
端子（Ｄ）に供給する。同様に、アンドゲート４５は、
コンパレータ４２からの出力及びコンパレータ４３から
の出力を受けて論理積演算を行い、その結果をラッチ回
路４７のデータ入力端子（Ｄ）に供給する。
【００２５】ラッチ回路４６は、データ入力端子（Ｄ）
に供給されるアンドゲート４４からの出力を、クロック
端子（Ｃ）に供給されるクロック信号ＣＬＫの立ち上が
りエッジに同期してラッチし、その値をデータ出力端子
（Ｑ）より出力する。一方、ラッチ回路４７は、データ
入力端子（Ｄ）に供給されるアンドゲート４５からの出
力を、クロック端子（Ｃ）に供給されるクロック信号Ｃ
ＬＫの立ち下がりエッジに同期してラッチし、その値を
データ出力端子（Ｑ）より出力する。したがって、ラッ
チ回路４６の出力（４６ｏｕｔ）とラッチ回路４７の出
力（４７ｏｕｔ）の位相は、互いに１８０度ずれること
になる。ラッチ回路４６，４７からのこれら出力（４６
ｏｕｔ、４７ｏｕｔ）はドライバ回路５０に供給され
る。
に供給されるアンドゲート４４からの出力を、クロック
端子（Ｃ）に供給されるクロック信号ＣＬＫの立ち上が
りエッジに同期してラッチし、その値をデータ出力端子
（Ｑ）より出力する。一方、ラッチ回路４７は、データ
入力端子（Ｄ）に供給されるアンドゲート４５からの出
力を、クロック端子（Ｃ）に供給されるクロック信号Ｃ
ＬＫの立ち下がりエッジに同期してラッチし、その値を
データ出力端子（Ｑ）より出力する。したがって、ラッ
チ回路４６の出力（４６ｏｕｔ）とラッチ回路４７の出
力（４７ｏｕｔ）の位相は、互いに１８０度ずれること
になる。ラッチ回路４６，４７からのこれら出力（４６
ｏｕｔ、４７ｏｕｔ）はドライバ回路５０に供給され
る。
【００２６】ドライバ回路５０は、バッファ５１，５３
とインバータ５２，５４からなる。バッファ５１、イン
バータ５２、バッファ５３及びインバータ５４の出力で
ある駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２は、それ
ぞれスイッチ素子１１，１２，２１，２２に供給され、
これらスイッチ素子１１，１２，２１，２２は、対応す
る駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２がハイレベ
ル（Ｈ）である場合にオン状態となり、ローレベル
（Ｌ）である場合にオフ状態となる。
とインバータ５２，５４からなる。バッファ５１、イン
バータ５２、バッファ５３及びインバータ５４の出力で
ある駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２は、それ
ぞれスイッチ素子１１，１２，２１，２２に供給され、
これらスイッチ素子１１，１２，２１，２２は、対応す
る駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２がハイレベ
ル（Ｈ）である場合にオン状態となり、ローレベル
（Ｌ）である場合にオフ状態となる。
【００２７】特に限定されるものではないが、制御回路
４０を構成する各要素のうち、コンパレータ４１〜４
３、アンドゲート４４，４５及びラッチ回路４６，４７
については、大きなドライブ能力を必要としないことか
ら、これらを１つの半導体チップ上に集積することが好
ましい。
４０を構成する各要素のうち、コンパレータ４１〜４
３、アンドゲート４４，４５及びラッチ回路４６，４７
については、大きなドライブ能力を必要としないことか
ら、これらを１つの半導体チップ上に集積することが好
ましい。
【００２８】次に、本実施態様にかかるスイッチング電
源装置の動作について説明する。
源装置の動作について説明する。
【００２９】本実施態様にかかるスイッチング電源装置
は、ＰＷＭ制御による一般的なスイッチング電源装置と
は異なり、いわゆるデルタシグマ変調方式により制御が
行われる。よく知られているように、ＰＷＭ制御によれ
ばスイッチング周波数を一定としつつ、デューティを調
節することによって出力電圧Ｖｏの安定化が図られる
が、図３に示すように、デルタシグマ変調による制御に
おいては、出力電圧Ｖｏに応じ、連続する複数クロック
周期においてスイッチ素子１１（２１）をオン状態（ス
イッチ素子１２（２２）をオフ状態）に維持し、或い
は、連続する複数クロック周期においてスイッチ素子１
１（２１）をオフ状態（スイッチ素子１２（２２）をオ
ン状態）に維持することによって出力電圧Ｖｏの安定化
が図られる。したがって、スイッチング回路部１０，２
０に対するスイッチング周波数は一定とならず、このた
めクロック信号ＣＬＫの周波数を十分に高く設定しない
と出力電圧Ｖｏに大きなリップルが発生してしまう。
は、ＰＷＭ制御による一般的なスイッチング電源装置と
は異なり、いわゆるデルタシグマ変調方式により制御が
行われる。よく知られているように、ＰＷＭ制御によれ
ばスイッチング周波数を一定としつつ、デューティを調
節することによって出力電圧Ｖｏの安定化が図られる
が、図３に示すように、デルタシグマ変調による制御に
おいては、出力電圧Ｖｏに応じ、連続する複数クロック
周期においてスイッチ素子１１（２１）をオン状態（ス
イッチ素子１２（２２）をオフ状態）に維持し、或い
は、連続する複数クロック周期においてスイッチ素子１
１（２１）をオフ状態（スイッチ素子１２（２２）をオ
ン状態）に維持することによって出力電圧Ｖｏの安定化
が図られる。したがって、スイッチング回路部１０，２
０に対するスイッチング周波数は一定とならず、このた
めクロック信号ＣＬＫの周波数を十分に高く設定しない
と出力電圧Ｖｏに大きなリップルが発生してしまう。
【００３０】具体的には、出力リアクトル３１（３２）
のリアクタンスをＬ、出力コンデンサ３３のキャパシタ
ンスをＣとした場合、クロック信号ＣＬＫの周波数ｆｃ
の値としては、少なくとも次式を満たす必要がある。
のリアクタンスをＬ、出力コンデンサ３３のキャパシタ
ンスをＣとした場合、クロック信号ＣＬＫの周波数ｆｃ
の値としては、少なくとも次式を満たす必要がある。
【００３１】
【数１】
ここで、本実施態様にかかるスイッチング電源装置にお
いては、上述のとおり、出力リアクトル３１に流れるリ
アクトル電流ＩＬ１が定格電流ＩＭＡＸを超えるとコン
パレータ４１の出力がローレベル（Ｌ）となり、出力リ
アクトル３２に流れるリアクトル電流ＩＬ２が定格電流
ＩＭＡＸを超えるとコンパレータ４２の出力がローレベ
ル（Ｌ）となることから、スイッチング回路部１０より
供給されるリアクトル電流ＩＬ１とスイッチング回路部
２０より供給されるリアクトル電流ＩＬ２に生じたアン
バランスによって一方の電流値が定格電流ＩＭＡＸを超
えた場合、対応するコンパレータ４１または４２の出力
がローレベル（Ｌ）に固定されてしまう。このため、対
応するラッチ回路４６または４７に保持される値は、出
力電圧Ｖｏのレベルに関わらずローレベル（Ｌ）となる
ので、対応するスイッチング回路部１０または２０にお
いては、スイッチ素子１１（２１）がオフ状態に固定さ
れ、スイッチ素子１２（２２）がオン状態に固定される
ことになる。
いては、上述のとおり、出力リアクトル３１に流れるリ
アクトル電流ＩＬ１が定格電流ＩＭＡＸを超えるとコン
パレータ４１の出力がローレベル（Ｌ）となり、出力リ
アクトル３２に流れるリアクトル電流ＩＬ２が定格電流
ＩＭＡＸを超えるとコンパレータ４２の出力がローレベ
ル（Ｌ）となることから、スイッチング回路部１０より
供給されるリアクトル電流ＩＬ１とスイッチング回路部
２０より供給されるリアクトル電流ＩＬ２に生じたアン
バランスによって一方の電流値が定格電流ＩＭＡＸを超
えた場合、対応するコンパレータ４１または４２の出力
がローレベル（Ｌ）に固定されてしまう。このため、対
応するラッチ回路４６または４７に保持される値は、出
力電圧Ｖｏのレベルに関わらずローレベル（Ｌ）となる
ので、対応するスイッチング回路部１０または２０にお
いては、スイッチ素子１１（２１）がオフ状態に固定さ
れ、スイッチ素子１２（２２）がオン状態に固定される
ことになる。
【００３２】これにより、対応するスイッチング回路部
１０または２０からは電力の伝送が行われなくなるの
で、リアクトル電流は減少する。そして、リアクトル電
流が定格電流ＩＭＡＸ以下に戻ると、コンパレータ４１
または４２の出力は再びハイレベル（Ｈ）となり、通常
動作に復帰する。
１０または２０からは電力の伝送が行われなくなるの
で、リアクトル電流は減少する。そして、リアクトル電
流が定格電流ＩＭＡＸ以下に戻ると、コンパレータ４１
または４２の出力は再びハイレベル（Ｈ）となり、通常
動作に復帰する。
【００３３】以上の動作により、本実施態様にかかるス
イッチング電源装置においては、リアクトル電流ＩＬ１
とリアクトル電流ＩＬ２のアンバランスが抑制されるこ
とから、これに起因するリップルを低減することが可能
となる。
イッチング電源装置においては、リアクトル電流ＩＬ１
とリアクトル電流ＩＬ２のアンバランスが抑制されるこ
とから、これに起因するリップルを低減することが可能
となる。
【００３４】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００３５】例えば、上記実施態様においては、スイッ
チング回路部及び出力リアクトルを２組設けてこれらを
並列接続しているが、本発明において並列に設けられる
スイッチング回路部及び出力リアクトルの数としては２
組に限定されるものではなく、３組以上のスイッチング
回路部及び出力リアクトルを用いてこれらを並列接続し
ても構わない。
チング回路部及び出力リアクトルを２組設けてこれらを
並列接続しているが、本発明において並列に設けられる
スイッチング回路部及び出力リアクトルの数としては２
組に限定されるものではなく、３組以上のスイッチング
回路部及び出力リアクトルを用いてこれらを並列接続し
ても構わない。
【００３６】また、上記各実施態様にかかるスイッチン
グ電源装置においては、コンパレータ４３にて出力電圧
Ｖｏと基準電圧Ｖｒｅｆとを直接比較することによっ
て、現在の出力電圧Ｖｏと目標値との比較を行っている
が、抵抗を用いた分圧回路により出力電圧Ｖｏを分圧
し、得られた電圧と基準電圧Ｖｒｅｆとを比較すること
によって、現在の出力電圧Ｖｏと目標値との比較を行っ
ても構わない。
グ電源装置においては、コンパレータ４３にて出力電圧
Ｖｏと基準電圧Ｖｒｅｆとを直接比較することによっ
て、現在の出力電圧Ｖｏと目標値との比較を行っている
が、抵抗を用いた分圧回路により出力電圧Ｖｏを分圧
し、得られた電圧と基準電圧Ｖｒｅｆとを比較すること
によって、現在の出力電圧Ｖｏと目標値との比較を行っ
ても構わない。
【００３７】さらに、上記各実施態様にかかるスイッチ
ング電源装置においては、コンパレータ４１〜４３を用
いてアナログ電圧値の比較を行っているが、Ａ／Ｄコン
バータを用いて検出電圧ＶＬ１、ＶＬ２及び出力電圧Ｖ
ｏをデジタル値に変換するとともに、定格値ＶＩＭＡＸ
及び基準電圧Ｖｒｅｆとしてデジタル値を用いることに
よって、デジタル的な比較を行っても構わない。
ング電源装置においては、コンパレータ４１〜４３を用
いてアナログ電圧値の比較を行っているが、Ａ／Ｄコン
バータを用いて検出電圧ＶＬ１、ＶＬ２及び出力電圧Ｖ
ｏをデジタル値に変換するとともに、定格値ＶＩＭＡＸ
及び基準電圧Ｖｒｅｆとしてデジタル値を用いることに
よって、デジタル的な比較を行っても構わない。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
非常に簡単な方法によって、並列運転方式によるスイッ
チング電源装置のリップルを抑制することが可能とな
る。
非常に簡単な方法によって、並列運転方式によるスイッ
チング電源装置のリップルを抑制することが可能とな
る。
【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の回路図である。
グ電源装置の回路図である。
【図２】制御回路４０の回路図である。
【図３】図２に示す制御回路４０の動作を示すタイミン
グ図である。
グ図である。
１ 入力電源端子
２ 出力電源端子
３ 入力コンデンサ
４ 負荷
１０，２０ スイッチング回路部
１１，１２，２１，２２ スイッチ素子
３０ 出力回路部
３１，３２ 出力リアクトル
３３ 出力コンデンサ
３４，３５ リアクトル電流検出回路
４０ 制御回路
４１〜４３ コンパレータ
４４，４５ アンドゲート
４６，４７ ラッチ回路
５０ ドライバ回路
５１，５３ バッファ
５２，５４ インバータ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川崎 浩司
東京都中央区日本橋一丁目13番１号 ティ
ーディーケイ株式会社内
Ｆターム(参考） 5H730 AA16 AS01 AS04 BB14 BB57
BB82 BB88 EE13 FD01 FD51
FF01 FF06
Claims (5)
- 【請求項１】 複数のスイッチング回路部及びこれら複
数のスイッチング回路部にそれぞれ対応する複数の出力
リアクトルが並列接続されたスイッチング電源装置を制
御する制御回路であって、前記複数の出力リアクトルの
うち所定の出力リアクトルに流れるリアクトル電流が所
定の電流値を超えたことに応答して、前記複数のスイッ
チング回路部のうち前記所定の出力リアクトルに対応す
るスイッチング回路部による電力伝送を停止させること
を特徴とする制御回路。 - 【請求項２】 前記制御回路が、前記スイッチング電源
装置の出力電圧またはこれに対応する電圧と基準電圧と
を比較するコンパレータと、クロック信号に応答して前
記コンパレータの出力をラッチする複数のラッチ回路で
あって前記複数のスイッチング回路部にそれぞれ対応す
る複数のラッチ回路とを含んでいることを特徴とする請
求項１に記載の制御回路。 - 【請求項３】 前記複数の出力リアクトルのうち所定の
出力リアクトルに流れるリアクトル電流が前記所定の電
流値を超えたことに応答して、前記複数のラッチ回路の
うち前記所定の出力リアクトルに対応するラッチ回路の
保持値を固定する手段をさらに備えることを特徴とする
請求項２に記載の制御回路。 - 【請求項４】 並列接続された複数のスイッチング回路
部と、前記複数のスイッチング回路部にそれぞれ対応す
る並列接続された複数の出力リアクトルと、前記複数の
スイッチング回路部の動作を制御する制御回路とを備え
るスイッチング電源装置であって、前記制御回路は、前
記複数の出力リアクトルのうち所定の出力リアクトルに
流れるリアクトル電流が所定の電流値を超えたことに応
答して、前記複数のスイッチング回路部のうち前記所定
の出力リアクトルに対応するスイッチング回路部による
電力伝送を停止させることを特徴とするスイッチング電
源装置。 - 【請求項５】 前記制御回路が、基準電圧に基づいて前
記スイッチング電源装置の出力電圧をデルタシグマ変調
しこれをラッチする複数のラッチ回路と、前記複数の出
力リアクトルのうち所定の出力リアクトルに流れるリア
クトル電流が前記所定の電流値を超えたことに応答し
て、前記複数のラッチ回路のうち前記所定の出力リアク
トルに対応するラッチ回路の保持値を固定する手段とを
備えることを特徴とする請求項４に記載のスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071198A JP2003274650A (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071198A JP2003274650A (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003274650A true JP2003274650A (ja) | 2003-09-26 |
Family
ID=29201543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002071198A Pending JP2003274650A (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003274650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| JP2009065802A (ja) * | 2007-09-07 | 2009-03-26 | Toyota Motor Corp | スイッチング電源装置 |
-
2002
- 2002-03-15 JP JP2002071198A patent/JP2003274650A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| JP2009065802A (ja) * | 2007-09-07 | 2009-03-26 | Toyota Motor Corp | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10447160B2 (en) | Pulse width control for switching mode power converters | |
| EP1691473B1 (en) | PWM controller with dual-edge modulation using dual ramps for fast response | |
| US7202644B2 (en) | DC—DC converting method and apparatus | |
| TWI581547B (zh) | 用於限制轉換器之電流的裝置、調變器和方法 | |
| US8928424B2 (en) | Duty cycle translator methods and apparatus | |
| US7872458B2 (en) | DC-to-DC converter | |
| US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| US7489118B2 (en) | Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples | |
| JP5786368B2 (ja) | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 | |
| JP3624186B2 (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| US20210194350A1 (en) | Low pass filter, switch control circuit, driving system, chip and method | |
| CN109256945B (zh) | 用于提供最小on时间的pwm控制方案 | |
| JP2008263714A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータおよび電源電圧供給方法 | |
| CN111614238A (zh) | 多相直流对直流电源转换器及其驱动方法 | |
| US11381160B2 (en) | Variable switching frequency switched tank converters and associated methods | |
| US7816901B2 (en) | PWM modulator for scalable converters | |
| JP2003274650A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| US7486122B1 (en) | Digitized method for generating pulse width modulation signals | |
| TW202226723A (zh) | 升降壓變換器控制系統 | |
| JP4310982B2 (ja) | 非絶縁型降圧コンバータおよびそれを用いた電子装置 | |
| JP2003289664A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| WO2023182052A1 (ja) | 規模拡張型スケーラブル電源システム | |
| TWI786549B (zh) | 可擴增多相切換式轉換電路及其轉換電路模組與控制方法 | |
| US20240022168A1 (en) | Controller of power conversion circuit and operating method thereof | |
| US12009823B2 (en) | Pulse width modulation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041117 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |