JP2003273517A - Multilayer circuit board and method for manufacturing the same - Google Patents

Multilayer circuit board and method for manufacturing the same

Info

Publication number
JP2003273517A
JP2003273517A JP2002076548A JP2002076548A JP2003273517A JP 2003273517 A JP2003273517 A JP 2003273517A JP 2002076548 A JP2002076548 A JP 2002076548A JP 2002076548 A JP2002076548 A JP 2002076548A JP 2003273517 A JP2003273517 A JP 2003273517A
Authority
JP
Japan
Prior art keywords
circuit board
solder
conductor
powder
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002076548A
Other languages
Japanese (ja)
Inventor
Kei Nakamura
圭 中村
Satoshi Tanigawa
聡 谷川
Toshikazu Baba
俊和 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2002076548A priority Critical patent/JP2003273517A/en
Publication of JP2003273517A publication Critical patent/JP2003273517A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer circuit board having high connection reliability in mounting components and to provide a method for manufacturing it. <P>SOLUTION: This multilayer circuit board 100 is formed with conductor layers 1 and 8 configuring wiring circuits on the both sides of an insulating layer 2. The respective wiring circuits formed on both sides are electrically connected through a via hole 2a where a solder conductor 9 diffused with metallic power 3 is packed, and an alloy formed of metal configuring the wiring circuits and metal configuring the solder conductor 9 having a melting temperature higher than a component mounting temperature is formed in the via hole 2. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、配線回路の電気的
接続が、半田製導電体が充填されたビアホールによって
なされた多層回路基板及びその製造方法に関し、特に、
部品実装時にも高い接続信頼性を有する多層回路基板及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board in which electrical connection of a wiring circuit is made by a via hole filled with a solder conductor and a method for manufacturing the same, and more particularly,
The present invention relates to a multilayer circuit board having high connection reliability even when components are mounted, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、多層回路基板の電気的な層間接続
法として、ビアホールを用いた層間接続法が種々知られ
ている。より具体的には、銅粉末や銀粉末等の金属粉末
を樹脂中に分散させたものをビアホール内に充填した
り、銅メッキによってビアホール内を充填する方法が提
案されている。このような背景下、本発明の発明者ら
も、半田製導電体(半田粉末、粘着付与樹脂等から形成
される導電体)をビアホールに充填することにより層間
接続された多層回路基板を提案している。
2. Description of the Related Art In recent years, various interlayer connection methods using via holes are known as electrical interlayer connection methods for multilayer circuit boards. More specifically, a method has been proposed in which a metal powder such as copper powder or silver powder dispersed in a resin is filled in the via hole, or the via hole is filled by copper plating. Against this background, the inventors of the present invention have also proposed a multilayer circuit board in which interlayer connection is made by filling a via hole with a conductor made of solder (a conductor formed of solder powder, tackifying resin, etc.). ing.

【0003】しかしながら、前記半田製導電体がビアホ
ールに充填された多層回路基板に対して、チップ等の部
品を実装する場合、前記半田製導電体に起因した接続不
良が生じる場合がある。これは、部品実装時に、多層回
路基板自体が250℃以上の温度に曝されて半田製導電
体が再溶融することにより、ビアホール周辺部の密着力
が不十分である場合、再溶融した半田製導電体が、導体
層と絶縁層との界面に流動して接続不良を招くことが原
因である。
However, when a component such as a chip is mounted on the multilayer circuit board in which the via conductor is filled with the solder conductor, a connection failure may occur due to the solder conductor. This is because when the multilayer circuit board itself is exposed to a temperature of 250 ° C. or higher during component mounting and the solder conductor remelts, and the adhesion around the via hole is insufficient, the remelted solder This is because the conductor flows to the interface between the conductor layer and the insulating layer and causes poor connection.

【0004】[0004]

【発明が解決しようとする課題】本発明は、斯かる従来
技術の問題点を解決するべくなされたものであり、部品
実装時にも高い接続信頼性を有する多層回路基板及びそ
の製造方法を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and provides a multilayer circuit board having high connection reliability even when components are mounted, and a manufacturing method thereof. This is an issue.

【0005】[0005]

【課題を解決するための手段】斯かる課題を解決するべ
く、本発明は、請求項1に記載の如く、絶縁層の両面に
配線回路を構成する導体層が形成された多層回路基板で
あって、前記両面にそれぞれ形成された各配線回路は、
金属粉末を分散した半田製導電体が充填されたビアホー
ルによって電気的に接続されており、前記ビアホール内
には、前記配線回路を構成する金属と、半田製導電体を
構成する金属とからなり、部品実装温度よりも高い溶融
温度を有する合金が形成されていることを特徴とする多
層回路基板を提供するものである。
In order to solve such a problem, the present invention provides a multi-layer circuit board having conductor layers for forming a wiring circuit formed on both surfaces of an insulating layer as described in claim 1. Then, the wiring circuits formed on the both sides are
It is electrically connected by a via hole filled with a solder electric conductor in which a metal powder is dispersed, and in the via hole, a metal that constitutes the wiring circuit and a metal that constitutes the solder electric conductor, It is intended to provide a multilayer circuit board characterized in that an alloy having a melting temperature higher than a component mounting temperature is formed.

【0006】請求項1に係る発明は、半田製導電体に金
属粉末(例えばニッケルなど)を分散することにより、
当該金属粉末を核として、配線回路を構成する金属(例
えば銅など)と、半田製導電体を構成する金属(例えば
スズなど)との合金が、ビアホール全体に形成されるこ
とを本発明の発明者らが見出し、完成したものである。
例えば、銅とスズの合金であるCu6Sn5は415℃以
上の溶融温度を有し、Cu3Snであればさらに高い溶
融温度を有する。一方、部品実装温度は、半田溶融温度
の近辺とされるのが通常であるため、先に例示した銅と
スズとの合金は、部品実装温度(半田溶融温度)よりも
高い溶融温度であると言える。請求項1に係る発明は、
銅とスズとの合金に限らず、配線回路を構成する金属
と、半田製導電体を構成する金属との合金が、部品実装
温度よりも高い溶融温度を有する限りにおいて、種々の
構成を含むものであり、前記合金が前記金属粉末を核と
してビアホール全体に形成されるため、部品実装時にも
高い接続信頼性を得ることが可能である。
According to the first aspect of the invention, by dispersing a metal powder (for example, nickel) in the solder-made conductor,
According to the present invention, an alloy of a metal (for example, copper) that constitutes a wiring circuit and a metal (for example, tin) that constitutes a solder-made conductor is formed in the entire via hole with the metal powder as a core. They were found and completed.
For example, Cu 6 Sn 5, which is an alloy of copper and tin, has a melting temperature of 415 ° C. or higher, and Cu 3 Sn has a higher melting temperature. On the other hand, since the component mounting temperature is usually around the solder melting temperature, the above-exemplified alloy of copper and tin has a melting temperature higher than the component mounting temperature (solder melting temperature). I can say. The invention according to claim 1 is
Not limited to alloys of copper and tin, as long as the alloy of the metal forming the wiring circuit and the metal forming the solder conductor has a melting temperature higher than the component mounting temperature, various configurations are included. Since the alloy is formed in the entire via hole with the metal powder as a core, it is possible to obtain high connection reliability even when mounting components.

【0007】好ましくは、請求項2に記載の如く、前記
配線回路を構成する導体層は、銅層とされる。
Preferably, the conductor layer forming the wiring circuit is a copper layer.

【0008】また、ビアホールに充填される半田製導電
体を構成する金属は、その製造工程で溶融し、当該溶融
した金属が配線回路と接触することにより、配線回路を
構成する金属が一部溶融することになる。換言すれば、
配線回路が前記溶融した金属に浸漬されて、当該配線回
路を構成する金属の一部が溶出することになる。溶出し
た金属は、前述のように、ビアホール内に分散された金
属粉末を核として、半田製導電体を構成する金属と合金
を形成する。従って、請求項3に記載の如く、前記配線
回路は、前記合金の形成によって一部侵食された状態と
なる。
Further, the metal constituting the conductor made of solder filled in the via hole is melted in the manufacturing process, and the molten metal comes into contact with the wiring circuit, so that the metal constituting the wiring circuit is partially melted. Will be done. In other words,
The wiring circuit is immersed in the molten metal, and a part of the metal forming the wiring circuit is eluted. As described above, the eluted metal forms an alloy with the metal forming the solder-made conductor by using the metal powder dispersed in the via hole as a nucleus. Therefore, as described in claim 3, the wiring circuit is partially eroded by the formation of the alloy.

【0009】好ましくは、請求項4に記載の如く、前記
半田製導電体は、Sn、Pb、Ag、Cu、Bi及びZ
nから選ばれる少なくとも一種の金属か、若しくは、こ
れらの金属の合金からなる。
Preferably, the solder conductor is Sn, Pb, Ag, Cu, Bi and Z.
It is composed of at least one metal selected from n or an alloy of these metals.

【0010】好ましくは、請求項5に記載の如く、前記
ビアホール内に形成されている合金は、Sn及びCuを
主成分とする合金とされる。
Preferably, as described in claim 5, the alloy formed in the via hole is an alloy containing Sn and Cu as main components.

【0011】好ましくは、請求項6に記載の如く、前記
金属粉末は、融点が350℃以上とされる。
Preferably, the melting point of the metal powder is 350 ° C. or higher.

【0012】好ましくは、請求項7に記載の如く、前記
金属粉末は、Ni、Au、Ag、Cu、Fe、Al、C
r、Pd、Co及びRhから選ばれる少なくとも一種の
金属か、若しくは、これらの金属の合金とされる。
[0012] Preferably, the metal powder is Ni, Au, Ag, Cu, Fe, Al or C.
At least one metal selected from r, Pd, Co and Rh, or an alloy of these metals is used.

【0013】好ましくは、請求項8に記載の如く、前記
半田製導電体は、半田粉末を含有するペーストの充填及
び熱圧着によって形成される。
Preferably, as described in claim 8, the solder conductor is formed by filling a paste containing a solder powder and thermocompression bonding.

【0014】また、本発明は、請求項1から8のいずれ
かに記載の多層回路基板を製造する方法であって、第1
の導体層の上に開口部を有する熱硬化性接着剤層を形成
する工程、或いは、第1の導体層の上に熱硬化性接着剤
層を形成した後に開口部を形成する工程と、前記開口部
に、半田粉末及び金属粉末を5〜50℃で充填する工程
と、前記半田粉末及び金属粉末が充填された前記開口部
を含む前記熱硬化性接着剤層の上に第2の導体層を形成
する工程と、前記半田粉末を加熱溶融して、前記第1の
導体層と前記第2の導体層とを電気的に接続する工程と
を含むことを特徴とする多層回路基板の製造方法をも提
供するものである。
The present invention also provides a method for manufacturing a multilayer circuit board according to any one of claims 1 to 8, which is a first method.
Forming a thermosetting adhesive layer having an opening on the conductor layer, or forming an opening after forming the thermosetting adhesive layer on the first conductor layer; A step of filling the opening with solder powder and a metal powder at 5 to 50 ° C., and a second conductor layer on the thermosetting adhesive layer including the opening filled with the solder powder and the metal powder And a step of heating and melting the solder powder to electrically connect the first conductor layer and the second conductor layer to each other. Is also provided.

【0015】[0015]

【発明の実施の形態】以下、添付図面を参照しつつ、本
発明に係る多層回路基板の製造方法の一実施形態につい
て説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a method for manufacturing a multilayer circuit board according to the present invention will be described below with reference to the accompanying drawings.

【0016】図1は、本発明に係る多層回路基板の製造
方法の一実施形態(本実施形態では両面回路基板の製造
方法)を示す説明図であり、図1(a)〜(h)の各々
は、各工程における部材の縦断面図を示す。
FIG. 1 is an explanatory view showing an embodiment (a method for manufacturing a double-sided circuit board in this embodiment) of a method for manufacturing a multilayer circuit board according to the present invention. Each shows the longitudinal cross-sectional view of the member in each process.

【0017】本実施形態に係る方法では、まず、図1
(a)に示すように、第1の導体層1(本実施形態では
銅箔とされており、以下、第1の銅箔1という)の上
に、熱硬化性接着剤層2(以下、適宜熱硬化性接着剤2
という)をBステージ状態(熱硬化性接着剤が所定の形
状を保持できる程度まで硬化された硬化途中の状態)で
形成した後、図1(b)に示すように、熱硬化性接着剤
層2に開口部2aを形成する。
In the method according to the present embodiment, first, as shown in FIG.
As shown in (a), a thermosetting adhesive layer 2 (hereinafter, referred to as “first copper foil 1”, which is a copper foil in the present embodiment) is provided on the first conductor layer 1 (hereinafter, referred to as “first copper foil 1”). Suitable thermosetting adhesive 2
Is formed in a B stage state (a state in which the thermosetting adhesive is being cured to the extent that the thermosetting adhesive can retain a predetermined shape), and then the thermosetting adhesive layer is formed as shown in FIG. 1 (b). The opening 2a is formed in 2.

【0018】熱硬化性接着剤2は、配線回路基板の接着
剤層に通常使用され、Bステージ状態とすることができ
る限りにおいて、特に制限されるものではなく、例え
ば、アクリル系接着剤、エポキシ系接着剤、アミドイミ
ド系接着剤、ポリイミド系接着剤、及び、これらの熱硬
化性接着剤を混合したものが用いられる。なお、熱硬化
性接着剤2は、その硬化温度が、100℃以上、好まし
くは、125〜200℃のものが好ましく用いられる。
The thermosetting adhesive 2 is not particularly limited as long as it is usually used for an adhesive layer of a printed circuit board and can be in a B stage state, and for example, an acrylic adhesive or epoxy. A system adhesive, an amide imide adhesive, a polyimide adhesive, and a mixture of these thermosetting adhesives are used. The thermosetting adhesive 2 having a curing temperature of 100 ° C. or higher, preferably 125 to 200 ° C. is preferably used.

【0019】前述のように、第1の銅箔1の上に、熱硬
化性接着剤層2をBステージ状態で形成するには、例え
ば、熱硬化性接着剤を含む溶液を、第1の銅箔1の上に
塗布した後、加熱して乾燥させると同時にBステージ状
態とするか、或いは、予めBステージ状態とされた熱硬
化性接着剤からなる接着シートを第1の銅箔1の上に、
加熱及び/又は加圧することにより積層(仮接着)すれ
ば良い。
As described above, in order to form the thermosetting adhesive layer 2 on the first copper foil 1 in the B stage state, for example, a solution containing the thermosetting adhesive is applied to the first copper foil 1. After being applied on the copper foil 1, it is heated and dried to be in the B stage state at the same time, or an adhesive sheet made of a thermosetting adhesive which has been in the B stage state in advance is applied to the first copper foil 1. above,
Lamination (temporary adhesion) may be performed by heating and / or pressing.

【0020】また、熱硬化性接着剤層2に開口部2aを
形成するには、例えば、YAGレーザなどのレーザを用
いて開口し形成すれば良い。開口部2aの大きさは、例
えば、円形である場合には、その直径が50〜300μ
m、好ましくは、50〜200μmとされる。なお、第
1の銅箔1の上に熱硬化性接着剤層2を形成した後に開
口部2aを形成するのではなく、第1の銅箔1の上に予
め開口部2aが形成された熱硬化性接着剤層2を形成す
るようにしても良い。この場合には、例えば、熱硬化性
接着剤からなる接着シートに、ドリルやパンチなどを用
いて予め開口部2aを開口し形成し、これを熱硬化性接
着剤層2として第1の銅箔1の上に積層すれば良い。
To form the opening 2a in the thermosetting adhesive layer 2, for example, a laser such as a YAG laser may be used to form the opening. When the opening 2a has a circular shape, for example, its diameter is 50 to 300 μm.
m, preferably 50 to 200 μm. It should be noted that instead of forming the opening 2a after forming the thermosetting adhesive layer 2 on the first copper foil 1, the heat in which the opening 2a is previously formed on the first copper foil 1 is formed. The curable adhesive layer 2 may be formed. In this case, for example, an opening 2a is formed in advance on a bonding sheet made of a thermosetting adhesive by using a drill, a punch or the like, and this is used as the thermosetting adhesive layer 2 for the first copper foil. It may be stacked on top of 1.

【0021】また、図1(a)に示す工程において、熱
硬化性接着剤層2には、第1の銅箔1と接触している表
面と反対側の表面に、後述する金属粉末3及び半田粉末
4の充填工程において半田粉末4が不必要な部分に付着
することを防止するべく、好ましくは、セパレータ5を
積層する。
Further, in the step shown in FIG. 1A, the thermosetting adhesive layer 2 has a metal powder 3 and a metal powder 3 to be described later on the surface opposite to the surface in contact with the first copper foil 1. In order to prevent the solder powder 4 from adhering to unnecessary portions in the step of filling the solder powder 4, the separator 5 is preferably laminated.

【0022】セパレータ5としては、例えば、ポリエス
テル樹脂、ポリエチレンナフタレート樹脂、ポリイミド
樹脂などの合成樹脂のフィルムが用いられ、その厚み
は、7.5〜50μmとされる。なお、セパレータ5
は、開口部2aが形成される前の熱硬化性接着剤層2の
表面に貼着しておき、熱硬化性接着剤層2に開口部2a
を形成する際に、当該開口部2aに相当する箇所が同時
に開口されるようにすれば良い。
As the separator 5, for example, a film of synthetic resin such as polyester resin, polyethylene naphthalate resin or polyimide resin is used, and the thickness thereof is set to 7.5 to 50 μm. The separator 5
Is attached to the surface of the thermosetting adhesive layer 2 before the opening 2a is formed, and the opening 2a is formed in the thermosetting adhesive layer 2.
When forming, the portion corresponding to the opening 2a may be opened at the same time.

【0023】次に、図1(c)に示すように、熱硬化性
接着剤層2の開口部2aに、所定量で混合した金属粉末
3及び半田粉末4を5〜50℃で充填する。
Next, as shown in FIG. 1 (c), the opening 2a of the thermosetting adhesive layer 2 is filled with the metal powder 3 and the solder powder 4 mixed in a predetermined amount at 5 to 50.degree.

【0024】半田粉末4は、特に制限されるものでは無
いが、例えば、Sn/Ag、Sn/Cu、Sn/Znな
どからなる二元系組成や、Sn/Ag/Cu、Sn/A
g/Cu/Biなどからなる多元系組成のものを用いる
ことができる。また、半田粉末4の平均粒子径として
は、50μm以下、好ましくは、20μm以下のものが
用いられる。
The solder powder 4 is not particularly limited, but may be, for example, a binary composition of Sn / Ag, Sn / Cu, Sn / Zn, Sn / Ag / Cu, Sn / A.
A multi-component composition of g / Cu / Bi or the like can be used. The average particle diameter of the solder powder 4 is 50 μm or less, preferably 20 μm or less.

【0025】金属粉末3は、Ni、Au、Ag、Cu、
Fe、Al、Cr、Pd、Co及びRhから選ばれる少
なくとも一種の金属か、若しくは、これらの金属の合金
が好適に用いられる。また、金属粉末3の平均粒子径と
しては、50μm以下、好ましくは、20μm以下のも
のが用いられる。
The metal powder 3 is made of Ni, Au, Ag, Cu,
At least one metal selected from Fe, Al, Cr, Pd, Co and Rh, or an alloy of these metals is preferably used. The average particle size of the metal powder 3 is 50 μm or less, preferably 20 μm or less.

【0026】なお、半田粉末4に対する金属粉末3の混
合比は、0.1〜60重量%とするのが好ましい。この
範囲より小さいと、開口部2a内において金属粉末3の
分散性が確保できず、前記範囲より大きいと、金属粉末
3同士の凝集が発生し、半田粉末4同士の溶融一体化を
妨げるからである。
The mixing ratio of the metal powder 3 to the solder powder 4 is preferably 0.1 to 60% by weight. If it is smaller than this range, the dispersibility of the metal powder 3 cannot be ensured in the opening 2a, and if it is larger than the above range, the metal powders 3 agglomerate with each other and the melt integration of the solder powders 4 is hindered. is there.

【0027】熱硬化性接着剤層2の開口部2aに対して
各粉末を充填するには、まず、半田粉末4及び金属粉末
3を溶剤6に配合して半田ペースト7を調整し、セパレ
ータ5をマスクとして、半田ペースト7を5〜50℃、
好ましくは、10〜30℃、より具体的には、常温下に
おいて、開口部2aに対して適量(相当量程度)で印刷
すればよい。なお、常温下とは、特に加熱しない室温雰
囲気下のことを意味する。
In order to fill each powder into the opening 2a of the thermosetting adhesive layer 2, first, the solder powder 4 and the metal powder 3 are mixed with the solvent 6 to prepare the solder paste 7, and the separator 5 is added. The solder paste 7 as a mask at 5 to 50 ° C.
Preferably, printing is performed in an appropriate amount (about an equivalent amount) on the opening 2a at 10 to 30 ° C., more specifically, at room temperature. It should be noted that "at room temperature" means an atmosphere at room temperature in which heating is not performed.

【0028】溶剤6としては、特に制限はないが、後述
する乾燥工程において、75〜200℃、好ましくは、
75〜160℃の範囲で乾燥除去が可能な溶剤6を選択
することが好ましい。75℃より低い温度で乾燥可能な
溶剤6を選択すると、半田ペースト7の保存安定性や連
続印刷性が低下する場合があり、200℃より高い温度
で乾燥可能な溶剤6を選択すると、乾燥工程において熱
硬化性接着剤層2の硬化が進み、後述する第2の導体層
8(本実施形態では銅箔とされており、以下、第2の銅
箔8という)との界面の接着強度が低下する場合がある
からである。
The solvent 6 is not particularly limited, but in the drying step described below, it is preferably 75 to 200 ° C., preferably
It is preferable to select the solvent 6 that can be removed by drying in the range of 75 to 160 ° C. If the solvent 6 that can be dried at a temperature lower than 75 ° C. is selected, the storage stability and continuous printability of the solder paste 7 may decrease, and if the solvent 6 that can be dried at a temperature higher than 200 ° C. is selected, the drying step In the above, curing of the thermosetting adhesive layer 2 progresses, and the adhesive strength of the interface with the second conductor layer 8 (which is a copper foil in the present embodiment, which will be referred to as the second copper foil 8 hereinafter) described later is increased. This is because it may decrease.

【0029】より具体的には、溶剤6として、例えば、
脂肪族アルコールに、増粘効果を付与すべく、セルロー
ス系樹脂を添加したもの等が好ましく用いられる。な
お、セルロース系樹脂の添加量は、例えば、半田粉末4
に対して、0.005〜5体積%程度とされる。半田ペ
ースト7は、例えば、半田粉末4、金属粉末3及び溶剤
6を、その体積比が9:1:10程度となる割合で混合
することにより調整することができる。
More specifically, as the solvent 6, for example,
In order to impart a thickening effect to an aliphatic alcohol, a cellulose resin is preferably used. The amount of the cellulosic resin added is, for example, solder powder 4
On the other hand, it is about 0.005 to 5% by volume. The solder paste 7 can be prepared, for example, by mixing the solder powder 4, the metal powder 3, and the solvent 6 in a volume ratio of about 9: 1: 10.

【0030】次に、図1(d)に示すように、乾燥によ
って溶剤6を除去する。溶剤6の乾燥除去は、前述のよ
うに、75〜200℃、好ましくは、76〜160℃の
範囲で所定時間加熱することにより実施される。乾燥時
間は、開口部2aに対する半田ペースト7の充填量や、
第1の銅箔1のサイズ等に応じて適宜決定される。一般
的に、乾燥時間が短過ぎると、溶剤6が開口部2aに残
存して、加熱によりアウトガスの発生を招き、導通不良
の要因となる場合がある。また、逆に乾燥時間が長過ぎ
ると、熱硬化性接着剤層2の硬化が進行し、後述する第
2の銅箔8との界面の接着力が低下する場合がある。以
上の観点より、乾燥時間としては、例えば1〜5分程度
にするのが好ましい。斯かる乾燥工程を経て、図1
(e)に示すように、セパレータ5を剥離する。
Next, as shown in FIG. 1D, the solvent 6 is removed by drying. As described above, the solvent 6 is removed by drying by heating in the range of 75 to 200 ° C., preferably 76 to 160 ° C. for a predetermined time. The drying time depends on the filling amount of the solder paste 7 in the opening 2a,
It is appropriately determined according to the size of the first copper foil 1. In general, if the drying time is too short, the solvent 6 may remain in the opening 2a, causing outgas due to heating, which may cause poor conduction. On the contrary, if the drying time is too long, the thermosetting adhesive layer 2 may be hardened and the adhesive force at the interface with the second copper foil 8 described later may be reduced. From the above viewpoints, the drying time is preferably about 1 to 5 minutes, for example. Through such a drying process, FIG.
As shown in (e), the separator 5 is peeled off.

【0031】次に、図1(f)に示すように、第2の銅
箔8を別途用意し、当該第2の銅箔8を、金属粉末3及
び半田粉末4が充填された開口部2aを含む熱硬化性接
着剤層2の上に積層形成する。
Next, as shown in FIG. 1 (f), a second copper foil 8 is prepared separately, and the second copper foil 8 is filled with the metal powder 3 and the solder powder 4 in the opening 2a. Is laminated on the thermosetting adhesive layer 2 containing.

【0032】斯かる積層は、真空熱プレス装置などの加
熱加圧装置を、第1の銅箔1及び第2の銅箔8の両側に
配置して、加圧及び/又は加熱することにより実施すれ
ば良い。加圧及び/又は加熱の条件は、第1の銅箔1や
第2の銅箔8のサイズ等に応じて適宜決定すれば良い
が、加圧条件としては、例えば、1〜10MPa、好ま
しくは、3〜5MPaとされ、また、加熱条件として
は、例えば、160〜225℃、好ましくは、175〜
200℃とされる。これにより、Bステージ状態である
熱硬化性接着剤層2が硬化して、第2の銅箔8が熱硬化
性接着剤層2を介して第1の銅箔1に接着積層される。
Such lamination is carried out by placing a heating / pressurizing device such as a vacuum hot press device on both sides of the first copper foil 1 and the second copper foil 8 and applying pressure and / or heating. Just do it. The pressurizing and / or heating conditions may be appropriately determined according to the size of the first copper foil 1 and the second copper foil 8 and the like, but the pressurizing conditions are, for example, 1 to 10 MPa, and preferably The heating condition is, for example, 160 to 225 ° C., preferably 175 to 5 MPa.
It is set to 200 ° C. As a result, the thermosetting adhesive layer 2 in the B-stage state is cured, and the second copper foil 8 is adhesively laminated on the first copper foil 1 via the thermosetting adhesive layer 2.

【0033】次に、図1(g)に示すように、半田粉末
4を加熱溶融して、互いに対向する第1の銅箔1と第2
の銅箔8とを電気的に接続する半田製導電体9を形成す
る。ここで、半田粉末4の加熱溶融は、使用する半田粉
末4の溶融温度以上に設定すれば良く、この加熱と共
に、1〜10MPa、好ましくは、3〜5MPaで加圧
することが好ましい。
Next, as shown in FIG. 1 (g), the solder powder 4 is heated and melted, and the first copper foil 1 and the second copper foil 1 facing each other are melted.
A conductor 9 made of solder is formed to electrically connect to the copper foil 8 of. Here, the heating and melting of the solder powder 4 may be set to a temperature equal to or higher than the melting temperature of the solder powder 4 to be used, and with this heating, it is preferable to pressurize at 1 to 10 MPa, preferably 3 to 5 MPa.

【0034】なお、以上に説明した熱硬化性接着剤層2
の硬化、及び、半田粉末4の加熱溶融は、本実施形態の
ようにそれぞれ別工程として順次行っても良いが、適宣
条件を選択して、同一工程で同時に行うことも可能であ
る。
The thermosetting adhesive layer 2 described above is used.
The hardening and the heating and melting of the solder powder 4 may be sequentially performed as separate steps as in the present embodiment, but may be performed simultaneously in the same step by selecting appropriate conditions.

【0035】最後に、図1(h)に示すように、通常の
エッチング法によって、第1の銅箔1及び第2の銅箔8
に配線回路を形成することにより、両面の配線回路が、
半田製導電体9が充填された開口部(ビアホール)2a
によって電気的に接続された両面回路基板100を形成
することができる。
Finally, as shown in FIG. 1 (h), the first copper foil 1 and the second copper foil 8 are formed by an ordinary etching method.
By forming a wiring circuit on the
Opening (via hole) 2a filled with solder conductor 9
Thus, the double-sided circuit board 100 electrically connected can be formed.

【0036】以上に説明した本実施形態に係る製造方法
により得られた両面回路基板100の開口部2a内に
は、配線回路を構成する金属(銅など)と、半田製導電
体9を構成する金属(スズなど)とからなり、部品実装
温度よりも高い溶融温度を有する合金が形成されると共
に、当該合金が金属粉末3を核として開口部2a内全体
に形成されるため、部品実装時にも高い接続信頼性を得
ることが可能である。
In the opening 2a of the double-sided circuit board 100 obtained by the manufacturing method according to the present embodiment described above, the metal (copper or the like) forming the wiring circuit and the solder conductor 9 are formed. An alloy made of metal (such as tin) having a melting temperature higher than the component mounting temperature is formed, and since the alloy is formed in the entire opening 2a with the metal powder 3 as a core, it is also possible to mount the component. It is possible to obtain high connection reliability.

【0037】なお、本実施形態では、第1の銅箔1の上
に第2の銅箔8を積層する態様として説明したが、その
積層数などは何ら限定されるず、例えば、予め配線回路
が形成された2枚の両面回路基板を用意し、これらを積
層すれば、4層回路基板を形成することができる。ま
た、片面回路基板と両面回路基板とを用意し、これらを
積層すれば、3層回路基板を形成することができる。
In this embodiment, the second copper foil 8 is laminated on the first copper foil 1, but the number of laminated layers is not limited. By preparing two double-sided circuit boards on which is formed and stacking these, a four-layer circuit board can be formed. In addition, a single-sided circuit board and a double-sided circuit board are prepared, and these are laminated to form a three-layer circuit board.

【0038】[0038]

【実施例】以下、実施例及び比較例を示すことにより、
本発明の特徴とするところをより一層明らかにする。
[Examples] Hereinafter, by showing Examples and Comparative Examples,
The features of the present invention will be further clarified.

【0039】(実施例1)本実施例では、2枚の銅箔1
0、11(厚み18μm)と、芳香族アミド系接着剤か
らなる接着シート12とを用意した。
Example 1 In this example, two copper foils 1 are used.
0 and 11 (thickness 18 μm) and an adhesive sheet 12 made of an aromatic amide adhesive were prepared.

【0040】図2(a)に示すように、銅箔10の上
に、接着シート12を、更にその上に、厚み12μmの
ポリエチレンナフタレートフィルム13を、真空プレス
装置を用いて、150℃、1.5MPa、3minの条
件で仮接着した。
As shown in FIG. 2A, an adhesive sheet 12 is further provided on the copper foil 10, and a polyethylene naphthalate film 13 having a thickness of 12 μm is further provided thereon at 150 ° C. using a vacuum press machine. Temporary adhesion was performed under the conditions of 1.5 MPa and 3 min.

【0041】次に、図2(b)に示すように、銅箔10
の上に積層された接着シート12の所定箇所に、YAG
レーザを用いて開口部12a(150μmφ)を形成し
た。
Next, as shown in FIG. 2B, the copper foil 10
YAG is attached at a predetermined position of the adhesive sheet 12 laminated on the
The opening 12a (150 μmφ) was formed using a laser.

【0042】次に、図2(c)に示すように、開口部1
2aに、ポリエチレンナフタレートフィルム13をマス
クとし、スクリーン印刷によってSn/Ag系の半田ペ
ースト14(平均粒子径10μm)を印刷した後、16
0℃で5分間乾燥し、半田ペースト14内に含まれる溶
剤成分を除去した。ここで、半田ぺースト14として
は、半田粉末としてのSn/Ag粉末、金属粉末として
のNi粉末、アルコール系溶剤及びエチルセルロース
を、体積比40:10:49.5:0.5で配合したも
のを用いた。
Next, as shown in FIG. 2C, the opening 1
After the Sn / Ag solder paste 14 (average particle diameter 10 μm) is printed on 2a by screen printing using the polyethylene naphthalate film 13 as a mask, 16
It was dried at 0 ° C. for 5 minutes to remove the solvent component contained in the solder paste 14. Here, as the solder paste 14, Sn / Ag powder as solder powder, Ni powder as metal powder, alcohol solvent and ethyl cellulose are mixed in a volume ratio of 40: 10: 49.5: 0.5. Was used.

【0043】次に、図2(d)に示すように、ポリエチ
レンナフタレートフィルム13を剥離した後、開口部1
2aに半田粉末及びNi粉末が充填された基材15上
に、銅箔11を積層し、真空下(10mmHg以下)に
おいて、加熱加圧(200℃、3MPa、30分間)す
ることにより、これらを一体化させた。なお、この状態
において、接着シート12は、絶縁層16となる。
Next, as shown in FIG. 2D, after the polyethylene naphthalate film 13 is peeled off, the opening 1
By laminating the copper foil 11 on the base material 15 in which 2a is filled with solder powder and Ni powder, and heating and pressurizing (200 ° C., 3 MPa, 30 minutes) under vacuum (10 mmHg or less), these are Integrated. In this state, the adhesive sheet 12 becomes the insulating layer 16.

【0044】次に、図2(e)に示すように、真空加圧
下(10mmHg以下、3MPa)において、半田粉末
の溶融温度以上(250℃)に昇温し、溶融一体化され
た半田製導電体17を形成した。
Next, as shown in FIG. 2 (e), under vacuum pressure (10 mmHg or less, 3 MPa), the temperature is raised to the melting temperature of the solder powder or higher (250 ° C.), and the melted and integrated solder conductive material is obtained. Body 17 was formed.

【0045】最後に、図2(f)に示すように、エッチ
ング法によって、銅箔10、11に配線回路10a、1
1aを形成し、両面回路基板200を得た。
Finally, as shown in FIG. 2 (f), the wiring circuits 10a, 1 are formed on the copper foils 10, 11 by an etching method.
1a was formed to obtain a double-sided circuit board 200.

【0046】(実施例2)本実施例では、2枚の両面回
路基材18、19(商品名「ESPANEX」、Cu/
PI/Cu=18/13/18μm)と、芳香族アミド
系接着剤からなる接着シート20とを用意した。
(Embodiment 2) In this embodiment, two double-sided circuit substrates 18, 19 (trade name "ESPANEX", Cu /
PI / Cu = 18/13/18 μm) and an adhesive sheet 20 made of an aromatic amide adhesive were prepared.

【0047】図3(a)に示すように、両面回路基材1
8の上に、接着シート20を、更にその上に、厚み12
μmのポリエチレンナフタレートフィルム21を、真空
プレス装置を用いて、150℃、1.5MPa、3mi
nの条件で仮接着した。
As shown in FIG. 3A, the double-sided circuit substrate 1
8, an adhesive sheet 20 is further provided thereon, and a thickness 12
The polyethylene naphthalate film 21 having a thickness of 150 μm was used at 150 ° C. and 1.5 MPa for 3 mi using a vacuum press machine.
Temporary adhesion was performed under the condition of n.

【0048】次に、図3(b)に示すように、両面回路
基材18の配線回路18a上に積層された接着シート2
0の所定箇所に、YAGレーザを用いて開口部20a
(150μmφ)を形成した。
Next, as shown in FIG. 3B, the adhesive sheet 2 laminated on the wiring circuit 18a of the double-sided circuit substrate 18.
Opening 20a using a YAG laser at a predetermined position of 0
(150 μmφ) was formed.

【0049】次に、図3(c)に示すように、開口部2
0aに、ポリエチレンナフタレートフィルム21をマス
クとし、スクリーン印刷によってSn/Ag系の半田ペ
ースト22(平均粒子径10μm)を印刷した後、16
0℃で5分間乾燥し、半田ペースト22内に含まれる溶
剤成分を除去した。ここで、半田ペースト22として
は、半田粉末としてのSn/Ag粉末、金属粉末として
のNi粉末、アルコール系溶剤及びエチルセルロース
を、体積比40:10:49.5:0.5で配合したも
のを用いた。
Next, as shown in FIG. 3C, the opening 2
0a is printed with a Sn / Ag solder paste 22 (average particle diameter 10 μm) by screen printing using the polyethylene naphthalate film 21 as a mask.
It was dried at 0 ° C. for 5 minutes to remove the solvent component contained in the solder paste 22. Here, as the solder paste 22, Sn / Ag powder as solder powder, Ni powder as metal powder, alcohol solvent and ethyl cellulose are mixed in a volume ratio of 40: 10: 49.5: 0.5. Using.

【0050】次に、図3(d)に示すように、ポリエチ
レンナフタレートフィルム21を剥離した後、開口部2
0aに半田粉末及びNi粉末が充填された両面回路基材
18と、配線回路19aが形成された両面回路基材19
とを、それぞれ位置合わせして積層し、真空下(10m
mHg以下)で、加熱加圧(200℃、3MPa、30
分間)することにより、これらを一体化させた。なお、
この状態では、接着シート20は、接着剤層23とな
る。
Next, as shown in FIG. 3D, after the polyethylene naphthalate film 21 is peeled off, the opening 2 is formed.
Double-sided circuit board 18 in which solder powder and Ni powder are filled in 0a, and double-sided circuit board 19 in which wiring circuit 19a is formed
And are aligned with each other and laminated, and under vacuum (10 m
mHg or less), heating and pressurization (200 ° C., 3 MPa, 30
These were integrated by carrying out (for a minute). In addition,
In this state, the adhesive sheet 20 becomes the adhesive layer 23.

【0051】次に、図3(e)に示すように、真空加圧
下(10mmHg以下、3MPa)において、半田粉末
の溶融温度以上(250℃)に昇温し、溶融一体化され
た半田製導電体24を形成した。これにより、2枚の両
面回路基材が積層一体化された4層回路基板25を得
た。
Next, as shown in FIG. 3 (e), under vacuum pressure (10 mmHg or less, 3 MPa), the temperature is raised above the melting temperature of the solder powder (250 ° C.), and the melted and integrated solder conductive material is obtained. Body 24 was formed. As a result, a four-layer circuit board 25 in which two double-sided circuit base materials were laminated and integrated was obtained.

【0052】(比較例1)半田ぺーストとして、半田粉
末としてのSn/Ag粉末、アルコール系溶剤及びエチ
ルセルロースを、体積比50:49.5:0.5で配合
したものを用いた以外は、実施例1と同様にして、両面
回路基板を作成した。
(Comparative Example 1) A solder paste was prepared by mixing Sn / Ag powder as a solder powder, an alcohol solvent and ethyl cellulose in a volume ratio of 50: 49.5: 0.5. A double-sided circuit board was prepared in the same manner as in Example 1.

【0053】(比較例2)半田ぺーストとして、半田粉
末としてのSn/Ag粉末、アルコール系溶剤及びエチ
ルセルロースを、体積比50:49.5:0.5で配合
したものを用いた以外は、実施例2と同様にして、4層
回路基板を作成した。
(Comparative Example 2) A solder paste was prepared by mixing Sn / Ag powder as a solder powder, an alcohol solvent and ethyl cellulose in a volume ratio of 50: 49.5: 0.5. A four-layer circuit board was prepared in the same manner as in Example 2.

【0054】(評価)図4は、実施例1(図4(a))
及び実施例2(図4(b))によって得られた回路基板
のビアホール断面写真を示す。また、図5は、比較例1
(図5(a))及び比較例2(図5(b))によって得
られた回路基板のビアホール断面写真を示す。
(Evaluation) FIG. 4 shows Example 1 (FIG. 4 (a)).
And the via-hole cross-section photograph of the circuit board obtained by Example 2 (FIG.4 (b)) is shown. Moreover, FIG.
(FIG. 5A) and a via hole cross-sectional photograph of the circuit board obtained in Comparative Example 2 (FIG. 5B).

【0055】図5に示すように、比較例1、2によって
得られたビアホールは、Cuとの接合部位において、S
n/Cuからなる合金が形成されているものの、バルク
層は、Snを主体とした半田製導電体で形成されている
ことが観察できた。
As shown in FIG. 5, the via holes obtained in Comparative Examples 1 and 2 were S
Although the alloy composed of n / Cu was formed, it was observed that the bulk layer was formed of a solder-made conductor mainly composed of Sn.

【0056】これに対して、図4に示すように、実施例
1、2によって得られたビアホールは、バルク層におい
てもSn/Cuを主体とした合金が形成されていること
が観察できた。
On the other hand, as shown in FIG. 4, it was observed that in the via holes obtained in Examples 1 and 2, an alloy mainly composed of Sn / Cu was formed even in the bulk layer.

【0057】以上の結果を踏まえ、Sn、及び、Sn/
Cuの溶融温度をそれぞれ測定したところ、Snは、2
00〜225℃で溶融するのに対して、Sn/Cuから
なる合金は、400℃でも溶融が観察されなかった。従
って、斯かる合金がビアホール全体に形成されることに
より、ビアホール内全体の耐熱性が向上するのは明らか
である。
Based on the above results, Sn and Sn /
When the melting temperature of Cu was measured, Sn was 2
While melting at 00 to 225 ° C, melting of the alloy made of Sn / Cu was not observed even at 400 ° C. Therefore, it is apparent that the heat resistance of the entire via hole is improved by forming such an alloy in the entire via hole.

【0058】さらに、実施例1及び比較例1の両面回路
基板と、実施例2及び比較例2の4層回路基板とを用い
て、吸湿リフロー試験を行った。その結果を表1に示
す。なお、試験条件としては、85℃60%RHで16
8時間吸湿させた後、IRリフロー試験を3回繰り返し
た。リフロー温度は、最高到達温度260℃とした。
Further, a moisture absorption reflow test was performed using the double-sided circuit boards of Example 1 and Comparative Example 1 and the four-layer circuit boards of Example 2 and Comparative Example 2. The results are shown in Table 1. The test conditions are 16 at 85 ° C. and 60% RH.
After absorbing moisture for 8 hours, the IR reflow test was repeated 3 times. The maximum reflow temperature was 260 ° C.

【表1】 [Table 1]

【0059】表1に示すように、ビアホール内に合金を
形成させた実施例1の両面回路基板と、実施例2の4層
回路基板とは、リフロー試験前後における、ビアホール
内の抵抗値変動が小さいことが分かった。これは、IR
リフロー試験において、ビアホール内の大部分(合金)
が再溶融しないために、高い接続信頼性が得られたこと
を示すものである。
As shown in Table 1, in the double-sided circuit board of Example 1 in which the alloy was formed in the via hole and the four-layer circuit board of Example 2, the resistance variation in the via hole before and after the reflow test. I found it small. This is IR
In the reflow test, most of the inside of the via hole (alloy)
Shows that a high connection reliability was obtained because of not remelting.

【0060】[0060]

【発明の効果】以上に説明したように、本発明に係る多
層回路基板は、配線回路を構成する金属と、半田製導電
体を構成する金属とからなり、部品実装温度よりも高い
溶融温度を有する合金が、ビアホール全体に形成される
ため、部品実装時にも高い接続信頼性を得ることができ
るという優れた効果を奏するものである。
As described above, the multilayer circuit board according to the present invention is composed of the metal forming the wiring circuit and the metal forming the solder-made conductor, and has a melting temperature higher than the component mounting temperature. Since the alloy that it has is formed over the entire via hole, it has an excellent effect that high connection reliability can be obtained even when components are mounted.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は、本発明に係る多層回路基板の製造方
法の一実施形態を示す説明図である。
FIG. 1 is an explanatory view showing an embodiment of a method for manufacturing a multilayer circuit board according to the present invention.

【図2】 図2は、実施例1に係る多層回路基板の製造
方法を示す説明図である。
FIG. 2 is an explanatory diagram illustrating a method for manufacturing the multilayer circuit board according to the first embodiment.

【図3】 図3は、実施例2に係る多層回路基板の製造
方法を示す説明図である。
FIG. 3 is an explanatory diagram illustrating a method for manufacturing a multilayer circuit board according to a second embodiment.

【図4】 図4は、実施例1及び実施例2によって得ら
れた回路基板のビアホール断面写真を示す。
FIG. 4 shows a photograph of a cross section of a via hole of the circuit board obtained in Example 1 and Example 2.

【図5】 図5は、比較例1及び比較例2によって得ら
れた回路基板のビアホール断面写真を示す。
FIG. 5 shows photographs of cross-sections of via holes of the circuit boards obtained in Comparative Example 1 and Comparative Example 2.

【符号の説明】[Explanation of symbols]

1 ・・・ 第1の銅箔 2 ・・・ 熱硬化性接着剤層 2a ・・・ 開口部 3 ・・・ 金属粉末 5 ・・・ セパレータ 6 ・・・ 溶剤 8 ・・・ 第2の銅箔 9 ・・・ 半田製導電体 100・・・ 両面回路基板 1 ... the first copper foil 2 ... Thermosetting adhesive layer 2a ... Aperture 3 ... Metal powder 5 ... Separator 6 ... Solvent 8: Second copper foil 9 ... Solder conductor 100 ... Double-sided circuit board

フロントページの続き (72)発明者 馬場 俊和 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 5E317 AA24 BB12 BB18 CC17 CC25 CD32 5E346 AA43 CC08 CC10 CC32 DD12 FF19 GG15 HH07 Continued front page    (72) Inventor Toshikazu Baba             1-2 1-2 Shimohozumi, Ibaraki City, Osaka Prefecture Nitto             Electric Works Co., Ltd. F-term (reference) 5E317 AA24 BB12 BB18 CC17 CC25                       CD32                 5E346 AA43 CC08 CC10 CC32 DD12                       FF19 GG15 HH07

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層の両面に配線回路を構成する導体
層が形成された多層回路基板であって、 前記両面にそれぞれ形成された各配線回路は、金属粉末
を分散した半田製導電体が充填されたビアホールによっ
て電気的に接続されており、 前記ビアホール内には、前記配線回路を構成する金属
と、半田製導電体を構成する金属とからなり、部品実装
温度よりも高い溶融温度を有する合金が形成されている
ことを特徴とする多層回路基板。
1. A multilayer circuit board in which conductor layers constituting a wiring circuit are formed on both surfaces of an insulating layer, wherein each wiring circuit formed on each of the both surfaces is made of a solder conductor in which a metal powder is dispersed. It is electrically connected by a filled via hole, and the via hole is made of a metal forming the wiring circuit and a metal forming a solder-made conductor, and has a melting temperature higher than a component mounting temperature. A multi-layer circuit board, characterized in that an alloy is formed.
【請求項2】 前記配線回路を構成する導体層は、銅層
であることを特徴とする請求項1に記載の多層回路基
板。
2. The multilayer circuit board according to claim 1, wherein the conductor layer forming the wiring circuit is a copper layer.
【請求項3】 前記配線回路は、前記合金の形成によっ
て一部侵食されていることを特徴とする請求項1又は2
に記載の多層回路基板。
3. The wiring circuit is partially eroded by the formation of the alloy.
The multi-layer circuit board according to.
【請求項4】 前記半田製導電体は、Sn、Pb、A
g、Cu、Bi及びZnから選ばれる少なくとも一種の
金属か、若しくは、これらの金属の合金からなることを
特徴とする請求項1から3のいずれかに記載の多層回路
基板。
4. The solder conductor is made of Sn, Pb, A.
4. The multilayer circuit board according to claim 1, wherein the multilayer circuit board is made of at least one metal selected from g, Cu, Bi and Zn, or an alloy of these metals.
【請求項5】 前記ビアホール内に形成されている合金
は、Sn及びCuを主成分とする合金であることを特徴
とする請求項1から4のいずれかに記載の多層回路基
板。
5. The multilayer circuit board according to claim 1, wherein the alloy formed in the via hole is an alloy containing Sn and Cu as main components.
【請求項6】 前記金属粉末は、融点が350℃以上で
あることを特徴とする請求項1から5のいずれかに記載
の多層回路基板。
6. The multilayer circuit board according to claim 1, wherein the metal powder has a melting point of 350 ° C. or higher.
【請求項7】 前記金属粉末は、Ni、Au、Ag、C
u、Fe、Al、Cr、Pd、Co及びRhから選ばれ
る少なくとも一種の金属か、若しくは、これらの金属の
合金であることを特徴とする請求1から6のいずれかに
記載の多層回路基板。
7. The metal powder is Ni, Au, Ag, C.
7. The multilayer circuit board according to claim 1, which is at least one metal selected from u, Fe, Al, Cr, Pd, Co and Rh, or an alloy of these metals.
【請求項8】 前記半田製導電体は、半田粉末及び金属
粉末を含有するペーストの充填及び熱圧着によって形成
されていることを特徴とする請求項1から7のいずれか
に記載の多層回路基板。
8. The multilayer circuit board according to claim 1, wherein the solder conductor is formed by filling a paste containing solder powder and metal powder and thermocompression bonding. .
【請求項9】 請求項1から8のいずれかに記載の多層
回路基板を製造する方法であって、 第1の導体層の上に開口部を有する熱硬化性接着剤層を
形成する工程、或いは、第1の導体層の上に熱硬化性接
着剤層を形成した後に開口部を形成する工程と、 前記開口部に、半田粉末及び金属粉末を5〜50℃で充
填する工程と、 前記半田粉末及び金属粉末が充填された前記開口部を含
む前記熱硬化性接着剤層の上に第2の導体層を形成する
工程と、 前記半田粉末を加熱溶融して、前記第1の導体層と前記
第2の導体層とを電気的に接続する工程とを含むことを
特徴とする多層回路基板の製造方法。
9. A method for manufacturing a multilayer circuit board according to claim 1, wherein a thermosetting adhesive layer having an opening is formed on the first conductor layer. Alternatively, a step of forming an opening after forming a thermosetting adhesive layer on the first conductor layer, a step of filling the opening with solder powder and metal powder at 5 to 50 ° C., Forming a second conductor layer on the thermosetting adhesive layer including the openings filled with solder powder and metal powder; and heating and melting the solder powder to form the first conductor layer. And a step of electrically connecting the second conductor layer to each other.
JP2002076548A 2002-03-19 2002-03-19 Multilayer circuit board and method for manufacturing the same Pending JP2003273517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002076548A JP2003273517A (en) 2002-03-19 2002-03-19 Multilayer circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076548A JP2003273517A (en) 2002-03-19 2002-03-19 Multilayer circuit board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003273517A true JP2003273517A (en) 2003-09-26

Family

ID=29205284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002076548A Pending JP2003273517A (en) 2002-03-19 2002-03-19 Multilayer circuit board and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003273517A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196599A (en) * 2005-01-12 2006-07-27 Digital Powder Systems Inc Conduction method between both surfaces of substrate and wiring board
JP2017130623A (en) * 2016-01-22 2017-07-27 株式会社村田製作所 Paste material for filling, manufacturing method of via-hole conductor using the same, and manufacturing method of multilayer substrate
KR101829316B1 (en) * 2016-12-22 2018-02-14 제이앤케이티(주) Method of manufacturing printed circuit board using soldering method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196599A (en) * 2005-01-12 2006-07-27 Digital Powder Systems Inc Conduction method between both surfaces of substrate and wiring board
JP4609072B2 (en) * 2005-01-12 2011-01-12 デジタルパウダー株式会社 Conducting method on both sides of board and wiring board
JP2017130623A (en) * 2016-01-22 2017-07-27 株式会社村田製作所 Paste material for filling, manufacturing method of via-hole conductor using the same, and manufacturing method of multilayer substrate
KR101829316B1 (en) * 2016-12-22 2018-02-14 제이앤케이티(주) Method of manufacturing printed circuit board using soldering method

Similar Documents

Publication Publication Date Title
TW522772B (en) Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
JP3906225B2 (en) Circuit board, multilayer wiring board, method for manufacturing circuit board, and method for manufacturing multilayer wiring board
JP5130661B2 (en) Component built-in wiring board, manufacturing method of component built-in wiring board.
JP2000165050A (en) Multilayered laminated substrate having high density interconnections and its manufacture
JP2003008209A (en) Conductive bonding material, multilayer printed wiring board, and manufacturing method thereof
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
JP4201436B2 (en) Manufacturing method of multilayer wiring board
JP2002335082A (en) Multilayer printed wiring board and manufacturing method thereof
JP2003318545A (en) Multilayer printed wiring board and its manufacturing method
JP3461172B2 (en) Method for manufacturing multilayer wiring circuit board
JP4268476B2 (en) Conductive paste, wiring board and manufacturing method thereof
JP2003273517A (en) Multilayer circuit board and method for manufacturing the same
WO1995013901A1 (en) Metallurgically bonded polymer vias
JP3786616B2 (en) Multilayer circuit board and manufacturing method thereof
JP2000223836A (en) Multilayer wiring board and its manufacture
JP2007173343A (en) Multilayer board and electronic apparatus
JP2005039136A (en) Circuit board and method for connection thereof
JP5526818B2 (en) Printed wiring board
JP2002151839A (en) Manufacturing method of double-sided circuit board, and multilayer interconnection board
JP2003234576A (en) Multilayer printed wiring board and method of manufacturing the same
JP3807991B2 (en) Solder paste for electrical interlayer connection of multilayer circuit board and method for manufacturing multilayer circuit board using the same
JP4556723B2 (en) Joining method and wiring board manufacturing method
JPH0697665A (en) Manufacture of multi-layer printed wiring board
JP5526720B2 (en) Resin circuit board and manufacturing method thereof
JP2000068619A (en) Conductive material for connection of wirings interposing insulating layer between them and manufacture of wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Effective date: 20050715

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051118