JP2003268541A - Arc interruption circuit, power supply for sputtering and sputtering equipment - Google Patents

Arc interruption circuit, power supply for sputtering and sputtering equipment

Info

Publication number
JP2003268541A
JP2003268541A JP2002070019A JP2002070019A JP2003268541A JP 2003268541 A JP2003268541 A JP 2003268541A JP 2002070019 A JP2002070019 A JP 2002070019A JP 2002070019 A JP2002070019 A JP 2002070019A JP 2003268541 A JP2003268541 A JP 2003268541A
Authority
JP
Japan
Prior art keywords
arc
load
voltage
sputtering
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002070019A
Other languages
Japanese (ja)
Other versions
JP2003268541A5 (en
JP4100938B2 (en
Inventor
Kazuhiko Imagawa
和彦 今川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2002070019A priority Critical patent/JP4100938B2/en
Publication of JP2003268541A publication Critical patent/JP2003268541A/en
Publication of JP2003268541A5 publication Critical patent/JP2003268541A5/ja
Application granted granted Critical
Publication of JP4100938B2 publication Critical patent/JP4100938B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 迅速且つ確実にアーク放電を遮断できるアー
ク遮断回路、と、それを用いたスパッタ電源及びスパッ
タ装置を提供することを目的とする。 【解決手段】 正方向の電圧を印加した負荷(101、
104)におけるアーク放電(150)の発生を検出す
ると、前記負荷に対して逆方向の電圧を印加するアーク
遮断回路であって、整流素子(D1、D2)とコンデン
サ(Cpass)とが並列接続された回路を有し、前記負荷
に対して前記正方向の電圧が印加された状態において
は、前記負荷を流れる電流が前記整流素子を順方向電流
として流れ、前記負荷に対して前記逆方向の電圧が印加
される状態においては、前記コンデンサを充電する充電
電流が前記負荷を流れるようにしたことを特徴とするア
ーク遮断回路を提供する。
(57) Abstract: An object of the present invention is to provide an arc cutoff circuit capable of shutting off arc discharge quickly and reliably, and a sputter power supply and a sputter apparatus using the same. SOLUTION: A load (101,
When an arc discharge (150) is detected in 104), an arc cutoff circuit for applying a reverse voltage to the load, wherein the rectifiers (D1, D2) and the capacitor (Cpass) are connected in parallel. In the state where the forward voltage is applied to the load, the current flowing through the load flows through the rectifier as a forward current, and the reverse voltage is applied to the load. Wherein the charging current for charging the capacitor flows through the load when the voltage is applied.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アーク遮断回路、
スパッタ用電源及びスパッタ装置に関し、特に、アーク
放電を遮断するために、順方向電流を停止するとともに
逆方向に電圧を印加するアーク遮断回路、これを用いた
スパッタ用電源及びスパッタ装置に関する。
TECHNICAL FIELD The present invention relates to an arc breaking circuit,
The present invention relates to a power supply for sputtering and a sputtering apparatus, and more particularly to an arc cutoff circuit for stopping a forward current and applying a voltage in a reverse direction to cut off an arc discharge, a power supply for sputtering and a sputtering apparatus using the same.

【0002】[0002]

【従来の技術】各種のプラズマ応用機器や、高電圧装
置、電力スイッチング装置などにおいて、アーク放電が
生ずると機器の動作に弊害をもたらす。このため、アー
ク放電を確実且つ迅速に遮断する回路が必要とされる場
合が多い。以下、この具体例として、薄膜形成に用いる
スパッタ装置を例に挙げて説明する。
2. Description of the Related Art In various types of plasma-applied equipment, high-voltage equipment, power switching equipment, etc., arc discharge causes adverse effects on equipment operation. Therefore, a circuit that surely and quickly interrupts arc discharge is often required. As a concrete example of this, a sputtering apparatus used for forming a thin film will be described as an example.

【0003】図9は、DC(direct current)スパッタ
装置の要部構成を表す模式図である。このスパッタ装置
は、真空チャンバ101とスパッタ用DC電源110と
を有する。電源110の陽極は、接続ケーブル120A
を介してチャンバ101に接続され、接地電位とされて
いる。一方、電源110の陰極は、接続ケーブル120
Bを介して、チャンバ101の内部に設けられたスパッ
タリング・ターゲット104に接続されている。そし
て、チャンバ101の内部には、薄膜を堆積する基板1
00が設置される。
FIG. 9 is a schematic view showing the structure of the main part of a DC (direct current) sputtering device. This sputtering apparatus has a vacuum chamber 101 and a DC power source 110 for sputtering. The anode of the power supply 110 is the connection cable 120A.
It is connected to the chamber 101 via and is set to the ground potential. On the other hand, the cathode of the power supply 110 is the connection cable 120.
It is connected via B to a sputtering target 104 provided inside the chamber 101. Then, inside the chamber 101, the substrate 1 on which a thin film is to be deposited
00 is installed.

【0004】成膜に際しては、まず、真空排気ポンプ1
06によりチャンバ101内を真空状態にし、ガス供給
源107からアルゴン(Ar)などの放電ガスを導入し
てチャンバ内を所定の放電圧力に維持する。そして、電
源110によりターゲット104とチャンバ101との
間に電界を印加し、グロー放電108を発生させる。す
ると、放電空間において生成されたプラズマ中の正イオ
ンがターゲット104の表面に衝突し、ターゲット10
4の原子をはじき出す。このようなスパッタ現象を利用
することにより、ターゲット104の材料からなる薄膜
を基板100の上に形成することができる。
When forming a film, first, the vacuum exhaust pump 1
The chamber 101 is evacuated by 06, and a discharge gas such as argon (Ar) is introduced from the gas supply source 107 to maintain the chamber at a predetermined discharge pressure. Then, an electric field is applied between the target 104 and the chamber 101 by the power supply 110 to generate the glow discharge 108. Then, the positive ions in the plasma generated in the discharge space collide with the surface of the target 104, and the target 10
Kick out 4 atoms. By utilizing such a sputtering phenomenon, a thin film made of the material of the target 104 can be formed on the substrate 100.

【0005】しかし、このようなスパッタ動作中に、ア
ーク放電150が生ずる場合がある。このようなアーク
放電150は、ターゲット104の近傍において生ずる
場合が比較的多いが、基板100の近傍において生ずる
場合もある。そして、このようなアーク放電150が生
ずると、局所的に大電流が流れるために、ターゲット1
04や基板100に損傷が生ずる。
However, during such a sputter operation, arc discharge 150 may occur. Such arc discharge 150 occurs relatively often in the vicinity of the target 104, but may occur in the vicinity of the substrate 100. When such an arc discharge 150 occurs, a large current locally flows, so that the target 1
04 and the substrate 100 are damaged.

【0006】例えば、ターゲット104の側でアーク放
電150が生ずると、ターゲット104の微小領域に大
電流が集中するために、その部分から瞬間に大量の被着
材料が放出される。この現象は「スプラッシュ」などと
称され、基板100の表面に被着材料の粒子が飛び散る
ために、被害を受けてしまう。
For example, when an arc discharge 150 occurs on the side of the target 104, a large amount of current is concentrated in a minute area of the target 104, so that a large amount of deposition material is instantaneously discharged from that area. This phenomenon is called “splash” or the like, and the particles of the deposition material scatter on the surface of the substrate 100, which causes damage.

【0007】一方、基板100の側にアーク放電150
が生じた場合にも、基板100が損傷を受けて不良品に
なってしまう場合が多い。
On the other hand, an arc discharge 150 is provided on the substrate 100 side.
In many cases, the substrate 100 is damaged and becomes a defective product.

【0008】従って、このようなアーク放電による被害
を防ぐために、電源110にアーク遮断回路を設ける必
要がある。すなわち、アーク放電が発生した時点でチャ
ンバへの電力供給を停止し、チャンバ内を放電しない範
囲で逆方向電圧に保つのが有効である。この所要時間が
短いほどアーク被害が小さくて済む。
Therefore, in order to prevent damage due to such arc discharge, it is necessary to provide the power supply 110 with an arc interruption circuit. That is, it is effective to stop the power supply to the chamber at the time when the arc discharge occurs and keep the voltage in the reverse direction within the range where the chamber is not discharged. The shorter the required time, the smaller the arc damage.

【0009】図10は、本発明者が本発明に至る過程で
検討したスパッタ用DC電源110Zの要部構成を例示
する回路図である。同図に例示した電源110Zは、正
方向DC電圧源部と、アーク遮断回路とを有する。
FIG. 10 is a circuit diagram showing an example of the essential structure of a sputtering DC power supply 110Z that the present inventor has studied in the course of reaching the present invention. The power supply 110Z illustrated in the drawing includes a forward direction DC voltage source unit and an arc interruption circuit.

【0010】正方向DC電源部は、チャンバ101に正
極、ターゲット104に負極の電圧を印加してスパッタ
を行うための電源である。その構成は、例えば図10に
例示した如く、R、S、Tの3相交流入力を受ける整流
ダイオード群DB1、スイッチングトランジスタIGB
T、変圧トランスT1、整流ダイオード群DB1、DB
2、及び平滑化インダクタL1、L2を有する。
The forward DC power source is a power source for applying a positive voltage to the chamber 101 and a negative voltage to the target 104 to perform sputtering. Its configuration is, for example, as illustrated in FIG. 10, a rectifying diode group DB1 that receives a three-phase AC input of R, S, and T, a switching transistor IGB.
T, transformer transformer T1, rectifier diode group DB1, DB
2 and smoothing inductors L1 and L2.

【0011】正方向DC電源部からの出力は、アーク遮
断回路と送電ケーブル120A、120Bを介してチャ
ンバに供給される。
The output from the forward direction DC power supply unit is supplied to the chamber via an arc breaking circuit and power transmission cables 120A and 120B.

【0012】アーク遮断回路は、逆方向DC電源部(N
4、DB3、C1)、アーク検出回路(arc sensor)、
出力電流のバイパス用トランジスタ(Q1、Q2)、及
び出力制限抵抗(Rpass)からなる。
The arc breaking circuit is a reverse DC power source (N
4, DB3, C1), arc detection circuit (arc sensor),
It consists of output current bypass transistors (Q1, Q2) and an output limiting resistor (Rpass).

【0013】このようなスパッタ用DC電源110の動
作について説明すると以下の如くである。
The operation of the sputtering DC power source 110 will be described below.

【0014】まず、通常の成膜時には、トランジスタQ
1、Q2はオフ(OFF)しており、正方向DC電源部
からの出力電流は、出力ダイオード(D1、D2)を経
てチャンバへ供給される。そして、スパッタ中に、アー
ク検出回路(arc sensor)は、 スパッタ中の放電電圧
(あるいは放電電流)をモニタすることにより、アーク
放電の発生を監視する。
First, during normal film formation, the transistor Q
1 and Q2 are off, and the output current from the positive direction DC power supply unit is supplied to the chamber via the output diodes (D1 and D2). Then, during sputtering, an arc detection circuit (arc sensor) monitors the occurrence of arc discharge by monitoring the discharge voltage (or discharge current) during sputtering.

【0015】アーク検出回路(arc sensor)がアーク放
電の発生を検出すると、インバータのスイッチングトラ
ンジスタ(IGBT)の動作を停止し、バイパス用トラ
ンジスタQ1、Q2をオン(ON)する。つまり、正方
向DC電源部の迂回路が形成され、正方向電圧によるチ
ャンバ電流が遮断される。すると、逆方向DC電源部
(N4、DB3、C1)からの逆方向電圧が、トランジ
スタQ1、Q2、及び出力制限抵抗(Rpass)を介して
チャンバに印加される。
When the arc detection circuit (arc sensor) detects the occurrence of arc discharge, the operation of the switching transistor (IGBT) of the inverter is stopped and the bypass transistors Q1 and Q2 are turned on (ON). That is, a bypass of the forward DC power supply is formed, and the chamber current due to the forward voltage is cut off. Then, the reverse voltage from the reverse DC power supply unit (N4, DB3, C1) is applied to the chamber via the transistors Q1 and Q2 and the output limiting resistor (Rpass).

【0016】このように、アーク放電の検出により、正
方向電圧を遮断して逆方向電圧をチャンバに印加するこ
とにより、アーク放電が遮断される。
As described above, when the arc discharge is detected, the forward voltage is cut off and the reverse voltage is applied to the chamber, whereby the arc discharge is cut off.

【0017】なお、アーク遮断回路の出力インピーダン
スが小さい場合、成膜時と逆方向の電流が大量に流れて
逆方向のアーク放電が生ずる虞がある。そこで、出力制
限抵抗(Rpass)によって逆方向電流を制限している。
When the output impedance of the arc interruption circuit is small, a large amount of current flows in the opposite direction to that during film formation, which may cause arc discharge in the opposite direction. Therefore, the reverse current is limited by the output limiting resistance (Rpass).

【0018】このようにしてアーク放電が遮断された
後、アーク検出回路(arc sensor)がトランジスタQ
1、Q2をオフ(OFF)し、逆方向DC電源部からの
出力は遮断されて、正方向DC電源部からの出力の供給
が再開される。なお、出力ダイオード(D1、D2)
は、成膜時の電流が制限抵抗(Rpass)を迂回できるよ
う、設けられている。
After the arc discharge is cut off in this way, the arc detection circuit (arc sensor) turns on the transistor Q.
1, Q2 is turned off, the output from the reverse direction DC power supply unit is cut off, and the supply of output from the forward direction DC power supply unit is restarted. Output diodes (D1, D2)
Is provided so that the current during film formation can bypass the limiting resistance (Rpass).

【0019】スパッタを再開後、再度アーク放電が生じ
た場合には、アーク検出回路(arcsensor)がその発生
を検出し、上述したアーク遮断動作を繰り返す。
When arc discharge occurs again after restarting the sputtering, the arc detection circuit (arcsensor) detects the occurrence and repeats the above-described arc interruption operation.

【0020】[0020]

【発明が解決しようとする課題】しかし、本発明者の独
自の検討の結果、図10に例示したようなアーク遮断回
路の場合、遮断とスパッタの再開に要する時間に改善の
余地があることが判明した。
However, as a result of the inventor's own study, in the case of the arc interruption circuit as illustrated in FIG. 10, there is room for improvement in the time required for interruption and restart of sputtering. found.

【0021】すなわち、上述したアーク遮断動作におい
て、正方向DC電源部からのチャンバ電流が消失してチ
ャンバを逆バイアスする際に、逆方向DC電源部からの
経路に設けられた制限抵抗(Rpass)の抵抗値が大きい
と、逆電圧が立ち上がるための時間が長くなる。
That is, in the above-described arc interruption operation, when the chamber current from the forward direction DC power supply unit disappears and the chamber is reversely biased, the limiting resistance (Rpass) provided in the path from the reverse direction DC power supply unit. If the resistance value is large, the time required for the reverse voltage to rise becomes long.

【0022】これは、チャンバへの送電ケーブル120
A、120Bが寄生インダクタンス(Lwire)を有し、
また、チャンバ101とターゲット104は静電容量を
有するからである。つまり、電流が正方向から逆方向に
反転するに際して、これら寄生インダクタンスや静電容
量がある場合には、抵抗(Rpass)が大きいと充電の時
間がかかるからである。
This is a power transmission cable 120 to the chamber.
A and 120B have parasitic inductance (Lwire),
In addition, the chamber 101 and the target 104 have a capacitance. That is, when the current is reversed from the positive direction to the reverse direction, if the parasitic inductance and the electrostatic capacitance are present, it takes time to charge if the resistance (Rpass) is large.

【0023】これを防ぐために、仮に、制限抵抗(Rpa
ss)の抵抗値を小さくすると、逆方向DC電源部からの
逆バイアスにより、チャンバに大電流が流れ、逆方向の
アーク放電が生ずる虞がある。
In order to prevent this, a limiting resistor (Rpa
If the resistance value of ss) is reduced, a large amount of current may flow in the chamber due to the reverse bias from the reverse direction DC power supply unit, which may cause reverse arc discharge.

【0024】これに対して、出力ダイオード(D1、D
2)の逆回復時間のリカバリ電流によりチャンバを逆バ
イアスする方法も考えられる。しかし、一般にダイオー
ドの逆回復時間については、その最大値は規定される
が、最小値は規定されない。従って、この時間値は不正
確であり、逆電流の印加時間を管理することは困難であ
る。
On the other hand, output diodes (D1, D
A method of reverse-biasing the chamber with a recovery current having a reverse recovery time of 2) is also conceivable. However, generally, regarding the reverse recovery time of the diode, the maximum value thereof is specified, but the minimum value thereof is not specified. Therefore, this time value is inaccurate, and it is difficult to control the application time of the reverse current.

【0025】以上説明したように、従来のアーク遮断回
路は、アーク遮断動作における逆方向のアークの発生を
抑止しつつ、迅速なアーク遮断を実行することが容易で
なかった。このため、スパッタ中にアーク放電が発生す
ると、その遮断とスパッタの再開のための中断時間がか
かるという問題があった。
As described above, the conventional arc breaking circuit has not been able to easily perform the rapid arc breaking while suppressing the generation of the arc in the reverse direction during the arc breaking operation. For this reason, if arc discharge occurs during sputtering, there is a problem that interruption time is required for interrupting and restarting sputtering.

【0026】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、迅速且つ確実にアーク
放電を遮断できるアーク遮断回路、と、それを用いたス
パッタ電源及びスパッタ装置を提供することにある。
The present invention has been made on the basis of the recognition of the above problems, and an object thereof is to provide an arc interruption circuit capable of interrupting arc discharge quickly and surely, and a sputtering power source and a sputtering apparatus using the same. To do.

【0027】[0027]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1のアーク遮断回路は、正方向の電圧を
印加した負荷におけるアーク放電の発生を検出すると、
前記負荷に対して逆方向の電圧を印加するアーク遮断回
路であって、整流素子とコンデンサとが並列接続された
回路を有し、前記負荷に対して前記正方向の電圧が印加
された状態においては、前記負荷を流れる電流が前記整
流素子を順方向電流として流れ、前記負荷に対して前記
逆方向の電圧が印加される状態においては、前記コンデ
ンサを充電する充電電流が前記負荷を流れるようにした
ことを特徴とする。
To achieve the above object, the first arc interruption circuit of the present invention detects the occurrence of arc discharge in a load to which a positive voltage is applied.
An arc interruption circuit for applying a reverse voltage to the load, comprising a circuit in which a rectifying element and a capacitor are connected in parallel, in a state in which the positive voltage is applied to the load. The current flowing through the load flows through the rectifying element as a forward current, and the charging current for charging the capacitor flows through the load when the reverse voltage is applied to the load. It is characterized by having done.

【0028】また、本発明の第2のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放
電を遮断するアーク遮断回路であって、前記負荷におけ
る前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加す
る逆方向電圧印加手段と、整流素子と、前記整流素子に
対して並列に接続されたコンデンサと、を備え、前記負
荷に対して前記正方向の電圧が印加された状態において
は、前記負荷を流れる電流が前記整流素子を順方向電流
として流れ、前記アーク検出手段が前記負荷におけるア
ーク放電の発生を検出すると、前記逆方向電圧印加手段
が前記負荷に対して逆方向の電圧を印加し、前記コンデ
ンサを充電する充電電流が前記負荷を流れるようにした
ことを特徴とする。
The second arc interruption circuit of the present invention is
An arc cutoff circuit for cutting off arc discharge generated in a load to which a positive voltage is applied, and an arc detection unit for detecting occurrence of the arc discharge in the load,
A reverse voltage applying unit that applies a voltage in a direction opposite to the positive direction with respect to the load, a rectifying element, and a capacitor connected in parallel to the rectifying element, and with respect to the load When the voltage in the positive direction is applied, the current flowing through the load flows as a forward current through the rectifying element, and when the arc detecting means detects the occurrence of arc discharge in the load, the reverse voltage application is performed. The means applies a reverse voltage to the load so that a charging current for charging the capacitor flows through the load.

【0029】ここで、上記第1及び第2のアーク遮断回
路において、複数の前記整流素子と、複数の前記コンデ
ンサと、を備え、前記複数の前記整流素子は、互いに直
列に接続され、前記複数の前記コンデンサのそれぞれ
は、前記複数の前記整流素子のそれぞれに対して並列に
接続されたものとすることができる。
Here, in the first and second arc interruption circuits, a plurality of the rectifying elements and a plurality of the capacitors are provided, and the plurality of the rectifying elements are connected in series with each other. Each of the capacitors may be connected in parallel to each of the plurality of rectifying elements.

【0030】また、本発明の第3のアーク遮断回路は、
正方向の電圧を印加した負荷におけるアーク放電の発生
を検出すると、前記負荷に対して逆方向の電圧を印加す
るアーク遮断回路であって、スイッチング素子とコンデ
ンサとが並列接続された回路を有し、前記負荷に対して
前記正方向の電圧が印加された状態においては、前記ス
イッチングはオンにされ、前記スイッチング素子を流れ
る電流が前記負荷を流れ、前記負荷に対して前記逆方向
の電圧が印加される状態においては、前記スイッチング
素子はオフにされ、前記コンデンサを充電する充電電流
が前記負荷を流れるようにしたことを特徴とする。
The third arc interruption circuit of the present invention is
An arc interruption circuit that applies a reverse voltage to the load when it detects the occurrence of arc discharge in a load to which a positive voltage is applied, and has a circuit in which a switching element and a capacitor are connected in parallel. In the state in which the forward voltage is applied to the load, the switching is turned on, the current flowing through the switching element flows through the load, and the reverse voltage is applied to the load. In this state, the switching element is turned off so that the charging current for charging the capacitor flows through the load.

【0031】また、本発明の第4のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放
電を遮断するアーク遮断回路であって、前記負荷におけ
る前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加す
る逆方向電圧印加手段と、スイッチング素子と、前記ス
イッチング素子に対して並列に接続されたコンデンサ
と、を備え、前記負荷に対して前記正方向の電圧が印加
された状態においては、前記スイッチング素子はオンに
され、前記スイッチング素子を流れる電流が前記負荷を
流れ、前記アーク検出手段が、前記負荷におけるアーク
放電の発生を検出すると、前記スイッチング素子はオフ
にされ、前記逆方向電圧印加手段が前記負荷に対して逆
方向の電圧を印加し、前記コンデンサを充電する充電電
流が前記負荷を流れるようにしたことを特徴とする。
The fourth arc interruption circuit of the present invention is
An arc cutoff circuit for cutting off arc discharge generated in a load to which a positive voltage is applied, and an arc detection unit for detecting occurrence of the arc discharge in the load,
A reverse voltage applying means for applying a voltage in the reverse direction to the load, a switching element, and a capacitor connected in parallel to the switching element, and to the load In the state where the voltage in the positive direction is applied, the switching element is turned on, the current flowing through the switching element flows through the load, and the arc detecting means detects the occurrence of arc discharge in the load, The switching element is turned off, the reverse voltage applying means applies a reverse voltage to the load, and a charging current for charging the capacitor flows through the load.

【0032】ここで、上記第3及び第4のアーク遮断回
路において、前記スイッチング素子は、前記正方向の電
圧に対応して順方向電流が流れる整流特性を有するもの
とするこどができる。
Here, in the third and fourth arc breaking circuits, the switching element may have a rectifying characteristic in which a forward current flows in accordance with the positive voltage.

【0033】また、複数の前記スイッチング素子と、複
数の前記コンデンサと、を備え、前記複数の前記スイッ
チング素子は、互いに直列に接続され、前記複数の前記
コンデンサのそれぞれは、前記複数の前記スイッチング
素子のそれぞれに対して並列に接続されたものとするこ
ともできる。
Further, a plurality of the switching elements and a plurality of the capacitors are provided, the plurality of the switching elements are connected in series with each other, and each of the plurality of the capacitors is the plurality of the switching elements. Can also be connected in parallel to each of.

【0034】一方、本発明のスパッタ用電源は、ターゲ
ットをスパッタして薄膜を形成するスパッタ用電源であ
って、上記のいずれかのアーク遮断回路と、前記正方向
の電圧を印加するための正方向電圧印加手段と、を備え
たことを特徴とする。
On the other hand, the sputtering power supply of the present invention is a sputtering power supply for sputtering a target to form a thin film, and includes any one of the above-described arc interruption circuits and a positive voltage for applying the positive voltage. Direction voltage applying means.

【0035】また、本発明のスパッタ装置は、大気圧よ
りも減圧された雰囲気を維持可能な真空チャンバと、上
記のスパッタ用電源と、を備え、前記正方向電圧印加手
段から印加される前記正方向の電圧によりスパッタを実
施し、真空チャンバ内において発生する前記アーク放電
を前記アーク遮断回路により遮断することを特徴とす
る。
Further, the sputtering apparatus of the present invention comprises a vacuum chamber capable of maintaining an atmosphere depressurized to a pressure lower than atmospheric pressure, and the sputtering power source described above, and the positive voltage applied from the positive voltage applying means. The sputtering is performed by a voltage in the direction, and the arc discharge generated in the vacuum chamber is interrupted by the arc interruption circuit.

【0036】またここで、複数の前記スパッタ用電源を
備え、前記複数の前記スパッタ用電源は、互いに並列に
接続されたものとすることもできる。
In addition, a plurality of the sputtering power sources may be provided, and the plurality of sputtering power sources may be connected in parallel with each other.

【0037】[0037]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しつつ詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【0038】図1は、本発明の実施の形態にかかるアー
ク遮断回路及びそれを用いたスパッタ装置を表す模式図
である。
FIG. 1 is a schematic view showing an arc interruption circuit according to an embodiment of the present invention and a sputtering apparatus using the arc interruption circuit.

【0039】すなわち、同図は、アーク遮断機能を内蔵
したスパッタ用DC電源110Aと、送電ケーブル12
0A及び120B、及びチャンバ101が組み合われた
システムを表す。但し、電源110Aの定電力運転やイ
ンバータ回路の制御部などについては適宜省略した。
That is, the figure shows a DC power source 110A for spatters having a built-in arc interruption function and a power transmission cable 12
0A and 120B, and chamber 101 represent a combined system. However, the constant power operation of the power supply 110A, the control unit of the inverter circuit, and the like are omitted as appropriate.

【0040】電源110Aは、正方向DC電圧源部と、
アーク遮断回路とを有する。
The power source 110A includes a positive direction DC voltage source section,
And an arc interruption circuit.

【0041】正方向DC電源部は、チャンバ101に正
極、ターゲット104に負極の電圧を印加してスパッタ
を行うための電源である。図1に例示した正方向DC電
源部の構成は、図10に関して前述したものと同様であ
り、R、S、Tの3相交流入力を受ける整流ダイオード
群DB0、スイッチングトランジスタIGBT、変圧ト
ランスT1、整流ダイオード群DB1、DB2、及び平
滑化インダクタL1、L2を有する。但し、本発明にお
ける正方向DC電源部は、図1に例示した構成の他にも
種々の構成を同様に採用することができる。
The forward DC power source is a power source for applying a positive voltage to the chamber 101 and a negative voltage to the target 104 to perform sputtering. The configuration of the positive direction DC power supply unit illustrated in FIG. 1 is similar to that described above with reference to FIG. 10, and includes a rectifying diode group DB0 that receives a three-phase AC input of R, S, and T, a switching transistor IGBT, a transformer transformer T1, It has rectifying diode groups DB1 and DB2 and smoothing inductors L1 and L2. However, the positive direction DC power supply unit in the present invention can employ various configurations in addition to the configuration illustrated in FIG.

【0042】正方向DC電源部からの出力は、アーク遮
断回路と送電ケーブル120A、120Bを介してチャ
ンバに供給される。
The output from the forward direction DC power supply unit is supplied to the chamber via the arc breaking circuit and the power transmission cables 120A and 120B.

【0043】アーク遮断回路は、電源からの出力電圧
(または出力電流)を監視して電圧低下(または電流の
増加)によりアーク放電を検出する回路(arc sensor)
と、インバータのトランスT1にN4巻線を付加し整流
平滑した逆電圧源(C1)と、出力電流に迂回路を設け
て電流出力を遮断するとともに、逆電圧源(C1)を出
力するトランジスタ(Q1、Q2)と、スパッタ成膜時
に正方向電流を出力するダイオード(D1、D2)と、
アーク遮断時に逆方向電流を出力してチャンバを逆電圧
にするコンデンサ(Cpass)とを有する。
The arc interruption circuit monitors the output voltage (or output current) from the power source and detects arc discharge by the voltage drop (or current increase) (arc sensor).
And a reverse voltage source (C1) that is rectified and smoothed by adding an N4 winding to the transformer T1 of the inverter, and a transistor that outputs a reverse voltage source (C1) while providing a bypass path for the output current to cut off the current output. Q1 and Q2), and diodes (D1 and D2) that output a forward current during sputtering film formation,
It has a capacitor (Cpass) that outputs a reverse current when the arc is cut off to make the chamber have a reverse voltage.

【0044】本実施形態のアーク遮断回路を、図10に
例示したアーク遮断回路と比較すると、出力端において
出力制限抵抗(Rpass)の代わりにコンデンサ(Cpas
s)が設けられた点が特徴的である。
Comparing the arc interruption circuit of this embodiment with the arc interruption circuit illustrated in FIG. 10, a capacitor (Cpas) is used at the output end instead of the output limiting resistance (Rpass).
The feature is that s) is provided.

【0045】以下、本実施形態の電源110Aの動作に
ついて説明する。
The operation of the power supply 110A of this embodiment will be described below.

【0046】まず、スパッタ成膜時の動作について説明
する。スパッタ成膜時には、インバータ(DB0、IG
BT、T1)からの出力をダイオード群(DB1、DB
2)及び平滑化インダクタ(L1、L2)により整流平
滑して、ダイオード(D1、D2)から送電ケーブル1
20A及び120Bを介して出力する。この時、チャン
バ101の極性は正、ターゲット104の極性は負にさ
れる。
First, the operation during sputtering film formation will be described. When forming a film by sputtering, use an inverter (DB0, IG
The output from BT, T1 is the diode group (DB1, DB
2) and smoothing inductors (L1, L2) for rectification and smoothing, and diodes (D1, D2) to power transmission cable 1
Output via 20A and 120B. At this time, the polarity of the chamber 101 is positive and the polarity of the target 104 is negative.

【0047】また、このスパッタ動作の時、インバータ
のN4巻線の出力をダイオード群(DB3)により整流
平滑した逆方向電圧が、コンデンサ(C1)に充電され
る。
During the sputtering operation, the reverse voltage obtained by rectifying and smoothing the output of the N4 winding of the inverter by the diode group (DB3) is charged in the capacitor (C1).

【0048】一方、アーク放電が発生し、アークセンサ
(arc sensor)が出力電圧の低下(または出力電流の増
大)を検出すると、アーク放電と認識してアーク遮断動
作を開始する。
On the other hand, when arc discharge occurs and the arc sensor detects a decrease in output voltage (or an increase in output current), it is recognized as arc discharge and the arc interruption operation is started.

【0049】以下、本実施形態のアーク遮断回路のアー
ク遮断動作について説明する。
The arc interruption operation of the arc interruption circuit of this embodiment will be described below.

【0050】まず、アーク検出回路(arc sensor)がア
ーク放電を検出すると、インバータのスイッチングトラ
ンジスタ(IGBT)の動作を停止させ、トランジスタ
(Q1、Q2)をオン(ON)する。この時、正方向D
C電源部からの出力電流はインダクタ(L1、L2)に
より所定時間、保持されるが、トランジスタ(Q1、Q
2)が迂回路を形成するので、チャンバに対しては出力
されない。
First, when the arc detection circuit (arc sensor) detects arc discharge, the operation of the switching transistor (IGBT) of the inverter is stopped and the transistors (Q1, Q2) are turned on (ON). At this time, forward direction D
The output current from the C power supply unit is held for a predetermined time by the inductors (L1, L2), but
Since 2) forms a detour, it is not output to the chamber.

【0051】そして、これと同時に、コンデンサ(C
1)に充電されていた逆方向電圧がトランジスタ(Q
1、Q2)から、ダイオード(D1、D2)とコンデン
サ(Cpass)との並列回路を経て、ケーブル(120
A、120B)へ出力する。
At the same time, the capacitor (C
The reverse voltage charged in 1) is the transistor (Q
1, Q2), a diode (D1, D2) and a capacitor (Cpass) in a parallel circuit, and a cable (120
A, 120B).

【0052】しかし、ケーブル(120A、120B)
やチャンバは、寄生インダクタンスを有するので、逆方
向電圧を出力しても正方向電流が無くなるのに時間を要
する。この間の正方向電流は、ダイオード(D1、D
2)を流れるのでコンデンサ(Cpass)は充電されな
い。そして、寄生インダクタンスなどによるケーブルの
正方向電流が無くなると、逆方向電流が優勢となり、ダ
イオード(D1、D2)が逆方向バイアスされる。する
と、コンデンサ(Cpass)が充電される。
However, the cables (120A, 120B)
Since the chamber and the chamber have parasitic inductance, it takes time for the forward current to disappear even when the reverse voltage is output. The forward current during this period is the diode (D1, D
Since it flows through 2), the capacitor (Cpass) is not charged. When the forward current of the cable due to parasitic inductance disappears, the reverse current becomes dominant, and the diodes (D1, D2) are reverse biased. Then, the capacitor (Cpass) is charged.

【0053】ここで、本発明において用いるコンデンサ
(Cpass)のインピーダンスは、図10に例示した出力
制限抵抗(Ppass)よりも低いので、コンデンサ(Cpa
ss)に対する大きな充電電流によって、チャンバを高速
に逆方向電圧にバイアスすることができる。しかも、コ
ンデンサ(Cpass)を流れる電流は、その充電電流のみ
であり、チャンバ系に流れる逆方向電流を制限するの
で、大量の逆方向電流が流れることにより逆方向のアー
ク放電が生ずるという問題も解消できる。
Since the impedance of the capacitor (Cpass) used in the present invention is lower than the output limiting resistance (Ppass) illustrated in FIG. 10, the capacitor (Cpa) is used.
The large charging current for ss) allows the chamber to be rapidly biased to a reverse voltage. Moreover, since the current flowing through the capacitor (Cpass) is only the charging current and limits the reverse current flowing in the chamber system, the problem that a large amount of reverse current flows causing reverse arc discharge is solved. it can.

【0054】このようにしてコンデンサ(Cpass)の充
電が終了すると、逆方向電圧源(C1)からの電流は停
止し、チャンバへの電力供給は無くなる。
When the charging of the capacitor (Cpass) is completed in this way, the current from the reverse voltage source (C1) is stopped and the power supply to the chamber is stopped.

【0055】このようにしてアーク放電が遮断された
後、トランジスタQ1、Q2をオフ(OFF)し、逆方
向DC電源部からの出力は遮断されて、正方向DC電源
部からの出力の供給が再開される。スパッタ動作の再開
のタイミングは、アーク放電が検出されてから所定の時
間を経過した後に設定してもよいし、または、アーク検
出回路(arc sensor)などによってチャンバ電流をモニ
タして決定してもよい。
After the arc discharge is cut off in this way, the transistors Q1 and Q2 are turned off, the output from the reverse direction DC power supply unit is cut off, and the output from the forward direction DC power supply unit is supplied. It will be restarted. The timing for resuming the sputter operation may be set after a predetermined time has elapsed from the detection of arc discharge, or may be determined by monitoring the chamber current with an arc detection circuit (arc sensor) or the like. Good.

【0056】なお、本実施形態においては、出力ダイオ
ード(D1、D2)は、成膜時の電流がコンデンサ(C
pass)を迂回できるよう、設けられている。
In the present embodiment, the output diodes (D1, D2) have a capacitor (C
It is provided so that you can bypass.

【0057】スパッタを再開後、再度アーク放電が生じ
た場合には、アーク検出回路(arcsensor)がその発生
を検出し、上述したアーク遮断動作を繰り返す。
When the arc discharge occurs again after restarting the sputtering, the arc detection circuit (arcsensor) detects the occurrence and repeats the above-described arc interruption operation.

【0058】以上説明した本実施形態のアーク遮断回路
によれば、出力端における出力制限抵抗(Rpass)の代
わりにコンデンサ(Cpass)を設けることにより、アー
ク放電を検出してアーク遮断動作をする時、逆電圧源の
出力インピーダンスが小さく、チャンバの逆バイアスに
要する時間が短縮される。つまり、高速にアーク放電を
遮断できる。
According to the arc interrupting circuit of the present embodiment described above, when the capacitor (Cpass) is provided instead of the output limiting resistor (Rpass) at the output end, when arc discharge is detected and the arc interrupting operation is performed. The output impedance of the reverse voltage source is small, and the time required for reverse biasing the chamber is shortened. That is, the arc discharge can be interrupted at high speed.

【0059】さらに、本実施形態によれば、逆バイアス
の印加が完了すると電流を出力せず、チャンバに電力を
供給しない。従って、逆方向に大量の電流が流れること
により生ずる逆方向アーク放電による被害を解消でき
る。
Further, according to this embodiment, when the application of the reverse bias is completed, no current is output and no power is supplied to the chamber. Therefore, it is possible to eliminate damage caused by reverse arc discharge caused by a large amount of current flowing in the reverse direction.

【0060】また、図10に表したような出力制限抵抗
(Rpass)を設けた場合、正方向電圧の印加時にも、逆
方向電圧の印加時にも、この抵抗を電流が流れる。その
結果として、電力の損失が生じ、同時に抵抗(Rpass)
に発熱が生ずる。本発明者の検討によれば、出力電流が
10アンペアクラスのスパッタ用DC電源の場合に、出
力制限抵抗(Rpass)として、100ワットクラスの抵
抗素子を設けても、アーク放電の頻度によっては、ある
程度過熱した状態となる場合が認められた。つまり、抵
抗の過熱を抑制するためには、かなり大型の抵抗素子が
必要であり、コストも上昇するという点でも改善の余地
があった。
When an output limiting resistor (Rpass) as shown in FIG. 10 is provided, a current flows through this resistor both when a forward voltage is applied and when a reverse voltage is applied. As a result, power loss occurs, and at the same time, resistance (Rpass)
Fever occurs. According to the study by the present inventor, in the case of a DC power source for spatters having an output current of 10 amperes, even if a resistive element of 100 watt class is provided as an output limiting resistance (Rpass), depending on the frequency of arc discharge, It was recognized that there was some overheating. That is, in order to suppress overheating of the resistance, a considerably large resistance element is required, and there is room for improvement in that the cost also rises.

【0061】これに対して、本実施形態において用いる
コンデンサ(Cpass)に関しては、スパッタ電源として
要求される耐圧を十分に上回るコンデンサ素子であって
も非常に小型、低コストであり、同時に、電流の損失も
解消できる。
On the other hand, with regard to the capacitor (Cpass) used in the present embodiment, even if it is a capacitor element that sufficiently exceeds the breakdown voltage required for the sputtering power source, it is very small and low-cost, and at the same time Loss can be eliminated.

【0062】本発明者は、図1に表したアーク遮断回路
を試作し、図10に例示したアーク遮断回路と比較しつ
つ、その遮断特性を評価した。
The present inventor prototyped the arc breaking circuit shown in FIG. 1 and evaluated its breaking characteristics while comparing it with the arc breaking circuit illustrated in FIG.

【0063】図2は、本発明のアーク遮断回路によるア
ーク遮断特性を例示するグラフ図である。
FIG. 2 is a graph illustrating the arc breaking characteristic of the arc breaking circuit of the present invention.

【0064】また、図3乃至図5は、図10及びそれに
類似した比較列のアーク遮断回路のアーク遮断特性を例
示するグラフ図である。
Further, FIGS. 3 to 5 are graphs illustrating the arc breaking characteristics of the arc breaking circuit of FIG. 10 and a comparative series similar thereto.

【0065】これらのグラフ図において、上側の特性曲
線は、ターゲット104に対する印加電圧の時間変化を
表し、下側の特性曲線は、放電電流の時間変化を表す。
In these graphs, the upper characteristic curve represents the time change of the applied voltage to the target 104, and the lower characteristic curve represents the time change of the discharge current.

【0066】まず、図3乃至図5について説明する。First, FIGS. 3 to 5 will be described.

【0067】図3は、図10に表した比較例のアーク遮
断回路において、出力制限抵抗(Rpass)を1キロオー
ム(kΩ)とした場合の、アーク遮断特性を表し、同図
の横軸の1目盛は1マイクロ秒、縦軸の電流の1目盛は
5アンペア、電圧の1目盛は200ボルトである。
FIG. 3 shows the arc cutoff characteristics when the output limiting resistance (Rpass) is 1 kilohm (kΩ) in the arc cutoff circuit of the comparative example shown in FIG. The scale is 1 microsecond, the current scale on the vertical axis is 5 amperes, and the voltage scale is 200 volts.

【0068】図3においては、矢印Pで示した時点でア
ーク放電が発生し、電圧(マイナス)が減少するととも
に、電流が増加し始める。そして、符号Sで表したよう
に、ターゲット104に印加される電圧がマイナス80
ボルトに減少した時点でアーク検出回路(arc sensor)
がアーク放電の発生を検出し、アーク遮断回路が動作を
開始している。
In FIG. 3, arc discharge occurs at the time point indicated by arrow P, the voltage (minus) decreases, and the current starts to increase. Then, as represented by the symbol S, the voltage applied to the target 104 is −80.
An arc detection circuit (arc sensor) when the voltage is reduced to volts
Detects the occurrence of arc discharge and the arc interruption circuit has started operation.

【0069】しかし、図3から分かるように、アーク放
電すなわち正方向電流の低下の速度は遅く、アーク遮断
動作を開始してから3.5マイクロ秒を経過してもゼロ
に至らない。このように、アーク放電の低下速度が遅い
のは、前述したように、チャンバへの送電ケーブル12
0A、120Bが寄生インダクタンス(Lwire)を有
し、また、チャンバ101とターゲット104は静電容
量を有するからである。つまり、電流が正方向から逆方
向に反転するに際して、これら寄生インダクタンスや静
電容量がある場合に、抵抗(Rpass)が大きいと、充電
の時間が長くなるからである。さらに、電圧特性を見れ
ば分かるように、逆方向電圧が立ち上がらないために、
ケーブル120A、120B、及びチャンバにより形成
される閉回路を流れる迷走電流があることも考えられ
る。
However, as can be seen from FIG. 3, the rate of arc discharge, that is, the decrease in the positive direction current is slow, and does not reach zero even after 3.5 microseconds have elapsed since the start of the arc breaking operation. As described above, the reason why the decreasing rate of the arc discharge is slow is that the power transmission cable 12 to the chamber is used.
This is because 0A and 120B have a parasitic inductance (Lwire), and the chamber 101 and the target 104 have a capacitance. That is, when the current is reversed from the positive direction to the reverse direction, if the resistance (Rpass) is large and the parasitic inductance and the electrostatic capacitance are present, the charging time becomes long. Furthermore, as you can see from the voltage characteristics, because the reverse voltage does not rise,
It is also possible that there is stray current flowing through the closed circuit formed by the cables 120A, 120B and the chamber.

【0070】なお、図3においては、符号Eの時点にお
いて正方向電圧の印加を再開しているが、これは、タイ
マーにより所定の時間を設定した結果であり、本来的に
は、アーク遮断動作によって、アーク放電後の正方向電
流がゼロ、あるいはゼロ以下にまで低下することが望ま
しい。
In FIG. 3, the application of the forward voltage is restarted at the time of the symbol E, but this is the result of setting a predetermined time by the timer, and originally, the arc breaking operation. Therefore, it is desirable that the forward current after the arc discharge is reduced to zero or to less than zero.

【0071】次に、図4は、図10に表した比較例の回
路において、制限抵抗(Rpass)をゼロとした場合のア
ーク遮断特性を表す。なお、同図の横軸の1目盛は1マ
イクロ秒、縦軸の電流の1目盛は10アンペア、電圧の
1目盛は200ボルトである。
Next, FIG. 4 shows an arc interruption characteristic when the limiting resistance (Rpass) is set to zero in the circuit of the comparative example shown in FIG. In the figure, one scale on the horizontal axis is 1 microsecond, one scale on the vertical axis is 10 amperes, and one scale on the voltage is 200 volts.

【0072】図4から分かるように、制限抵抗(Rpas
s)をゼロとした場合には、アーク遮断回路が動作を開
始した時点Sから急速に電流が低下し、マイナス方向に
振り切れている。これは、制限抵抗(Rpass)を除去し
たことにより、ケーブル120A、120Bやチャンバ
内の寄生インダクタンスや寄生容量の充電時間が短縮さ
れたからである。しかし、逆方向電流が制限されないた
め、大量の逆方向電流が流れて、逆方向のアーク放電が
生ずるという問題が起こる。
As can be seen from FIG. 4, the limiting resistance (Rpas
When s) is set to zero, the current rapidly decreases from the time point S when the arc interruption circuit starts to operate, and the current is swung out in the negative direction. This is because the removal of the limiting resistance (Rpass) shortens the charging time of the parasitic inductance and parasitic capacitance in the cables 120A and 120B and the chamber. However, since the reverse current is not limited, a large amount of reverse current flows, causing a problem of arc discharge in the reverse direction.

【0073】なお、この具体例の場合、出力端のダイオ
ード(D1、D2)として、逆回復時間が数10マイク
ロ秒の素子を用いた。このため、アーク遮断動作中(符
号Sから符号Eまでの間)において、逆方向バイアスに
より完全に短絡状態となることは抑止されている。
In this specific example, as the diodes (D1, D2) at the output end, elements having a reverse recovery time of several tens of microseconds were used. Therefore, during the arc breaking operation (between the reference sign S and the reference sign E), a complete short circuit state due to the reverse bias is suppressed.

【0074】次に、図5は、図10に表した比較例の回
路において、制限抵抗(Rpass)を20オーム(Ω)と
した場合のアーク遮断特性を表す。ここで、同図の横軸
の1目盛は0.5マイクロ秒、縦軸の電流の1目盛は5
アンペア、電圧の1目盛は200ボルトである。
Next, FIG. 5 shows the arc interruption characteristics when the limiting resistance (Rpass) is 20 ohms (Ω) in the circuit of the comparative example shown in FIG. Here, one scale on the horizontal axis in the figure is 0.5 microseconds, and one scale on the vertical axis is 5
Ampere, one scale of voltage is 200 volts.

【0075】図5に表した比較例の場合、アーク遮断動
作の開始(符号S)から約1マイクロ秒で、放電電流は
ゼロに達している。
In the case of the comparative example shown in FIG. 5, the discharge current reaches zero in about 1 microsecond from the start of the arc breaking operation (reference S).

【0076】これは、本発明者が検討した図10の比較
例のうちでは、ほぼ最良の結果である。すなわち、図1
0のアーク遮断回路の場合、出力制限抵抗(Rpass)の
抵抗値が高すぎると図3に例示した如く放電電流の遮断
時間が長くなり、一方、抵抗値が低すぎると図4に例示
した如く逆方向の電流が大量に流れるという問題が生ず
る。
This is almost the best result among the comparative examples of FIG. 10 examined by the present inventor. That is, FIG.
In the case of the arc interruption circuit of 0, if the resistance value of the output limiting resistance (Rpass) is too high, the interruption time of the discharge current becomes long as illustrated in FIG. 3, while if the resistance value is too low, as illustrated in FIG. There arises a problem that a large amount of current flows in the opposite direction.

【0077】そして、制限抵抗(Rpass)の最適な抵抗
値は、ケーブル120A、120Bやチャンバ内の寄生
インダクタンスや寄生容量などに依存する。そして、タ
ーゲット104の材料や、スパッタに際してチャンバ内
に導入する放電ガスの種類などの条件によっても最適な
抵抗値は変化する傾向があった。
The optimum resistance value of the limiting resistance (Rpass) depends on the parasitic inductance and the parasitic capacitance in the cables 120A and 120B and the chamber. The optimum resistance value also tends to change depending on the material of the target 104 and the conditions such as the type of discharge gas introduced into the chamber during sputtering.

【0078】これに対して、図2は、図1に表した本発
明のアーク遮断回路において、コンデンサ(Cpass)と
して、10000ピコファラド(pF)の素子を用いた
場合のアーク遮断特性を表す。なお、同図の横軸の1目
盛は0.5マイクロ秒、縦軸の電流の1目盛は5アンペ
ア、電圧の1目盛は200ボルトである。
On the other hand, FIG. 2 shows the arc interruption characteristics when an element of 10,000 picofarads (pF) is used as the capacitor (Cpass) in the arc interruption circuit of the present invention shown in FIG. In the figure, one scale on the horizontal axis is 0.5 microseconds, one scale on the vertical axis is 5 amperes, and one scale on the voltage is 200 volts.

【0079】図2を見ると、アーク検出回路がアーク放
電を検出してアーク遮断動作を開始(符号S)してか
ら、僅か0.3マイクロ秒で放電電流がゼロに達し(符
号F)、アーク放電が極めて急速且つ確実に遮断された
ことが分かる。
Referring to FIG. 2, after the arc detection circuit detects arc discharge and starts the arc interruption operation (reference S), the discharge current reaches zero in only 0.3 microseconds (reference F), It can be seen that the arc discharge was interrupted very rapidly and reliably.

【0080】すなわち、本発明において用いるコンデン
サ(Cpass)のインピーダンスは、図10に例示した出
力制限抵抗(Ppass)よりも低いので、コンデンサ(C
1)から得られる大きな充電電流によって、チャンバを
高速に逆方向電圧にバイアスすることができる。その結
果として、図2の電圧特性曲線からも分かるように、逆
方向電圧が急速に立ち上がる。
That is, the impedance of the capacitor (Cpass) used in the present invention is lower than that of the output limiting resistance (Ppass) illustrated in FIG.
The large charging current resulting from 1) allows the chamber to be rapidly biased to a reverse voltage. As a result, the reverse voltage rises rapidly as can be seen from the voltage characteristic curve of FIG.

【0081】しかも、コンデンサ(Cpass)は、チャン
バに流れる逆方向電流を制限する。つまり、図2の電流
特性曲線から分かるように、逆方向電流も確実に抑制さ
れている。その結果として、大量の逆方向電流が流れる
ことにより逆方向のアーク放電が生ずるという問題も解
消できる。
Moreover, the capacitor (Cpass) limits the reverse current flowing in the chamber. That is, as can be seen from the current characteristic curve of FIG. 2, the reverse current is also reliably suppressed. As a result, it is possible to solve the problem that a large amount of reverse current flows to cause reverse arc discharge.

【0082】以上説明したように、本発明のアーク遮断
回路は、その動作時間が僅か0.3マイクロ秒程度と極
めて高速であり、逆方向のアーク放電も確実に抑制でき
る。本発明が有する、この効果は、近年、特に重要とな
りつつある。
As described above, the arc interruption circuit of the present invention has an extremely high operating time of only about 0.3 microseconds and can reliably suppress arc discharge in the reverse direction. This effect of the present invention has become particularly important in recent years.

【0083】すなわち、従来の半導体装置の製造におけ
るシリコン(Si)ウェーハ上への薄膜形成などの場
合、電源からの投入電力が比較的に低く堆積速度が遅い
条件で、例えば、数分間程度のスパッタを行う場合が多
かった。
That is, in the case of forming a thin film on a silicon (Si) wafer in the conventional manufacturing of a semiconductor device, under the condition that the input power from the power source is relatively low and the deposition rate is slow, for example, sputtering for about several minutes. Was often done.

【0084】これに対して、例えば、近年急速に需要が
拡大している、CD−R(CompactDisk Recordable)
や、DVD−R(Digital Versatile Disk-Recordabl
e)などの光ディスクの製造に際しては、投入電力が大
きく堆積速度を上げた条件で、スパッタ成膜工程の所要
時間を、数秒程度にまで短縮する要求がある。このよう
な短時間の工程においては、アーク放電に対する遮断動
作及びスパッタ再開までの中断による工程の遅れは、深
刻な問題となる。しかも、基板として用いるポリカーボ
ネート・ディスクは、例えばシリコンウェーハなどと比
較して、真空中での放出ガス量も比較的多いため、大電
力のもとでガス放出によるアーク放電が生じやすくな
る。
On the other hand, for example, the demand for CD-R (Compact Disk Recordable), which is rapidly expanding in recent years,
And DVD-R (Digital Versatile Disk-Recordabl
In the production of optical disks such as e), there is a demand to reduce the time required for the sputter film formation process to about several seconds under the condition that the input power is large and the deposition rate is increased. In such a short-time process, the delay of the process due to the interruption operation to the arc discharge and the interruption until the restart of the spatter becomes a serious problem. Moreover, since the polycarbonate disk used as the substrate also has a relatively large amount of released gas in a vacuum as compared with, for example, a silicon wafer, arc discharge due to gas release easily occurs under high power.

【0085】このため、これら光ディスクの製造などに
おいては、迅速且つ確実なアーク遮断が可能なスパッタ
装置が、特に要求されている。本発明によれば、図2に
例示した如く、従来の1/3以下の時間で確実にアーク
放電を遮断することができ、このような要求に大きく応
えることができる。
Therefore, in the production of these optical discs, there is a particular demand for a sputtering device capable of performing a quick and reliable arc interruption. According to the present invention, as illustrated in FIG. 2, it is possible to surely interrupt the arc discharge in a time that is ⅓ or less of that in the conventional case, and it is possible to largely meet such a requirement.

【0086】なお、本発明者の検討によれば、コンデン
サ(Cpass)の値としては、電源に接続するケーブル1
20A、120B、チャンバ系などの寄生容量よりも大
きい容量値とすることが望ましい。例えば、10アンペ
アクラスのスパッタ装置の場合、ケーブル120A、1
20Bの寄生容量は、例えば1000ピコファラド(p
F)程度、チャンバ系の寄生容量は、例えば400乃至
500ピコファラド(pF)程度である。従って、コン
デンサ(Cpass)の容量値としては、これらの合計より
もある程度大きなものとすれば良好な結果が得られる。
According to a study by the present inventor, the value of the capacitor (Cpass) is determined by the cable 1 connected to the power supply.
It is desirable that the capacitance value is larger than the parasitic capacitance of 20A, 120B, chamber system, or the like. For example, in the case of a 10 amp class sputter device, cables 120A, 1
The parasitic capacitance of 20B is, for example, 1000 picofarads (p
F), and the parasitic capacitance of the chamber system is, for example, about 400 to 500 picofarads (pF). Therefore, a good result can be obtained if the capacitance value of the capacitor (Cpass) is set to be somewhat larger than the sum of these.

【0087】次に、本発明の変型例について説明する。Next, a modified example of the present invention will be described.

【0088】図6は、本発明の第1の変型例を表す模式
図である。同図については、図1乃至図10に関して前
述したものと同様の要素には、同一の符号を付して詳細
な説明は省略する。
FIG. 6 is a schematic diagram showing a first modified example of the present invention. In this figure, elements similar to those described above with reference to FIGS. 1 to 10 are marked with the same reference numerals and not described in detail.

【0089】すなわち、本変型例のスパッタ用DC電源
110Bにおいては、アーク遮断回路の出力端に、2つ
のコンデンサ(Cpass1、Cpass2)が直列に接続され
ている。このように複数のコンデンサを直列に接続すれ
ば、電圧耐圧を上げることができる。
That is, in the DC power source 110B for sputtering of this modified example, two capacitors (Cpass1, Cpass2) are connected in series to the output terminal of the arc interruption circuit. By connecting a plurality of capacitors in series in this way, the voltage withstand voltage can be increased.

【0090】図7は、本発明の第2の変型例を表す模式
図である。同図についても、図1乃至図10に関して前
述したものと同様の要素には、同一の符号を付して詳細
な説明は省略する。
FIG. 7 is a schematic diagram showing a second modified example of the present invention. Also in this figure, elements similar to those described above with reference to FIGS. 1 to 10 are marked with the same reference numerals and not described in detail.

【0091】本変型例のスパッタ用DC電源110Cに
おいては、図1に例示した回路の出力ダイオード(D
1、D2)の代わりに、トランジスタQ3、Q4が設け
られている。これらトランジスタQ3、Q4としては、
例えば、寄生ダイオードを有するMOSFET(Metal-
Oxide-Semiconductor Field Effect Transistor)を用
いることが望ましい。これらトランジスタQ3、Q4
は、例えば、アーク検出回路(arc sensor)により制御
することができ、スパッタ時にはオンし、アーク遮断動
作の時はオフとする。
In the sputtering DC power source 110C of this modified example, the output diode (D) of the circuit illustrated in FIG.
Instead of 1, D2), transistors Q3, Q4 are provided. As these transistors Q3 and Q4,
For example, a MOSFET (Metal-
Oxide-Semiconductor Field Effect Transistor) is desirable. These transistors Q3, Q4
Can be controlled by, for example, an arc sensor, which is turned on during sputtering and turned off during arc interruption operation.

【0092】図1に例示した回路におけるダイオード
(D1、D2)として通常の素子を用いた場合、順方向
の寄生抵抗が1.3ボルト乃至1.5ボルト程度である
ので、スパッタ時に、この寄生抵抗値に対応して電力の
損失が生ずる。それに対して、トランジスタQ3、Q4
としてMOSFETを用いた場合には、オン状態の寄生
抵抗は、0.1ボルト乃至0.2ボルト程度と非常に低
いために、スパッタ時の電力損失を低減できるという効
果が得られる。
When ordinary elements are used as the diodes (D1 and D2) in the circuit illustrated in FIG. 1, the forward parasitic resistance is about 1.3 to 1.5 volts, so that the parasitic resistance is increased during sputtering. Power loss occurs corresponding to the resistance value. On the other hand, transistors Q3 and Q4
When a MOSFET is used as, the parasitic resistance in the ON state is as low as about 0.1 to 0.2 V, so that the effect of reducing power loss during sputtering can be obtained.

【0093】さらに、寄生ダイオードを有するMOSF
ETとすれば、トランジスタQ3、Q4を、オフ状態に
おいてダイオードとして動作させることができる。
Further, a MOSF having a parasitic diode
With ET, the transistors Q3 and Q4 can be operated as diodes in the off state.

【0094】図8は、本発明の第3の変型例を表す模式
図である。同図についても、図1乃至図10に関して前
述したものと同様の要素には、同一の符号を付して詳細
な説明は省略する。
FIG. 8 is a schematic diagram showing a third modified example of the present invention. Also in this figure, elements similar to those described above with reference to FIGS. 1 to 10 are marked with the same reference numerals and not described in detail.

【0095】本変型例においては、一台のチャンバ系
に、複数のスパッタ用DC電源110が並列に接続され
ている。それぞれの電源110は、図1乃至図7に関し
て前述したような本発明のアーク遮断回路を備えた電源
である。
In this modification, a plurality of sputtering DC power supplies 110 are connected in parallel to one chamber system. Each power supply 110 is a power supply including the arc interruption circuit of the present invention as described above with reference to FIGS.

【0096】本発明によれば、このように複数の電源を
並列に接続して容易に電流容量を増大できる。これは、
アーク遮断回路の出力端に接続されている素子が、図1
0に表したような抵抗(Rpass)ではなく、コンデンサ
(Cpass)だからである。
According to the present invention, it is possible to easily increase the current capacity by connecting a plurality of power sources in parallel as described above. this is,
The element connected to the output end of the arc interruption circuit is
This is because the capacitor (Cpass) is used instead of the resistance (Rpass) represented by 0.

【0097】仮に、図10に例示したようなアーク遮断
回路を有する電源を並列に接続したとすると、アーク遮
断動作時の制御が容易でない。すなわち、図10の電源
を並列接続して動作させた場合、アーク放電などの外乱
が生じた時に、アーク遮断動作のタイミングに「ずれ」
が生ずると、いずれか一方が逆方向電圧、他方が正方向
電圧を印加するという「泣き別れ状態」が生じて、制御
ループが発散する虞がある。これは、抵抗(Rpass)を
両方向に電流が流れ得るからである。このような問題を
解消するためには、これら複数の電源を、いわゆる「マ
スター・スレーブ制御」により動作させる必要があり、
制御系が複雑化する。
If a power source having an arc breaking circuit as shown in FIG. 10 is connected in parallel, control during arc breaking operation is not easy. That is, when the power supplies of FIG. 10 are connected in parallel and operated, when there is a disturbance such as arc discharge, there is a “deviation” in the timing of the arc interruption operation.
Occurs, there is a risk that the control loop may diverge due to a "breakup state" in which one of them applies the reverse voltage and the other applies the positive voltage. This is because current can flow in both directions through the resistor (Rpass). In order to solve such a problem, it is necessary to operate these multiple power supplies by so-called "master / slave control".
The control system becomes complicated.

【0098】これに対して、本発明によれば、アーク遮
断回路の出力端には、抵抗ではなくコンデンサ(Cpas
s)を設けるので、一方の電源110からの電流が他方
の電源110に流入することによる制御ループの発散が
生ずる心配はない。
On the other hand, according to the present invention, the output end of the arc interruption circuit is not a resistor but a capacitor (Cpas).
s) is provided, there is no concern that the control loop diverges due to the current from one power supply 110 flowing into the other power supply 110.

【0099】つまり、本発明の場合、アーク遮断動作を
確保しつつ、複数の電源を必要に応じて並列に接続する
ことにより、スパッタ装置の電流容量を極めて容易に拡
大できる。つまり、電源の「使い回し」が可能となる点
で、ユーザにとっても極めて便利且つ経済的である。
That is, in the case of the present invention, the current capacity of the sputtering apparatus can be very easily expanded by connecting a plurality of power sources in parallel as necessary while ensuring the arc breaking operation. In other words, the power source can be reused, which is extremely convenient and economical for the user.

【0100】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、これらの具
体例に限定されるものではない。
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples.

【0101】例えば、本発明のアーク遮断回路、スパッ
タ用電源、スパッタ装置における各部の構成、構造、
数、配置、形状、材質などに関しては、上記具体例に限
定されず、当業者が適宜選択採用したものも、本発明の
要旨を包含する限り本発明の範囲に包含される。
For example, the arc cutoff circuit, the power supply for sputtering of the present invention, the configuration and structure of each part in the sputtering apparatus,
The number, arrangement, shape, material, etc. are not limited to the above specific examples, and those appropriately selected and adopted by those skilled in the art are also included in the scope of the present invention as long as they include the gist of the present invention.

【0102】より具体的には、例えば、アーク遮断回路
に設けられるアーク検出回路の具体的な構成や、ダイオ
ード、抵抗、トランジスタをはじめとする各回路素子の
数や配置関係などについても、当業者が適宜設計変更し
たものは本発明の範囲に包含される。
More specifically, for example, regarding the specific configuration of the arc detection circuit provided in the arc cutoff circuit, and the number and arrangement relationship of each circuit element such as a diode, a resistor, and a transistor, those skilled in the art will also understand. Those whose design is appropriately changed are included in the scope of the present invention.

【0103】その他、本発明の要素を具備し、当業者が
適宜設計変更しうる全てのアーク遮断回路、スパッタ用
電源及びスパッタ装置は本発明の範囲に包含される。
In addition, all arc breaking circuits, power supplies for sputtering, and sputtering devices which have the elements of the present invention and can be appropriately modified in design by those skilled in the art are included in the scope of the present invention.

【0104】[0104]

【発明の効果】以上説明したように、本発明のアーク遮
断回路は、そのアーク遮断動作が極めて高速であり、逆
方向のアーク放電も確実に抑制できる。
As described above, in the arc breaking circuit of the present invention, the arc breaking operation is extremely fast and the arc discharge in the reverse direction can be surely suppressed.

【0105】その結果として、近年、需要が急速に伸び
つつある光ディスク用のスパッタも安定して行うことが
可能となる。
As a result, it becomes possible to stably carry out sputtering for optical discs, of which demand is rapidly increasing in recent years.

【0106】すなわち、本発明によれば、シンプルな構
成によりアーク放電を迅速且つ確実に遮断できるアーク
遮断回路、スパッタ用電源及びスパッタ装置を提供する
ことができ、産業上のメリットは多大である。
That is, according to the present invention, it is possible to provide an arc interruption circuit, a sputtering power source, and a sputtering apparatus capable of quickly and surely interrupting arc discharge with a simple structure, and industrial merits are great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態にかかるアーク遮断回路及
びそれを用いたスパッタ装置を表す模式図である。
FIG. 1 is a schematic diagram showing an arc interruption circuit according to an embodiment of the present invention and a sputtering apparatus using the arc interruption circuit.

【図2】本発明のアーク遮断回路によるアーク遮断特性
を例示するグラフ図である。
FIG. 2 is a graph illustrating an arc breaking characteristic of the arc breaking circuit of the present invention.

【図3】図10及びそれに類似した比較列のアーク遮断
回路のアーク遮断特性を例示するグラフ図である。
FIG. 3 is a graph diagram illustrating an arc interruption characteristic of an arc interruption circuit of FIG. 10 and a comparative column similar to FIG.

【図4】図10及びそれに類似した比較列のアーク遮断
回路のアーク遮断特性を例示するグラフ図である。
FIG. 4 is a graph diagram illustrating an arc interruption characteristic of an arc interruption circuit of FIG. 10 and a comparative column similar thereto.

【図5】図10及びそれに類似した比較列のアーク遮断
回路のアーク遮断特性を例示するグラフ図である。
FIG. 5 is a graph diagram illustrating an arc interruption characteristic of an arc interruption circuit of FIG. 10 and a comparative series similar thereto.

【図6】本発明の第1の変型例を表す模式図である。FIG. 6 is a schematic diagram showing a first modified example of the present invention.

【図7】本発明の第2の変型例を表す模式図である。FIG. 7 is a schematic diagram showing a second modified example of the present invention.

【図8】本発明の第3の変型例を表す模式図である。FIG. 8 is a schematic diagram showing a third modified example of the present invention.

【図9】DC(direct current)スパッタ装置の要部構
成を表す模式図である。
FIG. 9 is a schematic diagram showing a configuration of a main part of a DC (direct current) sputtering device.

【図10】本発明者が本発明に至る過程で検討したスパ
ッタ用DC電源110Zの要部構成を例示する回路図で
ある。
FIG. 10 is a circuit diagram illustrating the configuration of a main part of a sputtering DC power supply 110Z that the present inventor has studied in the course of reaching the present invention.

【符号の説明】[Explanation of symbols]

100 基板 101 真空チャンバ 104 ターゲット 106 真空排気ポンプ 107 ガス供給源 108 グロー放電 110、110A〜110Z スパッタ用電源 120A、120B ケーブル 150 アーク放電 DB1 整流ダイオード群 IGBT スイッチングトランジスタ L1、L2 平滑化インダクタ Q1〜Q4 トランジスタ T1 トランス 100 substrates 101 vacuum chamber 104 target 106 Vacuum pump 107 gas supply source 108 glow discharge 110, 110A-110Z Sputtering power supply 120A, 120B cable 150 arc discharge DB1 Rectifier diode group IGBT switching transistor L1, L2 smoothing inductor Q1-Q4 transistors T1 transformer

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成14年4月8日(2002.4.8)[Submission date] April 8, 2002 (2002.4.8)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図6】 [Figure 6]

【図7】 [Figure 7]

【図8】 [Figure 8]

【図9】 [Figure 9]

【図10】 [Figure 10]

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】正方向の電圧を印加した負荷におけるアー
ク放電の発生を検出すると、前記負荷に対して逆方向の
電圧を印加するアーク遮断回路であって、 整流素子とコンデンサとが並列接続された回路を有し、 前記負荷に対して前記正方向の電圧が印加された状態に
おいては、前記負荷を流れる電流が前記整流素子を順方
向電流として流れ、 前記負荷に対して前記逆方向の電圧が印加される状態に
おいては、前記コンデンサを充電する充電電流が前記負
荷を流れるようにしたことを特徴とするアーク遮断回
路。
1. An arc cutoff circuit for applying a reverse voltage to a load when the occurrence of arc discharge in a load to which a positive voltage is applied is detected. A rectifying element and a capacitor are connected in parallel. In the state where the voltage in the positive direction is applied to the load, the current flowing in the load flows as a forward current in the rectifying element, and the voltage in the reverse direction is applied to the load. The arc interruption circuit is characterized in that a charging current for charging the capacitor is caused to flow through the load when a voltage is applied.
【請求項2】正方向の電圧を印加した負荷において発生
するアーク放電を遮断するアーク遮断回路であって、 前記負荷における前記アーク放電の発生を検出するアー
ク検出手段と、 前記負荷に対して前記正方向とは逆方向の電圧を印加す
る逆方向電圧印加手段と、 整流素子と、 前記整流素子に対して並列に接続されたコンデンサと、 を備え、 前記負荷に対して前記正方向の電圧が印加された状態に
おいては、前記負荷を流れる電流が前記整流素子を順方
向電流として流れ、 前記アーク検出手段が前記負荷におけるアーク放電の発
生を検出すると、前記逆方向電圧印加手段が前記負荷に
対して逆方向の電圧を印加し、前記コンデンサを充電す
る充電電流が前記負荷を流れるようにしたことを特徴と
するアーク遮断回路。
2. An arc interruption circuit for interrupting an arc discharge generated in a load to which a positive voltage is applied, said arc detection circuit detecting an occurrence of said arc discharge in said load, and said arc detection circuit for said load. A reverse voltage applying means for applying a voltage in the reverse direction to the forward direction; a rectifying element; and a capacitor connected in parallel to the rectifying element, wherein the forward voltage is applied to the load. In the applied state, the current flowing through the load flows as a forward current through the rectifying element, and when the arc detecting means detects the occurrence of arc discharge in the load, the reverse voltage applying means applies to the load. And a reverse voltage is applied to cause a charging current for charging the capacitor to flow through the load.
【請求項3】複数の前記整流素子と、 複数の前記コンデンサと、 を備え、 前記複数の前記整流素子は、互いに直列に接続され、 前記複数の前記コンデンサのそれぞれは、前記複数の前
記整流素子のそれぞれに対して並列に接続されたことを
特徴とする請求項1または2に記載のアーク遮断回路。
3. A plurality of said rectifying elements and a plurality of said capacitors, said plurality of said rectifying elements being connected in series with each other, wherein each of said plurality of said capacitors is said plurality of said rectifying elements. 3. The arc interruption circuit according to claim 1, wherein the arc interruption circuit is connected in parallel to each of the above.
【請求項4】正方向の電圧を印加した負荷におけるアー
ク放電の発生を検出すると、前記負荷に対して逆方向の
電圧を印加するアーク遮断回路であって、 スイッチング素子とコンデンサとが並列接続された回路
を有し、 前記負荷に対して前記正方向の電圧が印加された状態に
おいては、前記スイッチングはオンにされ、前記スイッ
チング素子を流れる電流が前記負荷を流れ、 前記負荷に対して前記逆方向の電圧が印加される状態に
おいては、前記スイッチング素子はオフにされ、前記コ
ンデンサを充電する充電電流が前記負荷を流れるように
したことを特徴とするアーク遮断回路。
4. An arc cutoff circuit for applying a reverse voltage to the load when the occurrence of arc discharge in a load to which a positive voltage is applied is detected, wherein a switching element and a capacitor are connected in parallel. In the state where the voltage in the positive direction is applied to the load, the switching is turned on, the current flowing through the switching element flows through the load, and the reverse voltage is applied to the load. In a state in which a directional voltage is applied, the switching element is turned off so that a charging current for charging the capacitor flows through the load.
【請求項5】正方向の電圧を印加した負荷において発生
するアーク放電を遮断するアーク遮断回路であって、 前記負荷における前記アーク放電の発生を検出するアー
ク検出手段と、 前記負荷に対して前記正方向とは逆方向の電圧を印加す
る逆方向電圧印加手段と、 スイッチング素子と、 前記スイッチング素子に対して並列に接続されたコンデ
ンサと、 を備え、 前記負荷に対して前記正方向の電圧が印加された状態に
おいては、前記スイッチング素子はオンにされ、前記ス
イッチング素子を流れる電流が前記負荷を流れ、 前記アーク検出手段が、前記負荷におけるアーク放電の
発生を検出すると、前記スイッチング素子はオフにさ
れ、前記逆方向電圧印加手段が前記負荷に対して逆方向
の電圧を印加し、前記コンデンサを充電する充電電流が
前記負荷を流れるようにしたことを特徴とするアーク遮
断回路。
5. An arc interruption circuit for interrupting an arc discharge generated in a load to which a positive voltage is applied, said arc detection means detecting an occurrence of said arc discharge in said load, and said arc detection circuit for said load. Reverse direction voltage applying means for applying a voltage in the reverse direction to the forward direction, a switching element, and a capacitor connected in parallel to the switching element, comprising: In the applied state, the switching element is turned on, the current flowing through the switching element flows through the load, the arc detection means, when detecting the occurrence of arc discharge in the load, the switching element is turned off. And the reverse voltage applying means applies a reverse voltage to the load to charge the capacitor. An arc interruption circuit characterized in that a current flows through the load.
【請求項6】前記スイッチング素子は、前記正方向の電
圧に対応して順方向電流が流れる整流特性を有すること
を特徴とする請求項4または5に記載のアーク遮断回
路。
6. The arc breaking circuit according to claim 4, wherein the switching element has a rectifying characteristic in which a forward current flows in accordance with the positive voltage.
【請求項7】複数の前記スイッチング素子と、 複数の前記コンデンサと、 を備え、 前記複数の前記スイッチング素子は、互いに直列に接続
され、 前記複数の前記コンデンサのそれぞれは、前記複数の前
記スイッチング素子のそれぞれに対して並列に接続され
たことを特徴とする請求項4〜6のいずれか1つに記載
のアーク遮断回路。
7. A plurality of the switching elements and a plurality of the capacitors, wherein the plurality of the switching elements are connected in series with each other, wherein each of the plurality of capacitors is the plurality of the switching elements. 7. The arc interruption circuit according to any one of claims 4 to 6, wherein the arc interruption circuit is connected in parallel to each of the above.
【請求項8】ターゲットをスパッタして薄膜を形成する
スパッタ用電源であって、 請求項1〜7のいずれか1つに記載のアーク遮断回路
と、 前記正方向の電圧を印加するための正方向電圧印加手段
と、 を備えたことを特徴とするスパッタ用電源。
8. A sputtering power source for sputtering a target to form a thin film, the arc interruption circuit according to claim 1, and a positive voltage source for applying a voltage in the positive direction. A power supply for sputtering, comprising: directional voltage applying means.
【請求項9】大気圧よりも減圧された雰囲気を維持可能
な真空チャンバと、 請求項8記載のスパッタ用電源と、 を備え、 前記正方向電圧印加手段から印加される前記正方向の電
圧によりスパッタを実施し、 真空チャンバ内において発生する前記アーク放電を前記
アーク遮断回路により遮断することを特徴とするスパッ
タ装置。
9. A vacuum chamber capable of maintaining an atmosphere at a pressure lower than atmospheric pressure, and the sputtering power source according to claim 8, wherein the positive voltage is applied by the positive voltage applying means. A sputtering apparatus, wherein sputtering is performed, and the arc discharge generated in the vacuum chamber is interrupted by the arc interruption circuit.
【請求項10】複数の前記スパッタ用電源を備え、 前記複数の前記スパッタ用電源は、互いに並列に接続さ
れたことを特徴とするスパッタ装置。
10. A sputtering apparatus comprising: a plurality of sputtering power supplies, wherein the plurality of sputtering power supplies are connected in parallel with each other.
JP2002070019A 2002-03-14 2002-03-14 Arc interruption circuit, power supply for sputtering and sputtering equipment Expired - Lifetime JP4100938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002070019A JP4100938B2 (en) 2002-03-14 2002-03-14 Arc interruption circuit, power supply for sputtering and sputtering equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002070019A JP4100938B2 (en) 2002-03-14 2002-03-14 Arc interruption circuit, power supply for sputtering and sputtering equipment

Publications (3)

Publication Number Publication Date
JP2003268541A true JP2003268541A (en) 2003-09-25
JP2003268541A5 JP2003268541A5 (en) 2005-09-08
JP4100938B2 JP4100938B2 (en) 2008-06-11

Family

ID=29200709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070019A Expired - Lifetime JP4100938B2 (en) 2002-03-14 2002-03-14 Arc interruption circuit, power supply for sputtering and sputtering equipment

Country Status (1)

Country Link
JP (1) JP4100938B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313752A (en) * 2005-05-06 2006-11-16 Huettinger Elektronik Gmbh & Co Kg Arc suppressor
EP1990443A3 (en) * 2007-05-10 2008-11-26 Korea Institute Of Science And Technology Method and apparatus for DC plasma assisted chemical vapor deposition in the absence of a positive column, and diamond thin film fabricated thereby
JP2010251161A (en) * 2009-04-16 2010-11-04 Origin Electric Co Ltd Power supply for vacuum load
US8786263B2 (en) 2007-05-12 2014-07-22 Trumpf Huettinger Sp. Z O. O. Reducing stored electrical energy in a lead inductance
US9147555B2 (en) 2010-07-20 2015-09-29 Trumpf Huettinger Gmbh + Co. Kg Arc extinction arrangement and method for extinguishing arcs
JP2016082682A (en) * 2014-10-15 2016-05-16 株式会社オートネットワーク技術研究所 Energization control device and energization control method
WO2020012666A1 (en) 2018-07-13 2020-01-16 日本製鉄株式会社 Grain-oriented electromagnetic steel sheet and manufacturing method for same
US12281381B2 (en) 2021-10-27 2025-04-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8033246B2 (en) 2005-05-06 2011-10-11 Huettinger Elektronik Gmbh + Co. Kg Arc suppression
JP2006313752A (en) * 2005-05-06 2006-11-16 Huettinger Elektronik Gmbh & Co Kg Arc suppressor
EP1990443A3 (en) * 2007-05-10 2008-11-26 Korea Institute Of Science And Technology Method and apparatus for DC plasma assisted chemical vapor deposition in the absence of a positive column, and diamond thin film fabricated thereby
US8334027B2 (en) 2007-05-10 2012-12-18 Korea Institute Of Science And Technology Method for DC plasma assisted chemical vapor deposition in the absence of a positive column
US9818579B2 (en) 2007-05-12 2017-11-14 Trumpf Huettinger Sp. Z O. O. Reducing stored electrical energy in a lead inductance
US8786263B2 (en) 2007-05-12 2014-07-22 Trumpf Huettinger Sp. Z O. O. Reducing stored electrical energy in a lead inductance
JP2010251161A (en) * 2009-04-16 2010-11-04 Origin Electric Co Ltd Power supply for vacuum load
US9147555B2 (en) 2010-07-20 2015-09-29 Trumpf Huettinger Gmbh + Co. Kg Arc extinction arrangement and method for extinguishing arcs
JP2016082682A (en) * 2014-10-15 2016-05-16 株式会社オートネットワーク技術研究所 Energization control device and energization control method
WO2020012666A1 (en) 2018-07-13 2020-01-16 日本製鉄株式会社 Grain-oriented electromagnetic steel sheet and manufacturing method for same
KR20210018433A (en) 2018-07-13 2021-02-17 닛폰세이테츠 가부시키가이샤 Grain-oriented electrical steel sheet and its manufacturing method
US12123068B2 (en) 2018-07-13 2024-10-22 Nippon Steel Corporation Grain oriented electrical steel sheet and producing method thereof
US12281381B2 (en) 2021-10-27 2025-04-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Also Published As

Publication number Publication date
JP4100938B2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
JP5399563B2 (en) DC power supply
TWI472269B (en) Direct current power supply device, and method for controlling direct current power supply device
TWI777834B (en) Impedance integration device
CN101772992B (en) Abnormal discharge suppressing device for vacuum apparatus
JP4257770B2 (en) Arc interruption circuit, power supply for sputtering and sputtering equipment
WO1998037257A1 (en) Power supply unit for sputtering device
EP1195793A2 (en) Passive bipolar arc control system and method
CN100496182C (en) Discharge power supply, sputtering power supply, and sputtering device
JP2003268541A (en) Arc interruption circuit, power supply for sputtering and sputtering equipment
JP5363281B2 (en) Power supply
JPH07233472A (en) Arc shielding method in dc glow discharge treatment device and device thereof
JP2011060984A (en) Plasma processing apparatus and plasma processing method
JP2001145371A (en) Power supply for sputtering
JP3505514B2 (en) Power supply circuit
JP2002294445A (en) Sputtering equipment
JP4673653B2 (en) Abnormal discharge prevention method and vacuum apparatus in vacuum apparatus
JP5363177B2 (en) Power supply for vacuum load
JP4251611B2 (en) Power supply, power supply for sputtering, and sputtering equipment
JP4841949B2 (en) Vacuum device and power supply method for vacuum device
JP2004071269A (en) Microwave power supply system
JPH05311418A (en) Arc discharge preventive circuit
JP6558789B1 (en) Power supply
KR101965681B1 (en) Apparatus for reducing arc and plasma power supply comprising thereof
JP2004048903A (en) Power supply, power supply for sputtering and sputtering equipment
JP2004183012A (en) Power supply, power supply for sputtering and sputtering equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4100938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

EXPY Cancellation because of completion of term