JP4841949B2 - Vacuum device and power supply method for vacuum device - Google Patents

Vacuum device and power supply method for vacuum device Download PDF

Info

Publication number
JP4841949B2
JP4841949B2 JP2005368403A JP2005368403A JP4841949B2 JP 4841949 B2 JP4841949 B2 JP 4841949B2 JP 2005368403 A JP2005368403 A JP 2005368403A JP 2005368403 A JP2005368403 A JP 2005368403A JP 4841949 B2 JP4841949 B2 JP 4841949B2
Authority
JP
Japan
Prior art keywords
abnormal discharge
signal
vacuum
load
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005368403A
Other languages
Japanese (ja)
Other versions
JP2007169710A (en
Inventor
清美 渡辺
浩幸 射越
正 増田
隆之 三村
健一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP2005368403A priority Critical patent/JP4841949B2/en
Publication of JP2007169710A publication Critical patent/JP2007169710A/en
Application granted granted Critical
Publication of JP4841949B2 publication Critical patent/JP4841949B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、アーク放電のような異常放電の発生時にはその異常放電を消孤する機能、又は異常放電の発生を未然に予防する機能をもつ異常放電防止装置を備えた真空装置及びその電力供給方法に関する。   The present invention relates to a vacuum apparatus provided with an abnormal discharge prevention device having a function of extinguishing an abnormal discharge when an abnormal discharge such as an arc discharge occurs, or a function of preventing the occurrence of an abnormal discharge in advance, and a power supply method therefor About.

従来、1個以上のスイッチング半導体素子を備えるインバータ回路と、その交流出力を直流出力に変換する整流器と、その直流出力を平滑する平滑用インダクタと平滑用コンデンサとからなる平滑回路とを備えた直流電源に接続されるスパッタ装置、あるいはエッチング装置、電子ビーム蒸着装置、又はPVD(Physical Vapor Deposition)装置などのような真空を利用した真空装置において、真空装置における真空負荷の電極のインピーダンスが低下したり、あるいは導電性のごみなどが電極間を短絡することによって、プラズマ状態において一時的に異常放電が発生したり、あるいは電子ビーム蒸着装置では高電位にあるフィラメントとその周囲に位置する電極との間で異常放電が生じる場合がある。   Conventionally, a DC circuit provided with an inverter circuit including one or more switching semiconductor elements, a rectifier that converts the AC output into a DC output, and a smoothing circuit that includes a smoothing inductor and a smoothing capacitor that smooth the DC output. In a vacuum device using a vacuum such as a sputtering device connected to a power source, an etching device, an electron beam evaporation device, or a PVD (Physical Vapor Deposition) device, the impedance of the electrode of the vacuum load in the vacuum device is reduced. Or, conductive dust or the like short-circuits the electrodes, causing abnormal discharge temporarily in the plasma state, or in the electron beam evaporation system, between the high potential filament and the surrounding electrodes May cause abnormal discharge.

スパッタ装置においては、異常放電が発生すると、スパッタリング中の液晶などの基板材料に欠陥を与え、あるいはコンパクトディスクやDVD(Digital Versatile Disk)における金属膜に欠陥を与えるなど、製品の歩留まりを低下させるという問題があった。また、電子ビーム蒸着装置では放電エネルギーによってフィラメントが断線する原因となる。したがって、極力異常放電の発生を防止しなければならない(特許文献1参照)。従来、これら真空装置における異常放電対策の一つとして、異常放電防止装置における異常放電発生検出機構が異常放電の発生を検出して異常放電検出信号を出力し、半導体スイッチをオンさせて逆電圧電源から真空負荷に逆電圧を印加したり、又は半導体スイッチをオンさせて真空負荷の両端を短絡することによって、異常放電を短時間で消滅させることが行われている。また、他の異常放電対策として、異常放電防止装置における異常放電の予知検出機構が異常放電の発生の予兆を検出して異常放電予知信号を出力し、前述のように真空負荷に逆電圧を印加したり、又は真空負荷の両端を短絡することによって、異常放電の発生を予防している。さらに、別の異常放電対策としては、周期的に異常放電防止信号を出力し、周期的に上述のように逆電圧を真空負荷に印加したり、又は真空負荷の両端を短絡することによって、異常放電の発生を未然に防いでいる(例えば、特許文献2参照)。   In the sputtering apparatus, when abnormal discharge occurs, defects in the substrate material such as liquid crystal during sputtering, or defects in the metal film in a compact disc or DVD (Digital Versatile Disk) are said to reduce the product yield. There was a problem. In addition, in the electron beam evaporation apparatus, the filament breaks due to the discharge energy. Therefore, it is necessary to prevent the occurrence of abnormal discharge as much as possible (see Patent Document 1). Conventionally, as a measure against abnormal discharge in these vacuum devices, the abnormal discharge occurrence detection mechanism in the abnormal discharge prevention device detects the occurrence of abnormal discharge, outputs an abnormal discharge detection signal, turns on the semiconductor switch, and reverse voltage power supply The abnormal discharge is extinguished in a short time by applying a reverse voltage to the vacuum load or by turning on a semiconductor switch to short-circuit both ends of the vacuum load. As another measure against abnormal discharge, the abnormal discharge prediction detection mechanism in the abnormal discharge prevention device detects the occurrence of abnormal discharge and outputs an abnormal discharge prediction signal. As described above, reverse voltage is applied to the vacuum load. Or by short-circuiting both ends of the vacuum load, the occurrence of abnormal discharge is prevented. Furthermore, as another countermeasure against abnormal discharge, an abnormal discharge prevention signal is periodically output, and a reverse voltage is periodically applied to the vacuum load as described above, or both ends of the vacuum load are short-circuited. The occurrence of discharge is prevented in advance (see, for example, Patent Document 2).

また、別の異常放電対策としては、真空負荷に異常放電が発生したときに、真空負荷に流れる電流を安定化させるための電流安定化用インダクタンス素子に流れる電流の上昇を回避し、異常放電防止装置を流れる電流の増大を抑制するために、インバータ装置の制御機能を所定時間だけ停止させ、インバータ装置を構成するすべてのスイッチング半導体素子をオフさせて、インバータ装置を停止させるものもあるが、このようにインバータ装置を停止させると復帰時にトランスが偏励磁して過電流が流れ、インバータ装置が不安定な動作になるという問題がある。さらに、インバータ装置は突入電流防止のためにソフトスタート機能を有するものが多いが、この場合にはインバータ装置の復帰に時間がかかり、真空負荷に悪影響を与えるという問題があることが述べられている(特許文献3参照)。なお、一般的にこのような直流電源装置は出力の安定化のために平滑用インダクタを備えている。また、直流電源装置の平滑用インダクタとは別に異常放電防止装置に数100μH〜数mHという大きなインダクタンスを有する電流安定化用インダクタンス素子を備えている。その理由はそのインダクタンスが大きいほどそのインダクタンスの電流持続作用により電子ビーム又はプラズマ放電が安定し、異常放電に移行しにくいからである。
特開平8−311647号公報 特開2005−318714公報 特開2001−295042公報
Another measure against abnormal discharge is to prevent an abnormal discharge by avoiding an increase in the current flowing through the current stabilization inductance element to stabilize the current flowing through the vacuum load when an abnormal discharge occurs in the vacuum load. In order to suppress an increase in the current flowing through the device, the inverter device control function is stopped for a predetermined time, and all switching semiconductor elements constituting the inverter device are turned off to stop the inverter device. When the inverter device is stopped as described above, there is a problem in that the transformer is biased at the time of return and overcurrent flows, and the inverter device becomes unstable. Furthermore, many inverter devices have a soft start function to prevent inrush current, but in this case, it is stated that there is a problem that it takes time to restore the inverter device and adversely affects the vacuum load. (See Patent Document 3). In general, such a DC power supply device includes a smoothing inductor for stabilizing the output. In addition to the smoothing inductor of the DC power supply device, the abnormal discharge prevention device is provided with a current stabilizing inductance element having a large inductance of several hundred μH to several mH. The reason is that the larger the inductance, the more stable the electron beam or plasma discharge is due to the current sustaining action of the inductance, and the more difficult it is to shift to abnormal discharge.
JP-A-8-311647 JP 2005-318714 A JP 2001-295042 A

しかし、前掲特許文献1に記載されているような異常放電対策にあっては、異常放電を比較的速やかに消失させることができるが、異常放電防止装置が動作したときに流れる電流は、異常放電防止装置が動作する直前までその電流安定化用インダクタンス素子を流れていた電流に、直流電源装置から給電されるエネルギーによる電流、あるいは直流電源装置の出力電圧に逆電圧を加算した電圧によるピーク値の大きな電流が電流安定化用インダクタ素子及び異常放電防止装置における前記半導体スイッチを流れることになる。このような異常放電対策にあっては、異常放電を速やかに消失させるという観点からは逆電圧が大きく、かつ逆電圧印加時間を長くするのが有効であるが、このような条件にすると、前述したように電流安定化用インダクタ素子及び異常放電防止装置における前記半導体スイッチを流れる電流が大きくなるという問題がある。したがって、実際の真空装置にあっては前述条件のバランスを考慮して、逆電圧の大きさとその印加時間、及び電流安定化用インダクタ素子のインダクタンスなどの大きさが決められる。また、前記電流安定化用インダクタ素子及び異常放電防止装置における前記半導体スイッチを流れる電流が大きい状態で、前記半導体スイッチをオフに戻すと、電流安定化用インダクタンス素子を通流していた電流は真空負荷を流れるので、再び異常放電を引き起こすことがあり、したがって、真空負荷と並列に容量の大きなコンデンサスナバ回路を設けなければならないという問題がある。   However, in the countermeasure against abnormal discharge as described in Patent Document 1, the abnormal discharge can be eliminated relatively quickly, but the current that flows when the abnormal discharge prevention device operates is abnormal discharge. The peak value of the current that flows through the current stabilizing inductance element immediately before the prevention device operates, the current due to the energy supplied from the DC power supply, or the voltage obtained by adding the reverse voltage to the output voltage of the DC power supply A large current flows through the semiconductor switch in the current stabilizing inductor element and the abnormal discharge prevention device. In such an abnormal discharge countermeasure, it is effective to increase the reverse voltage and lengthen the reverse voltage application time from the viewpoint of quickly eliminating the abnormal discharge. As described above, there is a problem that the current flowing through the semiconductor switch in the current stabilizing inductor element and the abnormal discharge prevention device increases. Therefore, in the actual vacuum apparatus, the magnitude of the reverse voltage, the application time thereof, the inductance of the current stabilizing inductor element, and the like are determined in consideration of the balance of the above conditions. In addition, when the semiconductor switch is turned off in a state where the current flowing through the semiconductor switch in the current stabilizing inductor element and the abnormal discharge prevention device is large, the current flowing through the current stabilizing inductance element is reduced to a vacuum load. Therefore, there is a problem that abnormal discharge may be caused again, and therefore a capacitor snubber circuit having a large capacity must be provided in parallel with the vacuum load.

前掲特許文献2に記載されている方法の場合には、前掲特許文献1の方法による問題点を軽減できる。しかしながら、前述したように、異常放電防止機能が働く際には直流電源装置のインバータ回路を停止させるので、インバータ回路が復帰するときに直流電源装置が定格出力電圧を出力する状態に戻るまでに時間がかかること、インバータ回路が復帰するときにトランスが偏励磁することがあるなどの問題があり、真空負荷に電力を供給する電源装置としてはこのような技術を用い難い。更にまた、従来の直流電源装置は平滑用インダクタを出力側に備えているので、インバータ回路が動作停止しても、平滑用インダクタに蓄えられているエネルギーが放出されるために、直流電源装置からエネルギーが供給され続けるという欠点もある。   In the case of the method described in the above-mentioned Patent Document 2, problems caused by the method of the above-mentioned Patent Document 1 can be reduced. However, as described above, since the inverter circuit of the DC power supply device is stopped when the abnormal discharge prevention function works, it takes time until the DC power supply device returns to the state of outputting the rated output voltage when the inverter circuit is restored. And there is a problem that the transformer may be biased when the inverter circuit is restored, and it is difficult to use such a technique as a power supply device that supplies power to the vacuum load. Furthermore, since the conventional DC power supply device has a smoothing inductor on the output side, the energy stored in the smoothing inductor is released even when the inverter circuit stops operating. There is also the disadvantage that energy continues to be supplied.

したがって、本発明は前述の問題点を解決しながら、異常放電防止機能が働く際には、直流電源装置から異常放電防止装置に流れる電流を最小にすることによって、異常放電防止機能が働くときに安定化用インダクタンスをそれまで流れていた電流をほとんど増大させず、従来に比べて安定化用インダクタを流れる電流のピーク値を低減させることを主目的にしている。   Accordingly, the present invention solves the above-mentioned problems, and when the abnormal discharge prevention function works, when the abnormal discharge prevention function works by minimizing the current flowing from the DC power supply device to the abnormal discharge prevention device. The main purpose is to reduce the peak value of the current flowing through the stabilizing inductor as compared with the conventional case, while hardly increasing the current that has been flowing through the stabilizing inductance.

第1の発明は、真空負荷と、該真空負荷に給電する直流電源装置と、該直流電源装置と前記真空負荷との間に備えられて異常放電の発生を防止する異常放電防止装置とを備える真空装置において、前記直流電源装置は、トランスと、該トランスの1次巻線に接続され前記真空負荷に給電される電力を制御するスイッチング半導体素子を備えるインバータと、前記トランスの2次巻線に接続され整流回路と、前記スイッチング半導体素子を制御するための制御信号を与える制御回路と、該制御回路と前記スイッチング半導体素子の制御端子との間に備えられゲート回路とを備え、前記異常放電防止装置は、前記真空負荷における異常放電の発生を検出したときに異常放電検出信号を出力、又は異常放電発生の予兆を検出したときに異常放電予知信号を出力、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を出力し、前記ゲート回路は、前記異常放電防止装置が前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電予防信号を出力するときに、前記制御回路と前記スイッチング半導体素子の制御端子との間を予め設定された通過禁止期間だけ遮断して、該通過禁止期間中は前記制御信号を前記スイッチング半導体素子の制御端子に通過させず、前記通過禁止期間が経過したときに前記制御信号を前記スイッチング半導体素子の制御端子に通過させることを特徴とする真空装置を提供する。 A first invention includes a vacuum load, a DC power supply device that supplies power to the vacuum load, and an abnormal discharge prevention device that is provided between the DC power supply device and the vacuum load to prevent occurrence of abnormal discharge. in the vacuum device, the DC power supply device is connected to a transformer, the primary winding of the transformer, an inverter with a switching semiconductor element for controlling the power fed to the vacuum load, the secondary winding of the transformer comprising a connected Ru rectifier circuit, a control circuit providing a control signal for controlling the switching semiconductor element and a gate circuit that is provided between the control circuit and the control terminal of the switching semiconductor element, said The abnormal discharge prevention device outputs an abnormal discharge detection signal when the occurrence of abnormal discharge in the vacuum load is detected, or abnormal discharge is detected when a sign of occurrence of abnormal discharge is detected. A predictive signal is output, or an abnormal discharge prevention signal periodically generated to prevent the occurrence of abnormal discharge in the vacuum load is output, and the abnormal discharge prevention device detects the abnormal discharge detection signal or the gate circuit. When outputting the abnormal discharge prediction signal or the abnormal discharge prevention signal, the control circuit and the control terminal of the switching semiconductor element are blocked for a preset passage prohibition period, during the passage prohibition period Provides a vacuum apparatus, wherein the control signal is not passed through the control terminal of the switching semiconductor element, and the control signal is passed through the control terminal of the switching semiconductor element when the passage prohibition period has elapsed. .

第2の発明は、前記第1の発明において、前記通過禁止期間は10μsから100μs以下であり、前記制御回路の応答時間は前記通過禁止期間よりも長いことを特徴とする真空装置を提供する。
The second invention is the first invention, the passage prohibition period is at 100μs or less from 10 [mu] s, the response time of the control circuit to provide a vacuum apparatus characterized by longer than the passing prohibition period.

第3の発明は、前記第1の発明又は前記第2の発明において、前記通過禁止期間は、前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電予防信号が発生するときに形成される信号のパルス幅と実質的に等しい期間であることを特徴とする真空装置を提供する。   According to a third invention, in the first invention or the second invention, the passage prohibition period is formed when the abnormal discharge detection signal, the abnormal discharge prediction signal, or the abnormal discharge prevention signal is generated. A vacuum apparatus characterized by having a period substantially equal to a pulse width of a signal.

第4の発明は、前記第1の発明ないし前記第3の発明のいずれかにおいて、前記真空負荷の負荷電力に比例する負荷電力検出信号と比較される基準電力値を有する電力基準源と、前記負荷電力検出信号と前記基準電力値との差に等しい誤差増幅信号を前記制御回路に出力する誤差増幅器とを備え、前記電力基準源は、前記通過禁止期間中は、定常時の前記基準電力値よりも低い値の基準電力値を与えることを特徴とする真空装置を提供する。   According to a fourth invention, in any one of the first to third inventions, the power reference source having a reference power value compared with a load power detection signal proportional to the load power of the vacuum load, An error amplifier that outputs an error amplification signal equal to a difference between a load power detection signal and the reference power value to the control circuit, and the power reference source is configured to output the reference power value in a steady state during the passage prohibition period. The present invention provides a vacuum apparatus characterized by providing a lower reference power value.

第5の発明は、前記第1の発明ないし前記第4の発明のいずれかにおいて、前記整流回路は出力端子間に平滑用コンデンサを備え、かつ実質的に平滑用インダクタを備えないコンデンサインプット型であることを特徴とする真空装置を提供する。   A fifth invention is a capacitor input type according to any one of the first to fourth inventions, wherein the rectifier circuit includes a smoothing capacitor between output terminals and substantially does not include a smoothing inductor. There is provided a vacuum apparatus characterized in that:

第6の発明は、前記第1の発明ないし前記第5の発明のいずれかにおいて、前記異常放電防止装置は、前記真空負荷における異常放電の発生を検出したとき、又は異常放電発生の予兆を検出したとき、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を出力するとき、前記真空負荷に逆極性の電圧を印加、又は前記真空負荷の両端を短絡する半導体スイッチを備えることを特徴とする真空装置を提供する。   According to a sixth invention, in any one of the first to fifth inventions, the abnormal discharge prevention device detects an occurrence of abnormal discharge in the vacuum load or detects a sign of occurrence of abnormal discharge. Or when outputting an abnormal discharge prevention signal periodically generated to prevent the occurrence of abnormal discharge in the vacuum load, a voltage of reverse polarity is applied to the vacuum load, or both ends of the vacuum load are connected. Provided is a vacuum apparatus comprising a semiconductor switch for short-circuiting.

第7の発明は、真空負荷と、前記真空負荷に給電される電力を制御するスイッチング半導体素子を備えるインバータとそのインバータを制御する制御回路とを備える直流電源装置と、その直流電源装置と前記真空負荷との間に備えられている異常放電防止装置とからなる真空装置の電力供給方法において、前記異常放電防止装置が、異常放電の発生を示す異常放電検出信号、又は異常放電発生の予兆を示す異常放電予知信号を出力するとき、あるいは異常放電の発生を未然に防止するために周期的に異常放電防止信号を出力するときでも、前記制御回路の制御機能は停止することなく動作を継続して制御信号を発生し、前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電防止信号は、前記制御回路から出力された前記制御信号が予め設定された通過禁止期間だけ前記スイッチング半導体素子の制御端子に通過するのを遮断し、前記スイッチング半導体素子は、前記制御回路の前記制御信号とは無関係に、前記通過禁止期間だけオフし、前記通過禁止期間の経過に伴い、前記制御信号が前記スイッチング半導体素子の制御端子を通過することにより前記インバータが直ぐに定常の動作を行うことを特徴とする真空装置の電力供給方法を提供する。   A seventh invention includes a DC power supply device including a vacuum load, an inverter including a switching semiconductor element that controls power supplied to the vacuum load, and a control circuit that controls the inverter, the DC power supply device, and the vacuum In a power supply method for a vacuum apparatus comprising an abnormal discharge prevention device provided between a load and the load, the abnormal discharge prevention device indicates an abnormal discharge detection signal indicating the occurrence of abnormal discharge or a sign of occurrence of abnormal discharge. Even when an abnormal discharge prediction signal is output or when an abnormal discharge prevention signal is periodically output to prevent the occurrence of abnormal discharge, the control function of the control circuit continues to operate without stopping. A control signal is generated, and the abnormal discharge detection signal, the abnormal discharge prediction signal, or the abnormal discharge prevention signal is output from the control circuit. A signal is blocked from passing through the control terminal of the switching semiconductor element for a preset passage prohibition period, and the switching semiconductor element is turned off for the passage prohibition period regardless of the control signal of the control circuit. A method of supplying power to a vacuum apparatus is provided, wherein the inverter immediately performs a steady operation as the control signal passes through a control terminal of the switching semiconductor element as the passage prohibition period elapses.

第8の発明は、前記第7の発明において、前記異常放電防止装置が動作して、前記真空負荷に逆電圧を印加している期間、又は前記真空負荷の両端を短絡している期間は前記直流電源装置が出力せず、前記通過禁止期間の経過に伴い、前記直流電源装置は直ぐに定常の直流出力電力を出力することを特徴とする真空装置の電力供給方法を提供する。   In an eighth aspect based on the seventh aspect, the abnormal discharge prevention device operates and a period in which a reverse voltage is applied to the vacuum load or a period in which both ends of the vacuum load are short-circuited is There is provided a method for supplying power to a vacuum apparatus, wherein a DC power supply does not output, and the DC power supply immediately outputs a steady DC output power as the passage prohibition period elapses.

第9の発明は、前記第7の発明又は前記第8の発明において、前記通過禁止期間は10μsから100μs以下であり、前記制御機能の応答時間は前記通過禁止期間よりも長いことを特徴とする真空装置の電力供給方法を提供する。 A ninth aspect of the invention, in the seventh invention or the eighth aspect of the present invention, the passage prohibition period is at 100μs or less from 10 [mu] s, the response time of the control function is characterized by longer than the passing prohibition period Provided is a power supply method for a vacuum apparatus.

前述のような問題を解決するため、前記第1の発明は異常放電防止機能が働く際に、直流電源装置から異常放電防止装置の半導体スイッチに流れる電流を最小にすることができ、異常放電防止装置の低コスト化、小型軽量化などを図ることができ、また、異常放電消滅直後に真空負荷を流れる電流を低減するので、負荷への悪影響を小さくできる。また、インバータが停止する通過禁止期間の経過後に直ぐに前記直流電源装置が定常の直流電力を出力することができる。   In order to solve the above-described problems, the first invention can minimize the current flowing from the DC power supply device to the semiconductor switch of the abnormal discharge prevention device when the abnormal discharge prevention function is activated, thereby preventing abnormal discharge. The apparatus can be reduced in cost, reduced in size and weight, and the current flowing through the vacuum load is reduced immediately after the abnormal discharge disappears, so the adverse effect on the load can be reduced. Further, the DC power supply device can output steady DC power immediately after the passage prohibition period in which the inverter stops.

前記第2、第3の発明によれば、前記第1の発明が奏する効果の他に、異常放電防止作用を行う半導体スイッチがオフする通過禁止期間の経過直後における直流電源装置の出力電圧のオーバーシュートを防ぐことができだけでなく、真空負荷に流れ始める電流のオーバーシュートも防ぐことができる。   According to the second and third inventions, in addition to the effects of the first invention, the output voltage of the DC power supply device is exceeded immediately after the passage prohibition period in which the semiconductor switch for preventing abnormal discharge is turned off. Not only can the shoot be prevented, but also an overshoot of the current that starts to flow into the vacuum load can be prevented.

前記第4の発明によれば、前記第1の発明ないし前記第3の発明が奏する効果の他に、制御回路が高速の制御応答特性を有するものであっても、異常放電防止作用を行う半導体スイッチがオフする通過禁止期間経過直後における直流電源装置の出力電圧のオーバーシュートを防ぐことができる。   According to the fourth aspect of the invention, in addition to the effects exhibited by the first to third aspects of the invention, even if the control circuit has a high-speed control response characteristic, the semiconductor that performs an abnormal discharge prevention function Overshoot of the output voltage of the DC power supply device immediately after the passage prohibition period when the switch is turned off can be prevented.

前記第5の発明によれば、前記第1の発明ないし前記第4の発明が奏する効果の他に、インバータが動作を停止するときに、急速に直流電源装置が供給する出力電力を低下させることができる。   According to the fifth invention, in addition to the effects of the first to fourth inventions, when the inverter stops operating, the output power supplied from the DC power supply device is rapidly reduced. Can do.

前記第6の発明によれば、前記第1の発明ないし前記第5の発明が奏する効果の他に、異常放電の発生を検出するだけではなく、異常放電の発生を予知して、短時間で真空負荷における異常放電を消滅させ、あるいは異常放電に至る前に放電を消滅させることができる。   According to the sixth invention, in addition to the effects of the first to fifth inventions, not only the occurrence of abnormal discharge is detected, but also the occurrence of abnormal discharge is predicted in a short time. The abnormal discharge in the vacuum load can be extinguished, or the electric discharge can be extinguished before the abnormal discharge is reached.

前記第7の発明によれば、異常放電防止機能が働く際に、直流電源装置から異常放電防止装置の半導体スイッチに流れる電流を最小にすることができ、異常放電防止装置の低コスト化、小型軽量化などを図ることができ、また、異常放電の消滅直後に真空負荷を流れる電流のオーバーシュートを防止するので、負荷への悪影響を小さくできる電力供給方法を提供できる。また、インバータが停止する通過禁止期間の経過後に直ぐに定常の直流電力を出力することができる。   According to the seventh aspect, when the abnormal discharge prevention function works, the current flowing from the DC power supply device to the semiconductor switch of the abnormal discharge prevention device can be minimized, and the abnormal discharge prevention device can be reduced in cost and size. It is possible to reduce the weight and prevent overshooting of the current flowing through the vacuum load immediately after the disappearance of the abnormal discharge, so that it is possible to provide a power supply method that can reduce the adverse effect on the load. Further, it is possible to output steady DC power immediately after the passage prohibition period in which the inverter stops.

前記第8の発明によれば、前記第7の発明が奏する効果の他に、インバータが停止する通過禁止期間の経過後に直ぐに定常の直流電力を出力することができる電力供給方法を提供する。   According to the eighth aspect of the invention, in addition to the effect exhibited by the seventh aspect, a power supply method capable of outputting steady DC power immediately after the passage prohibition period in which the inverter stops is provided.

前記第9の発明によれば、前記第8の発明が奏する効果の他に、異常放電防止作用を行う半導体スイッチがオフする通過禁止期間経過直後における直流電源装置の出力電圧のオーバーシュートを防ぐことができる電力供給方法を提供する。   According to the ninth aspect of the invention, in addition to the effect of the eighth aspect of the invention, it is possible to prevent overshoot of the output voltage of the DC power supply device immediately after the passage prohibition period when the semiconductor switch for preventing abnormal discharge is turned off. Provided is a method for supplying power.

[実施形態1]
図1及び図2によって本発明に係る実施形態1の真空装置100について説明する。この真空装置100は、大別して直流電源装置1、異常放電防止装置30及び真空負荷50からなる。直流電源装置1は、商用三相交流入力電源10からの三相交流電力は直流電力に変換する三相全波整流装置11、その直流電力を高周波交流電力に変換するインバータ12、インバータ12に接続された1次巻線13Aと2次巻線13Bとを有するトランス13、2次巻線13Bに接続された出力側整流回路14、出力側整流回路14の出力端子間に接続された平滑用コンデンサ15、インバータ12に制御信号を与える制御回路16、インバータ12と制御回路16との間に接続されているゲート回路17、直流出力端子18と19、これら直流出力端子18と19から真空負荷50に流れる電流を検出する負荷電流検出器20、負荷電圧検出回路21、負荷電流検出器20からの負荷電流検出信号と負荷電圧検出回路21からの負荷電圧検出信号とを乗算して、真空負荷50の負荷電力に比例する負荷電力検出信号を出力する乗算回路22、その負荷電力検出信号と電力基準源23の基準電力値との誤差増幅信号を出力する誤差増幅器24などからなる。なお、交流入力電源10は単相交流電源でも勿論よい。この場合には、整流装置11は単相交流を直流に変換する回路構成のものになる。
[Embodiment 1]
A vacuum apparatus 100 according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. This vacuum device 100 is roughly composed of a DC power supply device 1, an abnormal discharge prevention device 30 and a vacuum load 50. The DC power supply 1 is connected to a three-phase full-wave rectifier 11 that converts three-phase AC power from a commercial three-phase AC input power supply 10 into DC power, an inverter 12 that converts the DC power into high-frequency AC power, and an inverter 12. The transformer 13 having the primary winding 13A and the secondary winding 13B, the output side rectifier circuit 14 connected to the secondary winding 13B, and the smoothing capacitor connected between the output terminals of the output side rectifier circuit 14 15, a control circuit 16 for supplying a control signal to the inverter 12, a gate circuit 17 connected between the inverter 12 and the control circuit 16, DC output terminals 18 and 19, and the DC output terminals 18 and 19 to the vacuum load 50 A load current detector 20 that detects a flowing current, a load voltage detection circuit 21, a load current detection signal from the load current detector 20, and a load voltage from the load voltage detection circuit 21 The multiplication circuit 22 that multiplies the output signal and outputs a load power detection signal proportional to the load power of the vacuum load 50, and outputs an error amplification signal between the load power detection signal and the reference power value of the power reference source 23. It consists of an error amplifier 24 and the like. Of course, the AC input power supply 10 may be a single-phase AC power supply. In this case, the rectifier 11 has a circuit configuration for converting single-phase alternating current into direct current.

インバータ12は、4個のIGBT又はMOSFETのようなスイッチング半導体素子12A、12B、12C、12Dをフルブリッジ構成に接続してなるフルブリッジ型インバータである。スイッチング半導体素子12A、12B、12C、12Dはそれぞれボディダイオード(寄生ダイオード)12a、12b、12c、12dを有する。ここで、インバータ12は2個のコンデンサと2個のスイッチング半導体素子とをフルブリッジ構成に接続してなるハーフブリッジ型インバータなど、他の回路構成のインバータであっても勿論よい。なお、スイッチング半導体素子12A〜12Dがボディダイオード12a〜12dを備えない半導体素子の場合には、これらボディダイオードの動作を行う個別のダイオードを逆並列接続すればよい。制御回路16は、異常放電が発生したときでも、スイッチング半導体素子12A〜12Dをパルス幅制御するパルス幅制御信号を出力し続ける。ゲート回路17は4個のANDゲート17A、17B、17C、17Dからなる。ANDゲート17A、17B、17C、17Dは、制御回路16から正の制御信号を受け、かつ異常放電防止装置30から正の信号を受けるとき、正の制御信号をインバータ12に通過させる。そして、異常放電に関連する負の信号を受けるとき、ANDゲート17A、17B、17C、17Dは制御回路16からの正の制御信号を遮断し、通過させない。この真空装置100では、インバータ12、トランス13、制御回路16、及びゲート回路17がインバータ装置を構成する。スイッチング半導体素子12Aと12B、12Cと12Dは互いに逆位相で交互に動作する。また、図示していないが、実際には制御回路16とスイッチング半導体素子12A、12B、12C、12Dとの間における電気信号の授受は絶縁伝達される。   The inverter 12 is a full-bridge inverter formed by connecting four switching semiconductor elements 12A, 12B, 12C, and 12D such as IGBTs or MOSFETs in a full-bridge configuration. The switching semiconductor elements 12A, 12B, 12C, and 12D have body diodes (parasitic diodes) 12a, 12b, 12c, and 12d, respectively. Here, the inverter 12 may of course be an inverter having another circuit configuration, such as a half-bridge inverter in which two capacitors and two switching semiconductor elements are connected in a full bridge configuration. When the switching semiconductor elements 12A to 12D are semiconductor elements that do not include the body diodes 12a to 12d, individual diodes that operate the body diodes may be connected in antiparallel. The control circuit 16 continues to output a pulse width control signal for controlling the pulse width of the switching semiconductor elements 12A to 12D even when abnormal discharge occurs. The gate circuit 17 includes four AND gates 17A, 17B, 17C, and 17D. The AND gates 17A, 17B, 17C, and 17D pass the positive control signal to the inverter 12 when receiving a positive control signal from the control circuit 16 and a positive signal from the abnormal discharge prevention device 30. When receiving a negative signal related to abnormal discharge, the AND gates 17A, 17B, 17C, and 17D block the positive control signal from the control circuit 16 and do not pass it. In this vacuum apparatus 100, the inverter 12, the transformer 13, the control circuit 16, and the gate circuit 17 constitute an inverter apparatus. The switching semiconductor elements 12A and 12B and 12C and 12D operate alternately in opposite phases. Although not shown, in practice, the transmission and reception of electrical signals between the control circuit 16 and the switching semiconductor elements 12A, 12B, 12C, and 12D is insulated and transmitted.

直流電源装置1の直流出力端子18、19に接続されている異常放電防止装置30は、直流出力端子18、19間に真空負荷50と直列に接続されて、負荷電流を連続させる働きとアーク放電のような異常放電(以下、異常放電という。)の発生時に急激に電流が増大するのを抑制する働きとを行う電流安定化用インダクタンス素子31、真空負荷50の両端に跨って接続され、かつ互いに直列に接続されている半導体スイッチ32と逆極性電源33、低電圧側と高電圧側を電気絶縁しながら信号を伝達する絶縁伝達回路34、真空負荷50の両端に接続されて異常放電の発生を検出又は異常放電発生の予知を行う異常放電検知回路35、異常放電検知回路35から異常放電検出信号又は異常放電予知信号を受けるときにHレベル(1)のパルス信号S1とLレベル(0)のパルス信号S2とを発生するパルス発生回路36を備える。ここで、逆極性電源33の逆極性電圧とは、真空負荷50における定常の電圧の極性(図示)とは反対の極性の電圧を言う。逆極性電源33の逆極性電圧は、直流電源装置1の直流出力電圧の10〜20%程度である。例えば、直流電源装置1の直流出力電圧が−500Vの場合、+100V程度である。なお、逆極性電源33は図示極性で充電される不図示のコンデンサとこれを充電する充電回路とからなるものが知られている。   The abnormal discharge prevention device 30 connected to the DC output terminals 18 and 19 of the DC power supply device 1 is connected in series with the vacuum load 50 between the DC output terminals 18 and 19 to function the load current continuously and arc discharge. A current stabilizing inductance element 31 that functions to suppress an abrupt increase in current when such an abnormal discharge (hereinafter referred to as abnormal discharge) occurs, and is connected across both ends of the vacuum load 50; and A semiconductor switch 32 and a reverse polarity power supply 33 connected in series with each other, an insulation transmission circuit 34 for transmitting a signal while electrically insulating the low voltage side and the high voltage side, and an abnormal discharge caused by being connected to both ends of the vacuum load 50 Or when an abnormal discharge detection signal or an abnormal discharge prediction signal is received from the abnormal discharge detection circuit 35. Comprising a pulse generating circuit 36 for generating a pulse signal S2 of the scan signal S1 and L-level (0). Here, the reverse polarity voltage of the reverse polarity power supply 33 refers to a voltage having a polarity opposite to that of the steady voltage (illustrated) in the vacuum load 50. The reverse polarity voltage of the reverse polarity power supply 33 is about 10 to 20% of the DC output voltage of the DC power supply device 1. For example, when the DC output voltage of the DC power supply device 1 is −500V, it is about + 100V. The reverse polarity power source 33 is known to be composed of a capacitor (not shown) that is charged with the polarity shown and a charging circuit that charges the capacitor.

先ず、真空装置100の動作を説明する前に異常放電検知回路35について説明するが、異常放電検知回路35の詳細な構成は本発明の要件でなく、本件出願人の先願の特願2005−097848号明細書に記載されているので、構成については図示せずに、以下では作用的に説明する。異常放電検知回路35の基本的な第1の例としては、真空負荷50に異常放電が発生すると、負荷電圧は急激に低下して設定電圧以下に降下し、かつ負荷電流は急激に増えて設定値以上に増大するので、この条件が満たされたときに異常放電が発生したものとして異常放電検出信号を発生する。第2の例としては、真空負荷50に異常放電が発生又は異常放電の発生に至る可能性が大きなときには負荷電圧の減少率が大きくなるので、その電圧減少率を検出し、前記電圧減少率が設定値を超えた場合には異常放電発生の直前であるとして異常放電予知信号を出力、あるいは異常放電が発生したものとして異常放電検出信号を発生する。この点についてもう少し詳しく説明すると、真空負荷50がマグネトロンスパッタである場合、プラズマ運転中において、異常放電が発生しにくい安定状態では、真空負荷50の電圧の減少率、つまり降下率は小さく、設定値に達しないので異常放電予知信号又は異常放電検出信号を発生しない。   First, the abnormal discharge detection circuit 35 will be described before describing the operation of the vacuum apparatus 100. The detailed configuration of the abnormal discharge detection circuit 35 is not a requirement of the present invention. Since it is described in the specification of No. 097848, the configuration will not be shown and will be described in the following. As a first basic example of the abnormal discharge detection circuit 35, when an abnormal discharge occurs in the vacuum load 50, the load voltage rapidly decreases and drops below the set voltage, and the load current increases rapidly. Therefore, the abnormal discharge detection signal is generated as a result of occurrence of abnormal discharge when this condition is satisfied. As a second example, when the possibility of abnormal discharge occurring in the vacuum load 50 or the occurrence of abnormal discharge is large, the decrease rate of the load voltage increases. Therefore, the voltage decrease rate is detected, and the voltage decrease rate is When the set value is exceeded, an abnormal discharge prediction signal is output immediately before occurrence of abnormal discharge, or an abnormal discharge detection signal is generated as abnormal discharge has occurred. This point will be described in more detail. When the vacuum load 50 is magnetron sputtering, the rate of decrease of the voltage of the vacuum load 50, that is, the rate of decrease is small in a stable state in which abnormal discharge is unlikely to occur during plasma operation. Therefore, no abnormal discharge prediction signal or abnormal discharge detection signal is generated.

しかし、真空負荷50の不図示のターゲットが帯電することなどによって異常放電が発生し易い状態になると、異常放電には未だ移行しない微小放電が発生し、この微小放電で電流が増加しようとすると、電流安定化用インダクタンス素子31が存在するために電流の増加は真空負荷50の電圧を短時間で降下させる。このように微小放電によって真空負荷50の電圧降下が生じる状態は、真空負荷50がプラズマ状態から異常放電状態に移行し易い不安定な状態であり、異常放電に移行する可能性がある。したがって、この異常放電状態に移行し易い不安定な状態を、異常放電発生の前兆現象として捉え、この前兆現象として真空負荷50の電圧の降下率を検出し、その電圧降下率を示す検出電圧が基準値、つまり設定値よりも高くなれば、異常放電に移行する危険性が高いものとして異常放電予知信号を発生する。   However, when a target (not shown) of the vacuum load 50 is easily charged and abnormal discharge is likely to occur, a minute discharge that does not yet transfer to the abnormal discharge occurs. Since the current stabilizing inductance element 31 exists, an increase in current causes the voltage of the vacuum load 50 to drop in a short time. Thus, the state where the voltage drop of the vacuum load 50 is caused by the minute discharge is an unstable state in which the vacuum load 50 is likely to shift from the plasma state to the abnormal discharge state, and may shift to the abnormal discharge. Therefore, the unstable state that easily shifts to the abnormal discharge state is regarded as a precursor phenomenon of occurrence of the abnormal discharge, and the voltage drop rate of the vacuum load 50 is detected as the precursor phenomenon, and the detection voltage indicating the voltage drop rate is If it becomes higher than the reference value, that is, the set value, an abnormal discharge prediction signal is generated on the assumption that there is a high risk of shifting to abnormal discharge.

異常放電検知方法の第3の例として、短い一定時間ごとに小さい時間幅で負荷電圧50の電圧をサンプリングし、そのサンプリングした電圧を一旦記憶し、その記憶したサンプリング電圧値を次にサンプリングした電圧値から差し引いて差電圧を求め、その差電圧が設定値よりも大きければ異常放電に移行する危険性が高いものとして異常放電予知信号を発生するものである。この方法の場合には、出力電流の差を用いて同様に行ってもよく、更に電圧差と電流差とを組み合わせればより確実な異常放電発生の予知を検知できる。また、異常放電検知方法の第4の例として、前記第3の例で求めた電圧差を次の電圧差から差し引く、つまり今求めた電圧差から直ぐ前の電圧差を差し引くことによって2次微分信号が得られ、その2次微分信号が設定値よりも大きなときには異常放電予知信号を発生する方法であってもよい。この場合には、第3の例に比べてより迅速に異常放電発生の予知を検知することが可能である。上記に、異常放電検知回路35の代表的な検知方法を説明したが、その他の検知方法を行うものであっても勿論よい。   As a third example of the abnormal discharge detection method, the voltage of the load voltage 50 is sampled with a small time width every short fixed time, the sampled voltage is temporarily stored, and the stored sampling voltage value is then sampled. A difference voltage is obtained by subtracting from the value, and if the difference voltage is larger than a set value, an abnormal discharge prediction signal is generated with a high risk of shifting to abnormal discharge. In the case of this method, it may be performed in the same manner using the difference in output current, and more reliable prediction of abnormal discharge can be detected by combining the voltage difference and the current difference. As a fourth example of the abnormal discharge detection method, the second order differential is obtained by subtracting the voltage difference obtained in the third example from the next voltage difference, that is, subtracting the voltage difference immediately before from the now obtained voltage difference. When the signal is obtained and the secondary differential signal is larger than the set value, an abnormal discharge prediction signal may be generated. In this case, it is possible to detect the occurrence of abnormal discharge more quickly than in the third example. Although the typical detection method of the abnormal discharge detection circuit 35 has been described above, other detection methods may be used as a matter of course.

次に、真空装置100の動作説明を行う。直流電源装置1が定格の直流出力電力をその直流出力端子18、19間に出力している状態では、電流は直流出力端子18から真空負荷50、負荷電流検出器20及び電流安定化用インダクタンス素子31を通して直流出力端子19に流れ、真空負荷50の電圧は高い状態にある。この状態では、異常放電検知回路35は異常放電検出信号及び異常放電予知信号を発生しておらず、したがって、パルス発生回路36が発生する信号S1はLレベルであり、信号S2はHレベルである。絶縁伝達回路34はLレベルの信号S1を絶縁しながら半導体スイッチ32のゲートに伝達し、半導体スイッチ32はオフ状態である。他方、パルス発生回路36からのHレベルの信号S2はゲート回路17における各ANDゲート17A〜17Dの一方の入力端子に入力される。各ANDゲート17A〜17Dの他方の入力端子には制御回路16からのHレベルのパルス幅制御信号が入力される。したがって、各ANDゲート17A〜17DはHレベルの信号S2を受けているときには、そのまま制御回路16からのHレベルのパルス幅制御信号をそれぞれのスイッチング半導体素子12A〜12Dのゲートに通過させ、インバータ12はパルス幅制御される。なお、制御回路16はよく知られているように、乗算回路22から出力される負荷電力検出信号と電力基準源23の基準電力値との差に等しい誤差増幅信号を誤差増幅器24から受けて、前記負荷電力検出信号と基準電力値とが等しくなるようにインバータ12を制御するパルス幅制御信号を出力する。   Next, the operation of the vacuum apparatus 100 will be described. In a state where the DC power supply device 1 outputs a rated DC output power between its DC output terminals 18 and 19, current flows from the DC output terminal 18 to the vacuum load 50, the load current detector 20, and the current stabilizing inductance element. 31 flows to the DC output terminal 19 and the voltage of the vacuum load 50 is in a high state. In this state, the abnormal discharge detection circuit 35 does not generate the abnormal discharge detection signal and the abnormal discharge prediction signal, and therefore the signal S1 generated by the pulse generation circuit 36 is at the L level and the signal S2 is at the H level. . The insulation transmission circuit 34 transmits the L level signal S1 to the gate of the semiconductor switch 32 while insulating, and the semiconductor switch 32 is in the OFF state. On the other hand, the H level signal S2 from the pulse generation circuit 36 is input to one input terminal of each of the AND gates 17A to 17D in the gate circuit 17. An H level pulse width control signal from the control circuit 16 is input to the other input terminal of each of the AND gates 17A to 17D. Therefore, when each of the AND gates 17A to 17D receives the H level signal S2, the H level pulse width control signal from the control circuit 16 is directly passed to the gates of the respective switching semiconductor elements 12A to 12D, and the inverter 12 Are pulse width controlled. As is well known, the control circuit 16 receives an error amplification signal equal to the difference between the load power detection signal output from the multiplication circuit 22 and the reference power value of the power reference source 23 from the error amplifier 24, and A pulse width control signal for controlling the inverter 12 is output so that the load power detection signal is equal to the reference power value.

次に、異常放電検知回路35が前述したような異常放電検出信号又は異常放電予知信号をパルス発生回路36に出力した場合について説明する。パルス発生回路36は、前記信号を受けて、Hレベルの信号S1を出力すると共に、今までHレベルであった信号S2をLレベルの信号レベルに切り替えてゲート回路17に出力する。このとき、制御回路16は誤差増幅器24からの誤差増幅信号を受けて、乗算回路22から出力される負荷電力検出信号が電力基準源23の基準電力値に等しくなるように、パルス幅制御信号をゲート回路17に出力している。しかし、ゲート回路17における各ANDゲート17A〜17Dの一方の入力端子にはLレベルの信号レベルとなっているので、各ANDゲート17A〜17Dは制御回路16からのHレベルのパルス幅制御信号を通過させない。つまり、異常放電検知回路35が異常放電検出信号及び異常放電予知信号を発生すると、制御回路16が正常に動作してパルス幅制御信号を送出していても、パルス幅制御信号はインバータ2に与えられないので、すべてのスイッチング半導体素子12A〜12Dはオフとなり、直流電源装置1は出力停止となる。   Next, a case where the abnormal discharge detection circuit 35 outputs the abnormal discharge detection signal or the abnormal discharge prediction signal as described above to the pulse generation circuit 36 will be described. The pulse generation circuit 36 receives the signal and outputs an H level signal S1, and switches the signal S2 that has been at the H level so far to an L level signal level and outputs it to the gate circuit 17. At this time, the control circuit 16 receives the error amplification signal from the error amplifier 24, and outputs a pulse width control signal so that the load power detection signal output from the multiplication circuit 22 is equal to the reference power value of the power reference source 23. It is output to the gate circuit 17. However, since one input terminal of each of the AND gates 17A to 17D in the gate circuit 17 has an L level signal level, each AND gate 17A to 17D receives an H level pulse width control signal from the control circuit 16. Do not pass. That is, when the abnormal discharge detection circuit 35 generates the abnormal discharge detection signal and the abnormal discharge prediction signal, the pulse width control signal is supplied to the inverter 2 even if the control circuit 16 operates normally and sends out the pulse width control signal. Therefore, all the switching semiconductor elements 12A to 12D are turned off, and the output of the DC power supply device 1 is stopped.

他方、パルス発生回路36からのHレベルの信号S1は、例えば20μs程度のパルス幅のパルス信号であり、絶縁伝達回路34を通して半導体スイッチ32のゲートに印加され、半導体スイッチ32をオンにする。半導体スイッチ32のオンに伴って、逆極性電源33の逆極性電圧が真空負荷50に印加されるので、異常放電は消滅する。このとき、今まで直流電源装置1の一方の直流出力端子18から真空負荷50、電流安定化用インダクタンス素子31を通して他方の直流出力端子19に流れていた電流は、半導体スイッチ32のオンに伴って、半導体スイッチ32を通して流れるようになる。本発明では、前述したように、異常放電検知回路35が異常放電検出信号又は異常放電予知信号を出力すると、直流電源装置1は出力の供給を停止するので、半導体スイッチ32が閉じたときに直流電源装置1から供給される電流は十分に小さい。特に、この真空装置100では直流電源装置1の出力に平滑用インダクタを備えていない、いわゆるコンデンサインプット形の整流回路を用いているので、平滑用インダクタに蓄えられたエネルギーが供給されることがなく、かつトランス13の漏れインダクタンスに蓄えられたエネルギーはインバータ12におけるスイッチング半導体素子12A〜12Dのボディダイオード(寄生ダイオード)12a〜12dを通して電源側に帰還されるので、半導体スイッチ32を流れる電流のピーク値を従来に比べて十分に低減することができる。なお、この実施形態では、コンデンサインプット形の整流回路を負荷とするインバータの電流制限要素として、トランス13の漏れインダクタンス(図示しない)を利用しており、この漏れインダクタンスによって平滑用コンデンサ15の充電電流を制限できる。   On the other hand, the H level signal S1 from the pulse generation circuit 36 is a pulse signal having a pulse width of, for example, about 20 μs, and is applied to the gate of the semiconductor switch 32 through the insulation transmission circuit 34 to turn on the semiconductor switch 32. As the semiconductor switch 32 is turned on, the reverse polarity voltage of the reverse polarity power supply 33 is applied to the vacuum load 50, so that the abnormal discharge disappears. At this time, the current that has been flowing from one DC output terminal 18 of the DC power supply device 1 to the other DC output terminal 19 through the vacuum load 50 and the current stabilizing inductance element 31 until the semiconductor switch 32 is turned on. Then, it flows through the semiconductor switch 32. In the present invention, as described above, when the abnormal discharge detection circuit 35 outputs the abnormal discharge detection signal or the abnormal discharge prediction signal, the DC power supply device 1 stops supplying the output. The current supplied from the power supply device 1 is sufficiently small. In particular, since the vacuum device 100 uses a so-called capacitor input type rectifier circuit that does not include a smoothing inductor at the output of the DC power supply device 1, energy stored in the smoothing inductor is not supplied. Since the energy stored in the leakage inductance of the transformer 13 is fed back to the power supply side through the body diodes (parasitic diodes) 12a to 12d of the switching semiconductor elements 12A to 12D in the inverter 12, the peak value of the current flowing through the semiconductor switch 32 Can be sufficiently reduced as compared with the prior art. In this embodiment, a leakage inductance (not shown) of the transformer 13 is used as a current limiting element of an inverter having a capacitor input type rectifier circuit as a load, and the charging current of the smoothing capacitor 15 is caused by this leakage inductance. Can be limited.

この点について図2を用いて更に詳しく説明をする。図2(A)は異常放電検知回路35が異常放電検出信号又は異常放電予知信号を発生するときに、パルス発生回路36が半導体スイッチ32に出力する信号S1を示し、図2(B)はそのときにパルス発生回路36がゲート回路17に出力する信号S2を示す。図2(C)は半導体スイッチ32がオンしたときの真空負荷50の電圧波形Voを示す、図2(D)は電流安定化用インダクタンス素子31の電流波形Iを示す。図2(E)は真空負荷50を流れる負荷電流の波形を示し、図2(F)は半導体スイッチ32を流れる電流波形Iを示す。実線は本発明の場合を示し、破線は従来の場合を示す。 This point will be described in more detail with reference to FIG. FIG. 2A shows a signal S1 output from the pulse generation circuit 36 to the semiconductor switch 32 when the abnormal discharge detection circuit 35 generates an abnormal discharge detection signal or an abnormal discharge prediction signal. FIG. The signal S2 that the pulse generation circuit 36 outputs to the gate circuit 17 is sometimes shown. FIG. 2 (C) shows the voltage waveform Vo of the vacuum load 50 when the semiconductor switch 32 is turned on, FIG. 2 (D) shows the current waveform I L of the inductance element 31 for current regulation. Figure 2 (E) shows a waveform of the load current flowing through the vacuum load 50, FIG. 2 (F) shows the current waveform I S flowing through the semiconductor switch 32. A solid line indicates the case of the present invention, and a broken line indicates the conventional case.

アーク放電のような異常放電が発生する時刻t1以前の定常運転状態では、直流電源装置1から真空負荷50、電流安定化インダクタンス素子31へと、図2(D)に示す安定なプラズマ電流Ioが継続して流れている。時刻t1で、異常放電検知回路35が異常放電検出信号又は異常放電予知信号を出力すると、パルス発生回路36は図2(A)のようなHレベルの信号S1を発生すると共に、図2(B)のようにHレベルからLレベルに変化する信号S2を発生する。信号S1のパルス幅が、例えば異常放電を消滅させるのに必要な時間である20μsであるとすると、信号S1は時刻t1から20μs後の時刻t2まで所定のHレベルの電圧であり、時刻t2の経過後にLレベルになる。また、信号S2は時刻t1から時刻t2までの20μsの期間だけLレベルになり、時刻t2の経過後に元のHレベルに戻る。そして、そのHレベルの信号S1を受けて半導体スイッチ32がオンすることにより、真空負荷50に逆極性電源33から逆極性の電圧が印加され、真空負荷50の電圧は図2(C)に示すように正の電圧Eとなる。したがって、真空負荷50に発生している異常放電、あるいは異常放電の発生に至る可能性の大きな放電状態が20μsの期間に消滅するのが理解される。   In a steady operation state before time t1 when an abnormal discharge such as arc discharge occurs, the stable plasma current Io shown in FIG. 2D is transferred from the DC power supply device 1 to the vacuum load 50 and the current stabilizing inductance element 31. It continues to flow. When the abnormal discharge detection circuit 35 outputs an abnormal discharge detection signal or an abnormal discharge prediction signal at time t1, the pulse generation circuit 36 generates an H-level signal S1 as shown in FIG. The signal S2 that changes from the H level to the L level as shown in FIG. If the pulse width of the signal S1 is, for example, 20 μs, which is the time required to extinguish the abnormal discharge, the signal S1 is a predetermined H level voltage from time t1 to time t2 20 μs later, and at time t2. It becomes L level after progress. Further, the signal S2 becomes L level only for a period of 20 μs from time t1 to time t2, and returns to the original H level after time t2. When the semiconductor switch 32 is turned on in response to the H level signal S1, a reverse polarity voltage is applied to the vacuum load 50 from the reverse polarity power source 33. The voltage of the vacuum load 50 is shown in FIG. Thus, the positive voltage E is obtained. Therefore, it is understood that the abnormal discharge generated in the vacuum load 50 or the discharge state having a high possibility of causing the abnormal discharge disappears in the period of 20 μs.

時刻t1から時刻t2までの期間における電流安定化インダクタンス素子31を流れる電流は、本発明では図2(D)の実線で示すほぼ一定に近い波形になり、従来の場合には破線で示すように増大する波形となる。本発明では、前述したように、ゲート回路17がパルス発生回路36からの図2(B)のような信号S2を受けることによって、時刻t1から時刻t2までの期間T、つまり通過禁止期間Tだけ、制御回路16からのパル幅制御信号をインバータ12に通過させないので、この通過禁止期間Tだけインバータ12はオフであり、直流電源装置1は出力しない。直流電源装置1はコンデンサインプット形であり、直流電源装置1内に含まれるインダクタンスによる影響が実質的に無く、この通過禁止期間中は、平滑用コンデンサ15の充電電荷が急速に放電されるだけなので、図2(D)の実線で示すように時刻t1直後に僅か増えるだけで元に戻る。この点、インバータ12がオフしない従来装置では、時刻t1から時刻t2の期間Tも直流電源装置1は出力電力を供給するので、図2(D)の破線で示すように電流安定化用インダクタンス素子31の電流はそれまで流れていた電流Iを初期電流として、ΔI=ET/Lだけ増大し、(I+ΔI)の電流となる。ここで、Eは直流電源装置1の出力電圧と逆極性電源33の電圧との和に等しい電圧であり、Lは電流安定化用インダクタンス素子31のインダクタンスである。したがって、通過禁止期間T(t1〜t2)では、電流安定化用インダクタンス素子31を流れる電流は半導体スイッチ32に移行して流れるので、図2(E)に実線で示すように真空負荷50に流れる負荷電流Ioは時刻t1後にほぼゼロになり、図2(F)に破線で示すように半導体スイッチ32に流れる電流Iのピーク値は(I+ΔI)まで増大するが、本発明の場合には実線で示すように実質的に増大しない。 In the present invention, the current flowing through the current stabilizing inductance element 31 in the period from the time t1 to the time t2 has a substantially constant waveform as shown by the solid line in FIG. 2D. The waveform increases. In the present invention, as described above, the gate circuit 17 receives the signal S2 as shown in FIG. 2B from the pulse generation circuit 36, so that only the period T from time t1 to time t2, that is, the passage prohibition period T. Since the pal width control signal from the control circuit 16 is not passed through the inverter 12, the inverter 12 is off during this passage prohibition period T, and the DC power supply device 1 does not output. The DC power supply device 1 is a capacitor input type, and is not substantially affected by the inductance contained in the DC power supply device 1, and during this passage prohibition period, the charging charge of the smoothing capacitor 15 is only rapidly discharged. As shown by the solid line in FIG. 2 (D), it returns to the original state with a slight increase immediately after time t1. In this regard, in the conventional device in which the inverter 12 is not turned off, the DC power supply device 1 supplies the output power during the period T from the time t1 to the time t2, so that the current stabilizing inductance element is shown by the broken line in FIG. The current 31 is increased by ΔI L = ET / L with the current I L flowing so far as an initial current, and becomes a current of (I L + ΔI L ). Here, E is a voltage equal to the sum of the output voltage of the DC power supply device 1 and the voltage of the reverse polarity power supply 33, and L is the inductance of the current stabilizing inductance element 31. Therefore, in the passage prohibition period T (t1 to t2), the current flowing through the current stabilizing inductance element 31 flows to the semiconductor switch 32 and flows to the vacuum load 50 as shown by the solid line in FIG. load current Io becomes almost zero after time t1, the peak value of the current I S flowing through the semiconductor switch 32 as indicated by a broken line in FIG. 2 (F) is increased to (I L + ΔI L), in the present invention Does not substantially increase as shown by the solid line.


また、従来の電源装置の場合には、直流出力端子18、19の出力側整流回路14と平滑用コンデンサ15との間に不図示の平滑用インダクタを備えており、その平滑用インダクタに蓄えられているエネルギーはインバータ12がオフしても平滑用コンデンサ15に放出され続けるので、平滑用コンデンサ15の電圧は低下せず、電流Iの増加分ΔIをより大きくするという欠点を有している。図2(E)の破線からも分かるように、半導体スイッチ32のオフ直後に真空負荷50に流れる電流はオーバーシュートするので、真空負荷50にプラズマがあるレベルで残存する状態では、再度、異常放電が発生する可能性がある。

In the case of the conventional power supply device, a smoothing inductor (not shown) is provided between the output side rectifier circuit 14 of the DC output terminals 18 and 19 and the smoothing capacitor 15 and is stored in the smoothing inductor. since it has energy inverter 12 continues to be discharged to the smoothing capacitor 15 is also turned off, the voltage of the smoothing capacitor 15 is not decreased, has the disadvantage that a larger increment [Delta] I L of the current I L Yes. As can be seen from the broken line in FIG. 2 (E), since the current flowing through the vacuum load 50 immediately after the semiconductor switch 32 is turned off, the abnormal discharge again occurs when the plasma remains at a certain level in the vacuum load 50. May occur.

実施形態1の真空装置100では、半導体スイッチ32がオンするときには、直流電源装置1からほとんど電力を供給しないので、半導体スイッチ32を流れる電流は今まで電流安定化用インダクタンス素子31を流れていた電流とほぼ同程度であるので、従来に比べて電流容量の小さな半導体スイッチ32を用いることができ、異常放電防止装置30の低コスト化を図れると同時に小型軽量化も実現できる。また、従来装置と同程度の電流容量の半導体スイッチを用いる場合には、逆極性電源33の逆極性電圧を更に高くすることができるので、より高速かつ確実に異常放電を消滅させることができる。また、ここで大切なことは、時刻t1から時刻t2までの期間T、つまり通過禁止期間Tでも制御回路16は誤差増幅器24からの帰還信号を受けて正常に動作していることであり、図2(B)に示すようにパルス発生回路36からの信号S2が時刻t2でLレベルからHレベルに戻ると、ゲート回路17が制御回路16からのパルス幅制御信号をそのまま通過させ、直ぐにインバータ12がパルス幅制御で動作を開始し、定電力制御することである。したがって、直流電源装置1の起動時に大きな突入電流が流れるのを防ぐためにソフトスタート制御機能を備えていたとしても、直流電源装置1は通過禁止期間Tの経過後に直ぐに正常な動作を行い、定電力を出力することができる。   In the vacuum device 100 of the first embodiment, when the semiconductor switch 32 is turned on, almost no power is supplied from the DC power supply device 1, so that the current flowing through the semiconductor switch 32 has been flowing through the current stabilizing inductance element 31 until now. Therefore, it is possible to use the semiconductor switch 32 having a smaller current capacity as compared with the conventional case, and it is possible to reduce the cost of the abnormal discharge prevention device 30 and to reduce the size and weight. Further, when a semiconductor switch having a current capacity comparable to that of the conventional device is used, the reverse polarity voltage of the reverse polarity power source 33 can be further increased, so that abnormal discharge can be eliminated more quickly and reliably. What is important here is that the control circuit 16 receives the feedback signal from the error amplifier 24 and operates normally during the period T from time t1 to time t2, that is, the passage prohibition period T. 2 (B), when the signal S2 from the pulse generation circuit 36 returns from the L level to the H level at the time t2, the gate circuit 17 passes the pulse width control signal from the control circuit 16 as it is, and immediately the inverter 12 Starts operation with pulse width control and performs constant power control. Therefore, even if a soft start control function is provided to prevent a large inrush current from flowing when the DC power supply device 1 is started, the DC power supply device 1 performs normal operation immediately after the passage prohibition period T elapses, and the constant power Can be output.

また、実施形態1では制御回路16が前記通過禁止期間Tよりも大きな応答時間を有する、つまり応答速度が遅いということも大切なファクタである。上記では、通過禁止期間Tを例えば20μsとして説明したが、通過禁止期間Tは高々(長くても)10〜100μsの範囲であり、制御回路16の周波数応答を通過禁止期間Tよりも長い時間、好ましくは1ms以上に設定しておけば、制御回路16は10〜100μsの範囲の通過禁止期間Tにおける制御信号の遮断に関してはほとんど応答することがなく、制御回路16は通過禁止期間Tの経過直後にほぼ正常に動作を行う。ここで、制御回路16の応答時間とは、一般に制御回路16は図示しない種々の演算回路やキャパシタなどで構成されており、これらの要素によって決まる制御回路16の入力信号に対する出力信号、ここではパルス幅制御信号の遅れ時間、つまり応答時間である。また、制御回路16に入力される誤差増幅器24及びそれに結合される積分要素などによっても、応答時間が決まる。その応答時間が通過禁止期間Tよりも長い時間、好ましくは1ms以上であれば、通過禁止期間Tの経過直後に制御回路16から出力されるパルス幅制御信号には実質的な悪影響が生じない。   In the first embodiment, it is also an important factor that the control circuit 16 has a response time longer than the passage prohibition period T, that is, the response speed is slow. In the above description, the passage prohibition period T is set to 20 μs, for example. However, the passage prohibition period T is at most (at most) in the range of 10 to 100 μs, and the frequency response of the control circuit 16 is longer than the passage prohibition period T. Preferably, if set to 1 ms or more, the control circuit 16 hardly responds to the interruption of the control signal in the passage prohibition period T in the range of 10 to 100 μs, and the control circuit 16 immediately follows the passage prohibition period T. It works almost normally. Here, the response time of the control circuit 16 is generally composed of various arithmetic circuits, capacitors, and the like (not shown), and an output signal for the input signal of the control circuit 16 determined by these elements, here a pulse This is the delay time of the width control signal, that is, the response time. The response time is also determined by the error amplifier 24 input to the control circuit 16 and the integration element coupled thereto. If the response time is longer than the passage prohibition period T, preferably 1 ms or longer, the pulse width control signal output from the control circuit 16 immediately after the passage prohibition period T elapses does not have a substantial adverse effect.

他方、制御回路16の応答速度が高速、例えば応答時間が通過禁止期間Tの数倍以下程度の短い時間である場合には、直流電源装置1の出力が強制的にオフされるのに反応して、通過禁止期間Tの経過直後における直流電源装置1の出力がオーバーシュートするなどの問題が発生することがある。このオーバーシュートの発生を回避するためには、通過禁止期間T中は電力基準源23の定常の基準電力値を低下させることによって、オーバーシュートを最小限にできる。この場合には、パルス発生回路36が通過禁止期間Tと同じパルス幅をもつ第3の信号を信号S1に同期させて電力基準源23に与え、電力基準源23はその第3の信号が入力されている通過禁止期間Tだけ定常の基準電力値を所定の値まで低下させればよい。   On the other hand, when the response speed of the control circuit 16 is high, for example, when the response time is as short as several times less than the passage prohibition period T, it responds to the output of the DC power supply device 1 being forcibly turned off. As a result, problems such as overshooting of the output of the DC power supply device 1 immediately after the passage prohibition period T may occur. In order to avoid the occurrence of this overshoot, the overshoot can be minimized by reducing the steady reference power value of the power reference source 23 during the passage prohibition period T. In this case, the pulse generation circuit 36 applies a third signal having the same pulse width as that of the passage prohibition period T to the power reference source 23 in synchronization with the signal S1, and the power reference source 23 receives the third signal. The steady reference power value may be reduced to a predetermined value during the passage prohibition period T.

真空装置100の変形例については、図示しないが、例えば電流安定化用インダクタンス素子31の両端に真空装置100の異常放電検知回路35とほぼ同一の回路構成を有し、かつ同一の働きを行う不図示の異常放電検知回路を備えている構成でもよい。他は真空装置100の構成とほぼ同じであり、動作も同様であるので、図1を利用して主として真空装置100と異なる点について述べる。真空負荷50に異常放電の発生、又は異常放電の発生に至る可能性が大きい状態では、電流安定化用インダクタンス素子31を流れる電流は増大する。これに伴い、電流安定化用インダクタンス素子31の電圧も増大する。その増大が急激であると、異常放電が発生しやすい。したがって、電流安定化用インダクタンス素子31の両端に接続された不図示の異常放電検知回路は電流の増加率に相当する増加率で上昇する電圧が基準電圧以上になるとき、前述と同様に異常放電検出信号又は異常放電予知信号を出力する。他は真空装置100と同様であるので説明を省略する。   A modification of the vacuum device 100 is not shown, but, for example, has a circuit configuration substantially the same as that of the abnormal discharge detection circuit 35 of the vacuum device 100 at both ends of the current stabilization inductance element 31 and performs the same function. A configuration including the illustrated abnormal discharge detection circuit may be employed. The rest is almost the same as the configuration of the vacuum apparatus 100 and the operation is also the same, so the points different from the vacuum apparatus 100 will be mainly described with reference to FIG. In a state where there is a high possibility of occurrence of abnormal discharge or abnormal discharge in the vacuum load 50, the current flowing through the current stabilizing inductance element 31 increases. Along with this, the voltage of the current stabilizing inductance element 31 also increases. If the increase is rapid, abnormal discharge is likely to occur. Therefore, an abnormal discharge detection circuit (not shown) connected to both ends of the current stabilizing inductance element 31 performs abnormal discharge in the same manner as described above when the voltage rising at an increase rate corresponding to the current increase rate becomes equal to or higher than the reference voltage. A detection signal or an abnormal discharge prediction signal is output. Since others are the same as the vacuum apparatus 100, description is abbreviate | omitted.

また他の変形例として、図1におけるパルス発生回路36が予め決められた周期で半導体スイッチ32を駆動し、異常放電の発生と無関係に半導体スイッチ32をオンさせて周期的に真空負荷50に逆極性電圧を印加するだけの場合、及びこのように周期的に逆極性電圧を真空負荷50に印加しても、異常放電が発生するケースも考えられるので、周期的に逆極性電圧を真空負荷50に印加すると共に、真空装置100のように異常放電を検知して前記対応を行う場合もある。このような場合にも、半導体スイッチ32がオンする期間は通過禁止期間として、制御回路16が動作して制御信号を発生しているにもかかわらず、ゲート回路17は制御信号を通過させずにインバータ12をオフにする。   As another modification, the pulse generation circuit 36 in FIG. 1 drives the semiconductor switch 32 at a predetermined cycle, and the semiconductor switch 32 is turned on regardless of the occurrence of abnormal discharge to periodically reverse the vacuum load 50. In the case where only the polarity voltage is applied, and even when the reverse polarity voltage is periodically applied to the vacuum load 50 as described above, there may be a case where abnormal discharge occurs. Therefore, the reverse polarity voltage is periodically applied to the vacuum load 50. In some cases, an abnormal discharge is detected as in the vacuum device 100 and the above countermeasure is taken. Even in such a case, the period during which the semiconductor switch 32 is turned on is a passage prohibition period, and the gate circuit 17 does not pass the control signal even though the control circuit 16 operates to generate the control signal. The inverter 12 is turned off.

更にまた、実施形態1及び変形例では逆極性電源33を用いたが、比較的負荷インピーダンスの大きなものの場合などでは逆極性電源33を用いることなく逆極性電圧を印加せずに、半導体スイッチ32をオンさせて真空負荷50を短絡し、異常放電の発生に至るのを防止する方法、あるいは異常放電を消滅させる方法などもある。本発明はこのような方法の場合にも同様に適用でき、半導体スイッチ32がオンする期間を通過禁止期間として、その通過禁止期間だけ制御回路16からの制御信号をゲート回路17が通過させないようにすれば、実施形態1と同様な効果を得ることができる。   Furthermore, although the reverse polarity power supply 33 is used in the first embodiment and the modification, the semiconductor switch 32 is not applied without applying the reverse polarity voltage without using the reverse polarity power supply 33 when the load impedance is relatively large. There are a method of turning on the vacuum load 50 and preventing the occurrence of abnormal discharge, or a method of extinguishing the abnormal discharge. The present invention can be similarly applied to such a method, and a period during which the semiconductor switch 32 is turned on is defined as a passage prohibition period so that the control signal from the control circuit 16 is not allowed to pass only during the passage prohibition period. Then, the same effect as in the first embodiment can be obtained.

つまり、本発明は、異常放電発生の検出方法、あるいは異常放電発生の予知方法などの種類にかかわらず、異常放電防止装置30における半導体スイッチ32をオンさせるときには、通常の動作を行っている制御回路から発生される制御信号の通過を遮断することが重要であり、好ましくは出力側に平滑用インダクタを備えないコンデンサインプットタイプの直流電源装置であることが望ましい。また、パルス幅制御信号などの制御信号を発生する制御回路は、異常放電防止装置の半導体スイッチがオンする前記通過禁止期間よりも動作応答時間が長いことが好ましい。更にまた、制御回路が高速応答つまり動作応答時間が短い場合には、前記通過禁止期間だけ負荷電力検出信号と比較される基準電力値を低下させるのが好ましい。なお実施形態1ではゲート回路17を4個のANDゲート17A〜17Dで構成したが、これに限られることは無く、パルス発生回路から信号によって制御回路からの制御信号を遮断、又は吸収してほぼゼロのレベルにする回路構成であっても勿論よい。   In other words, the present invention provides a control circuit that performs a normal operation when the semiconductor switch 32 in the abnormal discharge prevention device 30 is turned on regardless of the type of detection method for abnormal discharge occurrence or the method for predicting the occurrence of abnormal discharge. It is important to cut off the passage of the control signal generated from the capacitor, and it is desirable that the capacitor input type DC power supply device not include a smoothing inductor on the output side. Further, it is preferable that the control circuit for generating a control signal such as a pulse width control signal has an operation response time longer than the passage prohibition period in which the semiconductor switch of the abnormal discharge prevention device is turned on. Furthermore, when the control circuit has a high-speed response, that is, an operation response time is short, it is preferable to reduce the reference power value compared with the load power detection signal only during the passage prohibition period. In the first embodiment, the gate circuit 17 is composed of the four AND gates 17A to 17D. However, the present invention is not limited to this, and the control signal from the control circuit is cut off or absorbed by the signal from the pulse generation circuit. Of course, the circuit configuration may be zero.

本発明の実施形態1に係る真空装置100を示す図である。It is a figure which shows the vacuum apparatus 100 which concerns on Embodiment 1 of this invention. 本発明の真空回路100における各部及び従来装置の電圧波形又は電流波形を示す図である。It is a figure which shows the voltage waveform or current waveform of each part in the vacuum circuit 100 of this invention, and a conventional apparatus.

符号の説明Explanation of symbols

10・・・交流入力電源
12・・・インバータ
12A〜12D・・・スイッチング半導体素子
13・・・トランス
14・・・出力側整流回路
15・・・平滑用コンデンサ
16・・・制御回路
17・・・ゲート回路
17A〜17D・・・AND回路
18、19・・・直流出力端子
20・・・負荷電流検出器
21・・・負荷電圧検出回路
22・・・乗算回路
23・・・電力基準源
24・・・誤差増幅器
30・・・異常放電防止装置
31・・・電流安定化用インダクタンス素子
32・・・半導体スイッチ
33・・・逆極性電源
34・・・絶縁伝達回路
35・・・異常放電検知回路
36・・・パルス発生回路
50・・・真空負荷
100・・・実施形態1の真空装置
DESCRIPTION OF SYMBOLS 10 ... AC input power source 12 ... Inverter 12A-12D ... Switching semiconductor element 13 ... Transformer 14 ... Output side rectifier circuit 15 ... Smoothing capacitor 16 ... Control circuit 17 ... Gate circuits 17A to 17D AND circuits 18, 19 DC output terminals 20 Load current detector 21 Load voltage detection circuit 22 Multiplication circuit 23 Power reference source 24 ... Error amplifier 30 ... Abnormal discharge prevention device 31 ... Inductive element for current stabilization 32 ... Semiconductor switch 33 ... Reverse polarity power supply 34 ... Insulation transmission circuit 35 ... Abnormal discharge detection Circuit 36... Pulse generation circuit 50... Vacuum load 100.

Claims (9)

真空負荷と、該真空負荷に給電する直流電源装置と、該直流電源装置と前記真空負荷との間に備えられて異常放電の発生を防止する異常放電防止装置とを備える真空装置において、
前記直流電源装置は、トランスと、該トランスの1次巻線に接続され、前記真空負荷に給電される電力を制御するスイッチング半導体素子を備えるインバータと、前記トランスの2次巻線に接続される整流回路と、前記スイッチング半導体素子を制御するための制御信号を与える制御回路と、該制御回路と前記スイッチング半導体素子の制御端子との間に備えられるゲート回路とを備え、
前記異常放電防止装置は、前記真空負荷における異常放電の発生を検出したときに異常放電検出信号を出力、又は異常放電発生の予兆を検出したときに異常放電予知信号を出力、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を出力し、
前記ゲート回路は、前記異常放電防止装置が前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電予防信号を出力するときに、前記制御回路と前記スイッチング半導体素子の制御端子との間を予め設定された通過禁止期間だけ遮断して、該通過禁止期間中は前記制御信号を前記スイッチング半導体素子の制御端子に通過させず、前記通過禁止期間が経過したときに前記制御信号を前記スイッチング半導体素子の制御端子に通過させることを特徴とする真空装置。
In a vacuum apparatus comprising: a vacuum load; a direct-current power supply that supplies power to the vacuum load; and an abnormal discharge prevention device that is provided between the direct-current power supply and the vacuum load to prevent the occurrence of abnormal discharge.
The DC power supply device is connected to a transformer, an inverter connected to a primary winding of the transformer, and includes a switching semiconductor element that controls power supplied to the vacuum load, and to a secondary winding of the transformer. A rectifier circuit; a control circuit that provides a control signal for controlling the switching semiconductor element; and a gate circuit provided between the control circuit and a control terminal of the switching semiconductor element.
The abnormal discharge prevention device outputs an abnormal discharge detection signal when the occurrence of abnormal discharge in the vacuum load is detected, or outputs an abnormal discharge prediction signal when a sign of occurrence of abnormal discharge is detected, or in the vacuum load Output an abnormal discharge prevention signal periodically generated to prevent the occurrence of abnormal discharge,
The gate circuit is arranged between the control circuit and a control terminal of the switching semiconductor element when the abnormal discharge prevention device outputs the abnormal discharge detection signal, the abnormal discharge prediction signal, or the abnormal discharge prevention signal. The control signal is blocked only during a preset passage prohibition period, and the control signal is not passed through the control terminal of the switching semiconductor element during the passage prohibition period. A vacuum apparatus characterized by being passed through a control terminal of an element.
請求項1において、
前記通過禁止期間は10μsから100μs以下であり、前記制御回路の応答時間は前記通過禁止期間よりも長いことを特徴とする真空装置。
In claim 1,
The passage prohibition period is less than 100μs from 10 [mu] s, the response time of the control circuit vacuum and wherein the longer than the passing prohibition period.
請求項1又は請求項2において、
前記通過禁止期間は、前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電予防信号が発生するときに形成される信号のパルス幅と実質的に等しい期間であることを特徴とする真空装置。
In claim 1 or claim 2,
The passage prohibition period is a period substantially equal to a pulse width of a signal formed when the abnormal discharge detection signal, the abnormal discharge prediction signal, or the abnormal discharge prevention signal is generated. apparatus.
請求項1ないし請求項3のいずれかにおいて、
前記真空負荷の負荷電力に比例する負荷電力検出信号と比較される基準電力値を有する電力基準源と、前記負荷電力検出信号と前記基準電力値との差に等しい誤差増幅信号を前記制御回路に出力する誤差増幅器とを備え、
前記電力基準源は、前記通過禁止期間中は、定常時の前記基準電力値よりも低い値の基準電力値を与えることを特徴とする真空装置。
In any one of Claims 1 thru | or 3,
A power reference source having a reference power value compared with a load power detection signal proportional to the load power of the vacuum load, and an error amplification signal equal to the difference between the load power detection signal and the reference power value to the control circuit An output error amplifier,
The vacuum apparatus according to claim 1, wherein the power reference source provides a reference power value lower than the reference power value in a steady state during the passage prohibition period.
請求項1ないし請求項4のいずれかにおいて、
前記整流回路は出力端子間に平滑用コンデンサを備え、かつ実質的に平滑用インダクタを備えないコンデンサインプット型であることを特徴とする真空装置。
In any one of Claim 1 thru | or 4,
The rectifier circuit is a capacitor input type having a smoothing capacitor between output terminals and substantially not having a smoothing inductor.
請求項1ないし請求項5のいずれかにおいて、
前記異常放電防止装置は、前記真空負荷における異常放電の発生を検出したとき、又は異常放電発生の予兆を検出したとき、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を出力するとき、前記真空負荷に逆極性の電圧を印加、又は前記真空負荷の両端を短絡する半導体スイッチを備えることを特徴とする真空装置。
In any one of Claims 1 thru | or 5,
The abnormal discharge prevention device is periodically generated when the occurrence of abnormal discharge in the vacuum load is detected, when a sign of occurrence of abnormal discharge is detected, or in order to prevent the occurrence of abnormal discharge in the vacuum load. A vacuum device comprising: a semiconductor switch that applies a reverse polarity voltage to the vacuum load or short-circuits both ends of the vacuum load when outputting an abnormal discharge prevention signal.
真空負荷と、前記真空負荷に給電される電力を制御するスイッチング半導体素子を備えるインバータと該インバータを制御する制御回路とを備える直流電源装置と、該直流電源装置と前記真空負荷との間に備えられている異常放電防止装置とからなる真空装置の電力供給方法において、
前記異常放電防止装置が、異常放電の発生を示す異常放電検出信号、又は異常放電発生の予兆を示す異常放電予知信号を出力するとき、あるいは異常放電の発生を未然に防止するために周期的に異常放電防止信号を出力するときでも、前記制御回路の制御機能は停止することなく動作を継続して制御信号を発生し、
前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電防止信号は、前記制御回路から出力された前記制御信号が予め設定された通過禁止期間だけ前記スイッチング半導体素子の制御端子に通過するのを遮断し、
前記スイッチング半導体素子は、前記制御回路の前記制御信号とは無関係に、前記通過禁止期間だけオフし、
前記通過禁止期間の経過に伴い、前記制御信号が前記スイッチング半導体素子の制御端子を通過することにより前記インバータが直ぐに定常の動作を行うことを特徴とする真空装置の電力供給方法。
A DC power supply device including a vacuum load, an inverter including a switching semiconductor element that controls electric power supplied to the vacuum load, and a control circuit that controls the inverter, and provided between the DC power supply device and the vacuum load. In the method of supplying power to the vacuum device comprising the abnormal discharge prevention device,
When the abnormal discharge prevention device outputs an abnormal discharge detection signal indicating the occurrence of abnormal discharge or an abnormal discharge prediction signal indicating a sign of the occurrence of abnormal discharge, or periodically in order to prevent the occurrence of abnormal discharge Even when an abnormal discharge prevention signal is output, the control function of the control circuit continues to operate without stopping and generates a control signal,
The abnormal discharge detection signal, the abnormal discharge prediction signal, or the abnormal discharge prevention signal is transmitted from the control circuit to the control terminal of the switching semiconductor element for a preset passage prohibition period. Shut off
The switching semiconductor element is turned off only during the passage prohibition period regardless of the control signal of the control circuit,
As the passage prohibition period elapses, the inverter performs a steady operation immediately after the control signal passes through the control terminal of the switching semiconductor element.
請求項7において、
前記異常放電防止装置が動作して、前記真空負荷に逆電圧を印加している期間、又は前記真空負荷の両端を短絡している期間は前記直流電源装置が出力せず、前記通過禁止期間の経過に伴い、前記直流電源装置は直ぐに定常の直流出力電力を出力することを特徴とする真空装置の電力供給方法。
In claim 7,
During the period in which the abnormal discharge prevention device is operated and a reverse voltage is applied to the vacuum load, or the both ends of the vacuum load are short-circuited, the DC power supply device does not output, and the passage prohibition period A power supply method for a vacuum apparatus, wherein the DC power supply device immediately outputs steady DC output power as time passes.
請求項7又は請求項8において、
前記通過禁止期間は10μsから100μs以下であり、前記制御機能の応答時間は前記通過禁止期間よりも長いことを特徴とする真空装置の電力供給方法。
In claim 7 or claim 8,
The passage prohibition period is at 100μs or less from 10 [mu] s, the response time of the control function power supply method of a vacuum device, characterized in that longer than the passing prohibition period.
JP2005368403A 2005-12-21 2005-12-21 Vacuum device and power supply method for vacuum device Active JP4841949B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005368403A JP4841949B2 (en) 2005-12-21 2005-12-21 Vacuum device and power supply method for vacuum device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368403A JP4841949B2 (en) 2005-12-21 2005-12-21 Vacuum device and power supply method for vacuum device

Publications (2)

Publication Number Publication Date
JP2007169710A JP2007169710A (en) 2007-07-05
JP4841949B2 true JP4841949B2 (en) 2011-12-21

Family

ID=38296651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368403A Active JP4841949B2 (en) 2005-12-21 2005-12-21 Vacuum device and power supply method for vacuum device

Country Status (1)

Country Link
JP (1) JP4841949B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010031568B4 (en) 2010-07-20 2014-12-11 TRUMPF Hüttinger GmbH + Co. KG Arclöschanordnung and method for erasing arcs
JP2012085447A (en) * 2010-10-12 2012-04-26 Diamond Electric Mfg Co Ltd Ac-dc converter
CN105925945B (en) * 2016-05-25 2018-08-24 上海华力微电子有限公司 A kind of detection method of the aluminium meltallizing layer of target rim
JP6558789B1 (en) * 2019-02-19 2019-08-14 有限会社エイチ・エス・エレクトリック Power supply

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191135B2 (en) * 1994-02-23 2001-07-23 日本電子工業株式会社 Arc interruption method and apparatus in DC glow discharge treatment apparatus
JP2004194420A (en) * 2002-12-11 2004-07-08 Shibaura Mechatronics Corp Power supply, power supply system, power supply for sputtering, and sputtering apparatus

Also Published As

Publication number Publication date
JP2007169710A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5557407B1 (en) DC power supply and control method of DC power supply
US9147555B2 (en) Arc extinction arrangement and method for extinguishing arcs
US10014718B2 (en) Uninterruptible power source
KR101586183B1 (en) Voltage-type dc power supply and control method of voltage-type dc power supply
US9515546B2 (en) Power conversion device having initial charging circuit
JP5399563B2 (en) DC power supply
JP2012033409A (en) Reversed-polarity pulse generating circuit for dc plasma, and dc plasma power supply device
JP4841949B2 (en) Vacuum device and power supply method for vacuum device
JP2003123569A (en) Direct current vacuum circuit breaker
JP2009177961A (en) Uninterruptible power supply device
JP2003143861A (en) High frequency power supply
JP4673653B2 (en) Abnormal discharge prevention method and vacuum apparatus in vacuum apparatus
JP2007215378A (en) Uninterruptible power unit
JP2019530399A (en) Uninterruptible power supply control method and uninterruptible power supply equipment
JP2004248345A (en) Distributed power source system
JP4468078B2 (en) Abnormal discharge suppression device for vacuum equipment
JP6558789B1 (en) Power supply
JP2019025503A (en) Welding power supply device
JP2018187645A (en) Welding power supply device
JP4627696B2 (en) Vacuum equipment
JP4218864B2 (en) Discharge power supply, sputtering power supply, and sputtering apparatus
JP2009183104A (en) Plasma discharge device
JP2004147441A (en) Electric power supply device and method therefor
JP2005295666A (en) Power supply
JPH11302825A (en) Method for suppressing arc discharge for blow discharge treatment and glow discharge treatment device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4841949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250