JP2003258571A - Circuit for correcting offset of noninverting amplifier - Google Patents
Circuit for correcting offset of noninverting amplifierInfo
- Publication number
- JP2003258571A JP2003258571A JP2002051997A JP2002051997A JP2003258571A JP 2003258571 A JP2003258571 A JP 2003258571A JP 2002051997 A JP2002051997 A JP 2002051997A JP 2002051997 A JP2002051997 A JP 2002051997A JP 2003258571 A JP2003258571 A JP 2003258571A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- bias voltage
- output
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は出力端子より取出さ
れる出力バイバス電圧のオフセット電圧を一定にした非
反転アンプオフセット補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-inverting amplifier offset correction circuit in which an offset voltage of an output bypass voltage taken out from an output terminal is constant.
【0002】[0002]
【従来の技術】OPアンプを利用した非反転アンプは例
えばトーンコントーロール回路等に使用されている。2. Description of the Related Art A non-inverting amplifier using an OP amplifier is used, for example, in a tone control circuit.
【0003】図2はOPアンプを利用した非反転アンプ
で、OPアンプ1の+入力端子には入力信号と共に、抵
抗2を介して入力バイアス電圧Vrefが加えられる。
また出力端子と−入力端子間には抵抗3が接続されてい
ると共に、前記−入力端子には抵抗4を介して前記入力
バイアス電圧Vrefが加えられる。FIG. 2 shows a non-inverting amplifier using an OP amplifier. The + input terminal of the OP amplifier 1 receives an input signal and an input bias voltage Vref via a resistor 2.
A resistor 3 is connected between the output terminal and the-input terminal, and the input bias voltage Vref is applied to the-input terminal via the resistor 4.
【0004】前記+入力端子に加えられた入力信号Vi
nは第1OPアンプ1で増幅され出力端子より取出され
る。取出される出力信号は抵抗3と抵抗4とを切換え、
非反転アンプのゲインを変更して大きさが変えられる。The input signal Vi applied to the + input terminal
n is amplified by the first OP amplifier 1 and taken out from the output terminal. The output signal taken out switches between resistance 3 and resistance 4,
The size of the non-inverting amplifier can be changed by changing the gain.
【0005】今OPアンプ1の+入力端子の+入力端子
電圧をVp、−入力端子の−入力端子電圧をVn、Vp
−Vn=Vio、そしてゲインをGとすると、OPアン
プ1の出力端子に取出される出力バイアス電圧Vout
は
Vout=G×(Vp−Vn)=G×Vio
となる。理想OPアンプにおいては、ゲインG=∞であ
るのでVio=0とみなせるが、実際にはゲインGは有
限であるので、Vioを0となすことができない。Now, the + input terminal voltage of the + input terminal of the OP amplifier 1 is Vp, and the − input terminal voltage of the − input terminal is Vn, Vp.
When −Vn = Vio and the gain is G, the output bias voltage Vout taken out to the output terminal of the OP amplifier 1
Is Vout = G * (Vp-Vn) = G * Vio. In an ideal OP amplifier, the gain G = ∞, so that it can be regarded as Vio = 0. However, since the gain G is actually finite, Vio cannot be zero.
【0006】次に入力バイアス電圧Vrefを計算す
る。前記+入力端子電圧Vp及び−入力端子の−入力端
子電圧Vnは、
Vp=Vref
Vn=Vp−Vio=Vref−Vio
であり、
Vn=Vref+(Vout−Vref)×R1/(R
1+R2)
となる。従って
Vout−Vref=(Vn−Vref)×(R1+R2)/R1
=(Vef−Vio−Vref)×(R1+R2)/R1
=−Vio×(R1+R2)/R1
よって出力バイアス電圧Voutは
Vout=Vref−Vio×(R1+R2)/R1
となる。ゲインGが理想状態においては、Vout=V
refであるので、−Vio×(R1+R2)/R1の
項が実際に発生するオフセットなる。Next, the input bias voltage Vref is calculated. The + input terminal voltage Vp and the − input terminal voltage Vn of the − input terminal are: Vp = Vref Vn = Vp−Vio = Vref−Vio, and Vn = Vref + (Vout−Vref) × R1 / (R
1 + R2). Therefore, Vout−Vref = (Vn−Vref) × (R1 + R2) / R1 = (Vef−Vio−Vref) × (R1 + R2) / R1 = −Vio × (R1 + R2) / R1 Therefore, the output bias voltage Vout is Vout = Vref−Vio. X (R1 + R2) / R1. When the gain G is ideal, Vout = V
Since it is ref, the term of −Vio × (R1 + R2) / R1 is an offset that actually occurs.
【0007】即ち、出力バイアス電圧には、Vioの
(R1+R2)/R1倍のオフセットが発生するため、
非反転アンプのゲインを大きくすると、それに伴いオフ
セット電圧が増大する欠点がある。That is, the output bias voltage has an offset of (R1 + R2) / R1 times Vio.
When the gain of the non-inverting amplifier is increased, the offset voltage is increased accordingly.
【0008】その結果、例えば抵抗R1又は抵抗R2を
切換てアンプのゲインを変更した場合、オフセットに起
因するバイアス変動により切換えノイズが発生したり、
また、同一構成でゲインの異なるアンプを切換えた場合
などにオフセットに起因するバイアス変動によって切換
えノイズが発生したりする。As a result, for example, when the resistor R1 or the resistor R2 is switched to change the gain of the amplifier, switching noise occurs due to the bias fluctuation due to the offset, or
Further, when switching amplifiers having the same configuration but different gains, switching noise may occur due to bias fluctuation caused by offset.
【0009】[0009]
【発明が解決しようとする課題】前述したように、OP
アンプを利用した非反転アンプでは出力バイアス電圧に
はバイアスを加える抵抗の抵抗値に関係したオフセット
電圧が発生する。そのため前記抵抗を切換えて非反転ア
ンプのゲインを変更した場合にオフセットに起因するノ
イズを発生する。同様に同一構成でゲインの異なるアン
プを切換えた場合にもバイアス変動によりノイズを発生
する。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In a non-inverting amplifier that uses an amplifier, an offset voltage related to the resistance value of a resistor that applies a bias is generated in the output bias voltage. Therefore, when the resistance is switched to change the gain of the non-inverting amplifier, noise due to the offset is generated. Similarly, when amplifiers having the same configuration but different gains are switched, noise is generated due to bias fluctuation.
【0010】[0010]
【課題を解決するための手段】本発明は出力端子に取出
される出力バイアス電圧に生じるオフセット電圧を一定
にするもので、本発明は入力信号を増幅する第1OPア
ンプに同一特性を有する第2OPアンプを接続し、入力
バイアス電圧を前記第1OPアンプの+入力端子と第2
OPアンプの+入力端子とに加え、前記第2OPアンプ
の出力端子から取出される補正用の出力バイアス電圧を
ブリーダ抵抗を介して第1OPアンプの−入力端子に加
え、前記第1OPアンプの出力端子から取出される出力
バイアス電圧のオフセット電圧を非反転アンプのゲイン
によらず一定にした非反転アンプオフセット補正回路を
提供する。According to the present invention, the offset voltage generated in the output bias voltage taken out to the output terminal is made constant, and the present invention is the second OP having the same characteristics as the first OP amplifier for amplifying the input signal. An amplifier is connected, and the input bias voltage is applied to the + input terminal of the first OP amplifier and the second input amplifier.
In addition to the + input terminal of the OP amplifier, an output bias voltage for correction extracted from the output terminal of the second OP amplifier is applied to the − input terminal of the first OP amplifier via a bleeder resistor, and the output terminal of the first OP amplifier (EN) Provided is a non-inverting amplifier offset correction circuit in which an offset voltage of an output bias voltage taken out from is constant regardless of the gain of the non-inverting amplifier.
【0011】又本発明は入力信号と共に入力バイバス電
圧が加えられる+入力端子と、出力バイアス電圧が取出
される出力端子と、該出力端子に第1抵抗を介して接続
された−入力端子とを有する第1OPアンプと、第1O
Pアンプと同一特性を有し、前記入力バイアス電圧が加
えられる+入力端子と、補正用の出力バイアス電圧を生
じる出力端子と、該出力端子に接続された−入力端子と
を有する第2OPアンプとよりなり、第2OPアンプに
取出される補正用の出力バイアス電圧を前記第1抵抗と
ブリダーを成す第2抵抗を介して第1OPアンプの−入
力端子に加え、第2OPアンプの出力端子から取出され
る出力バイアス電圧のオフセット電圧を一定にする非反
転アンプオフセット補正回路を提供する。Further, according to the present invention, a + input terminal to which an input bypass voltage is applied together with an input signal, an output terminal from which an output bias voltage is taken out, and a-input terminal connected to the output terminal via a first resistor are provided. 1st OP amplifier which has and 1st O
A second OP amplifier having the same characteristics as the P amplifier and having a + input terminal to which the input bias voltage is applied, an output terminal for generating an output bias voltage for correction, and a − input terminal connected to the output terminal. The output bias voltage for correction taken out to the second OP amplifier is added to the minus input terminal of the first OP amplifier via the second resistor forming a blider with the first resistor, and taken out from the output terminal of the second OP amplifier. Provided is a non-inverting amplifier offset correction circuit that makes the offset voltage of an output bias voltage constant.
【0012】さらに本発明は前記第1抵抗と第2抵抗の
抵抗値を変えて非反転アンプのゲインを変更する非反転
アンプオフセット補正回路に関する。Further, the present invention relates to a non-inverting amplifier offset correction circuit which changes the resistance values of the first resistor and the second resistor to change the gain of the non-inverting amplifier.
【0013】[0013]
【発明の実施の形態】本発明の非反転アンプオフセット
補正回路を図1にしたって説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A non-inverting amplifier offset correction circuit of the present invention will be described with reference to FIG.
【0014】図1は本発明の非反転アンプオフセット補
正回路のブロック図であり、第1OPアンプ11の+入
力端子には入力抵抗12を介して入力バイアス電圧Vr
efが加えられる。又第1OPアンプ11の出力端子と
−入力端子とは第1ブリーダ抵抗13で接続されてい
る。第2OPアンプ14の+入力端子には前記入力バイ
アス電圧Vrefがくわえられる。FIG. 1 is a block diagram of a non-inverting amplifier offset correction circuit according to the present invention. The + input terminal of the first OP amplifier 11 has an input bias voltage Vr via an input resistor 12.
ef is added. The output terminal and the-input terminal of the first OP amplifier 11 are connected by the first bleeder resistor 13. The input bias voltage Vref is added to the + input terminal of the second OP amplifier 14.
【0015】第2OPアンプ14の出力端子は−入力端
子に接続されると共に第2ブリーダ抵抗15を介して前
記第1OPアンプ11の−入力端子に接続されている。
前記第1OPアンプ11と第2OPアンプ14とは同一
特性を有する。The output terminal of the second OP amplifier 14 is connected to the-input terminal and is also connected to the-input terminal of the first OP amplifier 11 via the second bleeder resistor 15.
The first OP amplifier 11 and the second OP amplifier 14 have the same characteristics.
【0016】前記非反転アンプにおいて、+入力端子に
加えられた入力信号Vinは第1OPアンプ11で増幅
され出力端子より取出される。取出される出力信号は第
1ブリーダ抵抗13と第2ブリーダ抵抗15とを切換
え、非反転アンプのゲインを変更して大きさが変えられ
る。In the non-inverting amplifier, the input signal Vin applied to the + input terminal is amplified by the first OP amplifier 11 and taken out from the output terminal. The magnitude of the extracted output signal can be changed by switching the first bleeder resistor 13 and the second bleeder resistor 15 and changing the gain of the non-inverting amplifier.
【0017】今第1OPアンプ11の+入力端子電圧を
Vp、−入力端子電圧をVn、Vp−Vn=Vioとす
ると、第1OPアンプ11の出力電圧Voutは
Vout=G×(Vp−Vn)=Vref−Vio
となる。又第2OPアンプ14の+入力端子電圧をVp
2、−入力端子電圧をVn2、Vp2−Vn2=Vio
2とすると、第2OPアンプ14の補正用の出力バイア
ス電圧Vref2は
Vref2=G×(Vp2−Vn2)=G×Vio2
となる。次にバイアス電圧を計算すると
Vp=Vref
Vn=Vp−Vio=Vref−Vio
となる。また
Vn=Vref2+(Vout−Vref2)×R1/
R1+R2
ここでR1は第2ブリダー抵抗15の抵抗値、R2は第
1ブリーダ抵抗13の抵抗値である。Now, assuming that the + input terminal voltage of the first OP amplifier 11 is Vp, the − input terminal voltage is Vn, and Vp-Vn = Vio, the output voltage Vout of the first OP amplifier 11 is Vout = G × (Vp-Vn) = It becomes Vref-Vio. In addition, the + input terminal voltage of the second OP amplifier 14 is set to Vp
2, -input terminal voltage is Vn2, Vp2-Vn2 = Vio
If it is 2, the output bias voltage Vref2 for correction of the second OP amplifier 14 becomes Vref2 = G × (Vp2-Vn2) = G × Vio2. Next, when the bias voltage is calculated, Vp = Vref Vn = Vp-Vio = Vref-Vio. Also, Vn = Vref2 + (Vout−Vref2) × R1 /
R1 + R2 Here, R1 is the resistance value of the second bleeder resistor 15, and R2 is the resistance value of the first bleeder resistor 13.
【0018】従って
Vout−Vref2=(Vn−Vref2)×(R1+R2)/R1
=(Vref−Vio−Vref2)×(R1+R2)/R
1
Vout=Vref2+(Vref−Vio−Vref2)×(R1+R2)/
R1
となる。ここで第2OPアンプ14の補正用の出力バイ
アス電圧Vref2は
Vp2=Vref
Vn2=Vp2−Vio2=Vref−Vio2
となる。第2OPアンプ14はバッファを構成している
ので、前記第2OPアンプ14の補正用の出力バイアス
電圧Vref2は
Vref2=Vn2=Vref−Vio2
となる。ゆえに、第1OPアンプ11の出力電圧Vou
tは
Vout=Vref+(Vref−Vio−Vref2)×(R1+R2)/
R1
=Vref+(Vref−Vio−Vref+Vio2)×(R1+R2)/
R1≒Vref2
となる。前記第1OPアンプ11と第2OPアンプ14
とは同一特性且つ出力電圧が共にVrefにほぼ等しい
ので
Vio≒Vio2
となる。したがって
Vref2=Vref−Vio2≒Vref−Vio
となる。Therefore, Vout-Vref2 = (Vn-Vref2) * (R1 + R2) / R1 = (Vref-Vio-Vref2) * (R1 + R2) / R1 Vout = Vref2 + (Vref-Vio-Vref2) * (R1 + R2) / R1 Becomes Here, the output bias voltage Vref2 for correction of the second OP amplifier 14 becomes Vp2 = Vref Vn2 = Vp2-Vio2 = Vref-Vio2. Since the second OP amplifier 14 constitutes a buffer, the output bias voltage Vref2 for correction of the second OP amplifier 14 is Vref2 = Vn2 = Vref−Vio2. Therefore, the output voltage Vou of the first OP amplifier 11
t becomes Vout = Vref + (Vref−Vio−Vref2) × (R1 + R2) / R1 = Vref + (Vref−Vio−Vref + Vio2) × (R1 + R2) / R1≈Vref2. The first OP amplifier 11 and the second OP amplifier 14
Has the same characteristics and the output voltage is almost equal to Vref, so that Vio≈Vio2. Therefore, Vref2 = Vref−Vio2≈Vref−Vio.
【0019】このように、第1OPアンプ11の出力バ
イアス電圧に現れるオフセット電圧はVioであるの
で、非反転アンプのゲインによらずに一定になる。従っ
て、例えば第1ブリーダ抵抗12と第2ブリーダ抵抗1
5とを切換えて非反転アンプのゲインを変更した場合の
オフセット電圧に起因するバイアス変動がないので、切
換えノイズの発生は防止される。また、同一構成でゲイ
ンの異なるアンプを切換えた場合などもオフセットに起
因するバイアス変動は無く切換えノイズの発生を防止す
ることができる。As described above, since the offset voltage appearing in the output bias voltage of the first OP amplifier 11 is Vio, it is constant regardless of the gain of the non-inverting amplifier. Therefore, for example, the first bleeder resistor 12 and the second bleeder resistor 1
Since there is no bias fluctuation due to the offset voltage when the gain of the non-inverting amplifier is changed by switching between No. 5 and 5, switching noise is prevented. Further, even when amplifiers having the same configuration but different gains are switched, there is no bias fluctuation due to offset, and switching noise can be prevented from occurring.
【0020】[0020]
【発明の効果】本発明の非反転アンプオフセット補正回
路は入力信号を増幅する第1OPアンプに同一特性を有
する第2OPアンプを接続し、入力バイアス電圧を前記
第1OPアンプの+入力端子と第2OPアンプの+入力
端子とに加え、前記第2OPアンプの出力端子から取出
される補正用の出力バイアス電圧をブリーダ用の抵抗を
介して第1OPアンプの−入力端子に加えたので、前記
第1OPアンプの出力端子から取出される出力バイアス
電圧のオフセット電圧が非反転アンプのゲインによらず
一定にされる。In the non-inverting amplifier offset correction circuit of the present invention, the second OP amplifier having the same characteristics is connected to the first OP amplifier for amplifying the input signal, and the input bias voltage is applied to the + input terminal and the second OP amplifier of the first OP amplifier. In addition to the + input terminal of the amplifier, the output bias voltage for correction taken from the output terminal of the second OP amplifier is applied to the-input terminal of the first OP amplifier via the bleeder resistor. The offset voltage of the output bias voltage extracted from the output terminal of is constant regardless of the gain of the non-inverting amplifier.
【図1】本発明のバッファアンプ装置のブロック図であ
る。FIG. 1 is a block diagram of a buffer amplifier device of the present invention.
【図2】従来のバッファアンプ装置のブロック図であ
る。FIG. 2 is a block diagram of a conventional buffer amplifier device.
11 第1OPアンプ 13 第1ブリーダ抵抗 14 第2OPアンプ 15 第2ブリーダ抵抗 Vref 入力バイアス電圧 11 1st OP amplifier 13 1st bleeder resistance 14 Second OP amplifier 15 Second bleeder resistance Vref input bias voltage
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J066 AA01 AA47 CA13 FA07 HA25 KA01 MA11 PD01 5J069 AA01 AA47 CA13 FA07 HA25 KA01 MA11 5J500 AA01 AA47 AC13 AF07 AH25 AK01 AM11 DP01 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 5J066 AA01 AA47 CA13 FA07 HA25 KA01 MA11 PD01 5J069 AA01 AA47 CA13 FA07 HA25 KA01 MA11 5J500 AA01 AA47 AC13 AF07 AH25 AK01 AM11 DP01
Claims (3)
一特性を有する第2OPアンプを接続し、 入力バイアス電圧を前記第1OPアンプの+入力端子と
第2OPアンプの+入力端子とに加え、 前記第2OPアンプの出力端子から取出される補正出力
バイアス電圧をブリーダ抵抗を介して第1OPアンプの
−入力端子に加え、前記第1OPアンプの出力端子から
取出される出力バイアス電圧のオフセット電圧を非反転
アンプのゲインによらず一定にしたことを特徴とする非
反転アンプオフセット補正回路。1. A second OP amplifier having the same characteristics is connected to a first OP amplifier for amplifying an input signal, and an input bias voltage is applied to a + input terminal of the first OP amplifier and a + input terminal of the second OP amplifier, The corrected output bias voltage extracted from the output terminal of the second OP amplifier is applied to the-input terminal of the first OP amplifier via the bleeder resistance, and the offset voltage of the output bias voltage extracted from the output terminal of the first OP amplifier is not inverted. A non-inverting amplifier offset correction circuit, which is constant regardless of the gain of the amplifier.
られる+入力端子と、出力バイアス電圧が取出される出
力端子と、該出力端子に第1ブリーダ抵抗を介して接続
された−入力端子とを有する第1OPアンプと、 第1OPアンプと同一特性を有し、前記入力バイアス電
圧が加えられる+入力端子と、補正用の出力バイアス電
圧を生じる出力端子と、該出力端子に接続された−入力
端子とを有する第2OPアンプとよりなり、 第2OPアンプに取出される補正用の出力バイアス電圧
を前記第1ブリーダ抵抗とブリーダを成す第2ブリーダ
抵抗を介して第1OPアンプの−入力端子に加え、第2
OPアンプの出力端子から取出される出力バイアス電圧
のオフセット電圧を一定にすることを特徴とする非反転
アンプオフセット補正回路。2. A positive input terminal to which an input bypass voltage is applied together with an input signal, an output terminal from which an output bias voltage is taken out, and a negative input terminal connected to the output terminal via a first bleeder resistor. A first OP amplifier, a + input terminal having the same characteristics as the first OP amplifier, to which the input bias voltage is applied, an output terminal for generating an output bias voltage for correction, and a-input terminal connected to the output terminal A second OP amplifier having a second OP amplifier having a correction output bias voltage applied to the second OP amplifier via a second bleeder resistor forming a bleeder resistor to the negative input terminal of the first OP amplifier. Two
A non-inverting amplifier offset correction circuit characterized in that an offset voltage of an output bias voltage taken out from an output terminal of an OP amplifier is made constant.
抗の抵抗値を変えて非反転アンプのゲインを変更するこ
とを特徴とする請求項2記載の非反転アンプオフセット
補正回路。3. The non-inverting amplifier offset correction circuit according to claim 2, wherein the resistance values of the first bleeder resistor and the second bleeder resistor are changed to change the gain of the non-inverting amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002051997A JP2003258571A (en) | 2002-02-27 | 2002-02-27 | Circuit for correcting offset of noninverting amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002051997A JP2003258571A (en) | 2002-02-27 | 2002-02-27 | Circuit for correcting offset of noninverting amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003258571A true JP2003258571A (en) | 2003-09-12 |
Family
ID=28663828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002051997A Pending JP2003258571A (en) | 2002-02-27 | 2002-02-27 | Circuit for correcting offset of noninverting amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003258571A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698332B1 (en) | 2005-02-04 | 2007-03-23 | 삼성전자주식회사 | Gain Control Amplifier |
JP2011130067A (en) * | 2009-12-16 | 2011-06-30 | Yamaha Corp | Voltage adder circuit and d/a converter circuit |
-
2002
- 2002-02-27 JP JP2002051997A patent/JP2003258571A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698332B1 (en) | 2005-02-04 | 2007-03-23 | 삼성전자주식회사 | Gain Control Amplifier |
JP2011130067A (en) * | 2009-12-16 | 2011-06-30 | Yamaha Corp | Voltage adder circuit and d/a converter circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010117271A (en) | Sensor circuit | |
US6771122B2 (en) | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset | |
JP2003163845A (en) | Solid-state imaging apparatus and its clamp control method | |
US4908870A (en) | Motional load driver | |
JP2003258571A (en) | Circuit for correcting offset of noninverting amplifier | |
JP4770281B2 (en) | Reference voltage supply circuit and electronic device | |
KR930005841Y1 (en) | Image sensing white balance control circuit | |
JP3858209B2 (en) | Voltage-current conversion circuit | |
JP2010085319A (en) | Sensor signal detection circuit, ratiometric correction circuit, and sensor device | |
WO2019097870A1 (en) | Instrumentation amplifier | |
JP4386651B2 (en) | Video signal processing circuit | |
CA2248337C (en) | Offset correction circuit and dc amplification circuit | |
JP2003258572A (en) | Buffer amplifier circuit | |
JP2004320553A (en) | Compensating circuit | |
JP2644774B2 (en) | Amplifier circuit | |
KR930001218Y1 (en) | Input stabilized circuit of analog and digital converter | |
JP4388606B2 (en) | Digital processing circuit with gain control | |
JPS6020641A (en) | Signal compression circuit device | |
JP3089807B2 (en) | Temperature characteristic correction circuit | |
JP2522425B2 (en) | Clamp circuit for video signal | |
JPH11177397A (en) | Waveform shaping circuit | |
JP2005123759A (en) | Output variable circuit for digital to analog converter | |
KR20000065402A (en) | Amplification circuit | |
JP3214230B2 (en) | D / A converter gain adjustment circuit | |
JPH0792204A (en) | Comparator circuit |