KR930001218Y1

KR930001218Y1 - Input stabilized circuit of analog and digital converter

Info

Publication number: KR930001218Y1
Application number: KR2019900007380U
Authority: KR
Inventors: 김만수
Original assignee: 금성계전 주식회사; 백중영
Priority date: 1990-05-29
Filing date: 1990-05-29
Publication date: 1993-03-18
Also published as: KR910021190U

Abstract

내용 없음.No content.

Description

Input stabilization circuit of analog / digital converter

제1도는 종래 아날로그/디지탈 변환기의 입력회로도.1 is an input circuit diagram of a conventional analog / digital converter.

제2도는 본 고안 아날로그/디지탈 변환기의 입력 안정화 회로도.2 is an input stabilization circuit diagram of an analog / digital converter of the present invention.

제3도의 (a)는 제2도 입력단의 부분회로도이고, (b)는 (a)의 등가회로도.(A) of FIG. 3 is a partial circuit diagram of an input terminal of FIG. 2, and (b) is an equivalent circuit diagram of (a).

* 도면의 주요부분에 대한 부호의 실명* Real names of symbols on the main parts of the drawings

OP1 : 연산증폭기 VR1-VR3 : 가변저항OP1: Operational Amplifier VR1-VR3: Variable Resistor

R1-R5 : 저항 C1, C2 : 콘덴서R1-R5: resistors C1, C2: capacitors

본 고안은 아날로그/디지탈 변환기의 접지단자 전압을 안정화시키는 것에 관한 것으로. 특히 외부회로의 접지단자와 내부접지단자를 회로적으로 분리시켜 잡음등 외부요인에 관계없이 입력 전압을 안정화하도록 한 아날로그/디지탈 변환기의 입력안정화 회로에 관한 것이다.The present invention relates to stabilizing the ground terminal voltage of an analog / digital converter. In particular, the present invention relates to an input stabilization circuit of an analog / digital converter that separates the ground terminal and the internal ground terminal of an external circuit into a circuit to stabilize the input voltage regardless of external factors such as noise.

제1도는 종래의 아날로그/디지탈 변환기의 입력회로도로서 이에 도시한 바와같이, 외부로 부터 인가되는 아날로그의 입력전압(Vi)이 연산증폭기(OPo)를 통해 반전된 소정레벨의 아날로그 전압(Vo)으로 변환되는데, 여기서, 연산증폭기(OPo)의 증폭도는 VRo/Ro로 표현된다.FIG. 1 is an input circuit diagram of a conventional analog / digital converter. As shown therein, an analog input voltage Vi applied from the outside is converted to an analog voltage Vo having a predetermined level inverted through an operational amplifier OPo. Where the amplification degree of the operational amplifier OPo is expressed as VRo / Ro.

그러나 이와같은 종래 아날로그/디지탈 변환기의 입력회로에 있어서는 외부로 부터 공급되는 입력전압의 리플이나 접지전위의 흔들림에 적절히 대응할 수 없어 다음단에 위치하는 아날로그/디지탈 변환기가 안정된 상태를 유지할 수 없게 되는 문제점이 있었다.However, in the input circuit of such a conventional analog / digital converter, it cannot adequately cope with the ripple of the input voltage supplied from the outside or the shaking of the ground potential, so that the analog / digital converter located in the next stage cannot maintain a stable state. There was this.

본 고안은 이와같은 문제점을 해결하기 위하여 외부로 부터 공급되는 입력전압의 리플이나 코먼전위의 흔들림에 관계없이 안정된 출력값을 제공할 수 있는 안정화 회로를 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.In order to solve this problem, the present invention devises a stabilization circuit that can provide a stable output value regardless of the ripple of the input voltage supplied from the outside or the fluctuation of the common potential, which will be described in detail with reference to the accompanying drawings.

제2도는 본 고안 아날로그/디지탈 변환기의 입력안정화 회로도로서 이에 도시한 바와 같이, 외부신호 입력단자(Ie1), (Ie2)의 양단에 콘덴서(C1), (C2)를 병렬 접속함과 아울러 이 접속점을 저항(R1), (R'1)을 각기 통해 연산증폭기(OP1)의 비반전 입력단자, 반전입력단자에 각각 접속하고, 이 연산증폭기(OP1)의 출력단자를 가변저항(VR1)을 통해 부궤한 접속한 후, 상기 저항(R1)과 연산증폭기(OP1)의 비반전입력 단자와의 접속점을 저항(R2), 중간단자가 내부접지단자(Gi)에 접속된 가변저항(VR2) 및 저항(R'2)을 연속적으로 통하여 상기 연산증폭기(OP1)의 반전입력단자 및 저항(R'1)의 접속점에 공통 접속하고, 이 접속점을 저항(R3)을 통해 가변저항(VR3)의 중간단자에 접속함과 아울러 저항(R4)을 통해서는 상기의 내부접지단자(Gi)에 접속하며, 상기 가변저항(VR3)의 양단을 저항(R5), (R'5)을 각기 통해 전원단자(Vcc), (-Vcc)에 각각 접속하여 구성한 것으로 이와같이 구성된 본 고안의 작용 및 효과를 본 고안의 설명도인 제3도를 참조하여 상세히 설명하면 다음과 같다.2 is an input stabilization circuit diagram of the analog-to-digital converter of the present invention, as shown in FIG. 2, in which the capacitors C1 and C2 are connected in parallel to both ends of the external signal input terminals Ie1 and Ie2. Are connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier OP1 through the resistors R1 and R'1, respectively, and the output terminal of the operational amplifier OP1 is connected through the variable resistor VR1. After the negative connection, the connection point between the resistor R1 and the non-inverting input terminal of the operational amplifier OP1 is connected to the resistor R2, the variable resistor VR2 and the intermediate terminal connected to the internal ground terminal Gi. (R'2) is successively connected to the inverting input terminal of the operational amplifier OP1 and the connection point of the resistor R'1, and this connection point is connected to the intermediate terminal of the variable resistor VR3 through the resistor R3. In addition, the resistor R4 is connected to the internal ground terminal Gi, and both ends of the variable resistor VR3 are low. (R5) and (R'5) are connected to the power supply terminals (Vcc) and (-Vcc), respectively, respectively. The operation and effects of the present invention thus constructed are described in detail with reference to FIG. The explanation is as follows.

외부신호 입력단자(Ie1, Ie2) 양단의 입력전압(Vi)은 저항(R1, R'1)을 통한 후 저항(R2, R'2)에 의해 분압되고, 다시 부궤환 연산증폭기(OP1)를 통하면서 반전증폭되어 다음단의 아날로그(A)/디지탈(D) 변환기의 아날로그 입력으로 제공되는데, 여기서 저항(R2, R'2)을 제조시 아무리 정확성을 부여한다 하더라도 그들의 값을 일치시킬 수 없으므로 이를 보정하기 위하여 사용된 것이 가변저항(VR2)이다.The input voltage Vi at both ends of the external signal input terminals Ie1 and Ie2 is divided by the resistors R2 and R'2 through the resistors R1 and R'1, and the negative feedback operational amplifier OP1 is again supplied. It is inverted and amplified and provided as the analog input of the next analog (A) / digital (D) converter, where the accuracy of the resistors R2 and R'2 cannot be matched no matter how accurate they are. Used to correct this is the variable resistor VR2.

이와같이 가변저항(VR2)을 이용하여 상기 저항(R2, R'2)값을 보정시킨 후 상기 연산증폭기(OP1)의 입력단자 양단전압(Vio)을 제3도 (a)의 등가회로를 통해 표현하면 다음과 같다.As described above, after correcting the values of the resistors R2 and R'2 using the variable resistor VR2, the voltage Vio between the input terminals of the operational amplifier OP1 is expressed through the equivalent circuit of FIG. Is as follows.

로 표현되고, 가변저항(VR2)을 조정하여 상기 저항(R21, R22) 값을 서로 같게 하였으므로 로 표현된다. Represented by, and the values of the resistors R21 and R22 are equal to each other by adjusting the variable resistor VR2. It is expressed as

상기의 식(4)에서 보는 바와같이 외부접지단자에 해당되는 외부신호 입력단자(Ie2)의 전압레벨이 변동된다 할지라도 입력전압(Vi)의 레벨이 일정하면 상기 연산증폭기(OP1)의 입력단자 양단에 걸리는 전압(Vi0)의 레벨은 변동되지 않게 됨을 알 수 있다.As shown in Equation (4), even if the voltage level of the external signal input terminal Ie2 corresponding to the external ground terminal varies, the input terminal of the operational amplifier OP1 is constant if the level of the input voltage Vi is constant. It can be seen that the level of the voltage Vi0 across both ends does not change.

그리고, 외부접지단자에 해당되는 외부신호입력단자(Ie2)는 내부접지단자(Ci)와 회로적으로 분리되어 있어 외부로 부터 입력되는 입력전압(Vi)이 변동되더라도 내부접지단자(Gi)의 전위는 변동되지 않는다.In addition, since the external signal input terminal Ie2 corresponding to the external ground terminal is separated from the internal ground terminal Ci, the potential of the internal ground terminal Gi is changed even if the input voltage Vi input from the outside is changed. Does not change.

한편, 상기 연산증폭기(OP1)의 오프셋 전압은 가변저항(VR3)에 의해 조정되는데, 예를 들어 Vi=OV이라 하면 이때 A점의 전위는 B점의 전위에 따라 변화되고, 다시 B점의 전위는 가변저항(VR3)의 조정에 따라 달라진다. 즉 상기 입력전압(Vi)이 OV이더라도 가변저항(VR3)의 조정에 따라 연산증폭기(OP1)의 출력전압(Vo)은 OV보다 높은 값 또는 낮은 값을 갖게 되며, 여기서 저항(R3) 값을 저항(R4)값보다 훨씬 높게 설정시키면 전원단자전압(Vcc, -Vcc)에 의한 전류는 거의 내부접지단자(Gi)로 흘러 상기 전원단자 전압(Vcc, -Vcc)은 상기연산증폭기(OP1)에 영향을 주지 않는다.On the other hand, the offset voltage of the operational amplifier OP1 is adjusted by the variable resistor VR3. For example, when Vi = OV, the potential of the point A is changed according to the potential of the point B, and again the potential of the point B. Depends on the adjustment of the variable resistor VR3. That is, even if the input voltage Vi is OV, the output voltage Vo of the operational amplifier OP1 has a value higher or lower than OV according to the adjustment of the variable resistor VR3, where the resistance R3 is a resistance. If it is set higher than the value of (R4), the current by the power supply terminal voltage (Vcc, -Vcc) almost flows to the internal ground terminal (Gi), and the power supply terminal voltage (Vcc, -Vcc) affects the operational amplifier (OP1). Does not give.

이상에서 상세히 설명한 바와같이 본 고안은 외부의 영향에 의해 A/D변환기에 입력되는 아날로그 전압이 변동되지 않게 함으로써 외부로 부터 입력되는 아날로그전압은 A/D변환기의 입력단에 정확하게 제공할 수 있는 이점이 있다.As described in detail above, the present invention does not change the analog voltage input to the A / D converter due to external influences, so that the analog voltage input from the outside can be accurately provided to the input terminal of the A / D converter. have.

Claims

In the circuit for inverting and amplifying the analog input voltage (Vi) through the operational amplifier (OP1) and providing its analog voltage to the next stage A / D converter, the external signal input terminal to which the analog input voltage (Vi) is applied (Ie1, Ie2) are commonly connected to one side of the resistors R2 and R'2 and the non-inverting and inverting input terminals of the operational amplifier OP1 via resistors R1 and R2, respectively, and then the resistance ( The other side of R2, R'2) is connected to both ends of the variable resistor VR2 whose intermediate terminal is connected to the internal ground terminal Gi, and the power supply terminals Vcc and (-Vcc) are connected to the resistors R5 and (R). '5) is connected to both ends of the variable resistor VR3, respectively, and its intermediate terminal is connected to the internal ground terminal Gi through the resistor R4, and the operational amplifier OP1 through the resistor R3. The input stabilization circuit of the analog-to-digital converter, characterized in that connected to the inverting input terminal of.