JP2003249857A - エントロピ符号化／復号装置 - Google Patents
エントロピ符号化／復号装置Info
- Publication number
- JP2003249857A JP2003249857A JP2002045250A JP2002045250A JP2003249857A JP 2003249857 A JP2003249857 A JP 2003249857A JP 2002045250 A JP2002045250 A JP 2002045250A JP 2002045250 A JP2002045250 A JP 2002045250A JP 2003249857 A JP2003249857 A JP 2003249857A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- encoding
- decoding
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/4006—Conversion to or from arithmetic code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 回路規模を縮小化し、データ転送速度を向上
する。 【解決手段】 ＥＢＣＯＴ符号化/復号装置１は、ビッ
トモデリング装置１１と、算術符号化/復号装置１２
と、入力用ＦＩＦＯメモリ１３と、出力用ＦＩＦＯメモ
リ１４と、制御装置１５とを備えている。入力用ＦＩＦ
Ｏメモリ１３及び出力用ＦＩＦＯメモリ１４は、入力さ
れたデータのビット長に応じて格納するデータのビット
長を制御する機能を有している。入力用ＦＩＦＯメモリ
１３は、符号化時には１６ビットのウェーブレット変換
係数が入力され、復号時には８ビットの符号データが入
力される。出力用ＦＩＦＯメモリ１４は、符号化時には
８ビットの符号データを出力し、復号時には１６ビット
のウェーブレット変換係数を出力する。
する。 【解決手段】 ＥＢＣＯＴ符号化/復号装置１は、ビッ
トモデリング装置１１と、算術符号化/復号装置１２
と、入力用ＦＩＦＯメモリ１３と、出力用ＦＩＦＯメモ
リ１４と、制御装置１５とを備えている。入力用ＦＩＦ
Ｏメモリ１３及び出力用ＦＩＦＯメモリ１４は、入力さ
れたデータのビット長に応じて格納するデータのビット
長を制御する機能を有している。入力用ＦＩＦＯメモリ
１３は、符号化時には１６ビットのウェーブレット変換
係数が入力され、復号時には８ビットの符号データが入
力される。出力用ＦＩＦＯメモリ１４は、符号化時には
８ビットの符号データを出力し、復号時には１６ビット
のウェーブレット変換係数を出力する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＪＰＥＧ２
０００で用いられるＥＢＣＯＴ（ Embedded Block Codi
ng with Optimized Truncation ）方式等のエントロピ
符号化/復号装置に関するものである。 【０００２】 【従来の技術】近年、ＪＰＥＧ２０００（ISO/IEC JTC
1/SC 29/WG1）と呼ばれる離散ウェーブレット変換を利
用した静止画像圧縮方式が提案されている。 【０００３】ＪＰＥＧ２０００では、離散ウェーブレッ
ト変換の特性を生かすため、エントロピ符号化処理にＥ
ＢＣＯＴ（ Embedded Block Coding with Optimized Tr
uncation ）と称する符号化処理が用いられている。 【０００４】ＥＢＣＯＴは、ビットモデリング装置と、
算術符号化/復号装置とを備えて構成されている。ビッ
トモデリング装置は、離散ウェーブレット変換により生
成されたウェーブレット変換係数から算術符号化用の２
値のシンボルとその符号化方式を示すコンテキストを生
成するビットモデリング処理と、その逆変換処理を行
う。算術符号化/復号装置は、生成されたシンボル系列
の出現確率に応じて確率直線を区間分割し、分割された
区間内の位置を示す２進小数値をその符号系列に対する
符号に割り当てる算術符号化処理と、その逆変換を行
う。 【０００５】ＥＢＣＯＴ方式のエントロピ符号化/復号
装置を回路化する場合、符号化処理及び復号処理の中断
を回避するため、入出力段にＦＩＦＯ（First In First
Out）メモリを設けるのが一般的である。 【０００６】具体的に、入出力段にＦＩＦＯ設けたＥＢ
ＣＯＴ方式のエントロピ符号化/復号装置の構成を、図
６及び図７に示す。 【０００７】エントロピ符号化/復号装置１０１は、入
力されたウェーブレット変換係数を格納する変換係数入
力用ＦＩＦＯ１０２と、入力された符号データを格納す
る符号データ入力用ＦＩＦＯ１０３と、出力する符号デ
ータを格納する符号データ出力用ＦＩＦＯ１０４と、出
力するウェーブレット変換係数を格納する変換係数出力
用ＦＩＦＯ１０５と、ビットモデリング装置１０６と、
算術符号化/復号装置１０７とから構成される。なお、
このエントロピ符号化/復号装置１０１に対して、入出
力されるウェーブレット変換係数は１６ビットであり、
符号データは８ビットである。 【０００８】符号化時には、図６に示すように、変換係
数入力用ＦＩＦＯ１０２に１６ビット長のウェーブレッ
ト変換係数が、外部のウェーブレット変換装置から入力
される。変換係数入力用ＦＩＦＯ１０２は、格納してい
るウェーブレット変換係数を、順次にビットモデリング
装置１０６に転送する。ビットモデリング装置１０６
は、転送されてきたウェーブレット変換係数から、シン
ボル及びコンテキストを生成し、算術符号化/復号装置
１０７に出力する。算術符号化/復号装置１０７は、シ
ンボル及びコンテキストから、８ビット長の符号データ
を生成し、符号データ出力用ＦＩＦＯ１０４に出力す
る。符号データ出力用ＦＩＦＯ１０４は、格納している
８ビット長の符号データを、順次に外部の符号形成装置
に出力する。 【０００９】復号時には、図７に示すように、符号デー
タ入力用ＦＩＦＯ１０３に８ビット長の符号データが、
外部の符号形成装置から入力される。符号データ入力用
ＦＩＦＯ１０３は、格納している符号データを、順次に
算術符号化/復号装置１０７に転送する。算術符号化/復
号装置１０７は、転送された符号データ及びビットモデ
リング装置１０６から出力されるコンテキストから、シ
ンボルを生成し、ビットモデリング装置１０６に出力す
る。ビットモデリング装置１０６は、シンボルから、コ
ンテキスト並びに１６ビットのウェーブレット変換係数
を生成する。ビットモデリング装置１０６は、コンテキ
ストを算術符号化/復号装置１０７に出力し、１６ビッ
トのウェーブレット変換係数を変換係数出力用ＦＩＦＯ
１０５に出力する。変換係数出力用ＦＩＦＯ１０５は、
格納している１６ビット長のウェーブレット変換係数
を、順次に外部のウェーブレット変換装置に出力する。 【００１０】エントロピ符号化/復号装置１０１では、
以上のように入出力段にＦＩＦＯメモリを備えることに
よって、符号化処理時及び復号処理時における処理の中
断を回避することできる。 【００１１】 【発明が解決しようとする課題】ところで、ＥＢＣＯＴ
方式のエントロピ符号化/復号処理は、符号化の前後並
びに復号の前後で、データのビット長が異なる。すなわ
ち、ウェーブレット変換係数と、算術符号化処理後の符
号データとのビット長が異なる。そのため、ＥＢＣＯＴ
方式のエントロピ符号化/復号装置の入出力段にＦＩＦ
Ｏメモリを備える場合、離散ウェーブレット係数の入力
用、符号データの入力用、離散ウェーブレット係数の出
力用、並びに、符号データの出力用の合計４つＦＩＦＯ
メモリが必要となっている。 【００１２】しかしながら、このような４つのＦＩＦＯ
メモリを備えた構成の場合、符号化時には、復号時に用
いられるＦＩＦＯメモリが動作しておらず、反対に、復
号時には、符号化時に用いられるＦＩＦＯメモリが動作
していない。従って、４つのＦＩＦＯメモリを備えた構
成は、回路に無駄がある。また、エントロピ符号化/復
号装置１０１の外部に、入力データを切り換えるための
セレクタ並びに出力データを切り換えるためのセレクタ
が必要となる。そのため、このセレクタの切り換えに伴
って、エントロピ符号化/復号装置１０１のデータ転送
速度が低下してしまう。特に、符号化システム全体（例
えば、ＪＰＥＧ２０００の符号化システム全体）に共通
に用いられる記憶装置を、ＦＩＦＯメモリとして利用し
ている場合には、データ転送速度の低下が顕著に表れて
しまう。 【００１３】本発明は、このような実情を鑑みてなされ
たものであり、回路規模を縮小化し、且つ、データ転送
速度を向上させたエントロピ符号化/復号装置を提供す
ることを目的とする。 【００１４】 【課題を解決するための手段】本発明にかかるエントロ
ピ符号化/復号装置は、入力されたデータを一時的に保
持し、保持しているデータを入力順に従って出力する入
力用ＦＩＦＯ（FirstIn First Out）メモリと、入力さ
れたデータを一時的に保持し、保持しているデータを入
力順に従って出力する出力用ＦＩＦＯメモリと、ビット
モデリング処理を行うビットモデリング手段と、算術符
号化処理及びその復号処理を行う算術符号化/復号手段
と、上記入力用ＦＩＦＯメモリ及び上記出力用ＦＩＦＯ
メモリが保持する各データのビット数を制御する制御手
段とを備えている。 【００１５】入力用ＦＩＦＯメモリは、符号化時には、
外部から第１のビット数の多値データが入力され、当該
多値データを上記ビットモデリング手段に出力し、復号
時には、外部から上記多値データとは異なる第２のビッ
ト数の符号データが入力され、当該符号データを上記算
術符号化/復号手段に出力する。 【００１６】出力用ＦＩＦＯメモリは、符号化時には、
上記算術符号化/復号手段から上記第２のビット数の符
号データが入力され、当該符号データを外部に出力し、
復号時には、上記ビットモデリング手段から上記第１の
ビット数の多値データが入力され、当該多値データを外
部に出力する。 【００１７】ビットモデリング手段は、符号化時には、
上記入力用ＦＩＦＯメモリから多値データが入力され、
当該多値データから算術符号化用の２値のシンボル及び
その符号化方式を示すコンテキストを生成し、復号時に
は、上記算術符号化/復号手段からシンボルが入力さ
れ、当該シンボルに基づきコンテキストを生成するとと
もに多値データを生成する。 【００１８】算術符号化/復号手段は、符号化時には、
上記ビットモデリング手段からシンボル及びコンテキス
トが入力され、当該シンボル及びコンテキストに基づき
符号データを生成し、復号時には、上記入力用ＦＩＦＯ
メモリから符号データが入力されるとともに上記ビット
モデリング手段からコンテキストが入力され、当該符号
データ及びコンテキストに基づきシンボルを生成する。 【００１９】制御手段は、符号化時には、上記入力用Ｆ
ＩＦＯメモリが保持するデータの有効ビット数を上記第
１のビット数とし、上記出力用ＦＩＦＯメモリが保持す
るデータの有効ビット数を上記第２のビット数とし、復
号時には、上記入力用ＦＩＦＯメモリが保持するデータ
の有効ビット数を上記第２のビット数とし、上記出力用
ＦＩＦＯメモリが保持するデータの有効ビット数を上記
第１のビット数とする。 【００２０】 【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したＥＢＣＯＴ（ EmbeddedBlock Cod
ing with Optimized Truncation ）符号化/復号装置に
ついて説明をする。ＥＢＣＯＴ符号化/復号装置は、Ｊ
ＰＥＧ２０００対応のエンコーダ/デコーダ等に用いら
れるエントロピ符号化/復号装置である。 【００２１】図１に、本発明の実施の形態のＥＢＣＯＴ
符号化/復号装置のブロック構成図を示す。 【００２２】ＥＢＣＯＴ符号化/復号装置１は、符号化
時には、外部のウェーブレット変換装置から多値のウェ
ーブレット変換係数が入力され、このウェーブレット変
換係数に対してＥＢＣＯＴ方式におけるビットモデリン
グ処理並びにＥＢＣＯＴ方式における算術符号化処理を
行い、符号データを生成し、外部の符号形成装置に出力
する。また、ＥＢＣＯＴ符号化/復号装置１は、復号時
には、外部の符号形成部から符号データが入力され、こ
の符号データをＥＢＣＯＴ方式における算術符号の復号
処理並びにＥＢＣＯＴ方式におけるビットモデリング処
理を行い、多値のウェーブレット変換係数を生成し、外
部のウェーブレット変換装置に出力する。なお、ウェー
ブレット変換係数のビット長と符号データのビット長と
は異なるビット長である。ここでは、ウェーブレット変
換係数のビット長が１６ビットであり、符号データのビ
ット長が８ビットであるものとする。 【００２３】ＥＢＣＯＴ符号化/復号装置１は、図１に
示すように、ビットモデリング装置１１と、算術符号化
/復号装置１２と、入力用ＦＩＦＯメモリ１３と、出力
用ＦＩＦＯメモリ１４と、内部セレクタ１５と、制御装
置１６とを備えて構成される。 【００２４】ビットモデリング装置１１は、符号化時に
は、入力用ＦＩＦＯメモリ１３からウェーブレット変換
係数が入力される。ビットモデリング装置１１は、入力
されたウェーブレット変換係数に対して、ＥＢＣＯＴ方
式におけるビットモデリング処理を行う。すなわち、ビ
ットモデリング装置１１は、符号化時には、ウェーブレ
ット変換係数から算術符号化用のシンボル及びコンテキ
ストを生成する。ビットモデリング装置１１は、生成し
たシンボル及びコンテキストを、算術符号化/復号装置
１２へ出力する。 【００２５】ビットモデリング装置１１は、復号時に
は、算術符号化/復号装置１２からシンボルが入力され
る。ビットモデリング装置１１は、復号時には、符号化
時の逆変換処理を行う。すなわち、ビットモデリング装
置１１は、復号時には、入力されたシンボルから、コン
テキスト及びウェーブレット変換係数を生成する。ビッ
トモデリング装置１１は、生成したコンテキストを算術
符号化/復号装置１２へ出力し、生成したウェーブレッ
ト変換係数を内部セレクタ１５を介して出力用ＦＩＦＯ
メモリ１４へ出力する。 【００２６】算術符号化/復号装置１２は、符号化時に
は、ビットモデリング装置１１からシンボル及びコンテ
キストが入力される。算術符号化/復号装置１２は、入
力されたシンボル及びコンテキストに対して算術符号化
処理を行い、符号データを生成する。算術符号化とは、
シンボル系列の出現確率に応じて確率直線を区間分割
し、分割された区間内の位置を示す２進小数値をその符
号系列に対する符号に割り当てる符号化処理である。算
術符号化/復号装置１２は、生成した符号データを内部
セレクタ１５を介して出力用ＦＩＦＯメモリ１４へ出力
する。 【００２７】算術符号化/復号装置１２は、復号時に
は、入力用ＦＩＦＯメモリ１３から符号データが入力さ
れる。算術符号化/復号装置１２は、入力された符号デ
ータに対して、符号化時とは逆の変換処理を行い、シン
ボルを生成する。算術符号化/復号装置１２は、復号し
たシンボルを、ビットモデリング装置１１へ出力する。
ここで、復号時には、算術符号化/復号装置１２は、ビ
ットモデリング装置１１から出力されるコンテキストを
参照して符号データを生成しながら、シンボルを復号す
ることとなる。この際に符号データは、算術符号化/復
号装置１２の外部には出力されない。なお、最初の１シ
ンボルの復号時には、ビットモデリング装置１１から算
術符号化/復号装置１２に対してコンテキストが供給さ
れないが、この場合には、任意に定めた初期値のコンテ
キストに基づきシンボルの復号がされる。 【００２８】入力用ＦＩＦＯメモリ１３は、先入れ先出
し式のデータバッファリング用のメモリである。つま
り、入力用ＦＩＦＯメモリ１３は、入力されたデータを
一時的に保持し、保持しているデータを、入力順に従っ
て出力するメモリである。入力用ＦＩＦＯメモリ１３
は、本ＥＢＣＯＴ符号化/復号装置１への入力データ専
用のバッファメモリとして機能する。すなわち、符号化
時には、ウェーブレット変換係数をバッファリングし、
復号時には、符号データをバッファリングする。 【００２９】出力用ＦＩＦＯメモリ１４もまた、先入れ
先出し式のデータバッファリング用のメモリである。つ
まり、出力用ＦＩＦＯメモリ１４は、入力されたデータ
を一時的に保持し、保持しているデータを、入力順に従
って出力するメモリである。出力用ＦＩＦＯメモリ１４
は、本ＥＢＣＯＴ符号化/復号装置１からの出力データ
専用のバッファメモリとして機能する。すなわち、符号
化時には、符号データをバッファリングし、復号時に
は、ウェーブレット変換係数をバッファリングする。 【００３０】入力用ＦＩＦＯメモリ１３及び出力用ＦＩ
ＦＯメモリ１４は、異なるビット長のデータを選択的に
格納することが可能なメモリである。ビット長の異なる
データを選択的に格納するには、入力用ＦＩＦＯメモリ
１３及び出力用ＦＩＦＯメモリ１４は、例えば、入力デ
ータバスと出力データバスのデータ幅を、入力データの
最大ビット長としておく。入力用ＦＩＦＯメモリ１３及
び出力用ＦＩＦＯメモリ１４は、最大ビット長よりも小
さいビット長のデータが入力された場合には、有効なビ
ットが転送されるラインだけ、有効として取り扱い、そ
の他のラインを無効として取り扱う。 【００３１】本装置の場合、入力用ＦＩＦＯメモリ１３
及び出力用ＦＩＦＯメモリ１４は、１６ビット長のデー
タ（ウェーブレット変換係数）と、８ビット長のデータ
（符号データ）を選択的に格納することができる。１６
ビット長のデータと８ビット長のデータを選択的に格納
するには、例えば以下のように各ＦＩＦＯメモリを構成
すればよい。 【００３２】すなわち、入力用ＦＩＦＯメモリ１３及び
出力用ＦＩＦＯメモリ１４は、入力データバスと出力デ
ータバスを入力される１６ビット長とし、１６ビットを
上位８ビットと下位８ビットに分割してデータを格納す
る。１６ビット長のデータが入力された場合には、図２
に示すように、入力データバスを全て有効としておき、
入力された１６ビットデータを上位８ビットと下位８ビ
ットに分割して格納する。そして、出力データバスも全
て有効にしておき、格納している上位８ビットのデータ
と下位８ビットのデータを合成して、１６ビットの出力
データバスに転送する。一方、８ビット長のデータが入
力された場合には、図３に示すように、入力データバス
のうち下位８ビットのみを有効とし、上位８ビットを無
効として、入力された８ビット分のデータのみを格納す
る。そして、出力データバスは、上位８ビットを‘０’
に固定しておき、下位８ビットに対して、格納している
８ビットのデータを転送する。また、入力用ＦＩＦＯメ
モリ１３とビットモデリング装置１１との間を１６ビッ
トのデータバスで接続し、算術符号化/復号装置１２に
は、この１６ビットのデータバスの下位８ビットを接続
する。同様に、出力用ＦＩＦＯメモリ１４とビットモデ
リング装置１１との間を１６ビットのデータバスで接続
し、算術符号化/復号装置１２には、この１６ビットの
データバスの下位８ビットを接続する。 【００３３】内部セレクタ１５は、ビットモデリング装
置１１と出力用ＦＩＦＯメモリ１４との接続、及び、算
術符号化/復号装置１２と出力用ＦＩＦＯメモリ１４
を、選択的に切り換える装置である。内部セレクタ１５
は、符号化時には、算術符号化/復号装置１２と出力用
ＦＩＦＯメモリ１４とを接続し、復号時には、ビットモ
デリング装置１１と出力用ＦＩＦＯメモリ１４とを接続
する。 【００３４】制御装置１６は、符号化処理又は復号処理
の処理タイミングに応じて、各装置の機能を切り換える
制御を行う。符号化時には、制御装置１６は、入力用Ｆ
ＩＦＯメモリ１３を１６ビット長のデータの格納モード
とし、出力用ＦＩＦＯメモリ１４を８ビット長のデータ
の格納モードとする。また、制御装置１６は、符号化時
には、ビットモデリング装置１１及び算術符号化/復号
装置１２の処理モードを符号化時の処理モードに制御
し、内部セレクタ１５を制御して算術符号化/復号装置
１２と出力用ＦＩＦＯメモリ１４とを接続する。復号時
には、制御装置１６は、入力用ＦＩＦＯメモリ１３を８
ビット長のデータの格納モードとし、出力用ＦＩＦＯメ
モリ１４を１６ビット長のデータの格納モードとする。
また、復号時には、制御装置１６は、ビットモデリング
装置１１及び算術符号化/復号装置１２の処理モードを
復号時の処理モードに制御し、内部セレクタ１５を制御
してビットモデリング装置１１と出力用ＦＩＦＯメモリ
１４とを接続する。 【００３５】つぎに、符号化時のＥＢＣＯＴ符号化/復
号装置１の処理の流れについて、図４を参照して説明を
する。 【００３６】符号化時には、入力用ＦＩＦＯ１３は１６
ビットデータを格納するモードで動作し、出力用ＦＩＦ
Ｏ１４は８ビットデータを格納するモードで動作する。
符号化時には、入力用ＦＩＦＯ１３に１６ビット長のウ
ェーブレット変換係数が、外部のウェーブレット変換装
置から入力される。入力用ＦＩＦＯ１３は、格納してい
るウェーブレット変換係数を、順次にビットモデリング
装置１１に転送する。このとき、算術符号化/復号装置
１２の入力データバスは無効とされている。ビットモデ
リング装置１１は、転送されてきたウェーブレット変換
係数から、シンボル及びコンテキストを生成し、算術符
号化/復号装置１２に出力する。算術符号化/復号装置１
２は、ビットモデリング装置１１により生成されたシン
ボル及びコンテキストから、８ビット長の符号データを
生成し、内部セレクタ１５を介して出力用ＦＩＦＯ１４
に出力する。出力用ＦＩＦＯ１４は、格納している８ビ
ット長の符号データを、順次に外部の符号形成装置に出
力する。 【００３７】つぎに、復号時のＥＢＣＯＴ符号化/復号
装置１の処理の流れについて、図５を参照して説明をす
る。 【００３８】復号時には、入力用ＦＩＦＯ１３は８ビッ
トデータを格納するモードで動作し、出力用ＦＩＦＯ１
４は１６ビットデータを格納するモードで動作する。復
号時には、入力用ＦＩＦＯ１３に８ビット長の符号デー
タが、外部の符号形成装置から入力される。入力用ＦＩ
ＦＯ１３は、格納している符号データを、内部セレクタ
１５を介して順次に算術符号化/復号装置１２に転送す
る。算術符号化/復号装置１２は、転送された符号デー
タ及びビットモデリング装置１２から出力されるコンテ
キストから、シンボルを生成し、ビットモデリング装置
１１に出力する。ビットモデリング装置１１は、シンボ
ルから、コンテキスト並びに１６ビットのウェーブレッ
ト変換係数を生成する。ビットモデリング装置１１は、
コンテキストを算術符号化/復号装置１２に出力し、１
６ビットのウェーブレット変換係数を出力用ＦＩＦＯ１
３に出力する。出力用ＦＩＦＯ１３は、格納している１
６ビット長のウェーブレット変換係数を、順次に外部の
ウェーブレット変換装置に出力する。 【００３９】以上のように本発明の実施の形態のＥＢＣ
ＯＴ符号化/復号装置１では、符号化処理及び復号処理
の中断を回避するために入出力段に設けられるＦＩＦＯ
メモリとして、入力されたデータのビット長に応じて格
納するデータのビット長を制御する機能を有したＦＩＦ
Ｏメモリが設けられている。このため、本発明の実施の
形態のＥＢＣＯＴ符号化/復号装置１では、２つのＦＩ
ＦＯメモリのみで、従来と同様に、符号化処理及び符号
処理の中断を回避することができる。すなわち、回路規
模を削減することができる。また、本ＥＢＣＯＴ符号化
/復号装置１では、入力データ及び出力データラインを
切り換えるためのセレクタを外部に設ける必要がなくな
り、セレクタによるデータラインの切り換えに伴うデー
タ転送速度の低下を回避することができる。 【００４０】なお、本発明の実施の形態のＥＢＣＯＴ符
号化/復号装置１では、ウェーブレット変換係数のビッ
ト長を１６ビット、符号データのビット長を８ビットと
しているが、本発明では、１６ビットと８ビットの組み
合わせに限らず、どのような組み合わせであってもよ
い。また、ＦＩＦＯメモリに入力されるデータのビット
長が、３種類以上あってもよい。 【００４１】さらに、本発明の実施の形態のＥＢＣＯＴ
符号化/復号装置１では、１つのＦＩＦＯメモリの中で
の入出力は同一のビット長としているが、例えば、入力
するデータのビット長が８ビットで、出力するデータの
ビット長を１６ビットというように、入力と出力のビッ
ト長を異なる値とするようにしてもよい。例えば、出力
するデータが８ビットの場合であっても、上位８ビット
を０とし、全体で１６ビットのデータを取り扱うように
してもよい。 【００４２】 【発明の効果】本発明にかかるエントロピ符号化/復号
装置では、符号化処理及び復号処理の中断を回避するた
めの入出力用のＦＩＦＯメモリが、入力されたデータの
ビット長に応じて格納するデータのビット長を制御する
機能を有している。 【００４３】このため、本発明では、回路規模を縮小化
し、且つ、データ転送速度を向上させることができる。
０００で用いられるＥＢＣＯＴ（ Embedded Block Codi
ng with Optimized Truncation ）方式等のエントロピ
符号化/復号装置に関するものである。 【０００２】 【従来の技術】近年、ＪＰＥＧ２０００（ISO/IEC JTC
1/SC 29/WG1）と呼ばれる離散ウェーブレット変換を利
用した静止画像圧縮方式が提案されている。 【０００３】ＪＰＥＧ２０００では、離散ウェーブレッ
ト変換の特性を生かすため、エントロピ符号化処理にＥ
ＢＣＯＴ（ Embedded Block Coding with Optimized Tr
uncation ）と称する符号化処理が用いられている。 【０００４】ＥＢＣＯＴは、ビットモデリング装置と、
算術符号化/復号装置とを備えて構成されている。ビッ
トモデリング装置は、離散ウェーブレット変換により生
成されたウェーブレット変換係数から算術符号化用の２
値のシンボルとその符号化方式を示すコンテキストを生
成するビットモデリング処理と、その逆変換処理を行
う。算術符号化/復号装置は、生成されたシンボル系列
の出現確率に応じて確率直線を区間分割し、分割された
区間内の位置を示す２進小数値をその符号系列に対する
符号に割り当てる算術符号化処理と、その逆変換を行
う。 【０００５】ＥＢＣＯＴ方式のエントロピ符号化/復号
装置を回路化する場合、符号化処理及び復号処理の中断
を回避するため、入出力段にＦＩＦＯ（First In First
Out）メモリを設けるのが一般的である。 【０００６】具体的に、入出力段にＦＩＦＯ設けたＥＢ
ＣＯＴ方式のエントロピ符号化/復号装置の構成を、図
６及び図７に示す。 【０００７】エントロピ符号化/復号装置１０１は、入
力されたウェーブレット変換係数を格納する変換係数入
力用ＦＩＦＯ１０２と、入力された符号データを格納す
る符号データ入力用ＦＩＦＯ１０３と、出力する符号デ
ータを格納する符号データ出力用ＦＩＦＯ１０４と、出
力するウェーブレット変換係数を格納する変換係数出力
用ＦＩＦＯ１０５と、ビットモデリング装置１０６と、
算術符号化/復号装置１０７とから構成される。なお、
このエントロピ符号化/復号装置１０１に対して、入出
力されるウェーブレット変換係数は１６ビットであり、
符号データは８ビットである。 【０００８】符号化時には、図６に示すように、変換係
数入力用ＦＩＦＯ１０２に１６ビット長のウェーブレッ
ト変換係数が、外部のウェーブレット変換装置から入力
される。変換係数入力用ＦＩＦＯ１０２は、格納してい
るウェーブレット変換係数を、順次にビットモデリング
装置１０６に転送する。ビットモデリング装置１０６
は、転送されてきたウェーブレット変換係数から、シン
ボル及びコンテキストを生成し、算術符号化/復号装置
１０７に出力する。算術符号化/復号装置１０７は、シ
ンボル及びコンテキストから、８ビット長の符号データ
を生成し、符号データ出力用ＦＩＦＯ１０４に出力す
る。符号データ出力用ＦＩＦＯ１０４は、格納している
８ビット長の符号データを、順次に外部の符号形成装置
に出力する。 【０００９】復号時には、図７に示すように、符号デー
タ入力用ＦＩＦＯ１０３に８ビット長の符号データが、
外部の符号形成装置から入力される。符号データ入力用
ＦＩＦＯ１０３は、格納している符号データを、順次に
算術符号化/復号装置１０７に転送する。算術符号化/復
号装置１０７は、転送された符号データ及びビットモデ
リング装置１０６から出力されるコンテキストから、シ
ンボルを生成し、ビットモデリング装置１０６に出力す
る。ビットモデリング装置１０６は、シンボルから、コ
ンテキスト並びに１６ビットのウェーブレット変換係数
を生成する。ビットモデリング装置１０６は、コンテキ
ストを算術符号化/復号装置１０７に出力し、１６ビッ
トのウェーブレット変換係数を変換係数出力用ＦＩＦＯ
１０５に出力する。変換係数出力用ＦＩＦＯ１０５は、
格納している１６ビット長のウェーブレット変換係数
を、順次に外部のウェーブレット変換装置に出力する。 【００１０】エントロピ符号化/復号装置１０１では、
以上のように入出力段にＦＩＦＯメモリを備えることに
よって、符号化処理時及び復号処理時における処理の中
断を回避することできる。 【００１１】 【発明が解決しようとする課題】ところで、ＥＢＣＯＴ
方式のエントロピ符号化/復号処理は、符号化の前後並
びに復号の前後で、データのビット長が異なる。すなわ
ち、ウェーブレット変換係数と、算術符号化処理後の符
号データとのビット長が異なる。そのため、ＥＢＣＯＴ
方式のエントロピ符号化/復号装置の入出力段にＦＩＦ
Ｏメモリを備える場合、離散ウェーブレット係数の入力
用、符号データの入力用、離散ウェーブレット係数の出
力用、並びに、符号データの出力用の合計４つＦＩＦＯ
メモリが必要となっている。 【００１２】しかしながら、このような４つのＦＩＦＯ
メモリを備えた構成の場合、符号化時には、復号時に用
いられるＦＩＦＯメモリが動作しておらず、反対に、復
号時には、符号化時に用いられるＦＩＦＯメモリが動作
していない。従って、４つのＦＩＦＯメモリを備えた構
成は、回路に無駄がある。また、エントロピ符号化/復
号装置１０１の外部に、入力データを切り換えるための
セレクタ並びに出力データを切り換えるためのセレクタ
が必要となる。そのため、このセレクタの切り換えに伴
って、エントロピ符号化/復号装置１０１のデータ転送
速度が低下してしまう。特に、符号化システム全体（例
えば、ＪＰＥＧ２０００の符号化システム全体）に共通
に用いられる記憶装置を、ＦＩＦＯメモリとして利用し
ている場合には、データ転送速度の低下が顕著に表れて
しまう。 【００１３】本発明は、このような実情を鑑みてなされ
たものであり、回路規模を縮小化し、且つ、データ転送
速度を向上させたエントロピ符号化/復号装置を提供す
ることを目的とする。 【００１４】 【課題を解決するための手段】本発明にかかるエントロ
ピ符号化/復号装置は、入力されたデータを一時的に保
持し、保持しているデータを入力順に従って出力する入
力用ＦＩＦＯ（FirstIn First Out）メモリと、入力さ
れたデータを一時的に保持し、保持しているデータを入
力順に従って出力する出力用ＦＩＦＯメモリと、ビット
モデリング処理を行うビットモデリング手段と、算術符
号化処理及びその復号処理を行う算術符号化/復号手段
と、上記入力用ＦＩＦＯメモリ及び上記出力用ＦＩＦＯ
メモリが保持する各データのビット数を制御する制御手
段とを備えている。 【００１５】入力用ＦＩＦＯメモリは、符号化時には、
外部から第１のビット数の多値データが入力され、当該
多値データを上記ビットモデリング手段に出力し、復号
時には、外部から上記多値データとは異なる第２のビッ
ト数の符号データが入力され、当該符号データを上記算
術符号化/復号手段に出力する。 【００１６】出力用ＦＩＦＯメモリは、符号化時には、
上記算術符号化/復号手段から上記第２のビット数の符
号データが入力され、当該符号データを外部に出力し、
復号時には、上記ビットモデリング手段から上記第１の
ビット数の多値データが入力され、当該多値データを外
部に出力する。 【００１７】ビットモデリング手段は、符号化時には、
上記入力用ＦＩＦＯメモリから多値データが入力され、
当該多値データから算術符号化用の２値のシンボル及び
その符号化方式を示すコンテキストを生成し、復号時に
は、上記算術符号化/復号手段からシンボルが入力さ
れ、当該シンボルに基づきコンテキストを生成するとと
もに多値データを生成する。 【００１８】算術符号化/復号手段は、符号化時には、
上記ビットモデリング手段からシンボル及びコンテキス
トが入力され、当該シンボル及びコンテキストに基づき
符号データを生成し、復号時には、上記入力用ＦＩＦＯ
メモリから符号データが入力されるとともに上記ビット
モデリング手段からコンテキストが入力され、当該符号
データ及びコンテキストに基づきシンボルを生成する。 【００１９】制御手段は、符号化時には、上記入力用Ｆ
ＩＦＯメモリが保持するデータの有効ビット数を上記第
１のビット数とし、上記出力用ＦＩＦＯメモリが保持す
るデータの有効ビット数を上記第２のビット数とし、復
号時には、上記入力用ＦＩＦＯメモリが保持するデータ
の有効ビット数を上記第２のビット数とし、上記出力用
ＦＩＦＯメモリが保持するデータの有効ビット数を上記
第１のビット数とする。 【００２０】 【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したＥＢＣＯＴ（ EmbeddedBlock Cod
ing with Optimized Truncation ）符号化/復号装置に
ついて説明をする。ＥＢＣＯＴ符号化/復号装置は、Ｊ
ＰＥＧ２０００対応のエンコーダ/デコーダ等に用いら
れるエントロピ符号化/復号装置である。 【００２１】図１に、本発明の実施の形態のＥＢＣＯＴ
符号化/復号装置のブロック構成図を示す。 【００２２】ＥＢＣＯＴ符号化/復号装置１は、符号化
時には、外部のウェーブレット変換装置から多値のウェ
ーブレット変換係数が入力され、このウェーブレット変
換係数に対してＥＢＣＯＴ方式におけるビットモデリン
グ処理並びにＥＢＣＯＴ方式における算術符号化処理を
行い、符号データを生成し、外部の符号形成装置に出力
する。また、ＥＢＣＯＴ符号化/復号装置１は、復号時
には、外部の符号形成部から符号データが入力され、こ
の符号データをＥＢＣＯＴ方式における算術符号の復号
処理並びにＥＢＣＯＴ方式におけるビットモデリング処
理を行い、多値のウェーブレット変換係数を生成し、外
部のウェーブレット変換装置に出力する。なお、ウェー
ブレット変換係数のビット長と符号データのビット長と
は異なるビット長である。ここでは、ウェーブレット変
換係数のビット長が１６ビットであり、符号データのビ
ット長が８ビットであるものとする。 【００２３】ＥＢＣＯＴ符号化/復号装置１は、図１に
示すように、ビットモデリング装置１１と、算術符号化
/復号装置１２と、入力用ＦＩＦＯメモリ１３と、出力
用ＦＩＦＯメモリ１４と、内部セレクタ１５と、制御装
置１６とを備えて構成される。 【００２４】ビットモデリング装置１１は、符号化時に
は、入力用ＦＩＦＯメモリ１３からウェーブレット変換
係数が入力される。ビットモデリング装置１１は、入力
されたウェーブレット変換係数に対して、ＥＢＣＯＴ方
式におけるビットモデリング処理を行う。すなわち、ビ
ットモデリング装置１１は、符号化時には、ウェーブレ
ット変換係数から算術符号化用のシンボル及びコンテキ
ストを生成する。ビットモデリング装置１１は、生成し
たシンボル及びコンテキストを、算術符号化/復号装置
１２へ出力する。 【００２５】ビットモデリング装置１１は、復号時に
は、算術符号化/復号装置１２からシンボルが入力され
る。ビットモデリング装置１１は、復号時には、符号化
時の逆変換処理を行う。すなわち、ビットモデリング装
置１１は、復号時には、入力されたシンボルから、コン
テキスト及びウェーブレット変換係数を生成する。ビッ
トモデリング装置１１は、生成したコンテキストを算術
符号化/復号装置１２へ出力し、生成したウェーブレッ
ト変換係数を内部セレクタ１５を介して出力用ＦＩＦＯ
メモリ１４へ出力する。 【００２６】算術符号化/復号装置１２は、符号化時に
は、ビットモデリング装置１１からシンボル及びコンテ
キストが入力される。算術符号化/復号装置１２は、入
力されたシンボル及びコンテキストに対して算術符号化
処理を行い、符号データを生成する。算術符号化とは、
シンボル系列の出現確率に応じて確率直線を区間分割
し、分割された区間内の位置を示す２進小数値をその符
号系列に対する符号に割り当てる符号化処理である。算
術符号化/復号装置１２は、生成した符号データを内部
セレクタ１５を介して出力用ＦＩＦＯメモリ１４へ出力
する。 【００２７】算術符号化/復号装置１２は、復号時に
は、入力用ＦＩＦＯメモリ１３から符号データが入力さ
れる。算術符号化/復号装置１２は、入力された符号デ
ータに対して、符号化時とは逆の変換処理を行い、シン
ボルを生成する。算術符号化/復号装置１２は、復号し
たシンボルを、ビットモデリング装置１１へ出力する。
ここで、復号時には、算術符号化/復号装置１２は、ビ
ットモデリング装置１１から出力されるコンテキストを
参照して符号データを生成しながら、シンボルを復号す
ることとなる。この際に符号データは、算術符号化/復
号装置１２の外部には出力されない。なお、最初の１シ
ンボルの復号時には、ビットモデリング装置１１から算
術符号化/復号装置１２に対してコンテキストが供給さ
れないが、この場合には、任意に定めた初期値のコンテ
キストに基づきシンボルの復号がされる。 【００２８】入力用ＦＩＦＯメモリ１３は、先入れ先出
し式のデータバッファリング用のメモリである。つま
り、入力用ＦＩＦＯメモリ１３は、入力されたデータを
一時的に保持し、保持しているデータを、入力順に従っ
て出力するメモリである。入力用ＦＩＦＯメモリ１３
は、本ＥＢＣＯＴ符号化/復号装置１への入力データ専
用のバッファメモリとして機能する。すなわち、符号化
時には、ウェーブレット変換係数をバッファリングし、
復号時には、符号データをバッファリングする。 【００２９】出力用ＦＩＦＯメモリ１４もまた、先入れ
先出し式のデータバッファリング用のメモリである。つ
まり、出力用ＦＩＦＯメモリ１４は、入力されたデータ
を一時的に保持し、保持しているデータを、入力順に従
って出力するメモリである。出力用ＦＩＦＯメモリ１４
は、本ＥＢＣＯＴ符号化/復号装置１からの出力データ
専用のバッファメモリとして機能する。すなわち、符号
化時には、符号データをバッファリングし、復号時に
は、ウェーブレット変換係数をバッファリングする。 【００３０】入力用ＦＩＦＯメモリ１３及び出力用ＦＩ
ＦＯメモリ１４は、異なるビット長のデータを選択的に
格納することが可能なメモリである。ビット長の異なる
データを選択的に格納するには、入力用ＦＩＦＯメモリ
１３及び出力用ＦＩＦＯメモリ１４は、例えば、入力デ
ータバスと出力データバスのデータ幅を、入力データの
最大ビット長としておく。入力用ＦＩＦＯメモリ１３及
び出力用ＦＩＦＯメモリ１４は、最大ビット長よりも小
さいビット長のデータが入力された場合には、有効なビ
ットが転送されるラインだけ、有効として取り扱い、そ
の他のラインを無効として取り扱う。 【００３１】本装置の場合、入力用ＦＩＦＯメモリ１３
及び出力用ＦＩＦＯメモリ１４は、１６ビット長のデー
タ（ウェーブレット変換係数）と、８ビット長のデータ
（符号データ）を選択的に格納することができる。１６
ビット長のデータと８ビット長のデータを選択的に格納
するには、例えば以下のように各ＦＩＦＯメモリを構成
すればよい。 【００３２】すなわち、入力用ＦＩＦＯメモリ１３及び
出力用ＦＩＦＯメモリ１４は、入力データバスと出力デ
ータバスを入力される１６ビット長とし、１６ビットを
上位８ビットと下位８ビットに分割してデータを格納す
る。１６ビット長のデータが入力された場合には、図２
に示すように、入力データバスを全て有効としておき、
入力された１６ビットデータを上位８ビットと下位８ビ
ットに分割して格納する。そして、出力データバスも全
て有効にしておき、格納している上位８ビットのデータ
と下位８ビットのデータを合成して、１６ビットの出力
データバスに転送する。一方、８ビット長のデータが入
力された場合には、図３に示すように、入力データバス
のうち下位８ビットのみを有効とし、上位８ビットを無
効として、入力された８ビット分のデータのみを格納す
る。そして、出力データバスは、上位８ビットを‘０’
に固定しておき、下位８ビットに対して、格納している
８ビットのデータを転送する。また、入力用ＦＩＦＯメ
モリ１３とビットモデリング装置１１との間を１６ビッ
トのデータバスで接続し、算術符号化/復号装置１２に
は、この１６ビットのデータバスの下位８ビットを接続
する。同様に、出力用ＦＩＦＯメモリ１４とビットモデ
リング装置１１との間を１６ビットのデータバスで接続
し、算術符号化/復号装置１２には、この１６ビットの
データバスの下位８ビットを接続する。 【００３３】内部セレクタ１５は、ビットモデリング装
置１１と出力用ＦＩＦＯメモリ１４との接続、及び、算
術符号化/復号装置１２と出力用ＦＩＦＯメモリ１４
を、選択的に切り換える装置である。内部セレクタ１５
は、符号化時には、算術符号化/復号装置１２と出力用
ＦＩＦＯメモリ１４とを接続し、復号時には、ビットモ
デリング装置１１と出力用ＦＩＦＯメモリ１４とを接続
する。 【００３４】制御装置１６は、符号化処理又は復号処理
の処理タイミングに応じて、各装置の機能を切り換える
制御を行う。符号化時には、制御装置１６は、入力用Ｆ
ＩＦＯメモリ１３を１６ビット長のデータの格納モード
とし、出力用ＦＩＦＯメモリ１４を８ビット長のデータ
の格納モードとする。また、制御装置１６は、符号化時
には、ビットモデリング装置１１及び算術符号化/復号
装置１２の処理モードを符号化時の処理モードに制御
し、内部セレクタ１５を制御して算術符号化/復号装置
１２と出力用ＦＩＦＯメモリ１４とを接続する。復号時
には、制御装置１６は、入力用ＦＩＦＯメモリ１３を８
ビット長のデータの格納モードとし、出力用ＦＩＦＯメ
モリ１４を１６ビット長のデータの格納モードとする。
また、復号時には、制御装置１６は、ビットモデリング
装置１１及び算術符号化/復号装置１２の処理モードを
復号時の処理モードに制御し、内部セレクタ１５を制御
してビットモデリング装置１１と出力用ＦＩＦＯメモリ
１４とを接続する。 【００３５】つぎに、符号化時のＥＢＣＯＴ符号化/復
号装置１の処理の流れについて、図４を参照して説明を
する。 【００３６】符号化時には、入力用ＦＩＦＯ１３は１６
ビットデータを格納するモードで動作し、出力用ＦＩＦ
Ｏ１４は８ビットデータを格納するモードで動作する。
符号化時には、入力用ＦＩＦＯ１３に１６ビット長のウ
ェーブレット変換係数が、外部のウェーブレット変換装
置から入力される。入力用ＦＩＦＯ１３は、格納してい
るウェーブレット変換係数を、順次にビットモデリング
装置１１に転送する。このとき、算術符号化/復号装置
１２の入力データバスは無効とされている。ビットモデ
リング装置１１は、転送されてきたウェーブレット変換
係数から、シンボル及びコンテキストを生成し、算術符
号化/復号装置１２に出力する。算術符号化/復号装置１
２は、ビットモデリング装置１１により生成されたシン
ボル及びコンテキストから、８ビット長の符号データを
生成し、内部セレクタ１５を介して出力用ＦＩＦＯ１４
に出力する。出力用ＦＩＦＯ１４は、格納している８ビ
ット長の符号データを、順次に外部の符号形成装置に出
力する。 【００３７】つぎに、復号時のＥＢＣＯＴ符号化/復号
装置１の処理の流れについて、図５を参照して説明をす
る。 【００３８】復号時には、入力用ＦＩＦＯ１３は８ビッ
トデータを格納するモードで動作し、出力用ＦＩＦＯ１
４は１６ビットデータを格納するモードで動作する。復
号時には、入力用ＦＩＦＯ１３に８ビット長の符号デー
タが、外部の符号形成装置から入力される。入力用ＦＩ
ＦＯ１３は、格納している符号データを、内部セレクタ
１５を介して順次に算術符号化/復号装置１２に転送す
る。算術符号化/復号装置１２は、転送された符号デー
タ及びビットモデリング装置１２から出力されるコンテ
キストから、シンボルを生成し、ビットモデリング装置
１１に出力する。ビットモデリング装置１１は、シンボ
ルから、コンテキスト並びに１６ビットのウェーブレッ
ト変換係数を生成する。ビットモデリング装置１１は、
コンテキストを算術符号化/復号装置１２に出力し、１
６ビットのウェーブレット変換係数を出力用ＦＩＦＯ１
３に出力する。出力用ＦＩＦＯ１３は、格納している１
６ビット長のウェーブレット変換係数を、順次に外部の
ウェーブレット変換装置に出力する。 【００３９】以上のように本発明の実施の形態のＥＢＣ
ＯＴ符号化/復号装置１では、符号化処理及び復号処理
の中断を回避するために入出力段に設けられるＦＩＦＯ
メモリとして、入力されたデータのビット長に応じて格
納するデータのビット長を制御する機能を有したＦＩＦ
Ｏメモリが設けられている。このため、本発明の実施の
形態のＥＢＣＯＴ符号化/復号装置１では、２つのＦＩ
ＦＯメモリのみで、従来と同様に、符号化処理及び符号
処理の中断を回避することができる。すなわち、回路規
模を削減することができる。また、本ＥＢＣＯＴ符号化
/復号装置１では、入力データ及び出力データラインを
切り換えるためのセレクタを外部に設ける必要がなくな
り、セレクタによるデータラインの切り換えに伴うデー
タ転送速度の低下を回避することができる。 【００４０】なお、本発明の実施の形態のＥＢＣＯＴ符
号化/復号装置１では、ウェーブレット変換係数のビッ
ト長を１６ビット、符号データのビット長を８ビットと
しているが、本発明では、１６ビットと８ビットの組み
合わせに限らず、どのような組み合わせであってもよ
い。また、ＦＩＦＯメモリに入力されるデータのビット
長が、３種類以上あってもよい。 【００４１】さらに、本発明の実施の形態のＥＢＣＯＴ
符号化/復号装置１では、１つのＦＩＦＯメモリの中で
の入出力は同一のビット長としているが、例えば、入力
するデータのビット長が８ビットで、出力するデータの
ビット長を１６ビットというように、入力と出力のビッ
ト長を異なる値とするようにしてもよい。例えば、出力
するデータが８ビットの場合であっても、上位８ビット
を０とし、全体で１６ビットのデータを取り扱うように
してもよい。 【００４２】 【発明の効果】本発明にかかるエントロピ符号化/復号
装置では、符号化処理及び復号処理の中断を回避するた
めの入出力用のＦＩＦＯメモリが、入力されたデータの
ビット長に応じて格納するデータのビット長を制御する
機能を有している。 【００４３】このため、本発明では、回路規模を縮小化
し、且つ、データ転送速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＥＢＣＯＴ符号化/復号
装置のブロック構成図である。 【図２】１６ビットデータが入力された場合のＦＩＦＯ
メモリの動作を説明するための図である。 【図３】８ビットデータが入力された場合のＦＩＦＯメ
モリの動作を説明するための図である。 【図４】上記ＥＢＣＯＴ符号化/復号装置の符号化時に
おける処理の流れを説明するための図である。 【図５】上記ＥＢＣＯＴ符号化/復号装置の復号時にお
ける処理の流れを説明するための図である。 【図６】従来のエントロピ符号化/復号装置の符号化時
における処理の流れを説明するための図である。 【図７】従来のエントロピ符号化/復号装置の復号時に
おける処理の流れを説明するための図である。 【符号の説明】 １ ＥＢＣＯＴ符号化/復号装置、１１ ビットモデリ
ング装置、１２ 算術符号化/復号装置、１３ 入力用
ＦＩＦＯメモリ、１４ 出力用ＦＩＦＯメモリ、１５
セレクタ、１６ 制御装置
装置のブロック構成図である。 【図２】１６ビットデータが入力された場合のＦＩＦＯ
メモリの動作を説明するための図である。 【図３】８ビットデータが入力された場合のＦＩＦＯメ
モリの動作を説明するための図である。 【図４】上記ＥＢＣＯＴ符号化/復号装置の符号化時に
おける処理の流れを説明するための図である。 【図５】上記ＥＢＣＯＴ符号化/復号装置の復号時にお
ける処理の流れを説明するための図である。 【図６】従来のエントロピ符号化/復号装置の符号化時
における処理の流れを説明するための図である。 【図７】従来のエントロピ符号化/復号装置の復号時に
おける処理の流れを説明するための図である。 【符号の説明】 １ ＥＢＣＯＴ符号化/復号装置、１１ ビットモデリ
ング装置、１２ 算術符号化/復号装置、１３ 入力用
ＦＩＦＯメモリ、１４ 出力用ＦＩＦＯメモリ、１５
セレクタ、１６ 制御装置
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西 靖史
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
Ｆターム(参考） 5C059 KK06 MA00 MA24 MC00 ME01
ME11 UA02 UA32
5C078 AA04 BA53 CA26 CA35 DA01
5J064 AA03 AA04 BA09 BA10 BB10
BC00 BC01 BC25 BD01
Claims (1)
- 【特許請求の範囲】 【請求項１】 エントロピ符号化及び復号を行うエント
ロピ符号化/復号装置において、 入力されたデータを一時的に保持し、保持しているデー
タを入力順に従って出力する入力用ＦＩＦＯ（First In
First Out）メモリと、 入力されたデータを一時的に保持し、保持しているデー
タを入力順に従って出力する出力用ＦＩＦＯメモリと、 ビットモデリング処理を行うビットモデリング手段と、 算術符号化処理及びその復号処理を行う算術符号化/復
号手段と、 上記入力用ＦＩＦＯメモリ及び上記出力用ＦＩＦＯメモ
リが保持する各データのビット数を制御する制御手段と
を備え、 上記入力用ＦＩＦＯメモリは、符号化時には、外部から
第１のビット数の多値データが入力され、当該多値デー
タを上記ビットモデリング手段に出力し、復号時には、
外部から上記多値データとは異なる第２のビット数の符
号データが入力され、当該符号データを上記算術符号化
/復号手段に出力し、 上記出力用ＦＩＦＯメモリは、符号化時には、上記算術
符号化/復号手段から上記第２のビット数の符号データ
が入力され、当該符号データを外部に出力し、復号時に
は、上記ビットモデリング手段から上記第１のビット数
の多値データが入力され、当該多値データを外部に出力
し、 上記ビットモデリング手段は、符号化時には、上記入力
用ＦＩＦＯメモリから多値データが入力され、当該多値
データから算術符号化用の２値のシンボル及びその符号
化方式を示すコンテキストを生成し、復号時には、上記
算術符号化/復号手段からシンボルが入力され、当該シ
ンボルに基づきコンテキストを生成するとともに多値デ
ータを生成し、 上記算術符号化/復号手段は、符号化時には、上記ビッ
トモデリング手段からシンボル及びコンテキストが入力
され、当該シンボル及びコンテキストに基づき符号デー
タを生成し、復号時には、上記入力用ＦＩＦＯメモリか
ら符号データが入力されるとともに上記ビットモデリン
グ手段からコンテキストが入力され、当該符号データ及
びコンテキストに基づきシンボルを生成し、 上記制御手段は、符号化時には、上記入力用ＦＩＦＯメ
モリが保持するデータの有効ビット数を上記第１のビッ
ト数とし、上記出力用ＦＩＦＯメモリが保持するデータ
の有効ビット数を上記第２のビット数とし、復号時に
は、上記入力用ＦＩＦＯメモリが保持するデータの有効
ビット数を上記第２のビット数とし、上記出力用ＦＩＦ
Ｏメモリが保持するデータの有効ビット数を上記第１の
ビット数とすることを特徴とするエントロピ符号化/復
号装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045250A JP3575466B2 (ja) | 2002-02-21 | 2002-02-21 | エントロピ符号化／復号装置 |
| US10/371,630 US6765510B2 (en) | 2002-02-21 | 2003-02-20 | Entropy encoder/decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045250A JP3575466B2 (ja) | 2002-02-21 | 2002-02-21 | エントロピ符号化／復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249857A true JP2003249857A (ja) | 2003-09-05 |
| JP3575466B2 JP3575466B2 (ja) | 2004-10-13 |
Family
ID=27678473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045250A Expired - Fee Related JP3575466B2 (ja) | 2002-02-21 | 2002-02-21 | エントロピ符号化／復号装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6765510B2 (ja) |
| JP (1) | JP3575466B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267668A (ja) * | 2008-04-24 | 2009-11-12 | Mega Chips Corp | エンコーダ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100394800C (zh) * | 2003-01-14 | 2008-06-11 | 日本电信电话株式会社 | 编码方法、解码方法、编码装置及解码装置 |
| US6989773B2 (en) * | 2004-02-13 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Media data encoding device |
| KR100829558B1 (ko) * | 2005-01-12 | 2008-05-14 | 삼성전자주식회사 | 스케일러블 오디오 데이터 산술 복호화 방법 및 장치와스케일러블 오디오 비트스트림 절단 방법 |
| US7339501B2 (en) * | 2006-03-28 | 2008-03-04 | International Business Machines Corporation | Method and apparatus for recognition and tagging of multiple layered entropy coding system |
| US8391367B1 (en) * | 2009-12-23 | 2013-03-05 | Ambarella, Inc. | High performance context-adaptive video processor |
| US20240202347A1 (en) * | 2022-12-16 | 2024-06-20 | Microsoft Technology Licensing, Llc | Method and apparatus for power efficient lossless compression and decompression |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654702A (en) * | 1994-12-16 | 1997-08-05 | National Semiconductor Corp. | Syntax-based arithmetic coding for low bit rate videophone |
| AU2003213769A1 (en) * | 2002-03-07 | 2003-09-22 | Aware, Inc. | Interleaved sign bit coding |
-
2002
- 2002-02-21 JP JP2002045250A patent/JP3575466B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 US US10/371,630 patent/US6765510B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267668A (ja) * | 2008-04-24 | 2009-11-12 | Mega Chips Corp | エンコーダ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030156050A1 (en) | 2003-08-21 |
| JP3575466B2 (ja) | 2004-10-13 |
| US6765510B2 (en) | 2004-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3136796B2 (ja) | 可変長符号デコーダ | |
| JP3459030B2 (ja) | 符号化システム | |
| JP3332619B2 (ja) | 復号装置およびその方法 | |
| US6043765A (en) | Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders | |
| US20020091905A1 (en) | Parallel compression and decompression system and method having multiple parallel compression and decompression engines | |
| US20020101367A1 (en) | System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms | |
| JP2006314097A (ja) | 符号化装置及び符号化方法 | |
| JPH08251586A (ja) | ランレングス復号化装置 | |
| US5668737A (en) | High-speed data processor and coding method | |
| KR20110110274A (ko) | 가상 슬라이딩 윈도우를 갖는 레인지 코딩을 사용한 압축 | |
| Chiang et al. | High-speed EBCOT with dual context-modeling coding architecture for JPEG2000 | |
| US20070139236A1 (en) | Variable Length Coding Algorithm for Multiple Coding Modes | |
| JP2003249857A (ja) | エントロピ符号化／復号装置 | |
| JP3230933B2 (ja) | データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ | |
| JPH0738445A (ja) | 可変長さ符号復号化装置 | |
| JP3406550B2 (ja) | 算術符号化装置および算術復号化装置 | |
| CN1207917C (zh) | 适用于jpeg2000标准的高速低功耗mq编码器 | |
| Andra et al. | A multi-bit binary arithmetic coding technique | |
| EP0834832B1 (en) | Arithmetic image coding | |
| JPH09247466A (ja) | 符号化装置 | |
| US6339614B1 (en) | Method and apparatus for quantizing and run length encoding transform coefficients in a video coder | |
| JP3786329B2 (ja) | 符号化復号化装置 | |
| Sun | Design of high-throughput entropy codec | |
| JP3224127B2 (ja) | 画像データ変換処理装置 | |
| JPH08167855A (ja) | ハフマン復号化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |