JP2003249852A - 周波数制御装置 - Google Patents

周波数制御装置

Info

Publication number
JP2003249852A
JP2003249852A JP2002046069A JP2002046069A JP2003249852A JP 2003249852 A JP2003249852 A JP 2003249852A JP 2002046069 A JP2002046069 A JP 2002046069A JP 2002046069 A JP2002046069 A JP 2002046069A JP 2003249852 A JP2003249852 A JP 2003249852A
Authority
JP
Japan
Prior art keywords
voltage
frequency
circuit
output
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002046069A
Other languages
English (en)
Inventor
Yoshihisa Minami
善久 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002046069A priority Critical patent/JP2003249852A/ja
Publication of JP2003249852A publication Critical patent/JP2003249852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 周波数制御装置(PLL)において、狭い制
御電圧幅で可変容量ダイオードの制御ができ、低電源電
圧化を実現する。 【解決手段】 発信器の発振周波数を決定する共振回路
の一部に可変容量ダイオード2を有し、その両端の電圧
を制御して容量を変化させ、発振周波数を制御する電圧
制御発振回路1と、電圧制御発振回路の出力信号の周波
数を分周する分周器3と、分周器の出力信号と基準周波
数信号の位相を比較して位相差情報を出力する位相比較
器5と、位相比較器の出力信号に応じて充放電電流を生
成するチャージポンプ6と、チャージポンプが出力する
充放電電流を平滑化するフィルタ回路7と、フィルタ回
路の出力電圧に応じた電圧と基準電圧との差電圧を反転
して出力する反転回路9とから構成される。そして、電
圧制御発振回路1の2つの入力端子の一方にはフィルタ
回路7の電圧に応じた電圧を、他方の入力端子には反転
回路の出力電圧をそれぞれ入力し、可変容量ダイオード
2の両端の電圧を差動で同時に制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯機器等に用い
られる高性能化された周波数制御装置に関するものであ
る。
【0002】
【従来の技術】図4は、従来の通信装置等に使用される
周波数制御装置の構成を示したものである。図4におい
て、1は周波数が制御できる電圧制御発振回路、2は電
圧制御発振回路1内の共振回路の一部に用いられる可変
容量ダイオード、3は分周器、4は基準周波数信号入力
端子、5は、分周器出力信号と基準周波数信号との位相
差を検出し、位相差信号を出力する位相比較器、6は位
相差信号に応じた電流を出力するチャージポンプ、7は
チャージポンプ6が出力する充放電電流を平滑化するフ
ィルタ回路である。
【0003】このような構成において、電圧制御発振回
路1の出力信号を分周器3で分周した信号と基準周波数
信号入力端子4から入力される基準周波数信号とを位相
比較器5で比較し、位相比較器5が出力する位相差信号
をチャージポンプ6により充放電電流に変換した後、フ
ィルタ回路7で平滑化して、電圧制御発振回路1内の可
変容量ダイオード2の一端に加える。このようにして、
位相を比較しながら分周後の周波数と基準周波数信号の
周波数がほぼ等しくなるように電圧制御発振回路1の周
波数を制御する。
【0004】
【発明が解決しようとする課題】従来、周波数制御装置
に使用する電圧制御発振回路においては、可変容量ダイ
オードを用いて周波数を制御する場合、図4に示したよ
うに、可変容量ダイオードの一端を接地し、他端にフィ
ルタ回路7からの制御電圧を印加することで可変容量ダ
イオード2の容量を制御していたが、例えば接地電位を
グランドレベル(0V)にし、図5の可変容量ダイオー
ド2の電圧対容量の変化特性における全体の容量カーブ
に対してほぼ電源電圧点がA点、0V電位点がC点であ
るような場合は容量可変域の大半がA点とC点の2点間
に存在し、ほぼ電源電圧以内の電圧で容量を可変できる
が、携帯機器の使用電源電圧は低いため、制御電圧の最
大値が容量最小点である図5のA点を下回る場合があ
り、このために周波数制御幅が狭くなることを許容でき
ないシステムでは電源電圧を下げることができない。
【0005】これを回避するために、図6に示したよう
に、より狭い電圧幅で調整できるように可変特性の傾き
の大きいダイオードを使用するが、電源電圧が低下する
ほど電源電圧に対して半導体素子が動作するための動作
電圧として消費する電圧の割合が大きくなり、回路の動
作Dレンジも狭くなる。またチャージポンプ回路も同様
な理由で出力のDレンジが狭くなり、周波数制御回路と
して良好に動作させることができる可変容量ダイオード
の制御電圧幅は、電源電圧のセンター付近の一部分に極
めて限られてくるという問題がある。このことは更に電
源電圧を下げることを困難にし、あわせて可変容量ダイ
オードの可変幅を有効利用するということの妨げにもな
る。
【0006】本発明は、上記従来の課題を解決するもの
であり、極めて狭い制御電圧幅で可変容量ダイオードの
制御ができ、周波数制御装置の低電源電圧化を実現する
ための手段を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に、本発明の周波数制御装置においては、発振周波数を
決定する共振回路の一部に可変容量ダイオードを使用
し、その可変容量ダイオードの両端の電圧を外部から入
力される電圧により制御が可能な構成をとると同時に、
その電圧を入力するための2つの入力端子を有し、外部
から入力される電圧で可変される可変容量ダイオードの
容量の変化に応じて発振周波数の制御が可能な入力され
る電圧により周波数が制御できる電圧制御発振回路、前
記電圧制御発振回路の出力信号の周波数を分周する分周
器、前記分周器の出力と別途基準周波数信号入力端子か
ら入力される信号の位相を比較して位相差情報を出力す
る位相比較器、位相比較器の出力信号に応じて充放電電
流を生成するチャージポンプ、チャージポンプが出力す
る充放電電流を平滑化するフィルタ回路、フィルタ回路
の電圧に準じた電圧が入力され別途入力される基準電圧
を中心に入力電圧と基準電圧の差電圧を反転して出力す
る反転回路を備え、前記電圧制御発振回路の2つの入力
の一方の入力に前記平滑回路の電圧に準じた電圧を入力
し、前記電圧制御発振回路の他方の入力に前記反転回路
の出力電圧が入力されるように構成する。そして、電圧
制御発振回路の可変容量ダイオード両端の電圧を、一方
の電圧を上げる時には、他方の電圧を下げるように差動
で同時に制御することにより、可変容量ダイオードの制
御電圧変化幅を狭くし、極めて低い電源電圧での動作が
可能な周波数制御装置を実現することが可能になる。
【0008】
【発明の実施の形態】本発明の請求項1に記載の発明
は、発振器の発振周波数を決定する共振回路の一部に可
変容量ダイオードを有し、その可変容量ダイオードの両
端の電圧を制御することにより、前記可変容量ダイオー
ドの容量を変化させて発振周波数を制御する電圧制御発
振回路と、前記電圧制御発振回路の出力信号の周波数を
分周する分周器と、前記分周器の出力信号と基準周波数
信号の位相を比較して位相差情報を出力する位相比較器
と、前記位相比較器の出力信号に応じて充放電電流を生
成するチャージポンプと、前記チャージポンプが出力す
る充放電電流を平滑化するフィルタ回路と、前記フィル
タ回路の出力電圧に応じた電圧と基準電圧との差電圧を
反転して出力する反転回路とを備え、前記電圧制御発振
回路における一方の入力端子に前記フィルタ回路の出力
電圧に応じた電圧を、他方の入力端子に前記反転回路の
出力電圧をそれぞれ入力して、前記可変容量ダイオード
の両端における電圧を差動で制御することを特徴とし、
可変容量ダイオードの制御電圧変化幅を狭くし、極めて
低い電源電圧での動作が可能な周波数制御装置を実現す
ることが可能になる。
【0009】本発明の請求項2に記載の発明は、請求項
1に記載の構成に、さらに、反転回路に制御端子を設け
るとともに、前記反転回路の出力部にコンデンサを設け
たことを特徴とする。制御端子により、反転回路の出力
を停止すると共に出力系に電気的なSWやトランジスタ
がOFF時にはコレクタのインピーダンスが高くなるこ
と等を利用するなどの手段により、出力端子のインピー
ダンスを高くして反転回路の出力端子からの電流の入出
をなくす機能を持たせることで、可変容量の両端の電圧
を同時に制御する状態と、反転回路の出力が接続された
方の可変容量の端子電圧を、反転回路の出力を停止する
ことで固定電圧にして他方の端子のみを制御する状態の
2つの状態を切り替える。このように、請求項1の構成
で差動で制御していた可変容量ダイオードの両端の電圧
のうち、一方の電圧を固定にすることができ、低電源電
圧化及び制御感度の切り替えによる位相ノイズの劣化防
止を可能にする。
【0010】本発明の請求項3に記載の発明は、請求項
2に記載の構成に、さらに、反転回路の出力に任意の電
圧を設定できる電圧設定回路を設けたことを特徴とす
る。これにより、反転回路がOFF時の出力端子の電圧
を任意に設定できるようにし、周波数制御装置において
周波数変更時等に周波数制御が行われ、チャージポンプ
の出力電流によりフィルタ回路の電位が変化して可変容
量ダイオードの両端の電位が制御される場合に、可変容
量ダイオードの両端の電位差を周波数が制御された(目
標の周波数に到達して定常的に周波数を保持している状
態のことで以後ロック状態と記す)後のおおよその電位
差に、位相比較器5により周波数を比較しながら制御さ
れるのみの場合よりも早く近づくように反転回路の出力
をOFFの状態で、電圧設定回路により反転回路の出力
電圧を強制的に変更し、周波数変更時の目標周波数への
到達時間の短縮を可能にする。
【0011】以下本発明の実施の形態について、図面を
参照しながら説明する。
【0012】(実施の形態1)図1は、本発明の実施の
形態1における周波数制御装置の構成を示したものであ
る。図1において、1は電圧制御発振回路、2は周波数
を可変するための可変容量ダイオード、3は分周器、4
は基準周波数信号を入力する端子、5は位相比較器、6
は入力に応じた充電電流を出力するチャージポンプ、7
はチャージポンプの出力を平滑化するフィルタ回路、8
は基準電圧を入力する端子、9はチャージポンプの出力
電圧の極性を基準電圧に対して反転させる反転回路であ
る。
【0013】次に、本実施の形態1における動作を説明
する。電圧制御発振回路1は可変容量ダイオード2の容
量変化により周波数が制御でき、電圧制御発振回路1の
出力信号は分周器3に入力される。分周器3の出力信号
は位相比較器5に入力され、端子4から入力される基準
周波数信号と比較されてその位相差に応じた位相差信号
を出力する。チャージポンプ6は位相比較器6の出力信
号に応じた充電電流を出力し、その出力電流はフィルタ
回路7で平滑化される。平滑化された信号は、可変容量
ダイオード2の一端に加えると同時に反転回路9に入力
される。反転回路9は端子8から入力された基準電圧を
基準にして、フィルタ回路7の出力電圧の極性を反転し
た電圧を出力し、可変容量ダイオードの他端に入力す
る。
【0014】そこで、位相比較器5に入力される分周器
3の出力信号と端子4に入力される基準周波数信号の位
相を比較し、基準周波数信号の周波数より分周器3の出
力信号の周波数の方が高い場合には、電圧制御発振回路
1の発振周波数が低くなるように可変容量ダイオード2
の両端の電圧を変化させ、同様に、基準周波数信号の周
波数より分周器3の出力信号の周波数の方が低い場合に
は、電圧制御発振回路1の発振周波数が高くなるように
可変容量ダイオード2の両端の電圧を変化させる。この
ようにして、基準周波数信号と分周器の出力信号の周波
数がほぼ等しい状態になるように動作する。
【0015】ここで、一般的に利用される可変容量ダイ
オードは、図5、図6におけるC点で示されるような容
量変化範囲の間の位置に、両端の電圧が等しい0Vバイ
アス点が存在し、可変容量ダイオードの容量可変幅は0
Vバイアス点を基準に両端の制御電圧が正の場合と負の
場合の両方を使用することで最大幅となり、この0Vバ
イアスに制御される状態、すなわち可変容量ダイオード
の両端の電圧を等しくする時の電圧を反転回路9の基準
電圧Vrefとする。このVrefを基準にして、フィ
ルタ回路7の出力電圧をVt、反転回路の出力電圧をV
tiとすると、反転回路9は(数1)のように反転させ
た電圧を出力する。したがって、可変容量ダイオード2
の一端にはフィルタ回路7の電圧が入力され、他端には
反転回路9が発生する反転電圧が加えられる。
【0016】
【数1】Vti=Vref−(Vt−Vref) このVtと反転電圧Vtiの関係を図7(a)に示す。
【0017】このように、可変容量ダイオード2の両端
の電圧を等しくする場合のDC電圧レベルを反転回路9
の基準電圧Vrefとし、Vrefを基準に可変容量ダ
イオードの両端の電圧を差動で制御することで、必要と
する制御電圧の最大値はVrefからの変化幅の大きい
方の電圧レベル、図7(a)のV2となり、逆側の制御
極性のV1はV2以内での制御範囲以内に収まるように
なる。また、Vrefを大きい方の制御範囲がちょうど
電源電圧内に収まるようにV2の1/2の電圧に設定す
ることで、必要とする電源電圧を最低にすることができ
る。
【0018】V1とV2の変化幅の大小関係が逆の場合
でも同ような考え方で、大きい方の変化幅が最低必要変
化幅となる。したがって、回路の電源電圧はV2のレベ
ルを駆動できる電圧まで下げることができる。
【0019】例えば、図7(b)の従来のように接地し
て使用すると、容量の可変できる領域は可変容量ダイオ
ードの0バイアス点を境に、回路が制御できる一方の電
圧極性側(図7(b)におけるV2の範囲)のみにな
り、また従来技術で全可変幅を制御しようとすると、図
7(c)のように、ダイオードの0バイアス点の電位を
予め可変容量ダイオードに両極性の電圧を印加できるよ
うにOFFSETを持たせることで可能となるが、電源
電圧としては可変容量ダイオードの全容量可変幅に対す
る電圧可変幅(図7(c)V1とV2の和)が必要とな
り、低電源電圧化が困難になる。
【0020】以上のように、本実施の形態1によれば、
発振周波数を決定する共振回路の一部に可変容量ダイオ
ードを有し、その可変容量ダイオードの両端の電圧を外
部から入力される電圧により制御が可能な構成を取ると
同時に、その電圧を入力するための2つの入力端子を有
し、外部から入力される電圧で可変される可変容量ダイ
オードの容量の変化に応じて発振周波数の制御が可能な
電圧制御発振回路と、前記電圧制御発振回路の出力信号
の周波数を分周する分周器と、前記分周器の出力信号と
別途入力される基準周波数信号の位相を比較して位相差
情報を出力する位相比較器と、前記位相比較器の出力信
号に応じて充放電電流を生成するチャージポンプと、前
記チャージポンプが出力する充放電電流を平滑化するフ
ィルタ回路と、前記フィルタ回路の出力電圧に応じた電
圧と別途入力される基準電圧との差電圧を反転して出力
する反転回路を備えることにより、周波数制御装置の低
電源電圧化が可能となる。
【0021】なお、本実施の形態では容量可変に可変容
量ダイオードを使用したが、バイポーラタイプのダイオ
ードを使用しても、MOSタイプの電圧可変容量を用い
てもよく、また反転回路の基準電圧Vrefを差動で制
御する場合の電圧変化幅の大きい方の1/2の電圧に設
定すると記したが、この条件は必要とする電源電圧を最
低にできる条件を示し、本発明の動作説明を補足するも
ので必ず差動で制御する場合の電圧変化幅の大きい方の
1/2にする必要はなく、任意に設定でき、本発明の請
求する構成要件ではない。また、分周器は無くてもよ
い。
【0022】(実施の形態2)次に、図2は、本発明の
実施の形態2における周波数制御装置の構成を示すもの
である。図2おいて、図1と同一符号のものは同一のも
のを表し、また10は制御端子、11は電圧を保持する
容量である。
【0023】電圧制御発振回路1は可変容量ダイオード
2の容量変化により周波数が制御でき、電圧制御発振回
路1の出力は分周器3に入力される。分周器3の出力信
号は位相比較器5において、端子4から入力される基準
周波数信号と位相比較され、その位相差信号が出力され
る。チャージポンプ6はその位相差信号に応じた電流を
出力し、フィルタ回路7はその出力電流を平滑化する。
平滑化された信号は可変容量ダイオード2の一端に加え
られると同時に反転回路9に入力され、反転回路9は端
子8から入力される基準電圧を基準に電圧極性を反転
し、可変容量ダイオード2の他端に入力すると同時に容
量11をチャージする。
【0024】このようにして、端子4から入力される基
準周波数信号と分周器3の出力信号の位相を比較して、
基準周波数信号の周波数より分周器3の出力信号の周波
数の方が高い場合には、電圧制御発振回路1の発振周波
数が低くなるように可変容量ダイオード2の両端の電圧
を変化させ、同様に基準周波数信号の周波数より分周器
3の出力信号の周波数の方が低い場合には、電圧制御発
振回路1の発振周波数が高くなるように可変容量ダイオ
ード2の両端の電圧を変化させることは、実施の形態1
と同様である。
【0025】さらに、ここでは、反転回路9に反転信号
の出力をON/OFFする機能を持たせており、反転回
路9がOFFの状態では、出力系に電気的なSWやトラ
ンジスタがOFF時にはコレクタのインピーダンスが高
くなること等を利用するなどの手段により、出力端子を
高抵抗状態にすることで出力端子からの電流の出し入れ
を無くすように構成し、周波数制御を行う過程で可変容
量ダイオード2の両端の電圧制御を差動で行い、または
一端は容量11の保持電圧でほぼ固定の状態で行う場合
の2つの制御モードを、反転回路9に設けた制御端子1
0により切り替えることができるように構成されてい
る。
【0026】ここで、実施の形態1では、可変容量ダイ
オード2の両端の電圧を差動で制御するため、電圧制御
発振回路1の周波数を制御する感度は、従来例で示した
ように可変容量ダイオードの一端を接地していた場合と
比較すると2倍になり、電圧Vtに含まれるノイズの影
響を受けやすくなって、発振器のノイズ性能を悪化させ
る場合がある。
【0027】そこで、本実施の形態2では、周波数制御
を可変容量ダイオード2の両端の電圧を差動で制御して
行うか、一方の端子を固定で行うかを適時切り替えるこ
とで、周波数制御を行う上での発振器のノイズ性能の劣
化を防ぐことが可能となる。
【0028】以上のように構成された本実施の形態2で
は、実施の形態1の構成に、さらに制御端子および電圧
を保持する容量を備えることで、周波数制御装置の低電
圧化及び高性能化が可能となる。
【0029】なお、本実施の形態2では、反転回路がO
FF時の電圧保持を容量で行っているが、反転回路に保
持機能を持たせ、ある値の固定電圧を出力する構成にし
ても良く、この場合容量は取り外しても、取り付けたま
までもよい。
【0030】(実施の形態3)次に、図3は、本発明の
実施の形態3における周波数制御装置の構成を示したも
のである。図3おいて、図2と同一符号のものは同一の
ものを表し、また、12は電圧設定回路、13は設定電
圧制御端子である。
【0031】以上のように構成された本実施の形態3の
周波数制御装置について以下動作を説明する。電圧制御
発振回路1は可変容量ダイオード2の容量変化により周
波数が制御できる。電圧制御発振回路1の出力は分周器
3に入力され、分周器3の出力信号は位相比較器5に入
力される。位相比較器5では、入力された信号が、端子
4から入力される基準周波数信号と位相比較され、その
位相差に応じた位相差信号が出力される。チャージポン
プ6は位相比較器6の出力信号に応じた電流を出力し、
フィルタ回路7で平滑化され、可変容量ダイオード2の
一端に加えると同時に反転回路9に入力される。反転回
路9では、端子8から入力される電圧を基準にして、電
圧極性を反転し、可変容量ダイオード2の他端に入力す
ると同時に容量11をチャージする。
【0032】このようにして、位相比較器5の端子4か
ら入力される基準周波数信号の周波数より分周器3の出
力信号の周波数の方が高い場合には、電圧制御発振回路
1の発振周波数が低くなるように可変容量ダイオード2
の両端の電圧を変化させ、同様に基準周波数信号の周波
数より分周器3の出力信号の周波数の方が低い場合に
は、電圧制御発振回路1の発振周波数が高くなるように
可変容量ダイオード2の両端の電圧を変化させるという
前記実施の形態1及び2と同様の機能を有する。
【0033】また、反転回路9に反転信号の出力をON
/OFFする機能を持たせ、反転回路9がOFFの状態
では、出力端子は高抵抗状態にすることで電流の出し入
れを無くすように構成し、周波数制御を行う過程で可変
容量ダイオードの両端の電圧制御を差動で行う、または
一端は容量11の保持電圧でほぼ固定の状態で行う場合
の2つの制御モードを反転回路9に設けた制御端子10
により切り替えることができるという、実施の形態2と
同様の機能を持っている。
【0034】さらに、制御装置が一旦、目標とする周波
数に到達し、制御が定常的に目標周波数を維持している
(以後ロック状態と記す)状態から、別の周波数に制御
周波数を変更する場合の周波数変更時には、反転回路9
はOFFの状態にしておき、電圧保持容量の電位を電圧
設定回路12により強制的に設定できるように構成さ
れ、周波数変更時に反転回路9をON状態にし、可変容
量ダイオード2の両端の電位を差動で制御し、周波数が
目標周波数にロックされて定常状態になった場合の反転
回路9の出力電圧もしくは近い電圧を、周波数変更時に
反転回路9はOFFのまま電圧保持容量に強制的に設定
し保持させることで、周波数変更時に可変容量ダイオー
ド2の両端の電位差が、両端の電位を差動で制御する場
合よりも早く目標とする周波数に制御するための電位差
に到達できるように構成され、周波数変更時に目標とす
る周波数に高速で制御することが可能になる。
【0035】以上のように構成された本実施の形態3で
は、実施の形態2の構成に、さらに、設定電圧制御端子
を有する電圧設定回路を備えることにより、低電圧化が
可能で高速に周波数制御を行える周波数制御装置の実現
が可能となる。
【0036】なお、本実施の形態3では反転回路がOF
F時の電圧保持を容量で行っているが、反転回路に保持
機能を持たせ、ある値の固定電圧を出力する構成にして
も良く、または反転回路に保持機能と電圧設定回路の両
機能を持たせてもよい。
【0037】
【発明の効果】以上説明したように、本発明によれば、
電圧制御発振回路、周波数を可変するための可変容量ダ
イオード、分周器、基準信号入力端子を有する位相比較
器、チャージポンプ、チャージポンプの出力を平滑化す
るフィルタ回路、基準電圧入力端子を有する反転回路を
備え、電圧制御発振回路における一方の入力端子にはフ
ィルタ回路の電圧に応じた電圧を、他方の入力端子には
反転回路の出力電圧をそれぞれ入力して、可変容量ダイ
オードの両端の電圧を差動で制御することにより、低電
圧化が可能な優れた周波数制御装置の実現を可能にする
ものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1における周波数制御装置
の構成図
【図2】本発明の実施の形態2における周波数制御装置
の構成図
【図3】本発明の実施の形態3における周波数制御装置
の構成図
【図4】従来例における周波数制御装置の構成図
【図5】一般的な可変容量ダイオードの特性図
【図6】他の可変容量ダイオードの特性図
【図7】動作説明図
【符号の説明】
1 電圧制御発振回路 2 可変容量ダイオード 3 分周器 4 基準周波数信号が入力する端子 5 位相比較器 6 チャージポンプ 7 フィルタ回路 8 基準電圧が入力する端子 9 反転回路 10 制御端子 11 コンデンサ 12 電圧設定回路 13 設定電圧制御端子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 発振器の発振周波数を決定する共振回路
    の一部に可変容量ダイオードを有し、前記可変容量ダイ
    オードの両端の電圧を制御することにより、前記可変容
    量ダイオードの容量を変化させて発振周波数を制御する
    電圧制御発振回路と、 前記電圧制御発振回路の出力信号の周波数を分周する分
    周器と、 前記分周器の出力信号と基準周波数信号の位相を比較し
    て位相差情報を出力する位相比較器と、 前記位相比較器の出力信号に応じて充放電電流を生成す
    るチャージポンプと、 前記チャージポンプが出力する充放電電流を平滑化する
    フィルタ回路と、 前記フィルタ回路の出力電圧に応じた電圧と基準電圧と
    の差電圧を反転して出力する反転回路とを備え、 前記電圧制御発振回路における一方の入力端子に前記フ
    ィルタ回路の出力電圧に応じた電圧を、他方の入力端子
    に前記反転回路の出力電圧をそれぞれ入力して、前記可
    変容量ダイオードの両端における電圧を差動で制御する
    ことを特徴とする周波数制御装置。
  2. 【請求項2】 反転回路に制御端子を設けるとともに、
    前記反転回路の出力部にコンデンサを設けたことを特徴
    とする請求項1記載の周波数制御装置。
  3. 【請求項3】 反転回路の出力端子電圧を設定するため
    の電圧設定回路を設けたことを特徴とする請求項2記載
    の周波数制御装置。
JP2002046069A 2002-02-22 2002-02-22 周波数制御装置 Pending JP2003249852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002046069A JP2003249852A (ja) 2002-02-22 2002-02-22 周波数制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046069A JP2003249852A (ja) 2002-02-22 2002-02-22 周波数制御装置

Publications (1)

Publication Number Publication Date
JP2003249852A true JP2003249852A (ja) 2003-09-05

Family

ID=28659622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046069A Pending JP2003249852A (ja) 2002-02-22 2002-02-22 周波数制御装置

Country Status (1)

Country Link
JP (1) JP2003249852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279524A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 可変容量回路および可変容量回路の制御方法
JP2007515120A (ja) * 2003-12-19 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧制御周波数発生器における妨害を補償する装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515120A (ja) * 2003-12-19 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧制御周波数発生器における妨害を補償する装置及び方法
JP2006279524A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 可変容量回路および可変容量回路の制御方法
JP4667924B2 (ja) * 2005-03-29 2011-04-13 富士通セミコンダクター株式会社 可変容量回路および可変容量回路の制御方法

Similar Documents

Publication Publication Date Title
US4970472A (en) Compensated phase locked loop circuit
US7327182B2 (en) Switched capacitor filter and feedback system
US7339420B2 (en) Method of switching PLL characteristics and PLL circuit
JPH04127719A (ja) Pll回路
US20140320183A1 (en) Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching using charge pump current modulation
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたpll回路
US9106236B2 (en) Spread-spectrum phase locked loop circuit and method
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
JP2778421B2 (ja) チャージポンプ型位相同期ループ
US20090237036A1 (en) Frequency synthesizer and loop filter used therein
US9515603B2 (en) Crystal oscillator start-up circuit
US5675292A (en) Phase lock loop enabling smooth loop bandwidth switching over a wide range
JP2003249852A (ja) 周波数制御装置
JP2002050962A (ja) Pll回路
WO2004114525A1 (en) Phase locked loop filter
CN110121043B (zh) 显示供电装置及显示系统
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
JP3196409B2 (ja) Pll回路
JP2005236431A (ja) 周波数シンセサイザー
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
KR100552056B1 (ko) 반도체 장치의 위상 동기 루프 회로
JPH05259902A (ja) Pll回路
JP4082207B2 (ja) 周波数シンセサイザ
KR100499276B1 (ko) 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
KR200331877Y1 (ko) 위상동기루프회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619